JP2008255435A - Mask for vapor deposition, method for producing vapor-deposition pattern using the same, method for producing sample of semiconductor wafer for evaluation, method for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer - Google Patents
Mask for vapor deposition, method for producing vapor-deposition pattern using the same, method for producing sample of semiconductor wafer for evaluation, method for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer Download PDFInfo
- Publication number
- JP2008255435A JP2008255435A JP2007100104A JP2007100104A JP2008255435A JP 2008255435 A JP2008255435 A JP 2008255435A JP 2007100104 A JP2007100104 A JP 2007100104A JP 2007100104 A JP2007100104 A JP 2007100104A JP 2008255435 A JP2008255435 A JP 2008255435A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- vapor deposition
- mask
- pattern
- vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
本発明は、蒸着パターンを作製するための蒸着用マスクに関する。より詳しくは、半導体ウェーハの任意の位置の電気的特性、特に容量−電圧特性を高精度で測定するために、ウェーハ表面に金属電極を形成するために好適な蒸着用マスクに関するものである。
更に、本発明は、前記マスクを使用する蒸着パターン作製方法、半導体ウェーハ評価用試料の作製方法、半導体ウェーハの評価方法および半導体ウェーハの製造方法に関する。
The present invention relates to a vapor deposition mask for producing a vapor deposition pattern. More specifically, the present invention relates to a deposition mask suitable for forming a metal electrode on the surface of a wafer in order to measure electrical characteristics, particularly capacitance-voltage characteristics, at an arbitrary position of a semiconductor wafer with high accuracy.
Furthermore, the present invention relates to a deposition pattern manufacturing method using the mask, a semiconductor wafer evaluation sample manufacturing method, a semiconductor wafer evaluation method, and a semiconductor wafer manufacturing method.
シリコン半導体ウェーハの品質を評価する方法として、金属電極によるショットキー電極を形成し該ショットキー電極の容量―電圧特性を測定することにより、ウェーハの抵抗率を求める方法がある。 As a method for evaluating the quality of a silicon semiconductor wafer, there is a method of obtaining a wafer resistivity by forming a Schottky electrode by a metal electrode and measuring a capacitance-voltage characteristic of the Schottky electrode.
ショットキー電極を形成するための方法としては、ウェーハ表面側全面に金属膜を形成し、フォトリソ法により所定の面積を有する電極パターンを作製する方法が知られている。しかし、フォトリソを利用する場合はパターンの露光、洗浄、リンス等の工程が必要であり時間が掛かるという問題がある。 As a method for forming a Schottky electrode, a method is known in which a metal film is formed on the entire surface of the wafer surface, and an electrode pattern having a predetermined area is produced by photolithography. However, in the case of using photolithography, there is a problem that it takes time because it requires processes such as pattern exposure, cleaning, and rinsing.
また、ショットキー電極を形成するための方法としては、真空蒸着法と呼ばれる方法も広く使用されている。真空蒸着法は、真空中にて抵抗加熱または電子照射により金属を蒸発させ被蒸着物に該金属膜を堆積させるものである（例えば特許文献１および２参照）。
一般に、ショットキー電極を形成して半導体ウェーハの電気的特性を評価する方法では、ショットキー電極の容量−電圧特性を測定した後、解析ソフトに電極パターン面積を入力してウェーハの抵抗率を求める。真空蒸着法により電極パターンを作製する場合は、通常、所望の電極パターンサイズと同サイズの開口を有する蒸着用マスクを使用するため、開口面積を解析ソフトに入力することにより、信頼性の高いデータを得ることができれば電極形成後に電極面積測定工程を行うことなくウェーハ抵抗率を求めることができ、評価時間の短縮化を図ることができる。 In general, in the method of forming a Schottky electrode and evaluating the electrical characteristics of a semiconductor wafer, after measuring the capacitance-voltage characteristics of the Schottky electrode, the electrode pattern area is input to analysis software to obtain the resistivity of the wafer. . When creating an electrode pattern by vacuum deposition, a deposition mask with an opening of the same size as the desired electrode pattern size is usually used. Therefore, highly reliable data can be obtained by inputting the opening area into analysis software. Can be obtained without performing an electrode area measurement step after electrode formation, and the evaluation time can be shortened.
しかし、金属マスクを使用する真空蒸着法によりショットキー電極を作製する方法では、金属マスクは電気伝導性を有するためマスクを載置したままでは電気的特性の評価を行うことができない。そのため、蒸着処理後に半導体ウェーハ上から金属マスクを取り除く必要があるが、マスク剥離時に金属電極膜のエッジ部分の金属マスクと接する部分が部分的に剥がれてしまうことがある。このような部分的な剥がれが生じると、金属電極パターンの大きさがマスク開口部の大きさと異なってしまうため、解析ソフトに電極面積としてマスク開口面積を入力すると、評価精度が低下するという問題があった。そのため、従来、正確な評価を行うためには、光学的装置（レーザー顕微鏡、CCDカメラ搭載の顕微鏡等）を使用して蒸着により形成した電極面積を測定し、この測定値を解析ソフトに入力してウェーハ抵抗率を求めていた。 However, in the method of manufacturing a Schottky electrode by a vacuum evaporation method using a metal mask, the metal mask has electric conductivity, and thus it is not possible to evaluate the electrical characteristics while the mask is placed. For this reason, it is necessary to remove the metal mask from the semiconductor wafer after the vapor deposition process, but the portion of the edge portion of the metal electrode film that contacts the metal mask may be partially peeled off when the mask is peeled off. When such partial peeling occurs, the size of the metal electrode pattern is different from the size of the mask opening. Therefore, if the mask opening area is input as the electrode area in the analysis software, the evaluation accuracy is lowered. there were. Therefore, conventionally, in order to perform an accurate evaluation, the electrode area formed by vapor deposition is measured using an optical device (laser microscope, microscope equipped with a CCD camera, etc.), and this measured value is input to analysis software. The wafer resistivity was obtained.
そこで、本発明の目的は、半導体ウェーハの特性を高精度かつ簡便に評価し得る手段を提供することにある。 Accordingly, an object of the present invention is to provide means capable of easily and accurately evaluating the characteristics of a semiconductor wafer.
本発明者は、上記目的を達成するために鋭意検討を重ねた。その結果、蒸着後にマスクの一部を剥離して絶縁性材料からなる層をマスク最表面に露出させることにより、ウェーハ表面からマスクを完全に取り除くことなく電気的特性の評価が可能となることを見出した。本発明者は、以上の知見に基づき更に検討を重ね、本発明を完成するに至った。 The present inventor has intensively studied to achieve the above object. As a result, it is possible to evaluate the electrical characteristics without completely removing the mask from the wafer surface by peeling a part of the mask after deposition and exposing the layer made of an insulating material on the outermost surface of the mask. I found it. The present inventor has further studied based on the above knowledge and has completed the present invention.
即ち、上記目的を達成する手段は、以下の通りである。
［１］被蒸着面上に蒸着パターンを形成するための蒸着用マスクであって、
少なくとも１つの開口を有し、かつ、
絶縁性材料からなるマスク基材の一方の面に接着性層を有し、他方の面に一層以上の絶縁性層または金属層を、該基材と剥離可能に有する蒸着用マスク。
［２］絶縁性材料は、セラミック、フッ素系樹脂、ポリオレフィン樹脂またはポリイミド樹脂である［１］に記載の蒸着用マスク。
［３］絶縁性層は、セラミック、フッ素系樹脂、ポリオレフィン樹脂またはポリイミド樹脂からなる層である［１］または［２］に記載の蒸着用マスク。
［４］接着性層はシリコーン系粘着剤からなる層である［１］〜［３］のいずれかに記載の蒸着用マスク。
［５］［１］〜［４］のいずれかに記載の蒸着用マスクを、蒸着用マスクが有する接着性層を介して被蒸着面と貼り合わせた後、被蒸着面に蒸着処理を施す蒸着パターン作製方法。
［６］被蒸着面は半導体ウェーハ表面であり、蒸着処理によって半導体ウェーハ表面に金属パターンを形成する［５］に記載の蒸着パターン作製方法。
［７］［６］に記載の方法によって半導体ウェーハ表面上に金属パターンを作製する半導体ウェーハ評価用試料の作製方法。
［８］［６］に記載の方法によって半導体ウェーハ表面上に金属パターンを作製し、
半導体ウェーハ上の蒸着用マスク最表面にマスク基材表面を露出させた後、作製された金属パターンを介して半導体ウェーハの電気的特性を測定する半導体ウェーハの評価方法。
［９］複数の半導体ウェーハからなる半導体ウェーハのロットを準備する工程と、
前記ロットから少なくとも１つの半導体ウェーハを抽出する工程と、
前記抽出された半導体ウェーハの品質を評価する工程と、
前記評価により良品と判定された半導体ウェーハと同一ロット内の他の半導体ウェーハを製品ウェーハとして出荷することを含む、半導体ウェーハの製造方法であって、
前記抽出された半導体ウェーハの評価を、［８］に記載の方法によって行うことを特徴とする、前記方法。
That is, the means for achieving the above object is as follows.
[1] A vapor deposition mask for forming a vapor deposition pattern on a vapor deposition surface,
At least one opening, and
A mask for vapor deposition having an adhesive layer on one surface of a mask base material made of an insulating material and having one or more insulating layers or metal layers on the other surface so as to be peelable from the base material.
[2] The evaporation mask according to [1], wherein the insulating material is ceramic, fluorine resin, polyolefin resin, or polyimide resin.
[3] The vapor deposition mask according to [1] or [2], wherein the insulating layer is a layer made of ceramic, fluorine resin, polyolefin resin, or polyimide resin.
[4] The vapor deposition mask according to any one of [1] to [3], wherein the adhesive layer is a layer made of a silicone-based pressure-sensitive adhesive.
[5] Vapor deposition in which the vapor deposition mask according to any one of [1] to [4] is bonded to the vapor deposition surface through an adhesive layer included in the vapor deposition mask, and then vapor deposition treatment is performed on the vapor deposition surface. Pattern production method.
[6] The vapor deposition pattern manufacturing method according to [5], wherein the deposition target surface is a semiconductor wafer surface, and a metal pattern is formed on the semiconductor wafer surface by vapor deposition.
[7] A method for producing a semiconductor wafer evaluation sample, wherein a metal pattern is produced on a semiconductor wafer surface by the method according to [6].
[8] A metal pattern is formed on the surface of the semiconductor wafer by the method described in [6],
A semiconductor wafer evaluation method for measuring electrical characteristics of a semiconductor wafer through a produced metal pattern after exposing a mask base material surface to a vapor deposition mask outermost surface on the semiconductor wafer.
[9] preparing a lot of semiconductor wafers comprising a plurality of semiconductor wafers;
Extracting at least one semiconductor wafer from the lot;
Evaluating the quality of the extracted semiconductor wafer;
A method for manufacturing a semiconductor wafer, comprising shipping as a product wafer another semiconductor wafer in the same lot as the semiconductor wafer determined to be non-defective by the evaluation,
The method according to claim 8, wherein the evaluation of the extracted semiconductor wafer is performed by the method according to [8].
本発明によれば、シリコンウェーハ等の半導体ウェーハの品質を高精度かつ簡便に評価することができる。 According to the present invention, the quality of a semiconductor wafer such as a silicon wafer can be easily evaluated with high accuracy.
[蒸着用マスク]
本発明の蒸着用マスクは、被蒸着面上に蒸着パターンを形成するための蒸着用マスクであって、少なくとも１つの開口を有し、かつ、絶縁性材料からなるマスク基材の一方の面に接着性層を有し、他方の面に一層以上の絶縁性層または金属層を、該基材と剥離可能に有するものである。ここで、「剥離可能」とは、本発明の蒸着用マスクを接着性層を介して被蒸着面と貼り合わせて蒸着処理を行った後、マスク基材とその上層とを分離できる程度の接着性で、基材上に絶縁性層または金属層が配置されていることをいう。またマスク基材上に２層以上の層（絶縁性層または金属層）が積層されている場合は少なくともマスク基材とマスク基材と隣接配置される層が剥離可能であればよいが、マスク基材上層に位置する複数の層がそれぞれ剥離可能であってもよい。
[Deposition mask]
The vapor deposition mask of the present invention is a vapor deposition mask for forming a vapor deposition pattern on a surface to be vapor-deposited, and has at least one opening and is formed on one surface of a mask base material made of an insulating material. It has an adhesive layer, and has one or more insulating layers or metal layers on the other surface so as to be peelable from the substrate. Here, “removable” means that the mask base material and its upper layer can be separated after the deposition mask of the present invention is bonded to the surface to be deposited via the adhesive layer and the deposition process is performed. It means that an insulating layer or a metal layer is disposed on the substrate. Further, when two or more layers (insulating layer or metal layer) are laminated on the mask base material, it is sufficient that at least the mask base material and the layer adjacent to the mask base material are peelable. A plurality of layers located in the upper layer of the substrate may be peelable.
従来マスク材料として使用されていた金属材料は、電気伝導性を有するため蒸着処理後、マスクを載置したままでは半導体ウェーハの電気的特性を評価することができない。そのため蒸着処理後に半導体ウェーハ上からマスク全体を取り除く必要があった。しかし前述のようにマスク剥離時に蒸着膜エッジ部分が部分的に剥がれてしまうという問題があった。そこで本発明では、蒸着用マスクを二層以上の構成とするとともにマスク基材を絶縁性材料から構成することとした。蒸着処理後にはマスク基材上層部のみを除去しマスク基材は剥離しなければ、蒸着膜のエッジ部分がマスク剥離とともに部分的に剥がれることがない。そしてマスク基材上層部を除去することにより露出するマスク基材は絶縁性であるので、マスク基材を配置したままで半導体ウェーハの電気的特性を評価することができる。これにより、マスク開口の面積と形成されるパターン面積との誤差を低減することができる。こうして、パターン面積を実測することなく、開口面積をパターン面積として半導体ウェーハの抵抗率を高精度で求めることが可能となる。 A metal material that has been conventionally used as a mask material has electrical conductivity, and therefore, the electrical characteristics of the semiconductor wafer cannot be evaluated with the mask placed after the vapor deposition process. Therefore, it was necessary to remove the entire mask from the semiconductor wafer after the vapor deposition process. However, as described above, there is a problem that the edge portion of the deposited film is partially peeled when the mask is peeled off. Therefore, in the present invention, the vapor deposition mask is constituted of two or more layers, and the mask base material is constituted of an insulating material. If only the upper layer portion of the mask base material is removed after the vapor deposition treatment and the mask base material is not peeled off, the edge portion of the vapor deposited film will not be partially peeled off with the mask peeling. And since the mask base material exposed by removing a mask base-material upper layer part is insulating, the electrical property of a semiconductor wafer can be evaluated with the mask base material having been arrange | positioned. Thereby, an error between the area of the mask opening and the pattern area to be formed can be reduced. Thus, the resistivity of the semiconductor wafer can be obtained with high accuracy using the opening area as the pattern area without actually measuring the pattern area.
マスク基材材料は絶縁性材料であるが、加工の容易性等の観点からは樹脂であることが好ましく、蒸着処理時の温度でも変質しない耐熱性樹脂を使用することが好ましい。耐熱性および絶縁性を有する樹脂としては、フッ素系樹脂（例えばポリテトラフルオロエチレン）、ポリオレフィン樹脂（例えばポリエチレン）、ポリイミド樹脂を挙げることができる。またマスク基材を二層以上の層から構成してもよい。上記耐熱性とは、例えば１００℃以上の温度下でも変形等を起こさないことをいう。また、上記絶縁性とは、例えば抵抗率が1E10Ωｃｍ以上であることをいい、具体的にはＨ種絶縁（１８０℃）であることができる。また、フッ素系樹脂の抵抗率は、一般に1E15Ωｃｍ程度である。 Although the mask base material is an insulating material, it is preferably a resin from the viewpoint of ease of processing and the like, and it is preferable to use a heat-resistant resin that does not change even at the temperature during the vapor deposition process. Examples of the resin having heat resistance and insulation include fluorine-based resins (for example, polytetrafluoroethylene), polyolefin resins (for example, polyethylene), and polyimide resins. Moreover, you may comprise a mask base material from two or more layers. The heat resistance means that no deformation or the like occurs even at a temperature of 100 ° C. or higher. Moreover, the said insulation means that a resistivity is 1E10 ohm-cm or more, for example, Specifically, it can be H class insulation (180 degreeC). Further, the resistivity of the fluororesin is generally about 1E15 Ωcm.
接着性層は、樹脂基材の一方の面に接着剤または粘着剤を塗布することによって形成することができる。接着剤、粘着剤としては、耐熱性の点でシリコーン系粘着剤が好ましいが、これに限定されるものではない。優れた接着力を有するという点では、株式会社エス・エフ・シー製ｉシールを用いることが好ましい。この接着剤は一液加熱硬化型の接着剤であり高い接着力および耐熱性（例えば３８０℃にも耐え得る）を有する。また、接着性層上にはマスクとして使用するまで接着性層を保護するため易剥離性の保護フィルムを貼り合わせてもよい。 The adhesive layer can be formed by applying an adhesive or a pressure-sensitive adhesive to one surface of the resin substrate. The adhesive and pressure-sensitive adhesive are preferably silicone pressure-sensitive adhesives in terms of heat resistance, but are not limited thereto. In terms of having excellent adhesive strength, it is preferable to use an iFC seal manufactured by SFC Corporation. This adhesive is a one-component heat-curable adhesive and has high adhesive strength and heat resistance (for example, it can withstand 380 ° C.). Further, an easily peelable protective film may be bonded onto the adhesive layer in order to protect the adhesive layer until it is used as a mask.
マスク基材上に積層する層は、絶縁性樹脂、セラミック、等の絶縁性材料からなる層または金属層である。絶縁性樹脂（抵抗率：1E7Ωcm＜）の詳細は、マスク基材を構成する樹脂について述べた通りである。セラミックとしては、例えばアルミナ、住金セラミックアンドクオーツ（株）のファインセラミックスＡＭ９９７等を挙げることができる。また金属層を構成する金属としては、通常の金属マスクを構成する各種金属（例えばステンレス、モリブデン）を挙げることができる。これらの各層は、公知の薄膜形成技術によって作製することができる。マスク基材上に積層する層は少なくとも一層であるが二層以上設けることも可能である。 The layer laminated on the mask substrate is a layer made of an insulating material such as an insulating resin or ceramic or a metal layer. The details of the insulating resin (resistivity: 1E7 Ωcm <) are as described for the resin constituting the mask base material. Examples of the ceramic include alumina and fine ceramics AM997 manufactured by Sumikin Ceramics and Quartz Co., Ltd. Moreover, as a metal which comprises a metal layer, the various metals (for example, stainless steel, molybdenum) which comprise a normal metal mask can be mentioned. Each of these layers can be produced by a known thin film forming technique. Although the layer laminated | stacked on a mask base material is at least one layer, it is also possible to provide two or more layers.
次に、本発明の蒸着用マスクの厚さについて説明する。
一般に使用される真空蒸着装置は、抵抗加熱法を用いたものや電子ビームを利用したものであり、これらは通常蒸着源は１箇所である。図１に、一般的な真空蒸着装置の概略図を示す。一般に使用される真空蒸着装置は、図１に示すようにウェーハが固定配置される（固定型装置）。固定型装置は、チャンバーを小型化し、真空引きに要する時間を短縮化できるため、作業効率の面で好ましい。しかし、固定型装置では、該蒸着源直下の孔部分は陰が出来ることなく孔面積と同等の電極面積を有する電極を形成可能であるものの、蒸着源から離れた部分、つまりウェーハ外周部分ではマスク厚みによる陰ができる。この点について、以下に図面に基づきさらに説明する。
Next, the thickness of the vapor deposition mask of the present invention will be described.
Generally used vacuum vapor deposition apparatuses are those using a resistance heating method or using an electron beam, and these usually have one vapor deposition source. FIG. 1 shows a schematic view of a general vacuum deposition apparatus. In a generally used vacuum vapor deposition apparatus, a wafer is fixedly arranged as shown in FIG. 1 (fixed type apparatus). The fixed type apparatus is preferable in terms of work efficiency because the chamber can be downsized and the time required for evacuation can be shortened. However, in the fixed type apparatus, an electrode having an electrode area equivalent to the hole area can be formed without shadowing the hole portion directly under the vapor deposition source, but the mask is not provided in a portion away from the vapor deposition source, that is, the wafer outer peripheral portion. Shade by thickness is possible. This point will be further described below with reference to the drawings.
図２に、蒸着源直下に位置するマスク開口部に蒸着膜を形成する場合（図２（ａ））と蒸着源から離れた場所に位置するマスク開口部に蒸着膜を形成する場合（図２（ｂ））の蒸着膜形成状態の模式図を示す。図３に、図２（ｂ）に示す態様の孔近傍の拡大模式図を示す。
図１に示すような蒸着源が一箇所の固定型装置では、抵抗加熱により蒸着源部分が加熱され金属塊が蒸発する。チャンバー内が真空であれば、金属塊の蒸発により発生する蒸着流は殆どが直進し、球状に拡散する。そのため、図２（ａ）に示すように、蒸着源直下では真上から蒸着流が来るため孔の陰はできないのに対し、図２（ｂ）に示すように蒸着源から遠ざかる部分（ウェーハ外周部）では蒸着流が斜めに来るため孔の厚みにより陰ができる。この陰部分の領域では、図３に示すように蒸着流の分子同士の衝突や分子と残留空気分子の衝突が起こり、進行方向が変化した蒸着分子が陰部分に堆積するため、蒸着膜が形成されない部分や厚さが不均一な部分が生じる。蒸着膜が形成されていない部分は電極として機能しないことはもちろんであるが、厚さが薄い部分は電極として機能しないことがある。そのため陰部分が大きくなると、開口面積をパターン面積として入力すると測定誤差が生じる可能性がある。
FIG. 2 shows a case in which a vapor deposition film is formed in a mask opening located directly under the vapor deposition source (FIG. 2A) and a case in which a vapor deposition film is formed in a mask opening located in a location away from the vapor deposition source (FIG. 2). The schematic diagram of the vapor deposition film formation state of (b)) is shown. FIG. 3 shows an enlarged schematic view of the vicinity of the hole in the embodiment shown in FIG.
In a fixed type apparatus having one vapor deposition source as shown in FIG. 1, the vapor deposition source portion is heated by resistance heating, and the metal lump is evaporated. If the inside of the chamber is a vacuum, most of the vapor deposition flow generated by the evaporation of the metal mass goes straight and diffuses in a spherical shape. Therefore, as shown in FIG. 2 (a), the vapor deposition flow comes from directly above the vapor deposition source, so the hole cannot be shaded, whereas the part away from the vapor deposition source (wafer outer periphery) as shown in FIG. 2 (b). Part), the deposition flow comes diagonally, so the shadow is formed by the thickness of the hole. In this shaded area, as shown in FIG. 3, collisions between the molecules of the vapor deposition flow and collisions between molecules and residual air molecules occur, and vapor deposition molecules whose traveling direction has changed accumulate in the shaded part, so that a vapor deposition film is formed. The part which is not done and the part where thickness is not uniform occur. Of course, the portion where the deposited film is not formed does not function as an electrode, but the portion having a small thickness may not function as an electrode. For this reason, if the shadow portion becomes large, a measurement error may occur if the opening area is input as the pattern area.
上記の点は、チャンバー内に設置したウェーハが回転する機構を備えた真空蒸着装置（回転型装置）を用いることにより回避することができる。しかし、回転型装置はチャンバーが大型となり真空引きに長時間を要するため作業効率が低下する点が課題である。また、蒸着源をマスク孔と同数設けて各孔の真上に蒸着源を配置することも考えられるが、蒸着源の個数を増やすと蒸着機の必要電力は該蒸着源増加数の和となるため大掛かりな電気回路変更工事を伴い多額の費用が必要である。また、蒸着源を増やすことで蒸着用金属の消費量も多くなりコストが増大する。そのため、蒸着源が１つの固定型蒸着装置を使用しウェーハの評価を高い信頼性をもって行うことができる評価用試料を作製することができることが好ましい。上記陰部分の領域はマスク厚みが薄くなるほど小さくなる。以上の観点から、本発明の蒸着用マスクは、マスク総厚が、例えば２０〜７０μｍであり、２０〜５０μｍであることが好ましい。より好ましくは２０〜４０μｍの範囲である。またマスク基材の厚さは２０μｍ以下であることが好ましく、１０〜２０μｍであることが好ましい。接着性層の厚さは、マスク層厚を薄くするためには薄いことが好ましいが適度な接着力を得ることも考慮すると、１０〜３０μｍ程度とすることが好ましい。マスク基材上に積層する層（二層以上積層する場合はそれらの合計）は、厚さ２０〜５０μｍであることが好ましく、２０〜４０μｍであることが更に好ましい。なお、樹脂は薄型化が可能であるため、マスク基材上に積層する層は樹脂層であることが好ましいが、積層する層としてセラミック層や金属層を設ける場合は、蒸着時に陰となる部分を低減するために、表面に向かって開口が広くなるようにテーパーを設けることが好ましい。また、テーパー角度は、蒸着源とパターン形成位置の関係より、パターン形成面と平行な直線と蒸着源とパターン形成位置を結んだ直線とでできる鋭角な角度より小さい角度とすることが好ましい。 The above points can be avoided by using a vacuum deposition apparatus (rotary type apparatus) provided with a mechanism for rotating a wafer installed in the chamber. However, the rotary type apparatus has a problem that the working efficiency is lowered because the chamber is large and evacuation takes a long time. It is also conceivable to provide the same number of vapor deposition sources as the mask holes and arrange the vapor deposition sources directly above each hole. However, if the number of vapor deposition sources is increased, the required power of the vapor deposition machine will be the sum of the number of vapor deposition sources increased. Therefore, a large amount of cost is required with a large-scale electric circuit change work. Further, increasing the number of vapor deposition sources increases the consumption of the metal for vapor deposition and increases the cost. Therefore, it is preferable that an evaluation sample capable of performing wafer evaluation with high reliability can be manufactured using a fixed evaporation apparatus having one evaporation source. The shaded area becomes smaller as the mask thickness decreases. From the above viewpoint, the vapor deposition mask of the present invention has a total mask thickness of, for example, 20 to 70 μm, and preferably 20 to 50 μm. More preferably, it is the range of 20-40 micrometers. Moreover, it is preferable that the thickness of a mask base material is 20 micrometers or less, and it is preferable that it is 10-20 micrometers. The thickness of the adhesive layer is preferably thin in order to reduce the thickness of the mask layer, but is preferably about 10 to 30 μm in consideration of obtaining an appropriate adhesive force. The layer to be laminated on the mask substrate (the total when two or more layers are laminated) is preferably 20 to 50 μm in thickness, and more preferably 20 to 40 μm. In addition, since the resin can be thinned, the layer laminated on the mask base material is preferably a resin layer. However, when a ceramic layer or a metal layer is provided as the layer to be laminated, a portion that becomes a shadow during vapor deposition. In order to reduce this, it is preferable to provide a taper so that the opening becomes wider toward the surface. The taper angle is preferably smaller than an acute angle formed by a straight line parallel to the pattern formation surface and a straight line connecting the vapor deposition source and the pattern formation position, based on the relationship between the vapor deposition source and the pattern formation position.
本発明の蒸着用マスクは、マスク基材の一方の面に接着性層を設け、他方の面に絶縁性層または金属層を積層した後、公知の方法で被蒸着面上に形成するパターンに対応した開口を設けることによって作製することができる。開口の数は少なくとも１つであり特に限定されるものではなく、被蒸着面の用途等に応じて設定すればよい。本発明の蒸着用マスクが、樹脂製のマスク基材上に樹脂製の層を有するものであれば、パンチング等で容易に開口を形成することができ好ましい。開口の大きさは、形成する蒸着パターン１つあたりの大きさとほぼ同じとすればよく特に限定されるものではないが、例えば直径１〜３ｍｍ程度とすることができる。 The vapor deposition mask of the present invention has a pattern formed on a vapor deposition surface by a known method after an adhesive layer is provided on one surface of a mask base material and an insulating layer or a metal layer is laminated on the other surface. It can be produced by providing corresponding openings. The number of openings is at least one and is not particularly limited, and may be set according to the use of the deposition surface. If the vapor deposition mask of the present invention has a resin layer on a resin mask substrate, it is preferable that an opening can be easily formed by punching or the like. The size of the opening is not particularly limited as long as it is substantially the same as the size of each vapor deposition pattern to be formed, and can be, for example, about 1 to 3 mm in diameter.
また、本発明の蒸着用マスクは、市販の接着シールまたは粘着シール（一方の面に接着層または粘着層を有する樹脂フィルム）に、絶縁性層または金属層を積層することによって作製することもできる。市販テープとしては、株式会社寺岡製作所製カプトン粘着テープを挙げることができる。カプトン粘着テープは、−２６９℃の極低温から＋４００℃の高温領域まで広い温度範囲にわたって、優れた機械的・電気的・化学的特性を有する米国デュポン社製のカプトン（Kapton；登録商標）・ポリイミドフィルムにシリコーン系粘着剤を塗布したテープであり、優れた耐熱性および絶縁性を有する。またカプトン粘着テープは、樹脂基材本体の厚さは１２μｍで粘着剤（シリコーン系粘着剤）層と併せて層厚が３５μｍであり薄型マスクとして好適である。また、日東電工株式会社製ニトフロンテープも好適である。このテープは、片面を接着処理した４ふっ化エチレン樹脂（ＰＴＦＥ）フィルムを基材とし、処理面に優れた耐熱性を有するシリコーン系粘着剤を塗布したものであり、電気特性をはじめ、耐熱性・耐薬品性・低摩擦係数・非粘着性など数々の優れた特長を備えているため蒸着用マスクとして好ましい。マスク基材と上層との接着のためには、微粘着コーティング剤（シリコーン粘着剤）を使用することが好ましい。具体例としては、信越化学製Ｘ−４０−３１０２を挙げることができるがこれに限定されるものではない。 The vapor deposition mask of the present invention can also be produced by laminating an insulating layer or a metal layer on a commercially available adhesive seal or adhesive seal (a resin film having an adhesive layer or an adhesive layer on one surface). . Examples of commercially available tapes include Kapton adhesive tape manufactured by Teraoka Seisakusho Co., Ltd. Kapton adhesive tape is a Kapton (registered trademark) polyimide made by DuPont, USA, which has excellent mechanical, electrical, and chemical properties over a wide temperature range from an extremely low temperature of -269 ° C to a high temperature range of + 400 ° C. A tape in which a silicone adhesive is applied to a film and has excellent heat resistance and insulation. The Kapton adhesive tape is suitable as a thin mask because the thickness of the resin base material body is 12 μm and the layer thickness is 35 μm together with the adhesive (silicone adhesive) layer. Nittofuron tape manufactured by Nitto Denko Corporation is also suitable. This tape is based on a tetrafluoroethylene resin (PTFE) film with one side bonded and coated with a silicone adhesive with excellent heat resistance on the treated surface.・ Since it has many excellent features such as chemical resistance, low friction coefficient and non-adhesiveness, it is preferable as a mask for vapor deposition. For adhesion between the mask substrate and the upper layer, it is preferable to use a slightly tacky coating agent (silicone pressure-sensitive adhesive). Specific examples include X-40-3102 manufactured by Shin-Etsu Chemical, but are not limited thereto.
蒸着用マスクの大きさは、被蒸着面サイズとほぼ同じとすることができ、例えば６インチ半導体ウェーハに対する蒸着処理用マスクとして使用する場合は、直径６インチ程度の円形マスクとすることができる。ただし、例えば半導体ウェーハの評価を行うためにウェーハ表面にショットキー電極を作製する場合等はウェーハ表面全面に蒸着用マスクを配置せず、図４に示すように所定の開口を有する例えば数センチメートル角程度の蒸着用マスク片を１つまたは間隔を置いて複数貼り合わせてもよい。本発明の蒸着用マスクは少なくとも二層構造（マスク基材とその上層）を有し、蒸着後にマスク基材上層を剥離することができる。図４に示すように被蒸着面全面に蒸着用マスクを配置せず部分的に配置する場合、マスクが配置されていない部分には蒸着膜が堆積することになるが、マスク基材の上層を剥離し絶縁性のマスク基材を露出させることにより、マスク周囲の蒸着膜部分とマスク開口に堆積した蒸着膜は絶縁されるため、ショットキー接合の容量−電圧特性測定により半導体ウェーハの抵抗率を求めることが可能になる、 The size of the vapor deposition mask can be substantially the same as the size of the deposition surface. For example, when it is used as a vapor deposition mask for a 6-inch semiconductor wafer, it can be a circular mask having a diameter of about 6 inches. However, for example, when a Schottky electrode is formed on the wafer surface in order to evaluate a semiconductor wafer, an evaporation mask is not disposed on the entire surface of the wafer, and for example, several centimeters having a predetermined opening as shown in FIG. A plurality of mask pieces for vapor deposition of about the corner may be bonded together or at intervals. The vapor deposition mask of the present invention has at least a two-layer structure (mask base material and its upper layer), and the mask base material upper layer can be peeled off after vapor deposition. As shown in FIG. 4, when a vapor deposition mask is not arranged on the entire surface to be vapor-deposited, a vapor deposition film is deposited on a portion where the mask is not arranged. By peeling and exposing the insulating mask base material, the vapor deposition film portion around the mask and the vapor deposition film deposited on the mask opening are insulated, so the resistivity of the semiconductor wafer can be determined by measuring the capacitance-voltage characteristics of the Schottky junction. It becomes possible to ask,
[蒸着パターン作製方法]
更に、本発明は、本発明の蒸着用マスクを、蒸着用マスクが有する接着性層を介して被蒸着面と貼り合わせた後、被蒸着面に蒸着処理を施す蒸着パターン作製方法に関する。
[Vapor deposition pattern production method]
Furthermore, the present invention relates to a deposition pattern manufacturing method in which the deposition mask of the present invention is bonded to a deposition surface via an adhesive layer included in the deposition mask and then subjected to deposition treatment on the deposition surface.
蒸着処理に使用する蒸着装置としては、通常使用されている真空蒸着装置を何ら制限なく使用することができる。先に説明したように蒸着装置には、回転型蒸着装置および固定型蒸着装置があるが、本発明の蒸着パターン作製方法ではいずれも使用可能である。またチャンバー内の蒸着源が１つである装置であっても複数ある装置であってもよい。本発明の蒸着用マスクを薄型化することにより、蒸着源が１つの固定型真空蒸着装置を使用する場合でも、前述のマスク厚みに起因する問題を生じることなく蒸着パターンを作製することができる。 As a vapor deposition apparatus used for the vapor deposition process, a commonly used vacuum vapor deposition apparatus can be used without any limitation. As described above, the vapor deposition apparatus includes a rotary vapor deposition apparatus and a fixed vapor deposition apparatus, and any of the vapor deposition pattern manufacturing methods of the present invention can be used. Further, the apparatus may be a single deposition source or a plurality of deposition sources in the chamber. By thinning the vapor deposition mask of the present invention, it is possible to produce a vapor deposition pattern without causing problems due to the above-described mask thickness even when a single vapor deposition source is used as the vapor deposition source.
蒸着に使用する蒸着源は、目的に応じて選択されるものであり、例えば半導体ウェーハの評価用試料作製のためにウェーハ表面に金属電極を形成する場合は、金、アルミニウム、アンチモン等を用いることができる。また、本発明の蒸着パターン作製方法における蒸着処理条件は、所望の蒸着パターンの厚さやサイズ等を考慮して適宜設定すればよい。 The vapor deposition source used for vapor deposition is selected according to the purpose. For example, when a metal electrode is formed on the wafer surface for preparing a sample for evaluation of a semiconductor wafer, gold, aluminum, antimony, or the like is used. Can do. Moreover, the vapor deposition process conditions in the vapor deposition pattern production method of the present invention may be appropriately set in consideration of the thickness and size of the desired vapor deposition pattern.
本発明の蒸着パターン作製方法により蒸着パターンを作製する対象は、通常蒸着処理が施される各種表面を挙げることができるが、半導体ウェーハが好適である。半導体ウェーハの詳細は後述する。半導体ウェーハ上に金属パターンを作製することによりショットキー電極を形成し、ショットキー接合の容量−電圧特性から空間電荷密度[（ドナー濃度）−（アクセプター濃度）]を求め、上記空間電荷密度と電極面積からウェーハの抵抗率を求めることができる。前述のように、本発明によれば電極面積としてマスク開口面積を用いて信頼性の高い測定を行うことができる。 Examples of the target for producing the vapor deposition pattern by the vapor deposition pattern production method of the present invention include various surfaces that are usually subjected to vapor deposition treatment, but a semiconductor wafer is suitable. Details of the semiconductor wafer will be described later. A Schottky electrode is formed by forming a metal pattern on a semiconductor wafer, and a space charge density [(donor concentration) − (acceptor concentration)] is determined from the capacitance-voltage characteristics of the Schottky junction. The resistivity of the wafer can be obtained from the area. As described above, according to the present invention, highly reliable measurement can be performed using the mask opening area as the electrode area.
半導体ウェーハに対して蒸着処理を行う場合、蒸着処理後、蒸着用マスクからマスク基材の上層を剥離し、蒸着用マスク最表面にマスク基材表面を露出させた後、マスク基材付の半導体ウェーハの電気的特性を評価することにより、半導体ウェーハの評価を行うことができる。この点については後述する。 When performing a vapor deposition process on a semiconductor wafer, after the vapor deposition process, the upper layer of the mask base material is peeled off from the vapor deposition mask, the mask base material surface is exposed on the top surface of the vapor deposition mask, and the semiconductor with the mask base material The semiconductor wafer can be evaluated by evaluating the electrical characteristics of the wafer. This point will be described later.
［半導体ウェーハ評価用試料の作製方法］
更に本発明は、本発明の蒸着用パターン作製方法によって半導体ウェーハ表面上に金属パターンを作製する半導体ウェーハ評価用試料の作製方法に関する。
半導体ウェーハ評価用試料とは、例えば前述のようにショットキー接合の容量−電圧特性から半導体ウェーハの抵抗率を求めるために使用される試料であることができる。金属パターン（金属電極）を作製する半導体ウェーハとしては、シリコンエピタキシャルウェーハ、鏡面研磨ウェーハ等を挙げることができる。形成された半導体ウェーハ評価用試料は、本発明の半導体ウェーハの評価方法に使用することができる。その詳細は後述する。
[Method for preparing semiconductor wafer evaluation sample]
Furthermore, the present invention relates to a method for producing a semiconductor wafer evaluation sample in which a metal pattern is produced on the surface of a semiconductor wafer by the vapor deposition pattern production method of the present invention.
The semiconductor wafer evaluation sample can be, for example, a sample used for obtaining the resistivity of the semiconductor wafer from the capacitance-voltage characteristics of the Schottky junction as described above. Examples of the semiconductor wafer for producing the metal pattern (metal electrode) include a silicon epitaxial wafer and a mirror polished wafer. The formed semiconductor wafer evaluation sample can be used in the semiconductor wafer evaluation method of the present invention. Details thereof will be described later.
［半導体ウェーハの評価方法］
本発明の半導体ウェーハの評価方法は、本発明の蒸着パターン作製方法によって半導体ウェーハ表面上に金属パターンを作製し、半導体ウェーハ上の蒸着用マスク最表面にマスク基材表面を露出させた後、作製された金属パターンを介して半導体ウェーハの電気的特性を測定するものである。半導体ウェーハの抵抗率は、前述のようにショットキー接合の容量−電圧特性を測定する方法（C-V法）によって求めることができる。蒸着処理後、蒸着用マスクからマスク基材の上層を除去することにより半導体ウェーハ上の蒸着用マスク最表面にマスク基材表面を露出させる。上層を剥離するため、マスク基材表面の蒸着膜は上層とともに除去され、開口内のみに蒸着膜を残すことができる。そして、前記マスク基材は絶縁性であるため、マスク基材が配置された状態でショットキー接合の電気的特性を測定することが可能である。マスクを完全に剥がす必要がないため、マスクを剥がし取る際に生じるパターン外周の部分的な剥がれを起こすことがない。そのためウェーハ表面において、既知の開口面積と同等の面積を有するパターンを保持することができるため、パターン面積として開口面積を用いてウェーハ抵抗率を測定しても高精度の測定が可能である。
[Semiconductor wafer evaluation method]
The method for evaluating a semiconductor wafer of the present invention is a method for producing a metal pattern on the surface of a semiconductor wafer by the vapor deposition pattern production method of the present invention, and exposing the mask substrate surface to the outermost mask for vapor deposition on the semiconductor wafer. The electrical characteristics of the semiconductor wafer are measured through the formed metal pattern. The resistivity of the semiconductor wafer can be obtained by the method (CV method) for measuring the capacitance-voltage characteristics of the Schottky junction as described above. After the vapor deposition treatment, the upper surface of the mask base material is removed from the vapor deposition mask to expose the mask base material surface on the outermost surface of the vapor deposition mask on the semiconductor wafer. In order to peel off the upper layer, the deposited film on the surface of the mask base material is removed together with the upper layer, and the deposited film can be left only in the opening. And since the said mask base material is insulating, it is possible to measure the electrical property of a Schottky junction in the state by which the mask base material is arrange | positioned. Since it is not necessary to completely peel off the mask, partial peeling of the outer periphery of the pattern that occurs when the mask is peeled off is not caused. Therefore, since a pattern having an area equivalent to a known opening area can be held on the wafer surface, high-precision measurement is possible even if the wafer resistivity is measured using the opening area as the pattern area.
以下に、図５に基づき本発明の半導体ウェーハの評価方法の作業フローを説明する。ただし、本発明は以下に記載する態様に限定されるものではない。
まず、絶縁性のマスク基材上に更に一層積層した蒸着用マスクをウェーハ表面に貼り付ける（図５（ａ）、（ｂ）参照）。
この状態のウェーハに対して蒸着処理を施す。蒸着後のマスク全面には金属膜が蒸着されるため、このままでは電極部分（開口部）のみの容量−電圧特性を測定することはできない（図５（ｃ）〜（ｆ）参照）。
そこで蒸着機から取り出したウェーハ上からマスク基材上の層を剥離する。マスクの開口部分のみに蒸着された金属電極が残り、かつ開口周囲には絶縁性のマスク基材表面が露出するため電極同士が絶縁される（図５（ｇ）参照）。そのためこの状態で電極部分（開口部）の容量−電圧特性を測定することができる。この方法によれば、マスクを完全に剥離する際に生じる電極外周の剥がれが生じないため、電極面積は既知のマスク開口面積と同一とみなすことができるため、測定した容量−電圧特性と開口面積からウェーハの抵抗率を高い信頼性をもって求めることができる。これにより電極面積を測定する工程を経ることなく高精度かつ簡便な測定が可能となる。
Below, based on FIG. 5, the work flow of the evaluation method of the semiconductor wafer of this invention is demonstrated. However, the present invention is not limited to the embodiments described below.
First, an evaporation mask that is further laminated on an insulating mask base material is attached to the wafer surface (see FIGS. 5A and 5B).
A vapor deposition process is performed on the wafer in this state. Since a metal film is deposited on the entire mask after deposition, the capacitance-voltage characteristics of only the electrode portion (opening) cannot be measured as it is (see FIGS. 5C to 5F).
Therefore, the layer on the mask substrate is peeled off from the wafer taken out from the vapor deposition machine. A metal electrode deposited only on the opening of the mask remains, and the insulating mask base material surface is exposed around the opening, so that the electrodes are insulated from each other (see FIG. 5G). Therefore, the capacitance-voltage characteristic of the electrode portion (opening) can be measured in this state. According to this method, since peeling of the outer periphery of the electrode that occurs when the mask is completely peeled does not occur, the electrode area can be regarded as the same as the known mask opening area. Therefore, the resistivity of the wafer can be obtained with high reliability. Thereby, highly accurate and simple measurement is possible without going through the process of measuring the electrode area.
［半導体ウェーハの製造方法］
本発明の半導体ウェーハの製造方法は、複数の半導体ウェーハからなる半導体ウェーハのロットを準備する工程と、前記ロットから少なくとも１つの半導体ウェーハを抽出する工程と、前記抽出された半導体ウェーハの品質を評価する工程と、前記評価により良品と判定された半導体ウェーハと同一ロット内の他の半導体ウェーハを製品ウェーハとして出荷することを含み、前記抽出された半導体ウェーハの評価を、本発明の半導体ウェーハの評価方法によって行うものである。
[Semiconductor wafer manufacturing method]
The method of manufacturing a semiconductor wafer according to the present invention includes a step of preparing a lot of semiconductor wafers composed of a plurality of semiconductor wafers, a step of extracting at least one semiconductor wafer from the lot, and evaluating the quality of the extracted semiconductor wafer. And a step of shipping another semiconductor wafer in the same lot as the semiconductor wafer determined to be non-defective by the evaluation, and evaluating the extracted semiconductor wafer as an evaluation of the semiconductor wafer of the present invention. It is done by the method.
本発明の半導体ウェーハの評価方法によれば、ウェーハの電気的特性を高精度で評価することができる。よって、前記評価によって、目標以上の品質を有することが確認されたシリコンウェーハと同ロットの半導体ウェーハを選択し製品ウェーハとして出荷することにより、高品質な半導体ウェーハを提供することが可能である。なお良品と判定される基準は、ウェーハの用途等に応じてウェーハに求められる物性を考慮して設定することができる。また評価用に抽出するウェーハ数は、少なくとも１つであればよく、２つ以上とすることによって高い信頼性をもって製品出荷を行うことが可能となる。なお半導体ウェーハのロットの準備は公知の方法で行うことができ、１ロットに含まれるウェーハ数は生産性等を考慮して決定すればよい。本発明の半導体ウェーハの評価方法によれば、蒸着処理後にパターン（電極）面積を測定する工程を経ることなく、ウェーハの電気的特性を高い信頼性をもって評価することができるため、本発明の半導体ウェーハの製造方法は簡便性の点でも優れている。 According to the semiconductor wafer evaluation method of the present invention, the electrical characteristics of the wafer can be evaluated with high accuracy. Therefore, it is possible to provide a high-quality semiconductor wafer by selecting a semiconductor wafer of the same lot as the silicon wafer that has been confirmed to have a quality exceeding the target by the evaluation and shipping it as a product wafer. In addition, the reference | standard determined as a good product can be set in consideration of the physical property calculated | required by the wafer according to the use etc. of a wafer. The number of wafers extracted for evaluation may be at least one, and by setting it to two or more, it becomes possible to ship products with high reliability. The preparation of semiconductor wafer lots can be performed by a known method, and the number of wafers contained in one lot may be determined in consideration of productivity and the like. According to the semiconductor wafer evaluation method of the present invention, the electrical characteristics of the wafer can be evaluated with high reliability without going through the step of measuring the pattern (electrode) area after the vapor deposition process. The wafer manufacturing method is also excellent in terms of simplicity.
以下に、本発明を実施例に基づき更に説明する。但し、本発明は実施例に示す態様に限定されるものではない。 Below, the present invention will be further explained based on examples. However, this invention is not limited to the aspect shown in the Example.
［実施例１］
市販の接着シール（寺岡製作所製商品名カプトン粘着テープ）を二層積層し、直径６インチの円形に切断した。得られた円形シールに対し、直線状に、中心１点、ｒ／２に２点、外周より内側５ｍｍに２点（合計５点）、それぞれ３ｍｍφの開口を設け蒸着用マスクを形成した。マスクの総厚は７０μｍ、各樹脂層（マスク基材および上層）の厚さは１２μｍ、マスク基材と上層樹脂層との間の接着層およびウェーハとの接着面となる接着層の厚さは、それぞれ２３μｍであった。
得られたマスクを６インチシリコンウェーハ上にウェーハの外周とマスク外周が一致するように配置した、その後マスク付きシリコンウェーハを真空蒸着装置内に配置し蒸着処理を行った。真空蒸着装置として、図１に示す抵抗加熱型（固定型）装置を使用した。抵抗加熱用フィラメントとしてタングステンフィラメント、蒸着金属は金、フィラメントとウェーハ間距離は２０ｃｍとした。
[Example 1]
Two layers of a commercially available adhesive seal (trade name Kapton adhesive tape manufactured by Teraoka Seisakusho) were laminated and cut into a circle having a diameter of 6 inches. The resulting circular seal was linearly provided with a central point, 2 points at r / 2, 2 points inside 5 mm from the outer periphery (5 points in total), each having an opening of 3 mmφ to form an evaporation mask. The total thickness of the mask is 70 μm, the thickness of each resin layer (mask base material and upper layer) is 12 μm, the thickness of the adhesive layer between the mask base material and the upper resin layer and the thickness of the adhesive layer that is the adhesive surface to the wafer is , Each was 23 μm.
The obtained mask was placed on a 6-inch silicon wafer so that the outer periphery of the wafer and the outer periphery of the mask coincided with each other, and then the silicon wafer with the mask was placed in a vacuum deposition apparatus and subjected to vapor deposition. The resistance heating type (fixed type) apparatus shown in FIG. 1 was used as the vacuum deposition apparatus. The resistance heating filament was a tungsten filament, the deposited metal was gold, and the distance between the filament and the wafer was 20 cm.
［比較例１］
厚さ１００μｍであって、実施例１のマスクと同様の位置に開口を設けた金属マスクを使用し、実施例１と同様の方法でシリコンウェーハに対し蒸着処理を施した。なお比較例１では金属マスクは磁石によって固定した。
[Comparative Example 1]
Using a metal mask having a thickness of 100 μm and having an opening at the same position as the mask of Example 1, the silicon wafer was subjected to vapor deposition by the same method as in Example 1. In Comparative Example 1, the metal mask was fixed with a magnet.
面積測定
実施例１において、蒸着処理後にマスク基材上の樹脂層を剥離した後、コンフォーカルレーザー顕微鏡を用いて蒸着部分の面積を測定した。
比較例１において、蒸着処理後にシリコンウェーハ上から金属マスクを剥離した後、コンフォーカルレーザー顕微鏡を用いて蒸着部分の面積を測定した。
開口面積（設計値）からの面積誤差を図６に示す。図６に示すように、比較例１では、金属マスク剥離時に金属電極膜のエッジ部分の金属マスクと接する部分が部分的に剥がれたため、電極パターンの大きさがマスク開口部の大きさと大きく異なった。これに対し、実施例では、上記外周部分の部分的剥離が生じないため、設計値からの面積誤差がきわめて小さい電極を形成することができた。
Area measurement In Example 1, after peeling the resin layer on a mask base material after a vapor deposition process, the area of the vapor deposition part was measured using the confocal laser microscope.
In Comparative Example 1, after the metal mask was peeled off from the silicon wafer after the vapor deposition treatment, the area of the vapor deposition portion was measured using a confocal laser microscope.
The area error from the opening area (design value) is shown in FIG. As shown in FIG. 6, in Comparative Example 1, when the metal mask was peeled off, the portion of the edge portion of the metal electrode film that was in contact with the metal mask was partially peeled off, so the size of the electrode pattern was significantly different from the size of the mask opening. . On the other hand, in the example, since the partial peeling of the outer peripheral portion does not occur, an electrode having an extremely small area error from the design value can be formed.
抵抗率測定
以下の方法によりシリコンウェーハの抵抗率を求めた。結果を図７に示す。
Ａ：実施例１において、蒸着処理後にマスク基材上の樹脂層を剥離した後に、形成した電極の容量−電圧特性を測定した。解析ソフトにマスク開口面積を電極面積として入力し、抵抗率を求めた。
B：解析ソフトに電極面積としてコンフォーカルレーザー顕微鏡により実測した電極面積を入力した点以外は上記Ａと同様の方法により抵抗率を求めた。
Ｃ：比較例１において、蒸着処理後にシリコンウェーハ上から金属マスクを剥離した後ｍ形成した電極の容量−電圧特性を測定した。解析ソフトにマスク開口面積を電極面積として入力し、抵抗率を求めた。
Ｄ：解析ソフトに電極面積としてコンフォーカルレーザー顕微鏡により実測した電極面積を入力した点以外は上記Ｄと同様の方法により抵抗率を求めた。
Resistivity measurement The resistivity of the silicon wafer was determined by the following method. The results are shown in FIG.
A: In Example 1, the capacity-voltage characteristic of the formed electrode was measured after peeling the resin layer on the mask substrate after the vapor deposition treatment. The mask opening area was input to the analysis software as the electrode area, and the resistivity was obtained.
B: Resistivity was determined by the same method as A above, except that the electrode area measured by a confocal laser microscope was input as the electrode area in the analysis software.
C: In Comparative Example 1, the capacitance-voltage characteristics of the electrode formed after peeling the metal mask from the silicon wafer after the vapor deposition treatment were measured. The mask opening area was input to the analysis software as the electrode area, and the resistivity was obtained.
D: Resistivity was determined by the same method as in D above, except that the electrode area measured by a confocal laser microscope was input as the electrode area in the analysis software.
図７に示すように、実施例１ではＡとＢとの間で抵抗率に大きな違いはなかった。よって、実施例１によれば、解析ソフトにマスク開口面積を電極面積として入力することにより、マスク開口面積を実測することなく信頼性の高いデータを得ることができる。
これに対し、比較例１ではＣとＤとの間で抵抗率に大きな違いがあり、またＣでは抵抗率にばらつきがみられた。この結果から、比較例１では、信頼性の高いデータを得るためには蒸着処理後に電極面積を実測すること必要があることがわかる。
As shown in FIG. 7, in Example 1, there was no big difference in resistivity between A and B. Therefore, according to the first embodiment, by inputting the mask opening area as the electrode area into the analysis software, highly reliable data can be obtained without actually measuring the mask opening area.
On the other hand, in Comparative Example 1, there was a large difference in resistivity between C and D, and C had a variation in resistivity. From this result, it can be seen that in Comparative Example 1, it is necessary to actually measure the electrode area after the vapor deposition process in order to obtain highly reliable data.
本発明によれば半導体ウェーハの品質を、簡便に、かつ高い信頼性をもって評価することができる。 According to the present invention, the quality of a semiconductor wafer can be evaluated easily and with high reliability.
Claims (9)
少なくとも１つの開口を有し、かつ、
絶縁性材料からなるマスク基材の一方の面に接着性層を有し、他方の面に一層以上の絶縁性層または金属層を、該基材と剥離可能に有する蒸着用マスク。 A deposition mask for forming a deposition pattern on the deposition surface,
At least one opening, and
A mask for vapor deposition having an adhesive layer on one surface of a mask base material made of an insulating material and having one or more insulating layers or metal layers on the other surface so as to be peelable from the base material.
半導体ウェーハ上の蒸着用マスク最表面にマスク基材表面を露出させた後、作製された金属パターンを介して半導体ウェーハの電気的特性を測定する半導体ウェーハの評価方法。 A metal pattern is produced on a semiconductor wafer surface by the method according to claim 6,
A semiconductor wafer evaluation method for measuring electrical characteristics of a semiconductor wafer through a produced metal pattern after exposing a mask base material surface to a vapor deposition mask outermost surface on the semiconductor wafer.
前記ロットから少なくとも１つの半導体ウェーハを抽出する工程と、
前記抽出された半導体ウェーハの品質を評価する工程と、
前記評価により良品と判定された半導体ウェーハと同一ロット内の他の半導体ウェーハを製品ウェーハとして出荷することを含む、半導体ウェーハの製造方法であって、
前記抽出された半導体ウェーハの評価を、請求項８に記載の方法によって行うことを特徴とする、前記方法。 Preparing a lot of semiconductor wafers comprising a plurality of semiconductor wafers;
Extracting at least one semiconductor wafer from the lot;
Evaluating the quality of the extracted semiconductor wafer;
A method for manufacturing a semiconductor wafer, comprising shipping as a product wafer another semiconductor wafer in the same lot as the semiconductor wafer determined to be non-defective by the evaluation,
9. The method according to claim 8, wherein the evaluation of the extracted semiconductor wafer is performed by the method according to claim 8.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007100104A JP2008255435A (en) | 2007-04-06 | 2007-04-06 | Mask for vapor deposition, method for producing vapor-deposition pattern using the same, method for producing sample of semiconductor wafer for evaluation, method for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007100104A JP2008255435A (en) | 2007-04-06 | 2007-04-06 | Mask for vapor deposition, method for producing vapor-deposition pattern using the same, method for producing sample of semiconductor wafer for evaluation, method for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008255435A true JP2008255435A (en) | 2008-10-23 |
Family
ID=39979310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007100104A Pending JP2008255435A (en) | 2007-04-06 | 2007-04-06 | Mask for vapor deposition, method for producing vapor-deposition pattern using the same, method for producing sample of semiconductor wafer for evaluation, method for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008255435A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101131555B1 (en) * | 2009-10-22 | 2012-04-04 | 지에스나노텍 주식회사 | Pattern mask for thin film battery, thin film battery and method of manufacturing the same |
| WO2013039196A1 (en) * | 2011-09-16 | 2013-03-21 | 株式会社ブイ・テクノロジー | Vapor-deposition mask, vapor-deposition mask manufacturing method, and thin-film pattern forming method |
| JP2013095993A (en) * | 2011-11-04 | 2013-05-20 | V Technology Co Ltd | Method for manufacturing mask |
| JP2013095992A (en) * | 2011-11-04 | 2013-05-20 | V Technology Co Ltd | Thin film pattern forming method and mask |
| JP2013108143A (en) * | 2011-11-22 | 2013-06-06 | V Technology Co Ltd | Manufacturing method of mask and manufacturing device of mask |
| JP2013173968A (en) * | 2012-02-24 | 2013-09-05 | V Technology Co Ltd | Vapor-deposition mask, and method for manufacturing vapor-deposition mask |
| US9334556B2 (en) | 2011-09-16 | 2016-05-10 | V Technology Co., Ltd. | Deposition mask, producing method therefor and forming method for thin film pattern |
| JP2018024932A (en) * | 2016-08-05 | 2018-02-15 | 新日鉄住金化学株式会社 | Vapor deposition mask, production method thereof, laminate for vapor deposition mask and production method thereof |
| CN108546914A (en) * | 2018-05-07 | 2018-09-18 | 武汉华星光电半导体显示技术有限公司 | The mask plate and mask plate device of vapor deposition |
-
2007
- 2007-04-06 JP JP2007100104A patent/JP2008255435A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101131555B1 (en) * | 2009-10-22 | 2012-04-04 | 지에스나노텍 주식회사 | Pattern mask for thin film battery, thin film battery and method of manufacturing the same |
| WO2013039196A1 (en) * | 2011-09-16 | 2013-03-21 | 株式会社ブイ・テクノロジー | Vapor-deposition mask, vapor-deposition mask manufacturing method, and thin-film pattern forming method |
| US9334556B2 (en) | 2011-09-16 | 2016-05-10 | V Technology Co., Ltd. | Deposition mask, producing method therefor and forming method for thin film pattern |
| US9555434B2 (en) | 2011-09-16 | 2017-01-31 | V Technology Co., Ltd. | Deposition mask, producing method therefor and forming method for thin film pattern |
| US9555433B2 (en) | 2011-09-16 | 2017-01-31 | V Technology Co., Ltd. | Deposition mask, producing method therefor and forming method for thin film pattern |
| US9586225B2 (en) | 2011-09-16 | 2017-03-07 | V Technology Co., Ltd. | Deposition mask, producing method therefor and forming method for thin film pattern |
| JP2013095993A (en) * | 2011-11-04 | 2013-05-20 | V Technology Co Ltd | Method for manufacturing mask |
| JP2013095992A (en) * | 2011-11-04 | 2013-05-20 | V Technology Co Ltd | Thin film pattern forming method and mask |
| JP2013108143A (en) * | 2011-11-22 | 2013-06-06 | V Technology Co Ltd | Manufacturing method of mask and manufacturing device of mask |
| JP2013173968A (en) * | 2012-02-24 | 2013-09-05 | V Technology Co Ltd | Vapor-deposition mask, and method for manufacturing vapor-deposition mask |
| JP2018024932A (en) * | 2016-08-05 | 2018-02-15 | 新日鉄住金化学株式会社 | Vapor deposition mask, production method thereof, laminate for vapor deposition mask and production method thereof |
| CN108546914A (en) * | 2018-05-07 | 2018-09-18 | 武汉华星光电半导体显示技术有限公司 | The mask plate and mask plate device of vapor deposition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008255435A (en) | Mask for vapor deposition, method for producing vapor-deposition pattern using the same, method for producing sample of semiconductor wafer for evaluation, method for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer | |
| JP5228586B2 (en) | Vapor deposition mask, vapor deposition pattern production method using the same, semiconductor wafer evaluation sample production method, semiconductor wafer evaluation method, and semiconductor wafer production method | |
| KR102413942B1 (en) | Deposition of passivation layer on graphene sheet | |
| JP2008255433A (en) | Mask for vapor deposition, method for producing vapor-deposition pattern using the same, method for producing sample of semiconductor wafer for evaluation, method for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer | |
| US11056343B2 (en) | Providing a temporary protective layer on a graphene sheet | |
| US10903319B2 (en) | Patterning graphene with a hard mask coating | |
| US9499898B2 (en) | Layered thin film heater and method of fabrication | |
| JPS5828838A (en) | Deposition of film | |
| TW201036100A (en) | Semiconductor manufacturing method and apparatus | |
| JP4787088B2 (en) | Electrode pattern forming method | |
| TW201800622A (en) | Electroplating contact ring with radially offset contact fingers | |
| JP2010073884A (en) | Jig for semiconductor wafer and method of manufacturing semiconductor device | |
| TWI423381B (en) | Auxiliary stage and method of utilizing auxiliary stage | |
| JP2010040693A (en) | Method for forming pattern | |
| US20220221416A1 (en) | Mems gas sensor and method for manufacturing mems gas sensor | |
| KR20240058804A (en) | Method of Manufacturing Bipolar Electrostatic Chuck Carrier with Structured Conductors | |
| JP5987591B2 (en) | Manufacturing method of radiation detector using gas amplification | |
| WO2020003722A1 (en) | Sic member | |
| JP2023111336A (en) | Tungsten blanks for manufacturing through workpiece of tungsten and method for manufacturing through workpiece of tungsten using tungsten blanks | |
| JPH03235347A (en) | Wafer handling jig | |
| JP5987594B2 (en) | Manufacturing method of radiation detector using gas amplification | |
| JP2003324134A (en) | Method for forming measuring electrode pattern | |
| JP2019160823A (en) | Cutting method of substrate, semiconductor substrate, and manufacturing method of solar cell | |
| CN116855182A (en) | Application of pyrolytic double faced adhesive tape in improving deep silicon etching uniformity | |
| JP5987592B2 (en) | Manufacturing method of radiation detector using gas amplification |