JP2008243450A - 接点機構デバイス、接点機構デバイスの製造方法 - Google Patents
接点機構デバイス、接点機構デバイスの製造方法 Download PDFInfo
- Publication number
- JP2008243450A JP2008243450A JP2007079450A JP2007079450A JP2008243450A JP 2008243450 A JP2008243450 A JP 2008243450A JP 2007079450 A JP2007079450 A JP 2007079450A JP 2007079450 A JP2007079450 A JP 2007079450A JP 2008243450 A JP2008243450 A JP 2008243450A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- forming
- contact mechanism
- mechanism device
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Manufacture Of Switches (AREA)
- Switches That Are Operated By Magnetic Or Electric Fields (AREA)
Abstract
【課題】素子保護用基板に凹みを形成する必要のない接点機構デバイス、及びその製造方法を得る。
【解決手段】可動部形成用の凹み11を設けた素子形成基板10と、素子形成基板10の表裏に接合した保護基板18と、を有し、素子形成基板10には外部接続端子17が形成されており、凹み11内に素子骨格12が形成されるとともに、素子骨格12に接点部及び外部接続端子と導通する導電部15、16が形成され、素子骨格12は磁性体13を有し、磁場を印加することによりその素子骨格12が凹み11内でスイッチング動作を行うことを特徴とする。
【選択図】図1
【解決手段】可動部形成用の凹み11を設けた素子形成基板10と、素子形成基板10の表裏に接合した保護基板18と、を有し、素子形成基板10には外部接続端子17が形成されており、凹み11内に素子骨格12が形成されるとともに、素子骨格12に接点部及び外部接続端子と導通する導電部15、16が形成され、素子骨格12は磁性体13を有し、磁場を印加することによりその素子骨格12が凹み11内でスイッチング動作を行うことを特徴とする。
【選択図】図1
Description
本発明は、接点機構デバイスとその製造方法に関するものである。
従来、接点機構デバイスに関し、『パッケージが薄型である接点機構デバイス及びこの接点機構デバイスを製造する方法を提供する。』ことを目的とした技術として、『接点素子(スイッチ素子25)が形成された素子形成基板35と、接点素子(スイッチ素子25)を保護するための素子保護用基板21を接合することによりパッケージが形成されているものである。また、接点素子(スイッチ素子25)が磁性体26a、28aを有し、該磁性体26a、28aに磁場を印加することによりスイッチングが行われるものである。』というものが提案されている(特許文献1)。
上記特許文献1に記載の構造では、素子保護用基板に、接点素子を収納するための凹みを形成しているため、基盤が厚くなるという課題があった。また、素子保護用基板に凹みを形成するための工程が必要であり、製造コストがかかるという課題もあった。
そのため、素子保護用基板に凹みを形成する必要のない接点機構デバイス、及びその製造方法が望まれていた。
本発明に係る接点機構デバイスは、可動部形成用の凹みを設けた素子形成基板と、前記素子形成基板の表裏に接合した保護基板と、を有し、前記素子形成基板には外部接続端子が形成されており、前記凹み内に素子骨格が形成されるとともに、該素子骨格に接点部及び前記外部接続端子と導通する導電部が形成され、前記素子骨格は磁性体を有し、磁場を印加することによりその素子骨格が前記凹み内でスイッチング動作を行うことを特徴とするものである。
本発明に係る接点機構デバイスによれば、素子形成基板の凹み内に素子骨格を形成し、素子基板の表裏に保護基板を接合したので、保護基板に素子を収納するための凹みを形成する必要がなく、接点機構デバイスの厚みを押さえることができるとともに、製造コストの観点からも有利である。
実施の形態1.
図1は、本発明の実施の形態1に係る接点機構デバイスの製造工程の斜視図である。ここでは1つの接点機構デバイスとなる部分とその周辺を図示しているが、一般的には1枚の素子構成基板上に複数の接点機構デバイスが作成され、スクラッチ等により個々に切断される。
図1は、本発明の実施の形態1に係る接点機構デバイスの製造工程の斜視図である。ここでは1つの接点機構デバイスとなる部分とその周辺を図示しているが、一般的には1枚の素子構成基板上に複数の接点機構デバイスが作成され、スクラッチ等により個々に切断される。
まず、図1(a)に示すように、素子形成基板10にフォトリソグラフィ法等によりレジストパターンを形成し、エッチングにより可動部形成用凹み11を形成する。
次に、図1(b)に示すように、素子骨格部12を同様に形成する。
次に、図1(c)に示すように、素子骨格部12上に所定の位置にスパッタ又はメッキ等により、磁性体部13と素子電極14(接点部)を形成する。更に、素子電極14と、素子形成基板10上に形成した外部接続端子部17とを接続する導電部15、16を形成して素子形成が完了する。
次に、図1(d)に示すように、完成した素子形成基板10の表裏に各々素子保護基板18を接着剤又は陽極接合等により接合する。
次に、図1(b)に示すように、素子骨格部12を同様に形成する。
次に、図1(c)に示すように、素子骨格部12上に所定の位置にスパッタ又はメッキ等により、磁性体部13と素子電極14(接点部)を形成する。更に、素子電極14と、素子形成基板10上に形成した外部接続端子部17とを接続する導電部15、16を形成して素子形成が完了する。
次に、図1(d)に示すように、完成した素子形成基板10の表裏に各々素子保護基板18を接着剤又は陽極接合等により接合する。
図2は、素子形成基板10と素子保護基板18を個々の接点機構デバイスに切断する前の全体図である。
図2(a)に示すように、1枚の素子形成基板10に複数の凹み11を形成し、個々の接点機構デバイスが作成される。
また、図2(b)に示すように、単純平板である素子保護基板18にフォトリソグラフィ法等によりレジストを形成してエッチングを行い、外部端子形成部が露出するようにスリット19を形成する。
図2(a)に示すように、1枚の素子形成基板10に複数の凹み11を形成し、個々の接点機構デバイスが作成される。
また、図2(b)に示すように、単純平板である素子保護基板18にフォトリソグラフィ法等によりレジストを形成してエッチングを行い、外部端子形成部が露出するようにスリット19を形成する。
図3は、素子形成基板10と素子保護基板18を接合した状態を示す図である。
凹み11内に形成した接点素子を保護するため、上から素子保護基板18で凹み11を覆うとともに、スリット19は外部接続端子部17を形成する部分が露出するように配置する。
次に、スクライブ等によって個片に分離し、接点機構デバイスが完成する。
凹み11内に形成した接点素子を保護するため、上から素子保護基板18で凹み11を覆うとともに、スリット19は外部接続端子部17を形成する部分が露出するように配置する。
次に、スクライブ等によって個片に分離し、接点機構デバイスが完成する。
図4は、完成した接点機構デバイスの構造断面図である。
図1で説明したプロセスで形成された接点デバイスは、素子骨格部12に、それぞれ磁性体部13、および素子電極14が形成されている。
また、素子電極14は、素子形成基板10上に形成された外部接続端子部17に、導電部16を介して接続されている。
完成した接点機構デバイスに外部より磁界が印加されると、磁性体部13は各々異極に磁化され互いの磁性体間に磁気吸引力が働き、その吸引力により素子骨格部12a及び12bが湾曲して吸引しあい、素子電極14aと14bが接触する。
この結果、外部接続端子部17aと17bは導電部16a、16bを介して電気的に導通し、スイッチオン状態となる。
印加された磁界を除去すると、磁性体部13の磁化及び磁気吸引力がなくなり、素子骨格部12のバネ力により、接点部が元の位置にもどり、接点部間の導通は無くなって、スイッチオフ状態となる。
以上の様にして、外部からの磁界によりオン・オフする接点動作が得られる。
図1で説明したプロセスで形成された接点デバイスは、素子骨格部12に、それぞれ磁性体部13、および素子電極14が形成されている。
また、素子電極14は、素子形成基板10上に形成された外部接続端子部17に、導電部16を介して接続されている。
完成した接点機構デバイスに外部より磁界が印加されると、磁性体部13は各々異極に磁化され互いの磁性体間に磁気吸引力が働き、その吸引力により素子骨格部12a及び12bが湾曲して吸引しあい、素子電極14aと14bが接触する。
この結果、外部接続端子部17aと17bは導電部16a、16bを介して電気的に導通し、スイッチオン状態となる。
印加された磁界を除去すると、磁性体部13の磁化及び磁気吸引力がなくなり、素子骨格部12のバネ力により、接点部が元の位置にもどり、接点部間の導通は無くなって、スイッチオフ状態となる。
以上の様にして、外部からの磁界によりオン・オフする接点動作が得られる。
以上のように、本実施の形態1によれば、素子のバネ部を構成し、動作空隙と導電部を確保できる厚みを有した素子形成基板10と、外部環境からの保護に必要な最低限の厚みを有する素子保護基板18との2枚により接点機構デバイスが形成される。
素子形成基板10及び素子保護基板18は、各々要求される機能が単純なため、動作空隙等の余裕を最小限に確保する事が可能で、結果として素子全体の厚みを薄くする事が可能となる。
素子形成基板10及び素子保護基板18は、各々要求される機能が単純なため、動作空隙等の余裕を最小限に確保する事が可能で、結果として素子全体の厚みを薄くする事が可能となる。
また、本実施の形態1に係る接点機構デバイスは、以下の(1)〜(5)のように極めて単純かつ少ないプロセスで製造することができる。
(1)凹み11を形成
(2)素子骨格部12を形成
(3)磁性体部13を形成
(4)素子電極14(接点部)及び導電部15、16を形成
(5)素子保護基板18を接合
(1)凹み11を形成
(2)素子骨格部12を形成
(3)磁性体部13を形成
(4)素子電極14(接点部)及び導電部15、16を形成
(5)素子保護基板18を接合
また、素子形成基板10と素子保護基板18は、単純な平板であるため、予備加工等の必要がなく、安価に入手できるという利点がある。
実施の形態2.
実施の形態1では、外部接続端子部17と素子保護基板18に段差があるため、デバイスの実装においては、実装基板に穴を設ける等によりその段差を避ける必要がある。
そこで、本発明の実施の形態2では、素子形成基板10に溝21を形成し、上述のような段差をなくす構成について説明する。
実施の形態1では、外部接続端子部17と素子保護基板18に段差があるため、デバイスの実装においては、実装基板に穴を設ける等によりその段差を避ける必要がある。
そこで、本発明の実施の形態2では、素子形成基板10に溝21を形成し、上述のような段差をなくす構成について説明する。
図5は、本発明の実施の形態2に係る接点構造デバイスの構造断面図である。
本実施の形態2では、素子形成基板10に、溝21をエッチング等により形成し、溝21で囲まれる領域内に接点素子を構成する。接点素子を構成するプロセスについては実施の形態1と同様である。
素子保護基板18は、溝21と凸部22からなる形状に嵌合するように形成される。
本実施の形態2では、素子形成基板10に、溝21をエッチング等により形成し、溝21で囲まれる領域内に接点素子を構成する。接点素子を構成するプロセスについては実施の形態1と同様である。
素子保護基板18は、溝21と凸部22からなる形状に嵌合するように形成される。
図6は、素子形成基板10と素子保護基板18を接合した様子を示す図である。
素子形成後に、素子形成基板10の凸部22と素子保護基板18のスリット19とを嵌合させる形で接合する。素子を個片に分離するプロセスは実施の形態1と同様である。
素子形成後に、素子形成基板10の凸部22と素子保護基板18のスリット19とを嵌合させる形で接合する。素子を個片に分離するプロセスは実施の形態1と同様である。
以上のように、本実施の形態2によれば、外部接続端子部17と素子保護基板18の段差が無く、実装基板に特別な加工を施すことなく容易に実装ができる効果がある。
実施の形態3.
図7は、本発明の実施形態3に係る接点構造デバイスの構造断面図である。
本実施の形態3において、素子保護基板には、個々の素子毎に保護するチップ状の基板23を用いる。
素子形成基板10には、チップ状基板23を収納するための凹み24を最初に形成し、その凹み24の中に素子を形成する。なお、素子形成プロセスは、他の実施の形態と同様である。
図7は、本発明の実施形態3に係る接点構造デバイスの構造断面図である。
本実施の形態3において、素子保護基板には、個々の素子毎に保護するチップ状の基板23を用いる。
素子形成基板10には、チップ状基板23を収納するための凹み24を最初に形成し、その凹み24の中に素子を形成する。なお、素子形成プロセスは、他の実施の形態と同様である。
図8は、素子形成基板10とチップ状基板23を接合した様子を示す図である。
チップ状基板23は、チップマウンタ、パレットからの反転挿入等により素子形成基板10の凹み24に収納した後接合される。
チップ状基板23は、チップマウンタ、パレットからの反転挿入等により素子形成基板10の凹み24に収納した後接合される。
以上のように、本実施の形態3によれば、素子保護基板をチップ状基板23としたため、プロセス内で素子保護基板の強度が不要になり、更に薄い基板を使用する事ができ、素子全体を更に薄くする事ができるという効果がある。
実施の形態4.
図9は、本発明の実施形態4に係る接点構造デバイスの構造断面図である。
実施形態1〜3において、外部接続端子部17と導電部16は上下面のいずれか片方のみに設ける構成であったが、本実施の形態4では、外部接続端子部17と導電部16を素子形成基板10の上下両面にもうける。また、外部接続端子部17は、幅を広めに形成している。
他の構成及び製造プロセスは、他の実施の形態と同様である。
図9は、本発明の実施形態4に係る接点構造デバイスの構造断面図である。
実施形態1〜3において、外部接続端子部17と導電部16は上下面のいずれか片方のみに設ける構成であったが、本実施の形態4では、外部接続端子部17と導電部16を素子形成基板10の上下両面にもうける。また、外部接続端子部17は、幅を広めに形成している。
他の構成及び製造プロセスは、他の実施の形態と同様である。
本実施の形態4によれば、実装時に素子に上下を識別することなく実装が可能であり、更に接点素子部と外部接続端子部17を点対称に構成する事により、機能上もデバイスの方向に関係なく実装・使用が可能になるという効果がある。
実施の形態5.
図10は、本発明の実施形態5に係る接点構造デバイスの構造断面図である。
本実施の形態5において、素子骨格部12は、蛇腹形状のバネ部25と、梁部先頭部の素子電極14(接点部)によって構成されている。素子骨格部12aと12bは同一軸上に設置されている。
他の構成及び製造プロセスは、他の実施の形態と同様である。
図10は、本発明の実施形態5に係る接点構造デバイスの構造断面図である。
本実施の形態5において、素子骨格部12は、蛇腹形状のバネ部25と、梁部先頭部の素子電極14(接点部)によって構成されている。素子骨格部12aと12bは同一軸上に設置されている。
他の構成及び製造プロセスは、他の実施の形態と同様である。
次に、本実施の形態5に係る接点構造デバイスの動作を説明する。
接点構造デバイスに外部磁界が印加されると、磁性体部13aと13bが吸引しあうが、その際、バネ部25が軸方向に伸びる事により、接点部14aと14bが接触し電気導通を形成する。他の動作は実施の形態1と同様である。
接点構造デバイスに外部磁界が印加されると、磁性体部13aと13bが吸引しあうが、その際、バネ部25が軸方向に伸びる事により、接点部14aと14bが接触し電気導通を形成する。他の動作は実施の形態1と同様である。
以上のように、本実施の形態5によれば、接点部14aと14bが同軸上に設置されているため、他の実施の形態に比較して高い磁気効率を得ることが可能であるとともに、素子の断面積をより小さくする事が可能になるという効果がある。
以上の実施の形態1〜5において、素子形成基板10は、シリコン結晶基板の他、ガラス基板、プラスチック基板等の絶縁体を用いることも可能である。
以上の実施の形態1〜5において、素子保護基板の外面に導電膜を形成する事により、接点部への静電気による誤動作を抑制する事が可能である。
また、素子保護基板の、導電部と接する部分を除く内面に導電膜を形成する事によっても、同様に静電気による誤動作を抑制する事が可能である。
また、素子保護基板の、導電部と接する部分を除く内面に導電膜を形成する事によっても、同様に静電気による誤動作を抑制する事が可能である。
本発明において、一つの凹み内に接点構造部を複数形成する事により、複数回路の制御、回路切替等の機能を有する接点機構デバイスを実現する事も可能である。
また、本発明の構造は、磁性体部を質量体(錘)に変更する事により加速度検知素子として利用可能である。
また、本発明の構造は、磁性体部を質量体(錘)に変更する事により加速度検知素子として利用可能である。
10 素子形成基板、11 凹み、12 素子骨格部、13 磁性体部、14 素子電極、15、16 導電部、17 外部接続端子部、18 素子保護基板、19 スリット、21 溝、22 凸部、23 チップ状基板、24 凹み、25 バネ部。
Claims (13)
- 可動部形成用の凹みを設けた素子形成基板と、
前記素子形成基板の表裏に接合した保護基板と、
を有し、
前記素子形成基板には外部接続端子が形成されており、
前記凹み内に素子骨格が形成されるとともに、
該素子骨格に接点部及び前記外部接続端子と導通する導電部が形成され、
前記素子骨格は磁性体を有し、磁場を印加することによりその素子骨格が前記凹み内でスイッチング動作を行う
ことを特徴とする接点機構デバイス。 - 前記表裏に接合した保護基板の少なくとも一方には、
前記外部接続端子が露出するためのスリットが形成された
ことを特徴とする請求項1に記載の接点機構デバイス。 - 前記素子形成基板に、前記保護基盤のスリットと嵌合する凹部を形成した
ことを特徴とする請求項2に記載の接点機構デバイス。 - 前記保護基板はチップ形状に形成されており、
前記素子形成基板に、前記保護基盤のチップ形状と嵌合する凹部を形成した
ことを特徴とする請求項2に記載の接点機構デバイス。 - 前記素子骨格を蛇腹のバネ形状に形成した
ことを特徴とする請求項1ないし請求項4のいずれかに記載の接点機構デバイス。 - 前記素子形成基板の表裏両面に前記外部接続端子を形成するとともに、
それぞれの外部接続端子と導通する前記導電部を形成した
ことを特徴とする請求項1ないし請求項5のいずれかに記載の接点機構デバイス。 - 前記素子骨格、前記接点部、及び前記導電部からなる素子部と、
前記外部接続端子と、
からなる組を、点対称に配置するように形成した
ことを特徴とする請求項1ないし請求項6のいずれかに記載の接点機構デバイス。 - 前記保護基板の非接合面に導電膜を形成し、その導電膜を接地する端子を備えた
ことを特徴とする請求項1ないし請求項7のいずれかに記載の接点機構デバイス。 - 前記保護基板の、前記導電部と接する部分を除く内面に、導電膜を形成し、その導電膜を接地する端子を備えた
ことを特徴とする請求項1ないし請求項7のいずれかに記載の接点機構デバイス。 - 素子形成基板に可動部形成用の凹みを形成する工程と、
前記凹み内に素子骨格を形成する工程と、
前記素子骨格に接点部及び磁性体部を形成する工程と、
前記素子形成基板に外部接続端子を形成する工程と、
前記素子骨格に前記外部接続端子と導通する導電部を形成する工程と、
前記素子形成基板の表裏に保護基板を接合する工程と、
を有することを特徴とする接点機構デバイスの製造方法。 - 前記表裏に接合する保護基板の少なくとも一方に、前記外部接続端子が露出するためのスリットを形成する工程
を有することを特徴とする請求項10に記載の接点機構デバイスの製造方法。 - 前記素子形成基板に、前記保護基盤のスリットと嵌合する凹部を形成する工程
を有することを特徴とする請求項11に記載の接点機構デバイスの製造方法。 - 前記保護基板をチップ形状に形成する工程と、
前記素子形成基板に、前記保護基盤のチップ形状と嵌合する凹部を形成する工程と、
を有することを特徴とする請求項11に記載の接点機構デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007079450A JP2008243450A (ja) | 2007-03-26 | 2007-03-26 | 接点機構デバイス、接点機構デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007079450A JP2008243450A (ja) | 2007-03-26 | 2007-03-26 | 接点機構デバイス、接点機構デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008243450A true JP2008243450A (ja) | 2008-10-09 |
Family
ID=39914557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007079450A Withdrawn JP2008243450A (ja) | 2007-03-26 | 2007-03-26 | 接点機構デバイス、接点機構デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008243450A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010108686A (ja) * | 2008-10-29 | 2010-05-13 | Oki Sensor Device Corp | 機構デバイスの実装方法及び機構デバイス実装基板 |
JP2011517016A (ja) * | 2008-03-20 | 2011-05-26 | エイチティー マイクロアナレティカル インク. | 統合型リードスイッチ |
CN102543522A (zh) * | 2011-01-03 | 2012-07-04 | 法国原子能源和替代能源委员会 | 用于制造由磁场激励的微开关的方法 |
FR2970596A1 (fr) * | 2011-01-19 | 2012-07-20 | Commissariat Energie Atomique | Contacteur et interrupteur |
US8665041B2 (en) | 2008-03-20 | 2014-03-04 | Ht Microanalytical, Inc. | Integrated microminiature relay |
US9284183B2 (en) | 2005-03-04 | 2016-03-15 | Ht Microanalytical, Inc. | Method for forming normally closed micromechanical device comprising a laterally movable element |
JP2016177989A (ja) * | 2015-03-20 | 2016-10-06 | アルプス電気株式会社 | 磁気リードスイッチの製造方法 |
JP2016177988A (ja) * | 2015-03-20 | 2016-10-06 | アルプス電気株式会社 | 磁気リードスイッチ |
-
2007
- 2007-03-26 JP JP2007079450A patent/JP2008243450A/ja not_active Withdrawn
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9284183B2 (en) | 2005-03-04 | 2016-03-15 | Ht Microanalytical, Inc. | Method for forming normally closed micromechanical device comprising a laterally movable element |
US8665041B2 (en) | 2008-03-20 | 2014-03-04 | Ht Microanalytical, Inc. | Integrated microminiature relay |
JP2011517016A (ja) * | 2008-03-20 | 2011-05-26 | エイチティー マイクロアナレティカル インク. | 統合型リードスイッチ |
JP2010108686A (ja) * | 2008-10-29 | 2010-05-13 | Oki Sensor Device Corp | 機構デバイスの実装方法及び機構デバイス実装基板 |
EP2472542A1 (fr) | 2011-01-03 | 2012-07-04 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Procédé de fabrication d'un micro-contacteur actionnable par un champ magnétique |
FR2970111A1 (fr) * | 2011-01-03 | 2012-07-06 | Commissariat Energie Atomique | Procede de fabrication d'un micro-contacteur actionnable par un champ magnetique |
US9153394B2 (en) | 2011-01-03 | 2015-10-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for fabricating a microswitch actuatable by a magnetic field |
CN102543522A (zh) * | 2011-01-03 | 2012-07-04 | 法国原子能源和替代能源委员会 | 用于制造由磁场激励的微开关的方法 |
FR2970596A1 (fr) * | 2011-01-19 | 2012-07-20 | Commissariat Energie Atomique | Contacteur et interrupteur |
CN102610437A (zh) * | 2011-01-19 | 2012-07-25 | 法国原子能源和替代能源委员会 | 接触器及开关 |
EP2479767A1 (fr) * | 2011-01-19 | 2012-07-25 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Contacteur et interrupteur |
US8531257B2 (en) | 2011-01-19 | 2013-09-10 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Contactor and switch |
JP2016177989A (ja) * | 2015-03-20 | 2016-10-06 | アルプス電気株式会社 | 磁気リードスイッチの製造方法 |
JP2016177988A (ja) * | 2015-03-20 | 2016-10-06 | アルプス電気株式会社 | 磁気リードスイッチ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008243450A (ja) | 接点機構デバイス、接点機構デバイスの製造方法 | |
JP5034947B2 (ja) | 圧電振動デバイス | |
JP4613958B2 (ja) | 電子部品の製造方法及び電子部品 | |
JP5049479B2 (ja) | 水晶デバイスおよびその製造方法 | |
JP2004127871A (ja) | マイクロリレー及びマイクロリレーの製造方法 | |
US6805454B2 (en) | MEMS structure with mechanical overdeflection limiter | |
JP2005216923A (ja) | 電子素子用の表面実装ベース | |
WO2019098391A1 (ja) | スイッチ用可動接点体及びスイッチ | |
JPH11214764A (ja) | 圧電トランス | |
JP2009081149A (ja) | マイクロリレー | |
JP2004212447A (ja) | 電気モジュール | |
JP2006049671A (ja) | 圧電トランス部品 | |
JP5123080B2 (ja) | 電子部品用の蓋体及び圧電振動子並びに圧電発振器 | |
JP2008091970A (ja) | 圧電発振器とその製造方法 | |
EP3285390B1 (en) | Piezoelectric power generator | |
JP2006339791A (ja) | 圧電デバイスの製造方法 | |
JP2000100982A (ja) | 電子部品用パッケージ | |
JP2002237245A (ja) | スイッチング素子及びその作製方法 | |
JP2017022226A (ja) | 基板加工装置および基板加工方法 | |
JP2009088700A (ja) | 圧電デバイス | |
JPH11284245A (ja) | 圧電トランスの実装構造 | |
JP2006020243A (ja) | 表面実装用電子部品及びメイン基板ユニット | |
JP2006252830A (ja) | 中継用の接続装置 | |
JP2010011373A (ja) | 電子部品用の蓋体及び圧電振動子並びに圧電発振器 | |
JP2000307375A (ja) | 圧電部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100601 |