JP2008236246A - 画像読取装置および画像形成装置 - Google Patents
画像読取装置および画像形成装置 Download PDFInfo
- Publication number
- JP2008236246A JP2008236246A JP2007071433A JP2007071433A JP2008236246A JP 2008236246 A JP2008236246 A JP 2008236246A JP 2007071433 A JP2007071433 A JP 2007071433A JP 2007071433 A JP2007071433 A JP 2007071433A JP 2008236246 A JP2008236246 A JP 2008236246A
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- period
- analog
- circuit
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Image Input (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
【課題】リーク電流によるオフセット電位のズレを、実使用上問題とならないレベルにまで低減し、常に安定した画像読み取りを行えるようにする。
【解決手段】3ラインCCD28から出力されるアナログ画像信号をコンデンサCを介して交流結合によって入力するナログ信号処理回路31内に、入力するアナログ画像信号のオフセット電位を所定のクランプ電位に合わせるクランプ手段と、そのクランプ手段を経たアナログ画像信号にアナログ的な処理を施す手段と、アナログ的な処理が施されたアナログ画像信号をデジタル画像信号に変換するA/D変換手段とを設けている。これらを制御する制御部40が、上記クランプ手段のクランプ期間を、3ラインCCD28の主走査ライン周期の有効画素領域以外の空転送画素期間内に設定するクランプ期間設定手段を有する。
【選択図】 図2
【解決手段】3ラインCCD28から出力されるアナログ画像信号をコンデンサCを介して交流結合によって入力するナログ信号処理回路31内に、入力するアナログ画像信号のオフセット電位を所定のクランプ電位に合わせるクランプ手段と、そのクランプ手段を経たアナログ画像信号にアナログ的な処理を施す手段と、アナログ的な処理が施されたアナログ画像信号をデジタル画像信号に変換するA/D変換手段とを設けている。これらを制御する制御部40が、上記クランプ手段のクランプ期間を、3ラインCCD28の主走査ライン周期の有効画素領域以外の空転送画素期間内に設定するクランプ期間設定手段を有する。
【選択図】 図2
Description
この発明は、スキャナや電子写真方式の複写機の画像読取部(スキャナ部)等の画像読取装置、およびその画像読取装置を画像読取部として備えたデジタル複写機、ファクシミリ装置、あるいはこれらとプリンタの機能を複合した複合機等の画像形成装置に関する。
スキャナ等の画像読取装置は、原稿の画像を光電変換手段で読み取ってアナログ画像信号とし、それをデジタル信号に変換して各種の処理をした画像データを出力する装置である。従来の一般的な画像読取装置の構造を図14に模式的な断面図で示す。
この画像読取装置は、スキャナ本体1の上面に原稿11を載置するコンタクトガラス2が設けられ、その下側となるスキャナ本体1の内部に、原稿を露光する露光手段であるキセノンランプ3と第1反射ミラー4aからなる第1キャリッジ4と、第2反射ミラー5aと第3反射ミラー5bからなる第2キャリッジ5と、レンズユニット6とからなる走査光学系が設けられている。
この画像読取装置は、スキャナ本体1の上面に原稿11を載置するコンタクトガラス2が設けられ、その下側となるスキャナ本体1の内部に、原稿を露光する露光手段であるキセノンランプ3と第1反射ミラー4aからなる第1キャリッジ4と、第2反射ミラー5aと第3反射ミラー5bからなる第2キャリッジ5と、レンズユニット6とからなる走査光学系が設けられている。
さらに、センサボード7に搭載した光電変換手段であるCCDリニアイメージセンサ(以下単に「CCD」と称す)8と、その画像読取信号を信号ケーブル9を通して入力して処理する信号処理部10を備えている。また、スキャナ本体1の上面のコンタクトガラス2より手前側に、各種の歪を補正するための白基準板12を設けている。
この画像読取装置による原稿読み取り時には、走査光学系の第1キャリッジ4及び第2キャリッジ5が、ステッピングモータによって駆動されて副走査方向である矢示A方向に移動する。第2キャリッジ5の移動速度は第1キャリッジ4の移動速度の1/2である。その移動中、コンタクトガラス2上に載置された原稿11の下面(画像面)を第1キャリッジ4のキセノンランプ3によって露光する。
そして、その原稿11の下面によって反射された光は、第1キャリッジ4の第1反射ミラー4aと第2キャリッジ5の第2反射ミラー5a及び第3反射ミラー5bによって順次反射偏向されてレンズユニット6に導かれ、そのレンズユニット6によってCCD8の受光面上に原稿11の画像が縮小されて結像される。CCD8はその画像を主走査ライン周期で1ラインずつその濃淡(反射光の強度による)に応じた電気信号に変換してアナログ画像信号を出力し、それが、センサボード7から信号ケーブル9を通して信号処理部10に入力される。
このような従来の画像読取装置における信号処理部10として、例えば特許文献1に記載されているようなものがある。その信号処理部は図15に示すように、クランプ回路17と、サンプルホールド回路18、増幅回路19、マルチプレクス回路20、増幅回路21、およびA/D変換回路22からなるアナログ信号処理回路16と、その後段のシェーディング補正回路23、γ補正回路24、およびインタフェース(I/F)回路25を備えている。さらに、発振器(OSC)26と、各部(回路)の動作タイミングを制御するタイミング信号発生回路27を備えている。
そのタイミング信号発生回路27から各回路部への制御信号線を破線で示している。また、図示していない制御部に設けらられたマイクロコンピュータ(CPUと略称する)の制御線を白抜き太矢印で示している。
特開2006−211042号公報
CCD8から駆動パルスに同期して偶数画素のアナログ画像信号Veと奇数画素のアナログ画像信号Voが出力され、それぞれコンデンサCによって交流結合されてアナログ信号処理回路16に入力する。
そしてまず、クランプ回路17によって、その各アナログ画像信号Ve,Voの黒オフセットレベルが所定の電位にクランプされる。その後、サンプルホールド回路18によってアナログ画像信号Ve,Voをそれぞれサンプルパルスによりサンプリングして保持することによって、連続したアナログ信号にした後、増幅回路19において奇数画素と偶数画素の画像信号Ve,Voの出力を一定レベルに合わせた後、マルチプレクス回路20においてマルチプレクスしてアナログ画像信号Vにする。
そしてまず、クランプ回路17によって、その各アナログ画像信号Ve,Voの黒オフセットレベルが所定の電位にクランプされる。その後、サンプルホールド回路18によってアナログ画像信号Ve,Voをそれぞれサンプルパルスによりサンプリングして保持することによって、連続したアナログ信号にした後、増幅回路19において奇数画素と偶数画素の画像信号Ve,Voの出力を一定レベルに合わせた後、マルチプレクス回路20においてマルチプレクスしてアナログ画像信号Vにする。
そのアナログ画像信号Vを増幅回路21でA/D変換の基準電圧のレベルに増幅し、A/D変換回路22によって8bitのデジタルデータに変換する。こうして得られたデジタル画像信号は、シェーディング補正回路23においてCCD8の画素の感度バラツキや光照射系の配光ムラが補正され、γ補正回路24によってγ補正されるなどのデジタル処理がなされる。
CCD8およびその他の回路の動作に必要なパルス信号や制御信号は、発振器26によるクロックパルスをもとにタイミング信号発生回路27で生成して各回路に与える。このタイミング信号発生回路27は、図示していない制御部のCPUによって制御される。
CCD8およびその他の回路の動作に必要なパルス信号や制御信号は、発振器26によるクロックパルスをもとにタイミング信号発生回路27で生成して各回路に与える。このタイミング信号発生回路27は、図示していない制御部のCPUによって制御される。
このような従来の画像読取装置のアナログ信号処理回路16では、CCD8から出力されるアナログ画像信号Ve,VoをコンデンサCによって交流結合して、図16、図17に示すようなクランプ回路17(この回路が2つある)において、そのアナログ画像信号Ve(Vo)の黒レベルが所定のオフセット電位(黒オフセットレベル)にクランプされるように制御してきた。
このクランプ回路17では、図18のタイミングチャートに示すように、CCDシフトパルスによってCCD8から1ラインに画像信号を読み出す主走査ライン周期(ライン同期信号LSYNCの周期、以下単に「ライン周期」という)におけるCCD出力の黒基準画素領域(画素は存在するが光学的にマスクされている)でクランプパルスが入力され、図17に示すようにクランプスイッチSW1が閉じて、信号処理部10の電源電圧Vccを直列に接続した同じ抵抗値の2個の抵抗Rによって1/2に分圧した基準電位Vcc/2になるようにコンデンサCに電荷がチャージされる。クランプ回路17のクランプスイッチSW1が開いた後は、サンプルホールド回路18には基準電位Vcc/2とオフセットされたアナログ画像信号とが入力される。
しかしながら、このようなCCD8のアナログ画像信号を交流結合してクランプ動作を行う回路構成の場合、交流結合コンデンサCとクランプ回路17との間でリーク電流が発生すると、図16に示すようにリークの基準となる電位VLとリーク抵抗RLなるものが仮想的に存在して、クランプスイッチSW1がオフの間、コンデンサCにリーク電流ILがながれ、電荷が充電(もしくは放電)される。その後、図17に示すようにクランプスイッチSW1がオンになると、クランプスイッチSW1のON抵抗にコンデンサCに充電(もしくは放電)された電荷による電流Iswが流れ、電圧降下(もしくは上昇)が生じて、画像信号のオフセット電位がクランプ電位(Vcc/2)からずれてしまう。
後段のサンプルホールド回路18ではクランプ電位(Vcc/2)を基準電位(黒レベル)として処理するので、リーク電流の大きさによっては黒レベルのオフセットズレが無視できなくなるし、後段の増幅回路19(図15)において、このオフセットのズレはさらに増幅される。アナログ信号処理回路16の内部に黒オフセット補正回路(図示を省略)を設けているが、それによる補正範囲はあまり大きくないのが通常であるので、オフセットのズレ量によっては補正しきれない。補正しきれないオフセットは画像データとして暗時の量子化後のデジタル画像出力の値が「0」より大きく(もしくは小さく)なり、読み取った画像の濃度が実際より薄く(もしくは濃く)なってしまうような異常画像になる。
このようなリーク電流の発生原因としては、回路を実装するプリント配線基板(PWB)の配線パターン間のリーク、交流結合コンデンサのリーク、後段のアナログ信号処理回路部16(通常はIC化されている)で発生するリークなどが挙げられる。
前述したクランプ回路部17でのオフセット電位のずれは、クランプスイッチSW1のオフの期間とオンの期間の比に依存し、オフの期間の比率が高い程リーク電流が多くなり、オフセット電位のずれが大きくなる。
前述したクランプ回路部17でのオフセット電位のずれは、クランプスイッチSW1のオフの期間とオンの期間の比に依存し、オフの期間の比率が高い程リーク電流が多くなり、オフセット電位のずれが大きくなる。
従来の画像読取装置では、一般に図18に示すようにライン周期ごとの黒基準画素領域の期間内にクランプ期間を設定していた。
通常、黒基準画素数は100画素程度であり、実際にはこの黒基準画素期間でクランプ期間のほかに、黒オフセット補正回路の黒検出期間、さらにその後段でアナログ信号処理回路で付加したオフセットを減算する黒減算処理での黒検出期間も必要となるので、実際には黒基準画素数の約半分の50画素程度しかクランプ期間として利用できなかった。
通常、黒基準画素数は100画素程度であり、実際にはこの黒基準画素期間でクランプ期間のほかに、黒オフセット補正回路の黒検出期間、さらにその後段でアナログ信号処理回路で付加したオフセットを減算する黒減算処理での黒検出期間も必要となるので、実際には黒基準画素数の約半分の50画素程度しかクランプ期間として利用できなかった。
さらに、実際のクランプ動作は画素信号のリセットノイズの影響を除くために各画素周期のうちの画像信号領域期間(画素周期の約1/2)でのみなされるので、実効クランプ期間(上記クランプスイッチSW1のオフの期間)は、見かけ上のクランプ期間の約半分になる。
そのため、実行クランプ期間は比較的短かくなり、クランプスイッチSW1のオフの期間とオンの期間の比において、オフの期間の比率が高かったためリーク電流が多くなり、オフセット電位のずれが大きくなり、黒オフセット補正手段で補正可能な範囲を越えてしまう恐れもあった。
そのため、実行クランプ期間は比較的短かくなり、クランプスイッチSW1のオフの期間とオンの期間の比において、オフの期間の比率が高かったためリーク電流が多くなり、オフセット電位のずれが大きくなり、黒オフセット補正手段で補正可能な範囲を越えてしまう恐れもあった。
この発明は、このような問題を解決するためになされたものであり、光電変換手段で読み取ったアナログ画像信号を交流結合してクランプ手段及びアナログ信号処理手段に入力させる構成の画像読取装置及びそれを備えた画像形成装置において、交流結合用コンデンサCからクランプ手段までの間で発生するリーク電流によるオフセット電位のズレを、実使用上問題とならないレベル、あるいは従来から設けられている黒オフセット補正手段によって補正可能なレベルにまで低減し、常に安定した画像読み取りを行えるようにすることを目的とする。
この発明による画像読取装置は上記の目的を達成するため、原稿を露光する露光手段と、その露光手段によって露光された原稿からの反射光の強度を電気信号に変換して、主走査ライン周期でアナログ画像信号を出力する光電変換手段と、その光電変換手段から出力されるアナログ画像信号を交流結合によって入力し、そのアナログ画像信号のオフセット電位を所定のクランプ電位に合わせるクランプ手段と、該クランプ手段を経たアナログ画像信号にアナログ的な処理を施す手段と、そのアナログ的な処理が施されたアナログ画像信号をデジタル画像信号に変換するA/D変換手段とを備えた画像読取装置において、
上記クランプ手段のクランプ期間を、上記主走査ライン周期の有効画素領域以外の空転送画素期間内に設定するクランプ期間設定手段を設けたものである。
上記クランプ手段のクランプ期間を、上記主走査ライン周期の有効画素領域以外の空転送画素期間内に設定するクランプ期間設定手段を設けたものである。
さらに、上記アナログ的な処理を施す手段には、上記クランプ電位の誤差を補正する黒オフセット補正回路を備え、上記クランプ期間設定手段は、上記アナログ画像信号を交流結合するためのコンデンサから上記クランプ手段までに発生し得るリーク電流を予め算出して、そのリーク電流によるクランプ電位の誤差を上記黒オフセット補正回路によって補正可能なレベルに低減させるように上記クランプ期間を広げるようにするとよい。
上記クランプ期間設定手段は、上記主走査ライン周期と、クランプ期間と、予め算出したリーク電流と、上記クランプ手段に設けたクランプスイッチのON抵抗とに基いて、上記リーク電流によるクランプ電位の誤差ΔVを
ΔV=(主走査ライン周期/クランプ期間)×リーク電流×クランプスイッチのON抵抗
の演算によって算出し、そのクランプ電位の誤差ΔVが上記黒オフセット補正回路によって補正可能なレベルになるように上記クランプ期間を設定するとなおよい。
ΔV=(主走査ライン周期/クランプ期間)×リーク電流×クランプスイッチのON抵抗
の演算によって算出し、そのクランプ電位の誤差ΔVが上記黒オフセット補正回路によって補正可能なレベルになるように上記クランプ期間を設定するとなおよい。
これらの画像読取装置において、上記光電変換手段が、CCDリニアラインセンサあるいは3ラインCCDカラーリニアラインセンサであるとよい。
また、上記A/D変換手段によって変換されたデジタル画像信号にシェーディング補正等のデジタル画像処理を施すデジタル画像処理手段を備えてもよい。
また、上記A/D変換手段によって変換されたデジタル画像信号にシェーディング補正等のデジタル画像処理を施すデジタル画像処理手段を備えてもよい。
この発明による画像形成装置は、上記のいずれかの画像読取装置による画像読取部と、その画像読取部が出力するデジタル画像データを記録紙に印刷する画像形成部とを備えたものである。
この発明による画像読取装置及び画像形成装置は、上記クランプ手段のクランプ期間を上記主走査ライン周期の有効画素領域以外の空転送画素期間内に設定することによって、クランプ期間を広げることができ、それによって発生するリーク電流を低減して、オフセット電位のズレを実使用上問題とならないレベル、あるいは黒オフセット補正手段によって補正可能なレベルにまで低減することができ、常に安定した画像読み取りを行うことが可能になる。
装置で発生し得るリーク電流を予め算出しておき、その影響を無視できるようになるクランプ期間を空転送期間に設定すれば、一層確実にオフセット電位のズレを少なくすることができる。
装置で発生し得るリーク電流を予め算出しておき、その影響を無視できるようになるクランプ期間を空転送期間に設定すれば、一層確実にオフセット電位のズレを少なくすることができる。
以下、この発明を実施するための最良の形態を図面に基づいて具体的に説明する。
図1は、この発明による画像読取装置の一実施例の構造を模式的な断面図であり、図14と同じ部分には同一の符号を付してあり、それらの説明は省略する。
この画像読取装置の走査光学系の構成は図14に示した従来の画像読取装置と同じであるが、スキャナ本体1の上面に、コンタクトガラス2を覆うように原稿押さえ部材である圧板13がヒンジ部14によって開閉可能に取り付けられている。この圧板13によって、原稿11をコンタクトガラス2に押し付けて平らにすると共に、原稿読み取り時に外光を遮断するようにしている。さらに、その圧板13の開閉状態を検知するための圧板開閉センサ15を設けている。この圧板開閉センサ15としては、マイクロスイッチや光電センサ等が用いられる。
図1は、この発明による画像読取装置の一実施例の構造を模式的な断面図であり、図14と同じ部分には同一の符号を付してあり、それらの説明は省略する。
この画像読取装置の走査光学系の構成は図14に示した従来の画像読取装置と同じであるが、スキャナ本体1の上面に、コンタクトガラス2を覆うように原稿押さえ部材である圧板13がヒンジ部14によって開閉可能に取り付けられている。この圧板13によって、原稿11をコンタクトガラス2に押し付けて平らにすると共に、原稿読み取り時に外光を遮断するようにしている。さらに、その圧板13の開閉状態を検知するための圧板開閉センサ15を設けている。この圧板開閉センサ15としては、マイクロスイッチや光電センサ等が用いられる。
また、この実施例はカラー画像読取装置であり、走査光学系のレンズユニット6によって結像される原稿11の画像の濃淡を電気信号に変換して読み取る光電変換手段として、通常RGB三原色の波長成分に分解して読み取る3本の読取ライン(画素列)を持つ3ラインCCDカラーリニアイメージセンサ(以下単に「3ラインCCD」と称す)28を、センサボード7に設けている。そして、その3ラインCCD28で読み取ったR(赤)G(緑)B(青)の各色成分ごとのアナログ画像信号を、センサボード7から信号ケーブル29を通して信号処理部30に入力させる。
図2はその信号処理部30の構成を示すブロック図である。この信号処理部30は、図15に示した従来の信号処理部10と同様に、3ラインCCD28から入力される各色のアナログ画像信号にアナログ信号処理を施した後、デジタル画像信号に変換し、さらにデジタル画像処理を施して出力する。
この図2に示す信号処理部30は、3ラインCCD28が出力するR,G,Bのアナログ画像信号RO,GO,BOを、それぞれコンデンサCを通して交流結合して入力する入力端子RIN,GIN,BINを有するアナログ信号処理回路(アナログ・フロント・エンド:AFEとも称す)31と、それに続くライン間補正回路32、シェーディング補正回路33、γ補正回路34、およびインタフェース(I/F)35と、、発振器(OSC)36および各部(回路)の動作タイミングを制御するタイミング信号発生回路37を備えている。
この図2に示す信号処理部30は、3ラインCCD28が出力するR,G,Bのアナログ画像信号RO,GO,BOを、それぞれコンデンサCを通して交流結合して入力する入力端子RIN,GIN,BINを有するアナログ信号処理回路(アナログ・フロント・エンド:AFEとも称す)31と、それに続くライン間補正回路32、シェーディング補正回路33、γ補正回路34、およびインタフェース(I/F)35と、、発振器(OSC)36および各部(回路)の動作タイミングを制御するタイミング信号発生回路37を備えている。
また、CPU制御線38によって、これらの回路がこの画像読取装置全体を制御する制御部40のマイクロコンピュータ(以下「CPU」と略称する)41に接続されている。
その制御部40には、読取モード選択操作などを行う操作パネル45および図1に示した圧板開閉センサ15が接続されている。
タイミング信号発生回路37は、制御部40のCPU41からの指示に基いて、3ラインCCD28の駆動およびその他の各回路の動作に必要なパルス信号や制御信号を、発振器36によるクロックパルスをもとに生成して各回路に与える。
その制御部40には、読取モード選択操作などを行う操作パネル45および図1に示した圧板開閉センサ15が接続されている。
タイミング信号発生回路37は、制御部40のCPU41からの指示に基いて、3ラインCCD28の駆動およびその他の各回路の動作に必要なパルス信号や制御信号を、発振器36によるクロックパルスをもとに生成して各回路に与える。
アナログ信号処理回路31は、図3に示すように、入力端子RIN,GIN,BIN毎に、クランプ回路(CLMP)50、サンプルホールド回路(SH)51、電圧制御型可変ゲインアンプ(VGA)による増幅回路52、およびA/D変換回路(ADC)53と、黒オフセット補正回路54からなる信号処理系統を3系統備えている。そして、各系統のデジタル画像信号を、各出力端子RDO,GDO,BDOからそれぞれ出力する。このアナログ信号処理回路31は、半導体集積回路(IC)として製造することができる。
この実施例においては、この図3に示すクランプ回路50が、入力するアナログ画像信号のオフセット電位を所定のクランプ電位に合わせるクランプ手段である。そして、サンプルホールド回路51と増幅回路52が、クランプ手段を経たアナログ画像信号にアナログ的な処理を施す手段である。A/D変換回路53が、そのアナログ的な処理が施されたアナログ画像信号をデジタル画像信号に変換するA/D変換手段である。さらに、黒オフセット補正回路54が、アナログ画像信号の黒オフセットレベルを補正する黒オフセットレベル補正手である。
また、図2に示す制御部40が、クランプ手段であるクランプ回路50のクランプ期間を、主走査ライン周期の有効画素領域以外の空転送画素期間内に設定するクランプ期間設定手段の機能の果たす。
さらに、この制御部40は、そのクランプ期間設定手段の機能として、上記アナログ画像信号を交流結合するためのコンデンサCから上記クランプ回路50までに発生し得るリーク電流を予め算出して、そのリーク電流によるクランプ電位の誤差を黒オフセット補正回路54によって補正可能なレベルに低減させるように上記クランプ期間を広げる機能も果たすことができる。
さらに、この制御部40は、そのクランプ期間設定手段の機能として、上記アナログ画像信号を交流結合するためのコンデンサCから上記クランプ回路50までに発生し得るリーク電流を予め算出して、そのリーク電流によるクランプ電位の誤差を黒オフセット補正回路54によって補正可能なレベルに低減させるように上記クランプ期間を広げる機能も果たすことができる。
その場合、上記主走査ライン周期と、クランプ期間と、予め算出したリーク電流と、上記クランプ回路50に設けたクランプスイッチ(図4に示すSW1)のON抵抗とに基いて、リーク電流によるクランプ電位の誤差ΔVを
ΔV=(主走査ライン周期/クランプ期間)×リーク電流×クランプスイッチのON抵抗
の演算によって算出し、そのクランプ電位の誤差ΔVが上記黒オフセット補正回路によって補正可能なレベルになるように上記クランプ期間を設定する機能も、制御部40が果たすことができる。
ΔV=(主走査ライン周期/クランプ期間)×リーク電流×クランプスイッチのON抵抗
の演算によって算出し、そのクランプ電位の誤差ΔVが上記黒オフセット補正回路によって補正可能なレベルになるように上記クランプ期間を設定する機能も、制御部40が果たすことができる。
各系統のクランプ回路50は、いずれも図4に示すように、電源電圧Vccを直列に接続した同じ抵抗値の2個の抵抗Rによって1/2に分圧して、基準電圧Vcc/2を作る分圧回路と、その分圧点bと入力端子(R系統用の場合はRIN)との間に設けたクランプスイッチSW1とによって構成されている。そのクランプスイッチSW1はスイッチングトランジスタ等のスイッチング素子であり、常時は図示のようにオフになっており、タイミング信号発生回路37が出力するクランプパルスCLPの印加によってオンになる。
各系統のクランプ回路50は、それぞれ3ラインCCD28からアナログ画像信号RO,GO,BOを出力させる主走査ライン周期に同期した適切なタイミングで、クランプ期間の間だけクランプパルスCLPが印加される。
アナログ信号処理回路31の各系統におけるその他の回路も、それぞれタイミング信号発生回路37から出力される制御パルスによって最適なタイミングで所定期間だけ動作するが、図3ではそれらの各信号線は図示を省略している。
アナログ信号処理回路31の各系統におけるその他の回路も、それぞれタイミング信号発生回路37から出力される制御パルスによって最適なタイミングで所定期間だけ動作するが、図3ではそれらの各信号線は図示を省略している。
ここで、この画像読取装置の図2に示した信号処理部30の動作を説明する。
まず、3ラインCCD28から駆動パルスに同期してアナログ画像信号RO,GO,BOが出力され、それぞれコンデンサCによって交流結合されて、アナログ信号処理回路31に入力される。
まず、3ラインCCD28から駆動パルスに同期してアナログ画像信号RO,GO,BOが出力され、それぞれコンデンサCによって交流結合されて、アナログ信号処理回路31に入力される。
アナログ信号処理回路31の内部では、図3に示すクランプ回路50においてある所定のオフセットレベルを決定され、サンプルホールド回路51によってノイズを含む画像信号を、それぞれタイミング信号発生回路37から出力されるサンプルパルスによってサンプリングして保持することにより、画像信号を連続したアナログ信号にする。そして、そのアナログ画像信号を増幅回路52でA/D変換の基準電圧のレベルに増幅し、A/D変換回路53によって8bitのデジタル画像信号(データ)に変換する。また、黒オフセット補正回路54によって、クランプ回路50で設定したオフセットレベルが所望のレベルになるように、必要なオフセット電圧を印加できるようにしている。
この画像読取装置は、高速読取モードと低速読取モード(高画質)の2つの線速を有する。その読取モードの選択は、図2に示した操作パネル45を使用者が操作して発せられる選択信号を制御部40が判別して、あるいはネットワーク接続されている場合にはこの画像読取装置を使用する機器からのコマンドを制御部40が認識することによってなされる。その読取モードの変更による速度切り替えは、主走査方向については3ラインCCD28の露光時間つまり主走査ライン周期(CCDのシフト信号の周期)を変化させることによって実現し、副走査方向(図1に示した矢示A方向)についてはステッピングモータによる第1キャリッジ4と第2キャリッジ5の移動速度を変化させることによって実現する。
このようにしてアナログ信号処理回路31から出力される各色のデジタル画像信号は、ライン間補正回路32において、3ラインCCD28でのR,G,Bの3ラインによるアナログ画像信号の出力間の副走査方向の時間差を補正し、シェーディング補正回路33において図1のキセノンランプ3で照射された白基準板12の反射光を3ラインCCD28で読み取ることにより、各色成分毎に所定の濃度のレベルを得て記憶し、それを用いてその後のデジタル画像信号に対して、3ラインCCD28の感度バラツキや照射系の配光ムラを補正し、さらにはγ補正回路34でγ補正(自然に近い出力画像を得るための明度補正)などのデジタル処理を行って、インタフェース35から出力する。
次に、この実施例におけるオフセットレベルを決定するクランプ動作について図4から図7を参照して説明する。なお、以下の説明においては、主走査ライン周期を単に「ライン周期」という。図5は、ライン周期とCCD出力とクランクパルスとの関係を示すタイミングチャートであり、(a)のライン周期1の場合と(b)のライン周期2(ライン周期1>ライン周期2)の場合を対比して示す。
この図5に示すように、3ラインCCD28の空転送期間中のタイミングで、各系統毎にクランプパルスが入力され、それがハイレバル“H”の期間だけ、各系統のクランプ回路50における図3に示したクランプスイッチSW1がオンになり、各コンデンサCに電荷がチャージされて、3ラインCCD28のアナログ画像信号の黒オフセット電位のレベルは、正常時にはVcc/2に合わせられる。
しかしながら、交流結合用のコンデンサCとクランプ回路50の間でリーク電流が発生すると、図6に示すようにリークの基準となる電位VL(今ここではVcc)とリーク抵抗RLなるものが仮想的に存在して、クランプスイッチSW1がオフの間、コンデンサCにリーク電流ILが流れて電荷が充電(あるいは放電)される。その後、図7に示すようにクランプスイッチSW1がオンになると、クランプスイッチSW1のON抵抗にコンデンサに充電(あるいは放電)された電荷が電流Iswとして流れ込む。それによって電圧降下が生じて、アナログ画像信号のオフセット電位がクランプ電位(Vcc/2)からずれてしまう。
このとき、発生するリーク電流IL(図6)は次のようになり、
IL=(Vcc―Vcc/2)/RL
クランプスイッチSW1がオフの間にコンデンサCに充電される電荷量ΔQは、
ΔQ=(ライン周期)×IL
となる。クランプスイッチSW1がオン時にそのON抵抗に流れる電流Iswは、通常はライン周期の方がクランプ期間より遥かに長いので、次のようになる。
Isw≒ΔQ/クランプ期間
=(ライン周期/クランプ期間)×IL
したがって、Iswによって発生するオフセット電位のズレ量ΔVは、
ΔV=(ライン周期/クランプ期間)×IL×Rsw
と表わされる。
IL=(Vcc―Vcc/2)/RL
クランプスイッチSW1がオフの間にコンデンサCに充電される電荷量ΔQは、
ΔQ=(ライン周期)×IL
となる。クランプスイッチSW1がオン時にそのON抵抗に流れる電流Iswは、通常はライン周期の方がクランプ期間より遥かに長いので、次のようになる。
Isw≒ΔQ/クランプ期間
=(ライン周期/クランプ期間)×IL
したがって、Iswによって発生するオフセット電位のズレ量ΔVは、
ΔV=(ライン周期/クランプ期間)×IL×Rsw
と表わされる。
〔ライン周期の切替とクランプ期間の変更〕
この実施例によれば、ライン周期を切り替える際、切り替え後のライン周期に応じてクランプ手段のクランプ期間を変更する。そこで、この実施例では、図5に示すようにライン周期が、(a)のライン周期1からそれより短い(b)のライン周期2に切り替わった場合、クランプ期間もそれに応じて短くして、ほぼ
ライン周期1/クランプ期間1=ライン周期2/クランプ期間2
となるようにしている。
この実施例によれば、ライン周期を切り替える際、切り替え後のライン周期に応じてクランプ手段のクランプ期間を変更する。そこで、この実施例では、図5に示すようにライン周期が、(a)のライン周期1からそれより短い(b)のライン周期2に切り替わった場合、クランプ期間もそれに応じて短くして、ほぼ
ライン周期1/クランプ期間1=ライン周期2/クランプ期間2
となるようにしている。
したがって、ライン周期が切り替わってもライン周期とクランプ期間との比が殆ど変わらないため、オフセット電位のズレ量ΔVに変化は無い。
したがって、読取モードの変更によってライン周期が変化しても、上記ΔVを算出する式から判るようにアナログ画像信号のオフセット電位が大きくズレることがなく、ライン周期が切り替わった直後でも安定した画像読取が可能になる。
したがって、読取モードの変更によってライン周期が変化しても、上記ΔVを算出する式から判るようにアナログ画像信号のオフセット電位が大きくズレることがなく、ライン周期が切り替わった直後でも安定した画像読取が可能になる。
ライン周期の切り替えおよびクランプ期間の切り替えは、図2に示した制御部40のCPU41の制御機能によってタイミング信号発生回路37の設定を変更し、3ラインCCD28に対するライン同期信号(LSYNC)の周期、および各クランプ回路50に対するクランプパルスCLPのパルス幅をを変化させて行う。
〔黒オフセットレベル補正と白レベル補正〕
ところで、上述したように、線速(ライン周期)とオフセット電位のズレ量ΔVは、
ΔV=(ライン周期/クランプ期間)×IL×Rsw
の関係にあるので、一般には線速が切り替わるとΔVの値も変化する。
この変化は、交流結合のコンデンサCの容量とクランプスイッチSW1のオン抵抗との時定数によって追従時間が決まるが、コンデンサCにはμFオーダの容量のものを使用するので、追従にかかる時間は長めになる。
ところで、上述したように、線速(ライン周期)とオフセット電位のズレ量ΔVは、
ΔV=(ライン周期/クランプ期間)×IL×Rsw
の関係にあるので、一般には線速が切り替わるとΔVの値も変化する。
この変化は、交流結合のコンデンサCの容量とクランプスイッチSW1のオン抵抗との時定数によって追従時間が決まるが、コンデンサCにはμFオーダの容量のものを使用するので、追従にかかる時間は長めになる。
アナログ信号処理回路31の内部の図3に示した増幅回路52に設定するゲイン(通常、図1に示した白基準板12を読み取って、その結果が所望の値になるようなゲイン値を設定する)、およびお黒オフセット補正回路54による印加オフセット量を、予め電源ONの直後といった読取動作開始前に決定する際、当然のことながら切り替え可能なライン周期毎にその各調整が必要になる。
そのため、従来の画像読取装置では一般に、異なる線速(ライン周期1とライン周期2)において、以下のような順序で設定(調整あるいは補正)を行っていた。
1.ライン周期1の黒オフセット補正量決定
2.ライン周期2の黒オフセット補正量決定
3.ライン周期1のゲイン設定量決定(白レベル補正)
4.ライン周期2のゲイン設定量決定(白レベル補正)
1.ライン周期1の黒オフセット補正量決定
2.ライン周期2の黒オフセット補正量決定
3.ライン周期1のゲイン設定量決定(白レベル補正)
4.ライン周期2のゲイン設定量決定(白レベル補正)
このような調整順序であると、線速(ライン周期)の切り替りが多く発生するので、オフセットのズレ量が多く発生する。また、これらを短時間で処理してしまうと、オフセットのズレの影響で、ライン周期1の黒オフセット補正量決定後、ライン周期2の黒オフセット補正量決定を行う際に、それが正しく行われない場合がある。またその都度オフセットのズレが安定するようにウェイトをかけると、画像読取装置の立上り時間が長くかかってしまう。
そこで、この実施例では、異なる線速(ライン周期1とライン周期2)において、以下のような順序で設定(調整あるいは補正)を行う。
1.ライン周期1の黒オフセット補正量決定
2.ライン周期1のゲイン設定量決定(白レベル補正)
3.ライン周期2の黒オフセット補正量決定
4.ライン周期2のゲイン設定量決定(白レベル補正)
このように調整順序を実施することによって、オフセットのズレが発生する線速(ライン周期)の切り替わり回数が少なくなり、追従時間を待つウエイトの回数も減らすことができ、画像読取装置の立ち上がり時間を短縮することができる。
1.ライン周期1の黒オフセット補正量決定
2.ライン周期1のゲイン設定量決定(白レベル補正)
3.ライン周期2の黒オフセット補正量決定
4.ライン周期2のゲイン設定量決定(白レベル補正)
このように調整順序を実施することによって、オフセットのズレが発生する線速(ライン周期)の切り替わり回数が少なくなり、追従時間を待つウエイトの回数も減らすことができ、画像読取装置の立ち上がり時間を短縮することができる。
図8は、図2に示した制御部40のCPU41の制御によって、この調整を行う処理のフローチャートである。
画像読取装置の電源がONになるとこの図8の処理を開始する。先ず初期化した後、ライン周期1を設定し、クランプ電位が安定するまでウエイトする。クランプ電位が安定したら、黒オフセット補正量を決定し、続いてゲイン設定量を決定する(白レベル調整)。その後、ライン周期2を設定して、クランプ電位が安定するまでウエイトする。クランプ電位が安定したら、黒オフセット補正量を決定し、続いてゲイン設定量を決定する(白レベル調整)して、原稿読取動作を開始する。
画像読取装置の電源がONになるとこの図8の処理を開始する。先ず初期化した後、ライン周期1を設定し、クランプ電位が安定するまでウエイトする。クランプ電位が安定したら、黒オフセット補正量を決定し、続いてゲイン設定量を決定する(白レベル調整)。その後、ライン周期2を設定して、クランプ電位が安定するまでウエイトする。クランプ電位が安定したら、黒オフセット補正量を決定し、続いてゲイン設定量を決定する(白レベル調整)して、原稿読取動作を開始する。
〔ライン周期切替時のクランプ期間の拡張手〕
ここで、特許文献1に記載した発明による外部からクランプ電位を制御する方式のクランプ回路について、図9によって簡単に説明する。
この図9に示す回路は、図4に示したクランプ回路50に、CPU制御線38を通してCPU41から調整データが設定されるD/A変換回路55と、それがD/A変換されたアナログ電圧をクランプパルスCLPがローレベル“L”の非クランプ期間に、基準電圧Vcc/2に加算するように印加するクランプ電位ドライブ回路56を追加している。
ここで、特許文献1に記載した発明による外部からクランプ電位を制御する方式のクランプ回路について、図9によって簡単に説明する。
この図9に示す回路は、図4に示したクランプ回路50に、CPU制御線38を通してCPU41から調整データが設定されるD/A変換回路55と、それがD/A変換されたアナログ電圧をクランプパルスCLPがローレベル“L”の非クランプ期間に、基準電圧Vcc/2に加算するように印加するクランプ電位ドライブ回路56を追加している。
クランプ電位ドライブ回路56は、電子的なスイッチSW2と、クランプパルスCLPを反転して、非クランプ期間にスイッチSW2をオンにする反転回路INと、2個ずつのトランジスタTR1、TR2と抵抗R1,R2からなるエミッタフォロワ回路によって構成されている。そして、非クランプ期間におけるクランプ電位を(Vcc/2)+X〔V〕にする。Xは、クランプドライブ回路56を通して印加する調整電圧である。
これによって、有効が素期間の画像信号のオフセットレベル=クランプ電位
となるので、サンプルホールド回路51によって適正なサンプルホールド出力が得られることになる。
これによって、有効が素期間の画像信号のオフセットレベル=クランプ電位
となるので、サンプルホールド回路51によって適正なサンプルホールド出力が得られることになる。
このようにすれば、D/A変換回路55の設定値を調整することによって、調整電圧Xの値をオフセットのズレ量に相当する値にして、リーク電流によるオフセットのズレを相殺するようにクランプ電位を制御することができる。
複数のライン周期をもつ画像読取装置においては、ライン周期毎に適正な設定値の調整データを設定する。この設定は、ライン周期毎に、3ラインCCD28の黒基準画素領域において図3に示したA/D変換回路53から出力されるデジタル画像信号をモニタして、所望の画像データ出力が得られるように、調整データを設定する。
複数のライン周期をもつ画像読取装置においては、ライン周期毎に適正な設定値の調整データを設定する。この設定は、ライン周期毎に、3ラインCCD28の黒基準画素領域において図3に示したA/D変換回路53から出力されるデジタル画像信号をモニタして、所望の画像データ出力が得られるように、調整データを設定する。
リーク電流が大きいほど、ライン周期による調整データの設定値およびその出力電圧の差が大きくなる。その際、その差に追従してクランプ電位が安定するまでの時間は、クランプ期間(SW1がオン)のときの交流結合用コンデンサCの容量とクランプスイッチSW1のON抵抗の積である時定数によって追従時間が決まる。
交流結合用コンデンサCの容量とクランプスイッチSW1のON抵抗の時定数τに対して、その追従時間をおよそ2.2τ(約90%追従)とすると、電位安定にかかる時間Tは以下のように表すことができる。
T=2.2τ×(ライン周期)/(クランプ期間) ……(1)
交流結合用コンデンサCの容量とクランプスイッチSW1のON抵抗の時定数τに対して、その追従時間をおよそ2.2τ(約90%追従)とすると、電位安定にかかる時間Tは以下のように表すことができる。
T=2.2τ×(ライン周期)/(クランプ期間) ……(1)
そこで、例えば図10のタイミングチャートに示すように、(a)のライン周期1から周期が異なる(b)のライン周期2に切り替える際、切り替え直後にクランプ期間を有効画素領域まで広げることにより、電位安定にかかる時間Tは飛躍的に短くなる。
T=2.2τ×(ライン周期)/{(空転送期間内のクランプ期間)
+(有効画素期間内のクランプ期間)} ……(1)
そして、時間Tとウエイトをとった後、図10の(c)に示すように、ライン周期2に適した通常のクランプ期間(ライン周期1に対するクランプ期間より短い)にして、読取動作を開始する。
T=2.2τ×(ライン周期)/{(空転送期間内のクランプ期間)
+(有効画素期間内のクランプ期間)} ……(1)
そして、時間Tとウエイトをとった後、図10の(c)に示すように、ライン周期2に適した通常のクランプ期間(ライン周期1に対するクランプ期間より短い)にして、読取動作を開始する。
このように、画像読み取りの線速(ライン周期)切り替え直後にクランプ期間を有効画素領域も含めるように広げることによって、ランプ電位の応答を早くするととができる。そして、クランプ電位が安定した後、切り替え後のライン周期に適した通常のクランプ期間に戻すことによって、線速(ライン周期)切り替え後、すぐに切り替え後の線速で画像読み取りが可能になる。
また、有効画素領域をクランプ期間に利用するのは、原稿押え部材である図1に示した圧板13あるいは自動原稿送り装置の原稿押さえ板が閉じられている状態の場合だけにした方がよい。それは、原稿押さえ板が開放状態であると、光電変換素子である3ラインCCD28に外来光が入射する恐れがあるためである。
そこで、この実施例では圧板13の開放状態を検知する圧板開閉センサ15の検知信号をモニタして、圧板13が“閉”状態の場合にのみ、ライン周期の切り替え直後に上述したように、クランプ期間を有効画素領域まで広げる。このようにすれば、外来光の影響を受けずに線速切替えの際のクランプ電位の応答を早くすることを実現できる。
そこで、この実施例では圧板13の開放状態を検知する圧板開閉センサ15の検知信号をモニタして、圧板13が“閉”状態の場合にのみ、ライン周期の切り替え直後に上述したように、クランプ期間を有効画素領域まで広げる。このようにすれば、外来光の影響を受けずに線速切替えの際のクランプ電位の応答を早くすることを実現できる。
このような制御を、図2に示した制御部40のCPU41の処理によって実行する場合のフローチャートを図11に示す。
ライン周期を切り替えるとこの処理を開始し、圧板開閉センサ15の検知信号をモニタして、その検知信号が「閉」の状態を示しているか否かを判断し、「閉」の状態を示していない(NO)の場合は、クランプ期間はそのまま(切り替え後のライン周期に適したクランプ期間)にして、クランプ電位安定までウエイトした後、原稿読取動作を開始する。このときのウエイト時間は前述の(1)式で算出されるTであるから長い。
ライン周期を切り替えるとこの処理を開始し、圧板開閉センサ15の検知信号をモニタして、その検知信号が「閉」の状態を示しているか否かを判断し、「閉」の状態を示していない(NO)の場合は、クランプ期間はそのまま(切り替え後のライン周期に適したクランプ期間)にして、クランプ電位安定までウエイトした後、原稿読取動作を開始する。このときのウエイト時間は前述の(1)式で算出されるTであるから長い。
上記の判断で、検知信号が「閉」の状態を示している場合には、クランプ期間を有効画素領域まで広げ、クランプ電位安定までウエイトする。このときのウエイト時間は前述の(1)式で算出されるTであるから短い。その後、クランプ期間を通常幅(切り替え後のライン周期に適したクランプ期間)に戻して,原稿読取動作を開始する。
自動原稿送り装置を備えた画像読取装置の場合には、圧板開閉センサ15に代えて、その原稿押さえ板の開閉状態を検知するセンサを設け、ライン周期が切り替わったときにその検知信号をモニタして、その検知信号が「閉」の状態を示している場合にのみ、クランプ期間を有効画素領域まで広げるようにすればよい。
自動原稿送り装置を備えた画像読取装置の場合には、圧板開閉センサ15に代えて、その原稿押さえ板の開閉状態を検知するセンサを設け、ライン周期が切り替わったときにその検知信号をモニタして、その検知信号が「閉」の状態を示している場合にのみ、クランプ期間を有効画素領域まで広げるようにすればよい。
〔クランプ期間を空転送期間に設定〕
次に、このこの発明に係る機能について説明する。
図5、図10、および図18のタイミングチャートに示したクランプパルスは、実際にはCCD出力の1画素ごとの画像信号領域期間だけ“H”になる別のクロックパルスとの論理積をアナログ信号処理回路内でとっており、図12にCCD出力とクランプパルスの波形を時間軸を拡大して示すような波形になる。すなわち、クランプパルスは図5、図10、および図18に示したパルス幅の期間中連続してではなく、CCD出力の各画素ごとにリセットノイズRNが発生する期間を除いて、その画像信号領域期間Tiの間だけ“H”になって、クランプスイッチSW1をONにする。
次に、このこの発明に係る機能について説明する。
図5、図10、および図18のタイミングチャートに示したクランプパルスは、実際にはCCD出力の1画素ごとの画像信号領域期間だけ“H”になる別のクロックパルスとの論理積をアナログ信号処理回路内でとっており、図12にCCD出力とクランプパルスの波形を時間軸を拡大して示すような波形になる。すなわち、クランプパルスは図5、図10、および図18に示したパルス幅の期間中連続してではなく、CCD出力の各画素ごとにリセットノイズRNが発生する期間を除いて、その画像信号領域期間Tiの間だけ“H”になって、クランプスイッチSW1をONにする。
今、線速200mm/sの読取速度が必要とされている場合、600dpiでの読取時の1秒間の読取ライン数は、1インチ≒25.4mmであるから次のように算出される。
200×600/25.4=4724ライン/秒
したがって、1ラインの読取時間であるライン周期は
1/4724=212μs
となる。この時間内に有効画素と黒基準画素を合わせて7500画素分のクロックを転送するので、画素周波数は次のようになる。
1/(212/7500)=35.38MHz
200×600/25.4=4724ライン/秒
したがって、1ラインの読取時間であるライン周期は
1/4724=212μs
となる。この時間内に有効画素と黒基準画素を合わせて7500画素分のクロックを転送するので、画素周波数は次のようになる。
1/(212/7500)=35.38MHz
そこで、図18のタイミングチャートに示した従来例のように黒基準画素期間内にクランプ期間を取ると、通常、黒基準画素数は100画素程度で、実際にはこの黒基準画素期間でクランプ期間のほかに、黒オフセット補正回路の黒検出期間、さらにその後段でアナログ信号処理回路で付加したオフセットを減算する黒減算処理での黒検出期間も必要となるので、実際には黒基準画素数の約半分の50画素程度しかクランプ期間として利用できない。したがって、そのクランプ期間は画素周期の50倍程度であり、
1/35.38×50=1.4us
となる。ただし、実際のクランプ動作は前述したように図12に示した画像信号領域期間Ti(画素周期の約1/2)でのみなされるので、実効クランプ期間は、
1.4/2=0.7us
となり、かなり短い。
1/35.38×50=1.4us
となる。ただし、実際のクランプ動作は前述したように図12に示した画像信号領域期間Ti(画素周期の約1/2)でのみなされるので、実効クランプ期間は、
1.4/2=0.7us
となり、かなり短い。
これに対して、この実施例では図5及び図10のタイミングチャートに示したように、光電変換素子である3ラインCCD28のライン周期における有効画素期間の後の空転送画素期間を利用しているので、充分なクランプ期間を確保することができる。
さらに、交流結合用コンデンサCからアナログ信号処理回路31の入力端子までで発生し得るリーク電流を予め算出して、リーク電流によるクランプ電位の誤差を後段の黒オフセット補正回路54において補正可能なレベルになるまで低減させるように、クランプ期間を広げることもできる。
さらに、交流結合用コンデンサCからアナログ信号処理回路31の入力端子までで発生し得るリーク電流を予め算出して、リーク電流によるクランプ電位の誤差を後段の黒オフセット補正回路54において補正可能なレベルになるまで低減させるように、クランプ期間を広げることもできる。
その交流結合用コンデンサCからアナログ信号処理回路31の入力端子までで発生し得るリーク電流から、そのリーク電流によるクランプ電位の誤差ΔVを
ΔV=(ライン周期/クランプ期間)×リーク電流×クランプスイッチのON抵抗
の演算によって算出して、ΔVが後段の黒オフセット補正回路において補正可能なレベルになるようにクランプ期間を設定することができる。
ΔV=(ライン周期/クランプ期間)×リーク電流×クランプスイッチのON抵抗
の演算によって算出して、ΔVが後段の黒オフセット補正回路において補正可能なレベルになるようにクランプ期間を設定することができる。
このように、CCDのライン走査である主走査後端側の、設定次第でその期間を必要なだけ確保できる空転送期間をクランプタイミングとすることによって、リーク電流によるオフセット電圧のズレを、実使用上問題とならないレベルにまで低減することができる。
空転送期間は黒基準画素期間と異なりもともと画素は存在しない期間であるが、CCDから出力される波形はほぼ黒基準画素と同じ波形および電圧レベルであるので、代替使用しても問題はない。
交流結合用コンデンサCからアナログ信号処理回路31の入力までに発生し得るリーク電流は、予めその最悪値を計算によって見積もることが可能である。この実施例では予めリーク電流の最悪値を見積もることによって、そこから適正なクランプ期間を求めて、リーク電流によるオフセット電圧のズレを実使用上問題のないレベルにまで低減させる。
空転送期間は黒基準画素期間と異なりもともと画素は存在しない期間であるが、CCDから出力される波形はほぼ黒基準画素と同じ波形および電圧レベルであるので、代替使用しても問題はない。
交流結合用コンデンサCからアナログ信号処理回路31の入力までに発生し得るリーク電流は、予めその最悪値を計算によって見積もることが可能である。この実施例では予めリーク電流の最悪値を見積もることによって、そこから適正なクランプ期間を求めて、リーク電流によるオフセット電圧のズレを実使用上問題のないレベルにまで低減させる。
例えば、そのリーク電流量およびオフセット電圧の誤差(ズレ)ΔVを、下記の条件で算出する。
・交流結合容量:2.2uF
・クランプスイッチのON抵抗:297.5Ω
・電源電圧Vcc:3.3V
・クランプ電位:1.65V
・CCD出力信号のオフセット(交流結合入力):6.5V
・基板の電極間でのリーク:100MΩ/mm
・交流結合用コンデンサでのリーク: 500MΩ・μF
・アナログ信号処理回路(IC)のピンピッチ:0.2mm
・黒オフセット補正回路による補正範囲:±100mV
・アナログ信号処理回路(IC)のゲイン範囲:1〜10倍
・アナログ信号処理回路(IC)の入力ピンの隣接ピン:
(隣接ピン1:クランプ電位、隣接ピン2:Vcc電位)
・交流結合容量:2.2uF
・クランプスイッチのON抵抗:297.5Ω
・電源電圧Vcc:3.3V
・クランプ電位:1.65V
・CCD出力信号のオフセット(交流結合入力):6.5V
・基板の電極間でのリーク:100MΩ/mm
・交流結合用コンデンサでのリーク: 500MΩ・μF
・アナログ信号処理回路(IC)のピンピッチ:0.2mm
・黒オフセット補正回路による補正範囲:±100mV
・アナログ信号処理回路(IC)のゲイン範囲:1〜10倍
・アナログ信号処理回路(IC)の入力ピンの隣接ピン:
(隣接ピン1:クランプ電位、隣接ピン2:Vcc電位)
アナログ信号処理回路(IC)の内部リーク:50nA
アナログ信号処理回路(IC)のピン間リーク:
(3.3V−1.65V)÷100MΩ/mm×0.2mm=82.5nA
交流結合用コンデンサ(チップコンデンサ)のパッド間リーク電流:
(6.5V−1.65V)÷(100MΩ/mm×0.3mm)=161.7nA
交流結合用コンデンサの電極間リーク電流:
(6.5V−1.65V)÷(500MΩ・uF/2.2uF)=21.3nA
発生リーク電流Ileak:
Ileak=(50+82.5+161.7+21.3)nA=315.5nA
アナログ信号処理回路(IC)のピン間リーク:
(3.3V−1.65V)÷100MΩ/mm×0.2mm=82.5nA
交流結合用コンデンサ(チップコンデンサ)のパッド間リーク電流:
(6.5V−1.65V)÷(100MΩ/mm×0.3mm)=161.7nA
交流結合用コンデンサの電極間リーク電流:
(6.5V−1.65V)÷(500MΩ・uF/2.2uF)=21.3nA
発生リーク電流Ileak:
Ileak=(50+82.5+161.7+21.3)nA=315.5nA
よって発生し得るオフセット電圧の誤差(ズレ)ΔVは、上述したようにライン周期が212μs、クランプ期間が0.7μs(従来の黒基準画素期間内でのクランプ期間と同じ)であると、
ΔV=(ライン周期/クランプ期間)×リーク電流×クランプスイッチのON抵抗
=(212μs/0.7Mμs)×315.5nA×297.5Ω
=28.4mV
となる。
ΔV=(ライン周期/クランプ期間)×リーク電流×クランプスイッチのON抵抗
=(212μs/0.7Mμs)×315.5nA×297.5Ω
=28.4mV
となる。
今、図3に示したアナログ信号処理回路31の黒オフセット補正回路54による調整範囲は±100mVであるとすると、黒オフセット補正回路54はA/D変換回路53の出力からフィードバックをかけて補正するので、28.4mVのオフセット電圧は増幅回路52のゲインによって増幅される。
したがって、100/28.4=3.5であるから、28.4mVのオフセット電圧が発生していると増幅回路で3.5倍以上のゲインがかかると黒オフセット補正回路の調整範囲から外れることになる。
これは、CCDの実感度を考慮すると、許容できるゲインが3.5倍というのは小さすぎるうえ、黒オフセット補正回路の補正範囲を全てリーク電流によるオフセットずれの補正に使えるわけではなく、波形の劣化によるオフセット等の補正もあるので実使用上問題がある。
したがって、100/28.4=3.5であるから、28.4mVのオフセット電圧が発生していると増幅回路で3.5倍以上のゲインがかかると黒オフセット補正回路の調整範囲から外れることになる。
これは、CCDの実感度を考慮すると、許容できるゲインが3.5倍というのは小さすぎるうえ、黒オフセット補正回路の補正範囲を全てリーク電流によるオフセットずれの補正に使えるわけではなく、波形の劣化によるオフセット等の補正もあるので実使用上問題がある。
そこで、画素周波数を5%高くして37.15MHzにすると、1ライン周期は212μsであるから、1ラインの画素数は
212/(1/37.15)=7875画素
となり、黒基準画素と有効画素を合わせた7500画素分のほかに、
7875−7500=375画素
の空転送画素ができる。この空転送画素期間を全てクランプ期間にすると、実効クランプ期間を空転送画素期間の1/2として、画素周波数が37.15MHzであるから、
(1/37.15)×375×0.5=5.05μs
が実効クランプ期間となる。
212/(1/37.15)=7875画素
となり、黒基準画素と有効画素を合わせた7500画素分のほかに、
7875−7500=375画素
の空転送画素ができる。この空転送画素期間を全てクランプ期間にすると、実効クランプ期間を空転送画素期間の1/2として、画素周波数が37.15MHzであるから、
(1/37.15)×375×0.5=5.05μs
が実効クランプ期間となる。
これにより発生するオフセット電圧のズレは
ΔV=(212μs/5.05μs)×315.5μA×297.5Ω
=3.9mV
まで低減される。したがって、図3に示した黒オフセット補正回路54による調整範囲が±100mVであるから、増幅回路52のゲインは、
100/3.9=25.6
まで可能になり、増幅回路52で10倍を超えるゲインがかかっても黒オフセット補正回路54の調整範囲内になる。
ΔV=(212μs/5.05μs)×315.5μA×297.5Ω
=3.9mV
まで低減される。したがって、図3に示した黒オフセット補正回路54による調整範囲が±100mVであるから、増幅回路52のゲインは、
100/3.9=25.6
まで可能になり、増幅回路52で10倍を超えるゲインがかかっても黒オフセット補正回路54の調整範囲内になる。
また、前述のリーク電流量およびオフセット電圧の誤差(ズレ)ΔVを、下記の条件で算出することもできる。
・交流結合容量:2.2uF
・クランプスイッチのON抵抗:100Ω
・電源電圧Vcc:3.3V
・クランプ電位:1.5V
・CCD出力信号のオフセット(交流結合入力):6.5V
・基板の電極間でのリーク:100MΩ/mm
・交流結合用コンデンサでのリーク: 500MΩ・μF
・アナログ信号処理回路(IC)のピンピッチ:0.1mm
・黒オフセット補正回路による補正範囲:±300mV
・アナログ信号処理回路(IC)のゲイン範囲:1〜20倍
・アナログ信号処理回路(IC)の入力ピンの隣接ピン:
(隣接ピン1:クランプ電位、隣接ピン2:クランプ電位)
・交流結合容量:2.2uF
・クランプスイッチのON抵抗:100Ω
・電源電圧Vcc:3.3V
・クランプ電位:1.5V
・CCD出力信号のオフセット(交流結合入力):6.5V
・基板の電極間でのリーク:100MΩ/mm
・交流結合用コンデンサでのリーク: 500MΩ・μF
・アナログ信号処理回路(IC)のピンピッチ:0.1mm
・黒オフセット補正回路による補正範囲:±300mV
・アナログ信号処理回路(IC)のゲイン範囲:1〜20倍
・アナログ信号処理回路(IC)の入力ピンの隣接ピン:
(隣接ピン1:クランプ電位、隣接ピン2:クランプ電位)
アナログ信号処理回路(IC)の内部リーク:50nA
アナログ信号処理回路(IC)のピン間リーク:
(1.5V−1.5V)÷100MΩ/mm×0.1mm=0nA
交流結合用コンデンサ(チップコンデンサ)のパッド間リーク電流:
(6.5V−1.5V)÷(100MΩ/mm×0.3mm)=166.7nA
交流結合用コンデンサの電極間リーク電流:
(6.5V−1.5V)÷(500MΩ・uF/2.2uF)=22.0nA
発生リーク電流Ileak:
Ileak=(50+0+166.7+22.0)nA=238.7nA
アナログ信号処理回路(IC)のピン間リーク:
(1.5V−1.5V)÷100MΩ/mm×0.1mm=0nA
交流結合用コンデンサ(チップコンデンサ)のパッド間リーク電流:
(6.5V−1.5V)÷(100MΩ/mm×0.3mm)=166.7nA
交流結合用コンデンサの電極間リーク電流:
(6.5V−1.5V)÷(500MΩ・uF/2.2uF)=22.0nA
発生リーク電流Ileak:
Ileak=(50+0+166.7+22.0)nA=238.7nA
そこで画素周波数を1%高くして35.73MHzとすると、1ライン周期は212μsであるから、1ラインの画素数は次のようになる。
212/(1/35.73)=7575画素
したがって、この7575画素から黒基準画素と有効画素をを合わせた7500画素を除いて、75画素の空転送画素ができる。
7575−7500=75画素
この空転送画素期間を全てクランプ期間にすると、実効クランプ期間を空転送画素期間の1/2として、実効クランプ期間は次のようになる。
1/35.73×75×0.5=1.05μs
212/(1/35.73)=7575画素
したがって、この7575画素から黒基準画素と有効画素をを合わせた7500画素を除いて、75画素の空転送画素ができる。
7575−7500=75画素
この空転送画素期間を全てクランプ期間にすると、実効クランプ期間を空転送画素期間の1/2として、実効クランプ期間は次のようになる。
1/35.73×75×0.5=1.05μs
これにより発生するオフセット電圧のズレΔVは、
ΔV=(212μs/1.05μs)×238.7nA×100Ω
=5.3mV
まで低減される。したがって、図3に示した黒オフセット補正回路54による調整範囲が±300mVであるから、増幅回路52のゲインは、
300/5.3=56.6
まで可能になり、増幅回路52で20倍を超えるゲインがかかっても黒オフセット補正回路54の調整範囲内になる。
ΔV=(212μs/1.05μs)×238.7nA×100Ω
=5.3mV
まで低減される。したがって、図3に示した黒オフセット補正回路54による調整範囲が±300mVであるから、増幅回路52のゲインは、
300/5.3=56.6
まで可能になり、増幅回路52で20倍を超えるゲインがかかっても黒オフセット補正回路54の調整範囲内になる。
他の条件が同じ場合、黒オフセット補正回路54による調整範囲が±100mVであっても、100/5.3=18.9
になるので、増幅回路52で10倍を超えるゲインがかかっても黒オフセット補正回路54の調整範囲内になる。
になるので、増幅回路52で10倍を超えるゲインがかかっても黒オフセット補正回路54の調整範囲内になる。
〔画像読取装置の変更例〕
以上、この発明をカラー画像読取装置に適用した実施例について説明してきたが、図14及び図15に示した従来例のようなモノクロ用の画像読取装置にも同様に適用できる。
その場合は、光電変換素子として、1ラインのCCDリニアイメージセンサを使用し、図2に示したアナログ信号処理回路31からインタフェース35までの回路が全て1系統でよいことになる。しかし、CCDリニアイメージセンサが図15に示した従来例のように各ラインの奇数画素と偶数画素のアナログ画像信号を分けて出力し、それをアナログ信号処理回路で個別にクランプ処理して、サンプルホールド及び増幅した後合成するようにしてもよい。
以上、この発明をカラー画像読取装置に適用した実施例について説明してきたが、図14及び図15に示した従来例のようなモノクロ用の画像読取装置にも同様に適用できる。
その場合は、光電変換素子として、1ラインのCCDリニアイメージセンサを使用し、図2に示したアナログ信号処理回路31からインタフェース35までの回路が全て1系統でよいことになる。しかし、CCDリニアイメージセンサが図15に示した従来例のように各ラインの奇数画素と偶数画素のアナログ画像信号を分けて出力し、それをアナログ信号処理回路で個別にクランプ処理して、サンプルホールド及び増幅した後合成するようにしてもよい。
また、前述した実施例のように3ラインCCDを使用したカラー画像読取装置であっても、3ラインCCDが各色のアナログ画像信号を奇数画素と偶数画素のアナログ画像信号を分けて出力し、それをアナログ信号処理回路で個別にクランプ処理して、サンプルホールド及び増幅した後、各色ごとに合成するようにしてもよい。その場合は、アナログ信号処理回路には、クランプ回路とサンプルホールド回路と増幅回路が6系統必要になり、その後に各色ごとに奇数画素と偶数画素のアナログ画像信号を合成するマルチプレクス回路が必要になる。
〔画像形成装置の実施形態〕
次に、この発明による画像形成装置の一実施形態を図13によって説明する。
図13はその画像形成装置の概略構成を示すブロック図である。この画像形成装置70は、複写機や複合機などの原稿読取機能と画像形成機能を備えた画像形成装置であり、この装置全体を制御するCPU71と、そのCPU71の動作プログラムを格納したROM72と、この装置の動作に関する各種のデータを格納するとともにCPU71のワーキングメモリともなるRAM73と、それらを接続するバス79とを有し、これらによってマイクロコンピュータを構成している。
次に、この発明による画像形成装置の一実施形態を図13によって説明する。
図13はその画像形成装置の概略構成を示すブロック図である。この画像形成装置70は、複写機や複合機などの原稿読取機能と画像形成機能を備えた画像形成装置であり、この装置全体を制御するCPU71と、そのCPU71の動作プログラムを格納したROM72と、この装置の動作に関する各種のデータを格納するとともにCPU71のワーキングメモリともなるRAM73と、それらを接続するバス79とを有し、これらによってマイクロコンピュータを構成している。
さらに、操作表示部74、画像読取部75、画像形成部76、ページメモリ77、および給紙部78等を備えており、これらもバス79を介してCPU71と接続されるとともに相互に接続されている。
操作表示部74は、この装置の動作状態等の情報を表示するLCD等のディスプレイと、オペレータが各種の入力操作を行うキーボード(タッチパネルも含む)等の入力装置を備えている。
操作表示部74は、この装置の動作状態等の情報を表示するLCD等のディスプレイと、オペレータが各種の入力操作を行うキーボード(タッチパネルも含む)等の入力装置を備えている。
画像読取部75は、前述したこの発明によるカラー画像を読み取り可能な画像読取装置に相当し、原稿の画像をR,G,Bの分解色ごとに読み取って各色のデジタル画像信号を出力し、それをCPU71の制御によってそれぞれページメモリ77にページ単位で蓄積する。
画像形成部76は、そのページメモリ77に蓄積した各色の画像データを記録紙に重ねてカラー印刷するレーザプリンタやインクジェットプリンタ等のカラープロッタである。給紙部78は、その画像形成部76へ記録紙を給送するため装置であり、給紙トレイ、給紙ローラ、および搬送機構などからなる。
画像形成部76は、そのページメモリ77に蓄積した各色の画像データを記録紙に重ねてカラー印刷するレーザプリンタやインクジェットプリンタ等のカラープロッタである。給紙部78は、その画像形成部76へ記録紙を給送するため装置であり、給紙トレイ、給紙ローラ、および搬送機構などからなる。
この画像形成装置70は、その画像読取部75に前述したこの発明による画像読取装置を使用しているので、電源投入後、画像読取が可能になるまで(複写機の場合はコピー可能になるまで)の立ち上げ時間を大幅に短縮することができる。
この画像形成装置は、デジタル複写機、ファクシミリ装置、あるいはそれらの機能とプリンタ等の機能を複合化した複合機などのいずれでもよい。
また、画像読取部75を、この発明を実施したモノクロ用の画像読取装置にして、画像形成部76を、その出力であるデジタル画像データによって記録紙にモノクロ画像を印刷するモノクロ用画像形成部にすれば、立ち上げ時間の短いモノクロ画像形成装置を実現することができる。
この画像形成装置は、デジタル複写機、ファクシミリ装置、あるいはそれらの機能とプリンタ等の機能を複合化した複合機などのいずれでもよい。
また、画像読取部75を、この発明を実施したモノクロ用の画像読取装置にして、画像形成部76を、その出力であるデジタル画像データによって記録紙にモノクロ画像を印刷するモノクロ用画像形成部にすれば、立ち上げ時間の短いモノクロ画像形成装置を実現することができる。
以上説明してきたように、この発明は、原稿の画像情報を読み取るイメージスキャナ等の画像読取装置、さらにその画像読取装置を画像読取部として備えたデジタル複写機、ファクシミリ装置、あるいはこれらとプリンタ等の機能を複合化した複合機等の画像形成装置に利用できる。それによって、これらの装置が常に安定した画像読取動作を行えるようにすることができる。また、この発明は、カラーの画像情報を読み取って処理するカラー画像読取装置やカラー画像形成装置だけでなく、モノクロの画像情報を読み取って処理するモノクロ画像読取装置やモノクロ画像形成装置にも利用できる。
1:スキャナ本体 2:コンタクトガラス 3:キセノンランプ(光源)
4:第1キャリッジ 5:第2キャリッジ 6:レンズユニット
7:センサボード 11:原稿 12:白基準板
13:圧板 14:ヒンジ部 15:圧板開閉センサ
28:3ラインCCDカラーリニアイメージセンサ(3ラインCCD)
29:信号ケーブル 30:信号処理部
31:アナログ信号処理回路 32:ライン間補正回路
33:シェーディング補正回路 34:γ補正回路
35:インタフェース 36:発振器(OSC)
37:タイミング信号発生回路 38:CPU制御線
40:制御部 41:マイクロコンピュータ(CPU)
45:操作パネル 50:クランプ回路(CLMP)
51:サンプルホールド回路(SH) 52:増幅回路(VGA)
53:A/D変換回路(ADC) 54:黒オフセット補正回路
55:D/A変換回路(DAC) 56:クランプ電位ドライブ回路
70:画像形成装置 75:画像読取部 76:画像形成部
C:交流結合用コンデンサ
4:第1キャリッジ 5:第2キャリッジ 6:レンズユニット
7:センサボード 11:原稿 12:白基準板
13:圧板 14:ヒンジ部 15:圧板開閉センサ
28:3ラインCCDカラーリニアイメージセンサ(3ラインCCD)
29:信号ケーブル 30:信号処理部
31:アナログ信号処理回路 32:ライン間補正回路
33:シェーディング補正回路 34:γ補正回路
35:インタフェース 36:発振器(OSC)
37:タイミング信号発生回路 38:CPU制御線
40:制御部 41:マイクロコンピュータ(CPU)
45:操作パネル 50:クランプ回路(CLMP)
51:サンプルホールド回路(SH) 52:増幅回路(VGA)
53:A/D変換回路(ADC) 54:黒オフセット補正回路
55:D/A変換回路(DAC) 56:クランプ電位ドライブ回路
70:画像形成装置 75:画像読取部 76:画像形成部
C:交流結合用コンデンサ
Claims (7)
- 原稿を露光する露光手段と、
該露光手段によって露光された原稿からの反射光の強度を電気信号に変換して、主走査ライン周期でアナログ画像信号を出力する光電変換手段と、
該光電変換手段から出力されるアナログ画像信号を交流結合によって入力し、そのアナログ画像信号のオフセット電位を所定のクランプ電位に合わせるクランプ手段と、該クランプ手段を経たアナログ画像信号にアナログ的な処理を施す手段と、該手段によってアナログ的な処理が施されたアナログ画像信号をデジタル画像信号に変換するA/D変換手段とを備えた画像読取装置において、
前記クランプ手段のクランプ期間を、前記主走査ライン周期の有効画素領域以外の空転送画素期間内に設定するクランプ期間設定手段を設けたことを特徴とする画像読取装置。 - 請求項1に記載の画像読取装置において、前記アナログ的な処理を施す手段には、前記クランプ電位の誤差を補正する黒オフセット補正回路を備え、
前記クランプ期間設定手段は、前記アナログ画像信号を交流結合するためのコンデンサから前記クランプ手段までに発生し得るリーク電流を予め算出して、該リーク電流によるクランプ電位の誤差を前記黒オフセット補正回路によって補正可能なレベルに低減させるように前記クランプ期間を広げることを特徴とする画像読取装置。 - 前記クランプ期間設定手段は、前記主走査ライン周期と、前記クランプ期間と、予め算出した前記リーク電流と、前記クランプ手段に設けたクランプスイッチのON抵抗とに基いて、前記リーク電流によるクランプ電位の誤差ΔVを
ΔV=(主走査ライン周期/クランプ期間)×リーク電流×クランプスイッチのON抵抗
の演算によって算出し、該クランプ電位の誤差ΔVが前記黒オフセット補正回路によって補正可能なレベルになるように前記クランプ期間を設定することを特徴とする画像読取装置。 - 光電変換手段が、CCDリニアラインセンサである請求項1から3のいずれか一項に記載の画像読取装置。
- 光電変換手段が、3ラインCCDカラーリニアラインセンサである請求項1から3のいずれか一項に記載の画像読取装置。
- 請求項1から5のいずれか一項に記載の画像読取装置において、前記A/D変換手段によって変換されたデジタル画像信号にシェーディング補正等のデジタル画像処理を施すデジタル画像処理手段を備えたことを特徴とする画像読取装置。
- 請求項1から6のいずれか一項に記載の画像読取装置による画像読取部と、該画像読取部が出力するデジタル画像データを記録紙に印刷する画像形成部とを備えたことを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071433A JP2008236246A (ja) | 2007-03-19 | 2007-03-19 | 画像読取装置および画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071433A JP2008236246A (ja) | 2007-03-19 | 2007-03-19 | 画像読取装置および画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008236246A true JP2008236246A (ja) | 2008-10-02 |
Family
ID=39908508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007071433A Pending JP2008236246A (ja) | 2007-03-19 | 2007-03-19 | 画像読取装置および画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008236246A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05316338A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | サンプルホールド回路 |
JPH07203154A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 信号処理装置 |
JP2006211042A (ja) * | 2005-01-25 | 2006-08-10 | Ricoh Co Ltd | 画像読み取り装置及び画像形成装置 |
-
2007
- 2007-03-19 JP JP2007071433A patent/JP2008236246A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05316338A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | サンプルホールド回路 |
JPH07203154A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 信号処理装置 |
JP2006211042A (ja) * | 2005-01-25 | 2006-08-10 | Ricoh Co Ltd | 画像読み取り装置及び画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4688835B2 (ja) | 画像読取装置および画像形成装置 | |
EP1615421B1 (en) | Image scanner | |
US7936485B2 (en) | Image reading apparatus, image processing apparatus, and computer program product | |
KR100464545B1 (ko) | 화상 스캐닝 장치 및 그의 쉐이딩 보정 방법 | |
US20040057087A1 (en) | Image reading device and image forming apparatus | |
US7408682B2 (en) | Image reading apparatus | |
JP2009272891A (ja) | 画像読取装置、画像形成装置、画像読取方法及び画像形成方法 | |
JP4528170B2 (ja) | 原稿読み取り装置および複写装置 | |
JP2008236246A (ja) | 画像読取装置および画像形成装置 | |
JP2000069254A (ja) | 画像読取装置 | |
JP5817312B2 (ja) | 画像読取装置および画像形成装置 | |
EP0895409A2 (en) | Image reading apparatus | |
JP2006067441A (ja) | 画像処理装置 | |
US20050259285A1 (en) | Digital multifunctional imaging apparatus | |
JP2008236247A (ja) | 画像読取信号処理icおよび画像読取装置と画像形成装置 | |
JP4494232B2 (ja) | 画像読み取り装置及び画像形成装置 | |
US6979809B2 (en) | Image reading apparatus | |
JP2006304186A (ja) | 画像読み取り装置および複写装置 | |
JPH06189132A (ja) | 画像読取装置 | |
JP4383326B2 (ja) | 画像読み取り装置及び画像形成装置 | |
US9516287B2 (en) | Imaging device, image reading device, image forming apparatus, and method of driving imaging device | |
JP2004040443A (ja) | 画像読み取り装置及び画像処理装置 | |
JP2001217995A (ja) | 画像読取装置 | |
JP4022178B2 (ja) | 画像読取装置 | |
JP5251644B2 (ja) | 画像読取装置および画像読取方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110222 |