JP2008227467A - 発光素子アレイチップおよび露光光源装置 - Google Patents

発光素子アレイチップおよび露光光源装置 Download PDF

Info

Publication number
JP2008227467A
JP2008227467A JP2008019209A JP2008019209A JP2008227467A JP 2008227467 A JP2008227467 A JP 2008227467A JP 2008019209 A JP2008019209 A JP 2008019209A JP 2008019209 A JP2008019209 A JP 2008019209A JP 2008227467 A JP2008227467 A JP 2008227467A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
element array
array chip
long side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008019209A
Other languages
English (en)
Other versions
JP5127481B2 (ja
Inventor
Yoshinobu Sekiguchi
芳信 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008019209A priority Critical patent/JP5127481B2/ja
Publication of JP2008227467A publication Critical patent/JP2008227467A/ja
Application granted granted Critical
Publication of JP5127481B2 publication Critical patent/JP5127481B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】高精彩のプリンタ露光光源を実現するための、ワイヤーボンディングパッドを有する発光素子アレイチップを提供する。
【解決手段】基板上に複数の発光素子が二次元配列してなる発光素子アレイチップであって、発光素子アレイチップの形状は、各長辺と各短辺とが互いに鋭角または鈍角をなして構成される平行四辺形である。一つの共通電極に接続されている複数の前記発光素子が、前記長辺の方向に複数列、かつ前記短辺の方向に複数列並ぶことで1つのセグメントが形成され、前記セグメントが前記長辺の方向に沿って複数並ぶことで1つのブロックが形成され、更に前記ブロックが前記長辺の方向に沿って複数並ぶことにより発光素子アレイが形成されている。前記発光素子アレイチップの端部にある前記ブロックに対応する前記電極パッドは、前記発光素子アレイチップの形状を規定する前記長辺と前記短辺とが鋭角をなしている個所の該長辺の側に設けられている。
【選択図】図1

Description

本発明は、発光素子アレイチップおよびそれを用いた露光光源装置に関する。より詳細には、本発明は、LEDスキャナーやLEDプリンタに使用される発光素子アレイチップおよびそれを用いた露光光源装置に関する。
最近の複写機の分野では、600dpi、1200dpiといった高密度なドットを描画するためのプリンタで、LEDアレイを光源とするものが商品化されている。
1200dpiを実現するためのLEDアレイは、半導体上で発光点が一列に配列しており、そのピッチは21.2μm程度、光源のサイズは10μm程度で、微小スポットによる高精彩プリントが実現されている。
しかし、更なる高精細の要望から、2400dpiに対応するのLEDアレイの検討が進められており、その場合、半導体上で発光点のピッチは10.6μm程度、光源のサイズは5μm程度が求められる。
現在、1200dpiでの描画を実現するためのプリンタヘッドとしては、発光点が一列に並んだチップを複数配列したプリンタの露光光源装置が実現されている。図6はそれを模式的に示した上面図であり、複数の発光点1010を備えたチップ1000が、その長手方向に沿って並べられている様子を示している。なお、符号1001や符号1002もチップを示しているが、発光点は省略している。また、チップはLEDアレイチップという場合がある。
特許文献1には、1200dpiに対応したLEDアレイチップを実装の観点から工夫し、二次元配列した発光素子アレイを形成するアレイチップを平行四辺形形状にダイシングする形態が報告されている。二次元配列した発光点を有するアレイチップの隣接する端面を長辺に対して傾斜させることで、チップの端(切断面側)と発光部の距離を広げ、チップダイシング時のマージンを確保している。具体的には、発光素子アレイ列をチップの長手方向に沿って4列で構成している。
このような形態で1200dpiのLEDアレイチップを一列に配列した光源装置を構成すると、隣接するチップ間で近接する発光部の間隔が、約10μmから約26μmに広がるため、ダイシング時のマージンを確保できる。
特開平9−266329号公報
ところで、上述したように、2400dpiとなると半導体上で発光点のピッチは10.6μm程度、光源のサイズは5μm程度が求められる。このような発光点を一列に配列することは、現状のプロセス技術で実現できるが、LEDアレイチップの端部に課題が生じる。すなわち、チップ同士の接続部1500で所定の発光点ピッチを実現するためには、以下のことが求められる。
つまり、チップダイシングを行った面が相対する位置で、ダイシングのマージン、チップの配列実装スペース、および発光点へのダメージ回避のためのダイシング位置からの距離などを、発光点の間隔10.6μm以内に入れ込むことが求められる。以上のことは、ダイシングの位置合わせ精度やブレードのブレなどのため、実現は困難である。
そこで、LEDアレイチップ(図6における符号1000、符号1001、符号1002)の発光点を、図6のようにチップの長手方向1999に一列ではなく、複数列設ける構成を採用する。そして、さらに、チップの短辺1600を長辺に対して傾斜した平行四辺形とすることにより、チップダイシングのために必要なチップ間のマージンを確保することが考えられる。
しかしながら、2400dpiやそれ以上のものに対応するためのLEDアレイチップとしては、チップに配置されている個々の素子を独立に駆動するための配線数が膨大になるため、従来技術以上の更なる改良が求められている。
本発明は、上記課題に鑑みてなされたものであり、2400dpi以上の高密度LEDアレイチップにおいて、各発光点が独立に駆動可能な形態を実現することを目的とする。
本発明に係る発光素子アレイチップは、基板上に複数の発光素子が二次元配列してなる発光素子アレイチップである。そして、該発光素子アレイチップの形状は、2つの長辺と2つの短辺を含み、各長辺と各短辺とが互いに鋭角または鈍角をなして構成される平行四辺形である。
ここで、一つの共通電極に接続されている複数の前記発光素子が、前記長辺の方向に複数列、かつ前記短辺の方向に複数列並ぶことで1つのセグメントが形成され、前記セグメントが前記長辺の方向に沿って複数並ぶことで1つのブロックが形成されている。そして、前記ブロックが前記長辺の方向に沿って複数並ぶことにより発光素子アレイが形成されており、互いに異なる前記セグメントに属する複数の前記発光素子同士を電気的に接続する配線を有する。更に、前記配線には、ワイヤーボンディング用の電極パッドが形成されている。そして、前記発光素子アレイチップの端部にある前記ブロックに対応する前記電極パッドは、該発光素子アレイチップの形状を規定する前記長辺と前記短辺とが鋭角をなしている個所の該長辺の側に設けられていることを特徴とする。
また、本発明は、前記発光素子アレイチップを備え、かつ該発光素子アレイチップから放射される光を集光し結像するためのロッドレンズアレイを有することを特徴とする露光光源装置である。
本発明により、高密度LEDアレイ光源が実現できる。それと共に、チップの各ブロック内の各発光素子を独立駆動するために、時分割駆動のための駆動回路をワイヤーボンディングにより接続することが可能となり、高精細の露光光源を実現できる。なお、各ブロックは電気的に分離されるので、ブロックが異なる発光素子同士であれば同時駆動が可能である。
以下、本発明の実施の形態について図面を参照しながら説明する。
図1は本実施形態のチップの上面図であり、複数の二次元配列した発光点および電極が基板上に形成された、2400dpi発光素子アレイチップ1の端部の模式図である。発光素子アレイチップとは、既述のLEDアレイチップを含む概念であり、LEDに限らず、レーザ素子であってもよい。
図1において、符号1は、基板上に複数の発光素子がアレイ状に並んだ発光素子アレイチップである。符号2は、8セグメント(64発光素子)からなるブロックを示している。符号3は、各セグメントの共通電極(不図示)に接続しているワイヤーボンディング用の共有電極パッドである。符号4は、一方の電極を共通とする8素子からなる一つのセグメントを示している。符号5は、発光素子アレイチップ1の長手方向に沿って、4列に並ぶ発光点(発光素子)を示している。符号6は、異なるセグメントに属する発光素子同士を接続するための配線である。符号7は、該配線6に接続しているワイヤーボンディング用の電極パッドである。なお、発光素子アレイチップに設けられるブロック数、セグメント数、セグメント内の発光素子の数は、適宜定められるものである。
本実施形態は、図1に示したように、基板上に複数の発光素子が二次元配列してなる発光素子アレイチップに関するものである。そして、該発光素子アレイチップの形状は、2つの長辺(図1の符号11、符号12)と、2つの短辺(図1の符号13)を含み構成される平行四辺形である。ここで、平行四辺形には長方形は含まれず、各長辺と各短辺とは鋭角または鈍角をなす。複数のブロック2が前記長辺11に沿った方向である長辺方向に並んでおり、前記ブロック2は、複数のセグメント4が前記長辺方向に沿って並んでいる。そして、前記ブロックが前記長辺の方向に沿って複数並ぶことにより発光素子アレイが形成されている。
ここで、前記セグメント4においては、一つの共通電極に接続されている複数の発光素子が、前記長辺方向に複数列、かつ前記短辺方向に複数列並んでいる。図1では、長辺方向に4列、短辺方向に2列並んでいる。
前記セグメント4には、互いに異なるセグメントに属する複数の前記発光素子同士を電気的に接続する配線6が設けられている。前記配線6には、ワイヤーボンディング用の電極パッド7が形成されている。前記発光素子アレイチップの端部にある前記ブロックに対応する前記電極パッド7は、前記発光素子アレイチップ1の形状を規定する前記長辺と前記短辺とが鋭角をなしている個所の長辺11側に設けられている。特に、前記発光素子アレイチップの端部に位置する電極パッドは、前記長辺と前記短辺とが鋭角をなしている頂点近傍の該長辺側に設けられているのがよい。ここで、鋭角には、90度未満の角度が含まれるものである。鋭角には、例えば、85度から30度、あるいは70度から45度が含まれるが、当該角度を有するアレイチップが形成できる限り特に制限されるものではない。なお、鈍角とは、平行四辺形構造が実現できる限り、上記鋭角に対応して定まるものである。
以上のような構成にすることにより、発光素子アレイチップ1の形状を(長方形ではない)平行四辺形とすることにより得られる領域を十分に活用した実装が可能である。
なお、前記発光素子アレイチップ1から放射される光を集光し結像するためのロッドレンズアレイ3000を図5に示すように配線基板5000上のチップ4000に対向して配置することで、露光光源装置を実現することができる。図5において、符号5000は配線基板であり、符号4000は上述のチップであり、符号3050はドライバICであり、符号3000はロッドレンズアレイである。
ここで、同一のブロック2内に存在する複数の前記発光素子は、時分割で駆動することができる。また、互いに異なるブロックに属する各発光素子は、同時に駆動することができる。
本実施形態では、発光素子(発光点)がアレイチップの長辺に沿って複数列で構成されており、長辺に対して短辺は第一列目の発光点から第四列目の発光点の配列方向に傾斜している。すなわち、アレイチップの形状は平行四辺形形状となっている。この構成により、同一発光点列では、発光点のピッチが4倍になるので、チップの接続部(図2における符号299)におけるチップダイシングのマージンを十分確保することができる。
図2は、チップ端近傍の拡大図であり、1つのセグメント24の発光素子アレイチップが隣り合っている(符号201と符号202とで指示されているアレイチップ)様子が示されている。そこでは、複数(本実施形態では8個)の発光点25が1つの電極(不図示)を共有する。すなわち、図1と同じように、1つの電極を共有する複数の発光点25の集まりを1つのセグメント24としている。
そして、その共有される電極はワイヤーボンディング用の共有電極パッド23に接続されている。複数のセグメントのそれぞれから(通常は1つづつ)選択された各発光点の個別電極が少なくとも1つ(通常は1セグメントあたりの発光点の数と同数)の配線26によって接続されて1つのブロックを構成する。各配線26には、それぞれワイヤーボンディング用の電極パッド27が形成されている。
そして、図3および図4のように、ブロックはアレイチップの長手方向に沿って連続して直線的に複数形成されている。アレイチップの両端部にあるブロック内の複数のセグメント4に接続する配線6およびワイヤーボンディング用の電極パッド7は、平行四辺形形状をしたチップの鋭角である頂点近傍の長辺側に設けられる。その際、チップ端に配置しているブロック以外のブロックでは、セグメント間の配線6および電極パッド7は、図3に示されているようにチップ端のブロックと同じ側に配置されてもよいし、図4のように反対側に配置されてもよい。
上記のように、アレイチップ端部に位置するブロックのセグメント間の接続配線が平行四辺形形状をしたチップの鋭角である頂点近傍の長辺側に設けられることにより、アレイチップ端部においても、余計な隙間をつくることなく発光点を整列させることができる。したがって、複数のアレイチップ間においても所定のピッチの発光点を実現することが可能である。
図1のブロック2において、左端のセグメント4の共通電極パッド3と配線6に接続された電極パッド7の左から順に電圧を印加することにより、左端セグメントの対応する発光点が順に点灯する。同様に、左から2番目のセグメントの共通電極パッドを選択すれば、2番目のセグメントを点灯できる。このように、ブロック内の任意の発光点は、時分割で独立に駆動できる。なお、各ブロックは電気的に分離されるので、異なるブロックに属する発光点であれば同時駆動が可能である。
上記説明の2400dpiのLEDアレイチップをA4サイズに渡って一列に配列して用いるとともに駆動ICや制御回路、感光ドラム上に結像するための光学系を配置することにより、2400dpiのLEDアレイ光源装置が実現できる。それはプリンタや複写機の露光用光源装置として利用できる。
以下、本発明の実施例について図面を参照しながら説明する。しかし、本発明はこれから述べる例に限定されることはない。
まず、公知の方法によりGaAs基板上に、n−GaAs層、n−AlGa1−xAs層、p−AlGa1−yAs層、p−AlGa1−xAs層、p−GaAs層(y<x)を順次エピタキシャル成長させる。
エピタキシャル成長層の不純物濃度や厚さは、デバイスの設計に依存するが、典型的な構成は以下の通りである。
n−GaAs層:0.05〜0.5μm;Siドーピング
n−Al0.35Ga0.65As層:〜1μm;Siドーピング
p−Al0.13Ga0.87As層:〜0.5μm;Cドーピング
p−Al0.35Ga0.65As層:〜1μm;Cドーピング
p−GaAs層:0.1〜0.5μm;Cドーピング
続いて、このエピタキシャル層に公知の技術を用いて、半導体プロセスにより二次元配列した面発光型LEDを形成する。
ウエハプロセス終了後に、ダイシング装置により半導体チップに分離するが、半導体チップのサイズは、長辺方向の長さ約8.14mm、短辺方向の幅約0.8mmに切り出した。
図1は、2400dpiLEDアレイチップ1の端部の模式図であり、アレイチップ1には、時分割駆動により各発光点を独立に発光させるための配線やワイヤーボンディングパッドも設けられている。発光点は半導体チップのチップ長辺に沿って複数段で構成されており、長辺に対して短辺は第一列目の発光点から第四列目の発光点の配列方向に傾斜しており、チップ形状は平行四辺形形状をなしている。
図2は、チップ端近傍の拡大図であり、LEDの発光点の大きさは約5μmで、配列パターンはチップの長辺方向に10.6μmピッチ、長辺と垂直方向に21.2μmピッチの4列とした。これにより、同じ列における発光点のピッチは、4倍の42.4μmとなる。したがって、図2に示すように、チップダイシングを行った面が相対する位置で、ダイシングのマージン、チップの配列実装スペース、ダイシングによる発光点へのダメージ回避のための距離確保が可能になる。
8個の発光点5は一方の電極を共有し、セグメント4を構成する。その共有電極はワイヤーボンディング用の共有電極パッド3に接続されている。8個のセグメントのそれぞれから選択された各1素子の個別電極が配線6によって接続されてブロック2を構成する。各配線には、それぞれワイヤーボンディング用の電極パッド7が形成されている。チップ端にあるブロック内の8個のセグメントに接続する配線6およびワイヤーボンディング用の電極パッド7は、平行四辺形形状のチップの鋭角である角側に設けられる。
図3は、LEDアレイチップの全体模式図である。図3に示してあるように、チップ長手方向の両端部に配置しているブロックでは、セグメント間の配線6は、平行四辺形形状のチップの鋭角である角側に配置されている。
図1のブロック2において、左端のセグメント4の共通電極パッド3と配線6に接続された電極パッド7の左から順に電圧を印加することにより、左端セグメントの対応する発光点が順に点灯する。同様に、左から2番目のセグメントの共通電極パッドを選択すれば、2番目のセグメントを点灯できる。このように、ブロック内の任意の発光点は、時分割で独立に駆動できる。なお、各ブロックは電気的に分離されるので、ブロックが異なる発光点であれば同時駆動が可能である。
これまで、本発明について実施形態を用いて記載してきたが、本発明は上述の実施形態に限定されるものではない。本発明の範囲は、添付の特許請求の範囲に記載した請求項にしたがうのであり、全ての変更および同等の構造および機能を包含することが可能な最も広い解釈と一致する。
本発明の一実施形態である二次元配列LEDアレイチップ端部のパターン概略図である。 互いに隣接する本発明の一実施形態であるアレイチップ端部の拡大図である。 本発明の一実施形態であるアレイチップの配線の配置を示す概略図である。 本発明の一実施形態であるアレイチップの別の配線の配置を示す概略図である。 本発明の一実施形態である露光光源装置の概略図である。 従来技術を示す概略図である。
符号の説明
1 発光素子アレイチップ
2 8セグメント(64発光素子)からなるブロック
3 ワイヤーボンディング用の共有電極パッド
4 8素子からなるセグメント
5 発光点(発光素子)
6 異なるセグメントに属する発光素子の電極を接続する配線
7 ワイヤーボンディング用の電極パッド
11 長辺
12 長辺
13 短辺
23 ワイヤーボンディング用の共有電極パッド
24 8素子からなるセグメント
25 発光点(発光素子)
26 異なるセグメントに属する発光素子の電極を接続する配線
27 ワイヤーボンディング用の電極パッド
201 発光素子アレイチップ
202 発光素子アレイチップ
299 接続部
1000 チップ
1001 チップ
1002 チップ
1010 発光点
1500 接続部
1600 チップの短辺
1999 チップの長手方向
3000 ロッドレンズアレイ
3050 ドライバIC
4000 発光素子チップアレイ
5000 配線基板

Claims (4)

  1. 基板上に複数の発光素子が二次元配列してなる発光素子アレイチップであって、
    該発光素子アレイチップの形状は、2つの長辺と2つの短辺を含み、各長辺と各短辺とが互いに鋭角または鈍角をなして構成される平行四辺形であり、
    一つの共通電極に接続されている複数の前記発光素子が、前記長辺の方向に複数列、かつ前記短辺の方向に複数列並ぶことで1つのセグメントが形成され、
    前記セグメントが前記長辺の方向に沿って複数並ぶことで1つのブロックが形成され、
    前記ブロックが前記長辺の方向に沿って複数並ぶことにより発光素子アレイが形成されており、
    互いに異なる前記セグメントに属する複数の前記発光素子同士を電気的に接続する配線を有し、
    前記配線には、ワイヤーボンディング用の電極パッドが形成されており、
    前記発光素子アレイチップの端部にある前記ブロックに対応する前記電極パッドは、前記発光素子アレイチップの形状を規定する前記長辺と前記短辺とが鋭角をなしている個所の該長辺の側に設けられていることを特徴とする発光素子アレイチップ。
  2. 請求項1に記載の発光素子アレイチップを備え、かつ該発光素子アレイチップから放射される光を集光し結像するためのロッドレンズアレイを有することを特徴とする露光光源装置。
  3. 同一の前記ブロック内に存在する複数の前記発光素子は、時分割で駆動されることを特徴とする請求項2に記載の露光光源装置。
  4. 互いに異なる前記ブロックに属する各発光素子は、同時に駆動されることを特徴とする請求項2または3に記載の露光光源装置。
JP2008019209A 2007-02-16 2008-01-30 発光素子アレイチップおよび露光光源装置 Expired - Fee Related JP5127481B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008019209A JP5127481B2 (ja) 2007-02-16 2008-01-30 発光素子アレイチップおよび露光光源装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007036360 2007-02-16
JP2007036360 2007-02-16
JP2008019209A JP5127481B2 (ja) 2007-02-16 2008-01-30 発光素子アレイチップおよび露光光源装置

Publications (2)

Publication Number Publication Date
JP2008227467A true JP2008227467A (ja) 2008-09-25
JP5127481B2 JP5127481B2 (ja) 2013-01-23

Family

ID=39706482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008019209A Expired - Fee Related JP5127481B2 (ja) 2007-02-16 2008-01-30 発光素子アレイチップおよび露光光源装置

Country Status (2)

Country Link
US (1) US20080198592A1 (ja)
JP (1) JP5127481B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013172163A1 (ja) * 2012-05-16 2013-11-21 株式会社ブイ・テクノロジー 露光装置
JP2015193169A (ja) * 2014-03-31 2015-11-05 株式会社沖データ 半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472594B2 (en) * 2012-02-10 2016-10-18 Oculus Vr, Llc Light emitting diode chip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266329A (ja) * 1996-03-28 1997-10-07 Fuji Xerox Co Ltd 光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法
JPH10144955A (ja) * 1996-11-12 1998-05-29 Oki Electric Ind Co Ltd 発光素子アレイ及びその製造方法
JP2001024232A (ja) * 1999-07-12 2001-01-26 Nippon Sheet Glass Co Ltd 発光素子アレイ装置
JP2003069078A (ja) * 2001-08-22 2003-03-07 Sanyo Electric Co Ltd 発光素子および光プリントヘッド
JP2004023019A (ja) * 2002-06-20 2004-01-22 Sanyo Electric Co Ltd 発光素子アレイ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388696B1 (en) * 1997-05-28 2002-05-14 Oki Electric Industry Co., Ltd Led array, and led printer head
US6163036A (en) * 1997-09-15 2000-12-19 Oki Data Corporation Light emitting element module with a parallelogram-shaped chip and a staggered chip array
US20050151828A1 (en) * 2004-01-14 2005-07-14 Xerox Corporation. Xerographic printing system with VCSEL-micro-optic laser printbar

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266329A (ja) * 1996-03-28 1997-10-07 Fuji Xerox Co Ltd 光電変換素子アレイ装置、半導体発光素子アレイを用いた光源装置、およびその製造方法
JPH10144955A (ja) * 1996-11-12 1998-05-29 Oki Electric Ind Co Ltd 発光素子アレイ及びその製造方法
JP2001024232A (ja) * 1999-07-12 2001-01-26 Nippon Sheet Glass Co Ltd 発光素子アレイ装置
JP2003069078A (ja) * 2001-08-22 2003-03-07 Sanyo Electric Co Ltd 発光素子および光プリントヘッド
JP2004023019A (ja) * 2002-06-20 2004-01-22 Sanyo Electric Co Ltd 発光素子アレイ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013172163A1 (ja) * 2012-05-16 2013-11-21 株式会社ブイ・テクノロジー 露光装置
JP2013239626A (ja) * 2012-05-16 2013-11-28 V Technology Co Ltd 露光装置
JP2015193169A (ja) * 2014-03-31 2015-11-05 株式会社沖データ 半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置

Also Published As

Publication number Publication date
US20080198592A1 (en) 2008-08-21
JP5127481B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
US6163036A (en) Light emitting element module with a parallelogram-shaped chip and a staggered chip array
US5258629A (en) Light-emitting diode print head with staggered electrodes
US20010002139A1 (en) Image exposure apparatus and image forming apparatus with it
JP2005064104A (ja) 発光ダイオードアレイ
US6262540B1 (en) Semiconductor device and image formation apparatus using same
JP2009081341A (ja) 2次元面発光レーザアレイ
JP5625778B2 (ja) 発光チップ、発光装置、プリントヘッドおよび画像形成装置
JP5127481B2 (ja) 発光素子アレイチップおよび露光光源装置
JPH01225377A (ja) Ledアレイ
US8963125B2 (en) LED device, LED device array, and method of driving the LED device array
JP2016051815A (ja) 半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置
JP2000289250A (ja) Ledアレイチップおよびledアレイプリントヘッド
US6825866B2 (en) LED array architecture for high resolution printbars
JP2008066579A (ja) 発光制御方法および発光装置
JPH0542718A (ja) 半導体発光装置
JPS59164161A (ja) 発光ダイオ−ドアレイヘツド
JPH09252166A (ja) 半導体発光装置
JP2008227071A (ja) 半導体発光素子アレイチップ、その製造方法、及び露光光源装置
JP3093439B2 (ja) 半導体発光装置
JP5438308B2 (ja) パターン光発光装置
JP2000022215A (ja) Ledアレイ
JP2005184035A (ja) 半導体発光装置
JP3115576B2 (ja) 半導体発光装置
JP4947945B2 (ja) 発光ダイオードアレイ
JPH0381164A (ja) Ledアレイチップ

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees