JP2008219486A - パワーオン検知回路 - Google Patents

Abstract

【課題】簡易な回路により、消費電流を少なくした上で的確に入力電圧の立ち上がりを検知するためのパワーオン検知回路を提供する。
【解決手段】パワーオン検知回路ＰＤ１は、入力電圧から電流に変換する電圧変換回路ＣＮＶ１、パワーオンの検知信号を維持するラッチ回路ＬＣＨ１を含んで構成される。電圧変換回路ＣＮＶ１の出力電流は、接続ノードＮＤ１１を介して、電流源Ｉ１と容量Ｃ１とに供給される。この電流源Ｉ１は絶対温度に比例する電流を流す。電圧変換回路ＣＮＶ１の出力電流が、電流源Ｉ１の電流よりも大きくなった場合、容量Ｃ１をチャージし、接続ノードＮＤ１１をプルアップする。そして、接続ノードＮＤ１１の電圧に応じてラッチ回路ＬＣＨ１がオンしてパワーオン検知信号を出力する。
【選択図】図１

Description

本発明は、入力電圧が一定値に立ち上がったことを検知するパワーオン検知回路に関するものである。

一般に、パワーオンリセット回路（パワーアップ検出回路とも呼ばれる）は、電源が入力されるとき、半導体集積回路の内部構成部品、例えばフリップフロップ、ラッチ、カウンタ、レジスタ等を初期化させるためのリセット信号を発生する。

このため、電源電圧のレベルに応じて信号を出力する電圧降下検知回路も検討されている（例えば、非特許文献１参照。）。この電圧降下検知回路は、参照電圧電源とコンパレータとを備えており、電源電圧の分圧と参照電圧とを比較して電圧降下を検知する。このコンパレータの出力が、ｎチャンネルのＭＯＳトランジスタのゲート端子に供給される。これにより、ＭＯＳトランジスタが動作して、電圧降下を検知することができる。

また、バンドギャップリファレンス回路の立ち上がりを速めるために、リファレンス電圧をモニタする基準電圧モニタ回路も検討されている（例えば、特許文献１参照。）。この文献記載の基準電圧モニタ回路は、バンドギャップリファレンス回路を含み、外部から供給される外部電源電圧をもとに所定の基準電圧を生成する基準電圧発生回路と、基準電圧をもとに所定の内部電圧を生成する内部電圧生成回路とを備える。そして、コンパレータにおいて電源電圧の分圧とリファレンス電圧とを比較して、基準電圧の電位が所定値に達するまでの間、バンドギャップリファレンス回路の立ち上がりを速めるための制御信号を供給する。

また、リセット信号の生成時の動作の安定化を図るとともに、その生成後の電流消費の低減化を図るようにしたパワーオンリセット回路も検討されている（例えば、特許文献２参照。）。この文献記載のパワーオンリセット回路では、電源の投入時に電源の立ち上がりレベルが所定値になったことを検出する検出回路と、２つのインバータの入出力を相互に接続して２つの安定状態を持つフリップフロップ回路とを備える。そして、フリップフロップ回路は、電源の投入時に初期化され、検出回路の検出レベルが所定値になったときに信号が反転する。
特開２０００−３３９９６２号公報（図１） 特開２００１−２９２０５４号公報（図１） National Semiconductor "LMS33460 3V Under Voltage Detector" 、［online］、［平成１９年１月１４日検索］、インターネット＜ＵＲＬ：http://www.national.com/ds/LM/LMS33460.pdf＞

従来、上述のように、入力電圧が正しい電圧になったことを検出する回路が検討されているが、非特許文献１に記載の技術のように、正確に測定するためには消費電流が大きくなってしまう。特許文献１に記載の技術では、基準電圧モニタ回路のコンパレータにおいて常に電流が消費されて、消費電力が大きくなる。また、電源電圧の分圧とリファレンス電圧とを比較するため、正確性を期すことができない。

特許文献２に記載の技術では、検出回路は二つのトランジスタで構成されており、これらのトランジスタの閾値電圧を用いている。従って、比較的簡単な回路で消費電力も小さ
くできるが、トランジスタの製造バラツキや環境温度により閾値が変動した場合、正確な電圧を検知することができない。また、フリップフロップ回路においては、容量（Ｃ２）を介して電源電圧（ＶＤＤ）が供給される。このため、この電源電圧が一定の速度以上で立ち上がることを前提としている。

本発明は、簡易な回路により、消費電流を少なくした上で的確に入力電圧の立ち上がりを検知するためのパワーオン検知回路を提供することにある。

上記問題点を解決するために、本発明は、入力電圧を、絶対温度に比例する変換電流に変換して出力する変換手段と、前記変換手段の変換電流が供給される第１接続ノードと、前記第１接続ノードから変換電流が供給されて絶対温度に比例する第１電流を流すとともに、前記入力電圧が目標電圧になった場合の変換電流の値に一致する第１電流を出力する第１電流源と、前記第１接続ノードに接続された第１フィルタと、前記第１電流の値が前記変換電流の値を超えた場合に、前記第１フィルタにより生成される前記第１接続ノードの電位に対応してパワーオン検知信号を出力し保持するラッチ手段とを備えたことを要旨とする。これにより、第１接続ノードが環境温度に左右されない。従って、環境温度に依存することなく、入力電圧のパワーオンを検知することができる。

本発明のパワーオン検知回路において、前記ラッチ手段は、前記第１電流の値が前記変換電流の値を超えた場合にフィードバック信号を出力し、前記フィードバック信号に応じて前記第１接続ノードの電位をプルアップすることを要旨とする。これにより、入力電圧のパワーオンを検知することができる。

本発明のパワーオン検知回路において、前記ラッチ手段は、前記第１電流の値が前記変換電流の値を超えた場合にフィードバック信号を出力して前記変換手段に供給し、前記変換手段は、前記フィードバック信号に応じて前記変換電流の出力を停止することを要旨とする。これにより、変換手段における消費電力を低減することができる。

本発明のパワーオン検知回路において、前記ラッチ手段は、前記第１電流の値が前記変換電流の値を超えた場合にフィードバック信号を出力し、前記第１接続ノードと前記第１電流源との間には、前記フィードバック信号が供給されるスイッチ手段を設け、前記スイッチ手段は、前記フィードバック信号に応じて前記第１電流源への前記変換電流の供給を停止することを要旨とする。これにより、すべての変換電流が第１接続ノードに供給され、第１接続ノードのプルアップを加速する。従って、過渡的にラッチ手段において消費される電流を低減することができる。

本発明のパワーオン検知回路において、前記ラッチ手段は、リセット信号に応じて前記第１接続ノードの電位を共通電位にして、パワーオン検知信号の出力を停止するリセット手段を更に備えたことを要旨とする。これにより、パワーオン検知回路をリセットすることができる。

本発明のパワーオン検知回路において、前記第１接続ノードには、第２電流値の電流を供給可能な第２電流源と、前記第２電流値より小さい第３電流値の電流を流す第３電流源及びスイッチ素子とを備えた電流コンパレータが接続され、前記電流コンパレータの出力電流は第２接続ノードを介して第２フィルタに接続され、前記第１接続ノードの電位により、前記電流コンパレータのスイッチ素子を駆動して、前記第１接続ノード及び前記第２電流源から供給される合成電流を前記第３電流源に流し、前記ラッチ手段は、前記合成電流の値が前記第３電流値を超えた場合、前記第２フィルタにより生成される前記第２接続ノードの電位に対応して出力されるパワーオン検知信号の出力を保持することを要旨とす
る。これにより、第２接続ノードの電位の立ち上がりを、電流コンパレータ及び第２フィルタとを用いて急峻にすることができる。

本発明のパワーオン検知回路において、前記ラッチ手段は、リセット信号に応じて前記第２接続ノードの電位を共通電位にして、パワーオン検知信号の出力を停止するリセット手段を更に備えたことを要旨とする。これにより、パワーオン検知回路をリセットすることができる。

本発明によれば、簡易な回路により、消費電流を少なくした上で的確に入力電圧の立ち上がりを検知することができる。

（第１の実施形態）
以下、本発明を具体化したパワーオン検知回路の一実施形態を図１〜図２に従って説明する。本実施形態のパワーオン検知回路ＰＤ１は、図１に示すように、電源ラインＬ１と、共通ラインとしての接地ラインＬ０とが接続される。電源ラインＬ１には電源電圧ＶＣＣが供給される。更に、このパワーオン検知回路ＰＤ１には、入力電圧Ｖ０が供給される。この入力電圧Ｖ０は、メインの基準電圧回路で生成された基準電圧である。

＜回路構成＞
このパワーオン検知回路ＰＤ１は、電圧から電流に変換する変換手段としての電圧変換回路ＣＮＶ１と、パワーオンの検知信号を維持するラッチ手段としてのラッチ回路ＬＣＨ１を含んで構成される。

入力電圧Ｖ０は、抵抗（Ｒ１、Ｒ２）に分割されて、電圧Ｖｂｇを生成する。この電圧ＶｂｇはトランジスタＢ１のベース端子に入力される。このトランジスタＢ１は、ｎｐｎ型のバイポーラトランジスタによって構成される。トランジスタＢ１のコレクタ端子はトランジスタＭ１のドレイン端子、ゲート端子及びトランジスタＭ２のゲート端子に接続される。トランジスタ（Ｍ１、Ｍ２）は、それぞれｐチャンネル型（第１導電型）のＭＯＳ構造のトランジスタによって構成される。このトランジスタ（Ｍ１、Ｍ２）のソース端子は、それぞれ電源ラインＬ１に接続される。そして、トランジスタＭ１とトランジスタＭ２とは、カレントミラー回路を構成する。

トランジスタＢ１のエミッタ端子は抵抗Ｒ３に接続される。トランジスタＢ１のベース端子には、バンドギャップ電圧（またはバンドギャップ電圧に近い電圧）を印加する。この場合、ベース・エミッタ電圧の温度特性のため、抵抗Ｒ３には、ＰＴＡＴ（Proportional To Absolute Temperature）電流が流れる。一方、各電流源もＰＴＡＴ電流を供給する電流源を用いているため、所定の温度でコレクタ電流と各電流源の電流とがバランスしていれば、他の温度でもバランスすることになる。このバランス状態から、わずかでも入力電圧が大きくなれば、環境温度に関わらず、各電流源の電流よりもコレクタ電流の方が大きくなる。

ここで、基準電圧となる入力電圧Ｖ０がパワーオンした場合の電圧が入力された場合、目標電圧としてのバンドギャップ電圧が生成されるように抵抗（Ｒ１、Ｒ２）が設定されている。そして、トランジスタＢ１のコレクタ電流は温度依存性を有することになる。

抵抗（Ｒ２、Ｒ３）は、トランジスタＭ４のドレイン端子に接続される。このトランジスタＭ４は、ｎチャンネル型（第１導電型）のＭＯＳ構造のトランジスタによって構成される。このトランジスタＭ４のソース端子は、接地ラインＬ０に接続される。

このような抵抗（Ｒ１、Ｒ２、Ｒ３）、トランジスタＢ１、トランジスタ（Ｍ１、Ｍ２）、及びトランジスタＭ４は、入力電圧Ｖ０を変換電流（トランジスタＭ２の電流ｉＭ２）に変換する電圧変換回路ＣＮＶ１として機能する。

この電圧変換回路ＣＮＶ１の出力電流は、第１電流源としての電流源Ｉ１及び第１フィルタとしての容量Ｃ１に供給される。具体的には、電圧変換回路ＣＮＶ１のトランジスタＭ２のドレイン端子は、第１接続ノード（ＮＤ１１）を介して、トランジスタＭ３のドレイン端子及び容量Ｃ１に接続される。この容量Ｃ１は、入力電圧Ｖ０の立ち上がりの検知にディレイを設けて、立ち上がり時のノイズによる誤検知の抑制のためのフィルタとして機能する。

トランジスタＭ３は、第１電流源への変換電流の供給を停止するスイッチ手段として機能し、ｎチャンネル型のＭＯＳ構造のトランジスタによって構成される。このトランジスタＭ３のソース端子は電流源Ｉ１を介して接地ラインＬ０に接続される。この電流源Ｉ１は、絶対温度に比例する電流ｉ１（第１電流）を流す電流ＰＴＡＴ（Proportional To Absolute Temperature）回路により構成される。そして、電流ｉ１は、トランジスタＢ１のベース端子に入力される電圧Ｖｂｇがバンドギャップ電圧になった場合に流れるコレクタ電流（電流ｉＭ２）の値と同じになるように構成する。この場合、コレクタ電流と抵抗Ｒ３による電圧が、電流源Ｉ１の電圧とが同じ温度特性を有し、環境温度に影響されないため、接続ノードＮＤ１１の電圧が立ち上がりを決定するポイントとして機能する。

更に、この接続ノードＮＤ１１は、リセット手段としてのトランジスタＭ７のドレイン端子に接続される。
このトランジスタＭ７は、ｎチャンネル型のＭＯＳ構造のトランジスタによって構成される。このトランジスタＭ７のソース端子は、接地ラインＬ０に接続される。

更に、接続ノードＮＤ１１は、電源ラインＬ１に、直列に接続された二つのトランジスタ（Ｍ５、Ｍ６）を介して接続される。トランジスタ（Ｍ５、Ｍ６）は、いずれもｐチャンネル型のＭＯＳ構造のトランジスタによって構成される。具体的には、トランジスタＭ５のソース端子が、電源ラインＬ１に接続され、このトランジスタＭ５のドレイン端子はトランジスタＭ６のソース端子に接続される。そして、トランジスタＭ６のドレイン端子が、接続ノードＮＤ１１に接続される。

トランジスタ（Ｍ６、Ｍ７）のゲート端子には、リセット信号ＲＳＴが入力される。通常は、トランジスタ（Ｍ６、Ｍ７）のゲート端子はローレベルの信号が入力されており、トランジスタＭ７はオフしている。そして、パワーオン検知回路ＰＤ１のリセットを行なう場合には、リセット信号ＲＳＴをハイレベルにする。この場合、トランジスタＭ６はオフするとともに、トランジスタＭ７はオンする。

更に、接続ノードＮＤ１１は、インバータＩＮＶ１の入力端子に接続される。インバータＩＮＶ１の出力端子は、トランジスタ（Ｍ５、Ｍ３、Ｍ４）のゲート端子及びインバータＩＮＶ２の入力端子に接続される。このインバータＩＮＶ１の出力をフィードバック信号として用いる。

そして、このインバータＩＮＶ２の出力端子の出力電圧Ｖ１が、パワーオン検知回路ＰＤ１のパワーオン検知信号として出力される。本実施形態においては、トランジスタ（Ｍ３、Ｍ５、Ｍ６、Ｍ７）及びインバータ（ＩＮＶ１、ＩＮＶ２）が、ラッチ回路ＬＣＨ１として機能する。

＜動作＞
このパワーオン検知回路ＰＤ１の動作を図２を用いて説明する。ここで、図２（ａ）は入力電圧Ｖ０、図２（ｂ）は電流（ｉ１、ｉＭ２）、図２（ｃ）は接続ノードＮＤ１１の電圧ＶＮＤ１１、図２（ｄ）は出力電圧Ｖ１の各時間依存性を示す。

時刻ｔ１０において、入力電圧Ｖ０が共通電位（０Ｖ）から上昇する場合を想定する。この場合、入力電圧Ｖ０は、抵抗（Ｒ１、Ｒ２）により分割された電圧がトランジスタＢ１のベース端子に供給される。入力電圧Ｖ０が所定電圧に達してトランジスタＢ１がオンしない限り、トランジスタＭ１には電流が流れない。

トランジスタＢ１のオンした場合、トランジスタＭ１がコレクタ電流を供給し始める。そして、カレントミラーを構成するトランジスタＭ２も、トランジスタＢ１のコレクタ電流と同じ値の電流ｉＭ２を、接続ノードＮＤ１１に供給し始める。

この電流ｉＭ２は、最初、電流源Ｉ１の電流ｉ１よりも小さいため、すべて電流源Ｉ１を介して接地ラインＬ０に流れ込む。このため、容量Ｃ１には電荷がチャージされない。
時刻ｔ１１において、電流ｉＭ２が電流ｉ１より大きくなった場合に、余った電流（ｉＭ２−ｉ１）が接続ノードＮＤ１１を介して容量Ｃ１に供給されて、接続ノードＮＤ１１の電圧を上昇させる。このときの昇圧の傾きは、〔（ｉＭ２−ｉ１）／Ｃ１〕となる。

そして、時刻ｔ１２において、パワーオンし、入力電圧Ｖ０、電流ｉＭ２は一定値になる。
更に、時刻ｔ１３において、接続ノードＮＤ１１の電圧ＶＮＤ１１が、インバータＩＮＶ１の閾値電圧Ｖｔｈを超えた場合に、インバータＩＮＶ１の出力はローレベルに、インバータＩＮＶ２の出力電圧Ｖ１がハイレベルになり始める。この場合、インバータＩＮＶ１の出力（ローレベル）が供給されるトランジスタＭ３がオフし始める。これにより、トランジスタＭ２の電流ｉＭ２は、すべて容量Ｃ１に供給されて接続ノードＮＤ１１のプルアップに利用される。

更に、インバータＩＮＶ１の出力が供給されるトランジスタＭ５がオンし始める。これにより、電源ラインＬ１からの電圧がトランジスタ（Ｍ５、Ｍ６）を介して、接続ノードＮＤ１１に供給される。

この結果、時刻ｔ１４において、接続ノードＮＤ１１の電圧が急激にプルアップされて、電源電圧ＶＣＣにクランプされる。これにより、インバータＩＮＶ２の出力電圧Ｖ１が確実にハイレベルになる。

更に、インバータＩＮＶ１の出力（ローレベル）が供給されるトランジスタＭ４がオフして、トランジスタＭ１を流れる電流ｉＭ１は遮断される。
なお、このパワーオン検知回路ＰＤ１をリセットする場合には、リセット信号ＲＳＴをハイレベルにする。この場合、トランジスタＭ６がオフするとともに、トランジスタＭ７がオンするため、接続ノードＮＤ１１がローレベルになる。この結果、インバータＩＮＶ１の入力がローレベルとなり、その出力がハイレベルになる。そして、ハイレベルの信号が入力されたインバータＩＮＶ２の出力電圧Ｖ１がローレベルになってリセットされる。

上記実施形態のパワーオン検知回路によれば、以下のような効果を得ることができる。
（１） 基準電圧回路の温度特性には、「弓形」、「Ｓ字型」、「折れ線型」等、いくつかのパターンが知られている。ここで、基準電圧回路が「弓型」の特性であり、パワーオン検知回路が「Ｓ字型」の特性の場合には、一部の温度範囲で特性が一致したとしても、他の温度範囲ではずれることになる。上記実施形態では、バンドギャップ検出入力回路
（トランジスタと抵抗）をメインの基準電圧回路と同等にして、この電流源からカレントミラー回路により取り出す。これにより、メインの基準電圧回路とパワーオン検知回路の温度特性を広い温度範囲で一致させてパワーオン検知の精度を向上させることができる。また、比較的に規模の小さな回路構成で、パワーオン検知を実現することができる。

（２） 上記実施形態では、インバータＩＮＶ１の出力（ローレベル）が供給されるトランジスタＭ４がオフして、トランジスタＭ１を流れる電流ｉＭ１は遮断される。これにより、パワーオンした場合には、消費電力の低減を図ることができる。

（３） 上記実施形態では、入力電圧Ｖ０は、抵抗（Ｒ１、Ｒ２）に分割されて、電圧Ｖｂｇを生成する。この場合、入力電圧Ｖ０としてパワーオンした場合の電圧が入力された場合、バンドギャップ電圧が生成されるように抵抗（Ｒ１、Ｒ２）が設定されている。この場合、コレクタ電流Ｉ（ｃ）は絶対温度に比例する。また、カレントミラーを構成するトランジスタＭ２からも、このコレクタ電流Ｉ（ｃ）と同じ電流値の電流ｉＭ２が、接続ノードＮＤ１１を介して、電流ＰＴＡＴ回路からなる電流源Ｉ１に供給される。これにより、環境温度に依存することなく、入力電圧のパワーオンを検知することができる。

（４） 上記実施形態では、電流ｉＭ２が、電流ｉ１より大きくなった場合に、余った電流（ｉＭ２−ｉ１）が接続ノードＮＤ１１を介して容量Ｃ１に供給されて、接続ノードＮＤ１１の電圧を上昇させる。これにより、入力電圧Ｖ０の立ち上がりから遅れてパワーオン検知信号を出力する。パワーオン検知信号を出力する検知電圧（Ｖｓ）が入力電圧Ｖ０の最終電圧（Ｖｆ）より「Ｖｅ」だけ低いとすると、検知した時点ではまだ最終電圧（Ｖｆ）になっていない。最終電圧（Ｖｆ）になるのは、最終電圧（Ｖｆ）と検知電圧（Ｖｓ）との差分を、入力電圧Ｖ０の傾きで割った値（時間Ｔｄ）だけ経過した後になる。本願発明の構成では、容量Ｃ１があるため、パワーオン検知信号が出力されるまで所定時間（Ｔｆ）を要する。ここで、Ｔｆ＞Ｔｄの場合には、パワーオン検知信号を出力されたときに、最終電圧（Ｖｆ）に達していることになる。従って、この範囲で精度を粗くしても確実にパワーオンを検知することができる。

また、入力電圧Ｖ０にノイズが重畳した場合にも、このノイズが反映された電流ｉＭ２の成分は容量Ｃ１によってフィルタリングされる。これにより、ノイズによってパワーオンの誤検知を抑制することができる。

（第２の実施形態）
次に、本発明を具体化した第２の実施形態を図３〜図４にしたがって説明する。第２の実施形態においては、第１の実施形態に対して電流比較回路ＣＭＰ２を設けた構成であるため、同様の部分についてはその詳細な説明を省略する。

＜回路構成＞
このパワーオン検知回路ＰＤ２は、電圧から電流に変換する変換手段としての電圧変換回路ＣＮＶ２、パワーオンの検知信号維持するラッチ手段としてのラッチ回路ＬＣＨ２及び電流コンパレータとしての電流比較回路ＣＭＰ２を含んで構成される。

電圧変換回路ＣＮＶ２は、第１の実施形態における電圧変換回路ＣＮＶ１に対応する構成を備える。ただし、第２の実施形態の電圧変換回路ＣＮＶ２は、電圧変換回路ＣＮＶ１におけるトランジスタＭ４を用いていない。

第１の実施形態と同様に、電圧変換回路ＣＮＶ２のトランジスタＭ２のドレイン端子は、第１接続ノードとしての接続ノードＮＤ２１（第１の実施形態の接続ノードＮＤ１１に対応）を介して、トランジスタＭ３のドレイン端子及び容量Ｃ１に接続される。このトラ
ンジスタＭ３のソース端子は電流源Ｉ１を介して接地ラインＬ０に接続される。

更に、この接続ノードＮＤ２１は、電流コンパレータにおけるスイッチ素子としてのトランジスタＭ１１のソース端子と、第２電流源としての定電流源Ｉ２の接続ノードに接続される。定電流源Ｉ２は、電源ラインＬ１に接続されて、電流ｉ２（第２電流値に対応）を供給する。トランジスタＭ１１は、ｐチャンネル型のＭＯＳ構造のトランジスタによって構成される。このトランジスタＭ１１のゲート端子には、電圧ＶＰが供給される。

また、トランジスタＭ１１のドレイン端子は、第２接続ノードとしての接続ノードＮＤ２２を介してトランジスタＭ１２のドレイン端子に接続される。トランジスタＭ１２は、ｎチャンネル型のＭＯＳ構造のトランジスタによって構成される。このトランジスタＭ１２のソース端子は、第３電流源としての定電流源Ｉ３を介して接地ラインＬ０に接続される。ここで、定電流源Ｉ２の電流ｉ２の値と定電流源Ｉ３の電流ｉ３（第３電流値に対応）の値とは同じで、電流源Ｉ１の電流ｉ１の値より小さくする。

更に、接続ノードＮＤ２２は、インバータＩＮＶ１の入力端子に接続される。インバータＩＮＶ１の出力端子は、トランジスタ（Ｍ３、Ｍ１２）のゲート端子及びインバータＩＮＶ２の入力端子に接続される。

更に、接続ノードＮＤ２２は、リセット手段としてのトランジスタＭ１３のドレイン端子と、第２フィルタとしての容量Ｃ２に接続される。トランジスタＭ１３は、ｎチャンネル型のＭＯＳ構造のトランジスタによって構成される。このトランジスタＭ１３のソース端子は接地ラインＬ０に接続され、ゲート端子にはリセット信号ＲＳＴが入力される。
第２の実施形態においては、トランジスタ（Ｍ１１、Ｍ１２）及び定電流源（Ｉ２、Ｉ３）が、電流比較回路ＣＭＰ２として機能する。

＜動作＞
このパワーオン検知回路ＰＤ２の動作を図４を用いて説明する。ここで、図４（ａ）は入力電圧Ｖ０、図４（ｂ）は電流（ｉ１、ｉＭ２）、図４（ｃ）は接続ノードＮＤ２１の電圧ＶＮＤ２１、図４（ｄ）は接続ノードＮＤ２２の電圧ＶＮＤ２２、図４（ｅ）は出力電圧Ｖ１の各時間依存性を示す。

定電流源Ｉ２の電流ｉ２と定電流源Ｉ３の電流ｉ３とが同じで、電流源Ｉ１の電流ｉ１がこれらに比べて大きい場合、パワーオン検知回路ＰＤ２においては、入力電圧のパワーオンを検知するまでは、定電流源Ｉ２の電流ｉ２が電流源Ｉ１を介して接地ラインＬ０に流れ込む。

ここで、時刻ｔ２０において、入力電圧Ｖ０が０ボルトから上昇する場合を想定する。
第１の実施形態と同様に、トランジスタＢ１のオン電圧を超えた場合、トランジスタＭ１がコレクタ電流を供給し始める。そして、カレントミラーを構成するトランジスタＭ２も、トランジスタＢ１のコレクタ電流と同じ値の電流ｉＭ２を、接続ノードＮＤ２１に供給し始める。

時刻ｔ２１において、トランジスタＭ２の電流ｉＭ２と電流ｉ２との合計値が電流ｉ１より大きくなった場合、余った電流（ｉＭ２＋ｉ２−ｉ１）が容量Ｃ１に供給されて、接続ノードＮＤ２１の電圧ＶＮＤ２１を上昇させる。このときの昇圧の傾きは、〔（ｉＭ２＋ｉ２−ｉ１）／Ｃ１〕となる。

そして、時刻ｔ２２において、パワーオンし、入力電圧Ｖ０、電流ｉＭ２は一定値になる。
更に、時刻ｔ２３において、接続ノードＮＤ２１の電圧ＶＮＤ２１が、電圧ＶＰとトランジスタＭ１１の閾値電圧Ｖｔｈの合計値（ＶＰ＋Ｖｔｈ）を超えた場合、トランジスタＭ１１がオンし始める。この場合、接続ノードＮＤ２１側から供給される電流（ｉＭ２−ｉ１）と電流ｉ２との合成電流が、定電流源Ｉ３に供給される。この結果、電流（ｉＭ２＋ｉ２−ｉ１−ｉ３）＝（ｉＭ２−ｉ１）の電流が接続ノードＮＤ２２を介して容量Ｃ２に供給されて、接続ノードＮＤ２２の電圧ＶＮＤ２２を上昇する。このときの昇圧の傾きは、〔（ｉＭ２−ｉ１）／Ｃ２〕となる。ここで、容量Ｃ２が小さい場合には急激にプルアップされる。

更に、時刻ｔ２４において、接続ノードＮＤ２２の電圧ＶＮＤ２２が、インバータＩＮＶ１の閾値電圧Ｖｔｈを超えた場合に、インバータＩＮＶ１の出力はローレベルになる。
この場合、インバータＩＮＶ１の出力（ローレベル）が供給されるトランジスタＭ３がオフする。これにより、トランジスタＭ２の電流ｉＭ２は、すべて容量Ｃ２に供給されて接続ノードＮＤ２２のプルアップに利用される。

更に、インバータＩＮＶ１の出力（ローレベル）が供給されるトランジスタＭ１２がオフする。これにより、トランジスタＭ２の電流ｉＭ２は、すべて容量Ｃ２の昇圧に利用される結果、接続ノードＮＤ２２の電圧ＶＮＤ２２は急激にプルアップされて、電源電圧ＶＣＣにクランプされる。

上記実施形態のパワーオン検知回路によれば、第１の実施形態の効果（１）、（３）、（４）の他に、以下のような効果を得ることができる。
（５） 上記実施形態では、トランジスタ（Ｍ３、Ｍ１１、Ｍ１２）及び定電流源（Ｉ２、Ｉ３）が、電流比較回路ＣＭＰ２として機能する。そして、接続ノードＮＤ２１の電圧ＶＮＤ２１が立ち上がってから接続ノードＮＤ２２の電圧ＶＮＤ２２が立ち上がって、容量Ｃ２がチャージされる。これにより、入力電圧Ｖ０の立ち上がりから遅れてパワーオン検知信号を出力する。従って、パワーオン後の電圧を超えない範囲で、入力電圧の立ち上がりを検知するための基準電圧の精度を粗くしても、フィルタ（容量Ｃ１，Ｃ２）の遅延のためパワーオンが完了した後にパワーオンの検知出力が出力される。的確にパワーオンを検知することができる。

（６） 上記実施形態では、容量Ｃ２を小さくすることにより、接続ノードＮＤ２２の電圧ＶＮＤ２２の立ち上がりを急峻にすることができる。インバータＩＮＶ１に入力される電圧ＶＮＤ２２が変化する時間を短くすることにより、インバータＩＮＶ１における消費電力を低減することができる。

（第３の実施形態）
次に、本発明を具体化した第３の実施形態を図５に従って説明する。第３の実施形態においては、第２の実施形態の電圧変換回路ＣＮＶ２に対して、変換手段としての電圧変換回路ＣＮＶ３においては第１の実施形態のトランジスタＭ４を設けた構成であるため、同様の部分についてはその詳細な説明を省略する。本実施形態では、電流コンパレータとしての電流比較回路ＣＭＰ３、ラッチ手段としてのラッチ回路ＬＣＨ３は、第２の実施形態における電流比較回路ＣＭＰ２、ラッチ回路ＬＣＨ２に対応する構成を備える。そして、第１接続ノードとしての接続ノードＮＤ３１、第２接続ノードとしての接続ノードＮＤ３２が、それぞれ第２の実施形態の接続ノード（ＮＤ２１、ＮＤ２２）に対応する。

この第３の実施形態においては、インバータＩＮＶ１の出力端子は、トランジスタ（Ｍ３、Ｍ１２）のゲート端子に接続されるとともに、トランジスタＭ４のゲート端子にも接続される。

上記実施形態のパワーオン検知回路によれば、第２の実施形態の効果の他に、以下のような効果を得ることができる。以下のような効果を得ることができる。
・ 上記実施形態では、入力電圧がパワーオンした場合に、インバータＩＮＶ１の出力（ローレベル）がトランジスタＭ４のゲート端子に供給される。このため、トランジスタＭ４がオフして、トランジスタＭ１を流れる電流ｉＭ１は遮断される。これにより、消費電力の低減を図ることができる。

（第４の実施形態）
次に、本発明を具体化した第４の実施形態を図６、図７にしたがって説明する。第４の実施形態においては、第３の実施形態の電圧変換回路ＣＮＶ３に対して、簡単化した構成を有する電圧変換回路ＣＮＶ５を備えたパワーオン検知回路ＰＤ５であるため、同様の部分についてはその詳細な説明を省略する。

本実施形態では、電流比較回路ＣＭＰ５、ラッチ回路ＬＣＨ５は、第３の実施形態における電流比較回路ＣＭＰ３、ラッチ回路ＬＣＨ３に対応する構成を備える。そして、第１接続ノードとしての接続ノードＮＤ５１、第２接続ノードとしての接続ノードＮＤ５２が、それぞれ第３の実施形態の接続ノード（ＮＤ３１、ＮＤ３２）に対応する。

図６に示すように、第２の実施形態における回路においては、図６の（ａ１）に示すように抵抗（Ｒ１、Ｒ２、Ｒ３）を利用することにより、電圧Ｖｂｇは、トランジスタＢ１のベース・エミッタ間電圧（ＶＢＥ）と抵抗Ｒ３による電圧（ＶＲ３）の合計となる。これにより、入力電圧Ｖ０と電圧Ｖｂｇとを一致させるとともに、図６の（ａ２）に示すように電圧Ｖｂｇの温度依存性をなくすことができる。この場合、トランジスタＢ１のコレクタ電流は、図６の（ａ３）に示すように温度依存性を有し、電流源Ｉ１の電流ｉ１に一致する。

一方、図６の（ｂ１）に示すように抵抗Ｒ３より小さな抵抗Ｒ４をトランジスタＢ１のエミッタ端子に接続し、ベース端子に入力電圧Ｖ０を供給する場合を想定する。ここで、図６の（ｂ３）に示すように同じコレクタ電流（電流源Ｉ１の電流ｉ１）を用いた場合、図６の（ｂ２）に示すように、トランジスタＢ１のベース・エミッタ間電圧（ＶＢＥ）と抵抗Ｒ４による電圧（ＶＲ５）の合計は、バンドギャップ電圧より小さくなり、温度依存性をもつことになる。しかし、抵抗（Ｒ１、Ｒ２）による電流消費をなくすることができる。

そこで、このような構成を、第３の実施形態の電圧変換回路ＣＮＶ３に適用した電圧変換回路ＣＮＶ５を備えたパワーオン検知回路ＰＤ５を備えている。
上記実施形態のパワーオン検知回路によれば、第１の実施形態の効果（１）、（２）、（４）、第２の実施形態の効果（５）、（６）の他に、以下のような効果を得ることができる。

・ 上記実施形態では、トランジスタＢ１のエミッタ端子に接続し、ベース端子に入力電圧Ｖ０を供給することにより、トランジスタＢ１のパワーオンの少し前で立ち上がりを検知することができる。従来の技術のようにコンパレータを用いて、電圧の立ち上がりを検知することも可能であるが、この場合、コンパレータへの基準電圧の供給が問題となる。すなわち、この基準電圧はバンドギャップ回路で生成されるため、この基準電圧（メインの基準電圧）の立ち上がりを調べる必要があり、このために別の基準電圧が必要になる。この場合には、以下の条件が要求される。
（Ａ）メインの基準電圧回路よりも必ず早く立ち上がること。
（Ｂ）誤検出とならないような精度（特に追従性）が必要であること。すなわち、基準電圧回路と検出回路の絶対誤差は大きくてもかまわないが、相対誤差はできる限り小さいこ
とが望ましい。

そこで、本実施形態では、メインの基準電圧回路の機能を利用して、簡単な構成で必要な機能を実現する。
（ａ）バンドギャップ回路は、まず電圧の立ち上がりに対応したモニタ電流を生成し、このモニタ電流に基いてモニタ電圧を発生させる。基準電圧源の出力には負荷容量がつながっているので、モニタ電流が立ち上がった後にモニタ電圧の立ち上がりを検知する。
（ｂ）電圧変換回路ＣＮＶ１（トランジスタと抵抗）を、メインの基準電圧回路と同等にして、この電圧変換回路ＣＮＶ１からの電流をカレントミラー回路により取り出すことにより、広い温度範囲での温度特性を同等にすることができる。

なお、上記実施形態は以下のように変更してもよい。
○ 上記第１の実施形態のパワーオン検知回路ＰＤ１は、電圧から電流に変換する電圧変換回路ＣＮＶ１と、パワーオンの検知信号維持するラッチ回路ＬＣＨ１を含んで構成される。また、第３の実施形態のパワーオン検知回路ＰＤ３は、電圧から電流に変換する電圧変換回路ＣＮＶ３、パワーオンの検知信号維持するラッチ回路ＬＣＨ３及び電流比較回路ＣＭＰ３を含んで構成される。両者を組み合わせることも可能である。具体的には、電源ラインＬ１と接続ノードＮＤ２２との間にトランジスタ（Ｍ５、Ｍ６）を設ける。これにより、電圧ＶＮＤ３２のプルアップの速度を上げることができる。

○ 上記第４の実施形態のパワーオン検知回路ＰＤ５は、第３の実施形態における電流比較回路ＣＭＰ３、ラッチ回路ＬＣＨ３に対応する電流比較回路ＣＭＰ５、ラッチ回路ＬＣＨ５を用いて実現した。これに代えて、第１の実施形態のラッチ回路ＬＣＨ１を用いて実現することも可能である。

○ 上記第４の実施形態のパワーオン検知回路ＰＤ５は、トランジスタＭ４を備えるが、このトランジスタＭ４を削除することも可能である。電圧変換回路ＣＮＶ５における消費電流は大きくなるが、回路構成を簡単にすることができる。

第１の実施形態のパワーオン検知回路の全体構成の説明図。 第１の実施形態のパワーオン検知回路の動作の説明図であって、（ａ）は入力電圧、（ｂ）は電流源Ｉ１、トランジスタＭ２の電流値、（ｃ）は接続ノードＮＤ１１の電圧、（ｄ）は出力電圧の各時間依存性を示す。 第２の実施形態のパワーオン検知回路の構成の説明図。 第２の実施形態のパワーオン検知回路の動作の説明図であって、（ａ）は入力電圧、（ｂ）は電流源Ｉ１、トランジスタＭ２の電流値、（ｃ）は接続ノードＮＤ２１の電圧、（ｄ）は接続ノードＮＤ２２の電圧、（ｅ）は出力電圧の各時間依存性を示す。 第３の実施形態のパワーオン検知回路の構成の説明図。 第４の実施形態のパワーオン検知回路の動作の説明図であって、（ａ１）は他の実施形態の電圧変換回路の概念図、（ａ２）はベース端子電圧の説明図、（ａ３）はコレクタ電圧の温度依存性、（ｂ１）は本実施形態の電圧変換回路の概念図、（ｂ２）はベース端子電圧の説明図、（ｂ３）はコレクタ電圧の温度依存性を示す。 第４の実施形態のパワーオン検知回路の構成の説明図。

符号の説明

Ｌ１…電源ライン、Ｌ０…接地ライン、ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ５…パワーオン検知回路、ＣＮＶ１，ＣＮＶ２，ＣＮＶ３，ＣＮＶ４…電圧変換回路、ＬＣＨ１，ＬＣＨ２，ＬＣＨ３，ＬＣＨ４…ラッチ回路、ＣＭＰ２，ＣＭＰ３，ＣＭＰ５…電流比較回路、Ｂ１…トランジスタ、Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７，Ｍ１１，Ｍ１２，
Ｍ１３…トランジスタ、ＩＮＶ１，ＩＮＶ２…インバータ、ＮＤ１１，ＮＤ２１，ＮＤ２１，ＮＤ３１，ＮＤ３１，ＮＤ５１，ＮＤ５１…接続ノード、Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗、Ｃ１，Ｃ２…容量、Ｖ０…入力電圧、ＲＳＴ…リセット信号。

Claims (7)

1. 入力電圧を、絶対温度に比例する変換電流に変換して出力する変換手段と、
   前記変換手段の変換電流が供給される第１接続ノードと、
   前記第１接続ノードから変換電流が供給されて絶対温度に比例する第１電流を流すとともに、前記入力電圧が目標電圧になった場合の変換電流の値に一致する第１電流を出力する第１電流源と、
   前記第１接続ノードに接続された第１フィルタと、
   前記第１電流の値が前記変換電流の値を超えた場合に、前記第１フィルタにより生成される前記第１接続ノードの電位に対応してパワーオン検知信号を出力し保持するラッチ手段と
   を備えたことを特徴とするパワーオン検知回路。
2. 前記ラッチ手段は、前記第１電流の値が前記変換電流の値を超えた場合にフィードバック信号を出力し、前記フィードバック信号に応じて前記第１接続ノードの電位をプルアップすることを特徴とする請求項１に記載のパワーオン検知回路。
3. 前記ラッチ手段は、前記第１電流の値が前記変換電流の値を超えた場合にフィードバック信号を出力して前記変換手段に供給し、
   前記変換手段は、前記フィードバック信号に応じて前記変換電流の出力を停止することを特徴とする請求項１又は２に記載のパワーオン検知回路。
4. 前記ラッチ手段は、前記第１電流の値が前記変換電流の値を超えた場合にフィードバック信号を出力し、
   前記第１接続ノードと前記第１電流源との間には、前記フィードバック信号が供給されるスイッチ手段を設け、
   前記スイッチ手段は、前記フィードバック信号に応じて前記第１電流源への前記変換電流の供給を停止することを特徴とする請求項１〜３のいずれか一つに記載のパワーオン検知回路。
5. 前記ラッチ手段は、リセット信号に応じて前記第１接続ノードの電位を共通電位にして、パワーオン検知信号の出力を停止するリセット手段を更に備えたことを特徴とする請求項１〜４のいずれか一つに記載のパワーオン検知回路。
6. 前記第１接続ノードには、第２電流値の電流を供給可能な第２電流源と、前記第２電流値より小さい第３電流値の電流を流す第３電流源及びスイッチ素子とを備えた電流コンパレータが接続され、
   前記電流コンパレータの出力電流は第２接続ノードを介して第２フィルタに接続され、
   前記第１接続ノードの電位により、前記電流コンパレータのスイッチ素子を駆動して、前記第１接続ノード及び前記第２電流源から供給される合成電流を前記第３電流源に流し、
   前記ラッチ手段は、前記合成電流が前記第３電流値を超えた場合、前記第２フィルタにより生成される前記第２接続ノードの電位に対応して出力されるパワーオン検知信号の出力を保持することを特徴とする請求項１〜５のいずれか一つに記載のパワーオン検知回路。
7. 前記ラッチ手段は、リセット信号に応じて前記第２接続ノードの電位を共通電位にして、パワーオン検知信号の出力を停止するリセット手段を更に備えたことを特徴とする請求項６に記載のパワーオン検知回路。

Images