JP2008218884A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 半導体装置の製造工程であるウエットバック処理および基板実装時の半田溶融時のリフロー工程で発生する半田流れに起因するブリッジ短絡部による突起電極間の短絡を防止し、突起電極間の短絡不良率を低減させた半導体装置およびその製造方法を提供することである。
【解決手段】 半導体基板１２に配設された電極パッド１４と、半導体基板１２表面を覆うとともに電極パッド１４が露出する開口を設ける絶縁膜１６と、絶縁膜１６を覆うとともに電極パッド１４が露出する開口を設ける半田が付着しない半田流れ防止層１８と、電極パッド１４上に下部電極２０を介して設けるとともに半田からなる突起電極３２とを有し、半田流れ防止層１８は突起電極３２間の全域に設けることで突起電極３２間短絡を防止した半導体装置およびその製造方法。
【選択図】 図７

Description

本発明は半導体装置およびその製造方法に関し、より詳しくは少なくとも半田を有する突起電極を加熱によって溶融させるリフロー処理工程において、隣接する突起電極間に生じるブリッジ短絡部によって突起電極どうしが短絡する不良を低減させた半導体装置およびその製造方法に関するものである。

近年、携帯型電話機やノートブック型パーソナルコンピューターや携帯型端末を始めとするモバイル機器の発達には目を見張るものがある。これに伴ない半導体装置の実装に対する要求も、半導体チップと同一寸法までパッケージを小型化したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）などの小型化要求にとどまらず、さらなる小型化や薄型化や多機能化が求められている。
基板への半導体装置の実装は、金属細線によるワイヤーボンディング法に取って代わり、高密度実装に対応可能であるとともに電気的特性に優れているフリップチップ実装が適用されるようになっている。また、年々、半導体装置の入出力端子数が増加して、入出力端子の接続ピッチ寸法の微細化要求が顕著である。

少なくとも半田を有する突起電極を形成し、リフロー処理工程において突起電極間に発生するブリッジ短絡部によって突起電極どうしが短絡する不良を少なくする半導体装置の製造方法として、たとえば特許文献１がある。
ここでリフロー処理工程とは、メッキ処理により少なくとも半田を有する突起電極を形成した後、加熱処理よって突起電極の半田を溶融させて球形状に丸めるウエットバック処理工程、および実装基板への半導体装置の実装工程において突起電極の半田を溶融させて実装基板電極に突起電極を接合する処理工程を意味する。

特許文献１に記載の半導体装置の製造方法を、この特許文献１の第２図を使用して説明する。
半導体基板（シリコン基板：１）表面に形成した二酸化シリコン膜１０上に、Ｔｉ層１３とＮｉ層１４との積層膜を形成した後、この積層膜をパターンニングして配線体１２を形成する。つぎに、突起電極形成予定領域であるパッド部６が開口するようにパターン形成したフォトレジスト１５を形成し、Ａｕ層１６、１６´を全面に形成する。つぎに、酸素ガスを用いたアッシング処理を行なうことによって、フォトレジスト１５と、このフォトレジスト１５上面のＡｕ層１６´とを除去すると同時に、配線体１２上層のＮｉ層１４の表面を酸化させて酸化ニッケル膜１７を形成する。そののち、突起電極形成予定領域のＡｕ層１６上に突起電極として半田バンプ１８を形成する。

特公昭６３−９６６２号公報（第３欄第５行−同欄第４２行目、および第２図）

特許文献１に記載の半導体装置の製造方法によれば、突起電極形成予定領域であるパッド部６はＡｕ層１６が形成されているために酸化されることがないことから半田が付着するが、配線体１２の表面は酸化ニッケル膜１７に被覆されているために半田が付着しない状態となる。この特許文献１においては、配線体１２表面に半田が付着しにくい酸化ニッケル膜１７を形成していることから、半田をリフロー処理するとき、ブリッジ短絡部によって突起電極どうしが短絡する不良をある程度抑制できる。また、特許文献１では、半田
の付着防止のための被覆膜（酸化ニッケル膜：１７）は、パッド部６を形成する工程で同時に形成できることから、製造工程の簡略化が可能である。
このように特許文献１に記載の製造方法では、半田付着防止を簡便な工程で行なうことができるという利点がある。

しかしながら、この特許文献１の半導体装置では、配線体１２の表面部に形成した酸化ニッケル膜１７だけが半田付着防止の働きを果たす。表面に酸化ニッケル膜１７が形成された配線体１２は、突起電極間の全領域に形成されていない。すなわち、部分的に配線体１２が形成されている。したがって、配線体１２の下層に形成された二酸化シリコン膜１０が、突起電極間で露出している領域も存在する。
この二酸化シリコン膜１０は、親水性を有することから半田が濡れて、二酸化シリコン膜１０表面に半田が流れて濡れ広がる。よって、半田付着を防止する機能を二酸化シリコン膜１０は具備していない。

このとき発生する問題点を、図８の断面図を用いて説明する。半導体基板１２に入出力端子として電極パッド１４を設ける。絶縁膜１６に形成した絶縁膜開口１６ａ領域における電極パッド１４上に下部電極２０を介してバリア層２８と半田層３０の突起電極３２を形成する。
特許文献１においては、突起電極３２を高密度配置して突起電極３２間のピッチ寸法が小さくなると、二酸化シリコン膜からなる絶縁膜１６表面に半田が濡れて、突起電極３２間に広がった半田によって、図８に示すように、突起電極３２、３２どうしが短絡してしまう。

この図８に示す従来の構造では、突起電極３２間に存在する親水性の二酸化シリコン膜からなる絶縁膜１６に、半田層３０を構成する半田が濡れる現象が発生する。このため、半田が突起電極３２周辺部に濡れ広がって、図８に示すように、突起電極３２と突起電極３２とが半田によって短絡するブリッジ短絡部３４が形成される。
この結果、隣接する突起電極３２、３２どうしが半田層３０によって短絡して、半導体装置は不良となり、製造歩留まりの低下を生じてしまう。

特許文献１では、突起電極間の領域に部分的に形成された配線体の表面部に半田付着防止機能を備える酸化ニッケル膜からなる被覆膜が形成されており、配線体が形成されていない領域は二酸化シリコン膜が露出している。この二酸化シリコン膜は、親水性を有することから、半田付着を防止する機能はほとんどない。よって、その二酸化シリコン膜表面に半田が濡れて半田が横方向に流れて、突起電極間にブリッジ短絡部が生じて、隣接する突起電極どうしが短絡する。

半田が溶融するときの挙動を観察すると、半田は重力で下方向に流れ落ち、そののち表面張力によって丸まり球形状の突起電極となる。
重力によって半田が下方に流れ落ちたとき、特許文献１では酸化ニッケル膜領域は半田が濡れないが、二酸化シリコン膜領域は半田が濡れて横方向に半田が濡れ広がり、隣接する突起電極間にブリッジ短絡部が生じて、突起電極どうしが半田によって短絡する。

半導体装置の入出力端子数が増加して、突起電極３２間寸法の狭ピッチ化した半導体装置では、このブリッジ短絡部３４が、隣接した突起電極３２間に、より発生しやすい状況となっている。

本発明の目的は、上記の課題を解決して、加熱処理により半田を溶融させる半田リフロー処理工程であるウエットバック処理および実装基板への半導体装置の実装時に発生する半田流れによる突起電極間の短絡を防止し、突起電極間の短絡不良率を低減させる半導体
装置およびその製造方法を提供することである。

上記目的を達成するために、本発明における半導体装置およびその製造方法は、下記記載の手段を採用する。
本発明の半導体装置は、半導体基板に配設された電極パッドと、前記半導体基板上に設けるとともに前記電極パッドが露出する開口を有する絶縁膜と、前記電極パッド上に下部電極を介して設けるとともに少なくとも半田を有する突起電極とを備える半導体装置において、前記絶縁膜上に半田が濡れない半田流れ防止層を設け、該半田流れ防止層は前記突起電極間の全域に設けることを特徴とする。
本発明の半導体装置における前記半田流れ防止層は疎水性膜であることを特徴とする。
本発明の半導体装置における前記疎水性膜はフッ素系樹脂であることを特徴とする。
本発明の半導体装置の製造方法は、電極パッドを形成した半導体基板の表面を被覆するとともに前記電極パッドが露出する開口を有する絶縁膜を形成する工程と、前記絶縁膜の表面を被覆するとともに前記電極パッドが露出する開口を有する半田流れ防止層を形成する工程と、前記絶縁膜の開口領域と前記半田流れ防止層の開口領域との前記電極パッド上に下部電極を介して少なくとも半田を有する突起電極を形成する工程を含むことを特徴とする。
本発明の半導体装置の製造方法における前記半田流れ防止層は、プラズマ重合により形成することを特徴とする。
本発明の半導体装置の製造方法における前記絶縁膜の開口と前記半田流れ防止層の開口とは、同一のフォトレジストをエッチングマスクに用いて形成することを特徴とする。

本発明では、絶縁膜上に設ける半田流れ防止層を突起電極間の全領域に設けている。すなわち本発明では、突起電極の半田を溶融させるリフロー処理工程において、突起電極間の全域に半田が濡れない半田流れ防止層が存在する。
このため、半田が溶融して重力で下方向に流れ落ちたとき、半田は半田流れ防止層に濡れることはなく、半田流れ防止層が半田を弾き、半田が球形状になることを助長する。したがって、横方向に半田が濡れ広がることは発生せず、ブリッジ短絡部が形成される前に、半田は表面張力によって球状に丸まる。

このように本発明では、半田が濡れない半田流れ防止層を突起電極間の全域に設けていることから、リフロー処理工程において、横方向への半田流れを抑制でき、隣り合う突起電極間にブリッジ短絡部が生じることはない。
したがって、ブリッジ短絡部に起因する突起電極どうしの短絡不良の発生がなく、半導体装置の製造歩留まりが高くなるという効果を本発明は奏する。

以下、図面を用いて本発明を実施するための最良の形態における半導体装置およびその製造方法を説明する。図１〜図７は本発明の実施形態における半導体装置の構造と、その構造を形成するための製造方法を示す断面図である。
まずはじめに、図７を用いて本発明の実施形態における半導体装置の構造を説明する。

〔本発明の半導体装置の構造説明：図７〕
図７に示すように、本発明の半導体装置は、半導体基板１２上に、電極パッド１４の中央部が絶縁膜開口１６ａによって露出するとともに、この電極パッド１４の周縁部を覆うように設ける絶縁膜１６と、絶縁膜１６上の全面に設けるとともに、電極パッド１４中央部を露出させる半田流れ防止層開口１８ａを有する半田流れ防止層１８と、電極パッド１４上に下部電極２０を介して設ける突起電極３２を具備する。突起電極３２は、銅（Ｃｕ
）からなるバリア層２８と、半田からなる半田層３０とによって構成する。また、絶縁膜開口１６ａ位置と半田流れ防止層開口１８ａ位置とは合致させる。
本発明においては、半田流れ防止層１８を突起電極３２と突起電極３２との間の全領域に設けている。

このように突起電極３２間の全領域は、溶融した半田に濡れることなく、したがって横方向に半田が濡れ広がらない半田流れ防止層１８にて覆われている。この半田流れ防止層１８は、好ましくは、疎水性を具備する部材で構成する。疎水性を有する膜は、半田層３０を構成する半田に濡れことはなく、半田を弾く。よって、半田流れ防止層１８を設ける本発明の半導体装置においては、溶融した半田層３０が横方向へ流れることを抑制でき、隣り合う突起電極３２間に、半田からなるブリッジ短絡部を生じることはない。
この結果、リフロー処理工程において、隣接する突起電極３２間に従来のようにブリッジ短絡部は形成されず、突起電極３２どうしが短絡することはなく、本発明は半導体装置の製造歩留まりが向上して不良率の低減を達成できる。

〔本発明の半導体装置の製造方法説明：図１〜図７〕
つぎに図７に示す構造を形成するための半導体装置の製造方法を、図１〜図７の断面図を用いて説明する。

はじめに図１に示すように、入出力端子である電極パッド１４を形成した半導体基板１２を用意する。電極パッド１４は、半導体基板１２に形成する、図示しない能動素子や受動素子と接続している。
つぎに、半導体基板１２上の全面に絶縁膜１６を形成する。この絶縁膜１６は窒化珪素で形成し、プラズマ化学的気相成長法により１μｍの厚さで形成する。この絶縁膜１６は窒化珪素以外に、二酸化珪素や、酸化タンタルや、酸化アルミニュウムなどの絶縁性被膜でも有効である。さらに絶縁膜１６の形成方法としてはプラズマ化学気相成長法以外に、スパッタリング法でも有効である。

つぎに、半導体基板１２全面に形成した絶縁膜１６上にフォトレジスト（図示せず）を回転塗布法によって形成し、所定のフォトマスクを用いて露光処理を行ない、さらに現像処理を行なうフォトリソグラフィー処理によって、電極パッド１４領域が開口したフォトレジストをパターンニングする。
つぎに、このパターンニングしたフォトレジストをエッチングマスクに用いて、絶縁膜１６を、乾式エッチング処理よってエッチングすることにより、電極パッド１４が露出するように絶縁膜１６に絶縁膜開口１６ａを形成する。このとき絶縁膜１６は、電極パッド１４の中央部が絶縁膜開口１６ａで開口するとともに、電極パッド１４の周縁部には絶縁膜１６が形成されるようにパターンニングする。

つぎに、図２に示すように、絶縁膜１６上の全面に半田流れ防止層１８を形成する。この半田流れ防止層１８は、疎水性を有するポリテトラフルオロエチレン（ＰＴＦＥ）や、エチレン−テトラフルオロエチレン共重合体などのフッ素系樹脂からなる。半田流れ防止層１８は、膜厚が０．０５μｍ〜０．５μｍで、プラズマ重合法により形成する。
この半田流れ防止層１８の形成方法を簡単に説明する。ガス導入口と真空排気口を有する真空チャンバー内に、高周波電源に接続したプラズマを発生させる電極と、直流電源に接続した半導体基板固定治具と、ポリテトラフルオロエチレン（ＰＴＦＥ）や、エチレン−テトラフルオロエチレン共重合体などのフッ素系樹脂を収容する蒸発源とを配置する。そして、真空チャンバー内を真空排気口から真空排気して所定の圧力にした後、蒸発源を加熱することによりフッ素系樹脂を蒸発させる。さらにプラズマを発生させる電極に高周波電力を印加してプラズマを発生させるとともに、ガス導入口からフッ素を含むガスとしてたとえば四フッ化炭素（ＣＦ_４）を導入する。また半導体基板固定治具に直流電圧を印
加すると、半導体基板１２の絶縁膜１６上に蒸発したフッ素系樹脂が成膜されるとともに、プラズマでイオン化され加速されたフッ素イオンが半導体基板１２表面に衝突する。このようにフッ素イオンでイオン衝撃を受けたフッ素系樹脂被膜からなる半田流れ防止層１８は、疎水性を具備するとともに密着性が良好である。
この半田流れ防止層１８は、フッ素系樹脂以外に、疎水性非極性基をもつポリプロピレンやポリスチレンなどの樹脂を絶縁膜１６上に形成しても有効である。

つぎに、半田流れ防止層１８に半田流れ防止層開口１８ａを形成するために、下記する処理工程を行なう。フォトレジスト（図示せず）を回転塗布法によって５μｍ〜１０μｍの厚さで形成し、露光処理と現像処理を行なうフォトリソグラフィー処理により電極パッド１４領域が開口するように、フォトレジストをパターンニングする。このフォトレジストがエッチングマスクとなる。
このフォトレジストの露光処理に使用するフォトマスクは、絶縁膜開口１６ａ形成時のエッチングマスクとして使用したフォトレジストの露光処理に使用したフォトマスクと同一のものを使用することが好ましい。このように、同一のフォトマスクを使用すると、絶縁膜開口１６ａと半田流れ防止層開口１８ａを同一箇所に形成できるとともに、高価なフォトマスクの枚数を増加させることがない。

つぎに、乾式処理の反応室内に半導体基板１２を載置する。乾式処理は真空チャンバー内に反応ガスとして酸素（Ｏ_２）ガスを流量２００ｓｃｃｍ〜３００ｓｃｃｍで導入し、高周波電力を１ＫＷ〜１．５ＫＷの出力で投入し、酸素プラズマを発生させた雰囲気中に半導体基板１２を配置する。
酸素プラズマが発生した反応室内では、半田流れ防止層１８は、酸素と反応して二酸化炭素と水に変化して、灰化（アッシング）される。この結果、フォトレジスト開口内の半田流れ防止層１８を除去して、半田流れ防止層開口１８ａを形成できる。つぎに、エッチングマスクとして使用したフォトレジストを除去する。

また半田流れ防止層１８のアッシング処理において、反応ガスとして酸素ガスに、窒素（Ｎ_２）や、水素（Ｈ_２）や、四塩化炭素（ＣＣｌ_４）や、六フッ化硫黄（ＳＦ_６）などのガスを添加してもよい。
これらのガスを酸素ガスに添加することによって、反応速度を高めることができ、半田流れ防止層開口１８ａ形成のためのアッシング処理時間を短時間で行なうことが可能となる。

つぎに、図３に示すように、半田流れ防止層１８上の全面に共通電極膜２４を形成する。共通電極膜２４としては、半導体基板１２側から０．１μｍ〜０．５μｍの膜厚のチタン・タングステン合金と、膜厚が０．２μｍ〜１．０μｍの銅とを、順次、スパッタリング法によって形成する。
この多層構造の共通電極膜２４は、電極パッド１４と、後述する工程で形成する突起電極との接着層の役割と相互拡散を抑制する役割をもつとともに、突起電極をメッキ法にて形成するときのメッキ電極としての役割ももつ。

つぎに、共通電極膜２４上の全面に感光性樹脂２２を回転塗布法により形成する。そして、所定のフォトマスクを用いて露光処理、および現像処理のフォトリソグラフィー処理を行なうことによって、突起電極形成領域に感光性樹脂開口２２ａを形成するように、感光性樹脂２２を、図４に示すように、パターンニングする。

つぎに、図５に示すように、感光性樹脂開口２２ａ内の共通電極膜２４上にバリア層２８を形成する。このバリア層２８は銅（Ｃｕ）からなり、メッキ法により形成する。メッキ法によりバリア層２８を形成するとき、共通電極膜２４をメッキの電極として使用する
。
バリア層２８は、共通電極膜２４と突起電極を構成する半田層との相互拡散を防ぐ役割をもつ。銅メッキ層を５μｍ〜２５μｍの厚さで形成して、バリア層２８とする。バリア層２８を感光性樹脂２２の膜厚以上の厚さで形成すると、図示したように、断面形状がマッシュルーム状のバリア層２８が形成される。バリア層２８としては銅以外に、ニッケルや、ニッケル合金も適用可能である。

つぎに、共通電極膜２４をメッキ電極とするメッキ法により感光性樹脂２２の感光性樹脂開口２２ａ内のバリア層２８上に突起電極３２となる半田層３０を形成する。

つぎに、図６に示すように、メッキマスクとして用いた感光性樹脂２２を剥離して除去する。
さらにそののち、半田層３０とバリア層２８から露出する共通電極膜２４をエッチング除去して、バリア層２８に整合する領域に、チタン・タングステン合金と銅からなる積層膜で下部電極２０を形成する。

つぎに、半導体基板１２全面にフラックスを回転塗布法により１０μｍ〜５０μｍの厚さで形成し、２３０℃〜２６０℃の温度でリフロー処理（ウエットバック処理）を行なう。
リフロー処理により半田層３０が溶融して表面張力で丸まり、図７に示すように、球形状の半田層３０とバリア層２８からなる突起電極３２が得られる。

このウエットバック処理は、フラックス塗布を行なわないで、水素還元雰囲気中における加熱処理によって、半田層３０を溶融させて、球形状に丸めても良い。

本発明においては、突起電極３２間の全領域に、半田が濡れない疎水性膜である半田流れ防止層１８を形成している。したがって、リフロー処理を行なって半田層３０が溶融した際に、半田流れ防止層１８は半田層３０が濡れずに弾き、突起電極３２の周辺部に半田が濡れ広がることを抑制する働きを発揮する。
この結果、隣接した突起電極３２どうしが、従来のようにブリッジ短絡部によって短絡することがなく、ウエットバック処理を短絡不良が発生することなく行なうことができる。このウエットバック処理により突起電極３２は、高さ１００μｍ程度に形成されている。そののち、洗浄処理を行なうことによって、フラックスを除去する。

このように、半田流れ防止層１８を絶縁膜１６上で突起電極３２間の全領域に形成することにより、ウエットバック処理工程において、半田層３０が突起電極３２の周辺に濡れ広がることを抑えることができる。よって、隣接した突起電極３２間の短絡による不良率を大幅に削減することが可能となる。

さらに、近年、高密度実装化の要求の高まりにより更なる突起電極３２間の狭ピッチ化が進み、隣接した突起電極３２間の短絡の発生が起きやすい条件下において、本発明の半導体装置および製造方法を採用することで、半田短絡による不良発生を防止することができる。

本発明による半導体装置およびその製造方法においては、半田流れ防止層１８を形成することにより、ウエットバック処理における隣接する突起電極３２への半田流れによる短絡を防止し、短絡不良を発生することが無く、高歩留まりで半導体装置を製造することができる。

以上のように本発明は、半田流れ防止層１８を突起電極３２間の全領域に形成すること
により、隣接する突起電極３２間の短絡の発生がなく、今後さらに電極間ピッチが高密度となった場合においても、突起電極３２間の短絡を防止することができ、工業生産的に有用な半導体装置およびその製造方法を提供することができる。

以上の実施形態の説明では、絶縁膜１６と半田流れ防止層１８とに電極パッド１４を露出させるように絶縁膜開口１６ａと半田流れ防止層開口１８ａを形成する製造工程は、エッチングマスクとして使用するフォトレジストを２回塗布法により形成した後露光処理を２回行ない、２回のフォトリソグラフィー処理をする実施形態で説明した。
しかしながら、フォトレジストのパターンニングは１回で、同一のフォトレジストをエッチングマスクに用いて、絶縁膜１６と半田流れ防止層１８とを連続してエッチング処理して、絶縁膜開口１６ａと半田流れ防止層開口１８ａを形成する工程を採用しても良い。

以上の実施形態の説明においては、共通電極膜２４としては、半導体基板１２側から０．１μｍ〜０．５μｍの厚さのチタン・タングステン合金と、厚さが０．２μｍ〜１．０μｍの銅を順次形成する例で説明した。しかしながら、共通電極膜２４の上層に形成する銅を厚く形成して、バリア層２８の形成を省略することもできる。
そのとき半田層３０は、メッキ法を用いて形成する以外にも、感光性樹脂開口２２ａ内の共通電極膜２４上に半田ボールを搭載する方法や、半田ペーストを感光性樹脂開口２２ａ内の共通電極膜２４上にスキージにて塗布して充填する方法を用いて形成することができる。

このように本発明は、少なくとも半田を有する突起電極３２を形成した半導体装置を回路基板と実装する場合においても、半田溶融時における半田流れによる突起電極３２間の短絡の発生がなく、高歩留まりで回路基板と半導体装置との実装を行なうことができる。

本発明の実施形態における半導体装置の製造方法を示す断面図である。 本発明の実施形態における半導体装置の製造方法を示す断面図である。 本発明の実施形態における半導体装置の製造方法を示す断面図である。 本発明の実施形態における半導体装置の製造方法を示す断面図である。 本発明の実施形態における半導体装置の製造方法を示す断面図である。 本発明の実施形態における半導体装置の製造方法を示す断面図である。 本発明の実施形態における半導体装置およびその製造方法を示す断面図である。 従来の半導体装置を示す断面図である。

符号の説明

１２ 半導体基板
１４ 電極パッド
１６ 絶縁膜
１８ 半田流れ防止層
２０ 下部電極
２２ 感光性樹脂
２４ 共通電極膜
２８ バリア層
３０ 半田層
３２ 突起電極
３４ ブリッジ短絡部

Claims (6)

1. 半導体基板に配設された電極パッドと、前記半導体基板上に設けるとともに前記電極パッドが露出する開口を有する絶縁膜と、前記電極パッド上に下部電極を介して設けるとともに少なくとも半田を有する突起電極とを備える半導体装置において、
   前記絶縁膜上に半田が濡れない半田流れ防止層を設け、
   該半田流れ防止層は前記突起電極間の全域に設ける
   ことを特徴とする半導体装置。
2. 前記半田流れ防止層は疎水性膜である
   ことを特徴とする請求項１に記載の半導体装置。
3. 前記疎水性膜はフッ素系樹脂である
   ことを特徴とする請求項２に記載の半導体装置。
4. 電極パッドを形成した半導体基板の表面を被覆するとともに前記電極パッドが露出する開口を有する絶縁膜を形成する工程と、
   前記絶縁膜の表面を被覆するとともに前記電極パッドが露出する開口を有する半田流れ防止層を形成する工程と、
   前記絶縁膜の開口領域と前記半田流れ防止層の開口領域との前記電極パッド上に下部電極を介して少なくとも半田を有する突起電極を形成する工程を含む
   ことを特徴とする半導体装置の製造方法。
5. 前記半田流れ防止層は、プラズマ重合により形成する
   ことを特徴とする請求項４に記載の半導体装置の製造方法。
6. 前記絶縁膜の開口と前記半田流れ防止層の開口とは、同一のフォトレジストをエッチングマスクに用いて形成する
   ことを特徴とする請求項４または請求項５のいずれか１項に記載の半導体装置の製造方法。

Images