JP2008217327A - 電磁界回路連携解析装置、電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体および電磁界回路連携解析方法 - Google Patents
電磁界回路連携解析装置、電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体および電磁界回路連携解析方法 Download PDFInfo
- Publication number
- JP2008217327A JP2008217327A JP2007052768A JP2007052768A JP2008217327A JP 2008217327 A JP2008217327 A JP 2008217327A JP 2007052768 A JP2007052768 A JP 2007052768A JP 2007052768 A JP2007052768 A JP 2007052768A JP 2008217327 A JP2008217327 A JP 2008217327A
- Authority
- JP
- Japan
- Prior art keywords
- analysis
- electromagnetic field
- circuit
- value
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】回路素子を介して電気的に結合された、第1の解析領域と第2の解析領域とに対し、電磁界回路連携解析を行なう電磁界回路連携解析装置であって、第1の解析領域において、第1の電磁界解析を行なう第1の電磁界解析部201と、第2の解析領域において、第2の電磁界解析を行なう第2の電磁界解析部202と、回路素子について回路解析を行なう回路解析部204とを備る。回路解析部204は、各解析部で求めた、第1の解析領域、第2の解析領域と回路素子とを接続する各ポートにおける磁界値を変換して電流源を設定し、回路解析を行なう。
【選択図】図2
Description
図1は、本発明に係る電磁界回路連携解析装置100の一例を示す概念図である。
電磁界回路連携解析装置100は、コンピュータ本体102と、コンピュータ本体102に接続された表示装置としてのディスプレイ104と、同じくコンピュータ本体102に接続された入力装置としてのキーボード110およびマウス112とを備える。
図2を参照して、CPU120の機能的構成を説明する。
(2.1)節では、非特許文献1で示されているような、電磁界回路連携解析の方法について説明する。次いで、(2.2)節において、本発明に係る連携解析方法について説明する。
まず、電磁界解析を行なう手法の一つであるFDTD法について説明し、次いで連携解析するのに用いられる解析手法の例として電流源法について説明する。
式(1)はnタイムステップの電界E(ベクトル)、式(2)は(n+1/2)タイムステップの磁界H(ベクトル)についての関係式である。ただし、Δtem,μ,ε,σは、それぞれ、タイムステップ、透磁率、誘電率、導電率とする。
タイムステップΔtemが式(3)を満たさない場合は、算出された値が発散されてしまうことが一般に知られている。
図4を参照して、回路解析とFDTD法との間のデータの受け渡しについて説明する。なお、図4では、時刻(n−1)Δtemにおける電界強度En-1(ベクトル)および時刻(n−3/2)Δtemにおける磁界強度Hn-3/2(ベクトル)が既知であるとする。
図5(A)に示すように、回路網50は、端子1〜3を有する。ここで、端子1、2間をポートA、端子2、3間をポートBに設定する。
図6を参照して、回路解析とFDTD法との間のデータの受け渡しについて説明する。
(2.2 本発明の電磁界回路連携解析方法)
図7は、本発明に係る解析対象物をモデル化した図である。
本発明では、ケーブル70を介して接続される基板72,74を解析する場合、基板72,74を別々に含む第1の解析領域76および第2の解析領域78について電磁界解析を行ない、ケーブル70については、第1の解析領域76および第2の解析領域78においてケーブルの両端点に対応するセルの磁界値に基づいて回路解析を行なう。このように、第1の解析領域76における電磁界解析とケーブル70についての回路解析、第2の解析領域78における電磁界解析とケーブル70についての回路解析とをそれぞれ連携させて解析を行なう。
以上の発明に係る電磁界回路連携解析は、以下の手続きによってコンピュータソフトウェアとして実装できる。
図8は、本発明に係る電磁界回路連携解析において、制御部203の処理の流れを示したフローチャートである。
まず、ステップS400において、制御部203は、ハードディスク124に格納されている回路基板データ134から、解析の設定を記述した解析条件、回路情報等のデータを読み込み、メモリ122等に展開する。そして、次の1から3に挙げる初期化処理を行なう。
図9は、本発明に係る電磁界回路連携解析において、第1の電磁界解析部201の処理の流れを示したフローチャートである。
まず、ステップS500において、第1の電磁界解析部201は、ハードディスク124に格納されている回路基板データ134から、解析の設定を記述した解析条件、回路情報等のデータを読み込み、メモリ122に展開する。そして、FDTD解析に必要な各電磁界変数に対応する係数計算を行なう。また、各電界・磁界変数をゼロに初期化して電界値記憶領域137および磁界値記憶領域138に書き込む。また、タイムステップTA単位での時刻を表わす変数nを初期値ゼロで初期化する。
図10は、本発明に係る電磁界回路連携解析において、第2の電磁界解析部202の処理の流れを示したフローチャートである。
まず、ステップS600において、第2の電磁界解析部202は、ハードディスク124に格納されている回路基板データ134から、解析の設定を記述した解析条件、回路情報等のデータを読み込み、メモリ122に展開する。そして、FDTD解析に必要な各電磁界変数に対応する係数計算を行なう。また、各電界・磁界変数をゼロに初期化して電界値記憶領域137および磁界値記憶領域138に書き込む。また、タイムステップTB単位での時刻を表わす変数mを初期値ゼロで初期化する。
図11は、本発明に係る電磁界回路連携解析において、回路解析部204の処理の流れを示したフローチャートである。
まず、ステップS700において、回路解析部204は、ハードディスク124に格納されている回路基板データ134から、解析の設定を記述した解析条件、回路情報等のデータを読み込み、メモリ122に展開する。そして、回路解析に必要な係数行列の初期化を行なう。さらに、回路解析の内部状態を動作点解析によって求め初期値を設定する。また、回路解析における解析時刻tcsをゼロに初期化する。
なお、本発明に係る電磁界回路連携装置において、ユーザは、キーボード110等のインターフェイスを介し、解析領域で所定の位置を指定することができる。CPU120は、ユーザの操作に応じて、所定の位置での電磁界値等を電界値記憶領域137、磁界値記憶領域138から読み込んで、たとえば、ディスプレイ104に表示させる。これにより、ユーザは、指定した位置での電磁界値を視覚的に知ることができる。
Claims (9)
- 回路素子を介して電気的に結合された、第1の解析対象物と第2の解析対象物とに対し、電磁界回路連携解析を行なう電磁界回路連携解析装置であって、
前記第1の解析対象物を含む第1の解析領域において、電磁界解析を行なう第1の電磁界解析手段と、
前記第2の解析対象物を含む第2の解析領域において、電磁界解析を行なう第2の電磁界解析手段と、
前記回路素子について回路解析を行なう回路解析手段と、
前記第1の解析対象物と前記回路素子とを接続する前記回路素子の一方の端子における、前記第1の電磁界解析手段で求めた電界値または磁界値と、電圧値または電流値とを相互に変換する第1の連携手段と、
前記第2の解析対象物と前記回路素子とを接続する前記回路素子の他方の端子における、前記第2の電磁界解析手段で求めた電界値または磁界値と、電圧値または電流値とを相互に変換する第2の連携手段とを備える、電磁界回路連携解析装置。 - 前記第1の電磁界解析手段および前記第2の電磁界解析手段は、有限差分時間領域法により電磁界解析を行なう、請求項1記載の電磁界回路連携解析装置。
- 前記第1の電磁界解析手段と前記第2の電磁界解析手段とは、それぞれ異なるタイムステップで電磁界解析を行ない、
前記第1の連携手段、前記第2の連携手段および前記回路解析手段を制御する制御手段をさらに備え、
前記制御手段は、
i)前記第1の電磁界解析手段および前記第2の電磁界解析手段において電界を計算する時刻を順次比較して、いずれか早い時刻ごとに回路解析を中断するよう前記回路解析手段を制御し、
ii)前記第1の電磁界解析手段および前記第2の電磁界解析手段のうち前記中断した時刻で電界計算を行なういずれかの電磁界解析手段に対し、前記中断した時刻での前記回路素子の端子における電圧値を変換した電界値を与え、当該電磁界解析手段から前記中断した時刻での電界計算の次に行なう磁界計算の結果を受け取るまで待機するよう当該電磁界解析手段に対応する連携手段を制御し、
iii)当該連携手段が前記磁界計算の結果に基づき変換した電流値を、前記中断した時刻以降の計算における前記端子の電流源値として設定し回路解析を行なうよう前記回路解析手段を制御する、請求項2記載の電磁界回路連携解析装置。 - 前記第1の電磁界解析手段が解析した、前記第1の解析領域における所定の位置での電界値または磁界値の少なくとも一方を出力する第1の電磁界解析結果出力手段と、
前記第2の電磁界解析手段が解析した、前記第2の解析領域における所定の位置での電界値または磁界値の少なくとも一方を出力する第2の電磁界解析結果出力手段と、
前記回路解析手段が解析した、所定の回路素子間の電圧または前記所定の回路素子を流れる電流の少なくとも一方を出力する回路解析結果出力手段とをさらに備える、請求項3記載の電磁界回路連携解析装置。 - 演算処理部を有するコンピュータに、回路素子を介して電気的に結合された、第1の解析対象物と第2の解析対象物とに対し、電磁界回路連携解析を実行させるためのプログラムであって、
前記演算処理部が、前記第1の解析対象物を含む第1の解析領域において電磁界解析を行なうステップと、
前記演算処理部が、前記第2の解析対象物を含む第2の解析領域において電磁界解析を行なうステップと、
前記演算処理部が、前記回路素子について回路解析を行なうステップとを備え、
前記回路解析を行なうステップは、
前記第1の解析対象物と前記回路素子とを接続する前記回路素子の一方の端子における、前記第1の電磁界解析を行なうステップで求めた電界値または磁界値を、電圧値または電流値に変換するステップと、
前記第2の解析対象物と前記回路素子とを接続する前記回路素子の他方の端子における、前記第2の電磁界解析を行なうステップで求めた電界値または磁界値を、電圧値または電流値に変換するステップとを備える、電磁界回路連携解析プログラム。 - 前記第1の解析領域において電磁界解析を行なうステップと前記第2の解析領域において電磁界解析を行なうステップにおいて、前記演算処理部は、それぞれ異なるタイムステップで電磁界解析を行ない、
前記回路解析を行なうステップは、
i)前記第1の解析領域において電磁界解析を行なうステップおよび前記第2の解析領域において電磁界解析を行なうステップにおいて電界を計算する時刻を順次比較して、いずれか早い時刻ごとに回路解析を中断するステップと、
ii)前記第1の解析領域において電磁界解析を行なうステップおよび前記第2の解析領域において電磁界解析を行なうステップのうち前記中断した時刻で電界計算を行なういずれかの電磁界解析を行なうステップに対し、前記中断した時刻での前記回路素子の端子における電圧値を変換した電界値を与え、当該電磁界解析を行なうステップから前記中断した時刻での電界計算の次に行なう磁界計算の結果を受け取るまで待機するステップと、
iii)前記磁界計算の結果に基づき変換した電流値を、前記中断した時刻以降の計算における前記端子の電流源値として設定し回路解析を行なうステップとを含む、請求項5記載の電磁界回路連携解析プログラム。 - 請求項5記載の電磁界回路連携プログラムを格納したコンピュータ読み取り可能な記録媒体。
- 回路素子を介して電気的に結合された、第1の解析対象物と第2の解析対象物とに対し、電磁界回路連携解析を行なう方法であって、
前記第1の解析対象物を含む第1の解析領域において電磁界解析を行なうステップと、
前記第2の解析対象物を含む第2の解析領域において電磁界解析を行なうステップと、
前記回路素子について回路解析を行なうステップとを備え、
前記回路解析を行なうステップは、
前記第1の解析対象物と前記回路素子とを接続する前記回路素子の一方の端子における、前記第1の電磁界解析を行なうステップで求めた電界値または磁界値を、電圧値または電流値に変換するステップと、
前記第2の解析対象物と前記回路素子とを接続する前記回路素子の他方の端子における、前記第2の電磁界解析を行なうステップで求めた電界値または磁界値を、電圧値または電流値に変換するステップとを備える、電磁界回路連携解析方法。 - 前記第1の解析領域において電磁界解析を行なうステップと前記第2の解析領域において電磁界解析を行なうステップにおいては、それぞれ異なるタイムステップで電磁界解析が行なわれ、
前記回路解析を行なうステップは、
i)前記第1の解析領域において電磁界解析を行なうステップおよび前記第2の解析領域において電磁界解析を行なうステップにおいて電界を計算する時刻を順次比較して、いずれか早い時刻ごとに回路解析を中断するステップと、
ii)前記第1の解析領域において電磁界解析を行なうステップおよび前記第2の解析領域において電磁界解析を行なうステップのうち前記中断した時刻で電界計算を行なういずれかの電磁界解析を行なうステップに対し、前記中断した時刻での前記回路素子の端子における電圧値を変換した電界値を与え、当該電磁界解析を行なうステップから前記中断した時刻での電界計算の次に行なう磁界計算の結果を受け取るまで待機するステップと、
iii)前記磁界計算の結果に基づき変換した電流値を、前記中断した時刻以降の計算における前記端子の電流源値として設定し回路解析を行なうステップとを含む、請求項8記載の電磁界回路連携解析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007052768A JP4931643B2 (ja) | 2007-03-02 | 2007-03-02 | 電磁界回路連携解析装置、電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体および電磁界回路連携解析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007052768A JP4931643B2 (ja) | 2007-03-02 | 2007-03-02 | 電磁界回路連携解析装置、電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体および電磁界回路連携解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008217327A true JP2008217327A (ja) | 2008-09-18 |
JP4931643B2 JP4931643B2 (ja) | 2012-05-16 |
Family
ID=39837308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007052768A Expired - Fee Related JP4931643B2 (ja) | 2007-03-02 | 2007-03-02 | 電磁界回路連携解析装置、電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体および電磁界回路連携解析方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4931643B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8019578B2 (en) | 2007-10-16 | 2011-09-13 | Sharp Kabushiki Kaisha | Simulation method of electromagnetic field and circuit analysis on first and second targets coupled together by a circuit element simulation apparatus, and computer-readable medium storing simulation program for performing the method |
EP2378446A2 (en) | 2009-10-07 | 2011-10-19 | Fujitsu Limited | Coupled analysis simulation apparatus and coupled analysis simulation method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11153634A (ja) * | 1997-11-19 | 1999-06-08 | Fujitsu Ltd | シミュレーション装置及びシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2004054642A (ja) * | 2002-07-19 | 2004-02-19 | Sony Corp | 回路解析システム及びその解析方法 |
-
2007
- 2007-03-02 JP JP2007052768A patent/JP4931643B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11153634A (ja) * | 1997-11-19 | 1999-06-08 | Fujitsu Ltd | シミュレーション装置及びシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2004054642A (ja) * | 2002-07-19 | 2004-02-19 | Sony Corp | 回路解析システム及びその解析方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8019578B2 (en) | 2007-10-16 | 2011-09-13 | Sharp Kabushiki Kaisha | Simulation method of electromagnetic field and circuit analysis on first and second targets coupled together by a circuit element simulation apparatus, and computer-readable medium storing simulation program for performing the method |
EP2378446A2 (en) | 2009-10-07 | 2011-10-19 | Fujitsu Limited | Coupled analysis simulation apparatus and coupled analysis simulation method |
US8768677B2 (en) | 2009-10-07 | 2014-07-01 | Fujitsu Limited | Coupled analysis simulation apparatus and coupled analysis simulation method |
Also Published As
Publication number | Publication date |
---|---|
JP4931643B2 (ja) | 2012-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4484914B2 (ja) | シミュレーション装置、シミュレーションプログラム、およびシミュレーションプログラムが格納された記録媒体 | |
Eeckelaert et al. | Efficient multiobjective synthesis of analog circuits using hierarchical pareto-optimal performance hypersurfaces | |
US7643980B2 (en) | Electromagnetic field analysis apparatus, method and computer program | |
US8768677B2 (en) | Coupled analysis simulation apparatus and coupled analysis simulation method | |
US20080140379A1 (en) | Approximations for simulations of systems | |
CN108629066A (zh) | 用于开发和优化电子器件的电子架构设计的方法和计算机*** | |
EP1923804B1 (en) | Incremental solver for modeling an integrated circuit | |
US7236895B2 (en) | Analysis apparatus, analysis program product and computer readable recording medium having analysis program recorded thereon | |
JP2010218252A (ja) | 統計的タイミング解析用セルライブラリ作成装置、統計的タイミング解析装置、統計的タイミング解析用セルライブラリ作成方法および統計的タイミング解析方法 | |
CN109426693A (zh) | 开发电子器件的架构设计和制造电子器件的***及方法 | |
US7660708B2 (en) | S-matrix technique for circuit simulation | |
Traub et al. | Generation of physical equivalent circuits using 3D simulations | |
JP4931643B2 (ja) | 電磁界回路連携解析装置、電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体および電磁界回路連携解析方法 | |
US9317638B1 (en) | Polymorphic circuit simulation system | |
Krencker et al. | Electro-thermal high-level modeling of integrated circuits | |
Roca et al. | Context-dependent transformation of Pareto-optimal performance fronts of operational amplifiers | |
JP4684188B2 (ja) | 回路モデル作成プログラム、回路モデル作成プログラムを格納したコンピュータ読み取り可能な記録媒体および回路モデル作成装置 | |
Liu et al. | Knowledge-based neural network model for FPGA logical architecture development | |
CN116611386A (zh) | 将局部穿线电阻变换成全局分布电阻 | |
EP3803644A1 (en) | Method and system for hierarchical circuit simulation using parallel processing | |
JP2006004259A (ja) | 電子機器の設計支援システム及び多層プリント回路基板の設計支援システム | |
JPWO2004109560A1 (ja) | 回路解析と電磁波解析との連携による電磁界強度算出装置および算出方法 | |
JP2007206943A (ja) | 電磁界回路連携解析プログラム、記録媒体、解析方法、および解析装置 | |
JP2007183878A (ja) | 電磁界回路連携解析プログラム、記録媒体、解析方法、および解析装置 | |
JP4637799B2 (ja) | 電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体、および電磁界回路連携解析装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |