JP2008216941A - 画素回路の駆動方法、電気光学装置および電子機器 - Google Patents

画素回路の駆動方法、電気光学装置および電子機器 Download PDF

Info

Publication number
JP2008216941A
JP2008216941A JP2007058186A JP2007058186A JP2008216941A JP 2008216941 A JP2008216941 A JP 2008216941A JP 2007058186 A JP2007058186 A JP 2007058186A JP 2007058186 A JP2007058186 A JP 2007058186A JP 2008216941 A JP2008216941 A JP 2008216941A
Authority
JP
Japan
Prior art keywords
transistor
potential
period
gate
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007058186A
Other languages
English (en)
Other versions
JP4737120B2 (ja
Inventor
Katori Takahashi
香十里 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007058186A priority Critical patent/JP4737120B2/ja
Priority to US12/028,524 priority patent/US8274499B2/en
Priority to KR1020080019597A priority patent/KR101403505B1/ko
Priority to CN2008100852063A priority patent/CN101261808B/zh
Publication of JP2008216941A publication Critical patent/JP2008216941A/ja
Application granted granted Critical
Publication of JP4737120B2 publication Critical patent/JP4737120B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】駆動トランジスタの移動度を補正する。
【解決手段】初期化期間において第１トランジスタＴr1がオン状態となり、駆動トランジスタＴdrがダイオード接続される。このとき、第２制御信号Ｇ２[i]のハイレベルは第２トランジスタＴr2を飽和領域で動作させるようにバイアスされている。このため、駆動トランジスタＴdrのゲート電位は、その移動度に応じたものとなる。移動度に応じたゲート電位は容量素子Ｃ１によって保持される。
【選択図】図４

Description

本発明は、有機ＥＬ(ElectroLuminescent)材料からなる発光素子など各種の電気光学素子の挙動を制御する技術に関する。
この種の電気光学素子は電流の供給によって階調（典型的には輝度）が変化する。この電流（以下「駆動電流」という）をトランジスタ（以下「駆動トランジスタ」という）によって制御する構成が従来から提案されている。
例えば、特許文献１には、駆動トランジスタの移動度の個体差に起因して各電気光学素子の階調にバラツキが発生するという問題を解決するため、抵抗を駆動トランジスタと電源との間に設け、駆動トランジスタの自己補正をする構成が開示されている。
特開２００６−２５１６３２号公報（段落番号００７８）
しかしながら、特許文献１に記載の技術では、電源から駆動トランジスタに到る経路に抵抗を設けるので、この抵抗によって電力が消費されてしまうといった問題がある。さらに、抵抗の占有面積によって画素回路に占める発光素子の面積が減少し開口率が低下するといった問題がる。
本発明は、このような事情に鑑みてなされたものであり、消費電力を削減しつつ、開口率を低下させることなく駆動トランジスタの移動度のばらつきを補正するという課題の解決を目的としている。
この課題を解決するために、本発明に係る電気光学装置は、駆動電流に応じた光量で発光する発光素子と、前記発光素子に前記駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に設けられた第１トランジスタと、前記駆動トランジスタのドレインと初期化電位を供給するノードとの間に設けられた第２トランジスタと、前記駆動トランジスタのゲートに一方の端子が接続された容量素子とを備えた画素回路の駆動方法であって、前記第１トランジスタをオン状態とする初期化期間において、前記容量素子の他方の端子に固定電位（例えば、図２に示すＶini）を供給し、前記第２トランジスタのゲートに当該第２トランジスタを飽和領域で動作させる所定電位を供給し、前記初期化期間が終了した後の書込期間において、前記容量素子の他方の端子に表示すべき階調に応じた電位を供給する。
この駆動方法によれば、初期化期間において第１トランジスタをオン状態にして駆動トランジスタをダイオード接続する。このとき、第２トランジスタは飽和領域で動作しているので、駆動トランジスタのゲートはその移動度に応じた電位にバイアスされる。ゲート電位は駆動トランジスタのゲート容量によって保持されるので、書込期間において、容量素子の他方の端子に階調に応じたデータ電位を供給すると、駆動トランジスタのゲートには、移動度に応じた電位にデータ電位が重畳され、これがゲート容量によって保持される。よって、駆動トランジスタの移動度を補正することができる。しかも、抵抗を用いないので、抵抗で消費される電力を削減するとともに、開口率を向上させることができる。
上述した画素回路の駆動方法において、前記初期化期間と前記書込期間との間に補償期間を設け、当該補償期間において、前記容量素子の他方の端子に前記固定電位を供給し、前記第２トランジスタのゲートに当該第２トランジスタをオフ状態にする電位を供給することが好ましい。この発明によれば、補償期間において駆動トランジスタのゲート・ソース間電圧をその閾値電圧に近づけることができる。第２トランジスタの移動度や閾値電圧がばらつくと、初期化期間が終了した時点で駆動トランジスタのゲートには第２トランジスタの特性のばらつきの影響を受けたゲート電位が保持される。補償期間においては、駆動トランジスタのゲート電位が閾値電圧となるように変化するので、第２トランジスタの特性がばらついたとしてもこれを軽減することができる。よって、補償期間を設けることによって、駆動トランジスタの移動度と閾値電圧とを補正することができ、さらに、第２トランジスタの特性のばらつきに起因する輝度ムラを軽減することが可能となる。なお、固定電位は定電位であればどのような電位であってもよいが、初期化電位に設定することによって、電源の数を減らすことが可能となる。また、補償期間は、駆動トランジスタのゲート電位はゲート・ソース間電圧が閾値電圧に到る前に終了することが好ましい。
次に、本発明に係る電気光学装置は、複数のデータ線と、複数の走査線と、前記データ線と前記走査線との交差に対応して設けられた複数の画素回路と、前記データ線に階調に応じたデータ電位を供給する第１駆動手段（例えば、図１に示す２４）と、初期化期間を指定する第１制御信号および第２制御信号を生成するとともに、書込期間を指定する走査信号を前記走査線に供給する第２駆動手段（例えば、図１に示す２２）とを備えたものであって、前記複数の画素回路の各々は、ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、前記駆動トランジスタのゲートに接続された一方の端子を有する容量素子と、前記駆動トランジスタのゲートとドレインとの間に設けられ、そのゲートに前記第１制御信号が供給される第１トランジスタと、前記駆動トランジスタのドレインと初期化電位を供給するノードとの間に設けられ、そのゲートに前記第２制御信号が供給される第２トランジスタと、前記ノードと前記容量素子の他方の端子との間に設けられ、そのゲートに前記第１制御信号が供給される第３トランジスタと、前記容量素子の他方の端子と前記データ線との間に設けられ、そのゲートに前記走査線を介して前記走査信号が供給される第４トランジスタとを備え、前記第１駆動手段は、前記第１制御信号の電位を、前記初期化期間において前記第１および第３トランジスタがオン状態となる電位とし、前記書込期間において前記第１および第３トランジスタがオフ状態となる電位とし、前記第２制御信号の電位を、前記初期化期間において前記第２トランジスタが飽和領域で動作する所定電位とし、前記書込期間において前記第２トランジスタがオフ状態となる電位とし、前記走査信号の電位を、前記初期化期間において前記第４トランジスタがオフ状態となる電位とし、前記書込期間において前記第４トランジスタがオン状態となる電位とする。
この発明によれば、初期化期間において第１制御信号の電位は第１トランジスタをオン状態にする電位となるので駆動トランジスタはダイオード接続される。このとき、第２制御信号は第２トランジスタを飽和領域で動作させる所定電位となるのでので、駆動トランジスタのゲートはその移動度に応じた電位にバイアスされる。ゲート電位は駆動トランジスタのゲート容量によって保持されるので、書込期間において、第４トランジスタがオン状態となって容量素子の他方の端子に階調に応じたデータ電位を供給すると、駆動トランジスタのゲートには、移動度に応じた電位にデータ電位が重畳され、これがゲート容量によって保持される。よって、駆動トランジスタの移動度を補正することができる。しかも、抵抗を用いないので、抵抗で消費される電力を削減するとともに、開口率を向上させることができる。
また、本発明に係る電気光学装置は、複数のデータ線と、複数の走査線と、前記データ線と前記走査線との交差に対応して設けられた複数の画素回路と、前記データ線に階調に応じたデータ電位が供給する第１駆動手段と、初期化期間と補償期間とを指定する第１制御信号および前記初期化期間を指定する第２制御信号を生成するとともに、書込期間を指定する走査信号を前記走査線に供給する第２駆動手段とを備えたものであって、前記複数の画素回路の各々は、ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、前記駆動トランジスタのゲートに接続された一方の端子を有する容量素子と、前記駆動トランジスタのゲートとドレインとの間に設けられ、そのゲートに前記第１制御信号が供給される第１トランジスタと、前記駆動トランジスタのドレインと初期化電位を供給するノードとの間に設けられ、そのゲートに前記第２制御信号が供給される第２トランジスタと、前記ノードと前記容量素子の他方の端子との間に設けられ、そのゲートに前記第１制御信号が供給される第３トランジスタと、前記容量素子の他方の端子と前記データ線との間に設けられ、そのゲートに前記走査線を介して前記走査信号が供給される第４トランジスタとを備え、前記第１駆動手段は、前記第１制御信号の電位を、前記初期化期間および前記補償期間において前記第１および第３トランジスタがオン状態となる電位とし、前記書込期間において前記第１および第３トランジスタがオフ状態となる電位とし、前記第２制御信号の電位を、前記初期化期間において前記第２トランジスタが飽和領域で動作する所定電位とし、前記補償期間および前記書込期間において前記第２トランジスタがオフ状態となる電位とし、前記走査信号の電位を、前記初期化期間および前記補償期間において前記第４トランジスタがオフ状態となる電位とし、前記書込期間において前記第４トランジスタがオン状態となる電位とする。
この発明によれば、補償期間において第２制御信号の電位は第２トランジスタをオフさせる電位に設定されるこのため、初期化期間においてダイオード接続された駆動トランジスタのゲート電位は初期化電位に向けてバイアスされている状態から、補償期間において駆動トランジスタのソース電位から閾値電圧を差し引いた電位に向けて変化する。これによって、駆動トランジスタの閾値電圧に応じてそのゲート電位を変化させることができるので、移動度のみならず閾値電圧も補正することが可能となる。また、補償期間においては、駆動トランジスタのゲート電位が閾値電圧となるように変化するので、第２トランジスタの特性がばらついたとしてもこれを軽減することができる。なお、補償期間は、駆動トランジスタのゲート電位はゲート・ソース間電圧が閾値電圧に到る前に終了するように設定することが好ましい。
上述した電気光学装置において、前記複数の画素回路の各々は、前記駆動トランジスタと前記発光素子との間に設けられ、そのゲートに発光期間を指定する第３制御信号が供給される第５トランジスタを備え、前記第１駆動手段は、前記第１制御信号の電位を、前記初期化期間および前記補償期間において前記第１および第３トランジスタがオン状態となる電位とし、前記書込期間および前記発光期間において前記第１および第３トランジスタがオフ状態となる電位とし、前記第２制御信号の電位を、前記初期化期間において前記第２トランジスタが飽和領域で動作する所定電位とし、前記補償期間、前記書込期間および前記発光期間において前記第２トランジスタがオフ状態となる電位とし、前記走査信号の電位を、前記初期化期間、前記補償期間、および前記発光期間において前記第４トランジスタがオフ状態となる電位とし、前記書込期間において前記第４トランジスタがオン状態となる電位とし、前記第３制御信号の電位を、前記初期化期間、前記補償期間、および前記書込期間において前記第５トランジスタがオフ状態となる電位とし、前記発光期間において前記第５トランジスタがオン状態となる電位とすることが好ましい。この発明によれば、書込期間において設定された駆動トランジスタのゲート電位に応じて発光素子に駆動電流を供給するこができるので、移動度が補正された輝度で発光素子を発光させることができる。
次に、本発明に係る電子機器は、上述した電気光学装置を具備することが好ましい。そのような電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成する構成の画像形成装置（印刷装置）においては、像担持体を露光する手段（いわゆる露光ヘッド）として本発明の電気光学装置を採用することができる。また、上述した発明において発光素子は、駆動電流に応じた光量で発光する素子であれば、いかなるものであってもよい。例えば、有機発光ダイオードや無機発光ダイオードなど発光ダイオードが該当する。
＜１．第１実施形態＞
＜Ａ：電気光学装置の構成＞
図１は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。この電気光学装置Ｄは、画像を表示するための手段として各種の電子機器に採用される装置であり、複数の画素回路Ｐが面状に配列された画素アレイ部１０と、各画素回路Ｐを駆動する走査線駆動回路２２およびデータ線駆動回路２４と、電気光学装置Ｄで利用される各電圧を生成する電圧生成回路２７とを有する。なお、図１においては走査線駆動回路２２とデータ線駆動回路２４と電圧生成回路２７とが別個の回路として図示されているが、これらの回路の一部または全部が単一の回路とされた構成も採用される。また、図１に図示されたひとつの走査線駆動回路２２（あるいはデータ線駆動回路２４や電圧生成回路２７）が複数のＩＣチップに区分された態様で電気光学装置Ｄに実装されてもよい。
図１に示されるように、画素アレイ部１０には、Ｘ方向に延在するｍ本の制御線１２と、Ｘ方向と直交するＹ方向に延在するｎ本のデータ線１４と、各制御線１２と平行にＹ方向に延在するｍ本の給電線１７とが形成される（ｍおよびｎは自然数）。各画素回路Ｐは、データ線１４と制御線１２及び給電線１７との交差に対応する位置に配置される。したがって、これらの画素回路Ｐは、縦ｍ行×横ｎ列のマトリクス状に配列する。
走査線駆動回路２２は、複数の画素回路Ｐを水平走査期間ごとに行単位で選択するための回路である。一方、データ線駆動回路２４は、各水平走査期間で走査線駆動回路２２が選択した１行分（ｎ個）の画素回路Ｐの各々に対応するデータ電位ＶD[1]ないしＶD[n]を生成して各データ線１４に出力する。第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）が選択される水平走査期間において第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１４に出力されるデータ電位ＶD[j]は、第ｉ行の第ｊ列目に位置する画素回路Ｐに対して指定された階調に対応する電位となる。
電圧生成回路２７は、電源の高位側の電位（以下「電源電位」という）ＶELおよび低位側の電位（以下「接地電位」という）Ｇndと、一定の初期化電位Ｖiniを生成する。初期化電位Ｖiniは、総ての給電線１７に対して共通に出力されて各画素回路Ｐに給電される。
次に、図２を参照して、各画素回路Ｐの構成を説明する。同図においては、第ｉ行の第ｊ列目に位置するひとつの画素回路Ｐのみが図示されているが、その他の画素回路Ｐも同様の構成である。
同図に示されるように、画素回路Ｐは、電源電位ＶELが供給される電源線と接地電位Ｇndが供給される接地線との間に介挿された電気光学素子１１を含む。電気光学素子１１は、これに供給される駆動電流Ｉelに応じた輝度に発光する電流駆動型の発光素子であり、典型的には、有機ＥＬ材料からなる発光層を陽極と陰極との間に介在させたＯＬＥＤ（Organic Light-Emitting Diode）素子である。
図２に示されるように、図１において便宜的に１本の配線として図示された制御線１２は、実際には４本の配線（走査線１２１・第１制御線１２３・第２制御線１２５・第３制御線１２７）を含む。各配線には走査線駆動回路２２から所定の信号が供給される。例えば、第ｉ行目の走査線１２１には、同行の画素回路Ｐを選択するための走査信号ＧWRT[i]が供給される。また、第１制御線１２３には第１制御信号Ｇ１[i]が供給され、第２制御線１２５には第２制御信号Ｇ２[i]が供給される。本実施形態において第１制御信号Ｇ１[i]および第２制御信号Ｇ２[i]は駆動トランジスタＴdrの移動度を補正するための初期化期間を規定する。さらに、第３制御線１２７には、電気光学素子１１が実際に発光する期間（後述する発光期間ＰEL）を規定する第３制御信号Ｇ３[i]が供給される。なお、各信号の具体的な波形やこれに応じた画素回路Ｐの動作については後述する。
図２に示されるように、電源線から電気光学素子１１の陽極に至る経路にはｐチャネル型の駆動トランジスタＴdrとｎチャネル型の第５トランジスタＴr5とが介挿される。駆動トランジスタＴdrは、ゲートの電位ＶGに応じた駆動電流Ｉelを生成するための手段であり、そのソースが電源線に接続されるとともにドレインが第５トランジスタＴr5のドレインに接続される。第５トランジスタＴr5は、駆動電流Ｉelが実際に電気光学素子１１に供給される期間を規定するための手段であり、そのソースが電気光学素子１１の陽極に接続されるとともにゲートが第３制御線１２７に接続される。したがって、第３制御信号Ｇ３[i]がローレベルを維持する期間においては第５トランジスタＴr5がオフ状態となって電気光学素子１１に対する駆動電流Ｉelの供給が遮断される一方、第３制御信号Ｇ３[i]がハイレベルに遷移すると第５トランジスタＴr5がオン状態となって電気光学素子１１に駆動電流Ｉelが供給される。なお、第５トランジスタＴr5は駆動トランジスタＴdrと電源線との間に介挿されてもよい。
駆動トランジスタＴdrのゲートとドレインとの間にはｎチャネル型の第１トランジスタＴr1が介挿される。この第１トランジスタＴr1のゲートは第２制御線１２５に接続される。したがって、第２制御信号Ｇ２[i]がハイレベルに遷移すると第１トランジスタＴr1がオン状態となって駆動トランジスタＴdrがダイオード接続され、第２制御信号Ｇ２[i]がローレベルに遷移すると第１トランジスタＴr1がオフ状態となって駆動トランジスタＴdrのダイオード接続は解除される。
図２に示される容量素子Ｃ0は、第１電極Ｌ1と第２電極Ｌ2との間の電圧を保持する容量である。第２電極Ｌ2は駆動トランジスタＴdrのゲートに接続される。容量素子Ｃ0の第１電極Ｌ1とデータ線１４との間にはｎチャネル型の第４トランジスタＴr4が介挿され、第１電極Ｌ1と給電線１７との間にはｎチャネル型の第３トランジスタＴr3が介挿される。第４トランジスタＴr4は第１電極Ｌ1とデータ線１４との導通および非導通を切り替えるスイッチング素子であり、第３トランジスタＴr3は第１電極Ｌ1と給電線１７との導通および非導通を切り替えるスイッチング素子である。第４トランジスタＴr4のゲートは走査線１２１に接続される。走査信号ＧWRT[i]がハイレベルであれば第４トランジスタＴr4がオン状態となり、走査信号ＧWRT[i]がローレベルであれば第４トランジスタＴr4がオフ状態となる。
図２に示されるｎチャネル型の第２トランジスタＴr2は、駆動トランジスタＴdrのドレインと給電線１７との間に介挿される。この第２トランジスタＴr2のゲートは第２制御線１２５に接続される。第２制御信号Ｇ２[i]のハイレベルは第２トランジスタＴr2を飽和領域で動作させる電位ＶCに設定される一方、第２制御信号Ｇ２[i]のローレベルは第２トランジスタＴr2をオフ状態にする接地電位Ｇndに設定される。
＜Ｂ：電気光学装置の動作＞
次に、図３を参照して、走査線駆動回路２２が生成する各信号の具体的な波形を説明する。図４に示されるように、走査信号ＧWRT[1]ないしＧWRT[m]は、水平走査期間（１Ｈ）ごとに順番にハイレベルとなる。すなわち、走査信号ＧWRT[i]は、垂直走査期間（１Ｖ）のうち第ｉ番目の水平走査期間においてハイレベルを維持するとともにそれ以外の期間においてローレベルを維持する。走査信号ＧWRT[i]のハイレベルへの移行は第ｉ行の各画素回路Ｐの選択を意味する。以下では走査信号ＧWRT[1]ないしＧWRT[m]の各々がハイレベルとなる期間（すなわち水平走査期間）を「書込期間ＰWRT」と表記する。
第１制御信号Ｇ１[i]および第２制御信号Ｇ２[i]は、走査信号ＧWRT[i]がハイレベルとなる書込期間ＰWRTの直前の期間（以下「初期化期間」という）ＰINTにおいてハイレベルとなり、その他の期間においてローレベルを維持する信号である。第３制御信号Ｇ３[i]は、走査信号ＧWRT[i]がハイレベルとなる書込期間ＰWRTの経過後から、第１制御信号Ｇ１[i]および第２制御信号Ｇ２[i]がハイレベルとなる初期化期間ＰINTの開始前までの期間（以下「発光期間」という）ＰELにてハイレベルとなり、それ以外の期間（すなわち初期化期間ＰINTと書込期間ＰWRTとを含む期間）にてローレベルとなる信号である。
次に、図４乃至図７を参照しながら画素回路Ｐの具体的な動作を説明する。以下では、第ｉ行に属する第ｊ列目の画素回路Ｐの動作を、初期化期間書ＰINTと書込期間ＰWRTと発光期間ＰELとに区分して説明する。
（ａ）初期化期間ＰINT
初期化期間ＰINTにおいては、図３に示されるように、第１制御信号Ｇ１[i]および第２制御信号Ｇ２[i]がハイレベルを維持するとともに走査信号ＧWRT[i]および第３制御信号Ｇ３[i]がローレベルを維持する。したがって、図４に示されるように、第１トランジスタＴr1と第３トランジスタＴr3とはオン状態に遷移する。このとき、第１制御信号Ｇ１[i]の電位はＶＨとなる。ここで、電位ＶＨは電源電位ＶELより高電位となるように設定される。したがって、この例の第１トランジスタＴr1と第３トランジスタＴr3とは線形領域で動作してオン状態となる。第１トランジスタＴr1がオン状態になると、駆動トランジスタＴdrはダイオードとして機能する。一方、第２制御信号Ｇ２[i]のハイレベルの電位はＶCとなる。電位ＶCは第２トランジスタＴr2が飽和領域で動作するように設定されている。この例では電位ＶCは初期化電位Ｖiniより高く電源電位ＶELより低い。すなわち、ＶH＞ＶEL＞ＶC＞Ｖiniの関係がある。
第２トランジスタＴr2を飽和領域で動作させることは、駆動トランジスタＴdrの移動度を補正する観点より重要である。図５（Ａ）に第２トランジスタＴr2の動作点を示す。この図において実線で示した曲線は第２トランジスタＴr2のドレイン電圧Ｖとドレイン・ソース間の電流Ｉとの関係を示している。また、点線はダイオード接続された駆動トランジスタＴdrの特性を示している。そして、２つの曲線の交点が動作点となり、図中矢印で示したように駆動トランジスタＴdrのドレイン・ソース間電圧Ｖdsと第２トランジスタＴr2のドレイン・ソース間電圧Ｖdsとが決まる。
ここで、駆動トランジスタＴdrの閾値電圧Ｖthが同じで移動度が異なる場合を想定する。図５（Ｂ）には、特性Ａの方が特性Ｂよりも移動度が大きく、同じＶgs(=Ｖds)が与えられたときＩds(A)＞Ｉds(B)である。この場合の交点の電圧をそれぞれ、ＶＩ(A)，ＶＩ(B)とする。ＶＩ(A)，ＶＩ(B)は駆動トランジスタＴdrのゲート電位ＶGであるから、駆動トランジスタＴdrのゲート・ソース間電圧Ｖgsはそれぞれ以下のように示される。
Ｖgs(A)=ＶEL-ＶＩ(A)
Ｖgs(B)=ＶEL-ＶＩ(B)
第２トランジスタＴr2および駆動トランジスタＴdrが理想的な定電流特性を持つ場合、特性Ａおよび特性Ｂの駆動トランジスタＴdrはそれぞれ、Ｖgs(A)、Ｖgs(B)が与えられると同じ大きさのＩdsを出力する。この例では、第２トランジスタＴr2を飽和領域で動作させることによって、駆動トランジスタＴdrのゲート電位ＶGを移動度に応じた電位にすることができる。このようにして、初期化期間ＰINTにおいて、駆動トランジスタＴdrのゲート電位ＶGが移動度に応じた電位になると、当該電位が駆動トランジスタＴdrの容量素子Ｃ１によって保持される。ここで、容量素子Ｃ１は駆動トランジスタＴdrのゲートに寄生する容量であってもよい。
（ｂ）書込期間ＰWRT
書込期間ＰWRTにおいては、図３に示されるように、走査信号ＧWRT[i]がハイレベルに遷移し、第１制御信号Ｇ１[i]、第２制御信号Ｇ２[i]、および第３制御信号Ｇ３[i]はローレベルを維持する。したがって、図６に示されるように、第１乃至第３トランジスタＴr1〜Ｔr3および第５トランジスタＴr5はオフ状態を維持する一方、第４トランジスタＴr4がオン状態に遷移してデータ線１４と第１電極Ｌ1とが導通する。したがって、第１電極Ｌ1の電位は、初期化期間ＰINTで供給されていた初期化電位Ｖiniから電気光学素子１１の階調に応じたデータ電位ＶD[j]に変化する。
図６に示されるように、書込期間ＰWRTにおいて、第１トランジスタＴr1はオフ状態にあり、また、駆動トランジスタＴdrのゲートのインピーダンスは充分に高い。したがって、第１電極Ｌ1が初期化期間ＰINTにおける初期化電位Ｖiniからデータ電位ＶD[j]まで変化量ΔＶ（＝Ｖini−ＶD[j]）だけ変動すると、第２電極Ｌ2の電位（駆動トランジスタＴdrのゲートの電位ＶG）は容量カップリングによってその直前の電位（ＶEL−ＶＩ）から変動する。このときの第２電極Ｌ2の電位の変動量は、容量素子Ｃ0と容量素子Ｃ1との容量比に応じて定まる。より具体的には、容量素子Ｃ0の容量値を「Ｃ」とし容量素子Ｃ1の容量値を「Ｃs」とすると、第２電極Ｌ2の電位の変化分は「ΔＶ・Ｃ／（Ｃ＋Ｃs）」と表現される。したがって、書込期間ＰWRTにおいて駆動トランジスタＴdrのゲートの電位ＶGは以下の式(1)で表現されるレベルに安定する。
ＶG＝ＶEL−ＶＩ−ｋ・ΔＶ ……（１）
ただし、ｋ＝Ｃ／（Ｃ＋Ｃs）
また、駆動トランジスタＴdrの飽和領域での電流Ｉds（＝Ｉel）は、以下に示す式（２）で与えられる。
Ｉds=1/2*μ*W/L*Cox*(Ｖgs-Ｖth)^2……（２）
ここで「μ」は移動度である。初期化期間ＴiniのＩdsをＩds[ini]としたとき、Ｉds[ini]は以下に示す式（３）で与えられる。
Ｉds[ini]＝1/2*μ(A)*W/L*Cox*Vgs(A)^2＝1/2*μ(B)*W/L*Cox*Vgs(B)^2……（３）
これは、移動度に応じた電位ＶＩが初期化期間ＰINTにおいて容量素子Ｃ1に保持されるからである。したがって、変化量ΔＶ（＝Ｖini−ＶD[j]）が0の時には移動度が相違しても同じＩdsが得られ、さらに、データ振幅がある場合でも、画素回路を２個のトランジスタで構成した場合や、閾値補償駆動と比較して、移動度のばらつきに起因するＩdsバラツキは小さくなる。
（ｃ）発光期間ＰEL
発光期間ＰELにおいては、図３に示されるように、第１制御信号Ｇ１[i]と第２制御信号Ｇ２[i]とがローレベルを維持するから、第１乃至第３トランジスタＴr1〜Ｔr3はオフ状態を維持する。また、走査信号ＧWRT[i]は発光期間ＰELにおいてローレベルを維持するから、図７に示されるように、第４トランジスタＴr4がオフ状態に遷移するとともに第５トランジスタＴr5がオン状態に遷移する。したがって、容量素子Ｃ0の第１電極Ｌ1は、オフ状態となった第４トランジスタＴr4によってデータ線１４から電気的に絶縁される。
この結果、発光期間ＰELにおいて第２電極Ｌ２の電位ＶGは式（１）で示される電位に固定され、当該電位に応じた駆動電流Ｉelが駆動トランジスタＴdrおよび第５トランジスタＴr5を経由して電気光学素子１１に供給される。この駆動電流Ｉelの供給によって電気光学素子１１はデータ電位ＶD[j]に応じた輝度に発光する。
以上説明したように、本実施形態によれば、初期化期間ＰINTにおいて第２トランジスタＴr2を飽和領域で動作させたので、駆動トランジスタＴdrの移動度に応じた電位を容量素子Ｃ１に保持することができる。そして、書込期間ＰWRTにおいてこの電位に重畳するように階調に応じたデータ電位ＶD[j]を書き込むので、駆動トランジスタＴdrの移動度を補正しつつ、表示すべき階調に応じた輝度で電気光学素子１１を発光させることができる。これにより、移動度のばらつきに起因する輝度ムラを大幅に改善することが可能となる。
＜２．第２実施形態＞
第２実施形態に係る電気光学装置は、図１に示す第１実施形態の電気光学装置と同様に構成されている。ただし、走査線駆動回路２２から出力される第１制御信号Ｇ１[i]のタイミングが第１実施形態と相違する。
図８に第２実施形態に係る電気光学装置のタイミングチャートを示す。この例では、初期化期間ＰINTと書込期間ＰWRTとの間に補償期間ＰHを設けている。この補償期間ＰHでは、第２トランジスタＴr2の特性のばらつきを補正する。
第１実施形態と同様に駆動トランジスタＴdrの閾値電圧Ｖthが同じで移動度が異なる特性Ａおよび特性Ｂを想定する。初期化期間ＰINTでは、図５（Ｂ）に示したように、駆動トランジスタＴdrのゲート・ソース間電圧Ｖgsは、以下の式で与えられる。
Ｖgs(A)=ＶEL-ＶI(A)
Ｖgs(B)=ＶEL-ＶI(B)
次に、補償期間ＰHにおいては、第１制御信号Ｇ１[i]がハイレベルを維持する一方、第２制御信号Ｇ２[i]がローレベルに遷移するので、画素回路Ｐは図９に示すように動作する。補償期間ＰHの開始においては、駆動トランジスタＴdrのゲート電位ＶGが電位ＶＩになっているが、これが電位[ＶEL−Ｖth]に向けて上昇していく。
特性Ａおよび特性Ｂの駆動トランジスタＴdrの動作点は図１０に矢印で示すように変化する。ここで、補償期間ＰHを十分長くすると、ゲート電位Ｖgは、ＶEL-Ｖthになる。この２つの特性Ａおよび特性Ｂは移動度のみが異なり、同じＶgsが与えられるとＩds(A)＞Ｉds(B)である。このため、ΔＩds=Ｉds(A)-Ｉds(B)とすると、ゲート電位ＶgがＶEL-Ｖthに漸近するとかえって、ΔＩdsは大きくなる。そこで、補償期間ＰHは、ゲート電位ＶGがＶEL−Ｖthに一致する前に終了することが、移動度を補正する観点より好ましい。
また、第１実施形態では、第２トランジスタＴr2の電気特性がばらついた場合の悪影響が出てしまうが、補償駆動を組み合わせる事によって、この影響を少なくする事ができる。図１１を参照して、補償駆動の利点を説明する。この例では、図１１（Ａ）に示すように第２トランジスタＴr2のＩdsとＶdsの特性が特性Ｃおよび特性Ｄである場合を想定する。このような特性の相違は、移動度や閾値電圧のばらつきによって生じうる。
第１実施形態では、補償期間ＰHを設けていないので、第２トランジスタＴr2の特性がばらついた場合、駆動トランジスタＴdrのＶgs（A）とＶgs（B）は、第２トランジスタＴr2の特性の影響を受けて必要以上に差が大きくなってしまう。これに対して、補償期間ＰHを設けると、図１１（Ｂ）に示すように、駆動トランジスタＴdrの動作点がＶEL−Ｖthに向けて移動するので、第２トランジスタＴr2の特性のばらつきを補正することができる。この結果、第２トランジスタＴr2の特性がばらついても、駆動トランジスタＴdrの移動度および閾値電圧の特性のばらつきを補正して、輝度ムラを大幅に削減して表示品質を向上させることができる。
なお、上述した実施形態において、ＯＬＥＤ素子は電気光学素子１１の一例に過ぎない。例えば、ＯＬＥＤ素子に代えて、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子といった様々な発光素子を本発明における電気光学素子として採用することができる。本発明における電気光学素子は、電流の供給によって階調（典型的には輝度）が変化する素子であれば足り、その具体的な構造の如何は不問である。
＜３．応用例＞
次に、本発明に係る電気光学装置Ｄを利用した電子機器について説明する。図１３は、以上に説明した何れかの形態に係る電気光学装置Ｄを表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての電気光学装置Ｄと本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置Ｄは電気光学素子１１にＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。
図１４に、実施形態に係る電気光学装置Ｄを適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置としての電気光学装置Ｄを備える。スクロールボタン３００２を操作することによって、電気光学装置Ｄに表示される画面がスクロールされる。
図１５に、実施形態に係る電気光学装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置としての電気光学装置Ｄを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置Ｄに表示される。
なお、本発明に係る電気光学装置が適用される電子機器としては、図１３から図１５に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電気光学装置は利用される。本発明にいう電子回路とは、各実施形態のように表示装置の画素を構成する画素回路のほか、画像形成装置における露光の単位となる回路をも含む概念である。
本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。 画素回路の構成を示す回路図である。 各信号の波形を示すタイミングチャートである。 初期化期間における画素回路の動作を説明するための回路図である。 初期化期間の動作を説明するための説明図である。 書込期間における画素回路の動作を説明するための回路図である。 発光期間における画素回路の動作を説明するための回路図である。 本発明の第１実施形態に係る電気光学装置の各信号の波形を示すタイミングチャートである。 補償期間における画素回路の動作を説明するための回路図である。 補償期間における駆動トランジスタの動作点の変化を説明するための説明図である。 第２トランジスタの特性がばらついた場合における駆動トランジスタの動作点の変化を説明するための説明図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。 本発明に係る電子機器の具体的な形態を示す斜視図である。
符号の説明
Ｄ…電気光学装置、Ｐ…画素回路、１１…電気光学素子、１２…制御線、１２１…走査線、１２３…第１制御線、１２５…第２制御線、１２７…第３制御線、１４…データ線、１７…給電線、２２…走査線駆動回路、２４…データ線駆動回路、２７…電圧生成回路、Ｔdr…駆動トランジスタ、Ｔr1〜Ｔr5…第１乃至第５トランジスタ、ＧWRT[i]……走査信号、Ｇ１[i]…第１制御信号、Ｇ２[i]…第２制御信号、Ｇ３[i]…第３制御信号、ＰINT…初期化期間、ＰH…補償期間、ＰWRT……書込期間、ＰEL……発光期間。

Claims (6)

  1. 駆動電流に応じた光量で発光する発光素子と、前記発光素子に前記駆動電流を供給する駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に設けられた第１トランジスタと、前記駆動トランジスタのドレインと初期化電位を供給するノードとの間に設けられた第２トランジスタと、前記駆動トランジスタのゲートに一方の端子が接続された容量素子とを備えた画素回路の駆動方法であって、
    前記第１トランジスタをオン状態とする初期化期間において、前記容量素子の他方の端子に固定電位を供給し、前記第２トランジスタのゲートに当該第２トランジスタを飽和領域で動作させる所定電位を供給し、
    前記初期化期間が終了した後の書込期間において、前記容量素子の他方の端子に表示すべき階調に応じた電位を供給する、
    画素回路の駆動方法。
  2. 前記初期化期間と前記書込期間との間に補償期間を設け、当該補償期間において、前記容量素子の他方の端子に前記固定電位を供給し、前記第２トランジスタのゲートに当該第２トランジスタをオフ状態にする電位を供給することを特徴とする請求項１に記載の画素回路の駆動方法。
  3. 複数のデータ線と、複数の走査線と、前記データ線と前記走査線との交差に対応して設けられた複数の画素回路と、前記データ線に階調に応じたデータ電位を供給する第１駆動手段と、初期化期間を指定する第１制御信号および第２制御信号を生成するとともに、書込期間を指定する走査信号を前記走査線に供給する第２駆動手段とを備えた電気光学装置であって、
    前記複数の画素回路の各々は、
    ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、
    前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、
    前記駆動トランジスタのゲートに接続された一方の端子を有する容量素子と、
    前記駆動トランジスタのゲートとドレインとの間に設けられ、そのゲートに前記第１制御信号が供給される第１トランジスタと、
    前記駆動トランジスタのドレインと初期化電位を供給するノードとの間に設けられ、そのゲートに前記第２制御信号が供給される第２トランジスタと、
    前記ノードと前記容量素子の他方の端子との間に設けられ、そのゲートに前記第１制御信号が供給される第３トランジスタと、
    前記容量素子の他方の端子と前記データ線との間に設けられ、そのゲートに前記走査線を介して前記走査信号が供給される第４トランジスタとを備え、
    前記第１駆動手段は、
    前記第１制御信号の電位を、前記初期化期間において前記第１および第３トランジスタがオン状態となる電位とし、前記書込期間において前記第１および第３トランジスタがオフ状態となる電位とし、
    前記第２制御信号の電位を、前記初期化期間において前記第２トランジスタが飽和領域で動作する所定電位とし、前記書込期間において前記第２トランジスタがオフ状態となる電位とし、
    前記走査信号の電位を、前記初期化期間において前記第４トランジスタがオフ状態となる電位とし、前記書込期間において前記第４トランジスタがオン状態となる電位とする、
    電気光学装置。
  4. 複数のデータ線と、複数の走査線と、前記データ線と前記走査線との交差に対応して設けられた複数の画素回路と、前記データ線に階調に応じたデータ電位を供給する第１駆動手段と、初期化期間と補償期間とを指定する第１制御信号および前記初期化期間を指定する第２制御信号を生成するとともに、書込期間を指定する走査信号を前記走査線に供給する第２駆動手段とを備えた電気光学装置であって、
    前記複数の画素回路の各々は、
    ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、
    前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、
    前記駆動トランジスタのゲートに接続された一方の端子を有する容量素子と、
    前記駆動トランジスタのゲートとドレインとの間に設けられ、そのゲートに前記第１制御信号が供給される第１トランジスタと、
    前記駆動トランジスタのドレインと初期化電位を供給するノードとの間に設けられ、そのゲートに前記第２制御信号が供給される第２トランジスタと、
    前記ノードと前記容量素子の他方の端子との間に設けられ、そのゲートに前記第１制御信号が供給される第３トランジスタと、
    前記容量素子の他方の端子と前記データ線との間に設けられ、そのゲートに前記走査線を介して前記走査信号が供給される第４トランジスタとを備え、
    前記第１駆動手段は、
    前記第１制御信号の電位を、前記初期化期間および前記補償期間において前記第１および第３トランジスタがオン状態となる電位とし、前記書込期間において前記第１および第３トランジスタがオフ状態となる電位とし、
    前記第２制御信号の電位を、前記初期化期間において前記第２トランジスタが飽和領域で動作する所定電位とし、前記補償期間および前記書込期間において前記第２トランジスタがオフ状態となる電位とし、
    前記走査信号の電位を、前記初期化期間および前記補償期間において前記第４トランジスタがオフ状態となる電位とし、前記書込期間において前記第４トランジスタがオン状態となる電位とする、
    電気光学装置。
  5. 前記複数の画素回路の各々は、
    前記駆動トランジスタと前記発光素子との間に設けられ、そのゲートに発光期間を指定する第３制御信号が供給される第５トランジスタを備え、
    前記第１駆動手段は、
    前記第１制御信号の電位を、前記初期化期間および前記補償期間において前記第１および第３トランジスタがオン状態となる電位とし、前記書込期間および前記発光期間において前記第１および第３トランジスタがオフ状態となる電位とし、
    前記第２制御信号の電位を、前記初期化期間において前記第２トランジスタが飽和領域で動作する所定電位とし、前記補償期間、前記書込期間および前記発光期間において前記第２トランジスタがオフ状態となる電位とし、
    前記走査信号の電位を、前記初期化期間、前記補償期間、および前記発光期間において前記第４トランジスタがオフ状態となる電位とし、前記書込期間において前記第４トランジスタがオン状態となる電位とし、
    前記第３制御信号の電位を、前記初期化期間、前記補償期間、および前記書込期間において前記第５トランジスタがオフ状態となる電位とし、前記発光期間において前記第５トランジスタがオン状態となる電位とする、
    請求項３または４に記載の電気光学装置。
  6. 請求項３乃至５のうちいずれか１項に記載の電気光学装置を具備する電子機器。
JP2007058186A 2007-03-08 2007-03-08 画素回路の駆動方法、電気光学装置および電子機器 Active JP4737120B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007058186A JP4737120B2 (ja) 2007-03-08 2007-03-08 画素回路の駆動方法、電気光学装置および電子機器
US12/028,524 US8274499B2 (en) 2007-03-08 2008-02-08 Method for driving pixel circuit, electro-optic device, and electronic apparatus
KR1020080019597A KR101403505B1 (ko) 2007-03-08 2008-03-03 화소 회로의 구동 방법, 전기 광학 장치 및 전자기기
CN2008100852063A CN101261808B (zh) 2007-03-08 2008-03-06 像素电路的驱动方法、电光学装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007058186A JP4737120B2 (ja) 2007-03-08 2007-03-08 画素回路の駆動方法、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2008216941A true JP2008216941A (ja) 2008-09-18
JP4737120B2 JP4737120B2 (ja) 2011-07-27

Family

ID=39741165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007058186A Active JP4737120B2 (ja) 2007-03-08 2007-03-08 画素回路の駆動方法、電気光学装置および電子機器

Country Status (4)

Country Link
US (1) US8274499B2 (ja)
JP (1) JP4737120B2 (ja)
KR (1) KR101403505B1 (ja)
CN (1) CN101261808B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010016316A1 (ja) * 2008-08-07 2010-02-11 シャープ株式会社 表示装置およびその駆動方法
JP2011090070A (ja) * 2009-10-21 2011-05-06 Nippon Hoso Kyokai <Nhk> アクティブ型表示装置およびその駆動方法
CN102460548A (zh) * 2009-06-18 2012-05-16 惠普开发有限公司 电流驱动像素电路及相关方法
KR101474024B1 (ko) 2008-10-29 2014-12-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CN105679247A (zh) * 2010-10-28 2016-06-15 三星显示有限公司 有机发光显示器

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101162864B1 (ko) * 2010-07-19 2012-07-04 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기 전계발광 표시장치
WO2012164475A2 (en) * 2011-05-27 2012-12-06 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
JP6064313B2 (ja) * 2011-10-18 2017-01-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
KR101413585B1 (ko) * 2013-05-29 2014-07-04 숭실대학교산학협력단 전압 보상형 화소회로 및 그 구동방법
KR101519445B1 (ko) * 2014-04-14 2015-05-12 숭실대학교산학협력단 전압보상형 화소회로 및 그 구동방법
KR102234021B1 (ko) * 2014-09-19 2021-03-31 엘지디스플레이 주식회사 유기 발광 표시 장치
CN106023891B (zh) 2016-07-22 2018-05-04 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示面板
KR102607897B1 (ko) * 2016-11-18 2023-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102636515B1 (ko) * 2017-01-06 2024-02-15 삼성디스플레이 주식회사 유기발광 표시장치
CN108630141B (zh) * 2017-03-17 2019-11-22 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法
CN107863069B (zh) * 2017-12-14 2024-04-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板及显示装置
CN108806596A (zh) * 2018-06-26 2018-11-13 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
JP6822450B2 (ja) * 2018-08-13 2021-01-27 セイコーエプソン株式会社 発光装置、および電子機器
WO2020194647A1 (ja) * 2019-03-28 2020-10-01 シャープ株式会社 表示装置およびその駆動方法
CN115171608B (zh) * 2022-09-08 2022-12-23 惠科股份有限公司 驱动电路、驱动方法及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006084899A (ja) * 2004-09-17 2006-03-30 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP2006215213A (ja) * 2005-02-02 2006-08-17 Sony Corp 画素回路及び表示装置とその駆動方法
JP2006215632A (ja) * 2005-02-01 2006-08-17 Denso Wave Inc 作業支援システム
JP2006309104A (ja) * 2004-07-30 2006-11-09 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置
JP2006317600A (ja) * 2005-05-11 2006-11-24 Sony Corp 画素回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
GB9923261D0 (en) * 1999-10-02 1999-12-08 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
KR100432651B1 (ko) * 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP2004191752A (ja) * 2002-12-12 2004-07-08 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP2006251632A (ja) 2005-03-14 2006-09-21 Sony Corp 画素回路及び表示装置
JP4923505B2 (ja) * 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
US8004477B2 (en) * 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
JP4203770B2 (ja) * 2006-05-29 2009-01-07 ソニー株式会社 画像表示装置
JP2007316454A (ja) * 2006-05-29 2007-12-06 Sony Corp 画像表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309104A (ja) * 2004-07-30 2006-11-09 Sanyo Electric Co Ltd アクティブマトリクス駆動型表示装置
JP2006084899A (ja) * 2004-09-17 2006-03-30 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP2006215632A (ja) * 2005-02-01 2006-08-17 Denso Wave Inc 作業支援システム
JP2006215213A (ja) * 2005-02-02 2006-08-17 Sony Corp 画素回路及び表示装置とその駆動方法
JP2006317600A (ja) * 2005-05-11 2006-11-24 Sony Corp 画素回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010016316A1 (ja) * 2008-08-07 2010-02-11 シャープ株式会社 表示装置およびその駆動方法
JP5199367B2 (ja) * 2008-08-07 2013-05-15 シャープ株式会社 表示装置およびその駆動方法
US8674914B2 (en) 2008-08-07 2014-03-18 Sharp Kabushiki Kaisha Display device and method of driving the same
KR101474024B1 (ko) 2008-10-29 2014-12-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CN102460548A (zh) * 2009-06-18 2012-05-16 惠普开发有限公司 电流驱动像素电路及相关方法
JP2011090070A (ja) * 2009-10-21 2011-05-06 Nippon Hoso Kyokai <Nhk> アクティブ型表示装置およびその駆動方法
CN105679247A (zh) * 2010-10-28 2016-06-15 三星显示有限公司 有机发光显示器

Also Published As

Publication number Publication date
CN101261808A (zh) 2008-09-10
JP4737120B2 (ja) 2011-07-27
US20080218497A1 (en) 2008-09-11
CN101261808B (zh) 2012-07-04
KR20080082464A (ko) 2008-09-11
US8274499B2 (en) 2012-09-25
KR101403505B1 (ko) 2014-06-09

Similar Documents

Publication Publication Date Title
JP4737120B2 (ja) 画素回路の駆動方法、電気光学装置および電子機器
JP4259592B2 (ja) 電気光学装置および電子機器
KR100724003B1 (ko) 전자 회로, 그 구동 방법, 전기 광학 장치 및 전자 기기
JP4259556B2 (ja) 電気光学装置および電子機器
JP4882536B2 (ja) 電子回路及び電子機器
JP2007206590A (ja) 画素回路、その駆動方法、表示装置および電子機器
JP5392963B2 (ja) 電気光学装置及び電子機器
JP2005208229A (ja) 駆動回路、電気光学装置及び電気光学装置の駆動方法、並びに電子機器
JP2008191450A (ja) 画素回路、画素回路の駆動方法、電気光学装置および電子機器
JP5011682B2 (ja) 電子装置および電子機器
JP4946074B2 (ja) 表示装置、その駆動方法、および電子機器
JP5299126B2 (ja) 発光装置および電子機器、並びに画素回路の駆動方法。
JP4826131B2 (ja) 発光装置および電子機器
JP2006349794A (ja) 電子回路、その駆動方法、電気光学装置および電子機器
JP2007225653A (ja) 電気光学装置、その駆動方法、および電子機器
JP2011033678A (ja) 発光装置、電子機器および発光装置の駆動方法
JP4826158B2 (ja) 電気光学装置
JP5124955B2 (ja) 電気光学装置、その駆動方法、および電子機器
JP2009157148A (ja) 発光装置の駆動方法および駆動方法、電子機器
JP4984520B2 (ja) 電子回路、電子装置および電子機器
JP5103737B2 (ja) 電子回路、電子装置および電子機器
JP5494684B2 (ja) 電子回路の駆動方法
JP2013057701A (ja) 電気光学装置，電子機器および電気光学装置の駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

R150 Certificate of patent or registration of utility model

Ref document number: 4737120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250