JP2008207383A - 記録装置の発光量調整装置、記録装置の発光量調整方法 - Google Patents

記録装置の発光量調整装置、記録装置の発光量調整方法 Download PDF

Info

Publication number
JP2008207383A
JP2008207383A JP2007044331A JP2007044331A JP2008207383A JP 2008207383 A JP2008207383 A JP 2008207383A JP 2007044331 A JP2007044331 A JP 2007044331A JP 2007044331 A JP2007044331 A JP 2007044331A JP 2008207383 A JP2008207383 A JP 2008207383A
Authority
JP
Japan
Prior art keywords
light emission
emission amount
light emitting
light
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007044331A
Other languages
English (en)
Other versions
JP5315618B2 (ja
Inventor
Michihiro Inoue
道浩 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2007044331A priority Critical patent/JP5315618B2/ja
Publication of JP2008207383A publication Critical patent/JP2008207383A/ja
Application granted granted Critical
Publication of JP5315618B2 publication Critical patent/JP5315618B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)

Abstract

【課題】隣接する発光素子あるいは複数の発光素子を含むブロック間における光量むらを抑制する。
【解決手段】LPH14は、それぞれ128個ずつLEDが配列された58個のSLEDチップCHIP1〜CHIP58を、主走査方向に並べて構成される。光量補正装置200を用いて各LEDの光量補正を行う際、まず、チップ毎にオフセット補正データを決定し、次いで、LED毎にゲイン補正データを決定する。例えばオフセット補正データを決定する際、目標光量に一致させるようにCHIP1に対するオフセット補正データを決定し、決定されたオフセット補正データにて補正を施しながらCHIP1を発光させ、その測定結果に基づいてCHIP1に隣接するCHIP2のオフセット補正データを作成する際の目標光量を決定する。
【選択図】図12

Description

本発明は、主走査方向に複数の発光素子を配列してなる記録装置に対し、各発光素子の発光量の調整を行う発光量調整装置および発光量調整方法に関する。
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けてLED(Light Emitting Diode:発光ダイオード)を主走査方向に多数、配列してなる、LEDプリントヘッド(LED Print Head:LPH)を用いた記録装置が採用されている。
ここで、記録装置としてLEDを用いた画像形成装置では、記録装置における各LEDの光量むらがそのまま画像むらとなって現れてしまうので、各LEDに対する光量むらの補正が行われる。そこで、露光制御信号によって制御される各LEDの露光量と露光時間との関係が線形になるように、露光制御信号を補正するようにした技術が存在する。(例えば、特許文献1参照。)。
特開2003−182143号公報
本発明は、上述した技術を背景としてなされたものであり、その目的とするところは、隣接する発光素子あるいは複数の発光素子を含むブロック間における光量むらを抑制することにある。
かかる目的のもと、請求項1記載の発明は、主走査方向に複数の発光素子を配列してなる記録装置の発光量調整装置であって、複数の前記発光素子の発光量を測定する測定部と、複数の前記発光素子のうち所定の素子補正値にて補正がなされた所定の発光素子の発光量を前記測定部で測定した結果に基づき、当該所定の発光素子に隣接する隣接発光素子の目標発光量を決定する素子発光量決定部とを含む。
請求項2記載の発明は、前記素子発光量決定部は、前記測定部による前記所定の発光素子の発光量の測定結果に基づいて、当該所定の発光素子の目標発光量に対する当該所定の発光素子の素子補正値を決定し、決定された前記素子補正値にて補正がなされた前記所定の発光素子の発光量の再測定結果に基づいて、当該所定の発光素子に隣接する隣接発光素子の目標発光量を決定することを特徴とする請求項1記載の記録装置の発光量調整装置である。
請求項3記載の発明は、前記素子発光量決定部は、前記所定の発光素子の発光量と前記隣接発光素子に求められる理想光量と所定の素子収束係数とを用い、以下の式によって前記目標発光量を決定することを特徴とする請求項1記載の記録装置の発光量調整装置である。
目標発光量=(発光量−理想光量)×素子収束係数+理想光量
(ただし、0<素子収束係数≦1)
請求項4記載の発明は、主走査方向に複数の発光素子が配列されたブロックを、さらに主走査方向に複数配列してなる記録装置の発光量調整装置であって、複数の前記発光素子の発光量を測定する測定部と、複数の前記ブロックのうち所定のブロック補正値にて補正がなされた所定のブロックにおける前記発光素子の発光量を前記測定部で測定した結果に基づき、当該所定のブロックに隣接する隣接ブロックの目標発光量を決定するブロック発光量決定部とを含む。
請求項5記載の発明は、前記ブロック発光量決定部は、所定のブロックにおける前記発光素子の複数の発光指示値に対する複数の発光量の測定結果に基づいて回帰分析を行い、当該所定のブロックの目標切片に対応する当該所定のブロックのブロック補正値を決定し、決定された前記ブロック補正値にて補正がなされた前記所定のブロックにおける前記発光素子の複数の前記発光指示値に対する複数の発光量の再測定結果に基づいて回帰分析を行い、当該所定のブロックに隣接する隣接ブロックの目標切片を決定する目標切片決定部とを含むことを特徴とする請求項4記載の記録装置の発光量調整装置である。
請求項6記載の発明は、前記目標切片決定部は、前記再測定結果に基づいて得られた前記所定のブロックの切片と前記隣接ブロックに求められる理想切片と所定のブロック収束係数とを用い、以下の式によって前記目標切片を決定することを特徴とする請求項5記載の記録装置の発光量調整装置である。
目標切片=(切片−理想切片)×ブロック収束係数+理想切片
(ただし、0<ブロック収束係数≦1)
請求項7記載の発明は、前記ブロック発光量決定部にて複数の前記ブロックに対する前記ブロック補正値が決定された後、前記発光素子毎に素子補正値を決定する素子補正値決定部とをさらに含むことを特徴とする請求項5記載の記録装置の発光量調整装置である。
請求項8記載の発明は、主走査方向に複数の発光素子を配列してなる記録装置の発光量調整方法であって、複数の前記発光素子のうち所定の素子補正値にて補正がなされた所定の発光素子の発光量を測定するステップと、前記所定の発光素子の発光量の測定結果に基づき、当該所定の発光素子に隣接する隣接発光素子の目標発光量を決定するステップとを含む記録装置の発光量調整方法である。
請求項9記載の発明は、主走査方向に複数の発光素子が配列されたブロックを、さらに主走査方向に複数配列してなる記録装置の発光量調整方法であって、複数の前記ブロックのうち所定のブロック補正値にて補正がなされた所定のブロックにおける前記発光素子の発光量を測定するステップと、前記所定のブロックにおける前記発光素子の発光量の測定結果に基づき、当該所定のブロックに隣接する隣接ブロックの目標発光量を決定するステップとを含む記録装置の発光量調整方法である。
請求項1記載の発明によれば、隣接する発光素子間における光量むらを抑制することができる。
請求項2記載の発明によれば、所定の発光素子の発光量と、この所定の発光素子に隣接する隣接発光素子の発光量とをさらに近づけることができる。
請求項3記載の発明によれば、要求される特性に応じて、目標発光量を収束させるか、あるいは、隣接する発光素子間の光量差を小さくするかを選択することが可能になる。
請求項4記載の発明によれば、隣接する複数の発光素子を含むブロック間における光量むらを抑制することができる。
請求項5記載の発明によれば、所定のブロックの発光量と、この所定のブロックに隣接する隣接ブロックの発光量とをさらに近づけることができる。
請求項6記載の発明によれば、要求される特性に応じて、目標発光量を収束させるか、あるいは、隣接するブロック間の光量差を小さくするかを選択することが可能になる。
請求項7記載の発明によれば、さらに、隣接する発光素子間における光量むらを抑制することができる。
請求項8記載の発明によれば、隣接する発光素子間における光量むらを抑制することができる。
請求項9記載の発明によれば、隣接する複数の発光素子を含むブロック間における光量むらを抑制することができる。
以下、添付図面を参照して、本発明を実施するための最良の形態(以下、実施の形態という)について詳細に説明する。
<実施の形態1>
図1は本実施の形態にて測定対象となるLEDプリントヘッドが用いられた画像形成装置の全体構成を示した図である。図1に示す画像形成装置は、所謂タンデム型のデジタルカラープリンタ1であり、各色の画像データに対応して画像形成を行なう画像形成プロセス部10、画像形成プロセス部10を制御する制御部30、例えばパーソナルコンピュータ(PC)2や画像読み取り装置3に接続され、これらから受信された画像データに対して所定の画像処理を施す画像処理部40を備えている。
画像形成プロセス部10は、一定の間隔を置いて並列的に配置される4つの画像形成ユニット11Y、11M、11C、11Kを備えている。画像形成ユニット11Y、11M、11C、11Kは、静電潜像を形成してトナー像を保持する感光体ドラム12、感光体ドラム12の表面を所定電位で一様に帯電する帯電器13、帯電器13によって帯電された感光体ドラム12を露光するLEDプリントヘッド(LPH)14、LPH14によって得られた静電潜像を現像する現像器15、転写後の感光体ドラム12表面を清掃するクリーナ16を備えている。ここで、各画像形成ユニット11Y、11M、11C、11Kは、現像器15に収納されたトナーを除いて、略同様に構成されている。そして、画像形成ユニット11Y、11M、11C、11Kは、それぞれがイエロー(Y)、マゼンタ(M)、シアン(C)、黒(K)のトナー像を形成する。
また、画像形成プロセス部10は、各画像形成ユニット11Y、11M、11C、11Kの感光体ドラム12にて形成された各色のトナー像が多重転写される中間転写ベルト21、各画像形成ユニット11Y、11M、11C、11Kの各色トナー像を中間転写ベルト21に順次転写(一次転写)させる一次転写ロール22、中間転写ベルト21上に転写された重畳トナー像を用紙Pに一括転写(二次転写)させる二次転写ロール23、二次転写された画像を用紙P上に定着させる定着器25を備えている。
このデジタルカラープリンタ1において、画像形成プロセス部10は、制御部30から供給された同期信号等の制御信号に基づいて画像形成動作を行う。その際に、PC2や画像読み取り装置3から入力された画像データは、画像処理部40によって画像処理が施され、インターフェースを介して各画像形成ユニット11Y、11M、11C、11Kに供給される。そして、例えばイエローの画像形成ユニット11Yでは、帯電器13により所定電位で一様に帯電された感光体ドラム12の表面が、画像処理部40から得られた画像データに基づいて発光するLPH14により露光されて、感光体ドラム12上に静電潜像が形成される。形成された静電潜像は現像器15により現像され、感光体ドラム12上にはイエローのトナー像が形成される。同様に、画像形成ユニット11M、11C、11Kにおいても、マゼンタ、シアン、黒の各色トナー像が形成される。
各画像形成ユニット11Y、11M、11C、11Kで形成された各色トナー像は、図1の矢印A方向に回動する中間転写ベルト21上に、一次転写ロール22により順次静電吸引され、中間転写ベルト21上に重畳されたトナー像が形成される。重畳トナー像は、中間転写ベルト21の移動に伴って二次転写ロール23が配設された領域(二次転写部)に搬送される。重畳トナー像が二次転写部に搬送されると、トナー像が二次転写部に搬送されるタイミングに合わせて用紙Pが二次転写部に供給される。そして、二次転写部にて二次転写ロール23により形成される転写電界により、搬送されてきた用紙P上に重畳トナー像が一括して静電転写される。
その後、重畳トナー像が静電転写された用紙Pは、中間転写ベルト21から剥離され、搬送ベルト24により定着器25まで搬送される。定着器25に搬送された用紙P上の未定着トナー像は、定着器25によって熱および圧力による定着処理を受けることで用紙P上に定着される。そして定着画像が形成された用紙Pは、画像形成装置の外部に設けられた排紙収容部(図示せず)に搬送される。
図2は、記録装置であるLEDプリントヘッド(LPH)14の構成を示した図である。LPH14は、ハウジング61、発光部を構成する自己走査型LEDアレイ(SLED)63、SLED63やSLED63の駆動回路である信号発生回路100(後段の図3参照)等を搭載するLED回路基板62、SLED63からの光を感光体ドラム12表面に結像させるロッドレンズアレイ64、ロッドレンズアレイ64を支持するとともにSLED63を外部から遮蔽するホルダ65、ハウジング61をロッドレンズアレイ64方向に付勢する板バネ66を備えている。
ハウジング61は、アルミニウム、SUS等のブロックまたは板金で形成され、LED回路基板62を支持している。また、ホルダ65は、ハウジング61およびロッドレンズアレイ64を支持し、SLED63の発光点とロッドレンズアレイ64の焦点とが一致するように設定している。さらに、ホルダ65はSLED63を密閉するように構成されている。一方、板バネ66は、SLED63およびロッドレンズアレイ64の位置関係を保持するように、ハウジング61を介してLED回路基板62をロッドレンズアレイ64方向に押している。
このように構成されたLPH14は、調整ネジ(図示せず)によってロッドレンズアレイ64の光軸方向に移動可能に構成され、ロッドレンズアレイ64の結像位置(焦点面)が感光体ドラム12表面上に位置するように調整される。
図3は、LED回路基板62の平面図を示しており、図4はその要部の拡大図を示している。
LED回路基板62には、例えば58個のSLEDチップ(CHIP1〜CHIP58)からなるSLED63が、感光体ドラム12の軸線方向と平行になるように精度良く列状に配置されている。この場合、図4に示すように、各SLEDチップ(CHIP1〜CHIP58)に配置されたLEDアレイの端部境界において、各LEDアレイがSLEDチップ同士の連結部で主走査方向に連続的に配列されるように、SLEDチップは交互に千鳥状に配置されている。なお、図4では、一例としてCHIP1、CHIP2およびCHIP3の連結部を示している。
また、LED回路基板62には、信号発生回路100、レベルシフト回路104、出力電圧を安定化させるための3端子レギュレータ101、SLED63における光量補正値データ等を記憶するEEPROM(Electronically Erasable and Programmable Read Only Memory)102、デジタルカラープリンタ1本体との間で信号の送受信を行なうハーネス103が備えられている。
次に、LED回路基板62上の配線構成について説明する。
図5は、LED回路基板62上に形成されている配線図を示した図である。図5に示したように、LED回路基板62上には、各SLEDチップ(CHIP1〜CHIP58)に電力を供給する+3.3Vの電源ライン105および接地(GND)された電源ライン106、信号発生回路100から各SLEDチップに対して点灯信号ΦI(ΦI1〜ΦI58)を送信する信号ライン107(107_1〜107_58)、転送信号CK1(CK1_1〜1_6)を送信する信号ライン108(108_1〜108_6)、転送信号CK2(CK2_1〜2_6)を送信する信号ライン109(109_1〜109_6)が配線されている。
そして、各SLEDチップ(CHIP1〜CHIP58)には、信号ライン107を介して、CHIP1〜CHIP58に対する点灯信号ΦI(ΦI1〜ΦI58)が入力される。また、信号ライン108を介して転送信号CK1(CK1_1〜1_6)が、信号ライン109を介して転送信号CK2(CK2_1〜2_6)が、それぞれCHIP1〜CHIP58に入力される。
続いて、SLED63の回路構成を説明する。
図6は、SLED63の回路構成を説明する図である。本実施の形態のSLED63は、レベルシフト回路104を介して信号発生回路100に接続されている。レベルシフト回路104は、抵抗R1BとコンデンサC1、および抵抗R2BとコンデンサC2がそれぞれ並列に配置された構成を有し、それぞれの一端がSLED63の入力端子に接続され、他端が信号発生回路100の出力端子に接続されている。そして、信号発生回路100から出力される転送信号CK1R、CK1Cに基づいて転送信号CK1を、また、転送信号CK2R、CK2Cに基づいて転送信号CK2を、それぞれSLED63に出力するように構成されている。
なお、本実施の形態のSLED63には、ブロックとしての58個のSLEDチップ(CHIP1〜CHIP58)が配列されているが、図6では、1つのSLEDチップだけを示している。そして、以下の説明では、便宜上SLEDチップをSLED63と称することとする。
図6に示したように、SLED63は、スイッチ素子としての128個のサイリスタS1〜S128、発光素子としての128個のLED L1〜L128、128個のダイオードD1〜D128、128個の抵抗R1〜R128、さらには信号ラインΦ1、Φ2に過剰な電流が流れるのを防止する転送電流制限抵抗R1A、R2Aで構成されている。
なお、ここでは、LED L1〜L128への電流の供給を制御するサイリスタS1〜S128とダイオードD1〜D128とで主に構成される部分を転送部と呼ぶ。
本実施の形態のSLED63では、各サイリスタS1〜S128のアノード端子(入力端)A1〜A128は電源ライン105に接続されている。この電源ライン105には電源電圧VDD(VDD=+3.3V)が供給される。
奇数番目サイリスタS1、S3、…、S127のカソード端子(出力端)K1、K3、…、K127には、信号発生回路100からレベルシフト回路104および転送電流制限抵抗R1Aを介して転送信号CK1が送信される。
また、偶数番目のサイリスタS2、S4、…、S128のカソード端子(出力端)K2、K4、…、K128には、信号発生回路100からレベルシフト回路104および転送電流制限抵抗R2Aを介して転送信号CK2が送信される。
一方、各サイリスタS1〜S128のゲート端子(制御端)G1〜G128は、各サイリスタS1〜S128に対応して設けられた抵抗R1〜R128を介して電源ライン106に各々接続されている。なお、電源ライン106は接地(GND)されている。
また、各サイリスタS1〜S128のゲート端子G1〜G128と、各サイリスタS1〜S128に対応して設けられたLED L1〜L128のゲート端子とは各々接続される。
さらに、各サイリスタS1〜S128のゲート端子G1〜G128には、ダイオードD1〜D128のカソード端子が接続されている。そして、サイリスタS1〜S127のゲート端子G1〜G127には、次段のダイオードD2〜D128のアノード端子に各々接続されている。すなわち、各ダイオードD1〜D128はゲート端子G1〜G127を挟んで直列接続されている。
ダイオードD1のアノード端子は転送電流制限抵抗R2Aおよびレベルシフト回路104を介して信号発生回路100に接続され、転送信号CK2が送信される。また、LEDL1〜L128のカソード端子は、信号発生回路100に接続されて、点灯信号ΦIが送信される。
さらには、SLED63には、サイリスタS1〜S128およびダイオードD1〜D128を覆うように遮光マスク50を配置している。これは、画像形成動作中に、オン状態にあって電流が流れている状態におけるサイリスタS1〜S128や、電流が流れている状態におけるダイオードD1〜D128からの発光を遮断し、不要光が感光体ドラム12を露光することを抑制するために設けられている。
次に、信号発生回路100およびレベルシフト回路104から出力されるSLED63を駆動する信号(駆動信号)について説明する。
図7は、信号発生回路100およびレベルシフト回路104から出力される駆動信号を示すタイミングチャートである。なお、図7に示すタイミングチャートでは、すべてのLEDが光書き込みを行う(発光する)場合について表記している。
(1)まず、画像形成装置から信号発生回路100にリセット信号(RST)が入力されることによって、信号発生回路100では、転送信号CK1Cをハイレベル(以下、「H」と記す。)、転送信号CK1Rを「H」として、転送信号CK1が「H」に設定され、また、転送信号CK2Cをローレベル(以下、「L」と記す。)、転送信号CK2Rを「L」として、転送信号CK2がローレベル(「L」)に設定されて、すべてのサイリスタS1〜S128がオフの状態に設定される(図7(a))。
(2)リセット信号(RST)に続いて、信号発生回路100から出力されるライン同期信号Lsyncが「H」になり(図7(A))、SLED63の動作を開始する。そして、このライン同期信号Lsyncに同期して、図7(E)、(F)、(G)に示すように、転送信号CK2Cおよび転送信号CK2Rを「H」として、転送信号CK2を「H」とする(図7(b))。
(3)次に、図7(C)に示すように、転送信号CK1Rを「L」にする(図7(c))。
(4)これに続いて、図7(B)に示すように、転送信号CK1Cを「L」にする(図7(d))。
この状態においては、サイリスタS1のゲート電流が流れ始める。その際に、信号発生回路100のトライステートバッファをハイインピーダンス(Hiz)にすることで、電流の逆流防止を行う。
その後、サイリスタS1のゲート電流により、サイリスタS1がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路104のコンデンサC1に電流が流れ込むことで、転送信号CK1の電位も徐々に上昇する。
(5)所定時間(転送信号CK1電位がGND近傍になる時間)の経過後、信号発生回路100のトライステートバッファを「L」にする(図7(e))。そうすると、ゲートG1電位が上昇することによって信号ラインΦ1電位の上昇および転送信号CK1電位の上昇が生じ、それに伴いレベルシフト回路104の抵抗R1B側に電流が流れ始める。その一方で、転送信号CK1電位が上昇するのに従い、レベルシフト回路104のコンデンサC1に流れ込む電流は徐々に減少する。
そして、サイリスタS1が完全にオンし、定常状態になると、サイリスタS1のオン状態を保持するための電流がレベルシフト回路104の抵抗R1Bに流れるが、コンデンサC1には流れない。
なお、このとき、図7(B)に示すように、信号発生回路100のトライステートバッファをハイインピーダンス(Hiz)に設定する(図7(e))。
(6)サイリスタS1が完全にオンした状態で、図7(H)に示すように、点灯信号ΦIを「L」にする(図7(f))。このとき、ゲートG1電位>ゲートG2電位であるため、サイリスタ構造のLED L1のほうが早くオンし、点灯する。LED L1がオンするのに伴って、信号ラインΦ1の電位が上昇するため、LED L2以降のLEDはオンすることはない。すなわち、LED L1、L2、L3、L4、…は、最もゲート電圧の高いLED L1のみがオン(点灯)することになる。
(7)次に、図7(F)に示すように、転送信号CK2Rを「L」にすると(図7(g))、図7(c)の場合と同様に電流が流れ、レベルシフト回路104のコンデンサC2の両端に電圧が発生する。
(8)図7(E)に示すように、この状態で転送信号CK2Cを「L」にすると(図7(h))、サイリスタS2がターンオンする。
(9)そして、図7(B)、(C)に示すように、転送信号CK1C、CK1Rを同時に「H」にすると(図7(i))、サイリスタS1はターンオフし、抵抗R1を通って放電することによってゲートG1電位は除々に下降する。その際、サイリスタS2は完全にオンする。したがって、点灯信号端子IDからの画像データに対応した点灯信号ΦIを「L」/「H」することで、LED L2を点灯/非点灯させることが可能となる。なお、この場合ゲートG1の電位はすでにゲートG2の電位より低くなっているため、LED L1がオンすることはない。
(10)上記した動作を順次行い、LED L1〜L128を順次点灯させる。
そして、終端のLED L128が消灯した図7中の「転送動作期間」の後においては、転送信号CK1C、CK1Rを「H」として転送信号CK1を「H」とし、さらに転送信号CK2C、CK2Rを「H」として転送信号CK2を「H」として、転送信号CK1および転送信号CK2を共に所定の時間だけ「H」の状態に保つ(図7中、「転送サイリスタをオフ」)。それによって、すべてのサイリスタS1〜S128がオフする。したがって、この状態においては、すべてのサイリスタS1〜S128に電流が流れることはないので、サイリスタS1〜S128は消灯(非点灯)の状態に保持される。
(11)さらに、転送信号CK1、CK2を共に所定の時間だけ「H」の状態に保った後、転送信号CK2C、CK2Rを「L」として転送信号CK2を「L」とする(図7中、「転送部に電流を流さない期間」)。これによって、ダイオードD1〜D128にも電流が流れることがないので、すべてのダイオードD1〜D128も非点灯の状態が保持される。
それにより、点灯信号ΦIが出力されて画像形成が終了した後の、感光体ドラム12(図1参照)が回転を停止した状態を含んだ非定常動作時においては、SLED63の転送部に電流が流れない。そのため、感光体ドラム12が回転を停止している状態では、LED L1〜L128とともに、転送部に配置されたサイリスタS1〜S128およびダイオードD1〜D128にも電流が流れることはなく、サイリスタS1〜S128およびダイオードD1〜D128から光が出射されることがないので、感光体ドラム12が不要に露光されることが抑えられている。
続いて、信号発生回路100の構成を詳細に説明する。
図8は、信号発生回路100の構成を示すブロック図である。信号発生回路100は、画像データ展開部110、濃度ムラ補正データ部112、タイミング信号発生部114、基準クロック発生部116、各SLEDチップ(CHIP1〜CHIP58)に対応して設けられた点灯時間制御・駆動部118−1〜118−58により主要部が構成されている。
画像データ展開部110は、本体の画像処理部40、タイミング信号発生部114、および点灯時間制御・駆動部118−1〜118−58と接続されている。
画像データ展開部110には、画像処理部40から画像データがシリアルに送られてくる。画像データ展開部110は、受け取った画像データを1〜128ドット目、129〜256ドット目、…、7297〜7424ドット目と、SLEDチップ(CHIP1〜CHIP58)毎の画像データに分割する。そして、画像データ展開部110は、タイミング信号発生部114から送られてくるデータ読み出し信号に同期して、分割した画像データを各々対応する点灯時間制御・駆動部118−1〜118−58に出力する。
濃度ムラ補正データ部112は、EEPROM102、タイミング信号発生部114、および点灯時間制御・駆動部118−1〜118−58と接続されている。
濃度ムラ補正データ部112は、SLED63内の各LEDの光量のバラツキ等に起因する画像形成時の画像濃度ムラを修正するためのゲイン補正データGaを記憶している。そして、濃度ムラ補正データ部112は、タイミング信号発生部114からのデータ読み出し信号に同期して、ゲイン補正データGaを点灯時間制御・駆動部118−1〜118−58に出力する。このゲイン補正データGaは、各LEDによる光量のバラツキ等に応じてLED毎に設定される7424個のデータ群からなり、それぞれが8ビット(0〜255)の補正値を有している。
EEPROM102には、LED毎に予め設定されたゲイン補正データGaが格納されている。そして、マシン電源投入時に、EEPROM102から濃度ムラ補正データ部112に各LEDのゲイン補正データGaがダウンロードされ、記憶される。
なお、ゲイン補正データGaの具体的な設定手法については後述する。
基準クロック発生部116は、本体の制御部30、タイミング信号発生部114、および点灯時間制御・駆動部118−1〜118−58と接続されている。
図9は、基準クロック発生部116の構成を説明するブロック図を示している。
図9に示したように、基準クロック発生部116は、水晶発振器140、分周器1/M142、分周器1/N144、位相比較器146、および電圧制御発振器148からなるPLL(Phase Locked Loop)回路134と、ルックアップテーブル(Look Up Table :LUT)132とを含んで構成されている。
LUT132には制御部30からの光量調整データに基づいて分周比M、Nを決定するためのテーブルが記憶されている。水晶発振器140は分周器1/N144と接続されており、所定の周波数で発振し、発振した信号を分周器1/N144へと出力する。分周器1/N144はLUT132および位相比較器146と接続されており、LUT132からの光量調整データにより決定された分周比Nに基づいて水晶発振器140で発振された信号を分周する。位相比較器146は、分周器1/M142、分周器1/N144、および電圧制御発振器148と接続されており、分周器1/M142からの出力信号と、分周器1/N144からの出力信号とを比較する。この位相比較器146による比較結果(位相差)に応じて、電圧制御発振器148に供給するコントロール電圧が制御される。電圧制御発振器148はコントロール電圧に基づく周波数にて、基準クロック信号を出力する。本実施の形態では、点灯可能期間を256に分割する周波数に相当するコントロール電圧が供給され、この周波数の基準クロック信号を生成して、すべての点灯時間制御・駆動部118−1〜118−58へ出力する。また、電圧制御発振器148は分周器1/M142とも接続されており、電圧制御発振器148から出力された基準クロック信号は、分周器1/M142にも分岐されて入力される。分周器1/M142は、LUT132からの光量調整データにより決定された分周比Mに基づいて、電圧制御発振器148からフィードバックされた基準クロック信号を分周する。
では、図8に戻って説明を続ける。タイミング信号発生部114は、制御部30、基準クロック発生部116、およびレベルシフト回路104と接続されている。タイミング信号発生部114は、基準クロック発生部116からの基準クロック信号を基に、制御部30からの水平同期信号(Lsync)と同期して、転送信号CK1R、CK1Cおよび転送信号CK2R、CK2Cを生成する。転送信号CK1R、CK1Cおよび転送信号CK2R、CK2Cは、レベルシフト回路104で転送信号CK1および転送信号CK2となり、LPH14に出力される。
また、タイミング信号発生部114は、画像データ展開部110および濃度ムラ補正データ部112と接続されている。タイミング信号発生部114は、基準クロック発生部116からの基準クロック信号を基に、制御部30からのLsync信号と同期して、画像データ展開部110から各画素(各LED)に対応した画像データを読み出すためのデータ読出し信号、および濃度ムラ補正データ部112から各画素に対応したゲイン補正データGaを読み出すためのデータ読み出し信号を各々に対して出力している。
さらに、タイミング信号発生部114は、点灯時間制御・駆動部118−1〜118−58とも接続されている。タイミング信号発生部114は、基準クロック発生部116からの基準クロック信号を基に、制御部30からのLsync信号と同期して、点灯時間制御・駆動部118−1〜118−58に対してSLED63の点灯開始のトリガ信号を出力している。
点灯時間制御・駆動部118−1〜118−58は、対応する各SLED63(CHIP1〜CHIP58)における各LEDの点灯時間(点灯パルス幅)をゲイン補正データGaおよびオフセット補正データOffに基づいて設定し、SLED63の各LED(L1〜L128)を点灯するための制御信号すなわち点灯信号ΦI(ΦI1〜ΦI58)を生成する。そして、点灯時間制御・駆動部118−1〜118−58は、SLEDチップ(CHIP1〜CHIP58)それぞれに対して、対応する点灯信号ΦI1〜ΦI58を出力する。
図10は、点灯時間制御・駆動部118の詳細な構成を説明するブロック図である。
図10に示すように、点灯時間制御・駆動部118−1〜118−58は、プリセッタブルデジタルワンショットマルチバイブレータ(PDOMV)160、直線性補正部162、AND回路170を含んで構成されている。
AND回路170の入力端は、画像データ展開部110およびタイミング信号発生部114(ともに図8参照)と接続されている。また、AND回路170の出力端は、PDOMV160のTRG入力端子に接続されている。AND回路170は、画像データ展開部110からの画像データが1(ON)のときには、タイミング信号発生部114からのトリガ信号をPDOMV160に出力し、画像データが0(OFF)のときには、トリガ信号を出力しないように設定されている。
PDOMV160は、濃度ムラ補正データ部112、基準クロック発生部116(ともに図8参照)、AND回路170、および直線性補正部162と接続されている。そして、PDOMV160は、AND回路170の出力信号に同期して、基準クロック発生部116から入力される基準クロック信号を濃度ムラ補正データ部112から入力されるゲイン補正データGaに応じて補正(ゲイン補正)した点灯パルス信号を発生し、直線性補正部162に出力する。
具体的に説明すると、PDOMV160は、次の(1)式の演算を行い、ゲイン補正された点灯パルス幅(ゲイン補正済み点灯パルス幅)Pgを設定する。
Pg=Ps×(1+Corr/128) ……(1)
なお、(1)式において、「Ps」は基準クロック信号により生成される基準点灯パルス幅である。また、本実施の形態のゲイン補正データGaは上述したように8ビットデータ(0〜255)である。したがって、(1)式は、ゲイン補正(濃度ムラ補正)に関する光量補正幅(調整レンジ)を、最大補正値/最小補正値=3に設定した場合を示している。
次に、直線性補正部162について説明する。直線性補正部162は、SLEDチップ(CHIP1〜CHIP58)毎に生じるLEDの発光開始時間のバラツキを補正するために、PDOMV160から入力される点灯パルス信号に補正を施して出力する。具体的に説明すると、直線性補正部162は、複数の遅延回路164(本実施の形態では、164−0〜164−7の8個)、遅延選択レジスタ166、遅延信号選択部165、AND回路167、OR回路168、点灯信号選択部169を含んで構成されている。
遅延回路164−0〜164−7は、PDOMV160と接続されており、各々がPDOMV160から送られてくる点灯パルス信号を遅延させるための異なる時間が設定されている。遅延選択レジスタ166は、遅延信号選択部165および点灯信号選択部169と接続されている。そして、遅延選択レジスタ166には、点灯時間制御・駆動部118−1〜118−58毎に設定される遅延時間に対応するオフセット補正データOff、および点灯信号選択データが格納されている。ここで、オフセット補正データOffは、点灯時間制御・駆動部118−1〜118−58毎に設定される所定の定数である。点灯時間制御・駆動部118−1〜118−58毎のオフセット補正データOffおよび点灯信号選択データは予め測定され、EEPROM102に格納されている。EEPROM102に格納されたオフセット補正データOffおよび点灯信号選択データは、マシン電源投入時に遅延選択レジスタ166にダウンロードされる。なお、メモリとしてフラッシュROMを用いた場合には、フラッシュROM自体が遅延選択レジスタ166として機能する。
遅延信号選択部165は、AND回路167およびOR回路168と接続されている。遅延信号選択部165は、遅延選択レジスタ166に格納されたオフセット補正データOffに基づいて、遅延回路164−0〜164−7からの出力のうちいずれか1つを選択する。そして、遅延信号選択部165は、PDOMV160から入力されるゲイン補正済みの点灯パルス信号に対し、オフセット補正データOffに応じた補正(オフセット補正)を施した点灯パルス信号を発生し、後段に設けられたAND回路167およびOR回路168に出力する。
具体的に説明すると、遅延信号選択部165は、次の(2)式の演算を行い、ゲイン補正およびオフセット補正がなされた最終的な点灯信号ΦIにおける点灯パルス幅(オフセット補正済み点灯パルス幅)Poutを設定し、得られた遅延点灯パルス信号を出力する。
Pout=Pg+Off
=Ps×(1+Ga/128)+Off ……(2)
AND回路167は、PDOMV160から入力される点灯パルス信号と遅延信号選択部165により選択された遅延点灯パルス信号との論理積を演算する。そして、AND回路167は、遅延前の点灯パルス信号と遅延後の点灯パルス信号との両方が点灯状態であれば点灯パルスを出力する。一方、OR回路168は、PDOMV160から入力される点灯パルス信号と遅延信号選択部165により選択された遅延点灯パルス信号との論理和を演算する。そして、OR回路168は、遅延前の点灯パルス信号と遅延後の点灯パルス信号の少なくとも一方が点灯状態であれば点灯パルスを出力する。
点灯信号選択部169は、遅延選択レジスタ166に格納された点灯選択データに基づいて、AND回路167からの出力、OR回路168からの出力のうち、いずれか一方を選択する。そして、点灯信号選択部169は、選択した点灯パルスを、点灯信号ΦIとして、MOSFET172を介してLPH14内のSLEDチップ(CHIP1〜CHIP58)へと出力する。
また、図8に示したように、LPH14には3端子レギュレータ101が接続され、LPH14に対して3端子レギュレータ101から安定した+3.3Vの電圧が供給されている。
ではここで、点灯時間制御・駆動部118が実行するゲイン補正およびオフセット補正について説明しておく。
図11(a)は、所定の点灯時間制御・駆動部118−X(Xは1〜58の整数)から出力される点灯パルス信号の長さすなわち点灯時間と、この点灯パルス信号を受信した所定のSLEDチップCHIPα(αは1〜58の整数)における異なる二つのLED LpおよびLED Lq(Lp、Lqは1〜128の整数)が出力する露光エネルギー(=光強度×点灯時間)との関係を示している。
一方、図11(b)は、異なる二つの点灯時間制御・駆動部118−X、118−Y(X、Yは1〜58の整数)から出力される点灯パルス信号の長さすなわち点灯期間と、この点灯パルス信号を受信した異なる二つのSLEDチップCHIPα、CHIPβ(α、βは1〜58の整数)におけるLED Lp(CHIPα)およびLED Lr(CHIPβ)(Lp、Lrは1〜128の整数)が出力する露光エネルギーとの関係を示している。
なお、図11(a)および図11(b)は、PDOMV160や直線性補正部162を機能させなかった場合を示している。つまり、この例では、点灯パルス信号に対するゲイン補正やオフセット補正は行われていない。
図11(a)に示すように、同一のSLEDチップCHIPα内であっても、点灯時間制御・駆動部118−Xに点灯指示がなされた時点(点灯時間=0)からLED LpやLED Lqが実際に点灯を開始するまでの間に若干の遅れが生じていることがわかる。また、その際に生じる遅れ時間は、LED毎に異なっていることもわかる。さらに、LED LpやLED Lqによる露光量は点灯時間の増加に伴って一次関数的に増大していくが、これらを一次式で近似すると、両者の傾きが異なっていることがわかる。さらにまた、一次式による近似を行った場合に、両者の切片がほぼ一致していることもわかる。
一方、図11(b)に示すように、CHIPβにおいても、CHIPαの場合と同様、点灯時間制御・駆動部118−Yに点灯指示がなされた時点からLED Lrが実際に点灯を開始するまでの間に若干の遅れが生じていることがわかる。また、生じる遅れ時間も、LED Lp(CHIPα)とLED Lr(CHIPβ)とで異なっていることがわかる。さらに、LED Lr(CHIPβ)による露光量は、LED Lp(CHIPα)と同様に点灯時間の増加に伴って一次関数的に増大していくが、これを一次式で近似すると、その傾きや切片は、LED Lp(CHIPα)と異なっていることがわかる。
以上のことから、次のことが言える。まず、LEDが実際に点灯を開始するまでの遅れ時間は切片すなわちオフセットによって決まり、LEDの光強度は傾きすなわちゲインによって決まる。また、オフセットは同一のSLEDチップ内の各LEDではほぼ同一であるとみなすことができるが、ゲインは各LEDで異なる。
このような光量特性の差は、点灯時間制御・駆動部118−1〜118−58それぞれが有する固有の特性により生じるものである。すなわち、まず第1として、LEDから実際に光が出射される際には、点灯時間制御・駆動部118−1〜118−58と各LEDとを接続する信号線のインダクタンスやキャパシタンス等の影響を受けて、点灯信号ΦIの出力波形が完全な矩形とはならない。このことが主な要因となって、発光指示があってから実際の発光が開始されるまでにそれぞれ通常3〜15nsec程度の遅延時間が生じる。また第2として、点灯時間制御・駆動部118−1〜118−58においては、出力特性の線形性がそれぞれ異なる。また、発光させようとするLEDの数に応じて電源電圧の変動も発生する。そのために、光量特性の線形性にそれぞれ特有のバラツキが発生する。
このように、点灯時間制御・駆動部118−1〜118−58それぞれが有する異なった遅延時間と線形性のバラツキとが光量特性差を生じさせる。
そこで、本実施の形態では、図10に示すPDOMV160において、ゲイン補正データGaを用いてLEDを単位とするゲイン補正を行い、且つ、点灯時間制御・駆動部118(具体的には118−1〜118−58)において、オフセット補正データOffを用いてSLED63(具体的にはCHIP1〜CHIP58)を単位とするオフセット補正を行っている。これにより、各LEDの単位時間あたりの光量をほぼ一定に設定している。
では次に、オフセット補正に使用されるオフセット補正データOffやゲイン補正に使用されるゲイン補正データGaの設定について具体的に説明を行う。
図12は、上記オフセット補正データOffやゲイン補正データGaの設定に使用される発光量調整装置としての光量補正装置200を示す図である。光量補正装置200は、主走査方向に沿ってLPH14に対向配置される移動ステージ201と、この移動ステージ201上に矢印方向に沿って移動し、LPH14を構成する各LEDから照射される光を受光する測定部としての受光センサ202とを備えている。また、光量補正装置200は、受光センサ202を移動ステージ201に沿って移動させる駆動部203、受光センサ202による読み取り結果に基づいてオフセット補正データOffを演算するブロック発光量決定部としてのオフセット演算部204aおよびゲイン補正データGaを演算する素子発光量決定部としてのゲイン演算部204bを含む補正値演算部204、補正値演算部204によって得られたブロック補正値としてのオフセット補正データOffおよび素子補正値としてのゲイン補正データGaをLPH14に設けられたEEPROM102に書き込む補正値書き込み部205をさらに備える。
移動動作を開始する前の初期状態では、受光センサ202のセンサ面が1dot目のLED(CHIP1のLED L1)と対向する位置に置かれ、移動動作を終了した後の最終状態では、受光センサ202のセンサ面が7424dot目のLED(CHIP58のLED L128)と対向する位置に置かれるようになっている。つまり、この光量補正装置200では、受光センサ202が、移動に伴ってすべてのLED(1dot目〜7424dot目)からの光を受光できるようになっている。ここで、受光センサ202は、PD(Photo Detector)やCCD(Charge Coupled Device)にて構成されている。
図13は、光量補正装置200を用いたLPH14に対する光量補正動作の全体手順を示すフローチャートである。
この処理では、まず最初に、補正値演算部204のオフセット演算部204aが各SLEDチップCHIP1〜CHIP58のそれぞれに対するオフセット補正データOffの演算を実行し(ステップ101)、得られた58個のオフセット補正データOffを、補正値書き込み部205によってLPH14のEEPROM102に書き込む。続いて、補正値演算部204のゲイン補正部204bが各SLEDチップCHIP1〜CHIP58を構成する全LEDそれぞれに対するゲイン補正データGaの演算を実行し(ステップ102)、得られた7424個のゲイン補正データGaを、補正値書き込み部205のEEPROM102に書き込んで、一連の処理を完了する。
次に、図13のステップ101におけるオフセット補正データOffの演算処理の手順について、図14に示すフローチャートを参照しながら説明する。
この処理では、まず、チップ番号をM=1に設定し、目標切片をB=0に設定する(ステップ201)。
次いで、第1点灯指示値I1でM番目のCHIP M(最初はCHIP1)のLED L1を点灯させ、そのときの第1光量Q1を受光センサ202によって測定する(ステップ202)。続いて、第2点灯指示値I2で同じくM番目のCHIP MのLED L1を点灯させ、そのときの第2光量Q2を受光センサ202によって測定する(ステップ203)。ここで、第1点灯指示値I1<第2点灯指示値I2である。その後、第1点灯指示値I1およびステップ202で得られた第1光量Q1と、第2点灯指示値I2およびステップ203で得られた第2光量Q2とに基づいて、一次回帰式Q=aI+bを計算する(ステップ204)。ここで、係数aは傾きであり、係数bは切片である。次に、目標切片Bを読み出し(ステップ205)、ステップ204で得られた切片bが目標切片Bと一致するように、M番目のCHIP Mのオフセット補正データOffMを決定し(ステップ206)、補正値書き込み部205によってEEPROM102に書き込みを行う。
次に、第1点灯指示値I1に対しステップ206で決定されたオフセット補正データOffMでオフセット補正を施した第1補正点灯指示値I1’でM番目のCHIP MのLED L1を点灯させ、そのときの第1補正光量Q1’を受光センサ202によって測定する(ステップ207)。続いて、第2点灯指示値I2に対し同じくオフセット補正データOffMでオフセット補正を施した第2補正点灯指示値I2’でM番目のCHIP MのLED L1を点灯させ、そのときの第2補正光量Q2’を受光センサ202によって測定する(ステップ208)。その後、第1点灯指示値I1およびステップ207で得られた第1補正光量Q1’と、第2点灯指示値I2およびステップ208で得られた第2補正光量Q2’とに基づいて、補正後の一次回帰式Q=a’I+b’を計算する(ステップ209)。ここで、係数a’は補正後の傾きであり、係数b’は補正後の切片である。そして、ステップ209で得られた補正後の切片b’を、新たな目標切片Bとして記憶する(ステップ210)。
その後、チップ番号がM=58となっているか否かを判断する(ステップ211)。ここで、M=58であると判断した場合は、CHIP1〜CHIP58それぞれに対するオフセット補正データOff1〜Off58の設定が完了しているので、一連のオフセット補正データOffの演算処理を完了する。一方、M=58でないと判断した場合は、チップ番号をM=M+1に設定し(ステップ212)、ステップ202に戻って次のCHIP Mに対する処理を続行する。
次に、図13のステップ102におけるゲイン補正データGaの演算処理の手順について、図15に示すフローチャートを参照しながら説明する。
この処理では、まず、チップ番号をM=1に設定し、目標光量QPを初期目標光量QSに設定する(ステップ301)。次いで、M番目のCHIP MにおけるLED番号をN=1に設定する(ステップ302)。そして、所定の第3点灯指示値I3に対しM番目のCHIP Mに設定されたオフセット補正データOffMにてオフセット補正を施した第3補正点灯指示値I3’でM番目のCHIP MのN番目のLED LNを点灯させ、そのときの第3補正光量Q3’を受光センサ202によって測定する(ステップ303)。次に、目標光量QPを読み出し(ステップ304)、ステップ303で得られた第3補正光量Q3’が目標光量QPと一致するように、M番目のCHIP MにおけるN番目のLED LNのゲイン補正データGaN(M)を決定し(ステップ305)、補正値書き込み部205によってEEPROM102に書き込みを行う。
次に、第3点灯指示値I3に対しオフセット補正データOffMにてオフセット補正を施し、且つ、ステップ305で決定されたゲイン補正データGaN(M)にてゲイン補正を施した第3再補正点灯指示値I3”でM番目のCHIP MのN番目のLED LNを点灯させ、そのときの第3再補正光量Q3”を受光センサ202によって測定する(ステップ306)。そして、ステップ306で得られた第3補正光量Q3”を、新たな目標光量QPとして格納する(ステップ307)。
その後、LED番号がN=128となっているか否かを判断する(ステップ308)。ここで、N=128でないと判断した場合は、LED番号をN=N+1に設定し(ステップ309)、ステップ303に戻って同一のCHIP Mにおける次のLEDに対する処理を続行する。一方、ステップ308においてN=128であると判断した場合は、チップ番号がM=58になっているか否かを判断する(ステップ310)。ここで、M=58であると判断した場合は、すべてのLEDに対するゲイン補正データGaの設定が完了しているので、一連のゲイン補正データGaの演算処理を完了する。一方、M=58でないと判断した場合は、チップ番号をM=M+1に設定し(ステップ311)、ステップ302に戻って次のCHIP Mに対する処理を続行する。
このように、本実施の形態では、例えばオフセット補正データOffの設定を行う際に、最初のCHIP1に対しては目標切片Bが0となるように演算を行う。これに対し、他のCHIP2〜CHIP58に対しては、隣接するCHIP1〜CHIP57における補正後の切片b’が目標切片Bとなるように演算を行う。
この理由は次のようなものである。
例えばすべてのCHIP1〜CHIP58に対し、それぞれ目標切片Bが0となるようにオフセット補正データOffM(Mは1〜58の整数)を求めることは可能である。
しかしながら、このようなオフセット補正を行った場合であっても、CHIP1〜CHIP58のオフセット補正後の切片b’は補正値の分解能等によって基本的に0にはならず、所定の正あるいは負の値を持つ。すると、例えばCHIP1のオフセット補正後の切片b’が正方向に大きくずれた値を持っており、一方、CHIP1に隣接するCHIP2のオフセット補正後の切片b’が負方向に大きくずれた値を持っている場合には、CHIP1およびCHIP2から照射される光量の違いにより、例えばハーフトーン画像を形成した場合に光量むらひいては画像の濃度むらを生じさせてしまう。
これに対し、本実施の形態では、例えばCHIP2におけるオフセット補正データOff2を、隣接するCHIP1におけるオフセット補正後の切片b’に合わせるように設定を行っている。このため、例えば隣接するCHIP1とCHIP2との間での光量むらが目立ちにくくなり、その結果ハーフトーン画像を形成した場合の濃度むらが抑制される。
また、本実施の形態では、例えばゲイン補正データGaの設定を行う際に、所定のCHIP Mにおける最初のLED L1に対しては目標光量QPが初期目標光量QSとなるように演算を行う。これに対し、他のLED L2〜L128に対しては、隣接するLED L1〜L127における第3再補正光量Q3”が目標光量QPとなるように演算を行う。
この理由は次のようなものである。
例えばCHIP1を構成する128個のLED L1〜L128に対し、それぞれ目標光量QPが初期目標光量QSとなるようにゲイン補正データGa1(1)〜Ga128(1)を求めることは可能である。
しかしながら、このようなゲイン補正を行った場合であっても、CHIP1を構成するLED L1〜L128のゲイン補正後の光量は補正値の分解能等によって基本的に同一にはならず、所定のばらつきを持つ。すると、例えばCHIP1のLED L1におけるゲイン補正後の光量とこのLED L1に隣接する同じCHIP1のLED L2におけるゲイン補正後の光量とのずれが大きい場合には、LED L1およびLED L2から照射される光量の違いにより、例えばハーフトーン画像を形成した場合に光量むらひいては画像の濃度むらを生じさせてしまう。
これに対し、本実施の形態では、例えばCHIP1のLED L2におけるゲイン補正データGa2(1)を、同じCHIP1において隣接するLED L1の光量に合わせるように設定を行っている。このため、隣接するLED L1とLED L2との間での光量むらが目立ちにくくなり、その結果ハーフトーン画像を形成した場合の濃度むらが抑制される。
<実施の形態2>
本実施の形態は実施の形態1とほぼ同様であるが、オフセット補正データOffおよびゲイン補正データGaの演算手順を一部異ならせたものである。なお、本実施の形態において、実施の形態1と同様のものについては、同じ符号を付してその詳細な説明を省略する。
では、図16に示すフローチャートを参照しつつ、本実施の形態におけるオフセット補正データOffの演算処理の手順について説明を行う。
この処理では、まず、チップ番号をM=1に設定し、目標切片をB=0に設定する(ステップ401)。
次いで、第1点灯指示値I1でM番目のCHIP M(最初はCHIP1)のLED L1を点灯させ、そのときの第1光量Q1を受光センサ202によって測定する(ステップ402)。続いて、第2点灯指示値I2で同じくM番目のCHIP MのLED L1を点灯させ、そのときの第2光量Q2を受光センサ202によって測定する(ステップ403)。その後、第1点灯指示値I1およびステップ402で得られた第1光量Q1と、第2点灯指示値I2およびステップ403で得られた第2光量Q2とに基づいて、一次回帰式Q=aI+bを計算する(ステップ404)。次に、目標切片Bを読み出し(ステップ405)、ステップ204で得られた切片bが目標切片Bと一致するように、M番目のCHIP Mのオフセット補正データOffMを決定し(ステップ406)、補正値書き込み部205によってEEPROM102に書き込みを行う。
次に、第1点灯指示値I1に対しステップ406で決定されたオフセット補正データOffMでオフセット補正を施した第1補正点灯指示値I1’でM番目のCHIP MのLED L1を点灯させ、そのときの第1補正光量Q1’を受光センサ202によって測定する(ステップ407)。続いて、第2点灯指示値I2に対し同じくオフセット補正データOffMでオフセット補正を施した第2補正点灯指示値I2’でM番目のCHIP MのLED L1を点灯させ、そのときの第2補正光量Q2’を受光センサ202によって測定する(ステップ408)。その後、第1点灯指示値I1およびステップ407で得られた第1補正光量Q1’と、第2点灯指示値I2およびステップ408で得られた第2補正光量Q2’とに基づいて、補正後の一次回帰式Q=a’I+b’を計算する(ステップ409)。そして、ステップ409で得られた補正後の切片b’と、理想切片dと、オフセット収束係数eとを用いて、新たな目標切片B=(b’−d)×e+dを計算し(ステップ410)、得られた新たな目標切片Bを記憶する。ここで、理想切片dは例えば0に設定される。なお、必要に応じて、理想切片dを0以外の値に設定してもよい。また、ブロック収束係数としてのオフセット収束係数eは0<e≦1の範囲から適宜選択されるが、本実施の形態では例えばe=0.6に設定される。なお、オフセット収束係数eが0に近い場合には、オフセット補正データOffの収束性が向上する一方、隣接するチップ間の光量差は若干大きくなる。また、オフセット収束係数eが1に近い場合には、オフセット補正データOffの収束性は前者よりも若干低下するものの、隣接するチップ間の光量差は前者よりも小さくなる。
その後、チップ番号がM=58となっているか否かを判断する(ステップ411)。ここで、M=58であると判断した場合は、CHIP1〜CHIP58それぞれに対するオフセット補正データOff1〜Off58の設定が完了しているので、一連のオフセット補正データOffの演算処理を完了する。一方、M=58でないと判断した場合は、チップ番号をM=M+1に設定し(ステップ412)、ステップ402に戻って次のCHIP Mに対する処理を続行する。
続いて、図17に示すフローチャートを参照しつつ、本実施の形態におけるゲイン補正データGaの演算処理の手順について説明を行う。
この処理では、まず、チップ番号をM=1に設定し、目標光量QPを初期目標光量QSに設定する(ステップ501)。次いで、M番目のCHIP MにおけるLED番号をN=1に設定する(ステップ502)。そして、所定の第3点灯指示値I3に対しM番目のCHIP Mに設定されたオフセット補正データOffMにてオフセット補正を施した第3補正点灯指示値I3’でM番目のCHIP MのN番目のLED LNを点灯させ、そのときの第3補正光量Q3’を受光センサ202によって測定する(ステップ503)。次に、目標光量QPを読み出し(ステップ504)、ステップ503で得られた第3補正光量Q3’が目標光量QPと一致するように、M番目のCHIP MにおけるN番目のLED LNのゲイン補正データGaN(M)を決定し(ステップ505)、補正値書き込み部205によってEEPROM102に書き込みを行う。
次に、第3点灯指示値I3に対しオフセット補正データOffMにてオフセット補正を施し、且つ、ステップ505で決定されたゲイン補正データGaN(M)にてゲイン補正を施した第1再補正点灯指示値I3”でM番目のCHIP MのN番目のLED LNを点灯させ、そのときの第3再補正光量Q3”を受光センサ202によって測定する(ステップ506)。そして、ステップ506で得られた第3再補正光量Q3”と、理想光量QRと、ゲイン収束係数fとを用いて、新たな目標光量QP=(Q3”−QR)×f+QRを計算し(ステップ507)、得られた新たな目標光量QPを記憶する。ここで、理想光量QRは例えば0に設定される。なお、必要に応じて、理想光量QRを0以外の値に設定してもよい。また、素子収束係数としてのゲイン収束係数fは0<f≦1の範囲から適宜選択されるが、本実施の形態ではf=0.6に設定される。なお、ゲイン収束係数fが0に近い場合には、ゲイン補正データGaの収束性が向上する一方、隣接するLED間の光量差は若干大きくなる。また、ゲイン収束係数fが1に近い場合には、ゲイン補正データGaの収束性は前者よりも若干低下するものの、隣接するLED間の光量差は前者よりも小さくなる。
その後、LED番号がN=128となっているか否かを判断する(ステップ508)。ここで、N=128でないと判断した場合は、LED番号をN=N+1に設定し(ステップ509)、ステップ503に戻って同一のCHIP Mにおける次のLEDに対する処理を続行する。一方、ステップ508においてN=128であると判断した場合は、チップ番号がM=58になっているか否かを判断する(ステップ510)。ここで、M=58であると判断した場合は、すべてのLEDに対するゲイン補正データGaの設定が完了しているので、一連のゲイン補正データGaの演算処理を完了する。一方、M=58でないと判断した場合、チップ番号をM=M+1に設定し(ステップ511)、ステップ502に戻って次のCHIP Mに対する処理を続行する。
このように、本実施の形態では、実施の形態1と同様、例えば隣接するCHIP1とCHIP2との間での光量むらが目立ちにくくなり、その結果ハーフトーン画像を形成した場合の濃度むらが抑制される。ここで、本実施の形態では、オフセット補正データOffを決定する際の目標切片Bの設定手法を実施の形態1と異ならせるようにした。これにより、実施の形態1と比較して、各CHIP1〜CHIP58のオフセット補正後の光量が、正方向あるいは負方向の一方向に徐々にずれていく、といった事態の発生が抑制される。
また、本実施の形態では、実施の形態1と同様、例えば同一のCHIP1において隣接するLED L1とLED L2との間での光量むらが目立ちにくくなり、その結果ハーフトーン画像を形成した場合の濃度むらが抑制される。ここで、本実施の形態では、ゲイン補正データGaを決定する際の目標光量QPの設定手法を実施の形態1とは異ならせるようにした。これにより、実施の形態1と比較して、各CHIP1〜CHIP58を構成する各LED L1〜L128におけるゲイン補正後の光量が、正方向あるいは負方向の一方向に徐々にずれていく、といった事態の発生が抑制される。
ここで、図18(a)は、実施の形態1で説明した手法を用いてオフセット補正データOffを設定した場合における各チップ番号と補正後の切片b’との関係を示す図である。なお、また、図18(b)は、実施の形態2で説明した手法を用いてオフセット補正データOffを設定した場合における各チップ番号と補正後の切片B’との関係を示す図である。さらに、図18(c)は、従来の形態すなわち各CHIP1〜CHIP58に対して目標切片Bが0となるようにオフセット補正データOffを設定した場合における各チップ番号と補正後の切片b’との関係を示す図である。なお、図18(a)〜(c)では、全部で58個あるCHIP1〜CHIP58のうち、CHIP1〜CHIP20までを例示している。さらにまた、図18(d)は、実施の形態1、実施の形態2、および従来の形態における、補正後の切片b’の全体における最大最小差(以下の説明では全体最大最小差と呼ぶ)、および、各形態において隣接するチップ同士の補正後の切片b’における最大最小差(以下の説明では隣接最大最小差と呼ぶ)を示している。
これらの図から明らかなように、従来の形態と比較して、実施の形態1の手法および実施の形態2の手法を用いた場合には、隣接最大最小差が小さくなること、すなわち、光量むらが発生しにくくなることが理解される。ここで、実施の形態1の手法を用いた場合には、全体最大最小差が従来の形態よりも大きくなることもあり得るが、実施の形態2の手法を用いれば、この点についても改善できることが理解される。ただし、実施の形態1の手法を用いた場合であっても、隣接するチップ間での光量むらについては改善されているので、見た目の濃度むらについては低減されることになる。
なお、本実施の形態では、各SLEDチップCHIP1〜CHIP58にそれぞれ128個のLEDを搭載し、これらを一律に点灯制御するようにしていたが、これに限られるものではない。例えば一つのSLEDチップに256個のLEDを搭載し、これらを128個ずつ2つのブロックに分け、それぞれを一律に点灯制御するようにしてもかまわない。
本実施の形態が適用されるLEDプリントヘッドが用いられた画像形成装置の全体構成を示した図である。 LEDプリントヘッド(LPH)の構成を示した図である。 LED回路基板の平面図である。 各SLEDチップの連結部を説明する図である。 LED回路基板上に形成されている配線図を示した図である。 SLEDの回路構成を説明する図である。 信号発生回路から出力される駆動信号を示すタイミングチャートである。 信号発生回路の構成を示すブロック図である。 基準クロック発生部の構成を説明するブロック図である。 点灯時間制御・駆動部の構成を説明するブロック図である。 (a)は所定の点灯時間制御・駆動部から出力される点灯パルス信号の長さと、この点灯パルス信号を受信した所定のSLEDチップにおける異なる二つのLEDが出力する露光エネルギーとの関係を示す図であり、(b)は異なる二つの点灯時間制御・駆動部から出力される点灯パルス信号の長さと、この点灯パルス信号を受信した異なる二つのSLEDチップにそれぞれ設けられたLEDが出力する露光エネルギーとの関係を示す図である。 オフセット補正データおよびゲイン補正データの設定に使用される光量補正装置の構成を示す図である。 光量補正装置による光量補正動作の全体手順を示すフローチャートである。 実施の形態1におけるオフセット補正データの演算処理の手順を示すフローチャートである。 実施の形態1におけるゲイン補正データの演算処理の手順を示すフローチャートである。 実施の形態2におけるオフセット補正データの演算処理の手順を示すフローチャートである。 実施の形態2におけるゲイン補正データの演算処理の手順を示すフローチャートである。 (a)〜(d)はオフセット補正データの設定手法の違いに伴う光量むらの発生状態を説明するための図である。
符号の説明
1…デジタルカラープリンタ、10…画像形成プロセス部、14…LEDプリントヘッド(LPH)、30…制御部、40…画像処理部、61…ハウジング、62…LED回路基板、63…自己走査型LEDアレイ(SLED)、64…ロッドレンズアレイ、100…駆動回路(信号発生回路)、102…EEPROM、104…レベルシフト回路、110…画像データ展開部、112…濃度ムラ補正データ部、114…タイミング信号発生部、116…基準クロック発生部、118−1〜118−58…点灯時間制御・駆動部、160…PDOMV(プリセッタブルデジタルワンショットマルチバイブレータ)、162…直線性補正部、164(164−0〜164−7)…遅延回路、165…遅延信号選択部、166…遅延選択レジスタ、167…AND回路、168…OR回路、169…点灯信号選択部、170…AND回路、172…MOSFET、200…光量補正装置、201…移動ステージ、202…受光センサ、203…駆動部、204…補正値演算部、204a…オフセット演算部、204b…ゲイン演算部、205…補正値書き込み部、Ga…ゲイン補正データ、Off…オフセット補正データ

Claims (9)

  1. 主走査方向に複数の発光素子を配列してなる記録装置の発光量調整装置であって、
    複数の前記発光素子の発光量を測定する測定部と、
    複数の前記発光素子のうち所定の素子補正値にて補正がなされた所定の発光素子の発光量を前記測定部で測定した結果に基づき、当該所定の発光素子に隣接する隣接発光素子の目標発光量を決定する素子発光量決定部と
    を含む記録装置の発光量調整装置。
  2. 前記素子発光量決定部は、
    前記測定部による前記所定の発光素子の発光量の測定結果に基づいて、当該所定の発光素子の目標発光量に対する当該所定の発光素子の素子補正値を決定し、
    決定された前記素子補正値にて補正がなされた前記所定の発光素子の発光量の再測定結果に基づいて、当該所定の発光素子に隣接する隣接発光素子の目標発光量を決定すること
    を特徴とする請求項1記載の記録装置の発光量調整装置。
  3. 前記素子発光量決定部は、前記所定の発光素子の発光量と前記隣接発光素子に求められる理想光量と所定の素子収束係数とを用い、以下の式によって前記目標発光量を決定することを特徴とする請求項1記載の記録装置の発光量調整装置。
    目標発光量=(発光量−理想光量)×素子収束係数+理想光量
    (ただし、0<素子収束係数≦1)
  4. 主走査方向に複数の発光素子が配列されたブロックを、さらに主走査方向に複数配列してなる記録装置の発光量調整装置であって、
    複数の前記発光素子の発光量を測定する測定部と、
    複数の前記ブロックのうち所定のブロック補正値にて補正がなされた所定のブロックにおける前記発光素子の発光量を前記測定部で測定した結果に基づき、当該所定のブロックに隣接する隣接ブロックの目標発光量を決定するブロック発光量決定部と
    を含む記録装置の発光量調整装置。
  5. 前記ブロック発光量決定部は、
    所定のブロックにおける前記発光素子の複数の発光指示値に対する複数の発光量の測定結果に基づいて回帰分析を行い、当該所定のブロックの目標切片に対応する当該所定のブロックのブロック補正値を決定し、
    決定された前記ブロック補正値にて補正がなされた前記所定のブロックにおける前記発光素子の複数の前記発光指示値に対する複数の発光量の再測定結果に基づいて回帰分析を行い、当該所定のブロックに隣接する隣接ブロックの目標切片を決定する目標切片決定部と
    を含むことを特徴とする請求項4記載の記録装置の発光量調整装置。
  6. 前記目標切片決定部は、前記再測定結果に基づいて得られた前記所定のブロックの切片と前記隣接ブロックに求められる理想切片と所定のブロック収束係数とを用い、以下の式によって前記目標切片を決定することを特徴とする請求項5記載の記録装置の発光量調整装置。
    目標切片=(切片−理想切片)×ブロック収束係数+理想切片
    (ただし、0<ブロック収束係数≦1)
  7. 前記ブロック発光量決定部にて複数の前記ブロックに対する前記ブロック補正値が決定された後、前記発光素子毎に素子補正値を決定する素子補正値決定部と
    をさらに含むことを特徴とする請求項5記載の記録装置の発光量調整装置。
  8. 主走査方向に複数の発光素子を配列してなる記録装置の発光量調整方法であって、
    複数の前記発光素子のうち所定の素子補正値にて補正がなされた所定の発光素子の発光量を測定するステップと、
    前記所定の発光素子の発光量の測定結果に基づき、当該所定の発光素子に隣接する隣接発光素子の目標発光量を決定するステップと
    を含む記録装置の発光量調整方法。
  9. 主走査方向に複数の発光素子が配列されたブロックを、さらに主走査方向に複数配列してなる記録装置の発光量調整方法であって、
    複数の前記ブロックのうち所定のブロック補正値にて補正がなされた所定のブロックにおける前記発光素子の発光量を測定するステップと、
    前記所定のブロックにおける前記発光素子の発光量の測定結果に基づき、当該所定のブロックに隣接する隣接ブロックの目標発光量を決定するステップと
    を含む記録装置の発光量調整方法。
JP2007044331A 2007-02-23 2007-02-23 記録装置の発光量調整装置、記録装置の発光量調整方法 Expired - Fee Related JP5315618B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007044331A JP5315618B2 (ja) 2007-02-23 2007-02-23 記録装置の発光量調整装置、記録装置の発光量調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007044331A JP5315618B2 (ja) 2007-02-23 2007-02-23 記録装置の発光量調整装置、記録装置の発光量調整方法

Publications (2)

Publication Number Publication Date
JP2008207383A true JP2008207383A (ja) 2008-09-11
JP5315618B2 JP5315618B2 (ja) 2013-10-16

Family

ID=39784111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007044331A Expired - Fee Related JP5315618B2 (ja) 2007-02-23 2007-02-23 記録装置の発光量調整装置、記録装置の発光量調整方法

Country Status (1)

Country Link
JP (1) JP5315618B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010274552A (ja) * 2009-05-29 2010-12-09 Ricoh Co Ltd 画像形成装置
JP2017037217A (ja) * 2015-08-11 2017-02-16 富士ゼロックス株式会社 画像形成装置
JP2020029068A (ja) * 2018-08-24 2020-02-27 東芝テック株式会社 プリントヘッド及び画像形成装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02184466A (ja) * 1989-01-10 1990-07-18 Sanyo Electric Co Ltd 光プリントヘッド
JPH11245441A (ja) * 1998-02-27 1999-09-14 Oki Data Corp 印刷エネルギ−補正方法および補正装置
JP2001174768A (ja) * 1999-12-14 2001-06-29 Minolta Co Ltd 固体走査型光書込み装置及びその光量補正方法、並びに光量測定装置
JP2002248805A (ja) * 2001-02-23 2002-09-03 Oki Data Corp プリントヘッド及び画像形成装置
JP2003182143A (ja) * 2001-12-14 2003-07-03 Fuji Xerox Co Ltd 画像形成装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02184466A (ja) * 1989-01-10 1990-07-18 Sanyo Electric Co Ltd 光プリントヘッド
JPH11245441A (ja) * 1998-02-27 1999-09-14 Oki Data Corp 印刷エネルギ−補正方法および補正装置
JP2001174768A (ja) * 1999-12-14 2001-06-29 Minolta Co Ltd 固体走査型光書込み装置及びその光量補正方法、並びに光量測定装置
JP2002248805A (ja) * 2001-02-23 2002-09-03 Oki Data Corp プリントヘッド及び画像形成装置
JP2003182143A (ja) * 2001-12-14 2003-07-03 Fuji Xerox Co Ltd 画像形成装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010274552A (ja) * 2009-05-29 2010-12-09 Ricoh Co Ltd 画像形成装置
JP2017037217A (ja) * 2015-08-11 2017-02-16 富士ゼロックス株式会社 画像形成装置
JP2020029068A (ja) * 2018-08-24 2020-02-27 東芝テック株式会社 プリントヘッド及び画像形成装置
JP7091192B2 (ja) 2018-08-24 2022-06-27 東芝テック株式会社 プリントヘッド及び画像形成装置

Also Published As

Publication number Publication date
JP5315618B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
KR100863530B1 (ko) 노광 장치, 노광 시스템 및 화상 형성 장치
US9606472B2 (en) Image forming apparatus having light emission luminance based on scanning speed
JP2007125785A (ja) プリントヘッド、プリントヘッドの点灯制御装置、画像形成装置
JP5023648B2 (ja) プリントヘッドおよびプリントヘッドにおける副走査方向ずれ補正値の設定方法
JP5493386B2 (ja) 露光装置、画像形成装置、露光制御プログラム
JP4816006B2 (ja) プリントヘッドおよび画像形成装置
JP5034209B2 (ja) プリントヘッドおよび画像形成装置
JP5061445B2 (ja) プリントヘッドの特性計測装置、および光量補正方法
JP5315618B2 (ja) 記録装置の発光量調整装置、記録装置の発光量調整方法
JP2008284819A (ja) 画像形成装置および露光装置
JP2007098772A (ja) ドライバおよび画像形成装置
JP2006088588A (ja) 画像形成装置、プリントヘッドの点灯制御装置、プリントヘッド
JP2008093835A (ja) プリントヘッドおよび画像形成装置
JP5109325B2 (ja) 露光装置および画像形成装置
JP2007118194A (ja) プリントヘッドの点灯量調整方法、プリントヘッドの点灯量調整装置
JP2006256150A (ja) 画像形成装置
JP2009023145A (ja) 画像形成装置および露光装置
JP5568912B2 (ja) 発光素子ヘッドの特性計測装置および発光素子ヘッドの光量補正方法
JP2006255976A (ja) 画像形成装置及びプリントヘッドの制御方法
JP4867673B2 (ja) 露光装置の光量計測装置および露光装置
JP4797554B2 (ja) プリントヘッドおよび画像形成装置
JP2007098767A (ja) プリントヘッド
JP2006256050A (ja) 画像形成装置及び画像形成装置用補正方法
JP2013052650A (ja) 露光装置、画像形成装置、及びプログラム
JP4802657B2 (ja) プリントヘッドおよび画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5315618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees