JP2008205793A - 高周波整合回路 - Google Patents
高周波整合回路 Download PDFInfo
- Publication number
- JP2008205793A JP2008205793A JP2007039310A JP2007039310A JP2008205793A JP 2008205793 A JP2008205793 A JP 2008205793A JP 2007039310 A JP2007039310 A JP 2007039310A JP 2007039310 A JP2007039310 A JP 2007039310A JP 2008205793 A JP2008205793 A JP 2008205793A
- Authority
- JP
- Japan
- Prior art keywords
- matching circuit
- drive type
- mems element
- frequency matching
- type mems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】所望の周波数帯の高周波信号についてのインピーダンス整合をとるともに、高いQ値を有する高周波整合回路を提供する。
【解決手段】高周波整合回路が、高周波信号を増幅するFET12と、それぞれが複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、FET12の入力側に接続されてFET12の入力インピーダンスと整合をとる入力側MEMS素子15、21、11と、それぞれが複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、FET12の出力側に接続されてFET12の出力インピーダンスと整合をとる出力側MEMS素子28、32とを備える。
【選択図】図1
【解決手段】高周波整合回路が、高周波信号を増幅するFET12と、それぞれが複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、FET12の入力側に接続されてFET12の入力インピーダンスと整合をとる入力側MEMS素子15、21、11と、それぞれが複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、FET12の出力側に接続されてFET12の出力インピーダンスと整合をとる出力側MEMS素子28、32とを備える。
【選択図】図1
Description
本発明は、高周波電力素子やマイクロ波電力素子に用いて好適な高周波整合回路に関する。
近年の情報化社会の進展に伴い、伝送容量の増大の要求は益々強まっており、有限な資源である電波の周波数帯をより有効に活用するといった要求を満たす事が急務となってきている。このような要求の中で、高周波アナログデバイスは、デジタル半導体のように、プログラムによって動作を規定する事ができず、ハードウェアによって使用帯域が決まるという特徴をもつ。
インダクタンス素子及びキャパシタンス素子を備えた高周波回路では、ダイオードのように容量可変なデバイスを回路エレメントとして用いて、このダイオードに印加する電圧を変えることによって、回路全体の容量を変化させる。
容量可変なデバイスに関する従来技術は、コンデンサ素子を複数設け、これらのコンデンサ素子間のスイッチング素子が可動部を有するMEMSにより構成された容量可変型コンデンサが知られている(例えば特許文献1参照)。
特開2006−114715号公報
しかしながら、ダイオードが高周波回路のエレメントとして用いられると、ダイオードの内部抵抗は低いため、その回路のQ値が低下し、回路におけるエネルギーのロスが大きくなる。また、Q値の低いデバイスを用いて、近年の厳しい効率や高出力化のための仕様を満たす増幅器を設計する事は困難である。
そこで本発明は、上記の課題に鑑み、インダクタンス素子とキャパシタンス素子とを備えた高周波整合回路において、キャパシタをMEMSにより構成することにより、所望の周波数帯の高周波信号にインピーダンス整合するともに、高いQ値を有する高周波整合回路を提供することを目的とする。
このような課題を解決するため、本発明の一態様によれば、高周波信号を増幅する電界効果トランジスタと、それぞれが複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、前記電界効果トランジスタの入力側に設けられて前記電界効果トランジスタの入力インピーダンスと整合をとる複数の入力側MEMS素子と、それぞれが前記複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、前記電界効果トランジスタの出力側に設けられて前記電界効果トランジスタの出力インピーダンスと整合をとる複数の出力側MEMS素子と、を備えたことを特徴とする高周波整合回路が提供される。
本発明の高周波整合回路によれば、入力側MEMS素子及び出力側MEMS素子を用いることにより高いQ値が得られ、かつ外部からの制御電圧に応じて異なる周波数帯の高周波信号についてのインピーダンス整合をとることができる。
以下、本発明の実施形態に係る高周波整合回路について、図面を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
(第1の実施形態)
本発明の第1の実施形態に係る高周波整合回路は、マイクロ波用分布定数型の素子が配置された周波数可変型のインピーダンス変換回路である。この高周波整合回路を含む高周波電力素子は、図1に示すように、信号源からの高周波信号が入力される回路を設けた入力側基板10と、この入力側基板10に設けられた回路とインピーダンス整合をとる圧電駆動型MEMS11と、この圧電駆動型MEMS11からの高周波信号を増幅出力するFET(電界効果トランジスタ)12と、このFET12とインピーダンス整合をとる回路を設けた出力側基板13とを備えている。
本発明の第1の実施形態に係る高周波整合回路は、マイクロ波用分布定数型の素子が配置された周波数可変型のインピーダンス変換回路である。この高周波整合回路を含む高周波電力素子は、図1に示すように、信号源からの高周波信号が入力される回路を設けた入力側基板10と、この入力側基板10に設けられた回路とインピーダンス整合をとる圧電駆動型MEMS11と、この圧電駆動型MEMS11からの高周波信号を増幅出力するFET(電界効果トランジスタ)12と、このFET12とインピーダンス整合をとる回路を設けた出力側基板13とを備えている。
この高周波整合回路の入出力側にそれぞれ負荷が接続された場合における高周波整合回路の等価回路を図2に示す。この等価回路は、FET12に対応するトランジスタTRと、このトランジスタTRの入力側に設けられた容量可変なキャパシタC1、C2、C3と、これらのキャパシタC1、C2、C3の間に接続されたインダクタL1、L2と、トランジスタTRの出力側に設けられた容量可変なキャパシタC4、C5と、トランジスタTR及びキャパシタC4、C5の間に接続されたインダクタL3、L4とを有する。なお、CPは、キャパシタC1〜C5と基板との間に発生する寄生容量である。キャパシタC1〜C3のうちのキャパシタC3は圧電駆動型MEMS11に相当する。
図3は図1の高周波整合回路に含まれる一要素を模式的に示す平面図である。圧電駆動型MEMS11は、固定電極39とこの固定電極39と対向して設けられた6本の可動電極43−1〜43−6とを有する。これらの可動電極43−1〜43−6と固定電極39とによりキャパシタが形成されており、これらのキャパシタの容量は図示しない電圧制御手段によって変化される。また、可動電極43−1は入力側基板10に接続され、可動電極43−6はFET12に接続される。圧電駆動型MEMS11の容量は、可動電極43−2における入力側基板10方向のインピーダンスが、可動電極43−1における同方向のインピーダンスの1/2になるようにされている。同様に、可動電極43−3における同方向のインピーダンスは、可動電極43−2における同方向のインピーダンスの1/2になるようにされる。入力側基板10上の回路の出力インピーダンスがZ(Ω)である場合、可動電極43−6における同方向のインピーダンスは、Z/64(Ω)に変換される。これにより、入力側基板10に設けられた回路のインピーダンスが、FET12の入力側のインピーダンスに整合する。
また、図2の等価回路において、キャパシタC1、C2は入力側基板10上の圧電駆動型MEMS15、21に相当し、また、キャパシタC4、C5は出力側基板13上の圧電駆動型MEMS28、32に相当する。これらのキャパシタC1、C2、C4、C5の容量はキャパシタC3の容量と同じように電圧制御手段によって切り替えられる。トランジスタTRの入力側には、キャパシタC1、インダクタL1から成る2段型の直列共振回路と、キャパシタC2、インダクタL2から成る直列共振回路とが縦続接続されている。トランジスタTRの出力側にも、インダクタL3、キャパシタC4から成る直列共振回路と、インダクタL4、キャパシタC5から成る直列共振回路とが縦続接続されている。キャパシタC1には負荷Load1が接続され、また、キャパシタC5には負荷Load2が接続されている。高周波整合回路は、出力側の点PにてトランジスタTR側をみたインピーダンスが所望の値になるように、負荷Load1と負荷Load2とを整合させる。電圧制御手段によって制御電圧が切り替えられることによって各キャパシタC1〜C5の容量値が変えられて、このインピーダンス値は所望の値に変化する。
図1の入力側基板10上にはインダクタンス素子としてのスタブ14が設けられている。このスタブ14は、信号源からの高周波信号が入力される矩形状端部14−1と、この矩形状端部14−1の途中から基板10の右端部に沿って基板10上の上下方向に向かって放射状に拡がる形状を有する先端部14−2とからなる。
矩形状端部14−1の上面には、容量可変な圧電駆動型MEMS15が設けられている。また、基板10上、矩形状端部14−1を挟んで上下にはそれぞれワイヤ16を介して圧電駆動型MEMS15に接続されたプレート電極17、18が設けられている。このプレート電極18には高い抵抗値をもつ抵抗体19が接続されている。抵抗体19に接続された端子電極20には、バイアス電圧が印加される。これらの矩形状端部14−1、圧電駆動型MEMS15、プレート電極17、18により、図2のトランジスタTRの入力側の初段の直列共振回路が構成される。
さらに、圧電駆動型MEMS15の位置よりも基板10上の右側にも、容量可変な圧電駆動型MEMS21が、矩形状端部14−1の上面に設けられている。この圧電駆動型MEMS21にも、ワイヤ16を介してプレート電極22、23が接続される。プレート電極22、23は、矩形状端部14−1を挟んで基板10上の上下にそれぞれ配置される。プレート電極23には抵抗体19の一端が接続され、この抵抗体19の他端には、バイアス電圧の印加用の端子電極24が接続される。これらの圧電駆動型MEMS15、21は、これらの入出力側にそれぞれ接続される素子のインピーダンスに応じて、複数本の可動電極のうちの動かそうとする可動電極の本数を変えられる。これらの矩形状端部14−1、圧電駆動型MEMS21、プレート電極22、23により、図2のトランジスタTRの入力側の2段目の直列共振回路が構成される。
圧電駆動型MEMS11の入力側端子は、スタブ14の先端部14−2と複数本のワイヤ16によって接続されている。圧電駆動型MEMS11の出力側端子は、FET12のゲート電極26−1と複数本のワイヤ16によって接続されている。この圧電駆動型MEMS11には、バイアス電圧を供給するための端子電極25−1、25−2が抵抗体19を介してそれぞれ接続されている。FET12のドレイン電極26−2には、出力側基板13上の回路が接続される。
出力側基板13上には、インダクタンス素子としてのスタブ27が設けられている。スタブ27は、スタブ14の平面形状と略対称な平面形状を有し、先端部27−1及び矩形状端部27−2からなる。そして、矩形状端部27−2の上面には容量可変な圧電駆動型MEMS28が設けられる。基板13上、矩形状端部27−2を挟んで上下にはそれぞれワイヤ16を介して圧電駆動型MEMS28に接続されたプレート電極29、30が設けられる。プレート電極30には抵抗体19の一端が接続されており、この抵抗体19の他端には、バイアス電圧用の端子電極31が接続されている。これらの矩形状端部27−2、圧電駆動型MEMS28、及びプレート電極29、30により、トランジスタTRの出力側の初段の直列共振回路が構成される。
圧電駆動型MEMS28の位置よりも基板13上の右側には、容量可変な圧電駆動型MEMS32が、スタブ27の矩形状端部27−2の上面に設けられている。この圧電駆動型MEMS32には、ワイヤ16を介してプレート電極33、34が接続される。これらのプレート電極33、34は、矩形状端部27−2を挟んで基板13上の上下にそれぞれ配置される。プレート電極34には抵抗体19が接続されており、抵抗体19の他端にはバイアス電圧の印加用の端子電極35が接続される。これらの矩形状端部27−2、圧電駆動型MEMS32、及びプレート電極33、34によって、トランジスタTRの出力側の2段目の直列共振回路が構成される。
圧電駆動型MEMS28、32は、FET12の切り替え制御電圧に応じて異なる複数の容量値を有する出力側MEMS素子である。これらの圧電駆動型MEMS28、32は、これらの入出力側にそれぞれ接続される素子のインピーダンスに応じて、複数本の可動電極のうちの動かそうとする可動電極の本数を変えられる。
また、本実施形態に係る高周波整合回路はパーケージ化されている。図4は図1の高周波電力素子の外観を模式的に示す図である。パッケージには、高周波信号が入力されるRFポート36−1と、高周波信号が出力されるRFポート36−2と、圧電駆動型MEMS11、15、21、28及び32のそれぞれのスイッチングの制御信号を入力するための端子電極36−3、36−4とが設けられている。入力される高周波信号が低周波側である場合と高周波側である場合とのそれぞれに応じて、端子電極36−3及び端子電極36−4への制御電圧が切り替えられる。これらの制御電圧の値は、整合させようとするバンドに応じて決められる。これらの端子電極36−3、36−4には、それぞれ、ゲート電圧、ドレイン電圧が印加される。
本実施形態に係る高周波整合回路では、制御電圧はFET12のバイアス電圧に限られる。このバイアス電圧としてドレイン電圧及びゲート電圧を使用者が端子電極36−3、36−4に印加することによって、高周波整合回路は、任意の周波数帯の高周波信号についてのインピーダンス整合が可能となる。
圧電駆動型MEMS21について図1の鎖線B−B’に沿って切断した断面図を図5に示す。圧電駆動型MEMS11、15、28、32も圧電駆動型MEMS11と同じように構成される。圧電駆動型MEMS21は、グランド面である第1金属層37と、この第1金属層37上に形成され、高抵抗Si基板やガラス等でできた第1絶縁層38と、この第1絶縁層38上においてフォトエッチング法などによって所望の回路パターンを形成された第2金属層39と、この第2金属層39上に形成され、大きな比誘電率εγをもつ第2絶縁層41と、この第2絶縁層41上のスタブ23、22側の端部に離間して形成された2つの絶縁体42と、第2金属層39に対面し、2つの絶縁体42をアンカーとして両端を装架された可動電極43とを備えている。この可動電極43が図3の可動電極43−1〜43−6に相当する。
第2金属層39は、ビアホール(Via-hole)40、あるいはキャスタレーションによって第1金属層37に接続される下部電極として機能する。この第2金属層39と、上部電極としての可動電極43との間に電圧が印加されることにより、第2金属層39、第2絶縁層41及び可動電極43とによってキャパシタが構成されている。可動電極43は、AlN(窒化アルミニウム)、PZS(Pd/Zn/Sb)やPZT(Pd/Ni(又はZn)/Te)合金からなる。この可動電極43の内2つの絶縁体42によって支持された部位(以下、上肢部とも呼ぶ)は可動にされている。
可動電極43の下面には、可動電極43の正面右端から中央部分へ向かって順番に、絶縁膜44、第1圧電膜45、絶縁膜46及び第2圧電膜47が形成されており、絶縁膜44、第1圧電膜45、絶縁膜46及び第2圧電膜47の上には金属膜48が形成されている。これらの第1圧電膜45と第2圧電膜47とは、膨張率が互いに異なるピエゾ素子からなる。不図示の電極を介して第1圧電膜45及び第2圧電膜47間に電圧が印加されることによって、第1圧電膜45と第2圧電膜47とのそれぞれのピエゾ素子が互いに逆方向に分極し、第1圧電膜45と第2圧電膜47とは、可動電極43の下面上において収縮する。
可動電極43の上面には、右端部に蒸着されたワイヤ16から中央部分へ向かって順番に、絶縁膜49、第2圧電膜47、絶縁膜50、第1圧電膜45及び絶縁膜51が形成されており、絶縁膜49、第2圧電膜47、絶縁膜50、第1圧電膜45及び絶縁膜51の上には金属膜52が形成されている。金属膜48と金属膜52とは、高抵抗値の不図示の抵抗体を介して第2金属層39に不図示のビアホールによって接続されている。なお、これらのビアホールは、図1の鎖線B−B’に沿った断面とは異なる位置に形成される。また、可動電極43の中央部分から左端に至る構成は、可動電極43の中央部分から右端に至る構成と左右対称である。
可動電極43の上面に設けられた第1圧電膜45と第2圧電膜47とに印加される電圧の極性は、可動電極43の下面に設けられた第1圧電膜45と第2圧電膜47とに印加される電圧の極性と同じにされている。そして、スイッチングにより、圧電駆動型MEMS21がオフにされると、可動電極43の下面において、左右の第1圧電膜45が収縮するとともに左右の第2圧電膜47が伸長し、かつこれらの第1圧電膜45の収縮と第2圧電膜47の伸長とに連動して、可動電極43の上面において、左右の第2圧電膜47が収縮して左右の第1圧電膜45が伸長する。これらの伸長及び伸縮にともなって、可動電極43が湾曲し、その中央部分が下方に押し下げられて、第2金属層39に向かって変位する。一方、スイッチングにより、圧電駆動型MEMS21がオンにされると、可動電極43の上面及び下面において、それぞれの第1圧電膜45と第2圧電膜47とが、オフにスイッチングされたときと逆向きに伸長又は収縮し、これにより、可動電極43が湾曲し、その中央部分が上方に変位する。
従って、可動電極43、それぞれの第1圧電膜45、及びそれぞれの第2圧電膜47によって、金属ばねないしは圧電アクチュエータが構成される。圧電駆動型MEMS21は、2つの絶縁体42及び可動電極43からなる両持ち梁構造を有するともいえる。両端部において2つの絶縁体42上に支持された可動電極43が、スイッチングに連動して上下に変位するため、容量値が、固定電極である第2絶縁層41と可動電極43との距離に応じて変化する。
また、電圧制御手段が図3の6本の可動電極43−1〜43−6によって形成されるキャパシタの容量を切り替えることによって、可動電極43−1〜43−6を流れる電流の大きさを制御することもできる。図6は本実施形態に係る高周波整合回路の可動電極と絶縁層との接触部位を模式的に示す図である。可動電極43−1〜43−6と第2絶縁層41とが接触する部位の面積が同じになるように、圧電駆動型MEMS11のスイッチングが制御される場合には、図6(a)に示すように、各可動電極43−1〜43−6と第2電極層39とによるキャパシタの各容量値は同じである。高周波信号が圧電駆動型MEMS11に入力される場合、低インピーダンス側である可動電極43−6を流れる電流i6は、高インピーダンス側である可動電極43−1を流れる電流i1よりも大きい。
また、可動電極43−1から可動電極43−6へ向かって各可動電極43−1〜43−6のそれぞれの第2絶縁層41への接触部位の面積が小さくなるように、圧電駆動型MEMS11のスイッチングが制御される場合には、図6(b)に示すように、可動電極43−6により生成されるキャパシタの容量値が減る。信号電流が集中しないように各容量が調整されるため、各可動電極43−1〜43−6を流れる電流i1〜i6の値は均一化される。
圧電駆動型MEMS15、21、28、32の各可動電極への電流の制御も、圧電駆動型MEMS11の各可動電極への電流の制御と同じである。
このように構成された高周波整合回路が低周波信号へ整合をとる場合には、電圧制御手段は、端子電極20、24、25−1、25−2、31及び35のうちの端子電極20、25−1及び35をオンにするとともに端子電極24、25−2及び31をオフにする。また、高周波整合回路が高周波信号へ整合をとる場合には、電圧制御手段は、端子電極24、25−2及び31をオンにするとともに端子電極20、25−1及び35をオフにする。電圧制御手段は、低周波信号への整合と高周波信号への整合とのそれぞれに応じて、端子電極20、24、25−1、25−2、31及び35への制御電圧V1〜V6を切り替える。
この制御電圧の切り替えは、Con/Coff = 1+εγ・t1/t2が満足されるように行われる。ここで、Con/Coffはオン又はオフのスイッチング時の容量比を表し、t1は絶縁体42の高さ、t2は第2絶縁層41の膜厚、εγは比誘電率を表す。高周波整合回路は、比誘電率εγの大きな第2絶縁層41と、この第2絶縁層41の比誘電率εγよりも小さい値の比誘電率εγをもつ絶縁体42とを用いるため、スイッチングによって大きな容量の変化を得ることができる。
そして、高周波整合回路は、第1の周波数バンドに対しては、図2の等価回路のキャパシタC2,C4,C1,C5をそれぞれON,ON,OFF,OFFにし、第2の周波数バンドに対しては、キャパシタC2,C4,C1,C5をそれぞれOFF,OFF,ON,ONにする。高周波整合回路の容量値は、キャパシタのオン及びオフによるスイッチング時の容量比Con/Coffにしたがって変化し、この変化に応じて変換しようとするインピーダンス値が変わるため、整合する周波数バンドが変えられる。
このようにして、本実施形態に係る高周波整合回路によれば、圧電駆動型MEMS11、15、21、28及び32が用いられるため、従来は周波数可変でなかった整合回路を任意の周波数に設定できる周波数可変型のデバイスの作成が可能になる。
また、本発明によれば、大電力でありかつ異なる周波数への切り替えが可能となるため、周波数毎に部品を製品に搭載することが不要になり、部品点数を減らすことができる。アナログデバイスの容量値は固定であるが、本発明によれば同じデバイスを用いて容量値を変化させることができる。
また、圧電駆動型MEMS11、15、21、28及び32の内部抵抗は無限大であるため、可変容量ダイオードを用いた場合に生じるQ値の劣化による影響を受けない。
(第1の実施形態の変形例)
図2の等価回路は2段型の直列共振回路を用いて整合をとっているが、設計帯域に応じて直列共振回路の縦続段数を増やすことにより、本発明の高周波整合回路は、より広帯域なインピーダンス変換器として利用することができる。従来、このような回路を分布定数型や集中定数型エレメントを用いて設計し所望の帯域を得ていたが、本発明の高周波整合回路によれば、インピーダンス変換のための直列共振回路の段数を増加させることにより、整合しようとする複数の周波数バンドをきめ細かく設定することもできる。
図2の等価回路は2段型の直列共振回路を用いて整合をとっているが、設計帯域に応じて直列共振回路の縦続段数を増やすことにより、本発明の高周波整合回路は、より広帯域なインピーダンス変換器として利用することができる。従来、このような回路を分布定数型や集中定数型エレメントを用いて設計し所望の帯域を得ていたが、本発明の高周波整合回路によれば、インピーダンス変換のための直列共振回路の段数を増加させることにより、整合しようとする複数の周波数バンドをきめ細かく設定することもできる。
図4の端子電極36−3、36−4は、2バンドに対応して設けられていたが、3以上のバンドの信号について整合を行う場合には、端子電極は、整合の切り替え種類の数に応じた組み合わせの数を用意する必要がある。
図5の第1圧電膜45及び第2圧電膜47を、可動電極43の周りに積層構造にすることにより、圧電アクチュエータ機構の可変距離や駆動距離を調節可能である。第1圧電膜45と第2圧電膜47とから構成される圧電アクチュエータの駆動力が不足している場合には、圧電駆動型MEMS21は、1層構造である第1絶縁層38の代わりに、多層構造を有する絶縁層を設けてもよい。第2圧電膜47の逆方向分極が起こりにくい場合には、圧電駆動型MEMS21は、第2圧電膜47の代わりに、絶縁膜と金属膜とが積層形成された圧電膜を設けてもよい。これらについては、圧電駆動型MEMS11、15、27及び32も同じである。
また、圧電駆動型MEMS11、15、21、28及び32は、動作原理が至って簡単であるため、本発明の高周波整合回路を縦続接続することにより、高利得かつ周波数可変なハイパワーアンプを提供することができ、ハイパワーアンプの設計も易くなる。
(第2の実施形態)
本発明の第2の実施形態に係る高周波整合回路は、FET12に接続される容量可変素子として静電駆動型のMEMSを使用する。
本発明の第2の実施形態に係る高周波整合回路は、FET12に接続される容量可変素子として静電駆動型のMEMSを使用する。
本実施形態に係る高周波整合回路も高周波電力素子として用いられる。この高周波整合回路を含む高周波電力素子は、図7に示すように、入力側基板10上のFET12に近い部分に可変容量キャパシタとしての静電駆動型MEMS60を用いるとともに、入力側基板10上のインピーダンスが比較的高い回路に圧電駆動型MEMS15、21を使用し、出力側基板13上の回路に圧電駆動型MEMS28、32を使用している。FET12等、大電力用のデバイスはそのデバイス自体のインピーダンスが低いため、FET12の入力側では入力される電圧の平均電圧がインピーダンスに反比例して低い。この平均電圧が低くなる部分に、構造が単純であって精度の高い静電駆動型MEMS60が配置されている。低電圧で動作するように静電駆動型MEMS60が配置されているため、高電圧が印加された場合にも、静電駆動型MEMS60はスイッチングの誤動作を生じない。図7において上述した符号と同じ符号をもつものはそれらと同じものであるので重複説明を省略する。
静電駆動型MEMS60について鎖線A−A’に沿って切断された断面図を図8に示す。静電駆動型MEMS60は、グラウンド面である第1金属層61と、この第1金属層61上に形成され、高抵抗Si基板やガラス等でできた第1絶縁層62と、この第1絶縁層62上にフォトエッチング法により回路パターンを形成され、ビアホール63によって第1金属層61に接続された第2金属層64と、この第2金属層64上に形成され、大きな比誘電率εγを有し、内部に制御用の電極である固定電極65、66を設けてなる第2絶縁層67と、この第2絶縁層67上の両端部に離間して形成された2つの絶縁体68と、第2金属層64に対面し、2つの絶縁体68をアンカーとして両端を装架された可動電極69とを備えている。可動電極69の右上肢部はワイヤ16を介してFET12に接続されており、可動電極69の左上肢部はワイヤ16を介して信号源に接続されている。これにより、第2金属層64及び可動電極69をそれぞれ下部電極及び上部電極とするキャパシタが構成され、固定電極65、66への電圧の印加によって発生するクーロン力を受けて可動電極69が下方へ引き寄せられるため、容量が変化する。
なお、可動電極69の可動距離ないしは駆動距離は、積層によって変更可能であり、積層の変更によって所望の容量を得ることが可能である。また、第1絶縁層62によって、ビアホール63の直上に形成されるMIM(Metal Isolator Metal)キャパシタの機械的な強度の不足が回避される。
また、本実施形態に係る高周波電力素子の外観は、図9に示すようなパッケージ形状を有する。図9のパッケージには、高周波信号が入出力されるRFポート72−1、72−2と、静電駆動型MEMS60のスイッチングの制御信号を入力するための端子電極72−3〜72−5とが設けられている。これらの端子電極72−3、72−5には、それぞれ、ゲート電圧、ドレイン電圧が印加される。このパッケージは、ハーメチックシールされた後、RFポート72−1、72−2を介した評価用信号の入出力によって整合回路のRF特性を評価されながら、端子電極72−4に接続されたワイヤ16から静電駆動型MEMS60へ加える電圧が設定される。端子電極72−3〜72−5はいずれも樹脂73によってポッティングされる。
このような構成により、本実施形態に係る高周波整合回路が低周波信号に整合をとる場合には、電圧制御手段は、端子電極20、25−1及び35をオンにするとともに端子電極24、25−2及び31をオフにする。また、高周波整合回路が高周波信号に整合をとる場合には、電圧制御手段は、端子電極24、25−2及び31をオンにするとともに端子電極20、25−1及び35をオフにする。低周波側の信号への整合と高周波側の信号への整合とのそれぞれの制御電圧V1〜V6の切り替えは、容量比Con/Coff = 1+εγ・t1/t2を満たすようにして行われる。ここで、t1は絶縁体68の高さ、t2は第2絶縁層67の膜厚である。これにより、比誘電率εγの大きな第2絶縁層67と、この第2絶縁層67の比誘電率εγよりも小さい値の比誘電率εγをもつ絶縁体68とによって、大きな容量変化が得られる。
静電駆動型のMEMS構造が用いられるので、スイッチングにより任意の電圧に応じて静電駆動型MEMS60の容量値が大きく変わる。従って、静電駆動型MEMS60を入力側の回路エレメントとして用いることによって、本実施形態に係る高周波整合回路は外部電圧によって任意の負荷に対してインピーダンス整合をとることができる。
また、この高周波整合回路では、FET12への平均入力電圧が低いというFET12のもつ特性が利用されるため、構造が単純で高い精度で動作するが高電圧下では誤動作の可能性があるという静電駆動型MEMS60の特性を発揮させることができる。換言すれば、この高周波整合回路では、デバイスの近傍におけるインピーダンスが低い事を逆に利用して、高周波整合回路を構成する部分のうちのインピーダンスの変換比の最も大きな部分に静電駆動型MEMS60が用いられている。
静電駆動型MEMS60が配置される位置と同じ位置に、第1の実施形態の圧電駆動型MEMS11が配置された場合に比べて、本実施形態に係る高周波整合回路によれば、圧電駆動型MEMSがもつピエゾ素子に起因する構造の複雑さが解消され、製造コストを低くでき、かつ外部電圧によって任意のインピーダンスをもつ負荷に整合できるようになる。
また、本実施形態に係る高周波整合回路は、静電駆動型MEMS60と圧電駆動型MEMS15、21、28、32とを併用するため、従来は周波数を変更することができなかった整合回路を所望の周波数に設定できるようになり、周波数可変型のデバイスを更に安価に得られるようになる。
(第3の実施形態)
圧電駆動型MEMS15、21、28、32や、第1の実施形態の圧電駆動型MEMS11や、第2の実施形態の静電駆動型MEMS60については、これらの入力側又は出力側から大電力のマイクロ波や大きなバイアス電流が入力されると、MEMS電極が焼損する場合がある。この大電流に対する電極の補強のため、本発明の第3の実施形態に係る高周波整合回路を含む高周波電力素子は金属体を備える。
圧電駆動型MEMS15、21、28、32や、第1の実施形態の圧電駆動型MEMS11や、第2の実施形態の静電駆動型MEMS60については、これらの入力側又は出力側から大電力のマイクロ波や大きなバイアス電流が入力されると、MEMS電極が焼損する場合がある。この大電流に対する電極の補強のため、本発明の第3の実施形態に係る高周波整合回路を含む高周波電力素子は金属体を備える。
図10はこの高周波整合回路に用いられる静電駆動型MEMSの断面図である。静電駆動型MEMS60の可動電極69の上面には、固定電極65、66に対面する位置に各可動電極69間を簾状ないしは網目状に接続する金属体70、71が設けられている。これらの金属体70、71は低い抵抗値を有する。なお、図10に示される符号のうち上述したものと同じものはそれらと同じものを示す。
これにより、静電駆動型MEMS60の例では例えば図10の点線で表されるような大電流が、可動電極69と第1金属層61との間の絶縁層や金属に流れた場合でもMEMS電極の焼損が防止される。また、容量値の平坦性の安定化と相互変調歪みの発生の防止とが図られる。
複数の可動電極69の間が金属体70、71によって接続された場合の電極の配置を図11に示す。図11は図10の静電駆動型MEMS60の模式的な平面図である。同図の可動電極69−1〜69−6は図10の可動電極69を表す。金属体70、71により接続された各可動電極69−1〜69−6と固定電極65、66とが対向するため、それぞれの電極どうしが簾状になる。それぞれの容量比が大きくされることによって、静電駆動型MEMS60の容量比Con/Coffが大きくされるため、インピーダンス変換に必要な容量比が得られる。また、金属体70、71が補強電極として機能するので、静電駆動型MEMS60の各電極に流れる電流の許容値が上がる。
また、本実施形態に係る他の高周波整合回路は、図12に示すように、圧電駆動型MEMS21、15、28、32のそれぞれの可動電極43−1〜43−6の上面の中央部分に、金属体53を、絶縁膜51及び金属膜52を介して設けて、かつ各可動電極43−1〜43−6の間が低い抵抗値をもつ金属体53によって簾状ないしは網目状に接続するようにもできる。図13は図12の圧電駆動型MEMS21等の模式的な平面図である。図12の構造をもつ圧電駆動型MEMS15等の電極は図13に示すように配置される。なお、図12、図13に示される符号のうち上述したものと同じものはそれらと同じものを示す。
高周波整合回路では、各可動電極43−1〜43−6と第2絶縁層41との接触部位が厚くされているため、容量値についての平坦性が安定する。また、共振周波数と、金属体53及び各可動電極43−1〜43−6などから構成される可動部位の質量とによって生じる相互変調歪みの発生が防止される。
また、本実施形態に係る高周波整合回路は、静電駆動型MEMS60の代わりに、第1の実施形態の静電駆動型MEMS11を用いることもできる。本実施形態に係る高周波整合回路が静電駆動型MEMS11を用いる場合には、図12と同様に、圧電駆動型MEMS11の各可動電極43−1〜43−6上の金属体53が、これらの可動電極43−1〜43−6の間を接続されるように構成される。
本実施形態に係る高周波整合回路によれば、各可動電極69の間を金属体70、71が横方向に接続するため、横方向の電流の大きさが均一化される。また、本実施形態に係る高周波整合回路によれば、電極どうしが対向する面積が大きくなるため、大きな容量を得ることができ、金属ばねを駆動する電圧値を小さくすることができる。さらに、可動電極69が分厚い金属ばねから構成されている場合でも、金属ばねを駆動する力の大きさは、その金属の電流密度と熱抵抗とから決まるため、重い金属ばねをも動かすことが可能になる。
本実施形態に係る高周波整合回路によれば、大電力のマイクロ波や大きな電流が入力された場合でも、補強電極が可動電極43又は可動電極69上に付加されているため、更に大きな電力又はバイアスをもつ信号を入力することができる。
また、本実施形態に係る高周波整合回路によれば、第1の実施形態に係る高周波整合回路又は第2の実施形態に係る高周波整合回路によって得られる効果と同じ効果をも得られる。
(第4の実施形態)
上述した各実施形態に係る高周波整合回路を含む高周波電力素子に信号が入力された場合は、大電力用デバイス自体のインピーダンスは低いので、その信号のポインティングベクトルの向きと直交する方向、すなわち、デバイスの横方向(図3の左右方向)に定在波が発生し、オッドモードと呼ばれる不要な共振モードの発振が生じ易い。本発明の第4の実施形態に係る高周波整合回路は、入力側MEMS素子及び出力側MEMS素子のそれぞれに対し、静電駆動型及び圧電駆動型のいずれのMEMSを用いることができる。
上述した各実施形態に係る高周波整合回路を含む高周波電力素子に信号が入力された場合は、大電力用デバイス自体のインピーダンスは低いので、その信号のポインティングベクトルの向きと直交する方向、すなわち、デバイスの横方向(図3の左右方向)に定在波が発生し、オッドモードと呼ばれる不要な共振モードの発振が生じ易い。本発明の第4の実施形態に係る高周波整合回路は、入力側MEMS素子及び出力側MEMS素子のそれぞれに対し、静電駆動型及び圧電駆動型のいずれのMEMSを用いることができる。
例えばFET12に接続される入力側MEMS素子が静電駆動型MEMS60である場合の例を図14に示す。図14は本実施形態に係る高周波整合回路に用いられる静電駆動型MEMS内部の電極配置の一例を示す図である。この高周波整合回路は、静電駆動型MEMS60の内部の上側の固定電極65と下側の固定電極65との間に抵抗体74を設け、また、上側の固定電極66と下側の固定電極66との間に抵抗体75を設ける。
静電駆動型MEMS60内の上側の固定電極65、66と、下側の固定電極65、66との間の横方向にそれぞれ抵抗体74、75が接続されているため、上側に構成されるキャパシタ76と下側に構成されるキャパシタ77との間に生じるリーク電流が小さい。従って、キャパシタ76、77のそれぞれの電位は、信号の直流成分については同じである。これにより、インピーダンス変換の動作が安定化される。
また、本実施形態に係る高周波整合回路は、第1の実施形態における圧電駆動型MEMS11、15、21、28及び32の可動電極43−1〜43−6と、第2金属層39との間を抵抗体を用いて接続してもよい。
このように、抵抗体74、75によって、不要な共振モードの発生が抑止される。
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。上記の実施形態では、圧電駆動型MEMS11、15、21、28、32及び60が有する可動電極の数は6本であったが、この可動電極の数は1〜5本あるいは7本以上でもよい。
また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
10…入力側基板、11,15,21,28,32…圧電駆動型MEMS、12…FET(電界効果トランジスタ)、13…出力側基板、14,27…スタブ、16…ワイヤ、17,18,22,23,29,30,33,34…プレート電極、19,74,75…抵抗体、20,24,25−1,25−2,31,35,36−3,36−4,72−3〜72−5…端子電極、26−1…ゲート電極、26−2…ドレイン電極、36−1,36−2,72−1,72−2…RFポート、37,61…第1金属層、38,62…第1絶縁層、39,64…第2金属層、40,63…ビアホール、41,67…第2絶縁層、42,68…絶縁体、43,43−1〜43−6,69,69−1〜69−6…可動電極、44…絶縁膜、45…第1圧電膜、46,50,51…絶縁膜、47…第2圧電膜、48,49,52…金属膜、53,70,71…金属体、54〜59…接触部位、60…静電駆動型MEMS、65,66…固定電極、73…樹脂、76,77…キャパシタ。
Claims (6)
- 高周波信号を増幅する電界効果トランジスタと、
それぞれが複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、前記電界効果トランジスタの入力側に設けられて前記電界効果トランジスタの入力インピーダンスと整合をとる複数の入力側MEMS(Micro Electric Machine System)素子と、
それぞれが前記複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有し、前記電界効果トランジスタの出力側に設けられて前記電界効果トランジスタの出力インピーダンスと整合をとる複数の出力側MEMS素子と、を備えたことを特徴とする高周波整合回路。 - 前記入力側MEMS素子と前記出力側MEMS素子とは、それぞれ印加される複数の異なる切り替え制御電圧に応じて異なる複数の周波数帯の高周波信号についてのインピーダンス整合をとることを特徴とする請求項1記載の高周波整合回路。
- 前記複数の入力側MEMS素子のうちの前記電界効果トランジスタに接続される入力側MEMS素子が、静電駆動型MEMS素子であることを特徴とする請求項1記載の高周波整合回路。
- 前記複数の入力側MEMS素子のうちの前記静電駆動型MEMS素子の前段の入力側MEMS素子が、前記複数の異なる切り替え制御電圧に応じて異なる複数の容量値を有する圧電駆動型MEMS素子であり、
前記複数の出力側MEMS素子が、それぞれ圧電駆動型MEMS素子であることを特徴とする請求項3記載の高周波整合回路。 - 前記入力側MEMS素子と前記出力側MEMS素子とはいずれも、
これらの入力側MEMS素子と出力側MEMS素子との各内部に設けられた少なくとも1本の固定電極と、
前記複数の異なる切り替え制御電圧に応じて前記固定電極に対して変位可能な可動電極と、
前記可動電極の上面の前記固定電極に対面する位置に設けられた金属体と、を備えたことを特徴とする請求項1記載の高周波整合回路。 - 前記入力側MEMS素子と前記出力側MEMS素子とはいずれも、
これらの入力側MEMS素子と出力側MEMS素子との各内部に設けられた複数の固定電極と、
前記複数の異なる切り替え制御電圧に応じて各固定電極に対して変位可能な可動電極と、
前記複数の固定電極間を接続する抵抗体と、を備えたことを特徴とする請求項1記載の高周波整合回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007039310A JP2008205793A (ja) | 2007-02-20 | 2007-02-20 | 高周波整合回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007039310A JP2008205793A (ja) | 2007-02-20 | 2007-02-20 | 高周波整合回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008205793A true JP2008205793A (ja) | 2008-09-04 |
Family
ID=39782814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007039310A Pending JP2008205793A (ja) | 2007-02-20 | 2007-02-20 | 高周波整合回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008205793A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014013869A1 (ja) * | 2012-07-20 | 2014-01-23 | 株式会社村田製作所 | 増幅モジュールおよびこれを備える送信モジュール |
JP2016048937A (ja) * | 2009-01-15 | 2016-04-07 | クゥアルコム・テクノロジーズ・インコーポレイテッド | 平面アンテナ用のインピーダンス整合回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0821967A (ja) * | 1993-07-27 | 1996-01-23 | Texas Instr Inc <Ti> | 超小形モノリシック可変電気デバイスおよびそれを含む装置 |
JP2002084148A (ja) * | 2000-06-27 | 2002-03-22 | Nokia Mobile Phones Ltd | 増幅器を負荷インピーダンスに適応させるための整合回路と方法 |
JP2004327877A (ja) * | 2003-04-28 | 2004-11-18 | Hitachi Ltd | 可変容量コンデンサシステム |
JP2006005848A (ja) * | 2004-06-21 | 2006-01-05 | Sharp Corp | 電力増幅器及び高周波通信装置 |
JP2006093463A (ja) * | 2004-09-24 | 2006-04-06 | Toshiba Corp | 圧電mems素子及びチューナブルフィルタ |
-
2007
- 2007-02-20 JP JP2007039310A patent/JP2008205793A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0821967A (ja) * | 1993-07-27 | 1996-01-23 | Texas Instr Inc <Ti> | 超小形モノリシック可変電気デバイスおよびそれを含む装置 |
JP2002084148A (ja) * | 2000-06-27 | 2002-03-22 | Nokia Mobile Phones Ltd | 増幅器を負荷インピーダンスに適応させるための整合回路と方法 |
JP2004327877A (ja) * | 2003-04-28 | 2004-11-18 | Hitachi Ltd | 可変容量コンデンサシステム |
JP2006005848A (ja) * | 2004-06-21 | 2006-01-05 | Sharp Corp | 電力増幅器及び高周波通信装置 |
JP2006093463A (ja) * | 2004-09-24 | 2006-04-06 | Toshiba Corp | 圧電mems素子及びチューナブルフィルタ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016048937A (ja) * | 2009-01-15 | 2016-04-07 | クゥアルコム・テクノロジーズ・インコーポレイテッド | 平面アンテナ用のインピーダンス整合回路 |
WO2014013869A1 (ja) * | 2012-07-20 | 2014-01-23 | 株式会社村田製作所 | 増幅モジュールおよびこれを備える送信モジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4691163B2 (ja) | 周波数可変音響薄膜共振器、フィルタ、及びそれを用いた通信装置 | |
US8258894B2 (en) | Coupled resonator filter with a filter section | |
JP4053958B2 (ja) | 電圧制御発振器 | |
US6242843B1 (en) | Resonator structures | |
JP6185000B2 (ja) | キャビティ内の調整可能なmems共振器 | |
WO2013005264A1 (ja) | 可変フィルタ装置および通信装置 | |
US8373519B2 (en) | Switchable power combiner | |
US6204737B1 (en) | Piezoelectric resonator structures with a bending element performing a voltage controlled switching function | |
JP4880501B2 (ja) | 受動自己組立てインダクタを有する物品 | |
US6232841B1 (en) | Integrated tunable high efficiency power amplifier | |
EP1892832B1 (en) | Multi-mode thin film elastic wave resonator filter | |
KR101452841B1 (ko) | 가변 클래스 특성 증폭기 | |
US7436271B2 (en) | Dielectrically transduced single-ended to differential MEMS filter | |
JPH10308603A (ja) | 超小型電子機械式スイッチを用いたチューナブルマイクロ波ネットワーク | |
JP2008502240A (ja) | 発振器 | |
US10666204B2 (en) | Tunable power amplifier with wide frequency range | |
KR20030025821A (ko) | 고주파 필터 | |
US7840196B2 (en) | Filter circuit and radio communication system comprising filter | |
WO2006015641A1 (de) | Elektrische schaltung und bauelement mit der schaltung | |
EP1739828A1 (en) | Phase shift circuit and multibit phase shifter | |
JP2008205793A (ja) | 高周波整合回路 | |
KR102087021B1 (ko) | 압전 변환기 | |
JP2006252956A (ja) | マイクロマシンスイッチ及び電子機器 | |
US20120200349A1 (en) | Rf power amplifier with spectrally grouped nanosized switches | |
JPWO2013005264A1 (ja) | 可変フィルタ装置および通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090203 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20101005 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
A02 | Decision of refusal |
Effective date: 20110628 Free format text: JAPANESE INTERMEDIATE CODE: A02 |