JP2008198828A - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法 Download PDFInfo
- Publication number
- JP2008198828A JP2008198828A JP2007033305A JP2007033305A JP2008198828A JP 2008198828 A JP2008198828 A JP 2008198828A JP 2007033305 A JP2007033305 A JP 2007033305A JP 2007033305 A JP2007033305 A JP 2007033305A JP 2008198828 A JP2008198828 A JP 2008198828A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- peripheral circuit
- insulating film
- unit
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Local Oxidation Of Silicon (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
【課題】積層配線を含む周辺回路部と撮像部とを同一のウェハ上に形成する場合であっても、チップ内の高低差を低減することで、カラーフィルタなどの膜厚ムラを抑制し、感度や色調の均一性を保持することのできる固体撮像素子を提供する。
【解決手段】半導体基板1上に、入射光に応じた信号電荷を発生する光電変換部を少なくとも含む撮像部10と、発生した信号電荷に応じた信号および素子駆動用信号を撮像部10に対して入出力する周辺回路部20と、を備える固体撮像素子100であって、撮像部10と周辺回路部20との間の半導体基板1表面にフィールド絶縁膜81を形成しこれを除去することで、周辺回路部20の基板表面高さH2を撮像部10の基板表面高さH1より低くする。
【選択図】図2
【解決手段】半導体基板1上に、入射光に応じた信号電荷を発生する光電変換部を少なくとも含む撮像部10と、発生した信号電荷に応じた信号および素子駆動用信号を撮像部10に対して入出力する周辺回路部20と、を備える固体撮像素子100であって、撮像部10と周辺回路部20との間の半導体基板1表面にフィールド絶縁膜81を形成しこれを除去することで、周辺回路部20の基板表面高さH2を撮像部10の基板表面高さH1より低くする。
【選択図】図2
Description
本発明は、半導体基板上に、撮像部と該撮像部に対して信号を入出力する周辺回路部とを備えた固体撮像素子およびその製造方法に関する。
近年、ビデオカメラや電子カメラなどに使用される固体撮像素子は、更なる高画質化や高機能化が進められている。この固体撮像素子は、1つの半導体チップに多数の画素を2次元配列して構成された撮像部と、この撮像部の外側に配置される周辺回路部とを有している。画素部では、入射した光に応じてフォトダイオード(光電変換素子)が信号電荷を発生し、周辺回路部では、撮像部で発生した信号電荷を駆動信号に基づいて画像信号として取り出し、外部へ出力している。
周辺回路部には、撮像部からの画素信号を取り出す配線、および撮像部からの画素信号に所定の信号処理、例えばCDS(相関二重サンプリング)、ゲイン制御、A/D変換等を施す信号処理回路、ならびに撮像画素部の各画素を駆動して画素信号の出力を制御する駆動制御回路等が設けられている。そして、これら撮像部と周辺回路部とは平坦状の半導体基板上に形成されている(例えば特許文献1参照)。
特開平10−200088号公報
特開2003−273342号公報
周辺回路部には、撮像部からの画素信号を取り出す配線、および撮像部からの画素信号に所定の信号処理、例えばCDS(相関二重サンプリング)、ゲイン制御、A/D変換等を施す信号処理回路、ならびに撮像画素部の各画素を駆動して画素信号の出力を制御する駆動制御回路等が設けられている。そして、これら撮像部と周辺回路部とは平坦状の半導体基板上に形成されている(例えば特許文献1参照)。
しかしながら、上記特許文献1等に記載の構成のように、撮像素子の製造プロセスにおいては、撮像部に配線メタル層が存在せず、撮像部外の周辺回路部に配線メタル層が形成される。このため、図7に示すように、同一ウェハに撮像部と周辺部のロジック等の信号処理回路を形成する場合、信号処理回路の配線積層部上端と、撮像部上端の高低差Hが大きくなっていた。このような高低差Hが大きいと、配線メタル層を形成した後で撮像部に平坦化膜や保護膜やカラーフィルタ層やマイクロレンズ等の光学層を形成するときに、撮像部と周辺回路部で配線メタル層の積層厚さ分の段差が生じる。その結果、カラーフィルタなどの厚さにムラが生じ、感度や色調の均一性が低下する不利があった。
また、周辺回路部の配線メタル層を完全に覆うように平坦化膜を成膜すると、撮像部上の平坦化膜厚が必要以上に厚くなるので、受光した光が光電変換部に到達する割合が減少して撮像素子の感度が低下したり、F値依存性が大きくなるという不具合が発生する。この段差の影響で、平坦化膜の膜厚が段差近傍と段差から離れたところで異なるので、撮像素子の感度ムラを生じさせるという特性不良を発生させることがある。
そして、固体撮像素子の高機能化に伴って周辺回路部では多層配線化がすすみ、2層、3層、あるいはこれ以上の配線層が形成される傾向にあり、上記の問題が一層顕著となる。
本発明は上記状況に鑑みてなされたもので、積層配線を含む周辺回路部と撮像部とを同一のウェハ上に形成する場合であっても、チップ内の高低差を低減することで、カラーフィルタなどの膜厚ムラを抑制し、感度や色調の均一性を保持することのできる固体撮像素子を提供することを目的としている。
また、周辺回路部の配線メタル層を完全に覆うように平坦化膜を成膜すると、撮像部上の平坦化膜厚が必要以上に厚くなるので、受光した光が光電変換部に到達する割合が減少して撮像素子の感度が低下したり、F値依存性が大きくなるという不具合が発生する。この段差の影響で、平坦化膜の膜厚が段差近傍と段差から離れたところで異なるので、撮像素子の感度ムラを生じさせるという特性不良を発生させることがある。
そして、固体撮像素子の高機能化に伴って周辺回路部では多層配線化がすすみ、2層、3層、あるいはこれ以上の配線層が形成される傾向にあり、上記の問題が一層顕著となる。
本発明は上記状況に鑑みてなされたもので、積層配線を含む周辺回路部と撮像部とを同一のウェハ上に形成する場合であっても、チップ内の高低差を低減することで、カラーフィルタなどの膜厚ムラを抑制し、感度や色調の均一性を保持することのできる固体撮像素子を提供することを目的としている。
本発明に係る上記目的は下記構成により達成される。
(1) 半導体基板上に、入射光に応じた信号電荷を発生する光電変換部を少なくとも含む撮像部と、発生した前記信号電荷に応じた信号および素子駆動用信号を前記撮像部に対して入出力する周辺回路部と、を備える固体撮像素子であって、
前記撮像部と前記周辺回路部との間の前記半導体基板表面にフィールド絶縁膜を形成しこれを除去することで、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さより低く形成したことを特徴とする固体撮像素子。
(1) 半導体基板上に、入射光に応じた信号電荷を発生する光電変換部を少なくとも含む撮像部と、発生した前記信号電荷に応じた信号および素子駆動用信号を前記撮像部に対して入出力する周辺回路部と、を備える固体撮像素子であって、
前記撮像部と前記周辺回路部との間の前記半導体基板表面にフィールド絶縁膜を形成しこれを除去することで、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さより低く形成したことを特徴とする固体撮像素子。
この固体撮像素子によれば、撮像部と周辺回路部との間の半導体基板表面にフィールド絶縁膜を形成しこれを除去することで、周辺回路部の基板表面高さを撮像部の基板表面高さより低く形成したので、周辺回路部において配線層が多層化して総膜厚が増加しても、撮像部との高低差が低減される。また、撮像部上の平坦化膜厚が必要以上に厚くされることがなくなる。
(2) (1)記載の固体撮像素子であって、
前記フィールド絶縁膜の形成および除去を複数回行うことで、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さよりさらに下げる段部が形成されたことを特徴とする固体撮像素子。
前記フィールド絶縁膜の形成および除去を複数回行うことで、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さよりさらに下げる段部が形成されたことを特徴とする固体撮像素子。
この固体撮像素子によれば、複数回フィールド絶縁膜の形成および除去を行うことで、形成される段部の高低差を任意に増加させることができる。
(3) (1)又は(2)2記載の固体撮像素子であって、
前記周辺回路部が複数の配線層を有し、該配線層の前記撮像部側の端部が、階段状の段付き部を形成していることを特徴とする固体撮像素子。
前記周辺回路部が複数の配線層を有し、該配線層の前記撮像部側の端部が、階段状の段付き部を形成していることを特徴とする固体撮像素子。
この固体撮像素子によれば、配線層の撮像部側の端部が、階段状の段付き部を形成することで、局所的な段差が低減されて、配線層の端部を巨視的に滑らかにすることができる。これにより、膜厚などの成膜品質が向上して、固体撮像素子の感度や色均一性がより改善される。
(4) 半導体基板上に、入射光に応じた信号電荷を発生する光電変換部を少なくとも含む撮像部と、発生した前記信号電荷に応じた信号および素子駆動用信号を前記撮像部に対して入出力する周辺回路部と、を備える固体撮像素子の製造方法であって、
前記半導体基板表面の前記撮像部を残した前記周辺回路部が含まれる領域にフィールド絶縁膜を形成するステップと、
形成された前記フィールド絶縁膜を除去するステップと、
を少なくとも有し、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さより低く形成することを特徴とする固体撮像素子の製造方法。
前記半導体基板表面の前記撮像部を残した前記周辺回路部が含まれる領域にフィールド絶縁膜を形成するステップと、
形成された前記フィールド絶縁膜を除去するステップと、
を少なくとも有し、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さより低く形成することを特徴とする固体撮像素子の製造方法。
この固体撮像素子の製造方法によれば、撮像部と周辺回路部との間の半導体基板表面にフィールド絶縁膜を形成しこれを除去し、周辺回路部の基板表面高さを撮像部の基板表面高さより低く形成するので、周辺回路部において配線層が多層化して総膜厚が増加しても、撮像部との高低差が低減される。また、撮像部上の平坦化膜厚が必要以上に厚くされことがなくなる。
(5) (4)記載の固体撮像素子の製造方法であって、
前記フィールド絶縁膜を形成して除去するステップを、複数回繰り返し行うことを特徴とする固体撮像素子の製造方法。
前記フィールド絶縁膜を形成して除去するステップを、複数回繰り返し行うことを特徴とする固体撮像素子の製造方法。
この固体撮像素子の製造方法によれば、フィールド絶縁膜を形成して除去するステップを繰り返し行うことで、形成される段部の高低差を任意に増加させることができる。
(6) (5)記載の固体撮像素子の製造方法であって、
前記フィールド絶縁膜の形成起点を、前記フィールド絶縁膜を繰り返し形成する毎に前記撮像部側から順次離反させて設定することを特徴とする固体撮像素子の製造方法。
前記フィールド絶縁膜の形成起点を、前記フィールド絶縁膜を繰り返し形成する毎に前記撮像部側から順次離反させて設定することを特徴とする固体撮像素子の製造方法。
この固体撮像素子の製造方法によれば、半導体基板に階段状の段差を形成することができる。
(7) (4)〜(6)のいずれか1項記載の固体撮像素子の製造方法であって、
前記フィールド絶縁膜が除去された半導体基板表面に絶縁層を形成し、該絶縁層上に配線層を形成する際、前記撮像部と前記周辺回路部との間で前記配線層の端部に階段状の段差が生じるように前記配線層を形成することを特徴とする固体撮像素子の製造方法。
前記フィールド絶縁膜が除去された半導体基板表面に絶縁層を形成し、該絶縁層上に配線層を形成する際、前記撮像部と前記周辺回路部との間で前記配線層の端部に階段状の段差が生じるように前記配線層を形成することを特徴とする固体撮像素子の製造方法。
この固体撮像素子の製造方法によれば、配線層の撮像部側の端部に階段状の段差を形成することで、局所的な段差が低減されて、配線層の端部を巨視的に滑らかにすることができる。これにより、膜厚などの成膜品質が向上して、固体撮像素子の感度や色調の均一性がより改善される。
本発明によれば、フィールド絶縁膜の形成及び除去によって段差部を設け、周辺回路部が半導体基板の撮像部より低い位置に形成される。これにより、積層配線を含む周辺回路部と撮像部とを同一のウェハ上に形成する場合であっても、カラーフィルタなどの膜厚ムラを抑制し、感度や色調の均一性を保持することができる。
また、後段の製造プロセスにおいて透明な上層平坦化層や光学層などの上層膜を撮像部から周辺回路部に亘って略同じ高さに成膜できる。これにより、上層膜の膜厚が、段差部近傍の部位と段差部から離れた部位とで大きく異なることがなくなり、受光した光が上層膜中を透過する距離の違いにより、段差部近傍の部位と段差部から離れた部位とで撮像部の感度に差が生じることを防止できる。よって、固体撮像素子の感度ムラの発生が防止される。
さらに、撮像部の厚みの増加が抑えられることで、各層内の光路長が短くなって、ケラレ等の受光性能の低下が抑制でき、感度低下やF値依存性を解消することができる。
また、後段の製造プロセスにおいて透明な上層平坦化層や光学層などの上層膜を撮像部から周辺回路部に亘って略同じ高さに成膜できる。これにより、上層膜の膜厚が、段差部近傍の部位と段差部から離れた部位とで大きく異なることがなくなり、受光した光が上層膜中を透過する距離の違いにより、段差部近傍の部位と段差部から離れた部位とで撮像部の感度に差が生じることを防止できる。よって、固体撮像素子の感度ムラの発生が防止される。
さらに、撮像部の厚みの増加が抑えられることで、各層内の光路長が短くなって、ケラレ等の受光性能の低下が抑制でき、感度低下やF値依存性を解消することができる。
本発明に係る固体撮像素子の好適な実施の形態について、図面を参照して詳細に説明する。
図1は本発明に係る固体撮像素子の概念的な平面図、図2は図1に示すA−B断面を示す一部拡大断面図である。
図1に示すように、本発明に係る固体撮像素子100は、シリコン基板である半導体基板1に形成され、複数の光電変換部(フォトダイオード)11と、各光電変換部11が発生する信号電荷を読み取り夫々を転送する複数の垂直電荷転送路13と、複数の垂直電荷転送路13から転送される信号電荷を受けてこれを転送する水平転送路15と、水平電荷転送路15の終端部に接続され転送されてくる信号電荷を電圧信号に変換して出力する出力部17と、を含む撮像部10を有する。また、固体撮像素子100は、垂直転送駆動および水平転送駆動を行うための駆動信号を撮像部10に入力するとともに、撮像部10からの画像信号を出力する信号処理回路を含む周辺回路部20を有する。周辺回路部20は撮像部10の近くに並設されており、固体撮像素子100の入出力インターフェース機能と信号処理機能を有している。
図1は本発明に係る固体撮像素子の概念的な平面図、図2は図1に示すA−B断面を示す一部拡大断面図である。
図1に示すように、本発明に係る固体撮像素子100は、シリコン基板である半導体基板1に形成され、複数の光電変換部(フォトダイオード)11と、各光電変換部11が発生する信号電荷を読み取り夫々を転送する複数の垂直電荷転送路13と、複数の垂直電荷転送路13から転送される信号電荷を受けてこれを転送する水平転送路15と、水平電荷転送路15の終端部に接続され転送されてくる信号電荷を電圧信号に変換して出力する出力部17と、を含む撮像部10を有する。また、固体撮像素子100は、垂直転送駆動および水平転送駆動を行うための駆動信号を撮像部10に入力するとともに、撮像部10からの画像信号を出力する信号処理回路を含む周辺回路部20を有する。周辺回路部20は撮像部10の近くに並設されており、固体撮像素子100の入出力インターフェース機能と信号処理機能を有している。
そして、図2にA−B断面を示すように、固体撮像素子100の周辺回路部20は、撮像部10よりも半導体基板1の低い位置に形成されており、この撮像部10と周辺回路部20との間の異なる基板高さを接続する接続部30が形成されている。
撮像部10は、ポリシリコンからなる電荷転送用の電極72がシリコン基板1上に形成されており、最上層を平坦化層3で覆っている。
周辺回路部20は、平坦化層3の上にメタル配線75が複数段(図示例では一例として3段)にわたって設けられ、これらのメタル配線75は層間絶縁膜77により覆われ、最上層のメタル配線75は絶縁膜79により覆われている。
撮像部10は、ポリシリコンからなる電荷転送用の電極72がシリコン基板1上に形成されており、最上層を平坦化層3で覆っている。
周辺回路部20は、平坦化層3の上にメタル配線75が複数段(図示例では一例として3段)にわたって設けられ、これらのメタル配線75は層間絶縁膜77により覆われ、最上層のメタル配線75は絶縁膜79により覆われている。
接続部30の位置のシリコン基板1には、SiO2膜であるフィールド絶縁膜81が形成されている。このフィールド絶縁膜81による段部83によって、撮像部10の基板高さH1と周辺回路部20の基板高さH2の差を発生させている。
図3はフィールド絶縁膜による段部を複数形成した様子を示す図2と同位置の断面図である。
この場合には、2回のフィールド絶縁膜の形成により段部85,87が生じることで、撮像部10の基板高さH1と周辺回路部20の基板高さH3の差を、図2におけるH2よりも大きくさせている。
この場合には、2回のフィールド絶縁膜の形成により段部85,87が生じることで、撮像部10の基板高さH1と周辺回路部20の基板高さH3の差を、図2におけるH2よりも大きくさせている。
ここで、上記のようなフィールド絶縁膜によって、周辺回路部20の基板高さH2を撮像部10の基板高さH1より低くする方法について説明する。
図4に図3のC、D部におけるフィールド絶縁膜による段部の形成手順(a)〜(d)を示した。
図4(a)に示すように、シリコン基板1上に熱酸化によってシリコン酸化膜91を形成する。そして、撮像部10側となる境界Dの位置までをシリコン窒化膜93によって覆い、このシリコン窒化膜93をマスクとして用い、シリコン酸化膜91を介してシリコン基板1を選択的に熱酸化させてLOCOS(local oxidation of silicon)と呼ばれるフィールド絶縁膜81Aを形成する。
図4に図3のC、D部におけるフィールド絶縁膜による段部の形成手順(a)〜(d)を示した。
図4(a)に示すように、シリコン基板1上に熱酸化によってシリコン酸化膜91を形成する。そして、撮像部10側となる境界Dの位置までをシリコン窒化膜93によって覆い、このシリコン窒化膜93をマスクとして用い、シリコン酸化膜91を介してシリコン基板1を選択的に熱酸化させてLOCOS(local oxidation of silicon)と呼ばれるフィールド絶縁膜81Aを形成する。
次に、図4(b)に示すように、形成したフィールド絶縁膜81、シリコン酸化膜91、シリコン窒化膜93の全層を剥離し、段部85の形成されたシリコン基板1表面を露出する。
そして、図4(c)に示すように、前述のDの位置からCの位置に境界をずらして、再度(a)と同方法でフィールド絶縁膜81Bを形成する。
次いで、図4(d)に示すように、再度全層を剥離し、新たな段部87の形成されたシリコン基板1表面を露出する。
このように、フィールド絶縁膜の形成起点を、フィールド絶縁膜を繰り返し形成する毎に撮像部側から順次離反させて設定することにより、シリコン基板1に階段状の段差を形成することができる。図示例では2段の例を示しているが、これに限らず、必要に応じて任意の段数とすることができる。フィールド酸化による段付け方法は、シリコン基板1へのダメージが少ないため、段数が増加しても素子の特性に影響を及ぼすことはない。
この構成によれば、機能付加などにより周辺回路部20が多層配線化された場合でも、周辺回路部20のシリコン基板表面が撮像部10のシリコン基板表面よりも予め低く形成されているので、周辺回路部20の総膜厚が増加しても、撮像部10に成膜される上層膜の膜厚が必要以上に厚くされることを防止できる。これにより、段差部近傍の部位と段差部から離れた部位とで大きく異なることがなくなり、受光した光が上層膜中を透過する距離の違いにより、段差部近傍の部位と段差部から離れた部位とで撮像部の感度に差が生じることを防止できる。よって、固体撮像素子の感度ムラの発生が防止される。また、カラーフィルタやレンズ等のムラが低減され、固体撮像素子の感度や色調の均一性が改善される。
そして、周辺回路部20の配線層は平坦化層等の保護層により撮像部10よりも深層から覆われているので、後段の製造プロセスにおいて、平坦化層を成膜してエッチバックする場合でも、周辺回路部20の配線層が平坦化層から露出することがなくなる。これにより、絶縁破壊を生じたり配線層が損傷を受ける等の不具合を生じることなく、また、成膜の厚みを必要以上に増加させる製造プロセスに変更する必要もなく素子全体の厚みを薄くできる。
さらに、撮像部10の厚みの増加が抑えられることで、図示はしないが、受光部であるフォトダイオードから表面層であるマイクロレンズまでの距離が短縮でき、各層内の光路長が短くなって、光の吸収が小さくなり、遮光膜や転送電極などによる光のケラレ等の受光性能の低下が抑制できる。これにより、感度低下やF値依存性を解消することができる。
また、画素部10と周辺回路部20との間に接続部30を形成することで、接続部30の傾斜面に配線を形成することができ、例えば、スルーホールなどを形成して導通を図る構成と比較して、格段に配線構造を簡略化できる。
上記の効果は、CCD型の固体撮像素子に限らず、例えばCMOS型の固体撮像素子についても同様である。
次に、本発明にかかる固体撮像素子の他の実施の形態を説明する。
図5は、図3に示す周辺回路部における層間絶縁膜の端部を階段状にした様子を示す断面図である。
図5に示すように、フィールド絶縁膜が除去されたシリコン基板1表面に絶縁層として平坦化層3を形成した後、この平坦化層3上に層間絶縁膜77を形成する際、撮像部10と周辺回路部20との間で層間配線層77の端部に階段状の段差が生じるようにする。つまり、層間絶縁膜77をエッチングによりパターニングする際に、撮像部10と周辺回路部20に対する境界位置をずらしてマスク処理することで、撮像部10から周辺回路部20に向けて徐々に厚膜となる階段状の段付き部E1,E2,E3を形成する。
図5は、図3に示す周辺回路部における層間絶縁膜の端部を階段状にした様子を示す断面図である。
図5に示すように、フィールド絶縁膜が除去されたシリコン基板1表面に絶縁層として平坦化層3を形成した後、この平坦化層3上に層間絶縁膜77を形成する際、撮像部10と周辺回路部20との間で層間配線層77の端部に階段状の段差が生じるようにする。つまり、層間絶縁膜77をエッチングによりパターニングする際に、撮像部10と周辺回路部20に対する境界位置をずらしてマスク処理することで、撮像部10から周辺回路部20に向けて徐々に厚膜となる階段状の段付き部E1,E2,E3を形成する。
この構成によれば、層間絶縁膜77の段付き部E1,E2,E3によって、巨視的には滑らかに撮像部10と周辺回路部20とが接続される。これにより、局所的な段差が軽減されて、後段の製造プロセスにおける成膜品質が向上し、固体撮像素子の感度や色調の均一性がさらに改善される。
ここで、上記構成の固体撮像素子に対する出力部付近の一構成例を図6に示す。
図6は水平転送路15の終端部と出力部17(図1参照)の要部拡大平面図である。
水平電荷転送路15のチャネル領域CHは、終端に近づくにつれ次第に幅を減少させ、やがて一定の幅となってフローティングディフュージョンFDの高濃度不純物領域31を囲むように続く。チャネル領域CHの上方には、第1多結晶シリコン転送電極P1、第2多結晶シリコン転送電極P2が配置されている。
図6は水平転送路15の終端部と出力部17(図1参照)の要部拡大平面図である。
水平電荷転送路15のチャネル領域CHは、終端に近づくにつれ次第に幅を減少させ、やがて一定の幅となってフローティングディフュージョンFDの高濃度不純物領域31を囲むように続く。チャネル領域CHの上方には、第1多結晶シリコン転送電極P1、第2多結晶シリコン転送電極P2が配置されている。
左端の第1多結晶転送電極P1の左側には、多結晶シリコン層によって出力ゲート電極33が形成されている。出力ゲート33から一定距離離れた位置のチャネル領域CH内にフローティングディフュージョンFDのN+型高濃度不純物領域31が形成されている。シリコン基板1の表面には酸化シリコン層が形成されるが、この高濃度不純物領域31上には開口を有している。
一方、チャネル領域CHに隣接する位置に、埋め込み型の不純物拡散層からなる配線35が形成されている。FDの高濃度不純物領域31は、酸化シリコン層の開口を通じてゲート電極37の一端側に接続されており、ゲート電極37の他端側は配線35の上に配置されている。配線35は、ソース電位VSSに接続される配線35Aと、出力ドレインOD(ドレイン電位VDD)への配線35Bとを有する。
また、FD領域に転送された電荷をリセット廃棄するため、高濃度不純物領域31より先方にはリセットトランジスタ39が形成されている。すなわち、チャネル領域CHが高濃度不純物領域31の先方に延在され、この延設されたチャネル領域CHを横断するようにリセットゲートRSへのゲート電極41が形成されている。リセットゲートRSへの電極41を挟んだチャネル領域CHの図中左側には、リセットドレインRDへの配線43が形成されている。また、電極41のチャネル領域CHとは反対側の端部にはリセットゲートRSへの配線45が接続されている。リセットドレインRDに電圧を印加し、リセットゲートRSに電圧を印加してフローティングディフュージョンFDの電荷を引き抜くことにより、フローティングディフュージョンFDの電荷がクリアされる。なお、図6に示したゲート電極や配線の線幅や形状、面積等は概念的に示すものであり、正確なものではない。
上記の配線35A,35B、43,45は、接続部30を通じて周辺回路部20まで延設されており、周辺回路部20において出力ドレインOD、リセットドレインRD、リセットゲートRS等に接続されている。
撮像部10と周辺回路部20との間の接続部30においては、前述のようにフィールド絶縁膜により形成されたシリコン基板の傾斜面に沿って、As+やP+等のイオン注入により形成されたN型高濃度不純物拡散層からなる各配線35A,35B、43,45(これらの配線は出力部の一例であり、この他にも複数の配線が存在する)が敷設される。なお、シリコン基板と配線35A,35B、43,45との間には適宜な絶縁層が介装される。
また、各配線35A,35B、43,45は、不純物拡散層からなる配線とする代わりに、ポリシリコン、又はアルミやW、Moなど高融点金属等の金属配線からなる配線、あるいはこれらの組み合わせで形成することもできる。この構成によれば、製造プロセスを簡略化できる。
以上のように、本発明の固体撮像素子は、周辺回路部が半導体基板の撮像部より低い位置に形成されており、積層配線を含む周辺回路部と撮像部とを同一のウェハ上に形成する場合であっても、チップ内の高低差が低減されることで、カラーフィルタなどの膜厚ムラを抑制できるため、固体撮像素子の感度や色調の均一性を保持できる。また、撮像部でケラレ等の受光性能の低下が抑制でき感度低下やF値依存性を解消可能となる。このため高品位なデジタルカメラなどの固体撮像装置に対して本発明を適用することができる。
1 半導体基板
3 平坦化層
10 撮像部
11 光電変換部
13 垂直電荷転送路
15 水平電荷転送路
17 出力部
20 周辺回路部
30 接続部
31 高濃度不純物領域
33 出力ゲート電極
35,35A,35B 配線
37 ゲート電極
39 リセットトランジスタ
41 ゲート電極
43 リセットドレインへの配線
45 リセットゲートへの配線
75 メタル配線
77 層間絶縁膜
79 絶縁膜
81 フィールド絶縁膜
83,85,87 段部
91 シリコン酸化膜
93 シリコン窒化膜
100 固体撮像素子
CH チャネル領域
E1,E2,E3 段付き部
3 平坦化層
10 撮像部
11 光電変換部
13 垂直電荷転送路
15 水平電荷転送路
17 出力部
20 周辺回路部
30 接続部
31 高濃度不純物領域
33 出力ゲート電極
35,35A,35B 配線
37 ゲート電極
39 リセットトランジスタ
41 ゲート電極
43 リセットドレインへの配線
45 リセットゲートへの配線
75 メタル配線
77 層間絶縁膜
79 絶縁膜
81 フィールド絶縁膜
83,85,87 段部
91 シリコン酸化膜
93 シリコン窒化膜
100 固体撮像素子
CH チャネル領域
E1,E2,E3 段付き部
Claims (7)
- 半導体基板上に、入射光に応じた信号電荷を発生する光電変換部を少なくとも含む撮像部と、発生した前記信号電荷に応じた信号および素子駆動用信号を前記撮像部に対して入出力する周辺回路部と、を備える固体撮像素子であって、
前記撮像部と前記周辺回路部との間の前記半導体基板表面にフィールド絶縁膜を形成しこれを除去することで、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さより低く形成したことを特徴とする固体撮像素子。 - 請求項1記載の固体撮像素子であって、
前記フィールド絶縁膜の形成および除去を複数回行うことで、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さよりさらに下げる段部が形成されたことを特徴とする固体撮像素子。 - 請求項1又は請求項2記載の固体撮像素子であって、
前記周辺回路部が複数の配線層を有し、該配線層の前記撮像部側の端部が、階段状の段付き部を形成していることを特徴とする固体撮像素子。 - 半導体基板上に、入射光に応じた信号電荷を発生する光電変換部を少なくとも含む撮像部と、発生した前記信号電荷に応じた信号および素子駆動用信号を前記撮像部に対して入出力する周辺回路部と、を備える固体撮像素子の製造方法であって、
前記半導体基板表面の前記撮像部を残した前記周辺回路部が含まれる領域にフィールド絶縁膜を形成するステップと、
形成された前記フィールド絶縁膜を除去するステップと、
を少なくとも有し、前記周辺回路部の基板表面高さを前記撮像部の基板表面高さより低く形成することを特徴とする固体撮像素子の製造方法。 - 請求項4記載の固体撮像素子の製造方法であって、
前記フィールド絶縁膜を形成して除去するステップを、複数回繰り返し行うことを特徴とする固体撮像素子の製造方法。 - 請求項5記載の固体撮像素子の製造方法であって、
前記フィールド絶縁膜の形成起点を、前記フィールド絶縁膜を繰り返し形成する毎に前記撮像部側から順次離反させて設定することを特徴とする固体撮像素子の製造方法。 - 請求項4〜請求項6のいずれか1項記載の固体撮像素子の製造方法であって、
前記フィールド絶縁膜が除去された半導体基板表面に絶縁層を形成し、該絶縁層上に配線層を形成する際、前記撮像部と前記周辺回路部との間で前記配線層の端部に階段状の段差が生じるように前記配線層を形成することを特徴とする固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007033305A JP2008198828A (ja) | 2007-02-14 | 2007-02-14 | 固体撮像素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007033305A JP2008198828A (ja) | 2007-02-14 | 2007-02-14 | 固体撮像素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008198828A true JP2008198828A (ja) | 2008-08-28 |
Family
ID=39757504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007033305A Pending JP2008198828A (ja) | 2007-02-14 | 2007-02-14 | 固体撮像素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008198828A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267062A (ja) * | 2008-04-24 | 2009-11-12 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
-
2007
- 2007-02-14 JP JP2007033305A patent/JP2008198828A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267062A (ja) * | 2008-04-24 | 2009-11-12 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102268714B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
JP5442394B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
JP5501379B2 (ja) | 固体撮像装置および撮像システム | |
TWI520294B (zh) | 半導體裝置,其製造方法,固態成像裝置及電子設備 | |
JP6130221B2 (ja) | 固体撮像装置、および電子機器 | |
JP4110192B1 (ja) | 光電変換装置及び光電変換装置を用いた撮像システム | |
JP4799522B2 (ja) | 撮像装置 | |
JP5784167B2 (ja) | 固体撮像装置の製造方法 | |
US7638352B2 (en) | Method of manufacturing photoelectric conversion device | |
JP5915636B2 (ja) | 半導体装置とその製造方法 | |
TW201106480A (en) | Semiconductor imaging device with which semiconductor elements of pixel area and other areas has same characteristics | |
JP6256562B2 (ja) | 固体撮像装置及び電子機器 | |
JP4486043B2 (ja) | Cmosイメージセンサー及びその製造方法 | |
JP2007173258A (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
US9237283B2 (en) | Solid-state image pickup device | |
JP5427541B2 (ja) | 固体撮像素子及びその製造方法並びに撮像装置 | |
JP6316902B2 (ja) | 固体撮像装置、および電子機器 | |
JP2008041958A (ja) | 固体撮像装置およびその製造方法、電子情報機器 | |
JP2008198828A (ja) | 固体撮像素子およびその製造方法 | |
CN105185801B (zh) | 固态图像拾取装置和图像拾取*** | |
JP2008205255A (ja) | 固体撮像素子およびその製造方法 | |
JP2007035950A (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
JP6176313B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
JP4815769B2 (ja) | 固体撮像装置及びその製造方法 | |
JP6048483B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 |