JP2008186919A - Laminated ceramic wiring board - Google Patents

Laminated ceramic wiring board Download PDF

Info

Publication number
JP2008186919A
JP2008186919A JP2007017885A JP2007017885A JP2008186919A JP 2008186919 A JP2008186919 A JP 2008186919A JP 2007017885 A JP2007017885 A JP 2007017885A JP 2007017885 A JP2007017885 A JP 2007017885A JP 2008186919 A JP2008186919 A JP 2008186919A
Authority
JP
Japan
Prior art keywords
multilayer ceramic
wiring board
vias
warp
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007017885A
Other languages
Japanese (ja)
Inventor
Shiro Ikeda
士郎 池田
Hideki Kondo
秀樹 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2007017885A priority Critical patent/JP2008186919A/en
Publication of JP2008186919A publication Critical patent/JP2008186919A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated ceramic wiring board of which warpages are prevented, when baking. <P>SOLUTION: The laminated ceramic wiring board 1A comprises a multilayer ceramic board 2 in which a plurality of ceramic boards are stacked; one or more vias 5A formed in one layer or more layers of the ceramic board 2, in the multilayer ceramic board 2; and one or more deflection preventing vias 6A that have a volume similar to the via 5A and formed at the position symmetrically to the via 5A about the central surface in the thickness direction of the multilayer ceramic board 2. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、積層セラミック配線板に係り、特に、複数のビアを有する積層ＬＴＣＣ（低温焼成セラミック）配線板に好適に利用できる積層セラミック配線板に関する。   The present invention relates to a multilayer ceramic wiring board, and more particularly to a multilayer ceramic wiring board that can be suitably used for a multilayer LTCC (low temperature fired ceramic) wiring board having a plurality of vias.

一般に、積層セラミック配線板は、電極およびビアを有する焼成前のセラミック配線板を積層させて焼成することにより形成されている。セラミック配線板のセラミック基板は焼成時に収縮するが、金属製の電極やビアはセラミック基板と比較してほとんど収縮変化が見られないため、電極およびビアの形成密度に応じて各層のセラミック配線板の収縮率が異なり、積層セラミック配線板が反り返ってしまう。したがって、従来の積層セラミック配線板においては、各層のセラミック配線板の収縮率を均等にするため、セラミック配線板に形成された電極の対称位置に反り防止用の電極が平板状に形成されていた（特許文献１を参照）。   In general, a multilayer ceramic wiring board is formed by laminating and firing ceramic wiring boards before firing having electrodes and vias. The ceramic substrate of the ceramic wiring board shrinks when fired, but since the metal electrodes and vias show almost no shrinkage change compared to the ceramic substrate, the ceramic wiring board of each layer depends on the formation density of the electrodes and vias. The shrinkage rate is different and the laminated ceramic wiring board is warped. Therefore, in the conventional multilayer ceramic wiring board, in order to make the shrinkage rate of the ceramic wiring board of each layer uniform, the electrode for warpage prevention is formed in a flat plate shape at the symmetrical position of the electrode formed on the ceramic wiring board. (See Patent Document 1).

特開２００６−２２９０９３号公報JP 2006-229093 A

しかしながら、従来の積層セラミック配線板１０１においては、図５に示すように、電極１０３の対称位置にある反り防止用の電極１０４と比較してビア１０５は局部的に体積が大きいため、ビア１０５の対称位置に反り防止用の電極１０４を設けても多層セラミック基板１０２の反りを効果的に防止することができなかった。   However, in the conventional multilayer ceramic wiring board 101, as shown in FIG. 5, the via 105 has a locally large volume as compared with the electrode 104 for preventing warpage at the symmetrical position of the electrode 103. Even if the electrode 104 for warpage prevention is provided at the symmetrical position, the warpage of the multilayer ceramic substrate 102 cannot be effectively prevented.

そこで、本発明はこれらの点に鑑みてなされたものであり、焼成時に反りを防止することができる積層セラミック配線板を提供することを本発明の目的としている。   Therefore, the present invention has been made in view of these points, and an object of the present invention is to provide a multilayer ceramic wiring board capable of preventing warpage during firing.

前述した目的を達成するため、本発明の積層セラミック配線板は、その第１の態様として、複数のセラミック基板を積層させてなる多層セラミック基板と、前記多層セラミック基板のうちの１層または２層以上のセラミック基板に形成されているビアと、前記多層セラミック基板の厚さ方向における中央面を対称面として前記ビアと対称の位置に前記ビアと同程度の体積を有して形成されている反り防止ビアとを備えていることを特徴としている。   In order to achieve the above-described object, a multilayer ceramic wiring board according to the present invention has, as a first aspect thereof, a multilayer ceramic substrate formed by laminating a plurality of ceramic substrates, and one or two of the multilayer ceramic substrates. Vias formed in the ceramic substrate as described above, and warpage formed with a volume similar to that of the vias in a symmetrical position with respect to the vias, with a center plane in the thickness direction of the multilayer ceramic substrate as a symmetry plane It features a prevention via.

第１の態様の積層セラミック配線板によれば、ビアの対称位置にビアと同体積の反り防止ビアが配置されているため、多層セラミック基板の厚さ方向に対して多層セラミック基板の収縮率が対称になるように近づけることができる。   According to the multilayer ceramic wiring board of the first aspect, since the warpage preventing via having the same volume as the via is arranged at the symmetrical position of the via, the shrinkage rate of the multilayer ceramic substrate is reduced in the thickness direction of the multilayer ceramic substrate. It can be close to be symmetric.

本発明の第２の態様の積層セラミック配線板は、第１の態様の積層セラミック配線板において、前記反り防止ビアの形状は、前記中央面を対称面として前記ビアの形状と鏡面対称に形成されていることを特徴としている。   The multilayer ceramic wiring board according to a second aspect of the present invention is the multilayer ceramic wiring board according to the first aspect, wherein the shape of the warp preventing via is mirror-symmetrical with the shape of the via with the central plane as a symmetry plane. It is characterized by having.

第２の態様の積層セラミック配線板によれば、多層セラミック基板の厚さ方向に対して多層セラミック基板の収縮率を完全に対称にすることができる。   According to the multilayer ceramic wiring board of the second aspect, the shrinkage rate of the multilayer ceramic substrate can be made completely symmetrical with respect to the thickness direction of the multilayer ceramic substrate.

本発明の第３の態様の積層セラミック配線板は、第１の態様の積層セラミック配線板において、反り防止ビアは、ビアの高さよりも低く形成されていることを特徴としている。   The multilayer ceramic wiring board according to a third aspect of the present invention is characterized in that the warpage preventing via is formed lower than the height of the via in the multilayer ceramic wiring board according to the first aspect.

第３の態様の積層セラミック配線板によれば、通常はビアの高さがセラミック配線板の厚さと同等であるが、反り防止ビアの高さをビアよりも低くしているため、ビアが形成されたセラミック基板と反り防止ビアが形成されたセラミック基板とを直接積層させてもビアと反り防止ビアとが電気的に接続されてしまうことを防止することができる。   According to the multilayer ceramic wiring board of the third aspect, the height of the via is normally equal to the thickness of the ceramic wiring board, but the height of the warpage preventing via is made lower than that of the via, so that the via is formed. Even if the formed ceramic substrate and the ceramic substrate on which the warp preventing via is formed are directly laminated, it is possible to prevent the via and the warp preventing via from being electrically connected.

本発明の第４の態様の積層セラミック配線板は、第３の態様の積層セラミック配線板において、ビアおよび反り防止ビアは、円錐台状に形成されているとともに、ビアおよび反り防止ビアの大底面同士または小底面同士を対向させて配置されていることを特徴としている。   A multilayer ceramic wiring board according to a fourth aspect of the present invention is the multilayer ceramic wiring board according to the third aspect, wherein the via and the warp preventing via are formed in a truncated cone shape, and the via and the warp preventing via have a large bottom surface. It is characterized by being arranged with each other or small bottoms facing each other.

第４の態様の積層セラミック配線板によれば、大底面と小底面とを対向させるよりも多層セラミック基板の収縮率を多層セラミック基板の厚さ方向に対称に近づけやすくすることができる。   According to the multilayer ceramic wiring board of the fourth aspect, the shrinkage rate of the multilayer ceramic substrate can be made closer to the thickness direction of the multilayer ceramic substrate more easily than when the large bottom surface and the small bottom surface are opposed to each other.

本発明の第５の態様の積層セラミック配線板は、第４の態様の積層セラミック配線板において、反り防止ビアの高さは、ビアの高さの１／２倍程度になっており、反り防止ビアの大底面および小底面は、ビアの大底面および小底面のそれぞれ２倍程度の面積となっていることを特徴としている。   The multilayer ceramic wiring board according to the fifth aspect of the present invention is the same as the multilayer ceramic wiring board according to the fourth aspect, wherein the height of the warp preventing via is about ½ times the height of the via. The large bottom surface and the small bottom surface of the via are characterized by having an area about twice that of the large bottom surface and the small bottom surface of the via.

第５の態様の積層セラミック配線板によれば、反り防止ビアの体積をビアの体積と同等に維持しながら反り防止ビアの形状をビアの形状に近似させることができるため、高さを異ならせても多層セラミック基板の収縮率を多層セラミック基板の厚さ方向に対称に近づけやすくすることができる。   According to the multilayer ceramic wiring board of the fifth aspect, since the shape of the warp preventing via can be approximated to the shape of the via while maintaining the volume of the warp preventing via equal to the volume of the via, the height is made different. However, the shrinkage rate of the multilayer ceramic substrate can be made close to symmetry in the thickness direction of the multilayer ceramic substrate.

本発明の第６の態様の積層セラミック配線板は、複数のセラミック基板を積層させてなる多層セラミック基板と、前記多層セラミック基板のうちの１層または２層以上のセラミック基板に形成されている１個または２個以上のビアと、前記多層セラミック基板の厚さ方向における中央面を対称面として前記ビアと対称の位置の周囲に１個または２個以上配置されているとともに、総体積が前記ビアと同程度の体積となるように形成されている反り防止ビアとを備えていることを特徴としている。   A multilayer ceramic wiring board according to a sixth aspect of the present invention is formed on a multilayer ceramic substrate obtained by laminating a plurality of ceramic substrates and one or more ceramic substrates among the multilayer ceramic substrates. One or two or more vias and one or more vias arranged around a position symmetrical to the vias with a central plane in the thickness direction of the multilayer ceramic substrate as a symmetry plane, and a total volume of the vias And a warp prevention via formed so as to have the same volume as the above.

第６の態様の積層セラミック配線板によれば、総体積がビアと同等の反り防止ビアがビアの対称位置でなく対称位置の周囲に配置されているため、ビアが形成されたセラミック基板と反り防止ビアが形成されたセラミック基板とを直接積層させてもビアと反り防止ビアとを電気的に接続させることなく、多層セラミック基板の厚さ方向に対して多層セラミック基板の収縮率を対称に近づけることができる。   According to the multilayer ceramic wiring board of the sixth aspect, since the warpage preventing via having a total volume equal to that of the via is arranged around the symmetrical position instead of the symmetrical position of the via, the warped ceramic board on which the via is formed is warped. Even if the ceramic substrate on which the prevention via is formed is directly laminated, the shrinkage rate of the multilayer ceramic substrate is made closer to the symmetry with respect to the thickness direction of the multilayer ceramic substrate without electrically connecting the via and the warp prevention via. be able to.

本発明の第７の態様の積層セラミック配線板は、第６の態様の積層セラミック配線板において、ビアおよび反り防止ビアは、円錐台状に形成されているとともに、ビアおよび反り防止ビアの大底面同士または小底面同士を対向させて配置されていることを特徴としている。   A multilayer ceramic wiring board according to a seventh aspect of the present invention is the multilayer ceramic wiring board according to the sixth aspect, wherein the via and the warp preventing via are formed in a truncated cone shape and the large bottom surface of the via and the warp preventing via. It is characterized by being arranged with each other or small bottoms facing each other.

第７の態様の積層セラミック配線板によれば、大底面と小底面とを対向させるよりも多層セラミック基板の収縮率を多層セラミック基板の厚さ方向に対称に近づけやすくすることができる。   According to the multilayer ceramic wiring board of the seventh aspect, the shrinkage rate of the multilayer ceramic substrate can be made closer to the thickness direction of the multilayer ceramic substrate more easily than when the large bottom surface and the small bottom surface are opposed to each other.

本発明の第８の態様の積層セラミック配線板は、第７の態様の積層セラミック配線板において、ビアおよび反り防止ビアは、同一形状または相似形に形成されていることを特徴としている。   The multilayer ceramic wiring board according to an eighth aspect of the present invention is the multilayer ceramic wiring board according to the seventh aspect, wherein the via and the warp preventing via are formed in the same shape or similar shapes.

第８の態様の積層セラミック配線板によれば、ビアと反り防止ビアとを電気的に接続させることなく、多層セラミック基板の厚さ方向に対して多層セラミック基板の収縮率を対称に近づけることができる。   According to the multilayer ceramic wiring board of the eighth aspect, the shrinkage rate of the multilayer ceramic substrate can be made closer to the symmetry with respect to the thickness direction of the multilayer ceramic substrate without electrically connecting the via and the warp preventing via. it can.

本発明の積層セラミック配線板によれば、多層セラミック基板の厚さ方向に対して多層セラミック基板の収縮率を対称にする近似または同等になるので、焼結時に積層セラミック配線板の反りを防止することができるという効果を奏する。   According to the multilayer ceramic wiring board of the present invention, since the shrinkage rate of the multilayer ceramic substrate is approximated or equivalent to the thickness direction of the multilayer ceramic substrate, warpage of the multilayer ceramic wiring board is prevented during sintering. There is an effect that can be.

以下、図を用いて、本発明の積層セラミック配線板をその３つの実施形態により説明する。   Hereinafter, the multilayer ceramic wiring board according to the present invention will be described with reference to the three embodiments with reference to the drawings.

はじめに、図１を用いて、第１の実施形態の積層セラミック配線板１Ａを説明する。   First, the multilayer ceramic wiring board 1A of the first embodiment will be described with reference to FIG.

図１は、第１の実施形態の積層セラミック配線板１Ａを示している。第１の実施形態の積層セラミック配線板１Ａは、図１に示すように、多層セラミック基板２、電極３、反り防止電極４、ビア５Ａおよび反り防止ビア６Ａを備えており、表面に形成された電極３に半導体チップ７が実装されている。   FIG. 1 shows a multilayer ceramic wiring board 1A according to the first embodiment. As shown in FIG. 1, the multilayer ceramic wiring board 1 </ b> A of the first embodiment includes a multilayer ceramic substrate 2, an electrode 3, a warp prevention electrode 4, a via 5 </ b> A and a warp prevention via 6 </ b> A, and is formed on the surface. A semiconductor chip 7 is mounted on the electrode 3.

多層セラミック基板２は複数のセラミック基板２Ａ〜２Ｄを積層させてなる。このセラミック基板２Ａ〜２ＤはいわゆるＬＴＣＣ基板であり、セラミック粉末にガラス粉末を混合して得た粉末に有機系バインダおよび溶剤を加えてスラリーを生成し、そのスラリーを平板状に成膜することにより得たグリーンシートを焼結することにより形成されている。グリーンシートの焼結工程は、グリーンシートに電極３、反り防止電極４、ビア５Ａおよび反り防止ビア６Ａを形成して各層のグリーンシートを積層させてから行なわれる。積層枚数は積層セラミック配線板１Ａの仕様によって異なるが、第１の実施形態の積層セラミック配線板１Ａにおいては４枚のセラミック基板２Ａ〜２Ｄが積層されている。   The multilayer ceramic substrate 2 is formed by laminating a plurality of ceramic substrates 2A to 2D. These ceramic substrates 2A to 2D are so-called LTCC substrates, and an organic binder and a solvent are added to a powder obtained by mixing glass powder with ceramic powder to form a slurry, and the slurry is formed into a plate shape. It is formed by sintering the obtained green sheet. The green sheet sintering step is performed after forming the electrode 3, the warp preventing electrode 4, the via 5A and the warp preventing via 6A on the green sheet and laminating the green sheets of the respective layers. The number of laminated layers varies depending on the specifications of the laminated ceramic wiring board 1A, but in the laminated ceramic wiring board 1A of the first embodiment, four ceramic substrates 2A to 2D are laminated.

電極３および反り防止電極４は、各層のセラミック基板２Ａ〜２Ｄの表面上において、Ｃｕ、Ａｌ、Ａｇ、Ａｕなどの導電性に優れた金属を用いて、半導体チップ７および積層セラミック配線板１Ａに接続される外部回路（図示せず）の接続状況に適合させた配線パターン状に形成されている。また、第１の実施形態の積層セラミック配線板１Ａにおいては４枚のセラミック基板２Ａ〜２Ｄが積層されているため、２層目のセラミック基板２Ｂと３層目のセラミック基板２Ｃとの境界面（すなわち中央面）を対称面として電極３および反り防止電極４がそれぞれ対称位置に配置されている。   The electrode 3 and the warpage preventing electrode 4 are formed on the semiconductor chip 7 and the multilayer ceramic wiring board 1A using a metal having excellent conductivity such as Cu, Al, Ag, Au on the surface of the ceramic substrate 2A to 2D of each layer. The wiring pattern is adapted to the connection status of the external circuit (not shown) to be connected. In the multilayer ceramic wiring board 1A of the first embodiment, since four ceramic substrates 2A to 2D are laminated, the boundary surface between the second ceramic substrate 2B and the third ceramic substrate 2C ( That is, the electrode 3 and the warp prevention electrode 4 are arranged at symmetrical positions with the center plane) as the symmetry plane.

反り防止電極４は他の電極３と導通させて用いても良いし、ダミー電極として用いても良い。そのため、反り防止電極４が他の電極３と導通している限りにおいては、対称位置にある電極３と反り防止電極４との区別はない。積層セラミック配線板１Ａの反りを効果的に防止するため、対称位置にある電極３および反り防止電極４は、鏡面対称形状に形成されていることが好ましい。   The warpage preventing electrode 4 may be used in conduction with another electrode 3 or may be used as a dummy electrode. Therefore, as long as the warpage prevention electrode 4 is electrically connected to the other electrode 3, there is no distinction between the electrode 3 and the warpage prevention electrode 4 in a symmetrical position. In order to effectively prevent the warpage of the multilayer ceramic wiring board 1A, it is preferable that the electrode 3 and the warp prevention electrode 4 at the symmetrical positions are formed in a mirror symmetrical shape.

ビア５Ａおよび反り防止ビア６Ａは、各層のセラミック基板２Ａ〜２Ｄの内部において、電極３および反り防止電極４と同様の金属を用いて、電極３同士の間または電極３と反り防止電極４との間を接続するように複数形成されている。また、これらビア５Ａおよび反り防止ビア６Ａは、２層目のセラミック基板２Ｂと３層目のセラミック基板２Ｃとの境界面（すなわち中央面）を対称面として、それぞれ対称位置（同一軸上）に配置されている。   The via 5A and the warp preventing via 6A are formed between the electrodes 3 or between the electrodes 3 and the warp preventing electrode 4 by using the same metal as the electrode 3 and the warp preventing electrode 4 inside the ceramic substrates 2A to 2D of the respective layers. A plurality are formed so as to connect each other. The vias 5A and the warp preventing vias 6A are symmetrically located (on the same axis) with the boundary surface (that is, the central surface) between the second-layer ceramic substrate 2B and the third-layer ceramic substrate 2C as the symmetry plane. Has been placed.

反り防止用ビア５Ａは電極３または反り防止電極４と導通させて用いても良いし、ダミービア５Ａとして用いても良い。そのため、反り防止用ビア５Ａが電極３または電極３と導通している反り防止電極４に導通している限りにおいては、対称位置にあるビア５Ａと反り防止ビア６Ａとの区別はない。   The warp preventing via 5A may be used in conduction with the electrode 3 or the warp preventing electrode 4, or may be used as a dummy via 5A. Therefore, as long as the warpage prevention via 5A is electrically connected to the electrode 3 or the warpage prevention electrode 4 that is electrically connected to the electrode 3, there is no distinction between the via 5A and the warpage prevention via 6A in the symmetrical position.

また、第１の実施形態において、ビア５Ａはポンチを用いて円錐台状に形成されており、反り防止ビア６Ａはビア５Ａと同程度の体積を有して形成されている。反り防止ビア６Ａの形状としては、円柱形、直方形、円錐形、角錐形、円錐台形、角錐台形などの立体形を選択することができるが、中央面を対称面としたビア５Ａの鏡面対称形状である円錐台形であることが好ましい。なお、ビア５Ａの高さはセラミック基板２Ａ〜２Ｄの１層の厚さと同等であるため、同一層のセラミック基板２Ａ〜２Ｄにビア５Ａおよび反り防止ビア６Ａは形成されていない。   Further, in the first embodiment, the via 5A is formed in a truncated cone shape using a punch, and the warpage preventing via 6A is formed to have the same volume as the via 5A. As the shape of the warp preventing via 6A, a solid shape such as a cylindrical shape, a rectangular shape, a cone shape, a pyramid shape, a truncated cone shape, and a truncated pyramid shape can be selected. The shape is preferably a truncated cone. Since the height of the via 5A is equal to the thickness of one layer of the ceramic substrates 2A to 2D, the via 5A and the warp preventing via 6A are not formed on the ceramic substrates 2A to 2D of the same layer.

次に、図１を用いて、第１の実施形態の積層セラミック配線板１Ａの作用を説明する。   Next, the operation of the multilayer ceramic wiring board 1A according to the first embodiment will be described with reference to FIG.

積層セラミック配線板１Ａにおける多層セラミック基板２は、電極３、反り防止電極４、ビア５Ａおよび反り防止ビア６Ａの体積および形成位置によって収縮率および収縮位置が異なる。第１の実施形態の積層セラミック配線板１Ａにおいては、２層目のセラミック基板２Ｂと３層目のセラミック基板２Ｃとの境界面（すなわち中央面）を対称面としてビア５Ａの対称位置にビア５Ａと同体積の反り防止ビア６Ａが配置されている。そのため、多層セラミック基板２の厚さ方向に対して多層セラミック基板２の収縮率を対称に近づけることができるので、焼結時に積層セラミック配線板１Ａの反りを抑制することができる。また、反り防止電極４の配置による作用も反り防止ビア６Ａの配置による作用と同様である。   The multilayer ceramic substrate 2 in the multilayer ceramic wiring board 1A has a different shrinkage rate and shrinkage position depending on the volume and formation position of the electrode 3, the warp prevention electrode 4, the via 5A, and the warp prevention via 6A. In the multilayer ceramic wiring board 1A according to the first embodiment, the via 5A is located at the symmetrical position of the via 5A with the boundary surface (that is, the center plane) between the second-layer ceramic substrate 2B and the third-layer ceramic substrate 2C as a symmetry plane. The warpage prevention via 6A having the same volume as that of the first embodiment is disposed. For this reason, the shrinkage rate of the multilayer ceramic substrate 2 can be made symmetric with respect to the thickness direction of the multilayer ceramic substrate 2, so that the warpage of the multilayer ceramic wiring board 1A can be suppressed during sintering. Further, the action by the arrangement of the warp prevention electrode 4 is the same as the action by the arrangement of the warp prevention via 6A.

特に、第１の実施形態においては、２層目のセラミック基板２Ｂと３層目のセラミック基板２Ｃとの境界面（すなわち中央面）を対称面として反り防止ビア６Ａの形状がビア５Ａの鏡面対称形状（いずれも円錐台形）に形成されている。そのため、多層セラミック基板２の厚さ方向に対して多層セラミック基板２の収縮率を完全に対称にすることができるので、焼結時に積層セラミック配線板１Ａの反りを防止することができる。   In particular, in the first embodiment, the shape of the warpage preventing via 6A is mirror-symmetric with respect to the via 5A with the boundary surface (that is, the center plane) between the second ceramic substrate 2B and the third ceramic substrate 2C as the symmetry plane. It is formed in a shape (both frustoconical). Therefore, the shrinkage rate of the multilayer ceramic substrate 2 can be made completely symmetrical with respect to the thickness direction of the multilayer ceramic substrate 2, so that the warpage of the multilayer ceramic wiring board 1A can be prevented during sintering.

次に、図２を用いて、第２の実施形態の積層セラミック配線板１Ｂを説明する。   Next, the multilayer ceramic wiring board 1B of the second embodiment will be described with reference to FIG.

図２は、第２の実施形態の積層セラミック配線板１Ｂを示している。第２の実施形態の積層セラミック配線板１Ｂは、図２に示すように、多層セラミック基板２、電極３、反り防止電極４、ビア５Ｂおよび反り防止ビア６Ｂを備えており、表面に形成された電極３に半導体チップ７が実装されている。第１の実施形態との相違点は反り防止ビア６Ｂの形状にあるため、反り防止ビア６Ｂについてのみ説明する。   FIG. 2 shows a multilayer ceramic wiring board 1B of the second embodiment. As shown in FIG. 2, the multilayer ceramic wiring board 1 </ b> B of the second embodiment includes a multilayer ceramic substrate 2, an electrode 3, a warp prevention electrode 4, a via 5 </ b> B, and a warp prevention via 6 </ b> B, and is formed on the surface. A semiconductor chip 7 is mounted on the electrode 3. Since the difference from the first embodiment is the shape of the warp prevention via 6B, only the warp prevention via 6B will be described.

第２の実施形態の反り防止ビア６Ｂは、２層目のセラミック基板２Ｂと３層目のセラミック基板２Ｃとの境界面（すなわち中央面）を対称面としてビア５Ｂの対称位置にビア５Ｂと同程度の体積を有して形成されている。また、この反り防止ビア６Ｂは、ビア５Ｂの形状と同じ円錐台状に形成されており、ビア５Ｂおよび反り防止ビア６Ｂの小底面５Ｂａ、６Ｂａを対向させて配置されている。しかし、第１の実施形態と異なり、反り防止ビア６Ｂの高さはビア５Ｂの高さと同等でなく、その高さよりも低くなっている。   The warp preventing via 6B of the second embodiment is the same as the via 5B at the symmetrical position of the via 5B with the boundary surface (ie, the central surface) between the second layer ceramic substrate 2B and the third layer ceramic substrate 2C as a symmetry plane. It is formed with a certain volume. Further, the warpage preventing via 6B is formed in the same truncated cone shape as the via 5B, and is arranged so that the via 5B and the small bottom surfaces 5Ba and 6Ba of the warping preventing via 6B face each other. However, unlike the first embodiment, the height of the warp preventing via 6B is not equal to the height of the via 5B, and is lower than the height.

ビア５Ｂおよび反り防止ビア６Ｂの形状が円錐台形であって、ビア５Ｂおよび反り防止ビア６Ｂにおける円錐台の大底面５Ｂｂ、６Ｂｂの半径をａとし、その小底面５Ｂａ、６Ｂａの半径をｂとし、その高さをｈとすると、反り防止ビア６Ｂの高さがビア５Ｂの高さと異なる場合、以下の式を用いて反り防止ビア６Ｂの体積をビア５Ｂの体積と同等にする。   The via 5B and the warp preventing via 6B have a truncated cone shape, the radius of the large bottom surfaces 5Bb and 6Bb of the truncated cone in the via 5B and the warp preventing via 6B is a, and the radius of the small bottom surfaces 5Ba and 6Ba is b. When the height is h, when the height of the warp prevention via 6B is different from the height of the via 5B, the volume of the warp prevention via 6B is made equal to the volume of the via 5B using the following formula.

Ｖ＝（ａ２＋ｂ２＋ａｂ）×πｈ／３ ・・・（数式１）
また、円錐台における大底面５Ｂｂ、６Ｂｂの面積をＳ１とし、その小底面５Ｂａ、６Ｂａの面積をＳ２とし、その高さをｈとすると、ビア５Ｂおよび反り防止ビア６Ｂの高さが前述と同様の場合において、以下の式を用いて反り防止ビア６Ｂの体積をビア５Ｂの体積と同等にする。 V = (a 2 + b 2 + ab) × πh / 3 (Formula 1)
Further, when the area of the large bottom surfaces 5Bb and 6Bb in the truncated cone is S1, the area of the small bottom surfaces 5Ba and 6Ba is S2, and the height thereof is h, the height of the via 5B and the warp preventing via 6B is the same as described above. In this case, the volume of the warp preventing via 6B is made equal to the volume of the via 5B using the following formula.

Ｖ＝｛Ｓ１＋Ｓ２＋√（Ｓ１×Ｓ２）｝×ｈ／３ ・・・（数式２）
例えば、図２に示すように、反り防止ビア６Ｂの高さがビア５Ｂの高さの１／２倍程度にした場合、反り防止ビア６Ｂの大底面６Ｂｂはビア５Ｂの大底面５Ｂｂの２倍程度の面積となり、反り防止ビア６Ｂの小底面６Ｂａはビア５Ｂの小底面５Ｂａの２倍程度の面積となる。なお、図２に示すように、ビア５Ｂの高さは１枚のセラミック基板２の厚さよりも高く形成されていても良い。 V = {S1 + S2 + √ (S1 × S2)} × h / 3 (Expression 2)
For example, as shown in FIG. 2, when the height of the warp prevention via 6B is about ½ times the height of the via 5B, the large bottom surface 6Bb of the warp prevention via 6B is twice the large bottom surface 5Bb of the via 5B. The small bottom surface 6Ba of the warp preventing via 6B is about twice as large as the small bottom surface 5Ba of the via 5B. As shown in FIG. 2, the height of the via 5 </ b> B may be formed higher than the thickness of one ceramic substrate 2.

次に、図２を用いて、第２の実施形態の積層セラミック配線板１Ｂの作用を説明する。   Next, the operation of the multilayer ceramic wiring board 1B of the second embodiment will be described with reference to FIG.

第２の実施形態の積層セラミック配線板１Ｂにおいては、図２に示すように、ビア５Ｂの対称位置にビア５Ｂと同体積の反り防止ビア６Ｂが配置されている。そのため、多層セラミック基板２の厚さ方向に対して多層セラミック基板２の収縮率を対称に近づけることができる。また、ビア５Ｂおよび反り防止ビア６Ｂは、円錐台状に形成されているとともに、ビア５Ｂおよび反り防止ビア６Ｂの小底面５Ｂａ、６Ｂａを対向させて配置されている。そのため、ビア５Ｂおよび反り防止ビア６Ｂの傾斜方向が軸方向に対称となり、ビア５Ｂの大底面５Ｂｂと反り防止ビア６Ｂの小底面６Ｂａとを対向させるよりも多層セラミック基板２の収縮率を多層セラミック基板２の厚さ方向に対称に近づけやすくすることができる。   In the multilayer ceramic wiring board 1B of the second embodiment, as shown in FIG. 2, warpage prevention vias 6B having the same volume as the vias 5B are arranged at symmetrical positions of the vias 5B. Therefore, the shrinkage rate of the multilayer ceramic substrate 2 can be made closer to symmetry with respect to the thickness direction of the multilayer ceramic substrate 2. In addition, the via 5B and the warp preventing via 6B are formed in a truncated cone shape, and are disposed so that the small bottom surfaces 5Ba and 6Ba of the via 5B and the warp preventing via 6B are opposed to each other. Therefore, the inclination directions of the vias 5B and the warp preventing vias 6B are symmetric in the axial direction, and the shrinkage rate of the multilayer ceramic substrate 2 is made to be larger than that of the large bottom surface 5Bb of the vias 5B and the small bottom surface 6Ba of the warp preventing vias 6B. It is possible to make it easy to approach the symmetry in the thickness direction of the substrate 2.

特に、第２の実施形態の積層セラミック配線板１Ｂにおいては、反り防止ビア６Ｂは、ビア５Ｂの高さよりも低く形成されている。反り防止ビア６Ｂの高さがビア５Ｂの高さと異なると形状の対称性がなくなる。そのため、反り防止ビア６Ｂの高さがビア５Ｂの高さと同等の第１の実施形態と比較すると、ビア５Ｂの周辺におけるセラミック基板（例えば、２層目のセラミック基板２Ｂ）２の収縮率とビア５Ｂの対称位置におけるセラミック基板（例えば、３層目のセラミック基板２Ｃ）２の収縮率とを近づけることが難しくなる。   In particular, in the multilayer ceramic wiring board 1B of the second embodiment, the warpage preventing via 6B is formed lower than the height of the via 5B. When the height of the warp preventing via 6B is different from the height of the via 5B, the symmetry of the shape is lost. Therefore, compared with the first embodiment in which the height of the warp preventing via 6B is equal to the height of the via 5B, the shrinkage rate of the ceramic substrate (for example, the second layer ceramic substrate 2B) 2 around the via 5B and the via It becomes difficult to make the shrinkage rate of the ceramic substrate (for example, the third-layer ceramic substrate 2C) 2 close to 5B symmetrical.

しかし、通常、ビア５Ｂの高さはセラミック基板２の厚さと同等であることが多い。このことを考慮すると、反り防止ビア６Ｂの高さをビア５Ｂよりも低くすることにより、ビア５Ｂが形成されたセラミック基板（例えば、２層目のセラミック基板２Ｂ）と反り防止ビア６Ｂが形成されたセラミック基板（例えば、３層目のセラミック基板２Ｃ）とを直接積層させても、ビア５Ｂと反り防止ビア６Ｂとが電気的に接続されてしまうことを防止することができる。ビア５Ｂと反り防止ビア６Ｂとの電気的接続を防止することができれば反り防止ビア６Ｂの配置の自由度が向上するため、ビア５Ｂ、電極３および反り防止電極４の配置を自由に行なうことができる。   However, the height of the via 5B is usually equal to the thickness of the ceramic substrate 2 in many cases. In consideration of this, by making the height of the warp preventing via 6B lower than that of the via 5B, the ceramic substrate (for example, the second layer ceramic substrate 2B) on which the via 5B is formed and the warp preventing via 6B are formed. Even if the ceramic substrate (for example, the third ceramic substrate 2C) is directly laminated, it is possible to prevent the via 5B and the warpage preventing via 6B from being electrically connected. If the electrical connection between the via 5B and the warp preventing via 6B can be prevented, the degree of freedom in arranging the warp preventing via 6B is improved. Therefore, the via 5B, the electrode 3 and the warp preventing electrode 4 can be freely arranged. it can.

また、第２の実施形態においては、反り防止ビア６Ｂの高さはビア５Ｂの高さの１／２倍程度になっている。反り防止ビア６Ｂの高さをビア５Ｂの高さの１／２倍程度にしたのは、積層セラミック配線板１Ｂの焼成の際にビア５Ｂおよび反り防止ビア６Ｂの対向方向に積層セラミック配線板１Ｂが過圧縮され、ビア５Ｂおよび反り防止ビア６Ｂが電気的に接続してしまうことを効果的に防止するためである。また、反り防止ビア６Ｂの高さをビア５Ｂの高さの少なくとも１／２倍程度に設定すれば、ビア５Ｂの周辺におけるセラミック基板（例えば、２層目のセラミック基板２Ｂ）２の収縮率とビア５Ｂの対称位置におけるセラミック基板（例えば、３層目のセラミック基板２Ｃ）２の収縮率とを近づけることがさほど困難でないことが実験上明らかとなったからである。   In the second embodiment, the height of the warp preventing via 6B is about ½ times the height of the via 5B. The reason why the height of the warp prevention via 6B is about ½ times the height of the via 5B is that the multilayer ceramic wiring board 1B faces the via 5B and the warp prevention via 6B when the multilayer ceramic wiring board 1B is fired. This is to effectively prevent the via 5B and the warpage preventing via 6B from being electrically connected. Further, if the height of the warp preventing via 6B is set to at least about 1/2 times the height of the via 5B, the shrinkage rate of the ceramic substrate (for example, the second-layer ceramic substrate 2B) 2 around the via 5B can be reduced. This is because it has been experimentally revealed that it is not so difficult to make the shrinkage rate of the ceramic substrate (for example, the third-layer ceramic substrate 2C) 2 close to the via 5B symmetrical.

反り防止ビア６Ｂの高さをビア５Ｂの高さの１／２倍程度に設定した場合、前述の数式１または数式２を用いると、反り防止ビア６Ｂの大底面６Ｂｂおよび小底面６Ｂａはビア５Ｂの大底面５Ｂｂおよび小底面５Ｂａのそれぞれ２倍程度の面積となる。これにより、反り防止ビア６Ｂの高さを変化させても反り防止ビア６Ｂの体積がビア５Ｂの体積と同等になるとともに、反り防止ビア６Ｂの形状がビア５Ｂの形状の相似形に近づくため、多層セラミック基板２の厚さ方向に対して多層セラミック基板２の収縮率を対称にすることが容易になる。   When the height of the warp prevention via 6B is set to about ½ times the height of the via 5B, the large bottom surface 6Bb and the small bottom surface 6Ba of the warp prevention via 6B can be replaced with the via 5B by using the above formula 1 or 2. Each of the large bottom surface 5Bb and the small bottom surface 5Ba has an area about twice as large. Thereby, even if the height of the warp prevention via 6B is changed, the volume of the warp prevention via 6B becomes equal to the volume of the via 5B, and the shape of the warp prevention via 6B approaches the similar shape of the via 5B. It becomes easy to make the shrinkage rate of the multilayer ceramic substrate 2 symmetrical with respect to the thickness direction of the multilayer ceramic substrate 2.

なお、図２に示すような２層分の高さのビア５Ｂの代わりに図４に示すような１層分の高さのビア５Ｄを２個同軸上に配列させた場合でも、図４に示すような２個の同軸上のビア５Ｄを図２に示すような２層分の高さのビア５Ｂと同様に考えれば高さが１／２程度であるため、図４に示す積層セラミック配線板１Ｄも第２の実施形態の効果と同様の効果を得られる。この場合は、反り防止ビア６Ｄの小底面の半径をビア５Ｄの小底面の半径の√２倍として、反り防止ビア６Ｄの大底面の半径をビア５Ｄの小底面の半径の√２倍とすることにより、反り防止ビア６Ｄの体積をビア５Ｄの体積と同一とすることができる。   Even when two vias 5D having a height of one layer as shown in FIG. 4 are arranged coaxially instead of vias 5B having a height of two layers as shown in FIG. If the two coaxial vias 5D as shown in FIG. 2 are considered in the same way as the vias 5B having a height of two layers as shown in FIG. 2, the height is about ½. Therefore, the multilayer ceramic wiring shown in FIG. The plate 1D can obtain the same effect as that of the second embodiment. In this case, the radius of the bottom surface of the warp preventing via 6D is set to √2 times the radius of the bottom surface of the via 5D, and the radius of the large bottom surface of the warping preventing via 6D is set to √2 times the radius of the bottom surface of the via 5D. Thus, the volume of the warp preventing via 6D can be made the same as the volume of the via 5D.

次に、図３を用いて、第３の実施形態の積層セラミック配線板１Ｃを説明する。   Next, the laminated ceramic wiring board 1C of the third embodiment will be described with reference to FIG.

図３は、第３の実施形態の積層セラミック配線板１Ｃを示している。第３の実施形態の積層セラミック配線板１Ｃは、図３に示すように、多層セラミック基板２、電極３、反り防止電極４、ビア５Ｃおよび反り防止ビア６Ｃを備えており、表面に形成された電極３に半導体チップ７が実装されている。第１の実施形態との相違点は反り防止ビア６Ｃの配置にあるため、反り防止ビア６Ｃについてのみ説明する。   FIG. 3 shows a monolithic ceramic wiring board 1C of the third embodiment. As shown in FIG. 3, the multilayer ceramic wiring board 1 </ b> C of the third embodiment includes a multilayer ceramic substrate 2, an electrode 3, a warpage prevention electrode 4, a via 5 </ b> C, and a warpage prevention via 6 </ b> C, and is formed on the surface. A semiconductor chip 7 is mounted on the electrode 3. Since the difference from the first embodiment is the arrangement of the warp prevention via 6C, only the warp prevention via 6C will be described.

ビア５Ｃおよび反り防止ビア６Ｃは円錐台状に形成されており、ビア５Ｃおよび反り防止ビア６Ｃの小底面５Ｃａ、６Ｃａを対向させて配置されている。第１の実施形態と異なり、第３の実施形態の反り防止ビア６Ｃは、ビア５Ｃが形成されていないセラミック基板２におけるビア５Ｃと対称の位置（言い換えるとビア５Ｃの同軸上）に配置されておらず、その対称位置（ビア５Ｃの同軸上）の周囲に１個または２個以上配置されている。また、１個または２個以上の反り防止ビア６Ｃの総体積は、ビア５Ｃの体積と同程度になるように形成されている。   The via 5C and the warp preventing via 6C are formed in a truncated cone shape, and are arranged with the small bottom surfaces 5Ca and 6Ca of the via 5C and the warp preventing via 6C facing each other. Unlike the first embodiment, the warp preventing via 6C of the third embodiment is arranged at a position symmetrical to the via 5C (in other words, on the same axis as the via 5C) in the ceramic substrate 2 where the via 5C is not formed. One or more are arranged around the symmetrical position (on the same axis as the via 5C). Further, the total volume of one or more warp preventing vias 6C is formed to be approximately the same as the volume of the vias 5C.

反り防止ビア６Ｃの形状は、図３に示すように、ビア５Ｃと同一形状または相似形に形成されている。例えば、同軸上に配置された２個のビア５Ｃに対して２個の反り防止ビア６Ｃが配置された場合、それら２個の反り防止ビア６Ｃはそれら２個のビア５Ｃと同一形状に形成されている。また、図示はしないが、同軸上に配置された２個のビア５Ｃに対して２個以外の個数（１個または３個以上）の反り防止ビア６Ｃが配置された場合、それら反り防止ビア６Ｃはそれら２個のビア５Ｃの相似形に形成されている。同様にして、１個のビア５Ｃに対して２個以上の反り防止ビア６Ｃが配置された場合も２個以上の反り防止ビア６Ｃは１個のビア５Ｃの相似形に形成される。   The shape of the warp preventing via 6C is formed in the same shape as or similar to the via 5C as shown in FIG. For example, when two warp prevention vias 6C are arranged for two vias 5C arranged on the same axis, the two warp prevention vias 6C are formed in the same shape as the two vias 5C. ing. Although not shown, when the number of warpage prevention vias 6C other than two (one or three or more) is provided for the two vias 5C arranged on the same axis, the warpage prevention vias 6C are arranged. Is formed in a similar shape to the two vias 5C. Similarly, when two or more warp prevention vias 6C are arranged for one via 5C, two or more warp prevention vias 6C are formed in a similar shape to one via 5C.

次に、図３を用いて、第３の実施形態の積層セラミック配線板１Ｃの作用を説明する。   Next, the operation of the multilayer ceramic wiring board 1C of the third embodiment will be described with reference to FIG.

第３の実施形態の積層セラミック配線板１Ｃにおいては、総体積がビア５Ｃと同等の反り防止ビア６Ｃがビア５Ｃの対称位置でなく対称位置の周囲に配置されている。そのため、ビア５Ｃが形成されたセラミック基板（２Ａ〜２Ｄ）と反り防止ビア６Ｃが形成されたセラミック基板（２Ａ〜２Ｄ）とを直接積層させてもビア５Ｃと反り防止ビア６Ｃとを電気的に接続することがなく、反り防止ビア６Ｃの配置の自由度が向上する。その結果、多層セラミック基板２の厚さ方向において多層セラミック基板２の収縮率を近づけることができるとともに、ビア５Ｃ、電極３および反り防止電極４の配置を自由に行なうことができる。   In the multilayer ceramic wiring board 1C of the third embodiment, the warpage preventing via 6C having a total volume equivalent to that of the via 5C is arranged around the symmetrical position instead of the symmetrical position of the via 5C. Therefore, even if the ceramic substrate (2A to 2D) on which the via 5C is formed and the ceramic substrate (2A to 2D) on which the warpage preventing via 6C is directly stacked, the via 5C and the warpage preventing via 6C are electrically connected. There is no connection, and the degree of freedom of arrangement of the warp preventing via 6C is improved. As a result, the shrinkage rate of the multilayer ceramic substrate 2 can be made closer in the thickness direction of the multilayer ceramic substrate 2, and the vias 5C, the electrodes 3 and the warpage preventing electrodes 4 can be freely arranged.

また、第３の実施形態の積層セラミック配線板１Ｃにおいては、ビア５Ｃおよび反り防止ビア６Ｃを円錐台状に形成し、ビア５Ｃおよび反り防止ビア６Ｃの小底面５Ｃａ、６Ｃａを対向させて配置している。ビア５Ｃおよび反り防止ビア６Ｃの形状の対称性により、ビア５Ｃと反り防止ビア６Ｃとの対向方向（すなわち厚さ方向）において多層セラミック基板２の収縮率を対称に近づけることができる。   Further, in the multilayer ceramic wiring board 1C of the third embodiment, the via 5C and the warpage preventing via 6C are formed in a truncated cone shape, and the small bottom surfaces 5Ca and 6Ca of the via 5C and the warpage preventing via 6C are arranged to face each other. ing. Due to the symmetry of the shapes of the vias 5C and the warp prevention vias 6C, the shrinkage rate of the multilayer ceramic substrate 2 can be made closer to symmetry in the opposing direction (that is, the thickness direction) between the vias 5C and the warp prevention vias 6C.

ビア５Ｃおよび反り防止ビア６Ｃの形状の対称性を向上させるため、ビア５Ｃおよび反り防止ビア６Ｃは、同一形状または相似形に形成されていることが好ましい。これにより、ビア５Ｃと反り防止ビア６Ｃとを電気的に接続させることなく、多層セラミック基板２の厚さ方向において多層セラミック基板２の収縮率を同等にすることが容易となる。   In order to improve the symmetry of the shapes of the via 5C and the warp preventing via 6C, the via 5C and the warp preventing via 6C are preferably formed in the same shape or similar shapes. Thereby, it becomes easy to equalize the shrinkage rate of the multilayer ceramic substrate 2 in the thickness direction of the multilayer ceramic substrate 2 without electrically connecting the via 5C and the warp preventing via 6C.

すなわち、第１から第３の実施形態の積層セラミック配線板１Ａ〜１Ｃによれば、ビア５Ａ〜５Ｃと同体積の反り防止ビア６Ａ〜６Ｃをビア５Ａ〜５Ｃとの対称位置またはその周辺に配置することにより、積層セラミック配線板１Ａ〜１Ｃの厚さ方向に対して積層セラミック配線板１Ａ〜１Ｃの収縮率を対称にすることができるので、焼結時に積層セラミック配線板１Ａ〜１Ｃの反りを防止することができるという効果を奏する。   That is, according to the multilayer ceramic wiring boards 1A to 1C of the first to third embodiments, the warpage preventing vias 6A to 6C having the same volume as the vias 5A to 5C are arranged in the symmetrical position with respect to the vias 5A to 5C or in the vicinity thereof. By doing so, the shrinkage rate of the multilayer ceramic wiring boards 1A to 1C can be made symmetric with respect to the thickness direction of the multilayer ceramic wiring boards 1A to 1C. There is an effect that it can be prevented.

なお、本発明は、前述した実施形態に限定されるものではなく、必要に応じて種々の変更が可能である。   In addition, this invention is not limited to embodiment mentioned above, A various change is possible as needed.

例えば、図１から図４に示すように、第１から第３の実施形態の積層セラミック配線板１Ａ〜１Ｃにおいては、ビア５Ａ〜５Ｃおよび反り防止ビア６Ａ〜６Ｃの小底面５Ａａ〜５Ｃａ、６Ａａ〜６Ｃａを対向させて配置させている。しかし、他の実施形態においては、ビア５Ａ〜５Ｃおよび反り防止ビア６Ａ〜６Ｃの大底面５Ａｂ〜５Ｃｂ、６Ａｂ〜６Ｃｂを対向させて配置させても良い。   For example, as shown in FIGS. 1 to 4, in the multilayer ceramic wiring boards 1A to 1C of the first to third embodiments, the small bottom surfaces 5Aa to 5Ca and 6Aa of the vias 5A to 5C and the warp preventing vias 6A to 6C are provided. .About.6Ca are arranged facing each other. However, in other embodiments, the vias 5A to 5C and the large bottom surfaces 5Ab to 5Cb and 6Ab to 6Cb of the warp preventing vias 6A to 6C may be arranged to face each other.

第１の実施形態の積層セラミック配線板を示す縦断面図1 is a longitudinal sectional view showing a multilayer ceramic wiring board according to a first embodiment. 第２の実施形態の積層セラミック配線板を示す縦断面図A longitudinal sectional view showing a multilayer ceramic wiring board according to a second embodiment 第３の実施形態の積層セラミック配線板を示す縦断面図A longitudinal sectional view showing a multilayer ceramic wiring board according to a third embodiment 第２の実施形態の変形例の積層セラミック配線板を示す縦断面図The longitudinal cross-sectional view which shows the laminated ceramic wiring board of the modification of 2nd Embodiment 従来の積層セラミック配線板を示す縦断面図Longitudinal section showing a conventional multilayer ceramic wiring board

符号の説明Explanation of symbols

１Ａ〜１Ｃ 積層セラミック配線板
２、２Ａ〜２Ｄ セラミック基板
３ 電極
４ 反り防止電極
５Ａ〜５Ｃ ビア
６Ａ〜６Ｃ 反り防止ビア
７ 半導体チップ 1A to 1C Multilayer Ceramic Wiring Board 2, 2A to 2D Ceramic Substrate 3 Electrode 4 Warpage Prevention Electrode 5A to 5C Via 6A to 6C Warpage Prevention Via 7 Semiconductor Chip

Claims (8)

複数のセラミック基板を積層させてなる多層セラミック基板と、
前記多層セラミック基板のうちの１層または２層以上のセラミック基板に形成されているビアと、
前記多層セラミック基板の厚さ方向における中央面を対称面として前記ビアと対称の位置に前記ビアと同程度の体積を有して形成されている反り防止ビアと
を備えていることを特徴とする積層セラミック配線板。 A multilayer ceramic substrate formed by laminating a plurality of ceramic substrates;
Vias formed in one or more ceramic substrates of the multilayer ceramic substrate;
And a warp preventing via formed at a position symmetrical to the via with a central plane in the thickness direction of the multilayer ceramic substrate having the same volume as the via. Multilayer ceramic wiring board. 前記反り防止ビアの形状は、前記中央面を対称面として前記ビアの形状と鏡面対称に形成されている
ことを特徴とする請求項１に記載の積層セラミック配線板。 2. The multilayer ceramic wiring board according to claim 1, wherein a shape of the warpage preventing via is mirror-symmetrical with the shape of the via with the central plane as a symmetry plane. 3. 前記反り防止ビアは、前記ビアの高さよりも低く形成されている
ことを特徴とする請求項１に記載の積層セラミック配線板。 The multilayer ceramic wiring board according to claim 1, wherein the warpage preventing via is formed lower than a height of the via. 前記ビアおよび前記反り防止ビアは、円錐台状に形成されているとともに、前記ビアおよび前記反り防止ビアの大底面同士または小底面同士を対向させて配置されている
ことを特徴とする請求項３に記載の積層セラミック配線板。 4. The via and the warp preventing via are formed in a truncated cone shape, and the vias and the warp preventing vias are arranged so that large bottom surfaces or small bottom surfaces thereof face each other. A multilayer ceramic wiring board according to 1. 前記反り防止ビアの高さは、前記ビアの高さの１／２倍程度になっており、
前記反り防止ビアの大底面および小底面は、前記ビアの大底面および小底面のそれぞれ２倍程度の面積となっている
ことを特徴とする請求項４に記載の積層セラミック配線板。 The height of the warp prevention via is about ½ times the height of the via,
5. The multilayer ceramic wiring board according to claim 4, wherein a large bottom surface and a small bottom surface of the warpage preventing via have an area approximately twice as large as each of the large bottom surface and the small bottom surface of the via. 複数のセラミック基板を積層させてなる多層セラミック基板と、
前記多層セラミック基板のうちの１層または２層以上のセラミック基板に形成されている１個または２個以上のビアと、
前記多層セラミック基板の厚さ方向における中央面を対称面として前記ビアと対称の位置の周囲に１個または２個以上配置されているとともに、総体積が前記ビアと同程度の体積となるように形成されている反り防止ビアと
を備えていることを特徴とする積層セラミック配線板。 A multilayer ceramic substrate formed by laminating a plurality of ceramic substrates;
One or more vias formed in one or more ceramic substrates of the multilayer ceramic substrate;
One or more of the multilayer ceramic substrates are arranged around a position symmetrical to the via with a central plane in the thickness direction of the multilayer ceramic substrate as a symmetry plane, and the total volume is the same volume as the via. A multilayer ceramic wiring board comprising a warpage prevention via formed. 前記ビアおよび前記反り防止ビアは、円錐台状に形成されているとともに、前記ビアおよび前記反り防止ビアの大底面同士または小底面同士を対向させて配置されている
ことを特徴とする請求項６に記載の積層セラミック配線板。 The vias and the warp preventing vias are formed in a truncated cone shape, and are arranged such that the bottom surfaces of the vias and the warp preventing vias face each other. A multilayer ceramic wiring board according to 1. 前記ビアおよび前記反り防止ビアは、同一形状または相似形に形成されている
ことを特徴とする請求項７に記載の積層セラミック配線板。 The multilayer ceramic wiring board according to claim 7, wherein the via and the warpage preventing via are formed in the same shape or a similar shape.
JP2007017885A 2007-01-29 2007-01-29 Laminated ceramic wiring board Withdrawn JP2008186919A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007017885A JP2008186919A (en) 2007-01-29 2007-01-29 Laminated ceramic wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007017885A JP2008186919A (en) 2007-01-29 2007-01-29 Laminated ceramic wiring board

Publications (1)

Publication Number Publication Date
JP2008186919A true JP2008186919A (en) 2008-08-14

Family

ID=39729770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007017885A Withdrawn JP2008186919A (en) 2007-01-29 2007-01-29 Laminated ceramic wiring board

Country Status (1)

Country Link
JP (1) JP2008186919A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014912A (en) * 2010-07-12 2011-01-20 Shinko Electric Ind Co Ltd Multilayer wiring board
JP2014033102A (en) * 2012-08-03 2014-02-20 Ngk Spark Plug Co Ltd Wiring board and manufacturing method therefor
WO2015076121A1 (en) * 2013-11-20 2015-05-28 株式会社村田製作所 Multilayer wiring substrate and probe card provided therewith
JP6325757B1 (en) * 2017-02-20 2018-05-16 新電元工業株式会社 Electronic equipment
JPWO2021095401A1 (en) * 2019-11-14 2021-05-20

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014912A (en) * 2010-07-12 2011-01-20 Shinko Electric Ind Co Ltd Multilayer wiring board
JP4669908B2 (en) * 2010-07-12 2011-04-13 新光電気工業株式会社 Multilayer wiring board
JP2014033102A (en) * 2012-08-03 2014-02-20 Ngk Spark Plug Co Ltd Wiring board and manufacturing method therefor
WO2015076121A1 (en) * 2013-11-20 2015-05-28 株式会社村田製作所 Multilayer wiring substrate and probe card provided therewith
JPWO2015076121A1 (en) * 2013-11-20 2017-03-16 株式会社村田製作所 Multilayer wiring board and probe card having the same
US10231331B2 (en) 2013-11-20 2019-03-12 Murata Manufacturing Co., Ltd. Multilayer wiring board and probe card having the same
JP6325757B1 (en) * 2017-02-20 2018-05-16 新電元工業株式会社 Electronic equipment
US10615092B2 (en) 2017-02-20 2020-04-07 Shindengen Electric Manufacturing Co., Ltd. Electronic device
JPWO2021095401A1 (en) * 2019-11-14 2021-05-20
JP7243856B2 (en) 2019-11-14 2023-03-22 株式会社村田製作所 Circuit board and circuit board manufacturing method

Similar Documents

Publication Publication Date Title
CN101978519B (en) Piezoelectric multilayer component
KR20070083505A (en) Ceramic multilayer board
KR20080014032A (en) Ceramic electronic component and method for manufacturing the same
JP2008186919A (en) Laminated ceramic wiring board
JP2014207347A (en) Ceramic multilayer wiring board and module with the same
JP5170684B2 (en) Multilayer ceramic package
JP2007324429A (en) Module component and manufacturing method therefor
US10453787B2 (en) Method and apparatus for forming multi-layered vias in sequentially fabricated circuits
JP2007208193A (en) Ceramic substrate
JP2008085212A (en) Low-temperature fired ceramic circuit board
JP2008103448A (en) Laminated electronic component and method for manufacturing the same
JP2009239100A (en) Multilayer ceramics substrate and method of manufacturing the same
JPH0817965A (en) Electronic component and its preparation
JP4560099B2 (en) Multi-chip substrate
KR101108823B1 (en) Method of manufacturing ceramic substrate
JP2001144437A (en) Multilayer ceramic board and method of production
JP2008294206A (en) Electronic component, screen printing plate, and manufacturing method of electronic component using screen printing plate
JPH04125990A (en) Multilayered ceramic circuit board and manufacture thereof
JP2007201034A (en) Interlayer connection structure of multilayer wiring board
JP2001111234A (en) Multilayer ceramic board and manufacturing method therefor
JPH0493096A (en) Multilayer ceramic board
JP2015069981A (en) Wiring board and electronic device
KR102528873B1 (en) Multilayer ceramic substrate having side electrode and method of manufacturing the same
JP2007059443A (en) Wiring board for taking a plurality of boards
JP2009111239A (en) Multilayer ceramic substrate and method of manufacturing multilayer ceramic substrate

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100406