JP2008182206A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008182206A JP2008182206A JP2007323056A JP2007323056A JP2008182206A JP 2008182206 A JP2008182206 A JP 2008182206A JP 2007323056 A JP2007323056 A JP 2007323056A JP 2007323056 A JP2007323056 A JP 2007323056A JP 2008182206 A JP2008182206 A JP 2008182206A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- film
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 150
- 239000003990 capacitor Substances 0.000 claims abstract description 123
- 239000010408 film Substances 0.000 claims description 240
- 239000010409 thin film Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 12
- 230000009471 action Effects 0.000 claims description 5
- 230000001747 exhibiting effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 51
- 239000012535 impurity Substances 0.000 description 31
- 239000000758 substrate Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000002425 crystallisation Methods 0.000 description 10
- 230000008025 crystallization Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 238000009499 grossing Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000003814 drug Substances 0.000 description 5
- 235000013305 food Nutrition 0.000 description 5
- 230000036541 health Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229940079593 drug Drugs 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 125000001424 substituent group Chemical group 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 241001465754 Metazoa Species 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000003905 agrochemical Substances 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 235000013361 beverage Nutrition 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000036760 body temperature Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 244000144972 livestock Species 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】作製工程が簡略化され、容量素子の面積が縮小化された昇圧回路を有する半導体装置を提供することを課題とする。
【解決手段】直列に接続され、第１の入力端子部から出力端子部へ整流作用を示す複数の整流素子と、第２の入力端子部に接続され、互いに反転する信号が入力される第１の配線及び第２の配線と、それぞれ第１の電極、絶縁膜及び第２の電極を有し、昇圧された電位を保持する複数の容量素子とから構成される昇圧回路を有し、複数の容量素子は、第１の電極及び第２の電極が導電膜で設けられた容量素子と、少なくとも第２の電極が半導体膜で設けられた容量素子とを有し、複数の容量素子において少なくとも１段目の容量素子を第１の電極及び第２の電極が導電膜で設けられた容量素子とする。
【選択図】図１
【解決手段】直列に接続され、第１の入力端子部から出力端子部へ整流作用を示す複数の整流素子と、第２の入力端子部に接続され、互いに反転する信号が入力される第１の配線及び第２の配線と、それぞれ第１の電極、絶縁膜及び第２の電極を有し、昇圧された電位を保持する複数の容量素子とから構成される昇圧回路を有し、複数の容量素子は、第１の電極及び第２の電極が導電膜で設けられた容量素子と、少なくとも第２の電極が半導体膜で設けられた容量素子とを有し、複数の容量素子において少なくとも１段目の容量素子を第１の電極及び第２の電極が導電膜で設けられた容量素子とする。
【選択図】図１
Description
本発明は、昇圧回路を有する半導体装置に関し、特に電源電圧より高電位を供給する昇圧回路を有する半導体装置に関する。
昇圧回路はＣＣＤ、有機ＥＬ素子、低温ポリシリコン液晶素子、白色発光ダイオード、ＲＦ回路、多電源システムなど多くの目的で用いられている。例えば、フラッシュメモリ等の半導体装置における低電圧化に伴い、データの書き込みや消去に必要な高電圧を得るために電源電圧の昇圧が行われている。近年、半導体装置の集積回路の高集積化に伴い、小面積で効率がよく、高電圧を発生する昇圧回路が多くの分野で期待されている。
昇圧回路の面積を低減するために、キャパシタ（容量素子）として、導電型を有する半導体基板を用いたＭＯＳキャパシタや高誘電率を有する絶縁膜を用いることが提案されている（例えば、特許文献１）。特許文献１では、ＭＯＳキャパシタの一方の電極を導電型を有する半導体基板、他方の電極をゲート電極に対応する導電膜とし、２つの電極間にトランジスタのゲート絶縁膜に対応する絶縁膜を設けることによって、単位面積当たりの静電容量を大きくしている。
特開２００３−２９７９３６号公報
しかしながら、半導体装置において昇圧回路等の素子を薄膜トランジスタ（以下、「ＴＦＴ」とも記す）で設け、容量素子の一方の電極を導電型を有する半導体膜で設ける場合、基板上に半導体膜を形成した後に容量素子の一方の電極となる半導体膜に選択的に不純物元素を導入する必要がある。その結果、作製工程の増加又は不純物元素を導入しない半導体膜への汚染が懸念される。また、容量素子の電極として、不純物元素を導入しない半導体膜を用いる場合、容量素子の一端にかかる電圧（入力電圧から整流素子のしきい値電圧を引いた電圧）が薄膜トランジスタ型の容量素子のしきい値電圧より小さくなった際に、容量として機能しないおそれがある。
本発明は、上記問題に鑑み、作製工程が簡略化され、容量素子の面積が縮小化された昇圧回路を有する半導体装置を提供することを課題とする。
本発明の半導体装置は、直列に接続され、第１の入力端子部から出力端子部へ整流作用を示す複数の整流素子と、第２の入力端子部に接続され、互いに反転する信号が入力される第１の配線及び第２の配線と、それぞれ第１の電極、絶縁膜及び第２の電極を有する容量素子とから構成される昇圧回路を有し、第１の電極は、複数の整流素子において、隣接して設けられた一方の整流素子の出力部及び他方の整流素子の入力部に接続され、第２の電極は、第１の配線又は第２の配線に接続されており、複数の容量素子は、第１の電極及び第２の電極が導電膜で設けられた容量素子と、少なくとも第２の電極が半導体膜で設けられた容量素子とを有し、複数の容量素子において、少なくとも１段目の容量素子を第１の電極及び第２の電極が導電膜で設けられた容量素子とする。
また、本発明の半導体装置は、上記構成において、整流素子は、ダイオード接続の薄膜トランジスタであり、薄膜トランジスタのゲート電極と、１段目の容量素子の第１の電極と、第２の電極が半導体膜で設けられた容量素子の第１の電極とが同一の材料で設けた構成とすることができる。
また、本発明の半導体装置は、直列に接続され、第１の入力端子部から出力端子部へ整流作用を示す第１の整流素子、第２の整流素子及び第３の整流素子を少なくとも含む複数の整流素子と、第２の入力部に接続された第１の配線及び第２の配線と、第１段目に設けられる第１の容量素子と第２段目に設けられる第２の容量素子とを具備する複数の容量素子とから構成される昇圧回路を有し、複数の容量素子は、第１の電極及び第２の電極が導電膜で設けられた容量素子と、少なくとも第１の電極が半導体膜で設けられた容量素子とを有し、第１の容量素子の第１の電極は第１の整流素子の出力部と第２の整流素子の入力部に接続され、第１の容量素子の第２の電極は第１の配線に接続され、第２の容量素子の第１の電極は第２の整流素子の出力部と第３の整流素子の入力部に接続され、第２の容量素子の第２の電極は第２の配線に接続され、少なくとも第１の容量素子を、第１の電極及び第２の電極が導電膜で設けられた容量素子とする。また、第２の容量素子を、第２の電極が半導体膜で設けられた容量素子としてもよい。
本発明によれば、昇圧回路の容量素子に薄膜トランジスタ型の容量素子を設けることによって、面積を縮小化することができる。また、容量素子の一方の電極をＴＦＴのチャネル形成領域を構成する半導体膜と同様の半導体膜で設けることによって、半導体膜への不純物元素の導入が不要となり作製工程を簡略化でき、マスクの削減による低コスト化を図ることができる。また、昇圧回路に設けられた複数段の容量素子において、少なくとも１段目の容量素子を２つの電極が導電膜から構成される容量素子で設け、他の段の容量素子を半導体膜を用いた容量素子で設けることによって、１段目の容量素子の一端にかかる電圧が半導体膜を用いた容量素子の閾値電圧より低くなった場合でも電荷を蓄えることができるため、面積を縮小化し且つ昇圧回路の適正な動作を行うことができる。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
（実施の形態１）
本実施の形態では、本発明の半導体装置の昇圧回路の一構成例に関して図面を参照して説明する。
本実施の形態で示す半導体装置は、２つの導電膜間に絶縁膜が設けられた容量素子と、薄膜トランジスタ型の容量素子を用いて構成された昇圧回路を有する。薄膜トランジスタ型の容量素子は、第１の電極がＴＦＴのゲート電極に対応する導電膜で設けられ、絶縁膜がＴＦＴのゲート絶縁膜に対応する絶縁膜で設けられ、第２の電極がＴＦＴのチャネル形成領域を構成する半導体膜に対応する半導体膜で設けられた容量素子をいい、半導体装置において他の集積回路に設けられるスイッチ等として機能するＴＦＴと同一の工程で形成される。以下、本実施の形態で示す昇圧回路を具備する半導体装置の具体的な構成に関して説明する。
本実施の形態で示す半導体装置における昇圧回路は、２つの導電膜間に絶縁膜が設けられた容量素子（両極性）と、少なくとも一方の電極が半導体膜で設けられた薄膜トランジスタ型の容量素子（単極性）の２つが組み合わされて構成されている。ここでは、第１の入力端子部１０１と、第２の入力端子部１０２と、出力端子部１０３と、第１の容量素子２０５＿１〜第ｎの容量素子２０５＿ｎと、第１のダイオード１０４＿１〜第ｎのダイオード１０４＿ｎと、インバータ１０６とを有している。第１のダイオード１０４＿１〜第ｎのダイオード１０４＿ｎは、直列に接続され、第１の入力端子部１０１から出力端子部１０３へ整流作用をもつ整流素子である。ここでは、第１の入力端子部１０１は、第１のダイオード１０４＿１の一方の電極に接続され、第１のダイオード１０４＿１の他方の電極は第２のダイオード１０４＿２の一方の電極及び第１の容量素子２０５＿１の一方の電極に接続されている（図１参照）。
また、図１に示した構成において、薄膜トランジスタ型の容量素子は、一方の電極（第１の電極）を導電膜で設け、他方の電極（第２の電極）を半導体膜で設けた構成とする。具体的には、第１の電極をＴＦＴのゲート電極に対応する導電膜で設け、第２の電極を他の集積回路等に設けるＴＦＴのチャネル形成領域を構成する半導体膜に対応する半導体膜で設け、絶縁膜をＴＦＴのゲート絶縁膜に対応する絶縁膜で設ける。そのため、第２の電極となる半導体膜に不純物元素を導入する工程が不要となるため、作製工程を簡略化することができる。
第２の入力端子部１０２は、第１の配線１０７ａと第２の配線１０７ｂに接続されている。第１の配線１０７ａは、第１の容量素子２０５＿１、第３の容量素子２０５＿３等の奇数段の容量素子の他方の電極にそれぞれ接続されている。また、第２の配線１０７ｂは、第２の容量素子２０５＿２、第４の容量素子２０５＿４等の偶数段の容量素子の他方の電極にそれぞれ接続されている。
第１の入力端子部１０１には、所定の電圧（例えば、電源電圧）が入力され、出力端子部１０３から昇圧された電圧が出力される。また、第２の入力端子部１０２には、クロック信号が入力され、インバータ１０６により第１の配線１０７ａと第２の配線１０７ｂにそれぞれ反転した信号（「ハイ（Ｈｉｇｈ）」又は「ロウ（Ｌｏｗ）」）がそれぞれ入力される。従って、一定期間毎に、第１の配線１０７ａに接続された奇数段の容量素子（第１の容量素子２０５＿１、第３の容量素子２０５＿３等）の他方の電極と、第２の配線１０７ｂに接続された偶数段の容量素子（第２の容量素子２０５＿２、第４の容量素子２０５＿４等）の他方の電極に、それぞれハイ、ロウが印加される。
なお、ここでは、第１の配線１０７ａと第２の配線１０７ｂに、それぞれ反転した（位相が１８０°異なる）クロック信号を入力するために、第２の入力端子部１０２と第２の容量素子２０５＿２の他方の電極と接続するようにインバータ１０６を設けた構成としている。また、インバータ１０６を設けず、位相の異なるクロック信号をそれぞれ入力する構成としても良い。
また、本実施の形態で示す昇圧回路は、少なくとも一段目の容量素子（ここでは第１の容量素子２０５＿１）を第１の導電膜と第２の導電膜間に絶縁膜を設けた構成とし、他の容量素子（ここでは、第２の容量素子２０５＿２〜第ｎの容量素子２０５＿ｎ）を薄膜トランジスタ型の構成で設ける。これは、第１の容量素子２０５＿１を薄膜トランジスタ型の容量素子で設けた場合、薄膜トランジスタ型の容量素子の一端にかかる電圧（入力電圧から整流素子の閾値電圧を引いた電圧）が薄膜トランジスタ型の容量素子の閾値電圧より低くなると、容量として機能しない問題があるためである。なお、本明細書において、１段目の容量素子とは、昇圧回路に設けられた複数の容量素子において、最も低い電位が保持される容量素子をいう。ここでは、第１の入力端子部１０１と接続された一段目のダイオードとなる第１のダイオード１０４＿１の出力端子部及び第２のダイオード１０４＿２の入力端子部に接続された第１の容量素子２０５＿１が１段目の容量素子となる。また、１段目の容量素子を第１のダイオード１０４＿１の出力部でなく入力部と接続するように設けた構成としてもよい。
このように、昇圧回路において、第１の導電膜と第２の導電膜間に絶縁膜を設けた構成のみからなる容量素子で設けるのではなく、薄膜トランジスタ型の容量素子を設けることによって、容量素子を構成する絶縁膜の膜厚を薄く形成することができるため、容量素子の面積を小さくすることができる。さらに、薄膜トランジスタ型の容量素子を設けることによって、あらかじめ他方の電極と重なる半導体膜に不純物元素を導入する工程を省略することができるため工程を簡略化し低コスト化を図ることが可能となる。つまり、図１で示した構成とすることによって、容量素子の面積の低減及び昇圧回路の適正な動作を実現することができる。
また、本実施の形態では、少なくとも第１の容量素子２０５＿１を導電膜の間にゲート絶縁膜とは異なる絶縁膜を設けた構成としており、第１の容量素子２０５＿１と他の容量素子（ここでは、第２の容量素子２０５＿２〜第ｎの容量素子２０５＿ｎ）を同じ容量値とする場合、第１の容量素子２０５＿１と第２の容量素子は一般的に素子面積が異なる。通常、ゲート絶縁膜はゲート絶縁膜とは異なる絶縁膜より薄く、第１の容量素子２０５＿１は第２の容量素子２０５＿２より大きくなる。
なお、第１のダイオード１０４＿１〜第ｎのダイオード１０４＿ｎは、整流機能を有する素子であればよく、例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＭｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタ等で設けることができる。
次に、本実施の形態の半導体装置の昇圧回路の動作について図１を用いて簡単に説明する。
図１に示す昇圧回路はｎ個のダイオード１０４＿１〜１０４＿ｎと容量素子２０５＿１〜２０５＿ｎと、インバータ１０６から構成され、クロック信号を入力することにより、入力電圧をＶＩＮ、ダイオードの順方向電圧をＶＦとしたときに出力は（ＶＩＮ−ＶＦ）×ｎの電圧を得ることができるというものである。第２の入力端子部１０２から出力されたクロック信号が、容量素子２０５＿１、２０５＿３の一端へ入力される。また、第２の入力端子部１０２から出力され、インバータ１０６によって反転された信号が容量素子２０５＿２の一端へ入力される。ダイオード１０４＿２から見たアノードをＡ、カソードをＢとする。クロック信号およびその反転信号によりアノードＡおよびカソードＢにそれぞれ電荷が供給される。そしてアノードＡとカソードＢの電位差がダイオードの順方向電圧ＶＦを超えたときに電流が流れ、カソード側を昇圧する。このとき上昇する電圧は（ＶＩＮ−ＶＦ）となる。回路が直列に複数接続されている場合、一段進むたびに出力電圧が（ＶＩＮ−ＶＦ）分だけ上昇する。図１の場合はｎ段直列に接続されているため出力電圧は（ＶＩＮ−ＶＦ）×ｎ分上昇することになる。このようにして図１の回路は昇圧回路として働く。
次に、本発明の半導体装置の昇圧回路の具体的な構成について図２、図３を用いて説明する。なお、図２は半導体装置の昇圧回路の上面図の模式図であり、図３は図２におけるＡ１−Ａ２間及びＢ１−Ｂ２間の断面図の模式図である。図２、図３では、上記図１のダイオードをダイオード接続の薄膜トランジスタで設けた場合を示している。
図２、図３に示す半導体装置は、基板１１０上に絶縁膜１１１を介して島状に設けられた半導体膜１１３、１１４と当該半導体膜１１３、１１４の上方にゲート絶縁膜１１５を介して設けられた導電膜１１７、１１８と、ゲート絶縁膜１１５上に設けられた第１の導電膜２１８と、ゲート絶縁膜１１５と導電膜１１７、１１８を覆って設けられた絶縁膜１１９と、当該絶縁膜１１９上に設けられた導電膜１２０ａ、１２０ｂ、１２１ｂ及び第２の導電膜２３１とを有している。
半導体膜１１３は、導電膜１１７の下方に設けられたチャネル形成領域１１３ａと、チャネル形成領域１１３ａにより離間して設けられた不純物領域１１３ｂを有しており、離間して設けられた不純物領域１１３ｂに導電膜１２０ａ、１２０ｂが電気的に接続されている。また、離間して設けられた不純物領域１１３ｂをソース領域又はドレイン領域といい、導電膜１２０ａ、１２０ｂをソース電極又はドレイン電極ということがある。
半導体膜１１３、ゲート絶縁膜１１５及びゲート電極として機能する導電膜１１７から構成される薄膜トランジスタは、導電膜１１７とソース電極又はドレイン電極として機能する導電膜１２０ａとが電気的に接続されており、ダイオードとして機能する。また、導電膜１２０ａは図１における第１のダイオード１０４＿１の一方の電極に相当し、導電膜１２０ｂは第１のダイオード１０４＿１の他方の電極に相当する。
半導体膜１１４は、導電膜１１８の下方に設けられた領域１１４ａと、領域１１４ａにより離間して設けられた不純物領域１１４ｂを有しており、離間して設けられた不純物領域１１４ｂに導電膜１２１ｂが電気的に接続されている。また、離間して設けられた不純物領域１１４ｂは、半導体膜１１３のソース領域又はドレイン領域として機能する不純物領域１１３ｂと同時に設けられる。
また、半導体膜１１４において、領域１１４ａは半導体膜１１３のチャネル形成領域１１３ａと同様に形成される。従って、領域１１４ａとチャネル形成領域１１３ａに含まれる不純物元素は概略同一となっている。
なお、半導体膜１１４、ゲート絶縁膜１１５及び導電膜１１８から構成される薄膜トランジスタ型の容量素子は、離間して設けられた不純物領域１１４ｂに接続する導電膜１２１ｂが設けられている。また、半導体膜１１４は図１における第２の容量素子２０５＿２〜第ｎの容量素子２０５＿ｎの第２の電極に相当し、導電膜１１８は図１における第２の容量素子２０５＿２〜第ｎの容量素子２０５＿ｎの第１の電極に相当する。また、半導体膜１１４の不純物領域１１４ｂは、導電膜１２１ｂを介して第２の配線１０７ｂと電気的に接続されている。
また、第１の容量素子２０５＿１は、第１の導電膜２１８と絶縁膜１１９と第２の導電膜２３１で設けることができる。第１の導電膜２１８は、導電膜１１７、導電膜１１８と同一の材料で設け、第２の導電膜２３１は、導電膜１２０ａ、１２０ｂ、１２１ｂと同一の材料で設けることができる。
このように、容量素子の絶縁膜としてゲート絶縁膜を用いることにより容量素子の面積を小さくすることができるため、半導体装置の小型化を達成することができる。また、薄膜トランジスタ型の容量素子を用いる場合、一方の電極を集積回路に設けられたＴＦＴのチャネル形成領域を構成する半導体膜に対応する半導体膜で設けることによって、製造工程の簡略化やマスクの削減が可能となり、その結果低コスト化を実現することができる。また、２つの電極が導電膜で設けられた容量素子と、一方の電極が半導体膜で設けられた薄膜トランジスタ型の容量素子を組み合わせて設ける場合、少なくとも１段目の容量素子を２つの電極が導電膜で設けられた構成とすることによって、容量素子の面積の低減及び昇圧回路の適正な動作を実現することができる。
また、図２、図３では、容量素子において、不純物領域１１４ｂと電気的に接続する導電膜１２１ｂが導電膜１１８と重ならない場合を示したが、導電膜１２１ｂが導電膜１１８を覆うように設けてもよい（図４、図５参照）。このように設けた場合、容量が増えることによる面積の縮小化や特性の向上が得られる。なお、図４は半導体装置の昇圧回路の上面図の模式図であり、図５は図４におけるＡ１−Ａ２間及びＢ１−Ｂ２間の断面図の模式図である。
なお、本実施の形態で示した半導体装置の構成は、本明細書における他の実施の形態の半導体装置の構成と自由に組み合わせて実施することができる。
（実施の形態２）
（実施の形態２）
本実施の形態では、上記実施の形態で示した半導体装置の作製方法の一例に関して図６、図７を参照して説明する。
まず、基板１１０上に、下地となる絶縁膜１１１を形成する。基板１１０は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁膜を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板１１０であれば、その面積や形状に大きな制限はないため、基板１１０として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。また、高速な動作が必要とされる回路を設ける場合には、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いてもよい。また、基板１１０と絶縁膜１１１との間に、剥離層を用いれば、薄膜トランジスタを有する層を、導電膜等が形成された基板へ転置することができ、その結果、薄膜トランジスタに接続された導電膜と、転置先の基板上の導電膜との接続を簡便なものとすることができる。
絶縁膜１１１は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む層を形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。下地となる絶縁膜は単層または積層であってもよく、例えば、下地となる絶縁膜が２層構造の場合、１層目を窒化酸化珪素層で形成し、２層目を酸化窒化珪素層で形成する。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素層を形成し、２層目の絶縁膜として窒化酸化珪素層を形成し、３層目の絶縁膜として酸化窒化珪素層を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素層を形成し、２層目の絶縁膜として窒化酸化珪素層を形成し、３層目の絶縁膜として酸化窒化珪素層を形成するとよい。下地となる絶縁膜は、基板１１０からの不純物の侵入を防止するブロッキング膜として機能する。
次に、絶縁膜１１１上に非晶質半導体膜（例えば非晶質珪素を含む層）を形成する。非晶質半導体膜は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体膜をレーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等により結晶化して、結晶質半導体膜を形成する。その後、得られた結晶質半導体膜を所望の形状にパターニングして、結晶質半導体膜１１３、１１４を形成する（図６（Ａ）参照）。
結晶質半導体膜１１３、１１４の作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体膜１１３、１１４を形成する。レーザ結晶化法で結晶質半導体膜を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶を使ったレーザを用いる。
また、結晶化を助長する金属元素を用いて非晶質半導体膜の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体膜に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体膜上に、ゲッタリングサイトとして機能する非晶質半導体膜を形成するとよい。ゲッタリングサイトとなる非晶質半導体膜には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体膜中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体膜を除去する。そうすると、結晶質半導体膜中の金属元素の含有量を低減又は除去することができる。
次に、結晶質半導体膜１１３、１１４を覆うゲート絶縁膜１１５を形成する。ゲート絶縁膜１１５は、プラズマＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。
次に、ゲート絶縁膜１１５上に、第１の導電膜と第２の導電膜を積層して形成する（図６（Ｂ）参照）。第１の導電膜は、プラズマＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、プラズマＣＶＤ法やスパッタリング法等により、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル層とタングステン（Ｗ）層、窒化タングステン層とタングステン層、窒化モリブデン層とモリブデン（Ｍｏ）層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、第１の導電膜及び第２の導電膜にエッチング処理を行って、ゲート電極として機能する導電膜１１７、１１８と容量素子の第１の電極として機能する導電膜２１８を形成する（図６（Ｃ）参照）。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体膜１１３、１１４に、イオンドープ法又はイオン注入法により、Ｎ型またはＰ型の所望の不純物領域１１３ｂ、１１４ｂと、チャネル形成領域１１３ａ、領域１１４ａを形成する。例えば、Ｎ型を付与する場合、Ｎ型を付与する不純物元素として、１５族に属する元素を用いれば良い。例えばリン（Ｐ）、砒素（Ａｓ）を用いて不純物元素を添加し、Ｎ型の不純物領域を形成する。次に、Ｐ型を付与する場合、フォトリソグラフィ法によりレジストからなるマスクを形成して、所望の結晶質半導体膜に、Ｐ型を付与する不純物元素、例えばボロン（Ｂ）を添加して、Ｐ型不純物領域を形成する。
次に、ゲート絶縁膜１１５と導電膜１１７、１１８を覆うように、絶縁膜１１９を形成する。絶縁膜１１９は、スパッタ法、ＣＶＤ法、ＳＯＧ法、液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等で形成する。シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基とフルオロ基とを用いてもよい。また、ゲート絶縁膜と導電膜を覆う絶縁膜は単層または積層であってもよく、３層構造の場合、１層目の絶縁膜に酸化珪素を含む層を形成し、２層目の絶縁膜に樹脂を含む層を形成し、３層目の絶縁膜に窒化珪素を含む層を形成するとよい。
なお、絶縁膜１１９を形成する前、又は絶縁膜１１９のうちの１つ又は複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。
次に、フォトリソグラフィ法により絶縁膜１１９をエッチングして、不純物領域１１３ｂ、１１４ｂを露出させるコンタクトホールを形成する（図７（Ａ）参照）。続いて、コンタクトホールを充填するように、導電膜１５４を形成する（図７（Ｂ）参照）。
導電膜１５４は、プラズマＣＶＤ法やスパッタリング法等により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜１２０ａ〜１２１ｂは、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１２０ａ〜１２１ｂを形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
次に、導電膜１５４を選択的にエッチングすることによって、ソース電極又はドレイン電極として機能する導電膜１２０ａ、１２０ｂ、１２１ａ、１２１ｂと、容量素子の第２の電極として機能する導電膜２３１を形成する（図７（Ｃ）参照）。
以上の工程を経て、半導体膜１１３、ゲート絶縁膜となる絶縁膜１１５及びゲート電極となる導電膜１１７を有する薄膜トランジスタと、第１の電極となる導電膜２１８、絶縁膜１１９及び第２の電極となる導電膜２３１を有する容量素子と、第２の電極となる半導体膜１１４、絶縁膜１１５及び第１の電極となる導電膜１１８を有する薄膜トランジスタ型の容量素子を含む半導体装置が得られる。
本実施の形態で示すように、薄膜トランジスタと薄膜トランジスタ型の容量素子と２つの電極が導電膜から構成される容量素子を同一工程において作製することができる。
（実施の形態３）
（実施の形態３）
本実施の形態では、上記実施の形態で示した昇圧回路を内蔵したメモリを有し、無線で情報の送受信が可能な半導体装置（ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ ｓｙｓｔｅｍ）タグ、ＲＦタグ、ＩＤタグ、ＩＣタグ、無線タグ、電子タグ、無線チップともよばれる）の構成について、図面を参照して説明する。
本実施の形態で示す半導体装置は、非接触で外部の機器（リーダ／ライタ）と情報の送受信が可能であり、無電池で動作し、耐久性、耐候性に優れるなどの特徴を有する。このような半導体装置には機能向上のためにメモリを搭載することがしばしば行われている。
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは２通りの設け方があり、１つは複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合、もう１つは複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。
本実施の形態では、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を、図８を参照して説明する。
図８に示す半導体装置は、基板４００上にアンテナ回路４０１、クロック発生回路４０４、電源回路４０５、制御回路４１２、メモリ回路４１３を有する。アンテナ回路４０１はアンテナ４０２と共振容量４０３を有し、電源回路４０５は平滑化回路４０６と昇圧回路４０７を有する。さらに、平滑化回路４０６は交流信号を整流するダイオード４０８と平滑化容量４０９を有し、昇圧回路４０７は電圧を昇圧するためのダイオード群４１０と容量素子群４１１を有する。また、これらの回路以外にデータ変調／復調回路、センサーなどを有していてもよい。
メモリ回路にデータを書き込む動作を行うには、読み出し時に用いる電圧よりも電位が高い第２の電圧を加える必要がある。第２の電圧を生成する方法として、アンテナから受信した信号を平滑化した電圧（第１の電圧）を元に、昇圧回路を用いて昇圧する方法を用いることができる。特に、上記実施の形態で示した半導体装置の構成を適用することによって、回路面積の縮小化ができるため、半導体装置の小型化を実現することが可能となる。
なお、本実施の形態で示した半導体装置の構成は、本明細書における他の実施の形態の半導体装置の構成と自由に組み合わせて実施することができる。またメモリ回路には、ライトワンスメモリ、ＥＥＰＲＯＭ型メモリ、フラッシュメモリなどを用いてもよい。
（実施の形態４）
（実施の形態４）
本実施の形態では上記実施の形態で示した昇圧回路を内蔵した無線で充電可能なバッテリー（ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）バッテリー）の構成について、図９を用いて説明する。ＲＦバッテリー（無線周波数による非接触電池）は、対象物を非接触で充電でき、かつ持ち運びに優れるなどの特徴を有する。
図９に示すように、ＲＦバッテリーは、第２のアンテナ回路５０２、共振容量５０３、整流回路の容量５０４、平滑化容量５０７、バッテリー用の容量５１０、交流信号を整流するダイオード５０５、５０６、逆流防止のダイオード５０９、レギュレータ回路５０８、昇圧回路５１１を有する。これらの回路以外にセンサーなどを有していてもよい。
次に、図９を用いてＲＦバッテリーの動作を説明する。
電源５００から出力された電力が第１のアンテナ回路５０１を介して発振され、ＲＦバッテリーの第２のアンテナ回路５０２で受信される。次に、受信した電波の共振を共振容量５０３を用いて特定の周波数に合わせる。その後、容量５０４、及び第１のダイオード５０５と第２のダイオード５０６を用いて整流する。そして、平滑化容量５０７によって波形が平滑化された後、レギュレータを介して容量５１０に充電される。
ＲＦバッテリーは充電される際、電源電圧（例えば２Ｖ）があるしきい値を超えなければ充電されない。したがって、しきい値電圧以下の電圧が入力された際、その電力は充電されないという問題がある。従って、ＲＦバッテリーに、昇圧回路５１１をレギュレータの後段、もしくはレギュレータとは同一回路上の異なる場所に設けることにより、しきい値電圧以下の電圧が入力された場合でも、電力を蓄えることが可能となる。
なお、本実施の形態で示した半導体装置の構成は、本明細書における他の実施の形態の半導体装置の構成と自由に組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、上記実施の形態で示した無線で情報の送受信が可能である半導体装置の利用形態の一例について説明する。本発明の半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１０を用いて説明する。
本実施の形態では、上記実施の形態で示した無線で情報の送受信が可能である半導体装置の利用形態の一例について説明する。本発明の半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１０を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１０（Ａ））。証書類とは、運転免許証、住民票等を指す（図１０（Ｂ））。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１０（Ｃ））。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１０（Ｄ））。書籍類とは、書物、本等を指す（図１０（Ｅ））。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１０（Ｆ））。乗物類とは、自転車等の車両、船舶等を指す（図１０（Ｇ））。身の回り品とは、鞄、眼鏡等を指す（図１０（Ｈ））。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置８０を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置８０を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置８０を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置８０の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。特に、上記実施の形態で示した半導体装置を用いることによって、半導体装置の小型化を実現することができるため、これらの物品に当該半導体装置が目立たないように設けることができる。
本実施の形態で示した半導体装置の作製方法は、本明細書に記載した他の実施の形態の半導体装置に適用することができる。
８０ 半導体装置
１０１ 入力端子部
１０２ 入力端子部
１０３ 出力端子部
１０４ ダイオード
１０５ 容量素子
１０６ インバータ
１１０ 基板
１１１ 絶縁膜
１１３ 半導体膜
１１４ 半導体膜
１１５ 絶縁膜
１１７ 導電膜
１１８ 導電膜
１１９ 絶縁膜
１５４ 導電膜
２０５ 容量素子
２１８ 導電膜
２３１ 導電膜
４００ 基板
４０１ アンテナ回路
４０２ アンテナ
４０３ 共振容量
４０４ クロック発生回路
４０５ 電源回路
４０６ 平滑化回路
４０７ 昇圧回路
４０８ ダイオード
４０９ 平滑化容量
４１０ ダイオード群
４１１ 容量素子群
４１２ 制御回路
４１３ メモリ回路
５００ 電源
５０１ アンテナ回路
５０２ アンテナ回路
５０３ 共振容量
５０４ 容量
５０５ ダイオード
５０６ ダイオード
５０７ 平滑化容量
５０８ レギュレータ回路
５０９ ダイオード
５１０ 容量
５１１ 昇圧回路
１０７ａ 配線
１０７ｂ 配線
１１３ａ チャネル形成領域
１１３ｂ 不純物領域
１１４ａ 領域
１１４ｂ 不純物領域
１２０ａ 導電膜
１２０ｂ 導電膜
１２１ａ 導電膜
１２１ｂ 導電膜
１０１ 入力端子部
１０２ 入力端子部
１０３ 出力端子部
１０４ ダイオード
１０５ 容量素子
１０６ インバータ
１１０ 基板
１１１ 絶縁膜
１１３ 半導体膜
１１４ 半導体膜
１１５ 絶縁膜
１１７ 導電膜
１１８ 導電膜
１１９ 絶縁膜
１５４ 導電膜
２０５ 容量素子
２１８ 導電膜
２３１ 導電膜
４００ 基板
４０１ アンテナ回路
４０２ アンテナ
４０３ 共振容量
４０４ クロック発生回路
４０５ 電源回路
４０６ 平滑化回路
４０７ 昇圧回路
４０８ ダイオード
４０９ 平滑化容量
４１０ ダイオード群
４１１ 容量素子群
４１２ 制御回路
４１３ メモリ回路
５００ 電源
５０１ アンテナ回路
５０２ アンテナ回路
５０３ 共振容量
５０４ 容量
５０５ ダイオード
５０６ ダイオード
５０７ 平滑化容量
５０８ レギュレータ回路
５０９ ダイオード
５１０ 容量
５１１ 昇圧回路
１０７ａ 配線
１０７ｂ 配線
１１３ａ チャネル形成領域
１１３ｂ 不純物領域
１１４ａ 領域
１１４ｂ 不純物領域
１２０ａ 導電膜
１２０ｂ 導電膜
１２１ａ 導電膜
１２１ｂ 導電膜
Claims (7)
- 直列に接続され、第１の入力端子部から出力端子部へ整流作用を示す複数の整流素子と、
第２の入力端子部に接続され、互いに反転する信号が入力される第１の配線及び第２の配線と、
それぞれ第１の電極、絶縁膜及び第２の電極を有する複数の容量素子とから構成される昇圧回路を有し、
前記第１の電極は、前記複数の整流素子において、隣接して設けられた一方の整流素子の出力部及び他方の整流素子の入力部に接続され、
前記第２の電極は、前記第１の配線又は前記第２の配線に接続されており、
前記複数の容量素子は、前記第１の電極及び前記第２の電極が導電膜で設けられた容量素子と、少なくとも前記第２の電極が半導体膜で設けられた容量素子とを有し、
前記複数の容量素子において、少なくとも１段目の容量素子は前記第１の電極及び前記第２の電極が導電膜で設けられた容量素子であることを特徴とする半導体装置。 - 請求項１において、
前記第１の電極が半導体膜で設けられた容量素子を構成する絶縁膜は、前記１段目の容量素子を構成する絶縁膜より膜厚が小さいことを特徴とする半導体装置。 - 請求項１又は請求項２において、
前記整流素子は、ダイオード接続の薄膜トランジスタであり、
前記薄膜トランジスタのゲート電極と、前記１段目の容量素子の第１の電極と、前記第２の電極が半導体膜で設けられた容量素子の第１の電極とが同一の材料で設けられていることを特徴とする半導体装置。 - 直列に接続され、第１の入力端子部から出力端子部へ整流作用を示す第１の整流素子、第２の整流素子及び第３の整流素子を少なくとも含む複数の整流素子と、
第２の入力部に接続された第１の配線及び第２の配線と、
１段目に設けられる第１の容量素子と２段目に設けられる第２の容量素子とを具備する複数の容量素子とから構成される昇圧回路を有し、
前記複数の容量素子は、第１の電極及び第２の電極が導電膜で設けられた容量素子と、少なくとも第２の電極が半導体膜で設けられた容量素子とを有し、
前記第１の容量素子の第１の電極は前記第１の整流素子の出力部と前記第２の整流素子の入力部に接続され、前記第１の容量素子の第２の電極は前記第１の配線に接続され、
前記第２の容量素子の第１の電極は前記第２の整流素子の出力部と前記第３の整流素子の入力部に接続され、前記第２の容量素子の第２の電極は前記第２の配線に接続され、
少なくとも第１の容量素子は、第１の電極及び第２の電極が導電膜で設けられた容量素子であることを特徴とする半導体装置。 - 請求項４において、
前記第２の容量素子は、前記第２の電極が半導体膜で設けられた容量素子であることを特徴とする半導体装置。 - 請求項４又は請求項５において、
前記第１の整流素子、前記第２の整流素子及び前記第３の整流素子は、ダイオード接続の薄膜トランジスタであることを特徴とする半導体装置。 - 請求項６において、
前記薄膜トランジスタのゲート電極と、前記第１の容量素子の第１の電極と、前記第２の電極が半導体膜で設けられた容量素子の第１の電極とが同一の材料で設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007323056A JP5179849B2 (ja) | 2006-12-28 | 2007-12-14 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006354427 | 2006-12-28 | ||
| JP2006354427 | 2006-12-28 | ||
| JP2007323056A JP5179849B2 (ja) | 2006-12-28 | 2007-12-14 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013002607A Division JP5492313B2 (ja) | 2006-12-28 | 2013-01-10 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008182206A true JP2008182206A (ja) | 2008-08-07 |
| JP2008182206A5 JP2008182206A5 (ja) | 2011-01-20 |
| JP5179849B2 JP5179849B2 (ja) | 2013-04-10 |
Family
ID=39725842
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007323056A Expired - Fee Related JP5179849B2 (ja) | 2006-12-28 | 2007-12-14 | 半導体装置 |
| JP2013002607A Expired - Fee Related JP5492313B2 (ja) | 2006-12-28 | 2013-01-10 | 半導体装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013002607A Expired - Fee Related JP5492313B2 (ja) | 2006-12-28 | 2013-01-10 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8013665B2 (ja) |
| JP (2) | JP5179849B2 (ja) |
| KR (1) | KR101385066B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012023177A (ja) * | 2010-07-14 | 2012-02-02 | Renesas Electronics Corp | チャージポンプ回路、不揮発性メモリ、データ処理装置、及びマイクロコンピュータ応用システム |
| JP2015167243A (ja) * | 2009-02-09 | 2015-09-24 | 三菱電機株式会社 | 半導体装置 |
| JP2019102484A (ja) * | 2017-11-28 | 2019-06-24 | 富士通株式会社 | 化合物半導体装置及びその製造方法、並びに受信装置及び発電装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5361176B2 (ja) * | 2006-12-13 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8476964B1 (en) * | 2012-05-17 | 2013-07-02 | Emerson Electric Co. | Obtaining elevated output voltages from charge pump circuits |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283667A (ja) * | 1993-03-26 | 1994-10-07 | Toshiba Corp | 高電圧発生回路 |
| JPH07154964A (ja) * | 1993-08-11 | 1995-06-16 | Advanced Micro Devices Inc | 低電圧チャージポンプ |
| JPH09275189A (ja) * | 1996-04-04 | 1997-10-21 | Sony Corp | 半導体装置及びその製造方法 |
| JP2003297936A (ja) * | 2002-04-02 | 2003-10-17 | Rohm Co Ltd | 昇圧回路を備えた半導体装置 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4591738A (en) * | 1983-10-27 | 1986-05-27 | International Business Machines Corporation | Charge pumping circuit |
| JPH0473960A (ja) * | 1990-07-16 | 1992-03-09 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JPH0595082A (ja) * | 1991-10-01 | 1993-04-16 | Matsushita Electron Corp | 半導体装置 |
| US5303395A (en) * | 1991-11-06 | 1994-04-12 | Mitsubishi Consumer Electronics America, Inc. | Power control with a constant gain amplifier for portable radio transceivers |
| JPH06334119A (ja) * | 1993-02-17 | 1994-12-02 | Seiko Instr Inc | 昇圧用半導体集積回路及びその半導体集積回路を用いた電子機器 |
| JPH09266281A (ja) * | 1996-03-28 | 1997-10-07 | Sony Corp | 昇圧回路 |
| JP3394133B2 (ja) * | 1996-06-12 | 2003-04-07 | 沖電気工業株式会社 | 昇圧回路 |
| US5999425A (en) * | 1998-01-15 | 1999-12-07 | Cypress Semiconductor Corp. | Charge pump architecture for integrated circuit |
| US6522582B1 (en) * | 1999-03-05 | 2003-02-18 | Xilinx, Inc. | Non-volatile memory array using gate breakdown structures |
| JP3614747B2 (ja) * | 2000-03-07 | 2005-01-26 | Ｎｅｃエレクトロニクス株式会社 | 昇圧回路、それを搭載したｉｃカード及びそれを搭載した電子機器 |
| JP2002064148A (ja) * | 2000-08-17 | 2002-02-28 | Hitachi Ltd | 半導体集積回路装置 |
| JP2002217304A (ja) * | 2000-11-17 | 2002-08-02 | Rohm Co Ltd | 半導体装置 |
| JP4730638B2 (ja) * | 2001-08-09 | 2011-07-20 | 株式会社デンソー | 半導体装置 |
| US6888399B2 (en) * | 2002-02-08 | 2005-05-03 | Rohm Co., Ltd. | Semiconductor device equipped with a voltage step-up circuit |
| JP4110792B2 (ja) * | 2002-02-20 | 2008-07-02 | 日本電気株式会社 | 容量素子及び容量素子を用いた半導体集積回路 |
| US6845140B2 (en) * | 2002-06-15 | 2005-01-18 | Samsung Electronics Co., Ltd. | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register |
| JP2004146082A (ja) * | 2002-10-21 | 2004-05-20 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| CN100437666C (zh) * | 2003-05-12 | 2008-11-26 | 国际商业机器公司 | 有源矩阵显示板的检验设备、方法和有源矩阵有机发光二极管显示板的制造方法 |
| US7494066B2 (en) * | 2003-12-19 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4565847B2 (ja) * | 2004-01-14 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7256642B2 (en) * | 2004-03-19 | 2007-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Booster circuit, semiconductor device, and electronic apparatus |
| JP3972916B2 (ja) * | 2004-04-08 | 2007-09-05 | セイコーエプソン株式会社 | 昇圧回路及び半導体集積回路 |
| JP4549889B2 (ja) * | 2004-05-24 | 2010-09-22 | 三星モバイルディスプレイ株式會社 | キャパシタ及びこれを利用する発光表示装置 |
| US7804203B2 (en) | 2004-09-09 | 2010-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| KR100636508B1 (ko) * | 2004-11-11 | 2006-10-18 | 삼성에스디아이 주식회사 | 차지펌프 회로와 이를 이용한 직류 변환장치 |
| US8736534B2 (en) * | 2005-07-14 | 2014-05-27 | Sharp Kabushiki Kaisha | Active matrix liquid crystal display device and method of driving the same |
| JP4912121B2 (ja) * | 2006-02-23 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路 |
| JP5324161B2 (ja) * | 2007-08-30 | 2013-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5665299B2 (ja) * | 2008-10-31 | 2015-02-04 | 三菱電機株式会社 | シフトレジスタ回路 |
| JP5188382B2 (ja) * | 2008-12-25 | 2013-04-24 | 三菱電機株式会社 | シフトレジスタ回路 |
-
2007
- 2007-12-14 JP JP2007323056A patent/JP5179849B2/ja not_active Expired - Fee Related
- 2007-12-17 US US11/957,560 patent/US8013665B2/en not_active Expired - Fee Related
- 2007-12-26 KR KR1020070137351A patent/KR101385066B1/ko active IP Right Grant
-
2011
- 2011-09-02 US US13/224,360 patent/US8274323B2/en active Active
-
2013
- 2013-01-10 JP JP2013002607A patent/JP5492313B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06283667A (ja) * | 1993-03-26 | 1994-10-07 | Toshiba Corp | 高電圧発生回路 |
| JPH07154964A (ja) * | 1993-08-11 | 1995-06-16 | Advanced Micro Devices Inc | 低電圧チャージポンプ |
| JPH09275189A (ja) * | 1996-04-04 | 1997-10-21 | Sony Corp | 半導体装置及びその製造方法 |
| JP2003297936A (ja) * | 2002-04-02 | 2003-10-17 | Rohm Co Ltd | 昇圧回路を備えた半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015167243A (ja) * | 2009-02-09 | 2015-09-24 | 三菱電機株式会社 | 半導体装置 |
| JP2017076816A (ja) * | 2009-02-09 | 2017-04-20 | 三菱電機株式会社 | 半導体装置 |
| JP2012023177A (ja) * | 2010-07-14 | 2012-02-02 | Renesas Electronics Corp | チャージポンプ回路、不揮発性メモリ、データ処理装置、及びマイクロコンピュータ応用システム |
| JP2019102484A (ja) * | 2017-11-28 | 2019-06-24 | 富士通株式会社 | 化合物半導体装置及びその製造方法、並びに受信装置及び発電装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8013665B2 (en) | 2011-09-06 |
| JP5492313B2 (ja) | 2014-05-14 |
| US8274323B2 (en) | 2012-09-25 |
| US20120081935A1 (en) | 2012-04-05 |
| KR101385066B1 (ko) | 2014-04-14 |
| US20080273357A1 (en) | 2008-11-06 |
| JP5179849B2 (ja) | 2013-04-10 |
| JP2013110428A (ja) | 2013-06-06 |
| KR20080063116A (ko) | 2008-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9123581B2 (en) | Semiconductor device | |
| US7994000B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR101233421B1 (ko) | 반도체 장치 | |
| JP5389582B2 (ja) | 半導体装置 | |
| TW201025551A (en) | Semiconductor memory device and semiconductor device | |
| JP5492313B2 (ja) | 半導体装置 | |
| JP2013254967A (ja) | 半導体装置 | |
| CN1870276B (zh) | 半导体器件及其制造方法 | |
| JP2009009558A (ja) | 半導体装置及び当該半導体装置を具備するｉｃラベル、ｉｃタグ、ｉｃカード | |
| JP5111094B2 (ja) | 半導体装置 | |
| JP5038080B2 (ja) | 半導体装置及び電子機器 | |
| JP5027470B2 (ja) | 記憶装置 | |
| JP5137424B2 (ja) | 半導体装置及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101130 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121226 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130110 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5179849 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160118 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |