JP2008181702A - Battery pack, battery protection module, and manufacturing method of base board for battery protection module - Google Patents
Battery pack, battery protection module, and manufacturing method of base board for battery protection module Download PDFInfo
- Publication number
- JP2008181702A JP2008181702A JP2007012781A JP2007012781A JP2008181702A JP 2008181702 A JP2008181702 A JP 2008181702A JP 2007012781 A JP2007012781 A JP 2007012781A JP 2007012781 A JP2007012781 A JP 2007012781A JP 2008181702 A JP2008181702 A JP 2008181702A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrolytic plating
- battery protection
- protection module
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
- H01M50/50—Current conducting connections for cells or batteries
- H01M50/572—Means for preventing undesired use or discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
- H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
- H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
- H01M10/4257—Smart batteries, e.g. electronic circuits inside the housing of the cells or batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
- H01M50/20—Mountings; Secondary casings or frames; Racks, modules or packs; Suspension devices; Shock absorbers; Transport or carrying devices; Holders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M2220/00—Batteries for particular applications
- H01M2220/30—Batteries in portable systems, e.g. mobile phone, laptop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Connection Of Batteries Or Terminals (AREA)
- Battery Mounting, Suspending (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、電池パック及び電池パックに収容される電池保護モジュール及び電池保護モジュール用基板の製造方法に関する。 The present invention relates to a battery pack, a battery protection module housed in the battery pack, and a method for manufacturing a battery protection module substrate.
従来から、携帯電話等に使用されるリチウム電池パックの電池保護モジュールが知られている(例えば、特許文献1参照)。 Conventionally, a battery protection module of a lithium battery pack used for a mobile phone or the like is known (see, for example, Patent Document 1).
かかる電池保護モジュールは、一般的にはCOB(Chip On Board)構造であり、その回路基板の表面に、リチウム電池の出力端子や、テスト用の端子が設けられている。このような回路基板の表面に設けられた端子は、銅等の腐食し易い金属が用いられることが多く、端子を亜硫酸ガスや硫化水素等の腐食ガスから保護するため、金メッキが施されていることが多い。 Such a battery protection module generally has a COB (Chip On Board) structure, and an output terminal of a lithium battery and a test terminal are provided on the surface of the circuit board. The terminal provided on the surface of such a circuit board is often made of a corrosive metal such as copper, and is gold-plated to protect the terminal from a corrosive gas such as sulfurous acid gas or hydrogen sulfide. There are many cases.
かかる金メッキは、一般的には電解メッキにより行われる。図10は、一般的な電解メッキ装置60と被メッキ対象となる基板wを示した図である。図10(a)は、被メッキ対象となる個々の基板wを示している。図10(a)において、基板wは、その表面にパッド10を備え、隣接する個々の基板wのパッド10同士を接続するための電気メッキ線20を更に備えている。
Such gold plating is generally performed by electrolytic plating. FIG. 10 is a diagram showing a general
図10(b)は、電解メッキ装置60により、基板wの集合基板Wが金メッキされている状態を示している。電解メッキ装置60は、メッキ槽61、カソード電極62、アノード電極63、基板保持治具64を備えており、メッキ槽61の中には、金メッキ液66が収容されている。基板wは、電解メッキ線20により隣接する基板wと電気的に接続された集合基板Wの状態で、基板保持治具64に保持されて金メッキ液66に浸漬される。そして、電源65に接続されたカソード電極62から負電圧が印加され、アノード電極63からは正電圧が印加される。そして、金メッキ液66中の金イオンAu+が、負電圧が印加されている基板Wの方に吸引されて移動し、パッド10の上に金メッキによる保護金属膜が形成される。
FIG. 10B shows a state where the collective substrate W of the substrates w is gold-plated by the
図11は、従来技術の電池保護モジュール用の基板を示した図である。図11(a)は、個々の基板wを示した図である。基板w上には、正出力端子パッド11と、負出力端子パッド12と、VDDテスト端子パッド13とVSSテスト端子パッド14が設けられている。また、正出力端子パッド11は電解メッキ線21、負出力端子パッド12は電解メッキ線22、VDDテスト端子パッド13は電解メッキ線23、VSSテスト端子パッド14は電解メッキ線24を各々備えている。
FIG. 11 is a diagram showing a substrate for a battery protection module of the prior art. FIG. 11A is a diagram showing individual substrates w. A positive
正出力端子パッド11及び負出力端子パッド12は、リチウム電池パックの対応する出力端子に各々接続されたものであり、外部との接続端子の役割を果たす。一方、VDDテスト端子パッド13及びVSSテスト端子パッド14は、図示しないが、通常基板wの裏面に備えられている電池保護IC(Integrated Circuit、集積回路)の動作について、電池パック製造業者等がテスト等を行うための端子であり、保護モジュールの出荷時には、シール等で覆われて隠される。電解メッキ線21、22、23、24は、接続された各々の端子パッド11、12、13、14に、電流を通電するための接続線である。例えば、上述の図10(b)に示したカソード電極62から、電解メッキ線21、22、23、24を介して端子パッド11、12、13、14に負電圧が印加される。
The positive
図11(b)は、隣接する基板wが電解メッキ線21、22、23、24により接続されて、集合基板Wをなした状態を示した図である。図11(b)においては、隣接する2つの基板w1、w2しか示していないが、基板wが同様に更に隣接して接続され、集合基板Wを構成してよい。このように、個々の基板wは、各々の電解メッキ線21、22、23、24により隣接する基板w同士を接続して通電可能な状態とし、集合基板Wの状態でバッチ処理され、金メッキ処理が施される。そして、集合基板Wを金メッキ処理した後、スクライブライン25に沿って基板Wの基材と、電解メッキ線21、22、23、24とを切断して個々の基板wに分割する。これにより、集合基板Wを1回金メッキ処理することにより、金メッキされた端子が形成された基板wを複数得ることができ、全体のスループットを向上させることができる。
しかしながら、上述の従来技術の構成では、集合基板Wを金メッキ処理してから個々の基板wに分割するため、基板wの端部側面は、金メッキされない銅等の金属が多数露出してしまう。従って、基板wの端子に静電気が侵入する経路や、腐食ガスからの影響を受け易い部分が多数存在することになる。 However, in the configuration of the above-described prior art, since the aggregate substrate W is gold-plated and then divided into individual substrates w, a large number of metals such as copper that are not gold-plated are exposed on the side surfaces of the end portions of the substrate w. Therefore, there are many paths through which static electricity enters the terminals of the substrate w and portions that are easily affected by corrosive gas.
図12は、従来技術の基板wの端子側の表面の図である。図12に示すように、基板wの正出力端子31、負出力端子32、テスト用端子VDD33及びテスト端子VSS34の各々が電解メッキ線21、22、23、24を備えると、電解メッキ線は1つの端子パッドに対して上下2つずつ存在するので、合計で8つ基板wの端部に露出して存在することになる。従って、静電気が基板w上に設けられた出力端子31、32及びテスト端子33、34に侵入する経路がメッキ線21、22、23、24により多数構成されてしまい、基板wの構成上、各端子が静電気や腐食ガス等の外部の影響を受け易いという問題があった。
FIG. 12 is a diagram of the surface on the terminal side of the substrate w of the prior art. As shown in FIG. 12, when each of the
図13は、従来の基板wが電池保護モジュール70に適用され、電池パック80に収容された状態を示した図である。図13において、電池保護モジュール70の表面には、負出力端子32及びテスト端子VDD33が形成されている。なお、説明の容易のために、他の端子は省略してある。
FIG. 13 is a view showing a state in which the conventional substrate w is applied to the
図13において、静電気の端子への侵入経路となる電解メッキ線22、22a、23、23aは4つ存在するが、静電気が負の出力端子32に侵入したときに、静電気は負出力端子32に留まらずに、電池パック80と電池保護モジュール70との間の空間を移動し、例えば電解メッキ線23aを通じて、テスト端子VDD33に侵入する場合がある。このような現象は、ESD(Electro−Static Discharage、静電気放電)評価により確認されており、静電気を打ち込んだ場所とは別の場所に静電気が飛び込む現象が発生することがある。多くの場合、静電気は電池パック80と電池保護モジュール70との間の空間を移動していると考えられている。従って、図13に示した従来技術の構成では、負の出力端子32に飛び込んだ静電気が、電解メッキ線22aから電池パック80と電池保護モジュール70との間の空間を移動し、電解メッキ線23aを通じてテスト端子VDD33に侵入するおそれがある。
In FIG. 13, there are four
次に、図14を用いて、このような静電気の侵入が引き起こす問題点について説明する。図14は、一般的な電池保護モジュール70の回路図である。電池保護モジュール70は、正出力端子31と負出力端子32を備え、リチウム蓄電池(図示せず)の正電極81と負電極82と各々接続されている。正出力端子31及び負出力端子32は、今まで説明したように、電池保護モジュール70の表面に設けられ、外部の充電器(図示せず)と接触し、リチウム蓄電池の充電を行う。また、電池保護モジュール70は、電池保護IC71を備え、ここに電池保護回路が収容されている。そして、電池保護IC71のVDD端子及びVSS端子には、電池保護モジュール70の表面に設けられたテスト端子VDD33及びテスト端子VSS34が接続され、電池保護IC71の動作テストが外部から可能なように構成されている。また、電池保護モジュール70の正出力端子31又はリチウム蓄電池の正電極81とテスト端子VDD33との間には、抵抗R1が接続され、テスト端子VDD33とテスト端子VSS34との間には、コンデンサC1が接続されている。また、電池保護IC71のDO端子とリチウム蓄電池の負電極82との間には、MOSトランジスタM1とD1が接続され、電池保護IC71のCO端子と電池保護モジュール70の負出力端子32との間には、MOSトランジスタM2とダイオードD2が接続されている。更に、電池保護IC71のV−端子と電池保護モジュール70の負出力端子32との間には、抵抗R2が接続されている。
Next, a problem caused by such intrusion of static electricity will be described with reference to FIG. FIG. 14 is a circuit diagram of a general
このような構成において、各端子に静電気が侵入した場合について考える。リチウム蓄電池の負電極82は、電池のGND端子(接地端子)に接続されているため、静電気が印加されても、接地端子に抜けるので問題は生じない。同様に、電池保護モジュール70の負の出力端子32は電池保護モジュール70のセットGND端子(接地端子)に接続されているため、これも静電気が印加されても問題は生じない。また、テスト端子VSS34も、リチウム蓄電池の電池GND端子に接続されているため、これも静電気が印加されても問題は生じない。更に、電池保護モジュール70の正の出力端子31及びリチウム蓄電池の正電極81に静電気が印加された場合は、電池保護IC71のVDD端子に入力する前に、抵抗R1で静電気が減衰するので、ESD耐性は比較的高く、問題が生じるおそれは比較的小さい。
Consider a case where static electricity enters each terminal in such a configuration. Since the
しかし、テスト端子VDD33に静電気が印加された場合には、接続点の上部には抵抗R1が設けられ、下部にはコンデンサC1が設けられているので、静電気は上部にも下部にも抜け難くなっている。しかも、テスト端子VDD33には電池保護ICのVDD端子が直接接続されているので、印加された静電気はそちらに流れ込み、電池保護IC71に悪影響を及ぼし、時には電池保護IC71を破壊してしまうという問題を生ずる。このように、一般的な電池保護モジュール70の電池保護IC71は、テスト端子VDD33に印加される静電気に対して、無防備な状態となっている。
However, when static electricity is applied to the test terminal VDD33, the resistor R1 is provided above the connection point, and the capacitor C1 is provided below the connection point. ing. In addition, since the VDD terminal of the battery protection IC is directly connected to the test terminal VDD33, the applied static electricity flows there, adversely affects the
そこで、本発明は、例えば上述のテスト端子VDDのような、静電気電気耐性が弱い端子を静電気から保護するとともに、腐食ガス等の外部からの影響にも耐性の強い電池パック及び電池保護モジュール及び電池保護モジュール用の基板を提供することを目的とする。 Accordingly, the present invention protects a terminal having weak electrostatic resistance, such as the above-described test terminal VDD, from static electricity, and also has a battery pack, a battery protection module, and a battery that are resistant to external influences such as corrosive gas. An object is to provide a substrate for a protection module.
上記目的を達成するため、第1の発明に係る電池保護モジュール(70)は、基板(w)の表面に複数のパッド(11、12、13、14)が設けられ、該複数のパッドが電解メッキ線(20、22、24)により通電されて電解メッキされることにより端子(31、32、33、34)を形成する電池保護モジュール(70)であって、
前記複数の端子(31、32、33、34)のうち、少なくとも1つの端子(33)は、前記電解メッキ後に、前記電解メッキ線(20)との接続(50、51、53、54)が前記基板内で穴(40)により切断されて絶縁されたことを特徴とする。これにより、静電気から保護したい端子について、基板の端部に設けられた電解メッキ線からの静電気の印加を防止することができ、静電気耐性の強い電池保護モジュールとすることができる。
In order to achieve the above object, the battery protection module (70) according to the first invention is provided with a plurality of pads (11, 12, 13, 14) on the surface of the substrate (w), and the plurality of pads are electrolyzed. A battery protection module (70) for forming terminals (31, 32, 33, 34) by being energized by plating wires (20, 22, 24) and electrolytically plating,
Among the plurality of terminals (31, 32, 33, 34), at least one terminal (33) has a connection (50, 51, 53, 54) with the electrolytic plating wire (20) after the electrolytic plating. It is cut and insulated by a hole (40) in the substrate. Thereby, about the terminal which wants to protect from static electricity, the application of the static electricity from the electrolytic plating wire provided in the edge part of a board | substrate can be prevented, and it can be set as a battery protection module with strong static electricity tolerance.
第2の発明は、第1の発明に係る電池保護用モジュール(70)において、
前記穴(40)は、複数の端子(31、33、34)と前記電解メッキ線(20)との接続の集合点(57)に設けられたことを特徴とする。これにより、複数の端子が電解メッキ線と基板内で接続された配線構造の場合にも、集合点に穴を設けることにより、少ない穴で多くの端子の静電気耐性を高める構成とすることができる。
According to a second invention, in the battery protection module (70) according to the first invention,
The hole (40) is provided at a connection point (57) of the connection between the plurality of terminals (31, 33, 34) and the electrolytic plating wire (20). Thereby, even in the case of a wiring structure in which a plurality of terminals are connected to the electrolytic plating wire in the substrate, it is possible to provide a configuration in which the electrostatic resistance of many terminals is increased with a small number of holes by providing holes at the gathering points. .
第3の発明は、第1又は第2の発明に係る電池保護用モジュール(70a)において、
前記穴(40)には、樹脂(41)が充填されていることを特徴とする。これにより、静電気耐性を更に高めることができるとともに、穴の断面に露出した金属部分の腐食ガスによる腐食を防止することができる。
3rd invention is the module for battery protection (70a) based on 1st or 2nd invention,
The hole (40) is filled with a resin (41). As a result, the electrostatic resistance can be further increased, and the corrosion of the metal portion exposed in the cross section of the hole due to the corrosive gas can be prevented.
第4の発明は、第1〜3の発明に係る電池保護用モジュール(70b)において、
前記穴(40)の周囲には、接地配線(42)が設けられていることを特徴とする。これにより、静電気からの保護対象となっている端子について、静電気が周辺を移動してもこれを接地配線に誘導して逃がすことができ、静電気からの悪影響をより効果的に防ぐことができる。
A fourth invention provides the battery protection module (70b) according to the first to third inventions,
A ground wiring (42) is provided around the hole (40). As a result, even if the static electricity moves around the terminals that are to be protected from static electricity, the static electricity can be guided to the ground wiring and escaped, and adverse effects from static electricity can be prevented more effectively.
第5の発明は、第1〜4の発明に係る電池保護用モジュールを搭載したことを特徴とする電池パックであって、電池パックの端子となる電池保護モジュールの端子を静電気や腐食ガスの影響から保護することが可能な電池パックとすることができる。 A fifth invention is a battery pack including the battery protection module according to any of the first to fourth inventions, wherein the terminals of the battery protection module serving as the terminals of the battery pack are affected by static electricity or corrosive gas. It can be set as the battery pack which can be protected from.
第6の発明に係る基板(w)の製造方法は、表面に複数のパッド(11、12、13、14)が設けられた個々の基板(w)を電解メッキ線(20、22、24)により接続した集合基板(W)から、個々の基板(w)を製造する製造方法であって、
前記複数のパッド(11、12、13、14)のうち、少なくとも1つのパッド(31、32、34)が前記電解メッキ線(20、22、24)と直接的に接続され、他のパッド(33)は前記個々の基板(w)内に設けられた接続配線(50、51、53、54)により前記電解メッキ線(20)に接続された前記集合基板を用意する工程と、
前記集合基板(W)をメッキ液(66)に浸し、前記電解メッキ線(20、21、22、24)に電圧を印加して電解メッキを行い、前記複数のパッド上(11、12、13、14)に保護金属膜を成膜して端子(31、32、33、34)を形成する工程と、
前記集合基板の前記電解メッキ線(20、22、24)を切断することにより、個々の基板(w)に分割する工程と、
前記基板内に設けられた前記接続配線(50、51、53、54)に穴を開けて切断することにより、電気的接続を絶縁する工程と、を有することを特徴とする。これにより、集合基板を分割しても、電解メッキ線が基板の端部に設けられていない端子を有する基板を製造することができ、静電気や腐食ガスの影響から保護することが可能な端子構成の基板を製造することができる。
In the method for manufacturing a substrate (w) according to the sixth aspect of the invention, an individual substrate (w) having a plurality of pads (11, 12, 13, 14) provided on the surface thereof is electroplated (20, 22, 24). A manufacturing method for manufacturing individual substrates (w) from the aggregate substrate (W) connected by
Among the plurality of pads (11, 12, 13, 14), at least one pad (31, 32, 34) is directly connected to the electrolytic plating wire (20, 22, 24), and the other pads ( 33) preparing the collective substrate connected to the electrolytic plating wire (20) by connection wiring (50, 51, 53, 54) provided in the individual substrate (w);
The collective substrate (W) is immersed in a plating solution (66), a voltage is applied to the electrolytic plating wires (20, 21, 22, 24) to perform electrolytic plating, and the plurality of pads (11, 12, 13). 14) forming a protective metal film to form terminals (31, 32, 33, 34);
Dividing the electrolytic plating wires (20, 22, 24) of the aggregate substrate into individual substrates (w); and
A step of insulating the electrical connection by opening a hole in the connection wiring (50, 51, 53, 54) provided in the substrate and cutting the connection wiring. This makes it possible to manufacture a substrate having terminals in which electrolytic plating wires are not provided at the end portions of the substrate even when the aggregate substrate is divided, and to be protected from the effects of static electricity and corrosive gas The substrate can be manufactured.
第7の発明は、第6の発明に係る基板(w)の製造方法において、
前記接続配線(50、51、53、54)は、複数のパッド(11、12、13、14)の前記接続配線(50、51、53、54)が前記基板(w)内の集合点(57)で交わるように設けられ、前記電気的接続を絶縁する工程は、前記集合点に穴(40)を開けて切断することにより行われることを特徴とする。これにより、複数の端子を、極めて静電気耐性の強い端子に形成できる配線構造の基板を製造することができる。
7th invention is the manufacturing method of the board | substrate (w) based on 6th invention,
The connection wiring (50, 51, 53, 54) is a collection point of the connection wiring (50, 51, 53, 54) of the plurality of pads (11, 12, 13, 14) in the substrate (w) ( 57), and the step of insulating the electrical connection is performed by making a hole (40) at the assembly point and cutting. As a result, it is possible to manufacture a substrate having a wiring structure in which a plurality of terminals can be formed into terminals having extremely strong electrostatic resistance.
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。 Note that the reference numerals in the parentheses are given for easy understanding, are merely examples, and are not limited to the illustrated modes.
本発明によれば、電池パック及び電池保護モジュールの静電気耐性の弱い端子を保護することができる。 According to the present invention, it is possible to protect terminals with low electrostatic resistance of the battery pack and the battery protection module.
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。なお、今まで説明したのと同様の構成要素については、同一の参照符号を付すものとする。 The best mode for carrying out the present invention will be described below with reference to the drawings. Note that the same reference numerals are given to the same components as those described above.
図1は、本実施例に係る電池保護モジュール70の端子として用いられる基板wを示した斜視図である。図1(a)は、電解メッキ処理前の、個々の基板wの構成を示した図である。
FIG. 1 is a perspective view showing a substrate w used as a terminal of the
図1において、基板wの表面には、正出力端子パッド11、負出力端子パッド12、VDDテスト端子パッド13及びVSSテスト端子パッド14が設けられている。また、電解メッキ線20が負出力端子パッド12に接続されて設けられ、基板wの端部の側面に金属断面部分が露出している。電解メッキ線20には、基板内接続配線50が接続されており、基板内接続配線50は、集合点57を介して基板内接続配線53と接続されて接続配線を構成している。そして、この接続配線により、テスト端子VDD13と電解メッキ線20が電気的に接続されている。また、基板内接続配線50は、集合点57を介して基板内配線51、54に接続されており、各々を介して正出力端子11及びVSSテスト端子14に電気的に接続されている。なお、基板w上の金属部分である端子パッド11、12、13、14、電解メッキ線20及び基板内配線50、51、53、54は、配線材料として好適に利用される銅又はアルミ等の金属配線材料が用いられてよい。
In FIG. 1, a positive
図1(a)に示した本実施例に係る基板wは、電解メッキ線20に直接的に、又は基板内配線50、51、53、54を介して基板上の総ての端子パッド11、12、13、14が接続されているので、電解メッキ線20に通電された電流は総ての端子パッド11、12、13、14に通電され、電解メッキを行うことが可能となる。つまり、基板wには、1本の電解メッキ線20しか設けられていないが、基板w上の総ての端子パッド11、12、13、14を電解メッキ処理することが可能な構成となっている。
The substrate w according to the present embodiment shown in FIG. 1 (a) is directly connected to the
図1(b)は、本実施例に係る集合基板Wの斜視図を示した図である。このように、図1(a)に示した個々の基板wは、電解メッキ処理前は、1本の電解メッキ線20、20a、20bにより隣接する基板を接続すれば、集合基板Wを構成することができる。そして、集合基板Wを電解メッキ処理、例えば金メッキ溶液を用いて金メッキ処理することにより、複数の基板wを1回で金メッキ処理することができる。
FIG. 1B is a perspective view of the collective substrate W according to the present embodiment. As described above, each substrate w shown in FIG. 1A constitutes a collective substrate W if adjacent substrates are connected by one
図2は、基板Wを、電解メッキ装置60を用いて、本実施例に係る集合基板Wを金メッキ処理している状態を示した図である。図2(a)は、個々の基板wの模式図である。図2(a)において、簡略のために電極の数は2つとしてある。
FIG. 2 is a view showing a state in which the collective substrate W according to the present embodiment is gold-plated on the substrate W using the
図2(a)に示した本実施例に係る基板wは、例えば、負出力端子パッド12及びVDDテスト端子パッド13が表面に設けられ、負出力端子パッド12にのみ電解メッキ線20が設けられている。VDDテスト端子パッド13には電解メッキ線は設けられておらず、基板内接続配線50が設けられ、負出力端子パッド12に接続され、電解メッキ線20からの通電が可能なように構成されている。
The substrate w according to the present embodiment shown in FIG. 2A has, for example, a negative
図2(b)は、図2(a)に示した個々の基板wが電解メッキ線20にて接続されて集合基板Wを形成し、この集合基板Wを金メッキ処理している図を示している。電解メッキ処理装置60の構成は、図10(b)において説明した従来の電解メッキ装置60と同様であるので、その説明を省略する。
FIG. 2B shows a diagram in which the individual substrates w shown in FIG. 2A are connected by the
図2(b)において、集合基板Wは個々の基板wを接続している1本の電解メッキ線20により個々の基板wの負出力端子12の通電を行い、個々の基板w内に設けられた基板内接続配線50により、個々の基板wのVDDテスト端子13の通電を担保している。これにより、電解メッキ装置60のカソード62から負電圧が印加され、アノード63に正電圧が印加されて、メッキ槽61に収容されたメッキ液中の金イオンAu+が個々の基板wの各端子12、13上に移動して付着し、保護金属膜を形成する。この金メッキによる保護金属膜により、各端子パッド12、13を含めた基板表面の金属を、人間の汗や硫化水素や亜硫酸ガス等の腐食性ガスから保護することができる。
In FIG. 2B, the collective substrate W is provided in each substrate w by energizing the
このように、本実施例に係る集合基板Wにより、従来と同様の電解メッキ装置60を用いて金メッキ処理を行うことができる。電解メッキ装置60により金メッキ処理された基板Wは、電解メッキ後はメッキ液から引き上げられ、洗浄されてから電解メッキ線20が切断され、個々の基板wに分割される。
As described above, the collective substrate W according to the present embodiment can perform the gold plating process using the
なお、図2(b)において、端子は負出力端子パッド12及びVDDテスト端子パッド13を例に挙げて説明したが、基板wの任意の総ての端子を対象としてよいことは言うまでもない。また、本実施例においては、金メッキ処理を例に挙げて説明したが、金属配線を保護できる安定な金属であれば、他の金属でメッキ処理を行い、保護金属膜を形成してもよい。本実施例に係る電解メッキ処理は、種々の端子又は金属を用いて、好適に実施可能である。
In FIG. 2B, the terminals have been described by taking the negative
図3は、本実施例に係る、電解メッキ後に分割された個々の基板wを示した図である。図3において、集合点57の位置に、穴40が形成されている。集合基板Wを電解メッキ処理した後は、集合点57の位置を穴40で切断し、各々の端子31、32、33、34を絶縁する。集合点57が接続されたままだと、正出力端子31、負出力端子32、テスト端子VDD33及びテスト端子VSS34は、総て電気的に接続されて端子としての意味をなさない。よって、電解メッキ後は、集合点57の位置に穴40を開け、基板内接続配線50、51、53、54を切断し、各端子31、32、33、34を絶縁する。穴40を開けるには、加工の労力と時間を要するため、図3に示したように、集合点57を1点に集中させ、1回の穴開け加工で切断絶縁工程を終えるのが好ましいが、基板wのレイアウト・デザインや端子の数等により、複数の集合点57を設け、それらの総てに穴40を開けて切断し、絶縁してもよい。
FIG. 3 is a view showing individual substrates w divided after electrolytic plating according to the present embodiment. In FIG. 3, a
なお、基板穴40の加工は、ドリルで穴を開けてもよいし、金型やルーターを使用して穴40を形成してもよい。また、穴40は、基板内接続配線50、51、53、54を切断できればよいので、基板内接続配線50、51、53、54が基板wの表面のみに形成されている場合には、基板wを貫く穴40でなくてもよく、窪み状の穴40を形成するようにして切断してもよい。
The processing of the
また、逆に、集合点57を含む基板内接続配線50、51、53、54を、基板wの表面ではなく、基板wの内部に形成してもよい。例えば、基板wが多層配線構造を有するときには、基板wの何層目かに基板内接続配線50、51、53、54を形成してもよい。このように、電解メッキ後に基板内接続配線50、51、53、54を切断して絶縁することにより、各々の端子31、32、33、34の総てに電解メッキ線20を設けることなく電解メッキを行いながらも、各々の端子31、32、33、34を電池保護モジュール70の端子として形成することができる。
Conversely, the in-substrate connection wirings 50, 51, 53, 54 including the gathering points 57 may be formed not inside the surface of the substrate w but inside the substrate w. For example, when the substrate w has a multilayer wiring structure, the in-substrate connection wirings 50, 51, 53, and 54 may be formed in a number of layers of the substrate w. Thus, by cutting and insulating the in-substrate connection wirings 50, 51, 53, 54 after electrolytic plating, electrolysis can be performed without providing the
図4は、本実施例に係る基板wの表面の平面図である。図4において、基板wの表面に正出力端子31、負出力端子32、テスト端子VDD33及びテスト端子VSS34が形成されている。各々の端子31、32、33、34が、基板内接続配線51、50、53、54に接続されているが、基板wに設けられた穴40により接続が切断されて各端子31、32、33、34が総て絶縁された配線構造となっている。また、電解メッキ線20は1本であり、上下の2箇所だけ基板wの端部の側面に露出した構成となっている。従って、静電気の侵入口は、電気メッキ線20の基板端部の露出部分のみに食い止めることができ、静電気の正出力端子31、テスト端子VDD33及びテスト端子VSS34への侵入を防ぐことができる。静電気の印加に弱いテスト端子VDD33には、特にその効果が大きい。また、金メッキ等の保護膜が形成されていない金属露出部分を減少させたことにより、金属への硫化水素や亜硫酸ガス等の腐食ガスの影響も最低限に抑えることができる。
FIG. 4 is a plan view of the surface of the substrate w according to the present embodiment. In FIG. 4, a
図5は、今まで説明した基板wを、本実施例に係る電池パック80に適用した態様を示した図である。本実施例に係る電池パック80は、電池保護モジュール70を搭載し、表面に正出力端子31、負出力端子32、テスト端子VDD33、テスト端子VSS34及びサーミスタ端子35を備えている。今までの基板wでは、説明の容易のためにサーミスタ端子35は設けていなかったが、このように、更にサーミスタ端子35を設けるようにしてもよい。各々の端子31、32、33、34、35には、基板内接続配線51、50、53、54、55が接続されているが、基板穴40が設けられて切断され、絶縁されている。
FIG. 5 is a diagram showing an aspect in which the substrate w described so far is applied to the
このような構成において、図13で説明したのと同様に、例えば負出力端子32に静電気が印加され、基板wの端部に露出した電解メッキ線20aから静電気が電池パック80と電池保護モジュール70との間の空間を移動したとしても、静電気が侵入するきっかけとなる電解メッキ線が他に存在しないため、静電気は他の端子に飛び込むことができない。従って、各端子31、33、34、35は静電気から保護される。また、保護膜が形成されていない金属の露出部分が少なくなるため、腐食ガスからの影響も少なくすることができる。
In such a configuration, as described with reference to FIG. 13, for example, static electricity is applied to the
図6は、図1〜図5で説明した電池保護モジュール70及び電池保護モジュール用基板wの変形例を示した図である。図6は、電池保護モジュール70aの基板w部分を、表面ではなく裏面から見た斜視図である。
FIG. 6 is a view showing a modification of the
図6において、基板wの裏面には電池保護IC71が設けられており、基板wには穴40が開いているが、基板穴40を穴埋めし、更に電池保護IC71を含めて覆うように樹脂41で封止した状態を示している。基板穴40に樹脂等の絶縁物を充填して穴埋めすることにより、穴40の内側に露出した、保護膜が形成されていない基板内接続配線50、51、52、53、54、55の金属部分を完全に保護し、外部からの静電気及び腐食線ガスを完全に遮断することが可能となる。
In FIG. 6, a
また、電池保護IC71は、封止樹脂41により保護されるので、IC用の個別のパッケージ等を使用せず、ワイヤー等が露出した状態のベアチップを用いることも可能となる。このようなベアチップを利用し、パッケージングされていないICを基板wに実装すれば、電池保護IC71の大きさを半分程度にまで縮小することができ、かつ電池保護IC71のパッケージングに要する加工工程及び部品を省略することができ、電池保護モジュール70aの製造コストを下げることができる。
Further, since the
このように、穴40に樹脂41等の絶縁物を充填して封止することにより、静電気及び腐食ガスからの端子の保護が確実に行われるとともに、省スペース化と製造コストの削減を実現することができる。なお、樹脂封止は、モールド成形等の種々の加工により実行されてよく、その成形手法は問わない。
Thus, by filling the
図7は、図6の変形例とは異なる図1〜図5で説明した電池保護モジュール70及び電池保護モジュール用基板wの変形例を示した図である。図7において、基板wは表面と裏面からなる2層構造であって、図7(b)は、基板wの表面のパターンを示し、図7(a)は基板wの裏面に設けられたガードパターン42を示した図である。
FIG. 7 is a view showing a modification of the
図7(b)においては、基板内接続配線50、51、53、54のパターン構造はやや異なるが、実質的には今まで説明したのと同様の配線接続構造の基板wを示している。即ち、基板wの表面に正出力端子31、負出力端子32、テスト端子VDD33及びテスト端子VSS34が設けられ、電解メッキ線20、20aから基板内接続配線50、51、53、54を介して通電して電解メッキがなされ、穴40により各端子31、32、33、34同士が絶縁された構造を示している。
In FIG. 7B, although the pattern structure of the in-substrate connection wirings 50, 51, 53, 54 is slightly different, a substrate w having a wiring connection structure substantially the same as that described so far is shown. That is, a
図7(a)は、基板wの裏面に設けられたガードパターン42を示した図である。図7(a)において、基板wに設けられた基板穴40の周囲を、環状の金属のガードパターン42が囲って設けられている。これは、例えば基板穴40の内側断面に露出した基板内接続配線50、51、53、54を通じて静電気が侵入しようとしても、その周囲にシールドするようにガードパターン42を設け、静電気がガードパターン42の方に流れ込むように構成したものである。図7(a)に示すように、ガードパターン42の他方を接地しておき、ガードパターン42が接地配線となるように構成しておけば、静電気が基板穴40の内側断面に露出した基板内接続配線50、51、53、54の周辺を移動しても、ガードパターン42に導き、接地配線に逃がすことができる。
FIG. 7A is a diagram showing a guard pattern 42 provided on the back surface of the substrate w. In FIG. 7A, an annular metal guard pattern 42 is provided around a
このように、各端子31、32、33、34を絶縁している穴40の周囲に接地配線42を設けることにより、各端子31、32、33、34への静電気の侵入を防ぐことにより、各端子31、32、33、34の静電気耐性を向上させ、電池保護モジュール70bの信頼性を高めることができる。なお、図7において、基板wは2層以上の多層配線構造が用いられてもよく、その場合には、任意の層に接地配線42を設けてよい。
Thus, by providing the ground wiring 42 around the
図8は、図1〜7とは異なる態様の配線構造を有する基板w及びこれを用いた電池保護モジュール70cを示した図である。
FIG. 8 is a view showing a substrate w having a wiring structure different from those in FIGS. 1 to 7 and a
図8において、基板wの表面に正出力端子31、負出力端子32、テスト端子VDD33及びテスト端子VSS34が設けられている点では図3に示した基板wと同様であるが、テスト端子VDD33の位置が、テスト端子VSS34よりも基板w上の内側に配置されている点で異なっている。そして、電解メッキ線は1本ではなく、正出力端子31に接続する電解メッキ線20、負出力端子32に接続する電解メッキ線22及びテスト端子VSSに接続する電解メッキ線24が各々設けられている点も異なっている。テスト端子VDD33のみが電解メッキ線に接続されておらず、代わりに基板内接続配線53が接続されており、基板内接続配線50及び正出力端子31を介して、電解メッキ線20に接続されて構成されている。そして、電解メッキ後は、穴40で基板内接続配線50、53を切断することにより、テスト端子VDD33と正出力端子31が絶縁可能な構成となっている。
8 is the same as the substrate w shown in FIG. 3 in that the
このように、図8に示した基板wの態様においては、テスト端子VDD33以外は電解メッキ線31、32、34に接続され、テスト端子VDD33のみを静電気から保護するような構成となっている。図14において説明したように、静電気に特に弱い端子はテスト端子VDD33であるので、図8の態様では静電気に弱い端子のみを保護するような構成としている。他の端子31、32、34に十分な静電気耐性があるような場合には、このように静電気耐性の弱い端子のみ保護する構成としてもよい。このように、保護が必要な端子にのみ基板内接続配線50、53を設け、保護が不要な端子については単純に電解メッキ線を設けて基板wを構成することにより、基板wのパターン形成が容易になる。また、電解メッキ線を増やすことにより、端子間のメッキの膜厚の均一性を増すことが期待できる。
As described above, the embodiment of the substrate w shown in FIG. 8 is configured so that the parts other than the test terminal VDD33 are connected to the
なお、図8においては、基板内接続配線50、53の長さを最短とするためにテスト端子VDD33の位置を移動させたが、図3に示した配置のままでもよいし、他の好適な配線構造パターンを用いてもよい。また、図6及び図7で説明した封止樹脂41及び接地配線42は、本実施例にも好適に適用可能であり、これにより、本実施例に係る電池保護モジュール70cの静電気耐性又は腐食ガス耐性を一層高めることができる。
In FIG. 8, the position of the test terminal VDD33 is moved in order to minimize the length of the in-substrate connection wirings 50 and 53. However, the arrangement shown in FIG. A wiring structure pattern may be used. Further, the sealing resin 41 and the ground wiring 42 described with reference to FIGS. 6 and 7 can be suitably applied to the present embodiment, whereby the electrostatic resistance or corrosive gas of the
図9は、図1〜8と異なる配線構造を有する態様の基板w及びこれを用いた電池保護モジュール70dを示した図である。
FIG. 9 is a diagram showing a substrate w having a wiring structure different from those in FIGS. 1 to 8 and a
図9において、基板wの表面には図8の配置と同様の配置で正出力端子31、負出力端子32、テスト端子VDD33及びテスト端子VSS34が設けられている。また、負出力端子32は電解メッキ線20に接続され、テスト端子VSS34は電解メッキ線24に接続されている。正出力端子31及びテスト端子VDD33には電解メッキ線は直接的には接続されておらず、基板内接続配線51、53を介して基板内接続配線50に接続され、基板内接続配線50は電解メッキ線20に接続されている。
In FIG. 9, a
このような構成で、メッキ液66を用いて電解メッキ処理を施せば、電解メッキ線20を通じて正出力端子31、負出力端子32及びテスト端子VDD33がメッキ処理され、電解メッキ線24から直接的にテスト端子VSS34がメッキ処理される。そして、電解メッキ後に、集合点57の位置に基板穴40を設けて各端子31、32、33の接続を絶縁すれば、2本の電解メッキ線20、24のみ基板wの端部側面に非メッキ金属が露出した配線構造の基板wとなる。
In such a configuration, when the electrolytic plating process is performed using the plating solution 66, the
図9において、電解メッキ線20、24は、静電気の影響の少ない負出力端子32及びテスト端子VSS34にのみ直接的に接続した構成となっている。これは、図14において説明したように、電池保護モジュール70dにおいて、負出力端子32はセットGND端子、テストVSS端子33は電池GND端子に接続され、双方とも接地端子に接続されているため、静電耐性には強い構成となっているからである。一方、正出力端子31は、静電気には比較的強いものの、接地されている訳ではないので、その影響が全く無い構造とは言えない。また、テスト端子VDD33は、上述のように静電気に特に弱い端子であるので、これは確実に保護することが好ましい。このような観点から、図9に係る実施例においては、接地端子と接続されている静電気耐性に強い負出力端子32及びテスト端子VSS34にのみ電解メッキ線22、24を各々設け、静電気から保護したい正出力端子31及びテスト端子VDD33には、電解メッキ線を設けない構成としている。
In FIG. 9, the
このように、本実施例によれば、基板wの表面に複数設けられた端子のうち、静電気から保護したい端子のみを選択的に保護することが可能となる。また、このような構成とすることにより、基板側面に露出する金属の数も減少するので、腐食ガスからの影響も減少させることができる。 As described above, according to the present embodiment, it is possible to selectively protect only a terminal that is desired to be protected from static electricity among a plurality of terminals provided on the surface of the substrate w. Further, by adopting such a configuration, the number of metals exposed on the side surface of the substrate is also reduced, so that the influence from the corrosive gas can also be reduced.
なお、本実施例に係る基板w及びこれを用いた電池保護モジュール70dは、図8に係る実施例と同様に、図6及び図7で説明した封止樹脂41及び接地配線42を適用可能である。これにより、本実施例に係る電池保護モジュール70dの静電気又は腐食ガス耐性を高めることができる。
The substrate w according to the present embodiment and the
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。特に、基板wの表面の端子の種類や数、配置構成は種々変更可能である。また、基板wの層構造についても、適宜変更可能であり、本発明は、電解メッキ線と保護対象となる端子との位置関係により、種々変更されて適用され得る。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added. In particular, the type and number of terminals on the surface of the substrate w and the arrangement configuration can be variously changed. Further, the layer structure of the substrate w can be changed as appropriate, and the present invention can be applied with various changes depending on the positional relationship between the electrolytic plating wire and the terminal to be protected.
10 パッド
11 正出力端子パッド
12 負出力端子パッド
13 VDDテスト端子パッド
14 VSSテスト端子パッド
20、22、24 電解メッキ線
25 スクライブライン
31 正出力端子
32 負出力端子
33 テスト端子VDD
34 テスト端子VSS
40 穴
41 樹脂
42 接地配線(ガードパターン)
50、51、53、54、55 基板内接続配線
57 集合点
60 電解メッキ装置
61 メッキ槽
62 カソード
63 アノード
64 基板保持治具
65 電源
66 メッキ液
70、70a、70b、70c、70d 電池保護モジュール
71 電池保護IC
80 電池パック
81 正電極
82 負電極
DESCRIPTION OF SYMBOLS 10
34 Test terminal VSS
40 holes 41 resin 42 ground wiring (guard pattern)
50, 51, 53, 54, 55 In-
80
Claims (7)
前記複数の端子のうち、少なくとも1つの端子は、前記電解メッキ後に、前記電解メッキ線との接続が前記基板内で穴により切断されて絶縁されたことを特徴とする電池保護モジュール。 A battery protection module in which a plurality of pads are provided on a surface of a substrate, and the plurality of pads are energized by an electrolytic plating wire and electrolytically plated to form a terminal,
The battery protection module according to claim 1, wherein at least one terminal among the plurality of terminals is insulated by being cut by a hole in the substrate after the electrolytic plating.
前記複数のパッドのうち、少なくとも1つのパッドが前記電解メッキ線と直接的に接続され、他のパッドは前記個々の基板内に設けられた接続配線により前記電解メッキ線に接続された前記集合基板を用意する工程と、
前記集合基板をメッキ液に浸し、前記電解メッキ線に電圧を印加して電解メッキを行い、前記複数のパッド上に保護金属膜を成膜して端子を形成する工程と、
前記集合基板の前記電解メッキ線を切断することにより、個々の基板に分割する工程と、
前記基板内に設けられた前記接続配線に穴を開けて切断することにより、電気的接続を絶縁する工程と、を有することを特徴とする基板の製造方法。 A manufacturing method for manufacturing an individual substrate from an aggregate substrate obtained by connecting individual substrates provided with a plurality of pads on the surface by electrolytic plating wires,
Of the plurality of pads, at least one pad is directly connected to the electrolytic plating wire, and the other pads are connected to the electrolytic plating wire by connection wiring provided in the individual substrates. A process of preparing
Immersing the collective substrate in a plating solution, applying a voltage to the electrolytic plating wire to perform electrolytic plating, forming a protective metal film on the plurality of pads to form a terminal; and
Cutting the electrolytic plating wire of the aggregate substrate to divide the substrate into individual substrates;
A step of insulating the electrical connection by opening a hole in the connection wiring provided in the substrate and cutting the connection wiring.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007012781A JP2008181702A (en) | 2007-01-23 | 2007-01-23 | Battery pack, battery protection module, and manufacturing method of base board for battery protection module |
KR1020070109322A KR100932429B1 (en) | 2007-01-23 | 2007-10-30 | Manufacturing method of battery pack and battery protection module and board for battery protection module |
CN2007101961792A CN101232087B (en) | 2007-01-23 | 2007-11-29 | Battery group, battery protection module and method for manufacturing substrate for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007012781A JP2008181702A (en) | 2007-01-23 | 2007-01-23 | Battery pack, battery protection module, and manufacturing method of base board for battery protection module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008181702A true JP2008181702A (en) | 2008-08-07 |
Family
ID=39725440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007012781A Pending JP2008181702A (en) | 2007-01-23 | 2007-01-23 | Battery pack, battery protection module, and manufacturing method of base board for battery protection module |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2008181702A (en) |
KR (1) | KR100932429B1 (en) |
CN (1) | CN101232087B (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2157632A1 (en) * | 2008-08-12 | 2010-02-24 | Sony Corporation | Battery pack |
JP2011119413A (en) * | 2009-12-02 | 2011-06-16 | Mitsumi Electric Co Ltd | Card type radio communication module |
JP2012074583A (en) * | 2010-09-29 | 2012-04-12 | Casio Comput Co Ltd | Flexible printed board manufacturing method and flexible printed board |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101065963B1 (en) | 2009-07-28 | 2011-09-19 | 삼성에스디아이 주식회사 | Battery Pack and Manufacturing Method for the Same |
KR101054888B1 (en) * | 2009-12-21 | 2011-08-05 | 주식회사 아이티엠반도체 | Integrated chip arrangement of battery protection circuit |
KR101524002B1 (en) * | 2012-09-24 | 2015-05-29 | 주식회사 엘지화학 | Battery Pack employed Automatic Electrical Switch |
KR101638113B1 (en) * | 2013-05-06 | 2016-07-08 | 주식회사 엘지화학 | Battery pack and protective circuit module applied for the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57164598A (en) * | 1981-04-02 | 1982-10-09 | Nippon Electric Co | Method of producing printed circuit board |
JPH07245451A (en) * | 1994-03-02 | 1995-09-19 | Kokusai Electric Co Ltd | Method for bending flexible printed wiring board |
JPH0992967A (en) * | 1995-09-20 | 1997-04-04 | Matsushita Electric Works Ltd | Printed wiring board and its manufacture |
JPH10233563A (en) * | 1997-02-20 | 1998-09-02 | Sony Corp | Printed-wiring board and its manufacture |
JP2006187185A (en) * | 2004-12-01 | 2006-07-13 | Ricoh Co Ltd | Protective circuit module of secondary battery, and battery pack using same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6212189A (en) | 1985-07-09 | 1987-01-21 | 日立エーアイシー株式会社 | Manufacture of printed wiring board |
JP2919817B2 (en) | 1997-10-20 | 1999-07-19 | イビデン株式会社 | Manufacturing method of printed wiring board |
JP2000353760A (en) * | 1999-06-10 | 2000-12-19 | Sony Chem Corp | Manufacture of semiconductor device mounting relay board |
CN100391319C (en) * | 2003-09-25 | 2008-05-28 | 华为技术有限公司 | Single board able to realize live-wire insertion and its realizing method |
-
2007
- 2007-01-23 JP JP2007012781A patent/JP2008181702A/en active Pending
- 2007-10-30 KR KR1020070109322A patent/KR100932429B1/en not_active IP Right Cessation
- 2007-11-29 CN CN2007101961792A patent/CN101232087B/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57164598A (en) * | 1981-04-02 | 1982-10-09 | Nippon Electric Co | Method of producing printed circuit board |
JPH07245451A (en) * | 1994-03-02 | 1995-09-19 | Kokusai Electric Co Ltd | Method for bending flexible printed wiring board |
JPH0992967A (en) * | 1995-09-20 | 1997-04-04 | Matsushita Electric Works Ltd | Printed wiring board and its manufacture |
JPH10233563A (en) * | 1997-02-20 | 1998-09-02 | Sony Corp | Printed-wiring board and its manufacture |
JP2006187185A (en) * | 2004-12-01 | 2006-07-13 | Ricoh Co Ltd | Protective circuit module of secondary battery, and battery pack using same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2157632A1 (en) * | 2008-08-12 | 2010-02-24 | Sony Corporation | Battery pack |
US8318339B2 (en) | 2008-08-12 | 2012-11-27 | Sony Corporation | Battery pack |
JP2011119413A (en) * | 2009-12-02 | 2011-06-16 | Mitsumi Electric Co Ltd | Card type radio communication module |
JP2012074583A (en) * | 2010-09-29 | 2012-04-12 | Casio Comput Co Ltd | Flexible printed board manufacturing method and flexible printed board |
Also Published As
Publication number | Publication date |
---|---|
CN101232087B (en) | 2010-09-08 |
CN101232087A (en) | 2008-07-30 |
KR100932429B1 (en) | 2009-12-17 |
KR20080069503A (en) | 2008-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008181702A (en) | Battery pack, battery protection module, and manufacturing method of base board for battery protection module | |
JP4753642B2 (en) | Manufacturing method of electronic component mounting body | |
KR101546572B1 (en) | Semiconductor device package and method for manufacturing the same | |
JP6163421B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP4190510B2 (en) | Secondary battery protection circuit module and battery pack using the same | |
JP5503565B2 (en) | Protection circuit module | |
JP5452554B2 (en) | battery pack | |
US8247841B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
CN100495798C (en) | Rechargeable battery, printed circuit board therefor, and method of fabricating the same | |
US20110143172A1 (en) | Battery Pack Having Protection from Static Electricity | |
JP2008041787A (en) | Printed circuit board, mobile electronic apparatus, and board manufacturing method | |
US20120119358A1 (en) | Semicondiuctor package substrate and method for manufacturing the same | |
CN102315135A (en) | Chip package and manufacturing process thereof | |
JP2013051295A (en) | Semiconductor device and manufacturing method of the same | |
JP2007033215A (en) | Device for inspecting electronic component package | |
CN105244327A (en) | Electronic device module and method of manufacturing the same | |
JP5666366B2 (en) | Manufacturing method of semiconductor device | |
JP2014203934A (en) | Unsealing method of resin sealed semiconductor device and unsealing device of resin sealed semiconductor device | |
JP4688554B2 (en) | Manufacturing method of electronic component mounting body | |
JP7002993B2 (en) | Power semiconductor module | |
JP2017055033A (en) | Semiconductor device, semiconductor chip and semiconductor device manufacturing method | |
JP2014049519A (en) | Semiconductor device and electronic device including the same | |
JP2006186299A (en) | Electronic-component mounting device, protection circuit module for secondary battery and battery pack using the same | |
JP7350703B2 (en) | Method for manufacturing a semiconductor device and semiconductor device | |
CN107039391A (en) | Circuit board, the semiconductor package assembly and a manufacturing method thereof with circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121023 |