JP2008172167A - Ledパッケージ - Google Patents

Ledパッケージ Download PDF

Info

Publication number
JP2008172167A
JP2008172167A JP2007006203A JP2007006203A JP2008172167A JP 2008172167 A JP2008172167 A JP 2008172167A JP 2007006203 A JP2007006203 A JP 2007006203A JP 2007006203 A JP2007006203 A JP 2007006203A JP 2008172167 A JP2008172167 A JP 2008172167A
Authority
JP
Japan
Prior art keywords
main body
body portion
package
led
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007006203A
Other languages
English (en)
Other versions
JP4798000B2 (ja
Inventor
Masahiro Sato
正博 佐藤
Atsushi Tatsuta
淳 立田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2007006203A priority Critical patent/JP4798000B2/ja
Publication of JP2008172167A publication Critical patent/JP2008172167A/ja
Application granted granted Critical
Publication of JP4798000B2 publication Critical patent/JP4798000B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385Shape, e.g. interlocking features

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】実装基板との線膨張率の違いに起因して発生する応力を有効に緩和することによってハンダの破壊を防止し、導通不良を防止することができるLEDパッケージを提供する。
【解決手段】LEDチップ11をパッケージ本体に実装したLEDパッケージにおいて、パッケージ本体10は、複数箇所に形成されたハンダ21を介して実装基板20上に実装されるものであり、パッケージ本体10は、LEDチップ11が設けられた第1本体部12Aと、LEDチップ11が設けられていない第2本体部12Bとを分割されて構成され、当該第1本体部12Aと第2本体部12Bとが間隙を設けて実装基板20上に配設されている。
【選択図】図2

Description

本発明は、発光ダイオード(Light Emitting Diode;以下、LEDという。)チップをパッケージ本体に実装したLEDパッケージに関する。
従来から、LEDチップを所定のパッケージ本体に実装し、これをプリント回路基板等の実装基板に実装するLEDパッケージが提案されている。かかるLEDパッケージは、ハンダによってLEDチップを実装基板に実装する際に、電極間でハンダ量に差があると、ハンダが溶融したときの表面張力の差やハンダが固化するときの収縮応力等に起因して、一方の電極が浮き上がる、いわゆる、マンハッタン現象を生じるという問題がある。これを解決するために、特許文献1に記載された技術が提案されている。
この特許文献1には、一方の面が素子取付面とされて素子用電極が設けられ他方の面が取付面とされて端子用電極が設けられる板状基板を有する発光ダイオードが開示されている。特に、この発光ダイオードは、板状基板に一方の面から他方の面に達するスルーホール電極を設け、このスルーホール電極によって素子用電極と端子用電極との電気的接続を行うことにより、ハンダ量に不均一を生じているときであっても、板状基板に一方の端部を浮き上がらせるような応力を生じることをなくし、導通不良を防止することができるとしている。
特開2000−216440号公報
ところで、LEDパッケージにおいては、実装基板にハンダ実装した場合には、実装基板の線膨張率がLEDパッケージの線膨張率よりも大きく、熱履歴によってLEDパッケージと実装基板上の配線パターンとの接続部分に応力が集中することに起因して、ヒートサイクル試験等の際にハンダが破壊することがあり、導通不良を起こすという問題があった。この問題は、パッケージ本体がセラミックス材などで形成されていることに起因し、使用時のみならず、はんだ実装時においても問題になることがある。
そこで、本発明は、上述したような問題を解決するために案出されたものであり、実装基板との線膨張率の違いに起因して発生する応力を有効に緩和することによってハンダの破壊を防止し、導通不良を防止することができるLEDパッケージを提供することを目的とする。
本発明は、LEDチップをパッケージ本体に実装したLEDパッケージにおいて、前記パッケージ本体は、複数箇所に形成されたハンダを介して実装基板上に実装されるものであり、上述の課題を解決するために、パッケージ本体は、LEDチップが設けられた第1本体部と、LEDチップが設けられていない第2本体部とを分割されて構成され、当該第1本体部と第2本体部とが間隙を設けて実装基板上に配設されている。
本発明に係るLEDパッケージによれば、パッケージ本体を第1本体部と第2本体部とに分割し且つ第1本体部と第2本体部とを間隙を介して配置したので、パッケージ本体に与えられた熱膨張に応じて第1本体部、第2本体部のそれぞれの基板が動くので、パッケージ本体と実装基板との線膨張率の違いに起因して発生する応力を有効に緩和することによってハンダの破壊を防止し、導通不良を防止することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図1に、LEDチップを実装するパッケージ本体10の外観構成を示す斜視図を示し、図2に、LEDチップ11をパッケージ本体10に実装したLEDパッケージを実装基板20上に実装した状態を示す断面図を示す。
パッケージ本体10は、例えばセラミック焼結体からなる第1本体部12A、第2本体部12Bを有する。第1本体部12A、第2本体部12Bは、所定の厚みをもった角柱体を形成する一の主面の中央部分に頭切円錐状の窪みが形成されたLEDパッケージが分割されて構成されている。第1本体部12A、第2本体部12Bのセラミック焼結体の製造方法としては、射出成形、圧縮成形(プレス成形)、鋳込み成形等があるが、パッケージ本体10を製造するにあたっては、いずれの方法を用いてもよい。この第1本体部12Aの頭切円錐状の窪みの底面は、LEDチップ11を実装するLEDチップ実装部13として用いられる。
したがって、パッケージ本体10は、このLEDチップ実装部13から第1本体部12Aの側面にかけて所定の回路パターン14Aが設けられた立体回路基板(Molded Interconnect Device;MID)として機能することになる。一方、第2本体部12Bは、LEDチップ実装部13が設けられていない。第2本体部12Bには、側面に掛けて所定の回路パターン14Bが設けられており、立体回路基板(MID)として機能する。
第1本体部12A、第2本体部12Bの頭切円錐状の窪みの円錐面は、LEDチップ11から放射された光を反射する反射板15A、反射板15Bとして機能する。LEDパッケージにおいては、反射板15A、反射板15Bをこのような円錐面とすることにより、高い信頼性及び光取り出し効率を実現することができる。なお、パッケージ本体10は、反射板15A、反射板15Bの部分に高反射率の金属膜を形成するようにしてもよい。これにより、LEDパッケージは、より高い信頼性及び光取り出し効率を実現することができる。
このようなLEDパッケージは、薄膜輪郭除去法により、LEDチップ実装部13と反射板15A、反射板15Bとを一体化したような立体回路基板を容易に形成することができる。この薄膜輪郭除去法は、以下のようなプロセスからなる。
まず、薄膜輪郭除去法は、加熱処理プロセスを実行し、焼結体を温度1000℃、保持時間1時間の条件で加熱処理し、表面を清浄化する。
続いて、薄膜輪郭除去法においては、導電性薄膜形成プロセスを実行する。この導電性薄膜形成プロセスは、真空蒸着装置やDCマグネトロンスパッタリング装置等を使用した物理的蒸着法や無電解めっき等の湿式法等により、導電性薄膜を試験体表面に形成するものである。具体的には、試験体をプラズマ処理装置のチャンバ内にセットし、チャンバ内を10−4Pa程度に減圧した後、温度150℃で3分間程度、試験体を予備加熱する。その後、チャンバ内に酸素ガスを流通させるとともに、チャンバ内のガス圧を10Pa程度に制御する。そして、電極間に1kWの高周波電圧(RF:13.56MHz)を300秒間印加することにより、プラズマ処理を行う。続いて、チャンバ内の圧力を10−4Pa以下に制御し、この状態でチャンバ内にアルゴンガスをガス圧が0.6Pa程度になるように導入した後、さらに500Vの直流電圧を印加することにより、金属ターゲットをボンバートし、試験体表面に膜厚が300nm程度の導電性薄膜を形成する。なお、導電性材料としては、銅、ニッケル、クロム、チタン等が用いられる。
続いて、薄膜輪郭除去法においては、回路パターン形成プロセスを実行し、大気中でYAGレーザーの第3高調波(THG−YAGレーザー)を使用して回路パターンの輪郭に沿ってレーザーを走査し、アルミナ基板上に形成された導電性薄膜のうち、回路パターンの輪郭部の薄膜のみを除去した薄膜除去部を形成する。
続いて、薄膜輪郭除去法においては、めっきプロセスを実行し、焼結体表面の電気回路部のみに電解めっきによって銅めっきを施して厚膜化し、厚さが約15μmの銅膜を形成する。その後、非電気回路部に残存している導電性薄膜をエッチングによって除去する。このとき、銅めっきは、導電性薄膜よりも厚く形成されているために、残存する。そして、電気回路部に電気めっきによってニッケルめっきや金めっきを施す。
LEDパッケージは、このような薄膜輪郭除去法によって容易に形成することができる。なお、反射板15A、反射板15Bに金属膜を形成したLEDパッケージを薄膜輪郭除去法によって製造する場合には、上述した銅めっき、エッチング、ニッケルめっきまでのプロセスについては同様に行った上で、電気回路部のみに給電して金めっきを施すとともに、反射板15A、反射板15Bのみに給電して例えば銀めっきを施せばよい。
このようにして形成されるLEDパッケージは、図2に示したように、ハンダ21A、21Bを介して所定の回路パターン22A、22Bが形成された実装基板20上に実装される。第1本体部12Aは、回路パターン14Aと実装基板20の回路パターン22Aとがハンダ21Aによって接続されて、実装基板20上の回路パターン22Aと電気的に導通している。また、ハンダ21Aによって第1本体部12Aは実装基板20上に固定されている。第2本体部12Bは、回路パターン14Bと実装基板20の回路パターン22Bとがハンダ21Bによって接続されて、実装基板20上の回路パターン22Bと電気的に導通している。また、ハンダ21Bによって第2本体部12Bは実装基板20上に固定されている。
実装基板20上の回路パターン22A、22Bには、図示しないLEDチップ11の駆動回路が接続されている。このLEDの駆動回路は、回路パターン14A、14Bを介してLEDチップ11に駆動電力を供給して、LEDチップ11を発光させる。
ここで、第1本体部12Aと第2本体部12Bとが分離されて構成されており、第1本体部12Aと第2本体部12Bとが間隙を介して配設されている。LEDチップ11と回路パターン14Bとの導通は、ワイヤ16をLEDチップ11及び回路パターン14Bに接続するワイヤボンディングにより実現している。
このようなLEDパッケージは、第1本体部12Aと第2本体部12Bとを分離して構成して、当該第1本体部12Aと第2本体部12Bとを離間して配置する事により、LEDチップ11の発熱によって当該LEDパッケージと実装基板20とが熱膨張した場合に、両者の線膨張率の違いから界面に応力が発生したとしても、第1本体部12Aと第2本体部12Bとが離間した間隙に向かって変形することになる。これにより、ハンダ21A,21Bへの応力集中を緩和するため、ハンダ21A、21Bの部分が破壊してしまうような不良発生を低減することができる。
例えば、複数のLEDチップ11を搭載し、且つ実装基板20がエポキシ基板からなりパッケージ本体10の幅が5mmといった大型なものとなると、LEDチップ11の発熱時の熱膨張幅が大きくなり、第1本体部12A及び第2本体部12Bと実装基板20との間で生じる応力が大きくなる。これに対し、LEDパッケージによれば、第1本体部12Aと第2本体部12Bとの間隙を設けることにより、確実に熱膨張の差による応力がハンダ21A,21Bに加わることを抑制できる。
また、第1本体部12Aと第2本体部12Bとは、図3に示すように、第1本体部12Aと第2本体部12Bとが嵌合するように構成されていても良い。第1本体部12Aには、凹部31が設けられ、第2本体部12Bには、凸部32が設けられている。また、第1本体部12Aには、第2本体部12Bが挿入されて配置されるように所定のオーバーラップ幅が形成されている。
このLEDパッケージは、第1本体部12Aの凹部31と第2本体部12Bの凸部32とが嵌合するように第1本体部12Aと第2本体部12Bとを実装基板20上に配置する。このように第1本体部12Aと第2本体部12Bとを嵌合させる場合であっても、凹部31と凸部32との間には、変形を吸収する間隙を設けて第1本体部12Aと第2本体部12Bとを配置することになる。なお、この例では、第2本体部12B上にLEDチップ11を配置して、LEDチップ11と回路パターン14Aとをワイヤ16により導通させている。
このようなLEDパッケージによれば、図2に示したLEDパッケージのように、第1本体部12Aと第2本体部12Bとの間隙から、LEDチップ11から発光した光が漏れることが無い。また、第1本体部12Aと第2本体部12Bとが所定の嵌合深さとなるオーバーラップ幅だけオーバーラップして嵌合されているので、第1本体部12Aと第2本体部12Bの配置時における第1本体部12Aと第2本体部12Bとの位置決めが容易となる。
また、上述したLEDパッケージは、回路パターン14A又は回路パターン14BとLEDチップ11とをワイヤ16で接続する構成について説明したが、これに限らず、回路パターン14Aと回路パターン14Bの一方とLEDチップ11とを導通させる構成であっても良い。この場合、第1本体部12Aと第2本体部12Bの一方には回路パターンを設けなくても良いが、回路パターンを設けていない本体部には回路パターン22との間でハンダ付けするためのダミーの導体部を設ける必要がある。
なお、上述の実施の形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
本発明を適用したLEDパッケージの斜視図である。 本発明を適用したLEDパッケージの断面図である。 本発明を適用した他のLEDパッケージの断面図である。
符号の説明
10 パッケージ本体
11 LEDチップ
12A 第1本体部
12B 第2本体部
13 LEDチップ実装部
14A,14B 回路パターン
15A,15B 反射板
16 ワイヤ
20 実装基板
21A,21B ハンダ
22A 回路パターン
22B 回路パターン
31 凹部
32 凸部

Claims (4)

  1. LEDチップをパッケージ本体に実装したLEDパッケージにおいて、
    前記パッケージ本体は、複数箇所に形成されたハンダを介して実装基板上に実装されるものであり、
    前記パッケージ本体は、前記LEDチップが設けられた第1本体部と、前記LEDチップが設けられていない第2本体部とが分割されて構成され、当該第1本体部と第2本体部とが間隙を設けて前記実装基板上に配設されていることを特徴とするLEDパッケージ。
  2. 前記第1本体部に設けられた前記LEDチップと前記実装基板とを電気的に接続するように当該第1本体部に形成され、前記実装基板とハンダにより接続される第1回路パターンと、前記第2本体部に形成され前記実装基板とハンダにより接続される第2回路パターンとを備え、前記第1回路パターンと前記第2回路パターンとがワイヤボンディングにより導通されていることを特徴とする請求項1に記載のLEDパッケージ。
  3. 前記第1本体部と前記第2本体部とが間隙を介して嵌合するように前記実装基板上に実装されていることを特徴とする請求項1又は請求項2に記載のLEDパッケージ。
  4. 前記第1本体部と前記第2本体部とが所定の嵌合深さで嵌合されていることを特徴とする請求項3に記載のLEDパッケージ。
JP2007006203A 2007-01-15 2007-01-15 Ledパッケージ Expired - Fee Related JP4798000B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007006203A JP4798000B2 (ja) 2007-01-15 2007-01-15 Ledパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007006203A JP4798000B2 (ja) 2007-01-15 2007-01-15 Ledパッケージ

Publications (2)

Publication Number Publication Date
JP2008172167A true JP2008172167A (ja) 2008-07-24
JP4798000B2 JP4798000B2 (ja) 2011-10-19

Family

ID=39699954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007006203A Expired - Fee Related JP4798000B2 (ja) 2007-01-15 2007-01-15 Ledパッケージ

Country Status (1)

Country Link
JP (1) JP4798000B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146708A (ja) * 2010-01-15 2011-07-28 Lg Innotek Co Ltd 発光素子、バックライトユニット
JP2019505097A (ja) * 2016-02-12 2019-02-21 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを含む照明装置
JP2020021856A (ja) * 2018-08-02 2020-02-06 日亜化学工業株式会社 発光装置の製造方法及び発光装置
US11357112B2 (en) 2016-07-07 2022-06-07 Molex, Llc Molded interconnect device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226698A (ja) * 1992-02-14 1993-09-03 Sharp Corp 発光素子
JP2003243719A (ja) * 2002-02-14 2003-08-29 Citizen Electronics Co Ltd 発光ダイオードとその製造方法
JP2006216623A (ja) * 2005-02-01 2006-08-17 Citizen Electronics Co Ltd 発光ダイオード
JP2006303495A (ja) * 2005-04-15 2006-11-02 Osram Opto Semiconductors Gmbh 表面実装可能な光電子式の構成素子
JP2006303396A (ja) * 2005-04-25 2006-11-02 Matsushita Electric Works Ltd 表面実装型発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226698A (ja) * 1992-02-14 1993-09-03 Sharp Corp 発光素子
JP2003243719A (ja) * 2002-02-14 2003-08-29 Citizen Electronics Co Ltd 発光ダイオードとその製造方法
JP2006216623A (ja) * 2005-02-01 2006-08-17 Citizen Electronics Co Ltd 発光ダイオード
JP2006303495A (ja) * 2005-04-15 2006-11-02 Osram Opto Semiconductors Gmbh 表面実装可能な光電子式の構成素子
JP2006303396A (ja) * 2005-04-25 2006-11-02 Matsushita Electric Works Ltd 表面実装型発光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146708A (ja) * 2010-01-15 2011-07-28 Lg Innotek Co Ltd 発光素子、バックライトユニット
JP2019505097A (ja) * 2016-02-12 2019-02-21 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを含む照明装置
US11357112B2 (en) 2016-07-07 2022-06-07 Molex, Llc Molded interconnect device
JP2020021856A (ja) * 2018-08-02 2020-02-06 日亜化学工業株式会社 発光装置の製造方法及び発光装置

Also Published As

Publication number Publication date
JP4798000B2 (ja) 2011-10-19

Similar Documents

Publication Publication Date Title
JP5864742B2 (ja) 支持体装置、支持体装置を備えている電気的な装置、並びに、支持体装置及び電気的な装置の製造方法
KR20090104860A (ko) Led 패키지 및 입체회로부품의 설치구조
KR101148127B1 (ko) 방열회로기판 및 그 제조방법
KR20030097673A (ko) 실리콘 기판의 스루홀 플러깅 방법
JP6400928B2 (ja) 配線基板および電子装置
TW202040764A (zh) 貫通電極基板及其製造方法、以及安裝基板
JP4798000B2 (ja) Ledパッケージ
JP4687665B2 (ja) Ledパッケージ
JP4582100B2 (ja) Ledパッケージ
US20120267674A1 (en) Mounting substrate, light emitting body, and method for manufacturing mounting substrate
JP2015195309A (ja) 金属−セラミックス回路基板の製造方法
JP2006245436A (ja) 窒化珪素配線基板およびこれを用いた半導体モジュール
JP2008053621A (ja) Ledパッケージ
KR20140036194A (ko) 조명 장치를 제조하기 위한 방법 및 조명 장치
JP2008016507A (ja) 電気配線の製造方法
JP2012182210A (ja) Led素子用リードフレーム基板の製造方法
JP2006308413A (ja) プローブカード
JP2005072098A (ja) 半導体装置
JP4107003B2 (ja) 配線基板の製造方法および同製造方法に使用される基板
KR102074508B1 (ko) 엘이디 금속 기판
JP5081418B2 (ja) Ledパッケージ
JP6579667B2 (ja) 半導体装置用基板の製造方法、及び半導体装置の製造方法
JP6579666B2 (ja) 半導体装置用基板、当該基板の製造方法、及び半導体装置
JP4496793B2 (ja) 回路基板及びその製造方法
JP4151503B2 (ja) 回路板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees