JP2008170573A - Method of manufacturing substrate - Google Patents
Method of manufacturing substrate Download PDFInfo
- Publication number
- JP2008170573A JP2008170573A JP2007002034A JP2007002034A JP2008170573A JP 2008170573 A JP2008170573 A JP 2008170573A JP 2007002034 A JP2007002034 A JP 2007002034A JP 2007002034 A JP2007002034 A JP 2007002034A JP 2008170573 A JP2008170573 A JP 2008170573A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- protective film
- main surface
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、1つの基板の両面に導電膜等のパターンを有する基板の製造方法に関する。 The present invention relates to a method for manufacturing a substrate having a pattern such as a conductive film on both surfaces of one substrate.
現在、携帯電話機、携帯情報端末機等といった各種の電子機器において、例えば、当該電子機器に関する各種の情報を視覚的に表示するための表示部として、液晶装置やEL(Electro luminessence)装置等といった電気光学装置が広く用いられている。また、これらの電気光学装置にはタッチパネル等といった入力装置が設けられることがある。これらの電気光学装置や入力装置は、一般に、透明導電膜や金属膜等といった種々の要素が形成された基板を用いて構成されている。 At present, in various electronic devices such as a mobile phone and a portable information terminal, for example, as a display unit for visually displaying various information related to the electronic device, an electric device such as a liquid crystal device or an EL (Electro luminessence) device is used. Optical devices are widely used. These electro-optical devices may be provided with an input device such as a touch panel. These electro-optical devices and input devices are generally configured using a substrate on which various elements such as a transparent conductive film and a metal film are formed.
基板上に導電膜等の要素を形成する作業、いわゆるパターン形成作業の際には、一般に、スパッタ、露光、現像、エッチング等といった作業が行われる。これらの作業を行う際には、各作業を行う装置に予め備えられたテーブルやマガジンに基板を固定した状態でそれらの作業が行われることがある。 In the operation of forming an element such as a conductive film on a substrate, that is, in the so-called pattern formation operation, operations such as sputtering, exposure, development, and etching are generally performed. When these operations are performed, the operations may be performed in a state where the substrate is fixed to a table or magazine provided in advance in the apparatus that performs each operation.
上記のような基板を製造する方法として、従来から、基板の一方の面に種々の要素をパターン形成するものが知られている(例えば、特許文献1参照)。この製造方法は、2つの基板を平面的に重ねて構成された液晶装置の製造方法であって、2つの基板のうちの一方の基板に導電膜等のパターンを形成している。 As a method for manufacturing the substrate as described above, conventionally, there is known a method in which various elements are patterned on one surface of a substrate (see, for example, Patent Document 1). This manufacturing method is a method of manufacturing a liquid crystal device in which two substrates are stacked in a plane, and a pattern such as a conductive film is formed on one of the two substrates.
ところで、基板に形成される導電膜等のパターンは、基板の表裏両面に設けられる場合がある。この場合には、基板の一方の面にパターン形成を行い、その後、その基板の他方の面にパターン形成を行うことが考えられる。しかしながら、特許文献1に開示された基板の製造方法は、専ら基板の一方の面のみにパターンを形成するものであり、パターン形成を行う際、そのパターンを形成する面の反対側の面を保護することに関してなんらの考慮もされていない。そのため、特許文献1に開示された方法を用いて基板の表裏両面にパターンを形成しようとすると、基板の一方の面にパターン形成を行う際に反対側の面が不良となるおそれがある。例えば、基板を搬送する工程のとき等に、基板の他方の面に傷やシミがついたり異物が付着することがある。傷、シミ、異物がある基板面にパターンを形成すると、形成されたそのパターンに不良が発生するおそれがある。
By the way, the pattern of the electrically conductive film etc. which are formed in a board | substrate may be provided in the front and back both surfaces of a board | substrate. In this case, it is conceivable to perform pattern formation on one surface of the substrate and then perform pattern formation on the other surface of the substrate. However, the substrate manufacturing method disclosed in
また、基板上にパターンを形成する際には、その基板に対してスパッタ等の作業を行うことがある。スパッタ装置は一般に基板を載置するためのテーブルを有しており、基板はこのテーブルに接触した状態で作業を受ける。基板の一方の面にパターンを形成した後、基板の他方の面にパターン形成を行う際には、既にパターンが形成されている基板面がスパッタ装置のテーブルに直接に接触して、既に一方の面に形成されたパターンに傷がつく等の不良が発生するおそれがある。それらのパターン不良が発生すると、基板を製造する工程における歩留まりが低下するおそれがある。 Further, when a pattern is formed on a substrate, an operation such as sputtering may be performed on the substrate. Sputtering apparatuses generally have a table on which a substrate is placed, and the substrate is subjected to work in contact with the table. After forming a pattern on one surface of the substrate, when performing pattern formation on the other surface of the substrate, the substrate surface on which the pattern has already been formed is in direct contact with the table of the sputtering apparatus, There is a risk that defects such as scratches on the pattern formed on the surface may occur. If such pattern defects occur, the yield in the process of manufacturing the substrate may be reduced.
本発明は、上記の問題点に鑑みて成されたものであって、基板の両面に傷等の不良を発生させることなくその基板の両面に傷等の不良のない導電パターンを形成できる基板の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and is a substrate that can form a conductive pattern without defects such as scratches on both sides of the substrate without causing defects such as scratches on both sides of the substrate. An object is to provide a manufacturing method.
本発明に係る基板の製造方法は、基板の第1主面及び第2主面に導電パターンを有する基板の製造方法であって、前記第2主面を覆う第1保護膜を形成する第1保護膜形成工程と、前記第1保護膜形成工程の後に前記第1主面に第1導電膜を形成する第1導電膜形成工程と、前記第1導電膜上に第1レジスト膜を形成し該第1レジスト膜を用いて前記第1導電膜をパターニングして第1導電パターンを形成する第1パターニング工程と、前記第1レジスト膜を除去する第1レジスト膜除去工程と、前記第1主面上であって前記第1導電パターンを覆う形状に第2保護膜を形成する第2保護膜形成工程と、前記第2保護膜形成工程の後に前記第2主面上の前記第1保護膜を除去する第1保護膜除去工程と、前記第1保護膜除去工程の後に前記第2主面に第2導電膜を形成する第2導電膜形成工程と、前記第2導電膜上に第2レジスト膜を形成し該第2レジスト膜を用いて前記第2導電膜をパターニングして第2導電パターンを形成する第2パターニング工程と、前記第2パターニング工程の後に前記第2レジスト膜を除去する第2レジスト膜除去工程とを有することを特徴とする。 A method for manufacturing a substrate according to the present invention is a method for manufacturing a substrate having a conductive pattern on a first main surface and a second main surface of the substrate, wherein a first protective film is formed to cover the second main surface. A protective film forming step, a first conductive film forming step of forming a first conductive film on the first main surface after the first protective film forming step, and forming a first resist film on the first conductive film. A first patterning step of patterning the first conductive film using the first resist film to form a first conductive pattern; a first resist film removing step of removing the first resist film; and the first main film A second protective film forming step of forming a second protective film on the surface and covering the first conductive pattern, and the first protective film on the second main surface after the second protective film forming step A first protective film removing step of removing the first protective film, and the first protective film removing step after the first protective film removing step. A second conductive film forming step of forming a second conductive film on a main surface; a second resist film is formed on the second conductive film; and the second conductive film is patterned using the second resist film. A second patterning step of forming two conductive patterns; and a second resist film removing step of removing the second resist film after the second patterning step.
この基板の製造方法では、基板の第1主面に第1導電膜を形成する前に、第1保護膜形成工程において基板の第2主面を覆う第1保護膜を形成する。これにより、基板の第2主面は第1保護膜によって保護されるので、第1主面に第1導電パターン等を形成する際に、基板の第2主面がスパッタ装置等といった製造装置において基板を載置する部分(例えば、テーブルやマガジン等)に直接に触れることがなくなる。その結果、基板の第2主面の表面に傷がついたり異物が付着することを防止できる。 In this substrate manufacturing method, before forming the first conductive film on the first main surface of the substrate, the first protective film covering the second main surface of the substrate is formed in the first protective film forming step. As a result, the second main surface of the substrate is protected by the first protective film. Therefore, when forming the first conductive pattern or the like on the first main surface, the second main surface of the substrate is used in a manufacturing apparatus such as a sputtering apparatus. It is no longer possible to directly touch the part on which the substrate is placed (for example, a table or a magazine). As a result, it is possible to prevent the surface of the second main surface of the substrate from being scratched or foreign matter from adhering.
また、第1パターニング工程において用いた第1レジスト膜を第1レジスト膜除去工程で除去した後に、第2保護膜形成工程において第1導電パターンを覆う形状に第2保護膜を形成する。これにより、基板の第1主面及び該第1主面上に形成された第1導電パターンは第2保護膜によって保護されるので、基板の第2主面に第2導電パターンを形成する等の処理を行う際に、基板の第1主面及び第1導電パターンがスパッタ装置等といった製造装置において基板を載置する部分に直接に触れることがなくなる。その結果、基板の第1主面の表面及びその上の第1導電パターンに傷がついたり異物が付着することを防止し、第1導電パターンに不良が発生することを防止できる。 In addition, after removing the first resist film used in the first patterning step in the first resist film removing step, a second protective film is formed in a shape covering the first conductive pattern in the second protective film forming step. Thus, the first main surface of the substrate and the first conductive pattern formed on the first main surface are protected by the second protective film, so that the second conductive pattern is formed on the second main surface of the substrate, etc. When performing this process, the first main surface of the substrate and the first conductive pattern do not directly touch a portion on which the substrate is placed in a manufacturing apparatus such as a sputtering apparatus. As a result, it is possible to prevent the surface of the first main surface of the substrate and the first conductive pattern thereon from being damaged or from attaching foreign matter, and to prevent the first conductive pattern from being defective.
なお、第1保護膜形成工程において第2主面に形成された第1保護膜は、第2保護膜形成工程の後の第1保護膜除去工程によって除去される。そしてその後、第1保護膜が無くなった第2主面上に第2導電パターンが形成される。従って、仮に、基板の第1主面に第1導電パターンを形成する等の処理を行う際に第2主面上の第1保護膜に傷やシミが付いたとしても、それらの傷やシミが原因となって第2主面に形成される第2導電パターン等に不良が生じることがなくなる。 In addition, the 1st protective film formed in the 2nd main surface in the 1st protective film formation process is removed by the 1st protective film removal process after a 2nd protective film formation process. Thereafter, the second conductive pattern is formed on the second main surface where the first protective film is removed. Therefore, even if the first protective film on the second main surface is scratched or stained when performing a process such as forming the first conductive pattern on the first main surface of the substrate, the scratch or As a result, the second conductive pattern and the like formed on the second main surface will not be defective.
次に、本発明に係る基板の製造方法において、前記第2レジスト膜除去工程では、前記第2レジスト膜と同時に前記第2保護膜を除去することが望ましい。こうすれば、製造工程を増やすことなく第2保護膜を除去できるので、製造コストを低く抑えることができる。 Next, in the substrate manufacturing method according to the present invention, in the second resist film removing step, it is desirable to remove the second protective film simultaneously with the second resist film. By doing so, the second protective film can be removed without increasing the number of manufacturing steps, so that the manufacturing cost can be kept low.
次に、本発明に係る基板の製造方法においては、前記第2パターニング工程の後であって前記第2レジスト膜除去工程の前に、前記基板を分割する分割工程をさらに有し、該分割工程は、前記基板をスクライブする工程とスクライブした部分で前記基板を分割する工程とを有し、前記第2保護膜形成工程では、前記分割工程において前記基板をスクライブする部分に形成した前記第2保護膜を除去することが望ましい。 Next, the method for manufacturing a substrate according to the present invention further includes a dividing step of dividing the substrate after the second patterning step and before the second resist film removing step. Includes a step of scribing the substrate and a step of dividing the substrate at the scribed portion. In the second protective film forming step, the second protection formed on the portion of the substrate to be scribed in the dividing step. It is desirable to remove the film.
導電パターン等を有する基板を製造する際には、一般に、複数個の基板をつくることができる大面積の基板上に複数個分の導電パターンを形成し、その後、個々の基板に分割することにより複数個の基板を同時に作る、いわゆる、多数個取りの手法が用いられる。この分割工程では、大面積の基板の表面であって、個々の基板に分割する線に沿って傷をつけるスクライブ工程が行われ、その後個々の基板に分割されるブレイク工程が行われる。 When manufacturing a substrate having a conductive pattern or the like, generally, a plurality of conductive patterns are formed on a large-area substrate capable of forming a plurality of substrates, and then divided into individual substrates. A so-called multi-chip method is used in which a plurality of substrates are formed simultaneously. In this dividing step, a scribing step is performed on the surface of a large-area substrate along the line dividing the individual substrate, and then a breaking step is performed in which the substrate is divided into individual substrates.
本発明態様によれば、基板をスクライブする工程においてスクライブされる部分に形成された第2保護膜を第2保護膜形成工程において予め除去することにしたので、スクライブ工程の際に第2保護膜が削られることがなくなる。これにより、第2保護膜が削られることによって塵が発生することを防止できる。 According to the aspect of the present invention, since the second protective film formed in the portion to be scribed in the step of scribing the substrate is removed in advance in the second protective film forming step, the second protective film is formed in the scribing step. Will not be cut. Thereby, it can prevent that dust generate | occur | produces by shaving a 2nd protective film.
次に、本発明に係る基板の製造方法においては、前記第2レジスト膜除去工程の後に前記基板を分割する分割工程をさらに有することが望ましい。本発明態様も多数個取りの手法を用いて基板を製造する方法に関する。本発明態様においては、基板上の第2レジスト膜及び第2保護膜が既に除去された状態で分割工程を行うことになる。従って、分割工程においてスクライブの作業が行われる際に、第2保護膜が削られることによって塵が発生することがなくなる。 Next, the substrate manufacturing method according to the present invention preferably further includes a dividing step of dividing the substrate after the second resist film removing step. The aspect of the present invention also relates to a method of manufacturing a substrate using a multi-cavity technique. In the aspect of the present invention, the dividing step is performed with the second resist film and the second protective film on the substrate already removed. Accordingly, when the scribing operation is performed in the dividing step, dust is not generated due to the second protective film being shaved.
また、大面積の基板から分割された個々の基板の表面には、その後の搬送時や後処理時において基板を保護すること等を目的として、製品保護膜が貼り付けられることがある。この場合、分割された後に、複数の基板の個々に製品保護膜を貼り付けることは手間がかかる。本発明態様によれば、基板を分割する前に第2レジスト膜及び第2保護膜を除去するので、上記の製品保護膜を分割工程の前の基板に貼り付けることができる。その結果、複数個分の製品保護膜を大面積の基板に一度に貼り付けることができ、作業効率が向上する。 In addition, a product protective film may be attached to the surface of each substrate divided from a large-area substrate for the purpose of protecting the substrate during subsequent transport or post-processing. In this case, it is troublesome to attach the product protective film to each of the plurality of substrates after the division. According to the aspect of the present invention, since the second resist film and the second protective film are removed before dividing the substrate, the product protective film can be attached to the substrate before the dividing step. As a result, a plurality of product protective films can be attached to a large-area substrate at a time, and work efficiency is improved.
次に、本発明に係る基板の製造方法においては、前記第1導電パターンに導電接続される金属パターンを形成する金属パターン形成工程を前記第1導電膜形成工程の前に有することが望ましい。一般に、金属は低抵抗の導電材料である。その金属を用いて金属パターンを形成することにより、基板表面に低抵抗の電極や配線等を設けることができる。この金属パターンは、例えば、基板の面積が大きい場合等、導電パターンの抵抗値を下げる必要があるときに好適に用いることができる。 Next, in the method for manufacturing a substrate according to the present invention, it is desirable to have a metal pattern forming step for forming a metal pattern conductively connected to the first conductive pattern before the first conductive film forming step. In general, metal is a low-resistance conductive material. By forming a metal pattern using the metal, a low-resistance electrode, wiring, or the like can be provided on the substrate surface. This metal pattern can be suitably used when the resistance value of the conductive pattern needs to be lowered, for example, when the area of the substrate is large.
また、第1導電膜形成工程の前に金属パターンを形成することにより、金属パターンの上にITO(Indium Tin Oxide:インジウム錫酸化物)等といった導電膜を積層することができる。こうすれば、金属パターンを導電膜によって保護できるので金属パターンに電蝕が発生することを防止できる。 In addition, by forming a metal pattern before the first conductive film forming step, a conductive film such as ITO (Indium Tin Oxide) can be stacked on the metal pattern. By doing so, the metal pattern can be protected by the conductive film, and therefore, it is possible to prevent the metal pattern from being electrically eroded.
次に、本発明に係る基板の製造方法において、前記第1保護膜形成工程では前記第2主面を覆う形状にp(ポリ)−ITOを用いて第1保護膜を形成し、前記第1保護膜除去工程では前記p−ITOから成る第1保護膜を除去することが望ましい。p−ITOは、いわゆる結晶質ITO又は多結晶ITOである。このp−ITOは、一般に、透明度が高く且つ抵抗値が低い導電材料である。また、このp−ITOは、例えばスパッタ処理によって基板上に容易に成膜でき、エッチング処理によって所望のパターンに容易にパターニングできる材料である。そのため、p−ITOは、基板上に形成する導電パターンの材料として用いられることが多い。 Next, in the substrate manufacturing method according to the present invention, in the first protective film forming step, a first protective film is formed using p (poly) -ITO in a shape covering the second main surface, and the first protective film is formed. In the protective film removing step, it is desirable to remove the first protective film made of p-ITO. p-ITO is so-called crystalline ITO or polycrystalline ITO. This p-ITO is generally a conductive material having high transparency and low resistance. The p-ITO is a material that can be easily formed on a substrate by sputtering, for example, and can be easily patterned into a desired pattern by etching. Therefore, p-ITO is often used as a material for a conductive pattern formed on a substrate.
本発明態様では、第1保護膜形成工程においてp−ITOを用いて第1保護膜を形成し、第1保護膜除去工程においてp−ITOから成る第1保護膜を除去することにした。その結果、第1保護膜は、基板表面に導電パターンを形成する場合と同じ製造装置及び同じ製造方法によって、容易に成膜及び除去をすることができる。 In the aspect of the present invention, the first protective film is formed using p-ITO in the first protective film forming step, and the first protective film made of p-ITO is removed in the first protective film removing step. As a result, the first protective film can be easily formed and removed by the same manufacturing apparatus and the same manufacturing method as those for forming the conductive pattern on the substrate surface.
次に、本発明に係る基板の製造方法において、前記第1保護膜形成工程では前記第2主面を覆う形状に金属を用いて第1保護膜を形成し、前記第1保護膜除去工程では前記金属から成る第1保護膜を除去することが望ましい。既述のように、金属は一般に低抵抗の導電材料であり、基板上に形成する金属パターンの材料として用いられるものである。従って、第1保護膜形成工程において金属を用いて第1保護膜を形成すること、及び第1保護膜除去工程において金属から成る第1保護膜を除去することを、基板表面に金属パターンを形成する場合と同じ製造装置及び同じ製造方法によって、容易に行うことができる。 Next, in the method for manufacturing a substrate according to the present invention, in the first protective film forming step, a first protective film is formed using metal in a shape covering the second main surface, and in the first protective film removing step It is desirable to remove the first protective film made of the metal. As described above, a metal is generally a low-resistance conductive material, and is used as a material for a metal pattern formed on a substrate. Therefore, forming the first protective film using the metal in the first protective film forming step, and removing the first protective film made of metal in the first protective film removing step, forming a metal pattern on the substrate surface. This can be easily performed by the same manufacturing apparatus and the same manufacturing method.
なお、前記第1保護膜形成工程では、前記金属パターン形成工程において形成する前記金属パターンとは異なる金属材料を用いて前記第1保護膜を形成することが望ましい。仮に、基板の第1主面に形成される金属パターンと同じ金属材料を用いて第1保護膜を形成したとする。この場合、金属パターン形成工程において金属をエッチング処理によってパターニングする際、そのエッチング処理によって第1保護膜が溶けるおそれがある。第1保護膜が溶けてしまうと、基板の第2主面を保護するという機能を果たすことができなくなるおそれがある。 In the first protective film forming step, it is desirable to form the first protective film using a metal material different from the metal pattern formed in the metal pattern forming step. Suppose that the first protective film is formed using the same metal material as the metal pattern formed on the first main surface of the substrate. In this case, when the metal is patterned by an etching process in the metal pattern forming step, the first protective film may be dissolved by the etching process. If the first protective film is melted, the function of protecting the second main surface of the substrate may not be achieved.
本発明態様では、第1保護膜を、第1主面に形成される金属パターンとを異なる金属材料を用いて形成することにしたので、金属パターン形成工程では、第1保護膜を溶かすことのないエッチング液を用いて処理することができる。これにより、金属パターン形成工程において第1保護膜が溶けることを防止し、第1保護膜が有する保護機能を維持することができる。 In the aspect of the present invention, since the first protective film is formed using a metal material different from the metal pattern formed on the first main surface, the first protective film can be dissolved in the metal pattern forming step. Can be processed with no etchant. Thereby, it can prevent that a 1st protective film melt | dissolves in a metal pattern formation process, and can maintain the protective function which a 1st protective film has.
次に、本発明に係る基板の製造方法において、前記基板は透光性を有し、前記第1導電膜形成工程及び前記第2導電膜形成工程では透光性を有する導電材料を用いて前記第1導電膜及び前記第2導電膜を形成することが望ましい。液晶装置等といった電気光学装置では、光を用いて表示を行うために透光性の基板が用いられることが多い。本構成の基板によれば、基板を透光性とし、さらにその基板の両面に形成される導電膜を透光性の材料を用いて形成することにより、液晶装置等といった電気光学装置に好適に用いることができる。 Next, in the method for manufacturing a substrate according to the present invention, the substrate has a light-transmitting property, and the first conductive film forming step and the second conductive film forming step use a light-transmitting conductive material. It is desirable to form the first conductive film and the second conductive film. In an electro-optical device such as a liquid crystal device, a light-transmitting substrate is often used to perform display using light. According to the substrate of this configuration, the substrate is made translucent, and the conductive film formed on both surfaces of the substrate is formed using a translucent material, so that it is suitable for an electro-optical device such as a liquid crystal device. Can be used.
次に、本発明に係る基板の製造方法において、前記第1レジスト膜除去工程の後に前記第1導電パターンを焼成する工程をさらに有し、前記第1導電膜形成工程では前記第1導電膜をa(アモルファス)−ITOを用いて形成し、前記第1導電膜をパターニングして形成した第1導電パターンを焼成する工程において前記a−ITOをポリ化することが望ましい。a−ITOは、いわゆる非晶質ITOである。このa−ITOはp−ITOに比べて耐エッチング性が弱いITOである。すなわち、a−ITOは弱酸のエッチング液を用いてエッチングすることができる。このような弱酸のエッチング液として、例えば蓚酸を用いることができる。 Next, in the method for manufacturing a substrate according to the present invention, the method further includes a step of baking the first conductive pattern after the first resist film removing step, and the first conductive film is formed in the first conductive film forming step. It is desirable that the a-ITO be polycrystallized in the step of firing the first conductive pattern formed by using a (amorphous) -ITO and patterning the first conductive film. a-ITO is so-called amorphous ITO. This a-ITO is an ITO having weak etching resistance compared to p-ITO. That is, a-ITO can be etched using a weak acid etchant. As such a weak acid etchant, for example, oxalic acid can be used.
第1パターニング工程の際、基板の第2主面には第1保護膜がp−ITOを用いて形成されている。仮に、第1導電膜をp−ITOを用いて形成して第1パターニング工程を行うと、第1導電膜をエッチングするためのエッチング液によって、同じp−ITOで形成された第1保護膜が損傷するおそれがある。本発明態様では、第1導電膜をa−ITOを用いて形成することにした。これにより、第1パターニング工程の際に、第1導電膜をエッチングするエッチング液によってp−ITOで形成された第1保護膜が損傷することを防止できる。 During the first patterning step, a first protective film is formed on the second main surface of the substrate using p-ITO. If the first conductive film is formed using p-ITO and the first patterning process is performed, the first protective film formed of the same p-ITO is formed by an etching solution for etching the first conductive film. There is a risk of damage. In the aspect of the present invention, the first conductive film is formed using a-ITO. Thereby, in the 1st patterning process, it can prevent that the 1st protective film formed with p-ITO with the etching liquid which etches a 1st electrically conductive film is damaged.
また、本発明態様では、第1導電パターンを焼成する工程において、第1導電膜に用いたa−ITOをポリ化(すなわち、結晶化又は多結晶化)することができる。a−ITOは、透明度が低く抵抗値が高い導電材料であるが、ポリ化することにより透明度を向上させ、且つ抵抗値を低くでき、導電パターンとして必要十分な性能を得ることができる。 In the aspect of the present invention, in the step of firing the first conductive pattern, the a-ITO used for the first conductive film can be polycrystallized (that is, crystallized or polycrystallized). Although a-ITO is a conductive material with low transparency and high resistance value, it can improve transparency and lower resistance value by polylizing, and can obtain necessary and sufficient performance as a conductive pattern.
次に、本発明に係る基板の製造方法において、前記第2レジスト膜除去工程の後に前記基板を焼成する工程をさらに有し、前記第2導電膜形成工程では前記第2導電膜をa−ITOを用いて形成し、前記第2導電膜をパターニングして形成した第2導電パターンを前記基板を焼成する工程においてポリ化することが望ましい。 Next, in the method for manufacturing a substrate according to the present invention, the method further includes a step of baking the substrate after the second resist film removing step, and in the second conductive film forming step, the second conductive film is a-ITO. The second conductive pattern formed by patterning the second conductive film is preferably polycrystallized in the step of baking the substrate.
第2パターニング工程の際、基板の第1主面に形成された第1導電パターンは第2保護膜によって保護されている。しかしながら、この第2保護膜が何等かの理由で傷つくことが考えられる。第2保護膜が傷ついた状態で第2パターニング工程を行うと、第2導電膜をエッチングするためのエッチング液が第2保護膜の傷の部分から進入して第1導電パターンを腐蝕するおそれがある。本発明態様では、第2導電膜をa−ITOを用いて形成するので、仮にエッチング液が第2保護膜から進入して第1導電パターンに達したとしても、第1導電パターンが腐蝕することがなくなる。 During the second patterning step, the first conductive pattern formed on the first main surface of the substrate is protected by the second protective film. However, this second protective film may be damaged for some reason. If the second patterning process is performed in a state where the second protective film is damaged, an etching solution for etching the second conductive film may enter the damaged portion of the second protective film and corrode the first conductive pattern. is there. In the aspect of the present invention, since the second conductive film is formed using a-ITO, even if the etching solution enters the second protective film and reaches the first conductive pattern, the first conductive pattern is corroded. Disappears.
また、本発明態様では、基板を焼成する工程において、第2導電膜に用いたa−ITOをポリ化することができる。このポリ化により、第2導電パターンの透明度を向上させ、且つ抵抗値を低くでき、導電パターンとして必要十分な性能を得ることができる。また、a−ITOは低い温度、例えば室温で成膜することができる。そのため、第2導電膜形成工程において基板の第2主面に第2導電膜を形成する際に、反対側の第1主面に形成された第2保護膜が熱で硬化することを防止できる。 In the aspect of the present invention, a-ITO used for the second conductive film can be polycrystallized in the step of firing the substrate. By this polishing, the transparency of the second conductive pattern can be improved, the resistance value can be lowered, and the necessary and sufficient performance as the conductive pattern can be obtained. Moreover, a-ITO can be formed at a low temperature, for example, room temperature. Therefore, when the second conductive film is formed on the second main surface of the substrate in the second conductive film forming step, the second protective film formed on the opposite first main surface can be prevented from being cured by heat. .
次に、本発明に係る基板の製造方法において、前記第2保護膜形成工程の前であって前記第1導電パターンを焼成する工程の後には、前記第1導電パターン及び前記金属パターンを覆う樹脂膜を形成する樹脂膜形成工程を有することが望ましい。本発明に係る基板の製造方法において、金属パターンは第2保護膜によって覆われている。しかしながら、第2保護膜は第2レジスト膜除去工程において除去されるので、完成した基板には金属パターンが覆われていない部分が在る。本発明態様では、第2保護膜形成工程の前に金属パターンを覆う樹脂膜を形成することにより、第2保護膜が除去された完成した基板においても金属パターンを当該樹脂膜によって保護することができる。その結果、金属パターンに電蝕が発生することを防止できる。 Next, in the method for manufacturing a substrate according to the present invention, a resin that covers the first conductive pattern and the metal pattern before the second protective film forming step and after the step of baking the first conductive pattern. It is desirable to have a resin film forming step for forming a film. In the method for manufacturing a substrate according to the present invention, the metal pattern is covered with a second protective film. However, since the second protective film is removed in the second resist film removing step, there is a portion where the metal pattern is not covered on the completed substrate. In the aspect of the present invention, by forming a resin film that covers the metal pattern before the second protective film forming step, the metal pattern can be protected by the resin film even on the completed substrate from which the second protective film has been removed. it can. As a result, electric corrosion can be prevented from occurring in the metal pattern.
次に、本発明に係る基板の製造方法において、前記樹脂膜形成工程は、前記第1導電パターン及び前記金属パターンを覆う形状に前記樹脂膜を形成する工程と、前記樹脂膜をパターニングする工程と、前記樹脂膜を焼成する工程とを有し、前記第1導電パターンを焼成する工程は前記樹脂膜を焼成する工程と同時に行われることが望ましい。このように第1導電膜を焼成する工程を樹脂膜を焼成する工程と兼用すれば、製造工程を減らすことができるので、製造コストを低く抑えることができる。 Next, in the method for manufacturing a substrate according to the present invention, the resin film forming step includes a step of forming the resin film in a shape covering the first conductive pattern and the metal pattern, and a step of patterning the resin film. And baking the resin film, and the step of baking the first conductive pattern is preferably performed simultaneously with the step of baking the resin film. If the step of baking the first conductive film is combined with the step of baking the resin film, the manufacturing process can be reduced, and the manufacturing cost can be kept low.
(基板の製造方法の第1実施形態)
以下、本発明に係る基板の製造方法を一実施形態に基づいて説明する。なお、本実施形態の説明で例示する基板は特定の用途を企図したものではないが、例えば平面領域内において指示された位置を検出する装置、例えばタッチパネルとしての用途が考えられる。また、これ以降に説明する実施形態は本発明の一例であって、本発明を限定するものではない。また、これからの説明では必要に応じて図面を参照するが、この図面では、複数の構成要素から成る構造のうち重要な構成要素をわかり易く示すため、各要素を実際とは異なった相対的な寸法で示している。
(First Embodiment of Manufacturing Method of Substrate)
Hereinafter, the manufacturing method of the board concerning the present invention is explained based on one embodiment. In addition, although the board | substrate illustrated by description of this embodiment does not intend a specific use, the use as an apparatus which detects the position instruct | indicated in the plane area | region, for example, a touch panel, for example can be considered. The embodiments described below are examples of the present invention and do not limit the present invention. In the following description, reference will be made to the drawings as necessary. In this drawing, in order to clearly show important constituent elements among the structure composed of a plurality of constituent elements, the relative dimensions different from actual ones are shown. Is shown.
まず、本実施形態の基板の製造方法を用いて製造される基板について説明する。図13(a)及び図13(b)は、その基板の一例を示している。図13(a)は基板の平面図であり、図13(b)は図13(a)の矢印Z1方向から見たその基板の側面図である。 First, a substrate manufactured using the substrate manufacturing method of the present embodiment will be described. FIG. 13A and FIG. 13B show an example of the substrate. FIG. 13A is a plan view of the substrate, and FIG. 13B is a side view of the substrate viewed from the direction of the arrow Z1 in FIG.
図13(b)において、基板1は、透光性の基板2と、その透光性基板2の両面に形成された複数の導電パターン(後述する)から構成されている。透光性基板2は本実施形態では化学強化ガラス(いわゆるアルカリ強化ガラス)によって形成されている。このアルカリ強化ガラスは、例えば図14に示すように、ガラス基材15と、そのガラス基材15の両側の表面に形成された強化層16と、強化層16上に形成されたSiO2層17とによって構成されている。強化層16はガラス表面に形成された圧縮層であり、これをガラス基材15の両面に被覆することによりガラス基材15の傷等に対する強度を向上させている。また、SiO2層17は、ガラス基材15又は強化層16に含まれる成分が透光性基板2の表面に形成される種々の要素に流出することを防止するために設けられている。これらの強化層16及びSiO2層17は、第1主面S1側及び第2主面S2側の両側に形成されている。
In FIG. 13B, the
ガラス基材15は、Na(ナトリウム)を多く含む厚み0.5mmtのアルカリガラスである。このガラス基材15の表面部分のNaをK(カリウム)に置換し、焼成することによって、ガラス基材15の表面に強化層16が形成される。この強化層16の層厚は、例えば約20〜30μmとすることができる。強化層16上に設けられるSiO2層17は、例えばスパッタ処理によって約200Åの厚さに形成される。
The
(第1主面S1上の導電パターン)
図13(a)及び図13(b)に示すように、上記構成の透光性基板2の第1主面S1と、第2主面S2とに、複数の導電パターンがそれぞれ形成されている。まず、第1主面S1上に形成される導電パターンの構成について説明する。
(Conductive pattern on the first main surface S1)
As shown in FIGS. 13A and 13B, a plurality of conductive patterns are respectively formed on the first main surface S1 and the second main surface S2 of the
図13(b)において、第1主面S1上には、金属パターンとしての配線3と、第1導電パターンとしての第1透光性電極4aとが設けられている。第1透光性電極4aは、図13(a)において破線で示すように、縦方向Xに延びる帯状に形成されている。そしてそれら帯状の第1透光性電極4aの複数が、横方向Yに間隔を空けて設けられている。
In FIG. 13B, the
本実施形態において、第1透光性電極4aは、透光性の導電材料であるp(ポリ)−ITOを用いて形成されている。p−ITOは、いわゆる結晶質ITO又は多結晶ITOである。このp−ITOは、一般に、透明度が高く且つ抵抗値が低い導電材料である。従って、p−ITOを用いて第1透光性電極4aを形成すれば、透明度が高く且つ抵抗値が低い第1透光性電極4aを基板の表面に設けることができる。なお、第1透光性電極4aは、ITO以外の透光性の導電材料を用いて形成することもできる。
In this embodiment, the 1st
配線3は複数本設けられている。これらの配線3は、透光性基板2の横方向Yに延びる端辺2b及び2cの近傍で横方向Yに沿って延在する部分と、縦方向Xへ延在する部分とによって形成されている。個々の配線3同士は互いに間隔を空けて設けられている。
A plurality of
図13(b)において、配線3の左側の先端部分6の上に導電部材7が設けられ、その先端部分6及びその導電部材7によって端子部5aが形成されている。以下、先端部分6を端子部5aの第1層といい、導電部材7を端子部5aの第2層という。端子部5aは図13(a)に示すように透光性基板2上に複数個、設けられている。これらの端子部5aは透光性基板2の縦方向Xに延びる端辺2aの近傍で縦方向Xに沿って間隔を空けて並んでいる。個々の端子部5aは、平面的に見て正方形状又は長方形状のドット状に形成されている。なお、端子部5aを円形状に形成しても良い。
In FIG. 13B, a
図13(b)において、配線3は端子部5aの第1層6を含めて金属によって形成されている。本実施形態ではその金属として単層構造のCr(クロム)を用いている。端子部5aの第2層7は、第1透光性電極4aと同じく、透光性の導電材料であるp−ITOを用いて形成されている。なお、配線3は、Cr及びそれを覆うp−ITOから成る積層膜によって形成することも可能である。この場合には、端子部5aの第2層7は第1層6を形成する積層膜の上層そのものとなる。
In FIG. 13B, the
また、外部接続領域の端子部5a及び基板端辺領域を除くほぼ全面の配線3、第1透光性電極4aの領域には、それらを覆う樹脂膜12が設けられている。この樹脂膜12は、主に配線3に水分や異物が付着することを防止して、金属から成る配線3が水分や異物によって腐蝕すること(いわゆる、コロージョン)を防止している。
In addition, a
(第2主面S2上の導電パターン)
次に、透光性基板2の第2主面S2上に形成される導電パターンの構成について説明する。透光性基板2の第2主面S2上には、第2導電パターンとしての第2透光性電極4bが設けられている。第2透光性電極4bは、図13(a)において実線で示すように、横方向Yに延びて帯状に形成されている。そしてそれら帯状の第2透光性電極4bの複数が、縦方向Xに間隔を空けて設けられている。従って、帯状に形成された第2透光性電極4bは、透光性基板2の反対側の面である第1主面S1上に設けられた第1透光性電極4aと平面的に見て直交する方向に延びて形成されている。
(Conductive pattern on second main surface S2)
Next, the configuration of the conductive pattern formed on the second main surface S2 of the
第2透光性電極4bの左側の一端は端子部5bを構成している。端子部5bは反対面(すなわち、第1主面S1)上の端子部5aと平面的に重なる位置に設けられている。なお、端子部5aと端子部5bとは平面的に重ならない位置に設けても良い。本実施形態において、第2透光性電極4b及び端子部5bは、透光性の導電材料であるp−ITO(すなわち、結晶質ITO又は多結晶ITO)を用いて形成されている。なお、第2透光性電極4b及び端子部5bは、ITO以外の透光性の導電材料を用いて形成することもできる。
One end on the left side of the second
(基板1の製造方法)
以上に説明したように、基板1は、透光性基板2の両面に導電パターンを有する基板である。以下、この基板1を製造する方法について説明する。なお、本実施形態では、基板を1つずつ作製するのではなく、面積の大きな透光性基板(いわゆる、マザー透光性基板)を用いて複数の基板を同時に作製する、いわゆる多数個取りの手法に基づいて基板を作製するものとする。このような多数個取りの製造方法においては、図13(b)に示す基板1を1つずつ形成するのではなく、図3(a)及び図3(b)に示すように、複数の基板1を形成できる大きさの面積を有するマザー透光性基板2’の上に、基板1の複数個分の要素(すなわち、第1透光性電極4aや第2透光性電極4b等を含む導電パターン)を同時に形成する。こうして、基板1を縦及び横に複数列含む大きさの大面積のパネル構造体1’を作製する。そして、その大面積のパネル構造体1’に対して、縦方向及び横方向にスクライブ及びブレイクを行い、個々の基板1に分割することにより、個々の基板1が作製される。
(Manufacturing method of the substrate 1)
As described above, the
図1は、図13(a)の基板1を製造するための本実施形態の製造方法を示している。また、図4〜図9は、図1の各工程において形成される基板の構造を工程順に示す構造変遷図である。図4〜図9では、左側に図3(a)のZ3−Z3線に従った断面、すなわち端子部5a及び5bの断面を示し、右側に図3(a)の矢印Z4で示す基板1の隅の部分を拡大して平面的に示している。これらの図4〜図9において隣り合う断面図と平面図は互いに対応した状態を示している。以下、図4〜図9を参照しながら図1の製造方法を説明する。なお、図4〜図7では、第1主面S1上の構造の変化をわかり易く示すため、図3(a)のZ3−Z3断面を上下反転して第1主面S1を上側に示している。一方、図8及び図9では、第2主面S2上の構造の変化をわかり易く示すため、図3(a)のZ3−Z3断面の通り第2主面S2を上側に示している。
FIG. 1 shows a manufacturing method of the present embodiment for manufacturing the
図1において、工程P2〜工程P10は図3(a)のマザー基板2’の第1主面S1(図の裏面)に導電パターン等を形成する第1主面形成工程Q1である。図1の工程P12〜工程P15は図3(a)の第2主面S2(図の表面)に導電パターンを形成する第2主面形成工程Q2である。図1の工程P16及びP17は、図3(a)のマザー基板2’を個々の基板へと分割するための工程Q3である。 In FIG. 1, steps P2 to P10 are a first main surface forming step Q1 for forming a conductive pattern or the like on the first main surface S1 (the back surface in the drawing) of the mother substrate 2 'in FIG. Step P12 to Step P15 in FIG. 1 are a second main surface forming step Q2 for forming a conductive pattern on the second main surface S2 (surface in the drawing) of FIG. Steps P16 and P17 in FIG. 1 are steps Q3 for dividing the mother substrate 2 'in FIG. 3A into individual substrates.
まず、第1主面形成工程Q1に先立って第1保護膜形成工程P1において、図4(a)に示すように、マザー基板2’の第2主面S2(左図の下面)上に第1保護膜11を成膜する。具体的には、マザー基板2’の第2主面S2の表面を覆う形状に第1保護膜11をp(ポリ)−ITOを材料として、例えばスパッタリングによって成膜する。
First, in the first protective film forming step P1 prior to the first main surface forming step Q1, as shown in FIG. 4A, the second main surface S2 (the lower surface in the left figure) of the
ここで、第1保護膜11は、マザー基板2’の第2主面S2の表面に傷、シミ、異物等が付くことを防止するために設けられる部材である。従って、第1保護膜形成工程P1を行う際には、マザー基板2’の第2主面S2に傷、シミ、異物等が付かない事は当然であるが、この時点で裏面となる第1主面S1の表面に傷、シミ、異物等が付かないように、すなわち、作業者の手や装置のテーブル等が触れないように作業を行うことが必要である。例えば、治具を用いてマザー基板2’を垂直又は斜めに立てた状態で第1保護膜形成工程P1の作業を行うことにより、マザー基板2’の第1主面S1と第2主面S2に触れることなく作業を行うことができる。
Here, the first
(第1主面S1の形成工程)
次に、図3(a)に示すマザー基板2’に対する第1主面形成工程Q1について説明する。図1の工程P2において、図3(a)のマザー基板2’を所定の洗浄液によって洗浄する。次に、図1の工程P3において、図4(b)に示すように、マザー基板2’の第1主面S1(左図の上面)上に材料層3’を、例えばCrを材料としてスパッタリングによって約2400Åの膜厚に成膜する。このときの材料層3’のシート抵抗値は約1.0Ω/□である。材料層3’は、図13(b)の端子部5aの第1層6及び配線3の材料層である。
(Formation process of 1st main surface S1)
Next, the first main surface forming step Q1 for the
次に、図1の工程P4において、図4(b)の材料層3’に対してフォトエッチング処理が行われ、材料層3’がパターニングされる。このパターニング工程P4の具体的な内容は以下の通りである。まず、図4(c)に示すように、材料層3’上にポジ型の感光性樹脂であるレジスト21aを、例えばスピンコートによって一様な厚さ、例えば約1.5μmの厚さに塗布する。次に、プレベークを行ってレジスト21a内の溶媒を除去する。
Next, in the process P4 of FIG. 1, a photoetching process is performed on the material layer 3 'of FIG. 4B, and the material layer 3' is patterned. The specific contents of this patterning step P4 are as follows. First, as shown in FIG. 4C, a resist 21a, which is a positive photosensitive resin, is applied on the
次に、図4(d)において、塗布されたレジスト21aに対して露光処理を実行する。具体的には、マザー基板2’を露光装置、例えば一括露光装置の所定位置に設置し、さらに、露光マスク22Aをマザー基板2’に対向する所定位置に設置する。露光マスク22Aは、ガラス基板23によって形成された完全光透過領域A0と遮光パターン24Aによって形成された完全遮光領域A1の2つの領域を有する2階調の露光マスクである。この露光マスク22Aは、完全光透過領域A0がレジスト21aを除去する部分に対向し、完全遮光領域A1がレジスト21aを残す部分に対向するように、マザー基板2’に対向する位置に設置される。この状態で露光マスク22Aを通してレジスト21aへ一定光量の露光光L1を照射すると、鎖線で示す露光像が形成されて露光された部分B1が可溶化する。
Next, in FIG. 4D, an exposure process is performed on the coated resist 21a. Specifically, the mother substrate 2 'is set at a predetermined position of an exposure apparatus, for example, a batch exposure apparatus, and the
次に、現像処理を行う。具体的には、図4(d)のマザー基板2’を現像液に所定時間、浸漬する。すると、図4(d)において可溶化した部分B1のレジストが除去されて、レジスト21aが図5(e)に示す形状にパターニングされる。 Next, development processing is performed. Specifically, the mother substrate 2 'shown in FIG. 4D is immersed in the developer for a predetermined time. Then, the resist of the part B1 solubilized in FIG. 4D is removed, and the resist 21a is patterned into the shape shown in FIG.
なお、現像液としては、例えば「有機アルカリ水溶液」を用いることができる。この有機アルカリ水溶液の組成は、例えばTMAH(テトラメチルアンモニウムハイドロオキサイド)が1.8%〜2.8%、水が97.2%〜98.2%である。現像処理の条件は、例えば、現像液の温度を約23℃、浸漬時間を約60秒とすることができる。 As the developer, for example, an “organic alkali aqueous solution” can be used. The composition of the organic alkali aqueous solution is, for example, 1.8% to 2.8% for TMAH (tetramethylammonium hydroxide) and 97.2% to 98.2% for water. The conditions for the development treatment can be, for example, a developer temperature of about 23 ° C. and an immersion time of about 60 seconds.
次に、ポストベークを、例えば約120℃の温度で行い、後のエッチング処理に用いるエッチング液に対するレジスト21aの耐性を調整する。その後、材料層3’に対してレジスト21aをマスクとしてエッチング処理を行うことにより、図5(f)に示すように材料層3’を所定の形状にパターニングする。
Next, post-baking is performed at a temperature of, for example, about 120 ° C., and the resistance of the resist 21a to the etching solution used for the subsequent etching process is adjusted. Thereafter, the
なお、このエッチング処理に用いるエッチング液としては、例えば「過塩素酸硝酸第2セリウムアンモニウム水溶液」を用いることができる。この水溶液の組成は、例えば「過塩素酸」が5%〜10%、「硝酸第2セリウムアンモニウム」が10%〜20%、水が70%〜80%である。エッチング処理の条件は、例えば、エッチング液の温度を約25℃、浸漬時間を約60秒とすることができる。 As an etchant used for this etching treatment, for example, “aqueous ceric ammonium nitrate perchlorate solution” can be used. The composition of this aqueous solution is, for example, 5% to 10% for “perchloric acid”, 10% to 20% for “cerium ammonium nitrate”, and 70% to 80% for water. The conditions for the etching treatment can be, for example, an etching solution temperature of about 25 ° C. and an immersion time of about 60 seconds.
上記のエッチング処理の後、マスクとして使用したレジスト21aを、例えば有機溶剤等によって剥離することにより、図5(g)に示すように金属パターンとしての配線3及び端子部5aの第1層6が形成される。
After the etching process, the resist 21a used as a mask is peeled off by, for example, an organic solvent, so that the
次に、第1導電膜形成工程としての図1の工程P5において、図5(h)に示すように、配線3及び第1層6上に、図13(b)の第1透光性電極4aの材料である第1導電膜としてのa(アモルファス)−ITO膜4a’を、スパッタリングによって約350Åの膜厚に成膜する。このときのa−ITO膜4a’のシート抵抗値は約240Ω/□である。
Next, in the process P5 of FIG. 1 as the first conductive film forming process, as shown in FIG. 5H, the first translucent electrode of FIG. 13B is formed on the
次に、第1パターニング工程としての図1の工程P6において、図6(i)のa−ITO膜4a’に対してフォトエッチング処理が行われ、a−ITO膜4a’が所定の形状にパターニングされる。このパターニング工程P6の具体的な内容は以下の通りである。まず、図6(i)に示すように、a−ITO膜4a’上にポジ型の感光性樹脂である第1レジスト膜としてのレジスト21bを、例えばスピンコートによって一様な厚さに塗布する。次に、プレベークを行ってレジスト21b内の溶媒を除去する。
Next, in the process P6 of FIG. 1 as the first patterning process, the
次に、図6(j)に示すように、塗布されたレジスト21bに対して露光処理を実行する。具体的には、マザー基板2’を露光装置、例えば一括露光装置の所定位置に設置し、さらに、露光マスク22Bをマザー基板2’に対向する所定位置に設置する。露光マスク22Bは、ガラス基板23によって形成された完全光透過領域A0と遮光パターン24Bによって形成された完全遮光領域A1の2つの領域を有する2階調の露光マスクである。この露光マスク22Bは、完全光透過領域A0がレジスト21bを除去する部分に対向し、完全遮光領域A1がレジスト21bを残す部分に対向するように、マザー基板2’に対向する位置に設置される。この状態で露光マスク22Bを通してレジスト21bへ一定光量の露光光L2を照射すると、鎖線で示す露光像が形成されて露光された部分B2が可溶化する。
Next, as shown in FIG. 6J, an exposure process is performed on the coated resist 21b. Specifically, the mother substrate 2 'is set at a predetermined position of an exposure apparatus, for example, a batch exposure apparatus, and the
次に、現像処理を行う。具体的には、図6(j)のマザー基板2’を現像液に所定時間、浸漬する。すると、図6(j)において可溶化した部分B2のレジスト21bが除去されて、図6(k)に示す形状にパターニングされる。なお、現像液としては、例えば図1のCrパターニング工程P4で使用した現像液を使用できる。また、現像処理の条件も工程P4と同じ条件とすることができる。
Next, development processing is performed. Specifically, the
次に、図6(k)のマザー基板2’に対してポストベークを行い、後のエッチング処理に用いるエッチング液に対するレジスト21bの耐性を調整する。その後、図6(k)のa−ITO膜4a’に対してエッチング処理を行う。具体的には、レジスト21bをマスクとして用い、エッチング液として、例えば蓚酸を用いてエッチング処理を行う。ここで、エッチング液として弱酸性の蓚酸を用いてエッチング処理を行うことにより、マザー基板2’の第2主面S2に設けられた第1保護膜11がそのエッチング液によって損傷することを防止することができる。以上のエッチング処理により、図6(l)に示すように、a−ITO膜4a’が第1導電パターンである第1透光性電極4aへパターニングされ、図1のa−ITOパターニング工程P6が終了する。
Next, post-baking is performed on the
その後、第1レジスト膜除去工程としての図1の工程P7において、マスクとして使用したレジスト21bを、例えば有機溶剤等によって剥離することにより、図7(m)に示すように第1透光性電極4a及び端子部5aの第2層7が形成される。
Thereafter, in step P7 of FIG. 1 as the first resist film removing step, the resist 21b used as the mask is peeled off, for example, with an organic solvent or the like, so that the first translucent electrode as shown in FIG. 4a and the
次に、図1のa−ITO焼成工程P8において、第1透光性電極4a及び第2層7を所定の温度(例えば220℃)で焼成する。この焼成工程P8により、a−ITOで形成された第1透光性電極4a及び第2層7がポリ化(すなわち、結晶化又は多結晶化)する。これにより、第1透光性電極4a及び第2層7の透光性を向上させ、且つ抵抗値を低くすることができる。
Next, in the a-ITO firing step P8 of FIG. 1, the first
次に、図1の樹脂膜形成工程P9において、図3(b)のマザー基板2’上に樹脂膜12を形成する。この樹脂膜12は配線3、第1透光性電極4a等を被覆してそれらの腐食を防止するためのものである。樹脂膜形成工程P9の具体的な内容を図2を用いて説明する。まず、図2の工程P21において、図7(n)に示すように、マザー基板2’上の第1透光性電極4a及び端子部5aを覆うようにネガ型の感光性樹脂膜12’(例えばアクリル樹脂)を、例えばスピンコートによって約2μmの膜厚に塗布する。
Next, in the resin film forming step P9 of FIG. 1, the
次に、図2の工程P22において、図7(n)の樹脂膜12’に対して所定のマスクパターンを有した露光マスクを用いて露光処理が行われ、図3(a)において基板2’の第1主面S1のうち、斜線で示す周辺及び境界の領域Tが露光される。この領域Tに関しては後に詳しく説明する。
Next, in step P22 of FIG. 2, an exposure process is performed on the
次に、図2の工程P23において現像処理が行われる。具体的には、図3(a)のマザー基板2’を現像液に所定時間、浸漬する。すると、露光された領域T内の感光性樹脂膜12’が除去されて、個々の基板1に対応した形状にパターニングされる。
Next, development processing is performed in step P23 of FIG. Specifically, the mother substrate 2 'shown in FIG. 3A is immersed in a developer for a predetermined time. Then, the
なお、現像液としては、例えば「炭酸ナトリウム水溶液」を用いることができる。この炭酸ナトリウム水溶液の組成は、例えば炭酸ナトリウムが0%〜13%、重炭酸ナトリウムが3%〜7%、水が65%〜75%、アニオン界面活性剤が12%〜18%である。現像処理の条件は、例えば、現像液の温度を約30℃、浸漬時間を約60秒とすることができる。その後、図2のポストベーク工程P24において、感光性樹脂膜12’を焼成する。こうして、個々の基板1に対応した形状の樹脂膜12が形成される。
As the developer, for example, a “sodium carbonate aqueous solution” can be used. The composition of this aqueous sodium carbonate solution is, for example, 0% to 13% sodium carbonate, 3% to 7% sodium bicarbonate, 65% to 75% water, and 12% to 18% anionic surfactant. The development processing conditions can be, for example, a developer temperature of about 30 ° C. and an immersion time of about 60 seconds. Thereafter, in the post-baking step P24 of FIG. 2, the photosensitive resin film 12 'is baked. Thus, the
次に、図1の第2保護膜形成工程P10において、図7(o)に示すように、マザー基板2’の第1主面S1に設けられた樹脂膜12上に第2保護膜であるポジ型の感光性樹脂13を、例えばスピンコートによって1μm〜2μmの厚さに塗布して成膜する。その後、マザー基板2’の第1主面S1のうち、図3(a)において斜線で示す領域Tに形成された第2保護膜13をパターニングにより除去する。
Next, in the second protective film forming step P10 of FIG. 1, as shown in FIG. 7 (o), the second protective film is formed on the
斜線領域Tは、基板2’のうち個々の基板1の導電パターンが設けられていない領域である。この領域Tのうちの鎖線X0に沿った境界の領域は、パネル構造体1’を個々の基板1に分割する際にスクライブする領域を含む領域である。領域Tのうちのマザー基板2’の外周に沿った領域は、後の工程においてマザー基板2’にマガジン等といった処理設備が接触(例えば、把持)する領域である。上記のように基板2’の周辺領域Tの第2保護膜13を除去するのは、把持操作等といった後処理を行い易くしたり、把持等といった後処理の際に第2保護膜13が塵となって飛散することを防止したりするためである。
以上により、マザー基板2’の第1主面S1形成工程が終了する。
The hatched region T is a region where the conductive pattern of each
Thus, the first main surface S1 forming process of the
(第2主面S2の形成工程)
次に、第2主面形成工程Q2が行なわれるのであるが、その前に、図1の第1保護膜除去工程P11において、図7(o)の第2主面S2上の第1保護膜11を、例えば王水を用いてエッチングすることにより除去する。このとき、マザー基板2’の第2主面S2の全域が露出するように、第1保護膜11の全面を除去する。なお、本実施形態においては、マザー基板2’としてアルカリ強化ガラスを用いている。このアルカリ強化ガラスは、図14に示したように、ガラス基材15の表面に強化層16やSiO2層17を有している。図1の第1保護膜除去工程P11では、これらの強化層16やSiO2層17を損傷しないように、図7(o)の第1保護膜11が除去される。
(Formation process of 2nd main surface S2)
Next, the second main surface forming step Q2 is performed. Before that, in the first protective film removing step P11 of FIG. 1, the first protective film on the second main surface S2 of FIG. 11 is removed by etching using aqua regia, for example. At this time, the entire surface of the first
次に、マザー基板2’の第2主面S2形成工程Q2について説明する。第2主面S2形成工程Q2を示す図8及び図9では、図を見易くするために第2主面S2を左図の上側に示し、第1主面S1を左図の下側に示す。まず、図1の工程P12において、図8(a)に示すように、マザー基板2’の第2主面S2が処理できるように基板の表裏を反転してマザー基板2’を置き、その第2主面S2を所定の洗浄液によって洗浄する。次に、第2導電膜形成工程としての図1の工程P13において、図8(b)に示すように、マザー基板2’の第2主面S2上に図13(a)の第2透光性電極4bの材料であるa−ITO膜4b’を第2導電膜として、スパッタリングによって約350Åの膜厚に成膜する。このときのa−ITO膜4b’のシート抵抗値は240Ω/□である。
Next, the second main surface S2 forming step Q2 of the mother substrate 2 'will be described. In FIG. 8 and FIG. 9 showing the second main surface S2 formation step Q2, the second main surface S2 is shown on the upper side of the left diagram and the first main surface S1 is shown on the lower side of the left diagram for easy viewing. First, in step P12 of FIG. 1, as shown in FIG. 8 (a), the
次に、第2パターニング工程としての図1の工程P14において、図8(b)のa−ITO膜4b’に対してフォトエッチング処理が行われ、a−ITO膜4b’が所定の形状にパターニングされる。このパターニング工程P14の具体的な内容は以下の通りである。まず、図8(c)に示すように、a−ITO膜4b’上にポジ型の感光性樹脂である第2レジスト膜としてのレジスト21cを、例えばスピンコートによって一様な厚さに塗布する。
Next, in the process P14 of FIG. 1 as the second patterning process, the
次に、図8(d)において、塗布されたレジスト21cに対して露光処理を実行する。具体的には、マザー基板2’を露光装置、例えば一括露光装置の所定位置に設置し、さらに、露光マスク22Cをマザー基板2’に対向する所定位置に設置する。このとき、反対面である第1主面S1上のパターンと露光マスク22Cとが、透光性基板2’を通してアライメント(すなわち位置合わせ)される。露光マスク22Cは、ガラス基板23によって形成された完全光透過領域A0と遮光パターン24Cによって形成された完全遮光領域A1の2つの領域を有する2階調の露光マスクである。この露光マスク22Cは、完全光透過領域A0がレジスト21cを除去する部分に対向し、完全遮光領域A1がレジスト21cを残す部分に対向するように、基板2’に対向する位置に設置される。この状態で露光マスク22Cを通してレジスト21cへ一定光量の露光光L3を照射すると、破線で示す露光像が形成されて露光された部分B3が可溶化する。
Next, in FIG. 8D, an exposure process is performed on the coated resist 21c. Specifically, the mother substrate 2 'is set at a predetermined position of an exposure apparatus, for example, a batch exposure apparatus, and the exposure mask 22C is set at a predetermined position facing the mother substrate 2'. At this time, the pattern on the first main surface S1 which is the opposite surface and the exposure mask 22C are aligned (ie, aligned) through the translucent substrate 2 '. The exposure mask 22C is a two-tone exposure mask having two regions, a complete light transmission region A0 formed by the
次に、現像処理を行う。具体的には、図8(d)のマザー基板2’を現像液に所定時間、浸漬する。すると、図8(d)において可溶化した部分B3のレジスト21cが除去されて、図9(e)に示す形状にパターニングされる。なお、現像液としては、例えば図1のa−ITOパターニング工程P6と同じ、すなわち、TMAHを含有した有機アルカリ水溶液を用いることができる。また、現像処理の条件も工程P6と同じとすることができる。 Next, development processing is performed. Specifically, the mother substrate 2 'shown in FIG. 8D is immersed in the developer for a predetermined time. Then, the resist 21c of the portion B3 solubilized in FIG. 8D is removed and patterned into the shape shown in FIG. As the developer, for example, an organic alkaline aqueous solution containing the same as the a-ITO patterning step P6 of FIG. 1, that is, containing TMAH can be used. Further, the conditions for the development processing can be the same as in step P6.
次に、ポストベークを、例えば120℃の温度で行い、後のエッチング処理に用いるエッチング液に対するレジスト21cの耐性を調整する。その後、a−ITO膜4b’に対してエッチング処理を行う。具体的には、レジスト21cをマスクとして用い、エッチング液として蓚酸を用いてエッチング処理を行う。以上のエッチング処理により、図9(f)に示すように所定形状のa−ITO膜4b’がパターニングされ、図1のa−ITOパターニング工程P14が終了する。
Next, post-baking is performed at a temperature of 120 ° C., for example, to adjust the resistance of the resist 21c to an etching solution used for the subsequent etching process. Thereafter, an etching process is performed on the
その後、第2レジスト膜除去工程としての図1の工程P15において、図9(f)のレジスト21cを、例えば有機溶剤等に所定時間、浸漬することによって剥離する。このとき、マザー基板2’の第1主面S1上の樹脂膜12を覆う第2保護膜13を同時に剥離する。このようにしてマザー基板2’から第2レジスト膜21cと第2保護膜13とが除去され、図9(g)に示す状態となる。
Thereafter, in step P15 of FIG. 1 as the second resist film removing step, the resist 21c of FIG. 9F is removed by immersing in an organic solvent or the like for a predetermined time, for example. At this time, the second
以上により、マザー基板2’の第2主面S2形成工程Q2が終了し、マザー基板2’の両面に導電パターンが形成された図3(a)のパネル構造体1’が完成する。 Thus, the second main surface S2 forming step Q2 of the mother substrate 2 'is completed, and the panel structure 1' shown in FIG. 3A in which conductive patterns are formed on both surfaces of the mother substrate 2 'is completed.
(パネル構造体の分割)
次に、パネル構造体1’を分割する工程Q3を説明する。まず、図1の工程P16のスクライブ工程を行う。具体的には、図3(a)のパネル構造体1’の鎖線X0に沿って、例えばガラススクライバによってスクライブ(すなわち、罫書き)を第1主面S1に行う。このとき、スクライブ装置のテーブルに直接パターン面が触れることの無いように、テーブルに治具等で工夫をする必要がある。これを簡単に回避するには、スクライブする鎖線X0を除いてマザー基板1’の第2主面S2の表面自体及び第2主面膜要素4b,5bに上に、保護シートをラミネートすれば、マザー基板1’の第2主面S2の表面自体及び第2主面膜要素4b,5bに傷がついたり、異物が付着することを防止することができる。マザー基板2’の第1主面S1上に形成された樹脂膜12は、工程P9のパターニングによって鎖線X0に沿った部分は除去されているので、ガラススクライバはマザー基板2’の表面を直接にスクライブできる。なお、第2主面S2にスクライブを行うこともできる。この場合も同様にスクライブする鎖線X0を除いて保護シート等で第1主面S1の表面自体及び第1主面膜要素4a,5a,3,12を保護すれば、第2主面S2の鎖線X0に沿った部分には樹脂膜等が設けられていないので、マザー基板2’の表面を直接にスクライブできる。次に、図1の工程P17において、例えばブレイクマシン等を用いて、図3(a)のパネル構造体1’を図13(a)に示す個々の基板1に分割し、保護シートを剥離する。
(Division of panel structure)
Next, the process Q3 for dividing the
次に、図1の基板焼成工程P18において、個々の基板1を所定の温度(例えば220℃)で焼成する。当然のことながら分割した基板1の表裏に触らないような治具にセットする必要がある。この基板焼成工程P18により、a−ITOで形成された第2透光性電極4bがポリ化(すなわち、結晶化又は多結晶化)する。これにより、第2透光性電極4bの透光性を向上させ、且つ抵抗値を低くすることができる。以上の工程により、基板1が完成する。
Next, in the substrate baking step P18 of FIG. 1, each
本実施形態の基板の製造方法では、図1の第1主面形成工程Q1を行う前に、第1保護膜形成工程P1において、図4(a)のマザー基板2’の第2主面S2を覆う形状に第1保護膜11を形成することにした。これにより、マザー基板2’の第2主面S2は第1保護膜11によって保護されるので、図1の第1主面形成工程Q1において第1主面S1上に第1透光性電極4a等のパターンを形成する際に、マザー基板2’の第2主面S2が、スパッタ装置等といった製造装置においてマザー基板2’を載置する部分(例えば、テーブルやマガジン等)に直接に触れることがなくなる。その結果、マザー基板2’の第2主面S2の表面に傷がついたり、異物が付着することを防止できる。
In the substrate manufacturing method of the present embodiment, before the first main surface forming step Q1 of FIG. 1, in the first protective film forming step P1, the second main surface S2 of the
また、図1の第1レジスト膜除去工程P7において、図6(k)のレジスト膜21bを除去した後に、図1の第2保護膜形成工程P10において、図7(o)に示すように、第1透光性電極4a、端子部5a及び配線3(以下、第1主面膜要素という)を覆う形状に第2保護膜13を形成した。これにより、マザー基板2’の第1主面S1に形成された第1主面膜要素4a,5a,3は第2保護膜13によって保護される。その結果、図3(a)のマザー基板2’の第2主面(表側面)S2に第2透光性電極4b及び端子部5b(以下、第2主面膜要素)を形成する際に、第1主面S1の表面自体及び第1主面膜要素4a,5a,3がスパッタ装置等といった製造装置のテーブルやマガジンに直接に触れることがなくなる。従って、マザー基板2’の第1主面S1の表面自体及び第1主面膜要素4a,5a,3に傷がついたり、異物が付着することを防止でき、第1主面膜要素4a,5a,3に不良が発生することを防止できる。
Further, after removing the resist
なお、図1の第1保護膜形成工程P1において、図4(a)に示すように、第2主面S2上に形成された第1保護膜11は、図1の第2保護膜形成工程P10の後の第1保護膜除去工程P11によって除去される。そしてその後、第2主面形成工程Q2において、第1保護膜11が無くなった状態の第2主面S2上に図3(a)の第2主面膜要素4b,5bが形成される。従って、図1の第1主面形成工程Q1において第2主面S2上の第1保護膜11に傷やシミが付いたとしても、それらの傷やシミが原因となって第2主面S2上に形成される第2主面膜要素4b,5bに不良が生じることはない。
In the first protective film forming step P1 of FIG. 1, as shown in FIG. 4A, the first
また、本実施形態では、透光性基板2として、図14のアルカリ強化ガラスを用いている。この透光性基板2の表面には強化層16及びSiO2層17が形成されている。仮に、第2主面S2上に第1保護膜11を設けずに、図3(a)の第2主面膜要素4b,5bを形成した場合、透光性基板2の表面に付いた傷やシミを、例えばガラス表面のエッチング処理によって除去しようとすれば、そのエッチング処理によって図14の強化層16及びSiO2層17が除去され、強化ガラスの性能を損なうことになる。しかしながら、本実施形態では、基板2の第2主面S2に第1保護膜11を設け、第1保護膜11のみを除去しているので、強化層16及びSiO2層17が損傷を受けることを防止できる。
In the present embodiment, the alkali tempered glass of FIG. 14 is used as the
また、本実施形態において、図13(a)の第1主面(裏面)S1上の第1透光性電極4aと端子部5aの第2層7は、図1の第1主面形成工程Q1においてa−ITOを用いて形成する。以下、この点について説明する。
Moreover, in this embodiment, the 1st
本実施形態では、a−ITOパターニング工程P6の際、図6(l)に示すように、第2主面S2上にはp−ITOから成る第1保護膜11が設けられた状態でエッチング処理が行われる。仮に、a−ITO膜4a’に代えてp−ITO膜を材料として第1透光性電極4aを形成するとすると、パターニング工程P6のときに用いるエッチング液によって、同じp−ITOの膜である第1保護膜11が損傷するおそれがある。しかし、本実施形態において第1透光性電極4aの材料として用いるa−ITOはp−ITOに比べて弱酸のエッチング液でエッチングすることができる。このような弱酸のエッチング液として、本実施形態では蓚酸を用いている。図1のa−ITOパターニング工程P6において蓚酸をエッチング液として用いれば、図6(l)の第1保護膜11が損傷することを防止できる。
In the present embodiment, during the a-ITO patterning step P6, as shown in FIG. 6L, the etching process is performed in a state where the first
また、本実施形態では、図1の工程P5でa−ITOを成膜し、さらに工程P6でそのa−ITOをパターニングして第1透光性電極4aを形成した。そしてそのa−ITO4a(図7(m)参照)を、図1のa−ITO焼成工程P8において焼成によってポリ化した。このポリ化により、第1透光性電極4aの透明度を向上させ、且つ抵抗値を低くでき、導電パターンとして必要な性能を得ることができる。
In this embodiment, the first light-
また、本実施形態において、図13(a)の第2主面S2上の第2透光性電極4bと端子部5bは、図1の第2主面形成工程Q2においてa−ITOを用いて形成する。このことに関連して次の作用がもたらされる。本実施形態では、第2主面洗浄工程P12又はa−ITOスパッタ工程P13の際に、それらの処理を受ける第2主面S2の反対面である第1主面S1上に設けた第2保護膜13(図8(b)参照)に傷がつくかもしれない。このように傷がつくと、a−ITOパターニング工程P14においてエッチング液が第2保護膜13についた傷へ進入するおそれがある。
Moreover, in this embodiment, the 2nd
しかし、既述のように、a−ITOはp−ITOをエッチングする場合よりも弱酸のエッチング液、例えば蓚酸を用いることができる。a−ITOパターニング工程P14において蓚酸を用いてエッチングすることにすれば、仮に第2保護膜13に傷がついて、その傷からエッチング液が進入して、そのエッチング液が第1透光性電極4a又は端子部5aに達したとしても、図1のa−ITO焼成工程P8でポリ化された第1透光性電極4aと端子部5aの第2層7が腐蝕することがなくなる。
However, as described above, a-ITO can use a weak acid etchant, for example, oxalic acid, compared to the case of etching p-ITO. If etching is performed using oxalic acid in the a-ITO patterning step P14, the second
また、本実施形態では、図1の工程P13でa−ITOを成膜し、工程P14でそのa−ITOをパターニングして第2透光性電極4bを形成した。そして、そのa−ITO4b(図9(g)参照)を、図1の基板焼成工程P18においてポリ化した。このポリ化により、第1透光性電極4bの透明度を向上させ、且つ抵抗値を低くでき、導電パターンとして必要な性能を得ることができる。また、a−ITOはp−ITOに比べて低い温度で成膜することができる。そのため、図1のa−ITOスパッタ工程P13においてa−ITO膜4b’を形成する際に、反対側の面に形成された第2保護膜13が、熱で硬化することを防止できる。
In the present embodiment, the a-ITO film is formed in the process P13 of FIG. 1, and the a-ITO is patterned in the process P14 to form the second
(変形例)
上記実施形態では、図1の工程P15において図9(f)の第2保護膜13及び第2レジスト膜21cを剥離した後に、図1の分割工程Q3を実行している。しかしながら、分割工程Q3は、第2レジスト膜除去工程としての第2保護膜・第2レジスト膜剥離工程P15の前に行うこともできる。この場合には、図3(a)において斜線で示す領域Tのうちの周辺領域部分に加えて、境界の領域部分(すなわち、マザー基板2’をスクライブする領域)の第2保護膜13を、図1の第2保護膜形成工程P10において、予め、パターニングにより除去しておく。このようにスクライブする領域Tの第2保護膜13を除去しておけば、マザー基板2’の第1主面S1をスクライブする際に第2保護膜13が削られることによって塵が発生することを防止する他、直接ガラス基板をスクライブするため、ブレーク性も良好になる。また、スクライブとブレーク工程で製造装置のテーブルやマガジンに直接パターン面が触れることがなくなるため、マザー基板1’の第2主面S2の表面自体及び第2主面膜要素4b,5bに傷がついたり、異物が付着することを防止でき、第2主面膜要素4b,5bに不良が発生することを防止できる。また同様に、スクライブ面をマザー基板1’の第2主面S2とする場合は、第1主面S1の表面自体及び第1主面膜要素4a,5a,3,12に傷がついたり、異物が付着することを防止でき、第1主面膜要素4a,5a,3,12に不良が発生することを防止できる。
(Modification)
In the above embodiment, after the second
(基板の製造方法の第2実施形態)
次に、本発明に係る基板の製造方法の他の実施形態を説明する。本実施形態の製造方法の全体的な工程は、図1に示した第1実施形態に係る製造方法と同じである。図1に示した先の実施形態では、第1主面形成工程Q1において、a−ITOをポリ化のために焼成する工程(図1のP8)と樹脂膜を材質調整のために焼成する工程(図2のP24)とをそれぞれ個別に行った。これに対し、本実施形態では、第1主面S1上に形成されるa−ITOと樹脂膜の焼成工程を同時に行うことにする。なお、以下の説明では、本実施形態を先の実施形態と異なる点を中心として説明するものとし、共通する工程については説明を省略する。
(Second Embodiment of Manufacturing Method of Substrate)
Next, another embodiment of the substrate manufacturing method according to the present invention will be described. The overall steps of the manufacturing method of this embodiment are the same as those of the manufacturing method according to the first embodiment shown in FIG. In the previous embodiment shown in FIG. 1, in the first main surface forming step Q1, the step of baking a-ITO for polytheization (P8 in FIG. 1) and the step of baking the resin film for material adjustment (P24 in FIG. 2) were performed individually. On the other hand, in this embodiment, the baking process of a-ITO formed on 1st main surface S1 and a resin film is performed simultaneously. In the following description, the present embodiment will be described with a focus on differences from the previous embodiment, and description of common steps will be omitted.
本実施形態において、図1のP1〜P7に示す工程は、先の第1実施形態と同じであるので、これらの工程の詳細な説明は省略する。図1の工程P7が終了した時点で、図7(m)に示すように、マザー基板2’上に第1透光性電極4a、端子部5a及び配線3が形成されている。この時点で、端子部5aの第2層7と第1透光性電極4aは、焼成されていないので、ポリ化前のa−ITOのままである。
In the present embodiment, the processes indicated by P1 to P7 in FIG. 1 are the same as those in the first embodiment, and thus detailed description of these processes is omitted. When the process P7 in FIG. 1 is completed, as shown in FIG. 7M, the first
次に、図1の工程P8を行わずに樹脂膜形成工程P9を行う。すなわち、図7(m)の端子部5aの第2層7と第1透光性電極4aを焼成していない状態で、図7(n)に示すように、第1主面膜要素4a,5a,3上に樹脂膜12の材料である感光性樹脂膜12’を形成する。
Next, the resin film forming step P9 is performed without performing the step P8 of FIG. That is, in the state where the
図1の樹脂膜形成工程P9は先の第1実施形態と同じである。すなわち、図2の工程P21において、図7(n)に示すように、マザー基板2’上の第1透光性電極4a及び端子部5aを覆う形状にネガ型の感光性樹脂膜12’を成膜する。その後、工程P22において、感光性樹脂膜12’に対して所定のマスクパターンを有した露光マスクを用いて露光処理が行われ、工程P23において現像処理が行われ、感光性樹脂膜12’が所定のパターンにパターニングされる。これらP21〜P23の各工程における処理条件は第1実施形態と同じであるので詳しい説明は省略する。
The resin film forming process P9 in FIG. 1 is the same as that in the first embodiment. That is, in the process P21 of FIG. 2, as shown in FIG. 7 (n), the negative
現像工程P23が終了した時点で、図7(n)の感光性樹脂12’、端子部5aの第2層7、及び第1透光性電極4aは焼成されていない状態である。この状態で、図2のポストベーク工程P24を実施することにより、感光性樹脂12’を焼成して樹脂膜12が完成し、同時に、端子部5aの第2層7と第1透光性電極4aが焼成され、ポリ化される。
When the development process P23 is completed, the photosensitive resin 12 ', the
このように、図1の第1レジスト膜剥離工程P7が終了した時点ではa−ITOを焼成せずに、樹脂膜形成工程P9内のポストベーク工程P24(図2参照)において感光性樹脂12’とa−ITO膜とを同時に焼成すれば、製造工程を減らすことができるので、製造コストを低く抑えることができる。
Thus, at the time when the first resist film peeling step P7 in FIG. 1 is completed, the a-ITO is not baked, and the
(基板の製造方法の第3実施形態)
次に、本発明に係る基板の製造方法のさらに他の実施形態を説明する。本実施形態の製造方法の全体的な工程は、図1に示した第1実施形態に係る製造方法と同じである。図1に示した先の実施形態では、工程P3及び工程P4において、図13(a)の透光性基板2の第1主面S1上に金属膜である配線3を、Crを用いて単層に形成する場合を例示した。これに対し本実施形態では、配線3をAlとMo(モリブデン)との積層構造としている。なお、配線を形成する工程以外の工程は先の実施形態と同じである。また、以下の説明では、本実施形態を先の実施形態と異なる点を中心として説明するものとし、共通する工程については説明を省略する。
(Third embodiment of substrate manufacturing method)
Next, still another embodiment of the substrate manufacturing method according to the present invention will be described. The overall steps of the manufacturing method of this embodiment are the same as those of the manufacturing method according to the first embodiment shown in FIG. In the previous embodiment shown in FIG. 1, in the process P3 and the process P4, the
図10は、本実施形態に係る基板の製造方法の工程のうちの第1主面形成工程Q1を示す工程図である。図11及び図12は、金属パターン形成工程としての図10のAlスパッタ工程P32からMoパターニング工程P35に対応する膜構成の変遷を示す断面図である。なお、これら図11及び図12は、図13(a)における上辺部のZ5−Z5線に従った断面を示している。本実施形態において、図10の工程P31は図1の工程P2と同じであり、図10の工程P36〜P41は図1の工程P5〜P10と同じであるので、これらの工程の詳細な説明は省略する。 FIG. 10 is a process diagram showing a first main surface forming process Q1 in the processes of the substrate manufacturing method according to the present embodiment. 11 and 12 are cross-sectional views showing the transition of the film configuration corresponding to the Al patterning step P32 to the Mo patterning step P35 of FIG. 10 as the metal pattern forming step. 11 and 12 show a cross section according to the Z5-Z5 line at the upper side in FIG. 13A. In this embodiment, the process P31 in FIG. 10 is the same as the process P2 in FIG. 1, and the processes P36 to P41 in FIG. 10 are the same as the processes P5 to P10 in FIG. Omitted.
図10の工程P31において、図11(a)のマザー基板2’の第1主面S1を所定の洗浄液によって洗浄した後、図10の工程P32において、図11(a)の材料層34’を成膜する。この材料層34’は図13(a)の配線33の第1層34の材料層であり、Alを材料としてスパッタリングによって成膜される。
In step P31 of FIG. 10, after cleaning the first main surface S1 of the
次に、図10の工程P33において、図11(a)の配線の材料層34’に対してフォトエッチング処理が行われ、材料層34’が所定の形状にパターニングされる。このパターニング工程P33の具体的な工程を説明すれば、まず、図11(b)において配線の材料層34’上にポジ型の感光性樹脂であるレジスト21dを一様な厚さに塗布し、プレベークを行ってレジスト21d内の溶媒を除去する。その後、図11(c)において、レジスト21dに対して露光マスク22Dを用いて露光処理が実施される。このマスク22Dを用いて露光することにより、図11(c)の露光された部分B4が可溶化する。 Next, in step P33 of FIG. 10, a photoetching process is performed on the material layer 34 'of the wiring shown in FIG. 11A, and the material layer 34' is patterned into a predetermined shape. A specific process of the patterning process P33 will be described. First, in FIG. 11B, a resist 21d, which is a positive photosensitive resin, is applied on the wiring material layer 34 'to a uniform thickness. Pre-baking is performed to remove the solvent in the resist 21d. Thereafter, in FIG. 11C, an exposure process is performed on the resist 21d using the exposure mask 22D. By exposing using the mask 22D, the exposed portion B4 in FIG. 11C is solubilized.
次に、マザー基板2’を現像液に所定時間浸漬して、可溶化した部分B4のレジスト21dを除去する(図11(d))。その後ポストベークを行い、さらに材料層34’に対してレジスト21dをマスクとしてエッチング処理を行うことにより、図11(e)に示すように材料層34’を所定の形状にパターニングする。そしてさらに、マスクとして使用したレジスト21dを剥離することにより、図11(f)に示す第1層34が形成される。この第1層34は鎖線で示す配線33の第1層になる層である。
Next, the mother substrate 2 'is immersed in a developing solution for a predetermined time, and the solubilized portion B4 resist 21d is removed (FIG. 11D). Thereafter, post-baking is performed, and the
次に、図10の工程P34において、図12(g)に示すように、第1層34上に材料層35’を成膜する。この材料層35’は、Moを材料としてスパッタリングによって所定の厚さに成膜される。次に、図10の工程P35において、図12(g)の材料層35’に対してフォトエッチング処理が行われ、材料層35’が所定の形状にパターニングされる。具体的には、図12(h)において配線の材料層35’上にポジ型の感光性樹脂であるレジスト21eを一様な厚さに塗布し、プレベークを行ってレジスト21e内の溶媒を除去する。その後、図12(i)において、レジスト21eに対して露光マスク22Eを用いて露光処理を実施する。これにより、図12(i)の露光された部分B5が可溶化する。
Next, in step P34 of FIG. 10, a material layer 35 'is formed on the
次に、図12(i)の基板2’を現像液に所定時間浸漬して、可溶化した部分B5のレジスト21eを除去する(図12(j))。その後ポストベークを行い、材料層35’に対してレジスト21eをマスクとしてエッチング処理を行うことにより、図12(k)に示すように材料層35’を所定の形状にパターニングする。そしてさらに、マスクとして使用したレジスト21eを剥離することにより、図12(l)に示す配線33の第2層35が形成される。以上により、Alから成る第1層34とMoから成る第2層35とを積層して成る配線33が形成される。
Next, the substrate 2 'of FIG. 12 (i) is immersed in a developing solution for a predetermined time to remove the solubilized resist 21e of the portion B5 (FIG. 12 (j)). Thereafter, post-baking is performed, and the
この後、先の第1実施形態と同様に図1に示す第1保護膜除去工程P11、第2主面形成工程Q2及び分割工程Q3が実行され、工程P18において焼成して図13(a)の基板1が完成する。本実施形態では、図12(l)に示すように、金属パターンである配線33を積層構造とし、その配線33の第1層34をAlを用いて形成し、第2層35をMoを用いて形成した。これにより、低抵抗の配線を容易に形成できる。
Thereafter, the first protective film removing step P11, the second main surface forming step Q2, and the dividing step Q3 shown in FIG. 1 are performed as in the first embodiment, and the baking is performed in the step P18, and the process shown in FIG. The
(基板の製造方法の第4実施形態)
次に、本発明に係る基板の製造方法のさらに他の実施形態を説明する。本実施形態の製造方法の全体的な工程は、図1に示した第1実施形態に係る製造方法と同じである。図1に示した先の実施形態では、第1保護膜(図4(a)の符号11)をp−ITOを用いて形成する場合を例示した。これに対し、本実施形態では、第1保護膜を金属を用いて形成することにする。なお、以下の説明では、本実施形態を先の実施形態と異なる点を中心として説明するものとし、共通する工程については説明を省略する。
(4th Embodiment of the manufacturing method of a board | substrate)
Next, still another embodiment of the substrate manufacturing method according to the present invention will be described. The overall steps of the manufacturing method of this embodiment are the same as those of the manufacturing method according to the first embodiment shown in FIG. In the previous embodiment shown in FIG. 1, the case where the first protective film (
本実施形態において、図1のP2〜P10に示す工程及びP12〜18に示す工程は、先の第1実施形態と同じであるので、これらの工程の詳細な説明は省略する。まず、図1の第1保護膜形成工程P1において、図4(a)のマザー基板2’の第2主面S2の表面を覆う形状に第1保護膜41を金属を用いて、例えばスパッタリングによって成膜する。ここで、第1保護膜41の材料である金属としては、図1の第1主面形成工程Q1において形成する金属パターン、具体的には工程P3及び工程P4で形成される配線3(図5(g)参照)の金属材料と異なる金属を用いる。本実施形態では、先の第1実施形態と同じく配線3をCrを用いて形成するので、第1保護膜41はCr以外の金属材料であるAg(銀)を用いて形成することにする。
In the present embodiment, the processes shown in P2 to P10 and the processes shown in P12 to 18 in FIG. 1 are the same as those in the first embodiment, and thus detailed description of these processes is omitted. First, in the first protective film forming step P1 of FIG. 1, the first
この後、先の第1実施形態と同様に、図1に示す第1主面形成工程Q1が実行され、図7(o)に示すように、マザー基板2’の第1主面S1上に所望の導電パターン等が形成される。
Thereafter, as in the first embodiment, the first main surface forming step Q1 shown in FIG. 1 is performed, and as shown in FIG. 7 (o), the first main surface S1 of the
次に、図1の第1保護膜除去工程P11において、図7(o)の第1保護膜41をエッチング処理によって除去する。このとき、マザー基板2’の第2主面S2の全面が露出するように、第1保護膜41を全て除去する。なお、第1保護膜41をエッチング処理する際のエッチング液としては、例えば「燐硝酢酸水溶液」を用いることができる。この燐硝酢酸水溶液の組成は、例えば燐酸(H3PO4)が80%、硝酸(HNO3)が1%、酢酸(CH3COOH)が3%、水(H2O)が16%である。エッチング処理の条件は、例えば、エッチング液の温度を40℃、浸漬時間を30秒〜60秒とすることができる。
Next, in the first protective film removing step P11 of FIG. 1, the first
この後、先の第1実施形態と同様に、図1に示す第2主面形成工程Q2、分割工程Q3及び焼成工程P18が実行されて図13(a)の基板1が完成する。
Thereafter, similarly to the first embodiment, the second main surface forming step Q2, the dividing step Q3, and the baking step P18 shown in FIG. 1 are executed to complete the
本実施形態では、第1保護膜41をAgを用いて形成することにした。その結果、図1の第1保護膜形成工程P1は、配線3の材料層3’を形成するCrスパッタ工程P3と同じ装置を用いて容易に実行できる。また、第1保護膜除去工程P11は、Crパターニング工程P4と同様にエッチング処理によって容易に実行できる。また、第1保護膜41を、第1主面S1に形成される配線3と異なる金属材料であるAgを用いて形成するので、Crパターニング工程P4において第1保護膜41が、Crをエッチングするためのエッチング液によって損傷することを防止することができる。その結果、第1主面形成工程Q1を実行している間、第1保護膜41がマザー基板2’の第2主面S2を確実に保護することができる。
In the present embodiment, the first
(変形例)
上記第4の実施形態では、第1主面S1の配線3をCrを用いて形成し、第1保護膜41をAgを用いて形成する場合を例示している。しかしながら、第1保護膜41に用いる金属材料は、配線3を形成する金属材料に応じて適宜に選択できる。具体的には、図1の工程P4において配線3の材料層3’をパターニングする際に用いるエッチング液に対して耐性を有する金属材料を第1保護膜41の材料として選択できる。
(Modification)
In the said 4th Embodiment, the
より具体的には、配線3及び第1保護膜41に用いることができる金属として、例えば
(1)Cr単体又はCrを主成分とする合金(以下、Cr系金属という)、
(2)Ag単体又はAgを主成分とする合金(以下、Ag系金属という)、
(3)Cu(銅)単体又はCuを主成分とする合金(以下、Cu系金属という)、
(4)Al(アルミニウム)単体又はAlを主成分とする合金(以下、Al系金属という)、
(5)Mo(モリブデン)単体又はMoを主成分とする合金(以下、Mo系金属という)、
(6)W(タングステン)単体又はWを主成分とする合金(以下、W系金属という)、
等から選ばれる組合せが考えられる。
More specifically, as a metal that can be used for the
(2) Ag alone or an alloy containing Ag as a main component (hereinafter referred to as Ag-based metal),
(3) Cu (copper) alone or an alloy containing Cu as a main component (hereinafter referred to as Cu-based metal),
(4) Al (aluminum) alone or an alloy containing Al as a main component (hereinafter referred to as Al-based metal),
(5) Mo (molybdenum) alone or an alloy mainly containing Mo (hereinafter referred to as Mo-based metal),
(6) W (tungsten) alone or an alloy mainly containing W (hereinafter referred to as W-based metal),
A combination selected from the above is conceivable.
例えば、配線3をCr系金属を用いて形成する場合には、第1保護膜41は、Ag系金属、Cu系金属、Al系金属、Mo系金属又はW系金属を用いて形成できる。Cr系金属をエッチング処理する場合は、エッチング液として「過塩素酸硝酸第2セリウムアンモニウム水溶液」が用いられる。Ag系金属、Cu系金属、Al系金属、Mo系金属及びW系金属は過塩素酸硝酸第2セリウムアンモニウム水溶液に対して耐性があるので、第1保護膜41として好適に用いることができる。
For example, when the
また、配線3をAg系金属、Cu系金属、Al系金属又はMo系金属を用いて形成する場合には、第1保護膜41は、Cr系金属又はW系金属を用いて形成することができる。Ag系金属、Cu系金属、Al系金属及びMo系金属をエッチング処理する場合は、エッチング液として「燐硝酢酸水溶液」が用いられる。Cr系金属及びW系金属は燐硝酢酸水溶液に対して耐性があるので、第1保護膜41として好適に用いることができる。
When the
さらに、配線3をW系金属を用いて形成する場合には、第1保護膜41は、Cr系金属を用いて形成することができる。W系金属をエッチング処理する場合は、エッチング液として「燐硝酸水溶液」が用いられる。この燐硝酸水溶液の組成は、例えば燐酸が30%、硝酸が10%、水が60%である。Cr系金属は燐硝酸水溶液に対して耐性があるので、第1保護膜41として好適に用いることができる。
Furthermore, when the
(その他の実施形態)
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。
例えば、図1に示した第1実施形態では、図13(a)の配線3をCrを用いて単層の膜として形成した。しかしながら、配線3は、Cr以外の材料、例えばAlを主成分とする合金、Agを主成分とする合金又はCuを主成分とする合金を用いて、単層の膜として形成することもできる。例えば、Cuを主成分とする合金の添加材としてはMoを用いることができ、Agを主成分とする合金の添加材としては、Pd、Cu、Ge等を用いることができる。Alを主成分とする合金、Agを主成分とする合金、銅を主成分とする合金では、いずれも、2000Åの膜厚に形成することで配線のシート抵抗値を0.3Ω/□程度にできる。
(Other embodiments)
The present invention has been described with reference to the preferred embodiments. However, the present invention is not limited to the embodiments, and various modifications can be made within the scope of the invention described in the claims.
For example, in the first embodiment shown in FIG. 1, the
また、図10に示した第3実施形態において、図12(l)の配線33は、AlとMoとを積層して形成した。しかしながら、配線33は、AlとMo以外の材料、例えば、AlとCrを積層することもできる。また、配線33は、金属材料を2層より多く積層して形成することもできる。図12(l)の積層配線構造は、金属成膜とフォトエッチング処理をそれぞれ2回行うことによって形成されているが、連続成膜を1回行って、1回のフォトエッチング処理でパターン形成することもできる。例えば、AlとMoを夫々2000Åと200Åで連続して成膜し、燐硝酢酸のエッチング液で同時にエッチングすれば、1回分フォトエッチング工程を削除でき、配線幅も小さくすることが可能である。
In the third embodiment shown in FIG. 10, the
また、図7(o)において、第2保護膜13はポジ型の感光性樹脂をスピンコート等によって塗布することによって成膜した。しかしながら、第2保護膜13は、感光性樹脂のシートを貼り付ける、いわゆるラミネートによって設けることもできる。
In FIG. 7O, the second
1.基板、 1’.パネル構造体、 2.透光性基板、 2’マザー透光性基板、
3,33.配線(金属パターン)、 4a.第1透光性電極(第1導電パターン)、
4b.第2透光性電極(第2導電パターン)、 5a.第1端子部、
5b.第2端子部(第2導電パターン)、 6.端子部第1層、
7.端子部第2層(第1導電パターン)、 11,41.第1保護膜、 12.樹脂膜、 13.第2保護膜、 15.ガラス基材、 16.強化層、 17.SiO2層、
21a,21d,21e.レジスト、 21b.レジスト(第1レジスト膜)、
21c.レジスト(第2レジスト膜)、
22A,22B,22C,22D,22E.露光マスク、 23.ガラス基板、
24A,24B,24C.遮光パターン、 34.配線の第1層、
34’.第1層の材料層、 35.配線の第2層、 35’.第2層の材料層、
S1.第1主面、 S2.第2主面
1. Substrate, 1 '. 1. Panel structure Translucent substrate, 2 'mother translucent substrate,
3,33. Wiring (metal pattern), 4a. A first translucent electrode (first conductive pattern),
4b. 2nd translucent electrode (2nd conductive pattern), 5a. First terminal portion,
5b. 5. second terminal portion (second conductive pattern); Terminal part first layer,
7). Terminal part second layer (first conductive pattern) 11, 41. First protective film, 12. Resin film, 13. 15. second protective film; Glass substrate, 16. Reinforcement layer, 17. SiO 2 layer,
21a, 21d, 21e. Resist, 21b. Resist (first resist film),
21c. Resist (second resist film),
22A, 22B, 22C, 22D, 22E. Exposure mask, 23. Glass substrate,
24A, 24B, 24C. Light-shielding pattern, 34. The first layer of wiring,
34 '. 35. first material layer; Second layer of wiring, 35 '. A second material layer,
S1. 1st main surface, S2. Second main surface
Claims (13)
前記第2主面を覆う第1保護膜を形成する第1保護膜形成工程と、
前記第1保護膜形成工程の後に前記第1主面に第1導電膜を形成する第1導電膜形成工程と、
前記第1導電膜上に第1レジスト膜を形成し該第1レジスト膜を用いて前記第1導電膜をパターニングして第1導電パターンを形成する第1パターニング工程と、
前記第1レジスト膜を除去する第1レジスト膜除去工程と、
前記第1主面上であって前記第1導電パターンを覆う形状に第2保護膜を形成する第2保護膜形成工程と、
前記第2保護膜形成工程の後に前記第2主面上の前記第1保護膜を除去する第1保護膜除去工程と、
前記第1保護膜除去工程の後に前記第2主面に第2導電膜を形成する第2導電膜形成工程と、
前記第2導電膜上に第2レジスト膜を形成し該第2レジスト膜を用いて前記第2導電膜をパターニングして第2導電パターンを形成する第2パターニング工程と、
前記第2パターニング工程の後に前記第2レジスト膜を除去する第2レジスト膜除去工程と
を有することを特徴とする基板の製造方法。 A method of manufacturing a substrate having a conductive pattern on a first main surface and a second main surface of the substrate,
A first protective film forming step of forming a first protective film covering the second main surface;
A first conductive film forming step of forming a first conductive film on the first main surface after the first protective film forming step;
Forming a first resist film on the first conductive film and patterning the first conductive film using the first resist film to form a first conductive pattern;
A first resist film removing step of removing the first resist film;
A second protective film forming step for forming a second protective film on the first main surface and covering the first conductive pattern;
A first protective film removing step of removing the first protective film on the second main surface after the second protective film forming step;
A second conductive film forming step of forming a second conductive film on the second main surface after the first protective film removing step;
Forming a second resist film on the second conductive film and patterning the second conductive film using the second resist film to form a second conductive pattern;
And a second resist film removing step of removing the second resist film after the second patterning step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007002034A JP2008170573A (en) | 2007-01-10 | 2007-01-10 | Method of manufacturing substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007002034A JP2008170573A (en) | 2007-01-10 | 2007-01-10 | Method of manufacturing substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008170573A true JP2008170573A (en) | 2008-07-24 |
Family
ID=39698739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007002034A Withdrawn JP2008170573A (en) | 2007-01-10 | 2007-01-10 | Method of manufacturing substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008170573A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011164508A (en) * | 2010-02-15 | 2011-08-25 | Sony Corp | Method for manufacturing electric solid-state device, and electric solid-state device |
-
2007
- 2007-01-10 JP JP2007002034A patent/JP2008170573A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011164508A (en) * | 2010-02-15 | 2011-08-25 | Sony Corp | Method for manufacturing electric solid-state device, and electric solid-state device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160370900A1 (en) | Touch panel and repairing method thereof | |
JP5486969B2 (en) | Manufacturing method of touch panel | |
JP5008916B2 (en) | Array substrate, method for manufacturing the same, and display device | |
JP2008083497A (en) | Manufacturing method of electrode substrate | |
EP2369456B1 (en) | Touch panel | |
JP5115476B2 (en) | Glass substrate with transparent electrode and manufacturing method thereof | |
JP2011164508A (en) | Method for manufacturing electric solid-state device, and electric solid-state device | |
JP5331321B2 (en) | Manufacturing method of display device | |
KR101765198B1 (en) | Method for manufacturing window glass using UV pattern | |
JP5454969B2 (en) | Manufacturing method of cover glass for electronic device and manufacturing method of touch sensor module | |
JP2008083495A (en) | Manufacturing method for substrate | |
KR20110021771A (en) | Substrate with oxide layer and manufacturing method thereof | |
JP2008241921A (en) | Photomask and method for manufacturing photomask | |
US10879278B2 (en) | Display substrate, manufacturing method therefor, and display device | |
JP2008170573A (en) | Method of manufacturing substrate | |
JP2015197784A (en) | Cover glass integrated type touch panel sensor substrate and display device | |
JP2008170840A (en) | Method for manufacturing substrate | |
KR100685920B1 (en) | Fabricating method of thin film transistor - liquid crystal display | |
JP2008083496A (en) | Method for manufacturing electrode substrate | |
JP2007220965A (en) | Substrate with laminated structure and method of manufacturing same | |
KR20150078332A (en) | Touch screen panel and method of fabricating the same | |
PH12012000074A1 (en) | Method of manufacturing cover glass for portable device | |
CN110865494B (en) | Liquid crystal display and preparation method thereof | |
JP2016042130A (en) | Array substrate, and display device using the same | |
KR102206295B1 (en) | Touch panal with cover glass |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100406 |