JP2008170573A - Method of manufacturing substrate - Google Patents

Method of manufacturing substrate Download PDF

Info

Publication number
JP2008170573A
JP2008170573A JP2007002034A JP2007002034A JP2008170573A JP 2008170573 A JP2008170573 A JP 2008170573A JP 2007002034 A JP2007002034 A JP 2007002034A JP 2007002034 A JP2007002034 A JP 2007002034A JP 2008170573 A JP2008170573 A JP 2008170573A
Authority
JP
Japan
Prior art keywords
substrate
film
protective film
main surface
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007002034A
Other languages
Japanese (ja)
Inventor
Mutsumi Matsuo
睦 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2007002034A priority Critical patent/JP2008170573A/en
Publication of JP2008170573A publication Critical patent/JP2008170573A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a substrate capable of forming a conductive pattern having no defect such as damage on both the faces of the substrate without generating the defect such as the damage on both the faces of the substrate. <P>SOLUTION: The method of manufacturing the substrate has: a process P1 for forming a first protection film covering a second principal plane of the substrate; a process P5 for forming an a-ITO film on a first principal plane after the process P1; a process P6 for patterning the a-ITO film by forming a first resist film on the a-ITO film and using the first resist film; a process P7 for removing the first resist film; a process P10 for forming a second protection film on a shape covering a pattern of the a-ITO film on the first principal plane; a process P11 for removing the first protection film on the second principal plane after the process P10; a process P13 for forming the a-ITO film on the second principal plane after the process P11; a process P14 for patterning the a-ITO film by forming a second resist film on the a-ITO film and using the second resist film; and a process P15 for removing the second resist film. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、１つの基板の両面に導電膜等のパターンを有する基板の製造方法に関する。   The present invention relates to a method for manufacturing a substrate having a pattern such as a conductive film on both surfaces of one substrate.

現在、携帯電話機、携帯情報端末機等といった各種の電子機器において、例えば、当該電子機器に関する各種の情報を視覚的に表示するための表示部として、液晶装置やＥＬ（Electro luminessence）装置等といった電気光学装置が広く用いられている。また、これらの電気光学装置にはタッチパネル等といった入力装置が設けられることがある。これらの電気光学装置や入力装置は、一般に、透明導電膜や金属膜等といった種々の要素が形成された基板を用いて構成されている。   At present, in various electronic devices such as a mobile phone and a portable information terminal, for example, as a display unit for visually displaying various information related to the electronic device, an electric device such as a liquid crystal device or an EL (Electro luminessence) device is used. Optical devices are widely used. These electro-optical devices may be provided with an input device such as a touch panel. These electro-optical devices and input devices are generally configured using a substrate on which various elements such as a transparent conductive film and a metal film are formed.

基板上に導電膜等の要素を形成する作業、いわゆるパターン形成作業の際には、一般に、スパッタ、露光、現像、エッチング等といった作業が行われる。これらの作業を行う際には、各作業を行う装置に予め備えられたテーブルやマガジンに基板を固定した状態でそれらの作業が行われることがある。   In the operation of forming an element such as a conductive film on a substrate, that is, in the so-called pattern formation operation, operations such as sputtering, exposure, development, and etching are generally performed. When these operations are performed, the operations may be performed in a state where the substrate is fixed to a table or magazine provided in advance in the apparatus that performs each operation.

上記のような基板を製造する方法として、従来から、基板の一方の面に種々の要素をパターン形成するものが知られている（例えば、特許文献１参照）。この製造方法は、２つの基板を平面的に重ねて構成された液晶装置の製造方法であって、２つの基板のうちの一方の基板に導電膜等のパターンを形成している。   As a method for manufacturing the substrate as described above, conventionally, there is known a method in which various elements are patterned on one surface of a substrate (see, for example, Patent Document 1). This manufacturing method is a method of manufacturing a liquid crystal device in which two substrates are stacked in a plane, and a pattern such as a conductive film is formed on one of the two substrates.

特開２００２−２６８０４２号公報（第６頁、図１２）JP 2002-268042 A (6th page, FIG. 12)

ところで、基板に形成される導電膜等のパターンは、基板の表裏両面に設けられる場合がある。この場合には、基板の一方の面にパターン形成を行い、その後、その基板の他方の面にパターン形成を行うことが考えられる。しかしながら、特許文献１に開示された基板の製造方法は、専ら基板の一方の面のみにパターンを形成するものであり、パターン形成を行う際、そのパターンを形成する面の反対側の面を保護することに関してなんらの考慮もされていない。そのため、特許文献１に開示された方法を用いて基板の表裏両面にパターンを形成しようとすると、基板の一方の面にパターン形成を行う際に反対側の面が不良となるおそれがある。例えば、基板を搬送する工程のとき等に、基板の他方の面に傷やシミがついたり異物が付着することがある。傷、シミ、異物がある基板面にパターンを形成すると、形成されたそのパターンに不良が発生するおそれがある。   By the way, the pattern of the electrically conductive film etc. which are formed in a board | substrate may be provided in the front and back both surfaces of a board | substrate. In this case, it is conceivable to perform pattern formation on one surface of the substrate and then perform pattern formation on the other surface of the substrate. However, the substrate manufacturing method disclosed in Patent Document 1 forms a pattern only on one surface of the substrate, and when the pattern is formed, the surface opposite to the surface on which the pattern is formed is protected. No consideration is given to what to do. Therefore, if an attempt is made to form a pattern on both the front and back surfaces of the substrate using the method disclosed in Patent Document 1, the opposite surface may become defective when pattern formation is performed on one surface of the substrate. For example, in the process of transporting the substrate, the other surface of the substrate may be scratched or stained or foreign matter may adhere. If a pattern is formed on a substrate surface with scratches, spots, or foreign matter, there is a risk that a defect will occur in the formed pattern.

また、基板上にパターンを形成する際には、その基板に対してスパッタ等の作業を行うことがある。スパッタ装置は一般に基板を載置するためのテーブルを有しており、基板はこのテーブルに接触した状態で作業を受ける。基板の一方の面にパターンを形成した後、基板の他方の面にパターン形成を行う際には、既にパターンが形成されている基板面がスパッタ装置のテーブルに直接に接触して、既に一方の面に形成されたパターンに傷がつく等の不良が発生するおそれがある。それらのパターン不良が発生すると、基板を製造する工程における歩留まりが低下するおそれがある。   Further, when a pattern is formed on a substrate, an operation such as sputtering may be performed on the substrate. Sputtering apparatuses generally have a table on which a substrate is placed, and the substrate is subjected to work in contact with the table. After forming a pattern on one surface of the substrate, when performing pattern formation on the other surface of the substrate, the substrate surface on which the pattern has already been formed is in direct contact with the table of the sputtering apparatus, There is a risk that defects such as scratches on the pattern formed on the surface may occur. If such pattern defects occur, the yield in the process of manufacturing the substrate may be reduced.

本発明は、上記の問題点に鑑みて成されたものであって、基板の両面に傷等の不良を発生させることなくその基板の両面に傷等の不良のない導電パターンを形成できる基板の製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and is a substrate that can form a conductive pattern without defects such as scratches on both sides of the substrate without causing defects such as scratches on both sides of the substrate. An object is to provide a manufacturing method.

本発明に係る基板の製造方法は、基板の第１主面及び第２主面に導電パターンを有する基板の製造方法であって、前記第２主面を覆う第１保護膜を形成する第１保護膜形成工程と、前記第１保護膜形成工程の後に前記第１主面に第１導電膜を形成する第１導電膜形成工程と、前記第１導電膜上に第１レジスト膜を形成し該第１レジスト膜を用いて前記第１導電膜をパターニングして第１導電パターンを形成する第１パターニング工程と、前記第１レジスト膜を除去する第１レジスト膜除去工程と、前記第１主面上であって前記第１導電パターンを覆う形状に第２保護膜を形成する第２保護膜形成工程と、前記第２保護膜形成工程の後に前記第２主面上の前記第１保護膜を除去する第１保護膜除去工程と、前記第１保護膜除去工程の後に前記第２主面に第２導電膜を形成する第２導電膜形成工程と、前記第２導電膜上に第２レジスト膜を形成し該第２レジスト膜を用いて前記第２導電膜をパターニングして第２導電パターンを形成する第２パターニング工程と、前記第２パターニング工程の後に前記第２レジスト膜を除去する第２レジスト膜除去工程とを有することを特徴とする。   A method for manufacturing a substrate according to the present invention is a method for manufacturing a substrate having a conductive pattern on a first main surface and a second main surface of the substrate, wherein a first protective film is formed to cover the second main surface. A protective film forming step, a first conductive film forming step of forming a first conductive film on the first main surface after the first protective film forming step, and forming a first resist film on the first conductive film. A first patterning step of patterning the first conductive film using the first resist film to form a first conductive pattern; a first resist film removing step of removing the first resist film; and the first main film A second protective film forming step of forming a second protective film on the surface and covering the first conductive pattern, and the first protective film on the second main surface after the second protective film forming step A first protective film removing step of removing the first protective film, and the first protective film removing step after the first protective film removing step. A second conductive film forming step of forming a second conductive film on a main surface; a second resist film is formed on the second conductive film; and the second conductive film is patterned using the second resist film. A second patterning step of forming two conductive patterns; and a second resist film removing step of removing the second resist film after the second patterning step.

この基板の製造方法では、基板の第１主面に第１導電膜を形成する前に、第１保護膜形成工程において基板の第２主面を覆う第１保護膜を形成する。これにより、基板の第２主面は第１保護膜によって保護されるので、第１主面に第１導電パターン等を形成する際に、基板の第２主面がスパッタ装置等といった製造装置において基板を載置する部分（例えば、テーブルやマガジン等）に直接に触れることがなくなる。その結果、基板の第２主面の表面に傷がついたり異物が付着することを防止できる。   In this substrate manufacturing method, before forming the first conductive film on the first main surface of the substrate, the first protective film covering the second main surface of the substrate is formed in the first protective film forming step. As a result, the second main surface of the substrate is protected by the first protective film. Therefore, when forming the first conductive pattern or the like on the first main surface, the second main surface of the substrate is used in a manufacturing apparatus such as a sputtering apparatus. It is no longer possible to directly touch the part on which the substrate is placed (for example, a table or a magazine). As a result, it is possible to prevent the surface of the second main surface of the substrate from being scratched or foreign matter from adhering.

また、第１パターニング工程において用いた第１レジスト膜を第１レジスト膜除去工程で除去した後に、第２保護膜形成工程において第１導電パターンを覆う形状に第２保護膜を形成する。これにより、基板の第１主面及び該第１主面上に形成された第１導電パターンは第２保護膜によって保護されるので、基板の第２主面に第２導電パターンを形成する等の処理を行う際に、基板の第１主面及び第１導電パターンがスパッタ装置等といった製造装置において基板を載置する部分に直接に触れることがなくなる。その結果、基板の第１主面の表面及びその上の第１導電パターンに傷がついたり異物が付着することを防止し、第１導電パターンに不良が発生することを防止できる。   In addition, after removing the first resist film used in the first patterning step in the first resist film removing step, a second protective film is formed in a shape covering the first conductive pattern in the second protective film forming step. Thus, the first main surface of the substrate and the first conductive pattern formed on the first main surface are protected by the second protective film, so that the second conductive pattern is formed on the second main surface of the substrate, etc. When performing this process, the first main surface of the substrate and the first conductive pattern do not directly touch a portion on which the substrate is placed in a manufacturing apparatus such as a sputtering apparatus. As a result, it is possible to prevent the surface of the first main surface of the substrate and the first conductive pattern thereon from being damaged or from attaching foreign matter, and to prevent the first conductive pattern from being defective.

なお、第１保護膜形成工程において第２主面に形成された第１保護膜は、第２保護膜形成工程の後の第１保護膜除去工程によって除去される。そしてその後、第１保護膜が無くなった第２主面上に第２導電パターンが形成される。従って、仮に、基板の第１主面に第１導電パターンを形成する等の処理を行う際に第２主面上の第１保護膜に傷やシミが付いたとしても、それらの傷やシミが原因となって第２主面に形成される第２導電パターン等に不良が生じることがなくなる。   In addition, the 1st protective film formed in the 2nd main surface in the 1st protective film formation process is removed by the 1st protective film removal process after a 2nd protective film formation process. Thereafter, the second conductive pattern is formed on the second main surface where the first protective film is removed. Therefore, even if the first protective film on the second main surface is scratched or stained when performing a process such as forming the first conductive pattern on the first main surface of the substrate, the scratch or As a result, the second conductive pattern and the like formed on the second main surface will not be defective.

次に、本発明に係る基板の製造方法において、前記第２レジスト膜除去工程では、前記第２レジスト膜と同時に前記第２保護膜を除去することが望ましい。こうすれば、製造工程を増やすことなく第２保護膜を除去できるので、製造コストを低く抑えることができる。   Next, in the substrate manufacturing method according to the present invention, in the second resist film removing step, it is desirable to remove the second protective film simultaneously with the second resist film. By doing so, the second protective film can be removed without increasing the number of manufacturing steps, so that the manufacturing cost can be kept low.

次に、本発明に係る基板の製造方法においては、前記第２パターニング工程の後であって前記第２レジスト膜除去工程の前に、前記基板を分割する分割工程をさらに有し、該分割工程は、前記基板をスクライブする工程とスクライブした部分で前記基板を分割する工程とを有し、前記第２保護膜形成工程では、前記分割工程において前記基板をスクライブする部分に形成した前記第２保護膜を除去することが望ましい。   Next, the method for manufacturing a substrate according to the present invention further includes a dividing step of dividing the substrate after the second patterning step and before the second resist film removing step. Includes a step of scribing the substrate and a step of dividing the substrate at the scribed portion. In the second protective film forming step, the second protection formed on the portion of the substrate to be scribed in the dividing step. It is desirable to remove the film.

導電パターン等を有する基板を製造する際には、一般に、複数個の基板をつくることができる大面積の基板上に複数個分の導電パターンを形成し、その後、個々の基板に分割することにより複数個の基板を同時に作る、いわゆる、多数個取りの手法が用いられる。この分割工程では、大面積の基板の表面であって、個々の基板に分割する線に沿って傷をつけるスクライブ工程が行われ、その後個々の基板に分割されるブレイク工程が行われる。   When manufacturing a substrate having a conductive pattern or the like, generally, a plurality of conductive patterns are formed on a large-area substrate capable of forming a plurality of substrates, and then divided into individual substrates. A so-called multi-chip method is used in which a plurality of substrates are formed simultaneously. In this dividing step, a scribing step is performed on the surface of a large-area substrate along the line dividing the individual substrate, and then a breaking step is performed in which the substrate is divided into individual substrates.

本発明態様によれば、基板をスクライブする工程においてスクライブされる部分に形成された第２保護膜を第２保護膜形成工程において予め除去することにしたので、スクライブ工程の際に第２保護膜が削られることがなくなる。これにより、第２保護膜が削られることによって塵が発生することを防止できる。   According to the aspect of the present invention, since the second protective film formed in the portion to be scribed in the step of scribing the substrate is removed in advance in the second protective film forming step, the second protective film is formed in the scribing step. Will not be cut. Thereby, it can prevent that dust generate | occur | produces by shaving a 2nd protective film.

次に、本発明に係る基板の製造方法においては、前記第２レジスト膜除去工程の後に前記基板を分割する分割工程をさらに有することが望ましい。本発明態様も多数個取りの手法を用いて基板を製造する方法に関する。本発明態様においては、基板上の第２レジスト膜及び第２保護膜が既に除去された状態で分割工程を行うことになる。従って、分割工程においてスクライブの作業が行われる際に、第２保護膜が削られることによって塵が発生することがなくなる。   Next, the substrate manufacturing method according to the present invention preferably further includes a dividing step of dividing the substrate after the second resist film removing step. The aspect of the present invention also relates to a method of manufacturing a substrate using a multi-cavity technique. In the aspect of the present invention, the dividing step is performed with the second resist film and the second protective film on the substrate already removed. Accordingly, when the scribing operation is performed in the dividing step, dust is not generated due to the second protective film being shaved.

また、大面積の基板から分割された個々の基板の表面には、その後の搬送時や後処理時において基板を保護すること等を目的として、製品保護膜が貼り付けられることがある。この場合、分割された後に、複数の基板の個々に製品保護膜を貼り付けることは手間がかかる。本発明態様によれば、基板を分割する前に第２レジスト膜及び第２保護膜を除去するので、上記の製品保護膜を分割工程の前の基板に貼り付けることができる。その結果、複数個分の製品保護膜を大面積の基板に一度に貼り付けることができ、作業効率が向上する。   In addition, a product protective film may be attached to the surface of each substrate divided from a large-area substrate for the purpose of protecting the substrate during subsequent transport or post-processing. In this case, it is troublesome to attach the product protective film to each of the plurality of substrates after the division. According to the aspect of the present invention, since the second resist film and the second protective film are removed before dividing the substrate, the product protective film can be attached to the substrate before the dividing step. As a result, a plurality of product protective films can be attached to a large-area substrate at a time, and work efficiency is improved.

次に、本発明に係る基板の製造方法においては、前記第１導電パターンに導電接続される金属パターンを形成する金属パターン形成工程を前記第１導電膜形成工程の前に有することが望ましい。一般に、金属は低抵抗の導電材料である。その金属を用いて金属パターンを形成することにより、基板表面に低抵抗の電極や配線等を設けることができる。この金属パターンは、例えば、基板の面積が大きい場合等、導電パターンの抵抗値を下げる必要があるときに好適に用いることができる。   Next, in the method for manufacturing a substrate according to the present invention, it is desirable to have a metal pattern forming step for forming a metal pattern conductively connected to the first conductive pattern before the first conductive film forming step. In general, metal is a low-resistance conductive material. By forming a metal pattern using the metal, a low-resistance electrode, wiring, or the like can be provided on the substrate surface. This metal pattern can be suitably used when the resistance value of the conductive pattern needs to be lowered, for example, when the area of the substrate is large.

また、第１導電膜形成工程の前に金属パターンを形成することにより、金属パターンの上にＩＴＯ（Indium Tin Oxide：インジウム錫酸化物）等といった導電膜を積層することができる。こうすれば、金属パターンを導電膜によって保護できるので金属パターンに電蝕が発生することを防止できる。   In addition, by forming a metal pattern before the first conductive film forming step, a conductive film such as ITO (Indium Tin Oxide) can be stacked on the metal pattern. By doing so, the metal pattern can be protected by the conductive film, and therefore, it is possible to prevent the metal pattern from being electrically eroded.

次に、本発明に係る基板の製造方法において、前記第１保護膜形成工程では前記第２主面を覆う形状にｐ（ポリ）−ＩＴＯを用いて第１保護膜を形成し、前記第１保護膜除去工程では前記ｐ−ＩＴＯから成る第１保護膜を除去することが望ましい。ｐ−ＩＴＯは、いわゆる結晶質ＩＴＯ又は多結晶ＩＴＯである。このｐ−ＩＴＯは、一般に、透明度が高く且つ抵抗値が低い導電材料である。また、このｐ−ＩＴＯは、例えばスパッタ処理によって基板上に容易に成膜でき、エッチング処理によって所望のパターンに容易にパターニングできる材料である。そのため、ｐ−ＩＴＯは、基板上に形成する導電パターンの材料として用いられることが多い。   Next, in the substrate manufacturing method according to the present invention, in the first protective film forming step, a first protective film is formed using p (poly) -ITO in a shape covering the second main surface, and the first protective film is formed. In the protective film removing step, it is desirable to remove the first protective film made of p-ITO. p-ITO is so-called crystalline ITO or polycrystalline ITO. This p-ITO is generally a conductive material having high transparency and low resistance. The p-ITO is a material that can be easily formed on a substrate by sputtering, for example, and can be easily patterned into a desired pattern by etching. Therefore, p-ITO is often used as a material for a conductive pattern formed on a substrate.

本発明態様では、第１保護膜形成工程においてｐ−ＩＴＯを用いて第１保護膜を形成し、第１保護膜除去工程においてｐ−ＩＴＯから成る第１保護膜を除去することにした。その結果、第１保護膜は、基板表面に導電パターンを形成する場合と同じ製造装置及び同じ製造方法によって、容易に成膜及び除去をすることができる。   In the aspect of the present invention, the first protective film is formed using p-ITO in the first protective film forming step, and the first protective film made of p-ITO is removed in the first protective film removing step. As a result, the first protective film can be easily formed and removed by the same manufacturing apparatus and the same manufacturing method as those for forming the conductive pattern on the substrate surface.

次に、本発明に係る基板の製造方法において、前記第１保護膜形成工程では前記第２主面を覆う形状に金属を用いて第１保護膜を形成し、前記第１保護膜除去工程では前記金属から成る第１保護膜を除去することが望ましい。既述のように、金属は一般に低抵抗の導電材料であり、基板上に形成する金属パターンの材料として用いられるものである。従って、第１保護膜形成工程において金属を用いて第１保護膜を形成すること、及び第１保護膜除去工程において金属から成る第１保護膜を除去することを、基板表面に金属パターンを形成する場合と同じ製造装置及び同じ製造方法によって、容易に行うことができる。   Next, in the method for manufacturing a substrate according to the present invention, in the first protective film forming step, a first protective film is formed using metal in a shape covering the second main surface, and in the first protective film removing step It is desirable to remove the first protective film made of the metal. As described above, a metal is generally a low-resistance conductive material, and is used as a material for a metal pattern formed on a substrate. Therefore, forming the first protective film using the metal in the first protective film forming step, and removing the first protective film made of metal in the first protective film removing step, forming a metal pattern on the substrate surface. This can be easily performed by the same manufacturing apparatus and the same manufacturing method.

なお、前記第１保護膜形成工程では、前記金属パターン形成工程において形成する前記金属パターンとは異なる金属材料を用いて前記第１保護膜を形成することが望ましい。仮に、基板の第１主面に形成される金属パターンと同じ金属材料を用いて第１保護膜を形成したとする。この場合、金属パターン形成工程において金属をエッチング処理によってパターニングする際、そのエッチング処理によって第１保護膜が溶けるおそれがある。第１保護膜が溶けてしまうと、基板の第２主面を保護するという機能を果たすことができなくなるおそれがある。   In the first protective film forming step, it is desirable to form the first protective film using a metal material different from the metal pattern formed in the metal pattern forming step. Suppose that the first protective film is formed using the same metal material as the metal pattern formed on the first main surface of the substrate. In this case, when the metal is patterned by an etching process in the metal pattern forming step, the first protective film may be dissolved by the etching process. If the first protective film is melted, the function of protecting the second main surface of the substrate may not be achieved.

本発明態様では、第１保護膜を、第１主面に形成される金属パターンとを異なる金属材料を用いて形成することにしたので、金属パターン形成工程では、第１保護膜を溶かすことのないエッチング液を用いて処理することができる。これにより、金属パターン形成工程において第１保護膜が溶けることを防止し、第１保護膜が有する保護機能を維持することができる。   In the aspect of the present invention, since the first protective film is formed using a metal material different from the metal pattern formed on the first main surface, the first protective film can be dissolved in the metal pattern forming step. Can be processed with no etchant. Thereby, it can prevent that a 1st protective film melt | dissolves in a metal pattern formation process, and can maintain the protective function which a 1st protective film has.

次に、本発明に係る基板の製造方法において、前記基板は透光性を有し、前記第１導電膜形成工程及び前記第２導電膜形成工程では透光性を有する導電材料を用いて前記第１導電膜及び前記第２導電膜を形成することが望ましい。液晶装置等といった電気光学装置では、光を用いて表示を行うために透光性の基板が用いられることが多い。本構成の基板によれば、基板を透光性とし、さらにその基板の両面に形成される導電膜を透光性の材料を用いて形成することにより、液晶装置等といった電気光学装置に好適に用いることができる。   Next, in the method for manufacturing a substrate according to the present invention, the substrate has a light-transmitting property, and the first conductive film forming step and the second conductive film forming step use a light-transmitting conductive material. It is desirable to form the first conductive film and the second conductive film. In an electro-optical device such as a liquid crystal device, a light-transmitting substrate is often used to perform display using light. According to the substrate of this configuration, the substrate is made translucent, and the conductive film formed on both surfaces of the substrate is formed using a translucent material, so that it is suitable for an electro-optical device such as a liquid crystal device. Can be used.

次に、本発明に係る基板の製造方法において、前記第１レジスト膜除去工程の後に前記第１導電パターンを焼成する工程をさらに有し、前記第１導電膜形成工程では前記第１導電膜をａ（アモルファス）−ＩＴＯを用いて形成し、前記第１導電膜をパターニングして形成した第１導電パターンを焼成する工程において前記ａ−ＩＴＯをポリ化することが望ましい。ａ−ＩＴＯは、いわゆる非晶質ＩＴＯである。このａ−ＩＴＯはｐ−ＩＴＯに比べて耐エッチング性が弱いＩＴＯである。すなわち、ａ−ＩＴＯは弱酸のエッチング液を用いてエッチングすることができる。このような弱酸のエッチング液として、例えば蓚酸を用いることができる。   Next, in the method for manufacturing a substrate according to the present invention, the method further includes a step of baking the first conductive pattern after the first resist film removing step, and the first conductive film is formed in the first conductive film forming step. It is desirable that the a-ITO be polycrystallized in the step of firing the first conductive pattern formed by using a (amorphous) -ITO and patterning the first conductive film. a-ITO is so-called amorphous ITO. This a-ITO is an ITO having weak etching resistance compared to p-ITO. That is, a-ITO can be etched using a weak acid etchant. As such a weak acid etchant, for example, oxalic acid can be used.

第１パターニング工程の際、基板の第２主面には第１保護膜がｐ−ＩＴＯを用いて形成されている。仮に、第１導電膜をｐ−ＩＴＯを用いて形成して第１パターニング工程を行うと、第１導電膜をエッチングするためのエッチング液によって、同じｐ−ＩＴＯで形成された第１保護膜が損傷するおそれがある。本発明態様では、第１導電膜をａ−ＩＴＯを用いて形成することにした。これにより、第１パターニング工程の際に、第１導電膜をエッチングするエッチング液によってｐ−ＩＴＯで形成された第１保護膜が損傷することを防止できる。   During the first patterning step, a first protective film is formed on the second main surface of the substrate using p-ITO. If the first conductive film is formed using p-ITO and the first patterning process is performed, the first protective film formed of the same p-ITO is formed by an etching solution for etching the first conductive film. There is a risk of damage. In the aspect of the present invention, the first conductive film is formed using a-ITO. Thereby, in the 1st patterning process, it can prevent that the 1st protective film formed with p-ITO with the etching liquid which etches a 1st electrically conductive film is damaged.

また、本発明態様では、第１導電パターンを焼成する工程において、第１導電膜に用いたａ−ＩＴＯをポリ化（すなわち、結晶化又は多結晶化）することができる。ａ−ＩＴＯは、透明度が低く抵抗値が高い導電材料であるが、ポリ化することにより透明度を向上させ、且つ抵抗値を低くでき、導電パターンとして必要十分な性能を得ることができる。   In the aspect of the present invention, in the step of firing the first conductive pattern, the a-ITO used for the first conductive film can be polycrystallized (that is, crystallized or polycrystallized). Although a-ITO is a conductive material with low transparency and high resistance value, it can improve transparency and lower resistance value by polylizing, and can obtain necessary and sufficient performance as a conductive pattern.

次に、本発明に係る基板の製造方法において、前記第２レジスト膜除去工程の後に前記基板を焼成する工程をさらに有し、前記第２導電膜形成工程では前記第２導電膜をａ−ＩＴＯを用いて形成し、前記第２導電膜をパターニングして形成した第２導電パターンを前記基板を焼成する工程においてポリ化することが望ましい。   Next, in the method for manufacturing a substrate according to the present invention, the method further includes a step of baking the substrate after the second resist film removing step, and in the second conductive film forming step, the second conductive film is a-ITO. The second conductive pattern formed by patterning the second conductive film is preferably polycrystallized in the step of baking the substrate.

第２パターニング工程の際、基板の第１主面に形成された第１導電パターンは第２保護膜によって保護されている。しかしながら、この第２保護膜が何等かの理由で傷つくことが考えられる。第２保護膜が傷ついた状態で第２パターニング工程を行うと、第２導電膜をエッチングするためのエッチング液が第２保護膜の傷の部分から進入して第１導電パターンを腐蝕するおそれがある。本発明態様では、第２導電膜をａ−ＩＴＯを用いて形成するので、仮にエッチング液が第２保護膜から進入して第１導電パターンに達したとしても、第１導電パターンが腐蝕することがなくなる。   During the second patterning step, the first conductive pattern formed on the first main surface of the substrate is protected by the second protective film. However, this second protective film may be damaged for some reason. If the second patterning process is performed in a state where the second protective film is damaged, an etching solution for etching the second conductive film may enter the damaged portion of the second protective film and corrode the first conductive pattern. is there. In the aspect of the present invention, since the second conductive film is formed using a-ITO, even if the etching solution enters the second protective film and reaches the first conductive pattern, the first conductive pattern is corroded. Disappears.

また、本発明態様では、基板を焼成する工程において、第２導電膜に用いたａ−ＩＴＯをポリ化することができる。このポリ化により、第２導電パターンの透明度を向上させ、且つ抵抗値を低くでき、導電パターンとして必要十分な性能を得ることができる。また、ａ−ＩＴＯは低い温度、例えば室温で成膜することができる。そのため、第２導電膜形成工程において基板の第２主面に第２導電膜を形成する際に、反対側の第１主面に形成された第２保護膜が熱で硬化することを防止できる。   In the aspect of the present invention, a-ITO used for the second conductive film can be polycrystallized in the step of firing the substrate. By this polishing, the transparency of the second conductive pattern can be improved, the resistance value can be lowered, and the necessary and sufficient performance as the conductive pattern can be obtained. Moreover, a-ITO can be formed at a low temperature, for example, room temperature. Therefore, when the second conductive film is formed on the second main surface of the substrate in the second conductive film forming step, the second protective film formed on the opposite first main surface can be prevented from being cured by heat. .

次に、本発明に係る基板の製造方法において、前記第２保護膜形成工程の前であって前記第１導電パターンを焼成する工程の後には、前記第１導電パターン及び前記金属パターンを覆う樹脂膜を形成する樹脂膜形成工程を有することが望ましい。本発明に係る基板の製造方法において、金属パターンは第２保護膜によって覆われている。しかしながら、第２保護膜は第２レジスト膜除去工程において除去されるので、完成した基板には金属パターンが覆われていない部分が在る。本発明態様では、第２保護膜形成工程の前に金属パターンを覆う樹脂膜を形成することにより、第２保護膜が除去された完成した基板においても金属パターンを当該樹脂膜によって保護することができる。その結果、金属パターンに電蝕が発生することを防止できる。   Next, in the method for manufacturing a substrate according to the present invention, a resin that covers the first conductive pattern and the metal pattern before the second protective film forming step and after the step of baking the first conductive pattern. It is desirable to have a resin film forming step for forming a film. In the method for manufacturing a substrate according to the present invention, the metal pattern is covered with a second protective film. However, since the second protective film is removed in the second resist film removing step, there is a portion where the metal pattern is not covered on the completed substrate. In the aspect of the present invention, by forming a resin film that covers the metal pattern before the second protective film forming step, the metal pattern can be protected by the resin film even on the completed substrate from which the second protective film has been removed. it can. As a result, electric corrosion can be prevented from occurring in the metal pattern.

次に、本発明に係る基板の製造方法において、前記樹脂膜形成工程は、前記第１導電パターン及び前記金属パターンを覆う形状に前記樹脂膜を形成する工程と、前記樹脂膜をパターニングする工程と、前記樹脂膜を焼成する工程とを有し、前記第１導電パターンを焼成する工程は前記樹脂膜を焼成する工程と同時に行われることが望ましい。このように第１導電膜を焼成する工程を樹脂膜を焼成する工程と兼用すれば、製造工程を減らすことができるので、製造コストを低く抑えることができる。   Next, in the method for manufacturing a substrate according to the present invention, the resin film forming step includes a step of forming the resin film in a shape covering the first conductive pattern and the metal pattern, and a step of patterning the resin film. And baking the resin film, and the step of baking the first conductive pattern is preferably performed simultaneously with the step of baking the resin film. If the step of baking the first conductive film is combined with the step of baking the resin film, the manufacturing process can be reduced, and the manufacturing cost can be kept low.

（基板の製造方法の第１実施形態）
以下、本発明に係る基板の製造方法を一実施形態に基づいて説明する。なお、本実施形態の説明で例示する基板は特定の用途を企図したものではないが、例えば平面領域内において指示された位置を検出する装置、例えばタッチパネルとしての用途が考えられる。また、これ以降に説明する実施形態は本発明の一例であって、本発明を限定するものではない。また、これからの説明では必要に応じて図面を参照するが、この図面では、複数の構成要素から成る構造のうち重要な構成要素をわかり易く示すため、各要素を実際とは異なった相対的な寸法で示している。 (First Embodiment of Manufacturing Method of Substrate)
Hereinafter, the manufacturing method of the board concerning the present invention is explained based on one embodiment. In addition, although the board | substrate illustrated by description of this embodiment does not intend a specific use, the use as an apparatus which detects the position instruct | indicated in the plane area | region, for example, a touch panel, for example can be considered. The embodiments described below are examples of the present invention and do not limit the present invention. In the following description, reference will be made to the drawings as necessary. In this drawing, in order to clearly show important constituent elements among the structure composed of a plurality of constituent elements, the relative dimensions different from actual ones are shown. Is shown.

まず、本実施形態の基板の製造方法を用いて製造される基板について説明する。図１３（ａ）及び図１３（ｂ）は、その基板の一例を示している。図１３（ａ）は基板の平面図であり、図１３（ｂ）は図１３（ａ）の矢印Ｚ１方向から見たその基板の側面図である。   First, a substrate manufactured using the substrate manufacturing method of the present embodiment will be described. FIG. 13A and FIG. 13B show an example of the substrate. FIG. 13A is a plan view of the substrate, and FIG. 13B is a side view of the substrate viewed from the direction of the arrow Z1 in FIG.

図１３（ｂ）において、基板１は、透光性の基板２と、その透光性基板２の両面に形成された複数の導電パターン（後述する）から構成されている。透光性基板２は本実施形態では化学強化ガラス（いわゆるアルカリ強化ガラス）によって形成されている。このアルカリ強化ガラスは、例えば図１４に示すように、ガラス基材１５と、そのガラス基材１５の両側の表面に形成された強化層１６と、強化層１６上に形成されたＳｉＯ２層１７とによって構成されている。強化層１６はガラス表面に形成された圧縮層であり、これをガラス基材１５の両面に被覆することによりガラス基材１５の傷等に対する強度を向上させている。また、ＳｉＯ２層１７は、ガラス基材１５又は強化層１６に含まれる成分が透光性基板２の表面に形成される種々の要素に流出することを防止するために設けられている。これらの強化層１６及びＳｉＯ２層１７は、第１主面Ｓ１側及び第２主面Ｓ２側の両側に形成されている。 In FIG. 13B, the substrate 1 is composed of a translucent substrate 2 and a plurality of conductive patterns (described later) formed on both surfaces of the translucent substrate 2. In this embodiment, the translucent substrate 2 is formed of chemically tempered glass (so-called alkali tempered glass). For example, as shown in FIG. 14, the alkali tempered glass includes a glass substrate 15, a reinforced layer 16 formed on both surfaces of the glass substrate 15, and a SiO 2 layer 17 formed on the reinforced layer 16. And is composed of. The reinforcing layer 16 is a compression layer formed on the glass surface, and the strength against the scratches and the like of the glass substrate 15 is improved by covering both sides of the glass substrate 15. Further, the SiO 2 layer 17 is provided in order to prevent components contained in the glass substrate 15 or the reinforcing layer 16 from flowing out to various elements formed on the surface of the translucent substrate 2. The reinforcing layer 16 and the SiO 2 layer 17 are formed on both sides of the first main surface S1 side and the second main surface S2 side.

ガラス基材１５は、Ｎａ（ナトリウム）を多く含む厚み０．５ｍｍｔのアルカリガラスである。このガラス基材１５の表面部分のＮａをＫ（カリウム）に置換し、焼成することによって、ガラス基材１５の表面に強化層１６が形成される。この強化層１６の層厚は、例えば約２０〜３０μｍとすることができる。強化層１６上に設けられるＳｉＯ２層１７は、例えばスパッタ処理によって約２００Åの厚さに形成される。 The glass substrate 15 is an alkali glass having a thickness of 0.5 mm that contains a large amount of Na (sodium). The reinforcing layer 16 is formed on the surface of the glass substrate 15 by replacing Na in the surface portion of the glass substrate 15 with K (potassium) and firing. The layer thickness of the reinforcing layer 16 can be about 20 to 30 μm, for example. The SiO 2 layer 17 provided on the reinforcing layer 16 is formed to a thickness of about 200 mm by, for example, sputtering.

（第１主面Ｓ１上の導電パターン）
図１３（ａ）及び図１３（ｂ）に示すように、上記構成の透光性基板２の第１主面Ｓ１と、第２主面Ｓ２とに、複数の導電パターンがそれぞれ形成されている。まず、第１主面Ｓ１上に形成される導電パターンの構成について説明する。 (Conductive pattern on the first main surface S1)
As shown in FIGS. 13A and 13B, a plurality of conductive patterns are respectively formed on the first main surface S1 and the second main surface S2 of the translucent substrate 2 having the above-described configuration. . First, the configuration of the conductive pattern formed on the first main surface S1 will be described.

図１３（ｂ）において、第１主面Ｓ１上には、金属パターンとしての配線３と、第１導電パターンとしての第１透光性電極４ａとが設けられている。第１透光性電極４ａは、図１３（ａ）において破線で示すように、縦方向Ｘに延びる帯状に形成されている。そしてそれら帯状の第１透光性電極４ａの複数が、横方向Ｙに間隔を空けて設けられている。   In FIG. 13B, the wiring 3 as a metal pattern and the first translucent electrode 4a as a first conductive pattern are provided on the first main surface S1. The first translucent electrode 4a is formed in a strip shape extending in the vertical direction X as indicated by a broken line in FIG. A plurality of the first translucent electrodes 4a in a band shape are provided at intervals in the lateral direction Y.

本実施形態において、第１透光性電極４ａは、透光性の導電材料であるｐ（ポリ）−ＩＴＯを用いて形成されている。ｐ−ＩＴＯは、いわゆる結晶質ＩＴＯ又は多結晶ＩＴＯである。このｐ−ＩＴＯは、一般に、透明度が高く且つ抵抗値が低い導電材料である。従って、ｐ−ＩＴＯを用いて第１透光性電極４ａを形成すれば、透明度が高く且つ抵抗値が低い第１透光性電極４ａを基板の表面に設けることができる。なお、第１透光性電極４ａは、ＩＴＯ以外の透光性の導電材料を用いて形成することもできる。   In this embodiment, the 1st translucent electrode 4a is formed using p (poly) -ITO which is a translucent conductive material. p-ITO is so-called crystalline ITO or polycrystalline ITO. This p-ITO is generally a conductive material having high transparency and low resistance. Therefore, if the 1st translucent electrode 4a is formed using p-ITO, the 1st translucent electrode 4a with high transparency and low resistance value can be provided in the surface of a board | substrate. In addition, the 1st translucent electrode 4a can also be formed using translucent conductive materials other than ITO.

配線３は複数本設けられている。これらの配線３は、透光性基板２の横方向Ｙに延びる端辺２ｂ及び２ｃの近傍で横方向Ｙに沿って延在する部分と、縦方向Ｘへ延在する部分とによって形成されている。個々の配線３同士は互いに間隔を空けて設けられている。   A plurality of wirings 3 are provided. These wirings 3 are formed by a portion extending along the horizontal direction Y in the vicinity of the edges 2b and 2c extending in the horizontal direction Y of the translucent substrate 2 and a portion extending in the vertical direction X. Yes. The individual wirings 3 are provided with a space therebetween.

図１３（ｂ）において、配線３の左側の先端部分６の上に導電部材７が設けられ、その先端部分６及びその導電部材７によって端子部５ａが形成されている。以下、先端部分６を端子部５ａの第１層といい、導電部材７を端子部５ａの第２層という。端子部５ａは図１３（ａ）に示すように透光性基板２上に複数個、設けられている。これらの端子部５ａは透光性基板２の縦方向Ｘに延びる端辺２ａの近傍で縦方向Ｘに沿って間隔を空けて並んでいる。個々の端子部５ａは、平面的に見て正方形状又は長方形状のドット状に形成されている。なお、端子部５ａを円形状に形成しても良い。   In FIG. 13B, a conductive member 7 is provided on the left end portion 6 of the wiring 3, and a terminal portion 5 a is formed by the end portion 6 and the conductive member 7. Hereinafter, the tip portion 6 is referred to as a first layer of the terminal portion 5a, and the conductive member 7 is referred to as a second layer of the terminal portion 5a. A plurality of terminal portions 5a are provided on the translucent substrate 2 as shown in FIG. These terminal portions 5 a are arranged in the vicinity of the edge 2 a extending in the longitudinal direction X of the translucent substrate 2 along the longitudinal direction X with an interval. Each terminal portion 5a is formed in a square or rectangular dot shape when seen in a plan view. The terminal portion 5a may be formed in a circular shape.

図１３（ｂ）において、配線３は端子部５ａの第１層６を含めて金属によって形成されている。本実施形態ではその金属として単層構造のＣｒ（クロム）を用いている。端子部５ａの第２層７は、第１透光性電極４ａと同じく、透光性の導電材料であるｐ−ＩＴＯを用いて形成されている。なお、配線３は、Ｃｒ及びそれを覆うｐ−ＩＴＯから成る積層膜によって形成することも可能である。この場合には、端子部５ａの第２層７は第１層６を形成する積層膜の上層そのものとなる。   In FIG. 13B, the wiring 3 is made of metal including the first layer 6 of the terminal portion 5a. In this embodiment, Cr (chromium) having a single layer structure is used as the metal. The 2nd layer 7 of the terminal part 5a is formed using p-ITO which is a translucent conductive material like the 1st translucent electrode 4a. Note that the wiring 3 can also be formed of a laminated film made of Cr and p-ITO covering the same. In this case, the second layer 7 of the terminal portion 5 a is the upper layer itself of the laminated film forming the first layer 6.

また、外部接続領域の端子部５ａ及び基板端辺領域を除くほぼ全面の配線３、第１透光性電極４ａの領域には、それらを覆う樹脂膜１２が設けられている。この樹脂膜１２は、主に配線３に水分や異物が付着することを防止して、金属から成る配線３が水分や異物によって腐蝕すること（いわゆる、コロージョン）を防止している。   In addition, a resin film 12 is provided to cover the wiring 3 and the first translucent electrode 4a on almost the entire surface excluding the terminal portion 5a and the substrate edge region in the external connection region. This resin film 12 mainly prevents moisture and foreign matter from adhering to the wiring 3 and prevents the metal wiring 3 from being corroded by moisture and foreign matter (so-called corrosion).

（第２主面Ｓ２上の導電パターン）
次に、透光性基板２の第２主面Ｓ２上に形成される導電パターンの構成について説明する。透光性基板２の第２主面Ｓ２上には、第２導電パターンとしての第２透光性電極４ｂが設けられている。第２透光性電極４ｂは、図１３（ａ）において実線で示すように、横方向Ｙに延びて帯状に形成されている。そしてそれら帯状の第２透光性電極４ｂの複数が、縦方向Ｘに間隔を空けて設けられている。従って、帯状に形成された第２透光性電極４ｂは、透光性基板２の反対側の面である第１主面Ｓ１上に設けられた第１透光性電極４ａと平面的に見て直交する方向に延びて形成されている。 (Conductive pattern on second main surface S2)
Next, the configuration of the conductive pattern formed on the second main surface S2 of the translucent substrate 2 will be described. On the second main surface S2 of the translucent substrate 2, a second translucent electrode 4b as a second conductive pattern is provided. The second translucent electrode 4b extends in the lateral direction Y and is formed in a strip shape as indicated by a solid line in FIG. A plurality of the strip-shaped second translucent electrodes 4 b are provided in the vertical direction X with a space therebetween. Accordingly, the second translucent electrode 4b formed in a band shape is viewed in plan view with the first translucent electrode 4a provided on the first main surface S1, which is the opposite surface of the translucent substrate 2. Are formed extending in a direction perpendicular to each other.

第２透光性電極４ｂの左側の一端は端子部５ｂを構成している。端子部５ｂは反対面（すなわち、第１主面Ｓ１）上の端子部５ａと平面的に重なる位置に設けられている。なお、端子部５ａと端子部５ｂとは平面的に重ならない位置に設けても良い。本実施形態において、第２透光性電極４ｂ及び端子部５ｂは、透光性の導電材料であるｐ−ＩＴＯ（すなわち、結晶質ＩＴＯ又は多結晶ＩＴＯ）を用いて形成されている。なお、第２透光性電極４ｂ及び端子部５ｂは、ＩＴＯ以外の透光性の導電材料を用いて形成することもできる。   One end on the left side of the second translucent electrode 4b constitutes a terminal portion 5b. The terminal portion 5b is provided at a position overlapping the terminal portion 5a on the opposite surface (that is, the first main surface S1) in a planar manner. In addition, you may provide the terminal part 5a and the terminal part 5b in the position which does not overlap planarly. In this embodiment, the 2nd translucent electrode 4b and the terminal part 5b are formed using p-ITO (namely, crystalline ITO or polycrystalline ITO) which is a translucent conductive material. In addition, the 2nd translucent electrode 4b and the terminal part 5b can also be formed using translucent conductive materials other than ITO.

（基板１の製造方法）
以上に説明したように、基板１は、透光性基板２の両面に導電パターンを有する基板である。以下、この基板１を製造する方法について説明する。なお、本実施形態では、基板を１つずつ作製するのではなく、面積の大きな透光性基板（いわゆる、マザー透光性基板）を用いて複数の基板を同時に作製する、いわゆる多数個取りの手法に基づいて基板を作製するものとする。このような多数個取りの製造方法においては、図１３（ｂ）に示す基板１を１つずつ形成するのではなく、図３（ａ）及び図３（ｂ）に示すように、複数の基板１を形成できる大きさの面積を有するマザー透光性基板２’の上に、基板１の複数個分の要素（すなわち、第１透光性電極４ａや第２透光性電極４ｂ等を含む導電パターン）を同時に形成する。こうして、基板１を縦及び横に複数列含む大きさの大面積のパネル構造体１’を作製する。そして、その大面積のパネル構造体１’に対して、縦方向及び横方向にスクライブ及びブレイクを行い、個々の基板１に分割することにより、個々の基板１が作製される。 (Manufacturing method of the substrate 1)
As described above, the substrate 1 is a substrate having conductive patterns on both surfaces of the translucent substrate 2. Hereinafter, a method for manufacturing the substrate 1 will be described. In this embodiment, instead of manufacturing the substrates one by one, a plurality of substrates are simultaneously manufactured using a light-transmitting substrate having a large area (a so-called mother light-transmitting substrate). A substrate is manufactured based on the technique. In such a multi-cavity manufacturing method, instead of forming the substrates 1 shown in FIG. 13 (b) one by one, as shown in FIGS. 3 (a) and 3 (b), a plurality of substrates are formed. On the mother translucent substrate 2 ′ having an area large enough to form 1, elements corresponding to a plurality of substrates 1 (that is, the first translucent electrode 4a, the second translucent electrode 4b, etc.) are included. A conductive pattern) is formed at the same time. In this manner, a large-area panel structure 1 ′ including a plurality of rows and columns of substrates 1 is produced. Then, by scribing and breaking the large-area panel structure 1 ′ in the vertical and horizontal directions and dividing the panel structure 1 ′ into individual substrates 1, individual substrates 1 are manufactured.

図１は、図１３（ａ）の基板１を製造するための本実施形態の製造方法を示している。また、図４〜図９は、図１の各工程において形成される基板の構造を工程順に示す構造変遷図である。図４〜図９では、左側に図３（ａ）のＺ３−Ｚ３線に従った断面、すなわち端子部５ａ及び５ｂの断面を示し、右側に図３（ａ）の矢印Ｚ４で示す基板１の隅の部分を拡大して平面的に示している。これらの図４〜図９において隣り合う断面図と平面図は互いに対応した状態を示している。以下、図４〜図９を参照しながら図１の製造方法を説明する。なお、図４〜図７では、第１主面Ｓ１上の構造の変化をわかり易く示すため、図３（ａ）のＺ３−Ｚ３断面を上下反転して第１主面Ｓ１を上側に示している。一方、図８及び図９では、第２主面Ｓ２上の構造の変化をわかり易く示すため、図３（ａ）のＺ３−Ｚ３断面の通り第２主面Ｓ２を上側に示している。   FIG. 1 shows a manufacturing method of the present embodiment for manufacturing the substrate 1 of FIG. 4 to 9 are structural transition diagrams showing the structure of the substrate formed in each step of FIG. 1 in the order of steps. 4 to 9, the left side shows a cross section according to the Z3-Z3 line in FIG. 3A, that is, the cross section of the terminal portions 5a and 5b, and the right side shows the substrate 1 indicated by the arrow Z4 in FIG. The corner portion is enlarged and shown in plan view. 4 to 9, adjacent cross-sectional views and plan views show states corresponding to each other. Hereinafter, the manufacturing method of FIG. 1 will be described with reference to FIGS. 4 to 7, in order to easily show the change in the structure on the first main surface S1, the Z3-Z3 cross section of FIG. 3A is turned upside down to show the first main surface S1 on the upper side. . On the other hand, in FIGS. 8 and 9, the second main surface S <b> 2 is shown on the upper side as shown in the Z <b> 3-Z <b> 3 cross section of FIG. 3A in order to easily show the structural change on the second main surface S <b> 2.

図１において、工程Ｐ２〜工程Ｐ１０は図３（ａ）のマザー基板２’の第１主面Ｓ１（図の裏面）に導電パターン等を形成する第１主面形成工程Ｑ１である。図１の工程Ｐ１２〜工程Ｐ１５は図３（ａ）の第２主面Ｓ２（図の表面）に導電パターンを形成する第２主面形成工程Ｑ２である。図１の工程Ｐ１６及びＰ１７は、図３（ａ）のマザー基板２’を個々の基板へと分割するための工程Ｑ３である。   In FIG. 1, steps P2 to P10 are a first main surface forming step Q1 for forming a conductive pattern or the like on the first main surface S1 (the back surface in the drawing) of the mother substrate 2 'in FIG. Step P12 to Step P15 in FIG. 1 are a second main surface forming step Q2 for forming a conductive pattern on the second main surface S2 (surface in the drawing) of FIG. Steps P16 and P17 in FIG. 1 are steps Q3 for dividing the mother substrate 2 'in FIG. 3A into individual substrates.

まず、第１主面形成工程Ｑ１に先立って第１保護膜形成工程Ｐ１において、図４（ａ）に示すように、マザー基板２’の第２主面Ｓ２（左図の下面）上に第１保護膜１１を成膜する。具体的には、マザー基板２’の第２主面Ｓ２の表面を覆う形状に第１保護膜１１をｐ（ポリ）−ＩＴＯを材料として、例えばスパッタリングによって成膜する。   First, in the first protective film forming step P1 prior to the first main surface forming step Q1, as shown in FIG. 4A, the second main surface S2 (the lower surface in the left figure) of the mother substrate 2 ′ is 1 A protective film 11 is formed. Specifically, the first protective film 11 is formed by, for example, sputtering using p (poly) -ITO as a material so as to cover the surface of the second main surface S2 of the mother substrate 2 '.

ここで、第１保護膜１１は、マザー基板２’の第２主面Ｓ２の表面に傷、シミ、異物等が付くことを防止するために設けられる部材である。従って、第１保護膜形成工程Ｐ１を行う際には、マザー基板２’の第２主面Ｓ２に傷、シミ、異物等が付かない事は当然であるが、この時点で裏面となる第1主面Ｓ１の表面に傷、シミ、異物等が付かないように、すなわち、作業者の手や装置のテーブル等が触れないように作業を行うことが必要である。例えば、治具を用いてマザー基板２’を垂直又は斜めに立てた状態で第１保護膜形成工程Ｐ１の作業を行うことにより、マザー基板２’の第1主面Ｓ１と第２主面Ｓ２に触れることなく作業を行うことができる。   Here, the first protective film 11 is a member provided to prevent the surface of the second main surface S2 of the mother substrate 2 'from being scratched, stained, foreign matter, or the like. Accordingly, when performing the first protective film forming step P1, it is natural that the second main surface S2 of the mother substrate 2 ′ is not scratched, stained, foreign matter, or the like, but at this point, the first back surface is the first surface. It is necessary to work so that the surface of the main surface S1 is not scratched, stained, foreign matter, or the like, that is, the operator's hand or the device table is not touched. For example, the first main surface S1 and the second main surface S2 of the mother substrate 2 ′ are performed by performing the operation of the first protective film forming step P1 with the mother substrate 2 ′ standing vertically or obliquely using a jig. You can work without touching.

（第１主面Ｓ１の形成工程）
次に、図３（ａ）に示すマザー基板２’に対する第１主面形成工程Ｑ１について説明する。図１の工程Ｐ２において、図３（ａ）のマザー基板２’を所定の洗浄液によって洗浄する。次に、図１の工程Ｐ３において、図４（ｂ）に示すように、マザー基板２’の第１主面Ｓ１（左図の上面）上に材料層３’を、例えばＣｒを材料としてスパッタリングによって約２４００Åの膜厚に成膜する。このときの材料層３’のシート抵抗値は約１．０Ω／□である。材料層３’は、図１３（ｂ）の端子部５ａの第１層６及び配線３の材料層である。 (Formation process of 1st main surface S1)
Next, the first main surface forming step Q1 for the mother substrate 2 ′ shown in FIG. In step P2 of FIG. 1, the mother substrate 2 ′ of FIG. 3A is cleaned with a predetermined cleaning liquid. Next, in step P3 of FIG. 1, as shown in FIG. 4B, the material layer 3 ′ is sputtered on the first main surface S1 (upper surface in the left figure) of the mother substrate 2 ′, for example, using Cr as a material. To a film thickness of about 2400 mm. The sheet resistance value of the material layer 3 ′ at this time is about 1.0Ω / □. The material layer 3 ′ is a material layer of the first layer 6 and the wiring 3 of the terminal portion 5a in FIG.

次に、図１の工程Ｐ４において、図４（ｂ）の材料層３’に対してフォトエッチング処理が行われ、材料層３’がパターニングされる。このパターニング工程Ｐ４の具体的な内容は以下の通りである。まず、図４（ｃ）に示すように、材料層３’上にポジ型の感光性樹脂であるレジスト２１ａを、例えばスピンコートによって一様な厚さ、例えば約１．５μｍの厚さに塗布する。次に、プレベークを行ってレジスト２１ａ内の溶媒を除去する。   Next, in the process P4 of FIG. 1, a photoetching process is performed on the material layer 3 'of FIG. 4B, and the material layer 3' is patterned. The specific contents of this patterning step P4 are as follows. First, as shown in FIG. 4C, a resist 21a, which is a positive photosensitive resin, is applied on the material layer 3 ′ to a uniform thickness, for example, about 1.5 μm by spin coating, for example. To do. Next, pre-baking is performed to remove the solvent in the resist 21a.

次に、図４（ｄ）において、塗布されたレジスト２１ａに対して露光処理を実行する。具体的には、マザー基板２’を露光装置、例えば一括露光装置の所定位置に設置し、さらに、露光マスク２２Ａをマザー基板２’に対向する所定位置に設置する。露光マスク２２Ａは、ガラス基板２３によって形成された完全光透過領域Ａ０と遮光パターン２４Ａによって形成された完全遮光領域Ａ１の２つの領域を有する２階調の露光マスクである。この露光マスク２２Ａは、完全光透過領域Ａ０がレジスト２１ａを除去する部分に対向し、完全遮光領域Ａ１がレジスト２１ａを残す部分に対向するように、マザー基板２’に対向する位置に設置される。この状態で露光マスク２２Ａを通してレジスト２１ａへ一定光量の露光光Ｌ１を照射すると、鎖線で示す露光像が形成されて露光された部分Ｂ１が可溶化する。   Next, in FIG. 4D, an exposure process is performed on the coated resist 21a. Specifically, the mother substrate 2 'is set at a predetermined position of an exposure apparatus, for example, a batch exposure apparatus, and the exposure mask 22A is set at a predetermined position facing the mother substrate 2'. The exposure mask 22A is a two-tone exposure mask having two regions, a complete light transmission region A0 formed by the glass substrate 23 and a complete light shielding region A1 formed by the light shielding pattern 24A. The exposure mask 22A is placed at a position facing the mother substrate 2 ′ so that the complete light transmission region A0 faces the portion where the resist 21a is removed and the complete light shielding region A1 faces the portion where the resist 21a is left. . In this state, when the resist 21a is irradiated with a certain amount of exposure light L1 through the exposure mask 22A, an exposure image indicated by a chain line is formed and the exposed portion B1 is solubilized.

次に、現像処理を行う。具体的には、図４（ｄ）のマザー基板２’を現像液に所定時間、浸漬する。すると、図４（ｄ）において可溶化した部分Ｂ１のレジストが除去されて、レジスト２１ａが図５（ｅ）に示す形状にパターニングされる。   Next, development processing is performed. Specifically, the mother substrate 2 'shown in FIG. 4D is immersed in the developer for a predetermined time. Then, the resist of the part B1 solubilized in FIG. 4D is removed, and the resist 21a is patterned into the shape shown in FIG.

なお、現像液としては、例えば「有機アルカリ水溶液」を用いることができる。この有機アルカリ水溶液の組成は、例えばＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）が１．８％〜２．８％、水が９７．２％〜９８．２％である。現像処理の条件は、例えば、現像液の温度を約２３℃、浸漬時間を約６０秒とすることができる。   As the developer, for example, an “organic alkali aqueous solution” can be used. The composition of the organic alkali aqueous solution is, for example, 1.8% to 2.8% for TMAH (tetramethylammonium hydroxide) and 97.2% to 98.2% for water. The conditions for the development treatment can be, for example, a developer temperature of about 23 ° C. and an immersion time of about 60 seconds.

次に、ポストベークを、例えば約１２０℃の温度で行い、後のエッチング処理に用いるエッチング液に対するレジスト２１ａの耐性を調整する。その後、材料層３’に対してレジスト２１ａをマスクとしてエッチング処理を行うことにより、図５（ｆ）に示すように材料層３’を所定の形状にパターニングする。   Next, post-baking is performed at a temperature of, for example, about 120 ° C., and the resistance of the resist 21a to the etching solution used for the subsequent etching process is adjusted. Thereafter, the material layer 3 ′ is subjected to an etching process using the resist 21 a as a mask to pattern the material layer 3 ′ into a predetermined shape as shown in FIG.

なお、このエッチング処理に用いるエッチング液としては、例えば「過塩素酸硝酸第２セリウムアンモニウム水溶液」を用いることができる。この水溶液の組成は、例えば「過塩素酸」が５％〜１０％、「硝酸第２セリウムアンモニウム」が１０％〜２０％、水が７０％〜８０％である。エッチング処理の条件は、例えば、エッチング液の温度を約２５℃、浸漬時間を約６０秒とすることができる。   As an etchant used for this etching treatment, for example, “aqueous ceric ammonium nitrate perchlorate solution” can be used. The composition of this aqueous solution is, for example, 5% to 10% for “perchloric acid”, 10% to 20% for “cerium ammonium nitrate”, and 70% to 80% for water. The conditions for the etching treatment can be, for example, an etching solution temperature of about 25 ° C. and an immersion time of about 60 seconds.

上記のエッチング処理の後、マスクとして使用したレジスト２１ａを、例えば有機溶剤等によって剥離することにより、図５（ｇ）に示すように金属パターンとしての配線３及び端子部５ａの第１層６が形成される。   After the etching process, the resist 21a used as a mask is peeled off by, for example, an organic solvent, so that the wiring 3 as the metal pattern and the first layer 6 of the terminal portion 5a are formed as shown in FIG. It is formed.

次に、第１導電膜形成工程としての図１の工程Ｐ５において、図５（ｈ）に示すように、配線３及び第１層６上に、図１３（ｂ）の第１透光性電極４ａの材料である第１導電膜としてのａ（アモルファス）−ＩＴＯ膜４ａ’を、スパッタリングによって約３５０Åの膜厚に成膜する。このときのａ−ＩＴＯ膜４ａ’のシート抵抗値は約２４０Ω／□である。   Next, in the process P5 of FIG. 1 as the first conductive film forming process, as shown in FIG. 5H, the first translucent electrode of FIG. 13B is formed on the wiring 3 and the first layer 6. An a (amorphous) -ITO film 4a ′ as a first conductive film, which is a material of 4a, is formed to a thickness of about 350 mm by sputtering. At this time, the sheet resistance value of the a-ITO film 4a 'is about 240Ω / □.

次に、第１パターニング工程としての図１の工程Ｐ６において、図６（ｉ）のａ−ＩＴＯ膜４ａ’に対してフォトエッチング処理が行われ、ａ−ＩＴＯ膜４ａ’が所定の形状にパターニングされる。このパターニング工程Ｐ６の具体的な内容は以下の通りである。まず、図６（ｉ）に示すように、ａ−ＩＴＯ膜４ａ’上にポジ型の感光性樹脂である第1レジスト膜としてのレジスト２１ｂを、例えばスピンコートによって一様な厚さに塗布する。次に、プレベークを行ってレジスト２１ｂ内の溶媒を除去する。   Next, in the process P6 of FIG. 1 as the first patterning process, the a-ITO film 4a ′ of FIG. 6 (i) is subjected to photoetching, and the a-ITO film 4a ′ is patterned into a predetermined shape. Is done. The specific contents of this patterning step P6 are as follows. First, as shown in FIG. 6I, a resist 21b as a first resist film, which is a positive photosensitive resin, is applied on the a-ITO film 4a ′ to have a uniform thickness by, for example, spin coating. . Next, pre-baking is performed to remove the solvent in the resist 21b.

次に、図６（ｊ）に示すように、塗布されたレジスト２１ｂに対して露光処理を実行する。具体的には、マザー基板２’を露光装置、例えば一括露光装置の所定位置に設置し、さらに、露光マスク２２Ｂをマザー基板２’に対向する所定位置に設置する。露光マスク２２Ｂは、ガラス基板２３によって形成された完全光透過領域Ａ０と遮光パターン２４Ｂによって形成された完全遮光領域Ａ１の２つの領域を有する２階調の露光マスクである。この露光マスク２２Ｂは、完全光透過領域Ａ０がレジスト２１ｂを除去する部分に対向し、完全遮光領域Ａ１がレジスト２１ｂを残す部分に対向するように、マザー基板２’に対向する位置に設置される。この状態で露光マスク２２Ｂを通してレジスト２１ｂへ一定光量の露光光Ｌ２を照射すると、鎖線で示す露光像が形成されて露光された部分Ｂ２が可溶化する。   Next, as shown in FIG. 6J, an exposure process is performed on the coated resist 21b. Specifically, the mother substrate 2 'is set at a predetermined position of an exposure apparatus, for example, a batch exposure apparatus, and the exposure mask 22B is set at a predetermined position facing the mother substrate 2'. The exposure mask 22B is a two-tone exposure mask having two regions, a complete light transmission region A0 formed by the glass substrate 23 and a complete light shielding region A1 formed by the light shielding pattern 24B. The exposure mask 22B is placed at a position facing the mother substrate 2 ′ so that the complete light transmission region A0 faces the portion where the resist 21b is removed and the complete light shielding region A1 faces the portion where the resist 21b is left. . In this state, when the resist 21b is irradiated with a certain amount of exposure light L2 through the exposure mask 22B, an exposure image indicated by a chain line is formed and the exposed portion B2 is solubilized.

次に、現像処理を行う。具体的には、図６（ｊ）のマザー基板２’を現像液に所定時間、浸漬する。すると、図６（ｊ）において可溶化した部分Ｂ２のレジスト２１ｂが除去されて、図６（ｋ）に示す形状にパターニングされる。なお、現像液としては、例えば図１のＣｒパターニング工程Ｐ４で使用した現像液を使用できる。また、現像処理の条件も工程Ｐ４と同じ条件とすることができる。   Next, development processing is performed. Specifically, the mother substrate 2 ′ of FIG. 6 (j) is immersed in the developer for a predetermined time. Then, the resist 21b of the part B2 solubilized in FIG. 6 (j) is removed and patterned into the shape shown in FIG. 6 (k). In addition, as a developing solution, the developing solution used at Cr patterning process P4 of FIG. 1, for example can be used. Further, the conditions for the development processing can be set to the same conditions as in step P4.

次に、図６（ｋ）のマザー基板２’に対してポストベークを行い、後のエッチング処理に用いるエッチング液に対するレジスト２１ｂの耐性を調整する。その後、図６（ｋ）のａ−ＩＴＯ膜４ａ’に対してエッチング処理を行う。具体的には、レジスト２１ｂをマスクとして用い、エッチング液として、例えば蓚酸を用いてエッチング処理を行う。ここで、エッチング液として弱酸性の蓚酸を用いてエッチング処理を行うことにより、マザー基板２’の第２主面Ｓ２に設けられた第１保護膜１１がそのエッチング液によって損傷することを防止することができる。以上のエッチング処理により、図６（ｌ）に示すように、ａ−ＩＴＯ膜４ａ’が第１導電パターンである第１透光性電極４ａへパターニングされ、図１のａ−ＩＴＯパターニング工程Ｐ６が終了する。   Next, post-baking is performed on the mother substrate 2 ′ in FIG. 6 (k) to adjust the resistance of the resist 21 b to the etching solution used for the subsequent etching process. Thereafter, the a-ITO film 4a 'shown in FIG. Specifically, the etching process is performed using the resist 21b as a mask and using, for example, oxalic acid as an etchant. Here, by performing an etching process using weakly acidic oxalic acid as an etchant, the first protective film 11 provided on the second main surface S2 of the mother substrate 2 ′ is prevented from being damaged by the etchant. be able to. By the above etching process, as shown in FIG. 6L, the a-ITO film 4a ′ is patterned to the first light-transmissive electrode 4a that is the first conductive pattern, and the a-ITO patterning process P6 in FIG. finish.

その後、第1レジスト膜除去工程としての図１の工程Ｐ７において、マスクとして使用したレジスト２１ｂを、例えば有機溶剤等によって剥離することにより、図７（ｍ）に示すように第１透光性電極４ａ及び端子部５ａの第２層７が形成される。   Thereafter, in step P7 of FIG. 1 as the first resist film removing step, the resist 21b used as the mask is peeled off, for example, with an organic solvent or the like, so that the first translucent electrode as shown in FIG. 4a and the second layer 7 of the terminal portion 5a are formed.

次に、図１のａ−ＩＴＯ焼成工程Ｐ８において、第１透光性電極４ａ及び第２層７を所定の温度（例えば２２０℃）で焼成する。この焼成工程Ｐ８により、ａ−ＩＴＯで形成された第１透光性電極４ａ及び第２層７がポリ化（すなわち、結晶化又は多結晶化）する。これにより、第１透光性電極４ａ及び第２層７の透光性を向上させ、且つ抵抗値を低くすることができる。   Next, in the a-ITO firing step P8 of FIG. 1, the first translucent electrode 4a and the second layer 7 are fired at a predetermined temperature (for example, 220 ° C.). By this baking process P8, the 1st translucent electrode 4a and the 2nd layer 7 which were formed of a-ITO are polycrystallized (namely, crystallization or polycrystallizing). Thereby, the translucency of the 1st translucent electrode 4a and the 2nd layer 7 can be improved, and resistance value can be made low.

次に、図１の樹脂膜形成工程Ｐ９において、図３（ｂ）のマザー基板２’上に樹脂膜１２を形成する。この樹脂膜１２は配線３、第１透光性電極４ａ等を被覆してそれらの腐食を防止するためのものである。樹脂膜形成工程Ｐ９の具体的な内容を図２を用いて説明する。まず、図２の工程Ｐ２１において、図７（ｎ）に示すように、マザー基板２’上の第１透光性電極４ａ及び端子部５ａを覆うようにネガ型の感光性樹脂膜１２’（例えばアクリル樹脂）を、例えばスピンコートによって約２μｍの膜厚に塗布する。   Next, in the resin film forming step P9 of FIG. 1, the resin film 12 is formed on the mother substrate 2 'of FIG. This resin film 12 is for covering the wiring 3, the first translucent electrode 4 a, etc. and preventing their corrosion. The specific contents of the resin film forming step P9 will be described with reference to FIG. First, in step P21 of FIG. 2, as shown in FIG. 7 (n), a negative photosensitive resin film 12 ′ (so as to cover the first translucent electrode 4a and the terminal portion 5a on the mother substrate 2 ′. For example, an acrylic resin) is applied to a film thickness of about 2 μm by, for example, spin coating.

次に、図２の工程Ｐ２２において、図７（ｎ）の樹脂膜１２’に対して所定のマスクパターンを有した露光マスクを用いて露光処理が行われ、図３（ａ）において基板２’の第１主面Ｓ１のうち、斜線で示す周辺及び境界の領域Ｔが露光される。この領域Ｔに関しては後に詳しく説明する。   Next, in step P22 of FIG. 2, an exposure process is performed on the resin film 12 ′ of FIG. 7 (n) using an exposure mask having a predetermined mask pattern, and the substrate 2 ′ in FIG. 3 (a). Of the first main surface S1, the peripheral and boundary regions T indicated by diagonal lines are exposed. This region T will be described in detail later.

次に、図２の工程Ｐ２３において現像処理が行われる。具体的には、図３（ａ）のマザー基板２’を現像液に所定時間、浸漬する。すると、露光された領域Ｔ内の感光性樹脂膜１２’が除去されて、個々の基板１に対応した形状にパターニングされる。   Next, development processing is performed in step P23 of FIG. Specifically, the mother substrate 2 'shown in FIG. 3A is immersed in a developer for a predetermined time. Then, the photosensitive resin film 12 ′ in the exposed region T is removed and patterned into a shape corresponding to each substrate 1.

なお、現像液としては、例えば「炭酸ナトリウム水溶液」を用いることができる。この炭酸ナトリウム水溶液の組成は、例えば炭酸ナトリウムが０％〜１３％、重炭酸ナトリウムが３％〜７％、水が６５％〜７５％、アニオン界面活性剤が１２％〜１８％である。現像処理の条件は、例えば、現像液の温度を約３０℃、浸漬時間を約６０秒とすることができる。その後、図２のポストベーク工程Ｐ２４において、感光性樹脂膜１２’を焼成する。こうして、個々の基板１に対応した形状の樹脂膜１２が形成される。   As the developer, for example, a “sodium carbonate aqueous solution” can be used. The composition of this aqueous sodium carbonate solution is, for example, 0% to 13% sodium carbonate, 3% to 7% sodium bicarbonate, 65% to 75% water, and 12% to 18% anionic surfactant. The development processing conditions can be, for example, a developer temperature of about 30 ° C. and an immersion time of about 60 seconds. Thereafter, in the post-baking step P24 of FIG. 2, the photosensitive resin film 12 'is baked. Thus, the resin film 12 having a shape corresponding to each substrate 1 is formed.

次に、図１の第２保護膜形成工程Ｐ１０において、図７（ｏ）に示すように、マザー基板２’の第１主面Ｓ１に設けられた樹脂膜１２上に第２保護膜であるポジ型の感光性樹脂１３を、例えばスピンコートによって１μｍ〜２μｍの厚さに塗布して成膜する。その後、マザー基板２’の第１主面Ｓ１のうち、図３（ａ）において斜線で示す領域Ｔに形成された第２保護膜１３をパターニングにより除去する。   Next, in the second protective film forming step P10 of FIG. 1, as shown in FIG. 7 (o), the second protective film is formed on the resin film 12 provided on the first main surface S1 of the mother substrate 2 ′. The positive photosensitive resin 13 is applied to a thickness of 1 μm to 2 μm, for example, by spin coating to form a film. Thereafter, the second protective film 13 formed in the region T indicated by the oblique lines in FIG. 3A in the first main surface S1 of the mother substrate 2 'is removed by patterning.

斜線領域Ｔは、基板２’のうち個々の基板１の導電パターンが設けられていない領域である。この領域Ｔのうちの鎖線Ｘ０に沿った境界の領域は、パネル構造体１’を個々の基板１に分割する際にスクライブする領域を含む領域である。領域Ｔのうちのマザー基板２’の外周に沿った領域は、後の工程においてマザー基板２’にマガジン等といった処理設備が接触（例えば、把持）する領域である。上記のように基板２’の周辺領域Ｔの第２保護膜１３を除去するのは、把持操作等といった後処理を行い易くしたり、把持等といった後処理の際に第２保護膜１３が塵となって飛散することを防止したりするためである。
以上により、マザー基板２’の第１主面Ｓ１形成工程が終了する。 The hatched region T is a region where the conductive pattern of each substrate 1 is not provided in the substrate 2 ′. The boundary region along the chain line X0 in the region T is a region including a region that is scribed when the panel structure 1 ′ is divided into the individual substrates 1. A region along the outer periphery of the mother substrate 2 ′ in the region T is a region where processing equipment such as a magazine contacts (for example, grips) the mother substrate 2 ′ in a later process. The removal of the second protective film 13 in the peripheral region T of the substrate 2 ′ as described above facilitates post-processing such as a gripping operation or the like, and the second protective film 13 is dusty during post-processing such as gripping. This is to prevent scattering.
Thus, the first main surface S1 forming process of the mother substrate 2 ′ is completed.

（第２主面Ｓ２の形成工程）
次に、第２主面形成工程Ｑ２が行なわれるのであるが、その前に、図１の第１保護膜除去工程Ｐ１１において、図７（ｏ）の第２主面Ｓ２上の第１保護膜１１を、例えば王水を用いてエッチングすることにより除去する。このとき、マザー基板２’の第２主面Ｓ２の全域が露出するように、第１保護膜１１の全面を除去する。なお、本実施形態においては、マザー基板２’としてアルカリ強化ガラスを用いている。このアルカリ強化ガラスは、図１４に示したように、ガラス基材１５の表面に強化層１６やＳｉＯ２層１７を有している。図１の第１保護膜除去工程Ｐ１１では、これらの強化層１６やＳｉＯ２層１７を損傷しないように、図７（ｏ）の第１保護膜１１が除去される。 (Formation process of 2nd main surface S2)
Next, the second main surface forming step Q2 is performed. Before that, in the first protective film removing step P11 of FIG. 1, the first protective film on the second main surface S2 of FIG. 11 is removed by etching using aqua regia, for example. At this time, the entire surface of the first protective film 11 is removed so that the entire area of the second main surface S2 of the mother substrate 2 ′ is exposed. In this embodiment, alkali tempered glass is used as the mother substrate 2 ′. As shown in FIG. 14, this alkali tempered glass has a tempered layer 16 and an SiO 2 layer 17 on the surface of a glass substrate 15. In the first protective film removing step P11 of FIG. 1, the first protective film 11 of FIG. 7 (o) is removed so as not to damage the reinforcing layer 16 and the SiO 2 layer 17.

次に、マザー基板２’の第２主面Ｓ２形成工程Ｑ２について説明する。第２主面Ｓ２形成工程Ｑ２を示す図８及び図９では、図を見易くするために第２主面Ｓ２を左図の上側に示し、第１主面Ｓ１を左図の下側に示す。まず、図１の工程Ｐ１２において、図８（ａ）に示すように、マザー基板２’の第２主面Ｓ２が処理できるように基板の表裏を反転してマザー基板２’を置き、その第２主面Ｓ２を所定の洗浄液によって洗浄する。次に、第２導電膜形成工程としての図１の工程Ｐ１３において、図８（ｂ）に示すように、マザー基板２’の第２主面Ｓ２上に図１３（ａ）の第２透光性電極４ｂの材料であるａ−ＩＴＯ膜４ｂ’を第２導電膜として、スパッタリングによって約３５０Åの膜厚に成膜する。このときのａ−ＩＴＯ膜４ｂ’のシート抵抗値は２４０Ω／□である。   Next, the second main surface S2 forming step Q2 of the mother substrate 2 'will be described. In FIG. 8 and FIG. 9 showing the second main surface S2 formation step Q2, the second main surface S2 is shown on the upper side of the left diagram and the first main surface S1 is shown on the lower side of the left diagram for easy viewing. First, in step P12 of FIG. 1, as shown in FIG. 8 (a), the mother substrate 2 ′ is placed by inverting the front and back of the substrate so that the second main surface S2 of the mother substrate 2 ′ can be processed. 2 The main surface S2 is cleaned with a predetermined cleaning liquid. Next, in the process P13 of FIG. 1 as the second conductive film forming process, as shown in FIG. 8B, the second light transmission of FIG. 13A is formed on the second main surface S2 of the mother substrate 2 ′. The a-ITO film 4b ′, which is a material of the conductive electrode 4b, is formed as a second conductive film to a thickness of about 350 mm by sputtering. At this time, the sheet resistance value of the a-ITO film 4b 'is 240Ω / □.

次に、第２パターニング工程としての図１の工程Ｐ１４において、図８（ｂ）のａ−ＩＴＯ膜４ｂ’に対してフォトエッチング処理が行われ、ａ−ＩＴＯ膜４ｂ’が所定の形状にパターニングされる。このパターニング工程Ｐ１４の具体的な内容は以下の通りである。まず、図８（ｃ）に示すように、ａ−ＩＴＯ膜４ｂ’上にポジ型の感光性樹脂である第２レジスト膜としてのレジスト２１ｃを、例えばスピンコートによって一様な厚さに塗布する。   Next, in the process P14 of FIG. 1 as the second patterning process, the a-ITO film 4b ′ in FIG. 8B is subjected to photoetching, and the a-ITO film 4b ′ is patterned into a predetermined shape. Is done. The specific contents of this patterning step P14 are as follows. First, as shown in FIG. 8C, a resist 21c as a second resist film, which is a positive photosensitive resin, is applied on the a-ITO film 4b ′ to have a uniform thickness by, for example, spin coating. .

次に、図８（ｄ）において、塗布されたレジスト２１ｃに対して露光処理を実行する。具体的には、マザー基板２’を露光装置、例えば一括露光装置の所定位置に設置し、さらに、露光マスク２２Ｃをマザー基板２’に対向する所定位置に設置する。このとき、反対面である第１主面Ｓ１上のパターンと露光マスク２２Ｃとが、透光性基板２’を通してアライメント（すなわち位置合わせ）される。露光マスク２２Ｃは、ガラス基板２３によって形成された完全光透過領域Ａ０と遮光パターン２４Ｃによって形成された完全遮光領域Ａ１の２つの領域を有する２階調の露光マスクである。この露光マスク２２Ｃは、完全光透過領域Ａ０がレジスト２１ｃを除去する部分に対向し、完全遮光領域Ａ１がレジスト２１ｃを残す部分に対向するように、基板２’に対向する位置に設置される。この状態で露光マスク２２Ｃを通してレジスト２１ｃへ一定光量の露光光Ｌ３を照射すると、破線で示す露光像が形成されて露光された部分Ｂ３が可溶化する。   Next, in FIG. 8D, an exposure process is performed on the coated resist 21c. Specifically, the mother substrate 2 'is set at a predetermined position of an exposure apparatus, for example, a batch exposure apparatus, and the exposure mask 22C is set at a predetermined position facing the mother substrate 2'. At this time, the pattern on the first main surface S1 which is the opposite surface and the exposure mask 22C are aligned (ie, aligned) through the translucent substrate 2 '. The exposure mask 22C is a two-tone exposure mask having two regions, a complete light transmission region A0 formed by the glass substrate 23 and a complete light shielding region A1 formed by the light shielding pattern 24C. The exposure mask 22C is placed at a position facing the substrate 2 'so that the complete light transmission region A0 faces the portion where the resist 21c is removed, and the complete light shielding region A1 faces the portion where the resist 21c is left. In this state, when the resist 21c is irradiated with a certain amount of exposure light L3 through the exposure mask 22C, an exposure image indicated by a broken line is formed and the exposed portion B3 is solubilized.

次に、現像処理を行う。具体的には、図８（ｄ）のマザー基板２’を現像液に所定時間、浸漬する。すると、図８（ｄ）において可溶化した部分Ｂ３のレジスト２１ｃが除去されて、図９（ｅ）に示す形状にパターニングされる。なお、現像液としては、例えば図１のａ−ＩＴＯパターニング工程Ｐ６と同じ、すなわち、ＴＭＡＨを含有した有機アルカリ水溶液を用いることができる。また、現像処理の条件も工程Ｐ６と同じとすることができる。   Next, development processing is performed. Specifically, the mother substrate 2 'shown in FIG. 8D is immersed in the developer for a predetermined time. Then, the resist 21c of the portion B3 solubilized in FIG. 8D is removed and patterned into the shape shown in FIG. As the developer, for example, an organic alkaline aqueous solution containing the same as the a-ITO patterning step P6 of FIG. 1, that is, containing TMAH can be used. Further, the conditions for the development processing can be the same as in step P6.

次に、ポストベークを、例えば１２０℃の温度で行い、後のエッチング処理に用いるエッチング液に対するレジスト２１ｃの耐性を調整する。その後、ａ−ＩＴＯ膜４ｂ’に対してエッチング処理を行う。具体的には、レジスト２１ｃをマスクとして用い、エッチング液として蓚酸を用いてエッチング処理を行う。以上のエッチング処理により、図９（ｆ）に示すように所定形状のａ−ＩＴＯ膜４ｂ’がパターニングされ、図１のａ−ＩＴＯパターニング工程Ｐ１４が終了する。   Next, post-baking is performed at a temperature of 120 ° C., for example, to adjust the resistance of the resist 21c to an etching solution used for the subsequent etching process. Thereafter, an etching process is performed on the a-ITO film 4b '. Specifically, etching is performed using the resist 21c as a mask and oxalic acid as an etchant. Through the above etching process, the a-ITO film 4b 'having a predetermined shape is patterned as shown in FIG. 9F, and the a-ITO patterning step P14 in FIG. 1 is completed.

その後、第２レジスト膜除去工程としての図１の工程Ｐ１５において、図９（ｆ）のレジスト２１ｃを、例えば有機溶剤等に所定時間、浸漬することによって剥離する。このとき、マザー基板２’の第１主面Ｓ１上の樹脂膜１２を覆う第２保護膜１３を同時に剥離する。このようにしてマザー基板２’から第２レジスト膜２１ｃと第２保護膜１３とが除去され、図９（ｇ）に示す状態となる。   Thereafter, in step P15 of FIG. 1 as the second resist film removing step, the resist 21c of FIG. 9F is removed by immersing in an organic solvent or the like for a predetermined time, for example. At this time, the second protective film 13 covering the resin film 12 on the first main surface S1 of the mother substrate 2 'is peeled off at the same time. In this way, the second resist film 21c and the second protective film 13 are removed from the mother substrate 2 ', resulting in the state shown in FIG.

以上により、マザー基板２’の第２主面Ｓ２形成工程Ｑ２が終了し、マザー基板２’の両面に導電パターンが形成された図３（ａ）のパネル構造体１’が完成する。   Thus, the second main surface S2 forming step Q2 of the mother substrate 2 'is completed, and the panel structure 1' shown in FIG. 3A in which conductive patterns are formed on both surfaces of the mother substrate 2 'is completed.

（パネル構造体の分割）
次に、パネル構造体１’を分割する工程Ｑ３を説明する。まず、図１の工程Ｐ１６のスクライブ工程を行う。具体的には、図３（ａ）のパネル構造体１’の鎖線Ｘ０に沿って、例えばガラススクライバによってスクライブ（すなわち、罫書き）を第１主面Ｓ１に行う。このとき、スクライブ装置のテーブルに直接パターン面が触れることの無いように、テーブルに治具等で工夫をする必要がある。これを簡単に回避するには、スクライブする鎖線Ｘ０を除いてマザー基板１’の第２主面Ｓ２の表面自体及び第２主面膜要素４ｂ，５ｂに上に、保護シートをラミネートすれば、マザー基板１’の第２主面Ｓ２の表面自体及び第２主面膜要素４ｂ，５ｂに傷がついたり、異物が付着することを防止することができる。マザー基板２’の第１主面Ｓ１上に形成された樹脂膜１２は、工程Ｐ９のパターニングによって鎖線Ｘ０に沿った部分は除去されているので、ガラススクライバはマザー基板２’の表面を直接にスクライブできる。なお、第２主面Ｓ２にスクライブを行うこともできる。この場合も同様にスクライブする鎖線Ｘ０を除いて保護シート等で第１主面Ｓ１の表面自体及び第１主面膜要素４ａ，５ａ，３，１２を保護すれば、第２主面Ｓ２の鎖線Ｘ０に沿った部分には樹脂膜等が設けられていないので、マザー基板２’の表面を直接にスクライブできる。次に、図１の工程Ｐ１７において、例えばブレイクマシン等を用いて、図３（ａ）のパネル構造体１’を図１３（ａ）に示す個々の基板１に分割し、保護シートを剥離する。 (Division of panel structure)
Next, the process Q3 for dividing the panel structure 1 ′ will be described. First, the scribing process of process P16 in FIG. 1 is performed. Specifically, scribing (that is, ruled writing) is performed on the first main surface S1 by, for example, a glass scriber along the chain line X0 of the panel structure 1 ′ of FIG. At this time, it is necessary to devise the table with a jig or the like so that the pattern surface does not directly touch the table of the scribe device. In order to avoid this easily, a protective sheet is laminated on the surface of the second main surface S2 of the mother substrate 1 ′ and the second main surface film elements 4b and 5b except for the chain line X0 to be scribed, so that the mother It is possible to prevent the surface of the second main surface S2 of the substrate 1 ′ and the second main surface film elements 4b and 5b from being scratched or foreign matter adhering. Since the resin film 12 formed on the first main surface S1 of the mother substrate 2 ′ has been removed along the chain line X0 by patterning in the process P9, the glass scriber directly covers the surface of the mother substrate 2 ′. You can scribe. Note that scribing can also be performed on the second main surface S2. In this case as well, if the surface itself of the first main surface S1 and the first main surface film elements 4a, 5a, 3 and 12 are protected by a protective sheet or the like except for the scribing chain line X0, the chain line X0 of the second main surface S2 is protected. Since the resin film or the like is not provided in the portion along, the surface of the mother substrate 2 ′ can be scribed directly. Next, in step P17 of FIG. 1, for example, using a break machine or the like, the panel structure 1 ′ shown in FIG. 3A is divided into the individual substrates 1 shown in FIG. 13A, and the protective sheet is peeled off. .

次に、図１の基板焼成工程Ｐ１８において、個々の基板１を所定の温度（例えば２２０℃）で焼成する。当然のことながら分割した基板１の表裏に触らないような治具にセットする必要がある。この基板焼成工程Ｐ１８により、ａ−ＩＴＯで形成された第２透光性電極４ｂがポリ化（すなわち、結晶化又は多結晶化）する。これにより、第２透光性電極４ｂの透光性を向上させ、且つ抵抗値を低くすることができる。以上の工程により、基板１が完成する。   Next, in the substrate baking step P18 of FIG. 1, each substrate 1 is baked at a predetermined temperature (for example, 220 ° C.). As a matter of course, it is necessary to set on a jig that does not touch the front and back of the divided substrate 1. By this substrate baking step P18, the second translucent electrode 4b formed of a-ITO is polycrystallized (that is, crystallized or polycrystallized). Thereby, the translucency of the 2nd translucent electrode 4b can be improved, and resistance value can be made low. The substrate 1 is completed through the above steps.

本実施形態の基板の製造方法では、図１の第１主面形成工程Ｑ１を行う前に、第１保護膜形成工程Ｐ１において、図４（ａ）のマザー基板２’の第２主面Ｓ２を覆う形状に第１保護膜１１を形成することにした。これにより、マザー基板２’の第２主面Ｓ２は第１保護膜１１によって保護されるので、図１の第１主面形成工程Ｑ１において第１主面Ｓ１上に第１透光性電極４ａ等のパターンを形成する際に、マザー基板２’の第２主面Ｓ２が、スパッタ装置等といった製造装置においてマザー基板２’を載置する部分（例えば、テーブルやマガジン等）に直接に触れることがなくなる。その結果、マザー基板２’の第２主面Ｓ２の表面に傷がついたり、異物が付着することを防止できる。   In the substrate manufacturing method of the present embodiment, before the first main surface forming step Q1 of FIG. 1, in the first protective film forming step P1, the second main surface S2 of the mother substrate 2 ′ of FIG. The first protective film 11 is formed in a shape covering the surface. As a result, the second main surface S2 of the mother substrate 2 ′ is protected by the first protective film 11, so that the first translucent electrode 4a is formed on the first main surface S1 in the first main surface forming step Q1 of FIG. When a pattern such as the above is formed, the second main surface S2 of the mother substrate 2 ′ directly touches a portion (for example, a table or a magazine) on which the mother substrate 2 ′ is placed in a manufacturing apparatus such as a sputtering apparatus. Disappears. As a result, it is possible to prevent the surface of the second main surface S2 of the mother substrate 2 'from being scratched or foreign matter from adhering.

また、図１の第１レジスト膜除去工程Ｐ７において、図６（ｋ）のレジスト膜２１ｂを除去した後に、図１の第２保護膜形成工程Ｐ１０において、図７（ｏ）に示すように、第１透光性電極４ａ、端子部５ａ及び配線３（以下、第１主面膜要素という）を覆う形状に第２保護膜１３を形成した。これにより、マザー基板２’の第１主面Ｓ１に形成された第１主面膜要素４ａ，５ａ，３は第２保護膜１３によって保護される。その結果、図３（ａ）のマザー基板２’の第２主面（表側面）Ｓ２に第２透光性電極４ｂ及び端子部５ｂ（以下、第２主面膜要素）を形成する際に、第１主面Ｓ１の表面自体及び第１主面膜要素４ａ，５ａ，３がスパッタ装置等といった製造装置のテーブルやマガジンに直接に触れることがなくなる。従って、マザー基板２’の第１主面Ｓ１の表面自体及び第１主面膜要素４ａ，５ａ，３に傷がついたり、異物が付着することを防止でき、第１主面膜要素４ａ，５ａ，３に不良が発生することを防止できる。   Further, after removing the resist film 21b of FIG. 6 (k) in the first resist film removing step P7 of FIG. 1, in the second protective film forming step P10 of FIG. 1, as shown in FIG. The 2nd protective film 13 was formed in the shape which covers the 1st translucent electrode 4a, the terminal part 5a, and the wiring 3 (henceforth a 1st main surface film | membrane element). As a result, the first main surface film elements 4 a, 5 a, 3 formed on the first main surface S 1 of the mother substrate 2 ′ are protected by the second protective film 13. As a result, when forming the second translucent electrode 4b and the terminal portion 5b (hereinafter referred to as the second main surface film element) on the second main surface (front side surface) S2 of the mother substrate 2 ′ of FIG. The surface of the first main surface S1 and the first main surface film elements 4a, 5a, 3 do not directly touch the table or magazine of the manufacturing apparatus such as a sputtering apparatus. Accordingly, it is possible to prevent the surface itself of the first main surface S1 of the mother substrate 2 ′ and the first main surface film elements 4a, 5a, 3 from being damaged or foreign matter from adhering, and the first main surface film elements 4a, 5a, 3 can be prevented from being defective.

なお、図１の第１保護膜形成工程Ｐ１において、図４（ａ）に示すように、第２主面Ｓ２上に形成された第１保護膜１１は、図１の第２保護膜形成工程Ｐ１０の後の第１保護膜除去工程Ｐ１１によって除去される。そしてその後、第２主面形成工程Ｑ２において、第１保護膜１１が無くなった状態の第２主面Ｓ２上に図３（ａ）の第２主面膜要素４ｂ，５ｂが形成される。従って、図１の第１主面形成工程Ｑ１において第２主面Ｓ２上の第１保護膜１１に傷やシミが付いたとしても、それらの傷やシミが原因となって第２主面Ｓ２上に形成される第２主面膜要素４ｂ，５ｂに不良が生じることはない。   In the first protective film forming step P1 of FIG. 1, as shown in FIG. 4A, the first protective film 11 formed on the second main surface S2 is the second protective film forming step of FIG. It is removed by the first protective film removing step P11 after P10. Thereafter, in the second main surface forming step Q2, the second main surface film elements 4b and 5b in FIG. 3A are formed on the second main surface S2 in the state where the first protective film 11 is eliminated. Accordingly, even if the first protective film 11 on the second main surface S2 is scratched or stained in the first main surface forming step Q1 of FIG. 1, the second main surface S2 is caused by the scratch or the stain. No defects occur in the second main surface film elements 4b and 5b formed thereon.

また、本実施形態では、透光性基板２として、図１４のアルカリ強化ガラスを用いている。この透光性基板２の表面には強化層１６及びＳｉＯ２層１７が形成されている。仮に、第２主面Ｓ２上に第１保護膜１１を設けずに、図３（ａ）の第２主面膜要素４ｂ，５ｂを形成した場合、透光性基板２の表面に付いた傷やシミを、例えばガラス表面のエッチング処理によって除去しようとすれば、そのエッチング処理によって図１４の強化層１６及びＳｉＯ２層１７が除去され、強化ガラスの性能を損なうことになる。しかしながら、本実施形態では、基板２の第２主面Ｓ２に第１保護膜１１を設け、第1保護膜１１のみを除去しているので、強化層１６及びＳｉＯ２層１７が損傷を受けることを防止できる。 In the present embodiment, the alkali tempered glass of FIG. 14 is used as the translucent substrate 2. A reinforcing layer 16 and a SiO 2 layer 17 are formed on the surface of the translucent substrate 2. If the second main surface film elements 4b and 5b of FIG. 3A are formed without providing the first protective film 11 on the second main surface S2, scratches on the surface of the translucent substrate 2 and If the stain is to be removed, for example, by etching the glass surface, the tempered glass 16 and the SiO 2 layer 17 of FIG. 14 are removed by the etching process, and the performance of the tempered glass is impaired. However, in the present embodiment, since the first protective film 11 is provided on the second main surface S2 of the substrate 2 and only the first protective film 11 is removed, the reinforcing layer 16 and the SiO 2 layer 17 are damaged. Can be prevented.

また、本実施形態において、図１３（ａ）の第１主面（裏面）Ｓ１上の第１透光性電極４ａと端子部５ａの第２層７は、図１の第１主面形成工程Ｑ１においてａ−ＩＴＯを用いて形成する。以下、この点について説明する。   Moreover, in this embodiment, the 1st translucent electrode 4a on the 1st main surface (back surface) S1 of Fig.13 (a) and the 2nd layer 7 of the terminal part 5a are the 1st main surface formation processes of FIG. In Q1, it is formed using a-ITO. Hereinafter, this point will be described.

本実施形態では、ａ−ＩＴＯパターニング工程Ｐ６の際、図６（ｌ）に示すように、第２主面Ｓ２上にはｐ−ＩＴＯから成る第１保護膜１１が設けられた状態でエッチング処理が行われる。仮に、ａ−ＩＴＯ膜４ａ’に代えてｐ−ＩＴＯ膜を材料として第１透光性電極４ａを形成するとすると、パターニング工程Ｐ６のときに用いるエッチング液によって、同じｐ−ＩＴＯの膜である第１保護膜１１が損傷するおそれがある。しかし、本実施形態において第１透光性電極４ａの材料として用いるａ−ＩＴＯはｐ−ＩＴＯに比べて弱酸のエッチング液でエッチングすることができる。このような弱酸のエッチング液として、本実施形態では蓚酸を用いている。図１のａ−ＩＴＯパターニング工程Ｐ６において蓚酸をエッチング液として用いれば、図６（ｌ）の第１保護膜１１が損傷することを防止できる。   In the present embodiment, during the a-ITO patterning step P6, as shown in FIG. 6L, the etching process is performed in a state where the first protective film 11 made of p-ITO is provided on the second main surface S2. Is done. If the first translucent electrode 4a is formed using a p-ITO film as a material instead of the a-ITO film 4a ', the same p-ITO film is formed by the etching solution used in the patterning step P6. 1 The protective film 11 may be damaged. However, a-ITO used as the material of the first light-transmissive electrode 4a in this embodiment can be etched with a weak acid etchant compared to p-ITO. In this embodiment, oxalic acid is used as such a weak acid etchant. If oxalic acid is used as an etchant in the a-ITO patterning step P6 of FIG. 1, the first protective film 11 of FIG. 6 (l) can be prevented from being damaged.

また、本実施形態では、図１の工程Ｐ５でａ−ＩＴＯを成膜し、さらに工程Ｐ６でそのａ−ＩＴＯをパターニングして第１透光性電極４ａを形成した。そしてそのａ−ＩＴＯ４ａ（図７（ｍ）参照）を、図１のａ−ＩＴＯ焼成工程Ｐ８において焼成によってポリ化した。このポリ化により、第１透光性電極４ａの透明度を向上させ、且つ抵抗値を低くでき、導電パターンとして必要な性能を得ることができる。   In this embodiment, the first light-transmissive electrode 4a is formed by forming a-ITO in the process P5 of FIG. 1 and patterning the a-ITO in the process P6. And the a-ITO4a (refer FIG.7 (m)) was polymorphized by baking in the a-ITO baking process P8 of FIG. By this polishing, the transparency of the first translucent electrode 4a can be improved, the resistance value can be lowered, and the performance required as a conductive pattern can be obtained.

また、本実施形態において、図１３（ａ）の第２主面Ｓ２上の第２透光性電極４ｂと端子部５ｂは、図１の第２主面形成工程Ｑ２においてａ−ＩＴＯを用いて形成する。このことに関連して次の作用がもたらされる。本実施形態では、第２主面洗浄工程Ｐ１２又はａ−ＩＴＯスパッタ工程Ｐ１３の際に、それらの処理を受ける第２主面Ｓ２の反対面である第１主面Ｓ１上に設けた第２保護膜１３（図８（ｂ）参照）に傷がつくかもしれない。このように傷がつくと、ａ−ＩＴＯパターニング工程Ｐ１４においてエッチング液が第２保護膜１３についた傷へ進入するおそれがある。   Moreover, in this embodiment, the 2nd translucent electrode 4b and the terminal part 5b on 2nd main surface S2 of Fig.13 (a) use a-ITO in the 2nd main surface formation process Q2 of FIG. Form. In connection with this, the following effects are brought about. In the present embodiment, in the second main surface cleaning step P12 or the a-ITO sputtering step P13, the second protection provided on the first main surface S1 that is the opposite surface of the second main surface S2 that receives the processing. The film 13 (see FIG. 8B) may be damaged. If scratches are formed in this way, the etching solution may enter the scratches on the second protective film 13 in the a-ITO patterning step P14.

しかし、既述のように、ａ−ＩＴＯはｐ−ＩＴＯをエッチングする場合よりも弱酸のエッチング液、例えば蓚酸を用いることができる。ａ−ＩＴＯパターニング工程Ｐ１４において蓚酸を用いてエッチングすることにすれば、仮に第２保護膜１３に傷がついて、その傷からエッチング液が進入して、そのエッチング液が第１透光性電極４ａ又は端子部５ａに達したとしても、図１のａ−ＩＴＯ焼成工程Ｐ８でポリ化された第１透光性電極４ａと端子部５ａの第２層７が腐蝕することがなくなる。   However, as described above, a-ITO can use a weak acid etchant, for example, oxalic acid, compared to the case of etching p-ITO. If etching is performed using oxalic acid in the a-ITO patterning step P14, the second protective film 13 is scratched, and the etching solution enters from the scratch, and the etching solution passes through the first translucent electrode 4a. Or even if it reaches the terminal portion 5a, the first light-transmitting electrode 4a and the second layer 7 of the terminal portion 5a that are poly-polished in the a-ITO firing step P8 in FIG. 1 are not corroded.

また、本実施形態では、図１の工程Ｐ１３でａ−ＩＴＯを成膜し、工程Ｐ１４でそのａ−ＩＴＯをパターニングして第２透光性電極４ｂを形成した。そして、そのａ−ＩＴＯ４ｂ（図９（ｇ）参照）を、図１の基板焼成工程Ｐ１８においてポリ化した。このポリ化により、第１透光性電極４ｂの透明度を向上させ、且つ抵抗値を低くでき、導電パターンとして必要な性能を得ることができる。また、ａ−ＩＴＯはｐ−ＩＴＯに比べて低い温度で成膜することができる。そのため、図１のａ−ＩＴＯスパッタ工程Ｐ１３においてａ−ＩＴＯ膜４ｂ’を形成する際に、反対側の面に形成された第２保護膜１３が、熱で硬化することを防止できる。   In the present embodiment, the a-ITO film is formed in the process P13 of FIG. 1, and the a-ITO is patterned in the process P14 to form the second translucent electrode 4b. And the a-ITO4b (refer FIG.9 (g)) was polyized in the board | substrate baking process P18 of FIG. By this polishing, the transparency of the first translucent electrode 4b can be improved, the resistance value can be lowered, and the performance required as a conductive pattern can be obtained. Further, a-ITO can be formed at a lower temperature than p-ITO. Therefore, when the a-ITO film 4b 'is formed in the a-ITO sputtering step P13 in FIG. 1, the second protective film 13 formed on the opposite surface can be prevented from being cured by heat.

（変形例）
上記実施形態では、図１の工程Ｐ１５において図９（ｆ）の第２保護膜１３及び第２レジスト膜２１ｃを剥離した後に、図１の分割工程Ｑ３を実行している。しかしながら、分割工程Ｑ３は、第２レジスト膜除去工程としての第２保護膜・第２レジスト膜剥離工程Ｐ１５の前に行うこともできる。この場合には、図３（ａ）において斜線で示す領域Ｔのうちの周辺領域部分に加えて、境界の領域部分（すなわち、マザー基板２’をスクライブする領域）の第２保護膜１３を、図１の第２保護膜形成工程Ｐ１０において、予め、パターニングにより除去しておく。このようにスクライブする領域Ｔの第２保護膜１３を除去しておけば、マザー基板２’の第１主面Ｓ１をスクライブする際に第２保護膜１３が削られることによって塵が発生することを防止する他、直接ガラス基板をスクライブするため、ブレーク性も良好になる。また、スクライブとブレーク工程で製造装置のテーブルやマガジンに直接パターン面が触れることがなくなるため、マザー基板１’の第２主面Ｓ２の表面自体及び第２主面膜要素４ｂ，５ｂに傷がついたり、異物が付着することを防止でき、第２主面膜要素４ｂ，５ｂに不良が発生することを防止できる。また同様に、スクライブ面をマザー基板１’の第２主面Ｓ２とする場合は、第１主面Ｓ１の表面自体及び第１主面膜要素４ａ，５ａ，３，１２に傷がついたり、異物が付着することを防止でき、第１主面膜要素４ａ，５ａ，３，１２に不良が発生することを防止できる。 (Modification)
In the above embodiment, after the second protective film 13 and the second resist film 21c of FIG. 9F are removed in the process P15 of FIG. 1, the dividing process Q3 of FIG. 1 is performed. However, the dividing step Q3 can also be performed before the second protective film / second resist film peeling step P15 as the second resist film removing step. In this case, in addition to the peripheral region portion of the region T indicated by oblique lines in FIG. 3A, the second protective film 13 in the boundary region portion (that is, the region where the mother substrate 2 ′ is scribed) In the second protective film forming step P10 of FIG. 1, it is previously removed by patterning. If the second protective film 13 in the scribe region T is removed in this way, dust is generated by the second protective film 13 being scraped when scribing the first main surface S1 of the mother substrate 2 ′. Since the glass substrate is directly scribed, the breakability is also improved. Further, since the pattern surface does not directly touch the table or magazine of the manufacturing apparatus in the scribing and breaking process, the surface of the second main surface S2 of the mother substrate 1 ′ and the second main surface film elements 4b and 5b are damaged. In addition, it is possible to prevent foreign matter from adhering to the second main surface film elements 4b and 5b. Similarly, when the scribe surface is the second main surface S2 of the mother substrate 1 ', the surface of the first main surface S1 and the first main surface film elements 4a, 5a, 3 and 12 are damaged or foreign matter Can be prevented, and the first main surface film elements 4a, 5a, 3 and 12 can be prevented from being defective.

（基板の製造方法の第２実施形態）
次に、本発明に係る基板の製造方法の他の実施形態を説明する。本実施形態の製造方法の全体的な工程は、図１に示した第１実施形態に係る製造方法と同じである。図１に示した先の実施形態では、第１主面形成工程Ｑ１において、ａ−ＩＴＯをポリ化のために焼成する工程（図１のＰ８）と樹脂膜を材質調整のために焼成する工程（図２のＰ２４）とをそれぞれ個別に行った。これに対し、本実施形態では、第１主面Ｓ１上に形成されるａ−ＩＴＯと樹脂膜の焼成工程を同時に行うことにする。なお、以下の説明では、本実施形態を先の実施形態と異なる点を中心として説明するものとし、共通する工程については説明を省略する。 (Second Embodiment of Manufacturing Method of Substrate)
Next, another embodiment of the substrate manufacturing method according to the present invention will be described. The overall steps of the manufacturing method of this embodiment are the same as those of the manufacturing method according to the first embodiment shown in FIG. In the previous embodiment shown in FIG. 1, in the first main surface forming step Q1, the step of baking a-ITO for polytheization (P8 in FIG. 1) and the step of baking the resin film for material adjustment (P24 in FIG. 2) were performed individually. On the other hand, in this embodiment, the baking process of a-ITO formed on 1st main surface S1 and a resin film is performed simultaneously. In the following description, the present embodiment will be described with a focus on differences from the previous embodiment, and description of common steps will be omitted.

本実施形態において、図１のＰ１〜Ｐ７に示す工程は、先の第１実施形態と同じであるので、これらの工程の詳細な説明は省略する。図１の工程Ｐ７が終了した時点で、図７（ｍ）に示すように、マザー基板２’上に第１透光性電極４ａ、端子部５ａ及び配線３が形成されている。この時点で、端子部５ａの第２層７と第１透光性電極４ａは、焼成されていないので、ポリ化前のａ−ＩＴＯのままである。   In the present embodiment, the processes indicated by P1 to P7 in FIG. 1 are the same as those in the first embodiment, and thus detailed description of these processes is omitted. When the process P7 in FIG. 1 is completed, as shown in FIG. 7M, the first translucent electrode 4a, the terminal portion 5a, and the wiring 3 are formed on the mother substrate 2 '. At this time, since the second layer 7 and the first light-transmissive electrode 4a of the terminal portion 5a are not baked, they are still a-ITO before being poly- ized.

次に、図１の工程Ｐ８を行わずに樹脂膜形成工程Ｐ９を行う。すなわち、図７（ｍ）の端子部５ａの第２層７と第１透光性電極４ａを焼成していない状態で、図７（ｎ）に示すように、第１主面膜要素４ａ，５ａ，３上に樹脂膜１２の材料である感光性樹脂膜１２’を形成する。   Next, the resin film forming step P9 is performed without performing the step P8 of FIG. That is, in the state where the second layer 7 and the first light-transmissive electrode 4a of the terminal portion 5a of FIG. 7 (m) are not fired, as shown in FIG. , 3, a photosensitive resin film 12 ′ that is a material of the resin film 12 is formed.

図１の樹脂膜形成工程Ｐ９は先の第１実施形態と同じである。すなわち、図２の工程Ｐ２１において、図７（ｎ）に示すように、マザー基板２’上の第１透光性電極４ａ及び端子部５ａを覆う形状にネガ型の感光性樹脂膜１２’を成膜する。その後、工程Ｐ２２において、感光性樹脂膜１２’に対して所定のマスクパターンを有した露光マスクを用いて露光処理が行われ、工程Ｐ２３において現像処理が行われ、感光性樹脂膜１２’が所定のパターンにパターニングされる。これらＰ２１〜Ｐ２３の各工程における処理条件は第１実施形態と同じであるので詳しい説明は省略する。   The resin film forming process P9 in FIG. 1 is the same as that in the first embodiment. That is, in the process P21 of FIG. 2, as shown in FIG. 7 (n), the negative photosensitive resin film 12 ′ is formed in a shape covering the first translucent electrode 4a and the terminal portion 5a on the mother substrate 2 ′. Form a film. Thereafter, in step P22, the photosensitive resin film 12 ′ is subjected to exposure processing using an exposure mask having a predetermined mask pattern, and in step P23, development processing is performed, so that the photosensitive resin film 12 ′ is predetermined. The pattern is patterned. Since the processing conditions in these steps P21 to P23 are the same as those in the first embodiment, detailed description thereof will be omitted.

現像工程Ｐ２３が終了した時点で、図７（ｎ）の感光性樹脂１２’、端子部５ａの第２層７、及び第１透光性電極４ａは焼成されていない状態である。この状態で、図２のポストベーク工程Ｐ２４を実施することにより、感光性樹脂１２’を焼成して樹脂膜１２が完成し、同時に、端子部５ａの第２層７と第１透光性電極４ａが焼成され、ポリ化される。   When the development process P23 is completed, the photosensitive resin 12 ', the second layer 7 of the terminal portion 5a, and the first light-transmissive electrode 4a in FIG. 7 (n) are not baked. In this state, the post-baking step P24 of FIG. 2 is performed, thereby baking the photosensitive resin 12 ′ to complete the resin film 12, and at the same time, the second layer 7 of the terminal portion 5a and the first translucent electrode. 4a is baked and polymorphized.

このように、図１の第１レジスト膜剥離工程Ｐ７が終了した時点ではａ−ＩＴＯを焼成せずに、樹脂膜形成工程Ｐ９内のポストベーク工程Ｐ２４（図２参照）において感光性樹脂１２’とａ−ＩＴＯ膜とを同時に焼成すれば、製造工程を減らすことができるので、製造コストを低く抑えることができる。   Thus, at the time when the first resist film peeling step P7 in FIG. 1 is completed, the a-ITO is not baked, and the photosensitive resin 12 ′ in the post-baking step P24 (see FIG. 2) in the resin film forming step P9. And a-ITO film are simultaneously fired, the manufacturing process can be reduced, and the manufacturing cost can be kept low.

（基板の製造方法の第３実施形態）
次に、本発明に係る基板の製造方法のさらに他の実施形態を説明する。本実施形態の製造方法の全体的な工程は、図１に示した第１実施形態に係る製造方法と同じである。図１に示した先の実施形態では、工程Ｐ３及び工程Ｐ４において、図１３（ａ）の透光性基板２の第１主面Ｓ１上に金属膜である配線３を、Ｃｒを用いて単層に形成する場合を例示した。これに対し本実施形態では、配線３をＡｌとＭｏ（モリブデン）との積層構造としている。なお、配線を形成する工程以外の工程は先の実施形態と同じである。また、以下の説明では、本実施形態を先の実施形態と異なる点を中心として説明するものとし、共通する工程については説明を省略する。 (Third embodiment of substrate manufacturing method)
Next, still another embodiment of the substrate manufacturing method according to the present invention will be described. The overall steps of the manufacturing method of this embodiment are the same as those of the manufacturing method according to the first embodiment shown in FIG. In the previous embodiment shown in FIG. 1, in the process P3 and the process P4, the wiring 3 that is a metal film is simply formed on the first main surface S1 of the translucent substrate 2 of FIG. The case where it forms in a layer was illustrated. On the other hand, in the present embodiment, the wiring 3 has a laminated structure of Al and Mo (molybdenum). The steps other than the step of forming the wiring are the same as those in the previous embodiment. In the following description, the present embodiment will be described with a focus on differences from the previous embodiment, and description of common steps will be omitted.

図１０は、本実施形態に係る基板の製造方法の工程のうちの第１主面形成工程Ｑ１を示す工程図である。図１１及び図１２は、金属パターン形成工程としての図１０のＡｌスパッタ工程Ｐ３２からＭｏパターニング工程Ｐ３５に対応する膜構成の変遷を示す断面図である。なお、これら図１１及び図１２は、図１３（ａ）における上辺部のＺ５−Ｚ５線に従った断面を示している。本実施形態において、図１０の工程Ｐ３１は図１の工程Ｐ２と同じであり、図１０の工程Ｐ３６〜Ｐ４１は図１の工程Ｐ５〜Ｐ１０と同じであるので、これらの工程の詳細な説明は省略する。   FIG. 10 is a process diagram showing a first main surface forming process Q1 in the processes of the substrate manufacturing method according to the present embodiment. 11 and 12 are cross-sectional views showing the transition of the film configuration corresponding to the Al patterning step P32 to the Mo patterning step P35 of FIG. 10 as the metal pattern forming step. 11 and 12 show a cross section according to the Z5-Z5 line at the upper side in FIG. 13A. In this embodiment, the process P31 in FIG. 10 is the same as the process P2 in FIG. 1, and the processes P36 to P41 in FIG. 10 are the same as the processes P5 to P10 in FIG. Omitted.

図１０の工程Ｐ３１において、図１１（ａ）のマザー基板２’の第１主面Ｓ１を所定の洗浄液によって洗浄した後、図１０の工程Ｐ３２において、図１１（ａ）の材料層３４’を成膜する。この材料層３４’は図１３（ａ）の配線３３の第１層３４の材料層であり、Ａｌを材料としてスパッタリングによって成膜される。   In step P31 of FIG. 10, after cleaning the first main surface S1 of the mother substrate 2 ′ of FIG. 11A with a predetermined cleaning liquid, in step P32 of FIG. 10, the material layer 34 ′ of FIG. Form a film. This material layer 34 'is a material layer of the first layer 34 of the wiring 33 in FIG. 13A, and is formed by sputtering using Al as a material.

次に、図１０の工程Ｐ３３において、図１１（ａ）の配線の材料層３４’に対してフォトエッチング処理が行われ、材料層３４’が所定の形状にパターニングされる。このパターニング工程Ｐ３３の具体的な工程を説明すれば、まず、図１１（ｂ）において配線の材料層３４’上にポジ型の感光性樹脂であるレジスト２１ｄを一様な厚さに塗布し、プレベークを行ってレジスト２１ｄ内の溶媒を除去する。その後、図１１（ｃ）において、レジスト２１ｄに対して露光マスク２２Ｄを用いて露光処理が実施される。このマスク２２Ｄを用いて露光することにより、図１１（ｃ）の露光された部分Ｂ４が可溶化する。   Next, in step P33 of FIG. 10, a photoetching process is performed on the material layer 34 'of the wiring shown in FIG. 11A, and the material layer 34' is patterned into a predetermined shape. A specific process of the patterning process P33 will be described. First, in FIG. 11B, a resist 21d, which is a positive photosensitive resin, is applied on the wiring material layer 34 'to a uniform thickness. Pre-baking is performed to remove the solvent in the resist 21d. Thereafter, in FIG. 11C, an exposure process is performed on the resist 21d using the exposure mask 22D. By exposing using the mask 22D, the exposed portion B4 in FIG. 11C is solubilized.

次に、マザー基板２’を現像液に所定時間浸漬して、可溶化した部分Ｂ４のレジスト２１ｄを除去する（図１１（ｄ））。その後ポストベークを行い、さらに材料層３４’に対してレジスト２１ｄをマスクとしてエッチング処理を行うことにより、図１１（ｅ）に示すように材料層３４’を所定の形状にパターニングする。そしてさらに、マスクとして使用したレジスト２１ｄを剥離することにより、図１１（ｆ）に示す第１層３４が形成される。この第１層３４は鎖線で示す配線３３の第１層になる層である。   Next, the mother substrate 2 'is immersed in a developing solution for a predetermined time, and the solubilized portion B4 resist 21d is removed (FIG. 11D). Thereafter, post-baking is performed, and the material layer 34 ′ is etched using the resist 21 d as a mask to pattern the material layer 34 ′ into a predetermined shape as shown in FIG. Further, the first layer 34 shown in FIG. 11F is formed by removing the resist 21d used as the mask. The first layer 34 is a layer that becomes the first layer of the wiring 33 indicated by a chain line.

次に、図１０の工程Ｐ３４において、図１２（ｇ）に示すように、第１層３４上に材料層３５’を成膜する。この材料層３５’は、Ｍｏを材料としてスパッタリングによって所定の厚さに成膜される。次に、図１０の工程Ｐ３５において、図１２（ｇ）の材料層３５’に対してフォトエッチング処理が行われ、材料層３５’が所定の形状にパターニングされる。具体的には、図１２（ｈ）において配線の材料層３５’上にポジ型の感光性樹脂であるレジスト２１ｅを一様な厚さに塗布し、プレベークを行ってレジスト２１ｅ内の溶媒を除去する。その後、図１２（ｉ）において、レジスト２１ｅに対して露光マスク２２Ｅを用いて露光処理を実施する。これにより、図１２（ｉ）の露光された部分Ｂ５が可溶化する。   Next, in step P34 of FIG. 10, a material layer 35 'is formed on the first layer 34 as shown in FIG. The material layer 35 'is formed to a predetermined thickness by sputtering using Mo as a material. Next, in process P35 of FIG. 10, a photoetching process is performed on the material layer 35 'of FIG. 12G, and the material layer 35' is patterned into a predetermined shape. Specifically, in FIG. 12H, a resist 21e, which is a positive photosensitive resin, is applied to the wiring material layer 35 'to a uniform thickness, and pre-baking is performed to remove the solvent in the resist 21e. To do. Thereafter, in FIG. 12I, an exposure process is performed on the resist 21e using an exposure mask 22E. As a result, the exposed portion B5 in FIG. 12 (i) is solubilized.

次に、図１２（ｉ）の基板２’を現像液に所定時間浸漬して、可溶化した部分Ｂ５のレジスト２１ｅを除去する（図１２（ｊ））。その後ポストベークを行い、材料層３５’に対してレジスト２１ｅをマスクとしてエッチング処理を行うことにより、図１２（ｋ）に示すように材料層３５’を所定の形状にパターニングする。そしてさらに、マスクとして使用したレジスト２１ｅを剥離することにより、図１２（ｌ）に示す配線３３の第２層３５が形成される。以上により、Ａｌから成る第１層３４とＭｏから成る第２層３５とを積層して成る配線３３が形成される。   Next, the substrate 2 'of FIG. 12 (i) is immersed in a developing solution for a predetermined time to remove the solubilized resist 21e of the portion B5 (FIG. 12 (j)). Thereafter, post-baking is performed, and the material layer 35 ′ is etched using the resist 21 e as a mask, thereby patterning the material layer 35 ′ into a predetermined shape as shown in FIG. Furthermore, the second layer 35 of the wiring 33 shown in FIG. 12L is formed by removing the resist 21e used as the mask. Thus, the wiring 33 is formed by laminating the first layer 34 made of Al and the second layer 35 made of Mo.

この後、先の第１実施形態と同様に図１に示す第１保護膜除去工程Ｐ１１、第２主面形成工程Ｑ２及び分割工程Ｑ３が実行され、工程Ｐ１８において焼成して図１３（ａ）の基板１が完成する。本実施形態では、図１２（ｌ）に示すように、金属パターンである配線３３を積層構造とし、その配線３３の第１層３４をＡｌを用いて形成し、第２層３５をＭｏを用いて形成した。これにより、低抵抗の配線を容易に形成できる。   Thereafter, the first protective film removing step P11, the second main surface forming step Q2, and the dividing step Q3 shown in FIG. 1 are performed as in the first embodiment, and the baking is performed in the step P18, and the process shown in FIG. The substrate 1 is completed. In the present embodiment, as shown in FIG. 12L, the wiring 33 which is a metal pattern has a laminated structure, the first layer 34 of the wiring 33 is formed using Al, and the second layer 35 is formed using Mo. Formed. Thereby, a low resistance wiring can be easily formed.

（基板の製造方法の第４実施形態）
次に、本発明に係る基板の製造方法のさらに他の実施形態を説明する。本実施形態の製造方法の全体的な工程は、図１に示した第１実施形態に係る製造方法と同じである。図１に示した先の実施形態では、第１保護膜（図４（ａ）の符号１１）をｐ−ＩＴＯを用いて形成する場合を例示した。これに対し、本実施形態では、第１保護膜を金属を用いて形成することにする。なお、以下の説明では、本実施形態を先の実施形態と異なる点を中心として説明するものとし、共通する工程については説明を省略する。 (4th Embodiment of the manufacturing method of a board | substrate)
Next, still another embodiment of the substrate manufacturing method according to the present invention will be described. The overall steps of the manufacturing method of this embodiment are the same as those of the manufacturing method according to the first embodiment shown in FIG. In the previous embodiment shown in FIG. 1, the case where the first protective film (reference numeral 11 in FIG. 4A) is formed using p-ITO was exemplified. In contrast, in the present embodiment, the first protective film is formed using a metal. In the following description, the present embodiment will be described with a focus on differences from the previous embodiment, and description of common steps will be omitted.

本実施形態において、図１のＰ２〜Ｐ１０に示す工程及びＰ１２〜１８に示す工程は、先の第１実施形態と同じであるので、これらの工程の詳細な説明は省略する。まず、図１の第１保護膜形成工程Ｐ１において、図４（ａ）のマザー基板２’の第２主面Ｓ２の表面を覆う形状に第１保護膜４１を金属を用いて、例えばスパッタリングによって成膜する。ここで、第１保護膜４１の材料である金属としては、図１の第１主面形成工程Ｑ１において形成する金属パターン、具体的には工程Ｐ３及び工程Ｐ４で形成される配線３（図５（ｇ）参照）の金属材料と異なる金属を用いる。本実施形態では、先の第１実施形態と同じく配線３をＣｒを用いて形成するので、第１保護膜４１はＣｒ以外の金属材料であるＡｇ（銀）を用いて形成することにする。   In the present embodiment, the processes shown in P2 to P10 and the processes shown in P12 to 18 in FIG. 1 are the same as those in the first embodiment, and thus detailed description of these processes is omitted. First, in the first protective film forming step P1 of FIG. 1, the first protective film 41 is formed in a shape covering the surface of the second main surface S2 of the mother substrate 2 ′ of FIG. Form a film. Here, the metal that is the material of the first protective film 41 is a metal pattern formed in the first main surface forming step Q1 in FIG. 1, specifically, the wiring 3 formed in the steps P3 and P4 (FIG. 5). A metal different from the metal material of (g) is used. In this embodiment, since the wiring 3 is formed using Cr as in the first embodiment, the first protective film 41 is formed using Ag (silver) which is a metal material other than Cr.

この後、先の第１実施形態と同様に、図１に示す第１主面形成工程Ｑ１が実行され、図７（ｏ）に示すように、マザー基板２’の第１主面Ｓ１上に所望の導電パターン等が形成される。   Thereafter, as in the first embodiment, the first main surface forming step Q1 shown in FIG. 1 is performed, and as shown in FIG. 7 (o), the first main surface S1 of the mother substrate 2 ′ is formed. A desired conductive pattern or the like is formed.

次に、図１の第１保護膜除去工程Ｐ１１において、図７（ｏ）の第１保護膜４１をエッチング処理によって除去する。このとき、マザー基板２’の第２主面Ｓ２の全面が露出するように、第１保護膜４１を全て除去する。なお、第１保護膜４１をエッチング処理する際のエッチング液としては、例えば「燐硝酢酸水溶液」を用いることができる。この燐硝酢酸水溶液の組成は、例えば燐酸（Ｈ３ＰＯ４）が８０％、硝酸（ＨＮＯ３）が１％、酢酸（ＣＨ３ＣＯＯＨ）が３％、水（Ｈ２Ｏ）が１６％である。エッチング処理の条件は、例えば、エッチング液の温度を４０℃、浸漬時間を３０秒〜６０秒とすることができる。 Next, in the first protective film removing step P11 of FIG. 1, the first protective film 41 of FIG. 7 (o) is removed by an etching process. At this time, all of the first protective film 41 is removed so that the entire surface of the second main surface S2 of the mother substrate 2 ′ is exposed. As an etchant for etching the first protective film 41, for example, “phosphoric acid acetic acid aqueous solution” can be used. The composition of this aqueous phosphorous acetate solution is, for example, 80% phosphoric acid (H 3 PO 4 ), 1% nitric acid (HNO 3 ), 3 % acetic acid (CH 3 COOH), and 16% water (H 2 O). is there. The conditions for the etching treatment may be, for example, an etching solution temperature of 40 ° C. and an immersion time of 30 seconds to 60 seconds.

この後、先の第１実施形態と同様に、図１に示す第２主面形成工程Ｑ２、分割工程Ｑ３及び焼成工程Ｐ１８が実行されて図１３（ａ）の基板１が完成する。   Thereafter, similarly to the first embodiment, the second main surface forming step Q2, the dividing step Q3, and the baking step P18 shown in FIG. 1 are executed to complete the substrate 1 of FIG.

本実施形態では、第１保護膜４１をＡｇを用いて形成することにした。その結果、図１の第１保護膜形成工程Ｐ１は、配線３の材料層３’を形成するＣｒスパッタ工程Ｐ３と同じ装置を用いて容易に実行できる。また、第１保護膜除去工程Ｐ１１は、Ｃｒパターニング工程Ｐ４と同様にエッチング処理によって容易に実行できる。また、第１保護膜４１を、第１主面Ｓ１に形成される配線３と異なる金属材料であるＡｇを用いて形成するので、Ｃｒパターニング工程Ｐ４において第１保護膜４１が、Ｃｒをエッチングするためのエッチング液によって損傷することを防止することができる。その結果、第１主面形成工程Ｑ１を実行している間、第１保護膜４１がマザー基板２’の第２主面Ｓ２を確実に保護することができる。   In the present embodiment, the first protective film 41 is formed using Ag. As a result, the first protective film forming step P1 of FIG. 1 can be easily performed using the same apparatus as the Cr sputtering step P3 for forming the material layer 3 ′ of the wiring 3. Further, the first protective film removal step P11 can be easily performed by an etching process in the same manner as the Cr patterning step P4. Further, since the first protective film 41 is formed using Ag which is a metal material different from the wiring 3 formed on the first main surface S1, the first protective film 41 etches Cr in the Cr patterning step P4. Therefore, it can be prevented from being damaged by the etching solution. As a result, the first protective film 41 can reliably protect the second main surface S2 of the mother substrate 2 'while the first main surface forming step Q1 is being performed.

（変形例）
上記第４の実施形態では、第１主面Ｓ１の配線３をＣｒを用いて形成し、第１保護膜４１をＡｇを用いて形成する場合を例示している。しかしながら、第１保護膜４１に用いる金属材料は、配線３を形成する金属材料に応じて適宜に選択できる。具体的には、図１の工程Ｐ４において配線３の材料層３’をパターニングする際に用いるエッチング液に対して耐性を有する金属材料を第１保護膜４１の材料として選択できる。 (Modification)
In the said 4th Embodiment, the wiring 3 of 1st main surface S1 is formed using Cr, and the case where the 1st protective film 41 is formed using Ag is illustrated. However, the metal material used for the first protective film 41 can be appropriately selected according to the metal material forming the wiring 3. Specifically, a metal material having resistance to an etching solution used when patterning the material layer 3 ′ of the wiring 3 in the process P 4 of FIG. 1 can be selected as the material of the first protective film 41.

より具体的には、配線３及び第１保護膜４１に用いることができる金属として、例えば
（１）Ｃｒ単体又はＣｒを主成分とする合金（以下、Ｃｒ系金属という）、
（２）Ａｇ単体又はＡｇを主成分とする合金（以下、Ａｇ系金属という）、
（３）Ｃｕ（銅）単体又はＣｕを主成分とする合金（以下、Ｃｕ系金属という）、
（４）Ａｌ（アルミニウム）単体又はＡｌを主成分とする合金（以下、Ａｌ系金属という）、
（５）Ｍｏ（モリブデン）単体又はＭｏを主成分とする合金（以下、Ｍｏ系金属という）、
（６）Ｗ（タングステン）単体又はＷを主成分とする合金（以下、Ｗ系金属という）、
等から選ばれる組合せが考えられる。 More specifically, as a metal that can be used for the wiring 3 and the first protective film 41, for example, (1) Cr alone or an alloy containing Cr as a main component (hereinafter referred to as Cr-based metal),
(2) Ag alone or an alloy containing Ag as a main component (hereinafter referred to as Ag-based metal),
(3) Cu (copper) alone or an alloy containing Cu as a main component (hereinafter referred to as Cu-based metal),
(4) Al (aluminum) alone or an alloy containing Al as a main component (hereinafter referred to as Al-based metal),
(5) Mo (molybdenum) alone or an alloy mainly containing Mo (hereinafter referred to as Mo-based metal),
(6) W (tungsten) alone or an alloy mainly containing W (hereinafter referred to as W-based metal),
A combination selected from the above is conceivable.

例えば、配線３をＣｒ系金属を用いて形成する場合には、第１保護膜４１は、Ａｇ系金属、Ｃｕ系金属、Ａｌ系金属、Ｍｏ系金属又はＷ系金属を用いて形成できる。Ｃｒ系金属をエッチング処理する場合は、エッチング液として「過塩素酸硝酸第２セリウムアンモニウム水溶液」が用いられる。Ａｇ系金属、Ｃｕ系金属、Ａｌ系金属、Ｍｏ系金属及びＷ系金属は過塩素酸硝酸第２セリウムアンモニウム水溶液に対して耐性があるので、第１保護膜４１として好適に用いることができる。   For example, when the wiring 3 is formed using a Cr-based metal, the first protective film 41 can be formed using an Ag-based metal, a Cu-based metal, an Al-based metal, a Mo-based metal, or a W-based metal. In the case of etching a Cr-based metal, “aqueous ceric ammonium nitrate aqueous solution” is used as an etchant. Ag-based metals, Cu-based metals, Al-based metals, Mo-based metals, and W-based metals are suitable for the first protective film 41 because they are resistant to the aqueous solution of ceric ammonium nitrate perchlorate.

また、配線３をＡｇ系金属、Ｃｕ系金属、Ａｌ系金属又はＭｏ系金属を用いて形成する場合には、第１保護膜４１は、Ｃｒ系金属又はＷ系金属を用いて形成することができる。Ａｇ系金属、Ｃｕ系金属、Ａｌ系金属及びＭｏ系金属をエッチング処理する場合は、エッチング液として「燐硝酢酸水溶液」が用いられる。Ｃｒ系金属及びＷ系金属は燐硝酢酸水溶液に対して耐性があるので、第１保護膜４１として好適に用いることができる。   When the wiring 3 is formed using Ag-based metal, Cu-based metal, Al-based metal, or Mo-based metal, the first protective film 41 may be formed using Cr-based metal or W-based metal. it can. When etching an Ag-based metal, a Cu-based metal, an Al-based metal, and a Mo-based metal, an “phosphorous nitrate acetic acid aqueous solution” is used as an etching solution. Cr-based metals and W-based metals are suitable for the first protective film 41 because they are resistant to an aqueous phosphonitrate solution.

さらに、配線３をＷ系金属を用いて形成する場合には、第１保護膜４１は、Ｃｒ系金属を用いて形成することができる。Ｗ系金属をエッチング処理する場合は、エッチング液として「燐硝酸水溶液」が用いられる。この燐硝酸水溶液の組成は、例えば燐酸が３０％、硝酸が１０％、水が６０％である。Ｃｒ系金属は燐硝酸水溶液に対して耐性があるので、第１保護膜４１として好適に用いることができる。   Furthermore, when the wiring 3 is formed using a W-based metal, the first protective film 41 can be formed using a Cr-based metal. When etching a W-based metal, an “aqueous phosphoric acid solution” is used as an etchant. The composition of this phosphoric nitric acid aqueous solution is, for example, 30% phosphoric acid, 10% nitric acid, and 60% water. Since the Cr-based metal is resistant to an aqueous phosphoric acid solution, it can be suitably used as the first protective film 41.

（その他の実施形態）
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。
例えば、図１に示した第１実施形態では、図１３（ａ）の配線３をＣｒを用いて単層の膜として形成した。しかしながら、配線３は、Ｃｒ以外の材料、例えばＡｌを主成分とする合金、Ａｇを主成分とする合金又はＣｕを主成分とする合金を用いて、単層の膜として形成することもできる。例えば、Ｃｕを主成分とする合金の添加材としてはＭｏを用いることができ、Ａｇを主成分とする合金の添加材としては、Ｐｄ、Ｃｕ、Ｇｅ等を用いることができる。Ａｌを主成分とする合金、Ａｇを主成分とする合金、銅を主成分とする合金では、いずれも、２０００Åの膜厚に形成することで配線のシート抵抗値を０．３Ω／□程度にできる。 (Other embodiments)
The present invention has been described with reference to the preferred embodiments. However, the present invention is not limited to the embodiments, and various modifications can be made within the scope of the invention described in the claims.
For example, in the first embodiment shown in FIG. 1, the wiring 3 in FIG. 13A is formed as a single layer film using Cr. However, the wiring 3 can also be formed as a single-layer film using a material other than Cr, for example, an alloy containing Al as a main component, an alloy containing Ag as a main component, or an alloy containing Cu as a main component. For example, Mo can be used as an additive for an alloy containing Cu as a main component, and Pd, Cu, Ge, or the like can be used as an additive for an alloy containing Ag as a main component. In an alloy containing Al as a main component, an alloy containing Ag as a main component, and an alloy containing copper as a main component, the sheet resistance value of the wiring can be reduced to about 0.3Ω / □ by forming it to a film thickness of 2000 mm. it can.

また、図１０に示した第３実施形態において、図１２（ｌ）の配線３３は、ＡｌとＭｏとを積層して形成した。しかしながら、配線３３は、ＡｌとＭｏ以外の材料、例えば、ＡｌとＣｒを積層することもできる。また、配線３３は、金属材料を２層より多く積層して形成することもできる。図１２（ｌ）の積層配線構造は、金属成膜とフォトエッチング処理をそれぞれ２回行うことによって形成されているが、連続成膜を１回行って、１回のフォトエッチング処理でパターン形成することもできる。例えば、ＡｌとＭｏを夫々２０００Åと２００Åで連続して成膜し、燐硝酢酸のエッチング液で同時にエッチングすれば、１回分フォトエッチング工程を削除でき、配線幅も小さくすることが可能である。   In the third embodiment shown in FIG. 10, the wiring 33 in FIG. 12 (l) is formed by laminating Al and Mo. However, the wiring 33 can be made of a material other than Al and Mo, for example, Al and Cr. The wiring 33 can be formed by stacking more than two metal materials. The laminated wiring structure of FIG. 12 (l) is formed by performing metal film formation and photoetching processing twice, but by performing continuous film formation once and pattern formation by one photoetching processing. You can also For example, if Al and Mo are continuously formed at a thickness of 2000 mm and 200 mm and etched simultaneously with an etching solution of phosphorous acetic acid, one photoetching step can be eliminated and the wiring width can be reduced.

また、図７（ｏ）において、第２保護膜１３はポジ型の感光性樹脂をスピンコート等によって塗布することによって成膜した。しかしながら、第２保護膜１３は、感光性樹脂のシートを貼り付ける、いわゆるラミネートによって設けることもできる。   In FIG. 7O, the second protective film 13 was formed by applying a positive photosensitive resin by spin coating or the like. However, the second protective film 13 can also be provided by so-called lamination in which a sheet of photosensitive resin is attached.

本発明に係る基板の製造方法の一実施形態を示す工程図である。It is process drawing which shows one Embodiment of the manufacturing method of the board | substrate which concerns on this invention. 図１の樹脂膜形成工程を詳しく示す工程図である。It is process drawing which shows the resin film formation process of FIG. 1 in detail. 図１の製造方法によって製造される大面積のパネル構造体の一部を示す図であり、（ａ）はその平面図、（ｂ）はその断面図である。It is a figure which shows a part of large-sized panel structure manufactured with the manufacturing method of FIG. 1, (a) is the top view, (b) is the sectional drawing. 図１の工程図に対応して基板の第１主面上の膜構成の変遷を示す図である。It is a figure which shows the transition of the film | membrane structure on the 1st main surface of a board | substrate corresponding to the process drawing of FIG. 図４に続いて基板の第１主面上の膜構成の変遷を示す図である。FIG. 5 is a diagram showing the transition of the film configuration on the first main surface of the substrate following FIG. 4. 図５に続いて基板の第１主面上の膜構成の変遷を示す図である。FIG. 6 is a diagram illustrating a transition of the film configuration on the first main surface of the substrate following FIG. 5. 図６に続いて基板の第１主面上の膜構成の変遷を示す図である。FIG. 7 is a diagram illustrating the transition of the film configuration on the first main surface of the substrate following FIG. 6. 図１の工程図に対応して基板の第２主面上の膜構成の変遷を示す図である。It is a figure which shows the transition of the film | membrane structure on the 2nd main surface of a board | substrate corresponding to the process drawing of FIG. 図８に続いて基板の第２主面上の膜構成の変遷を示す図である。FIG. 9 is a diagram illustrating the transition of the film configuration on the second main surface of the substrate following FIG. 8. 本発明に係る基板の製造方法の他の実施形態を示す工程図である。It is process drawing which shows other embodiment of the manufacturing method of the board | substrate which concerns on this invention. 図１０の工程図に対応して基板の第１主面上の膜構成の変遷を示す断面図である。It is sectional drawing which shows the transition of the film | membrane structure on the 1st main surface of a board | substrate corresponding to the process drawing of FIG. 図１１に続いて基板の第１主面上の膜構成の変遷を示す断面図である。FIG. 12 is a cross-sectional view illustrating the transition of the film configuration on the first main surface of the substrate following FIG. 11. 本発明に係る基板の製造方法を用いて製造される基板の一例を示す図であり、（ａ）はその平面図、（ｂ）はその側面図である。It is a figure which shows an example of the board | substrate manufactured using the manufacturing method of the board | substrate which concerns on this invention, (a) is the top view, (b) is the side view. 図１３（ｂ）に示す基板の構成要素である透光性基板の断面構造を示す図である。It is a figure which shows the cross-section of the translucent board | substrate which is a component of the board | substrate shown in FIG.13 (b).

符号の説明Explanation of symbols

１．基板、 １’．パネル構造体、 ２．透光性基板、 ２’マザー透光性基板、
３，３３．配線（金属パターン）、 ４ａ．第１透光性電極（第１導電パターン）、
４ｂ．第２透光性電極（第２導電パターン）、 ５ａ．第１端子部、
５ｂ．第２端子部（第２導電パターン）、 ６．端子部第１層、
７．端子部第２層（第１導電パターン）、 １１，４１．第１保護膜、 １２．樹脂膜、 １３．第２保護膜、 １５．ガラス基材、 １６．強化層、 １７．ＳｉＯ２層、
２１ａ，２１ｄ，２１ｅ．レジスト、 ２１ｂ．レジスト（第１レジスト膜）、
２１ｃ．レジスト（第２レジスト膜）、
２２Ａ，２２Ｂ，２２Ｃ，２２Ｄ，２２Ｅ．露光マスク、 ２３．ガラス基板、
２４Ａ，２４Ｂ，２４Ｃ．遮光パターン、 ３４．配線の第１層、
３４’．第１層の材料層、 ３５．配線の第２層、 ３５’．第２層の材料層、
Ｓ１．第１主面、 Ｓ２．第２主面 1. Substrate, 1 '. 1. Panel structure Translucent substrate, 2 'mother translucent substrate,
3,33. Wiring (metal pattern), 4a. A first translucent electrode (first conductive pattern),
4b. 2nd translucent electrode (2nd conductive pattern), 5a. First terminal portion,
5b. 5. second terminal portion (second conductive pattern); Terminal part first layer,
7). Terminal part second layer (first conductive pattern) 11, 41. First protective film, 12. Resin film, 13. 15. second protective film; Glass substrate, 16. Reinforcement layer, 17. SiO 2 layer,
21a, 21d, 21e. Resist, 21b. Resist (first resist film),
21c. Resist (second resist film),
22A, 22B, 22C, 22D, 22E. Exposure mask, 23. Glass substrate,
24A, 24B, 24C. Light-shielding pattern, 34. The first layer of wiring,
34 '. 35. first material layer; Second layer of wiring, 35 '. A second material layer,
S1. 1st main surface, S2. Second main surface

Claims (13)

基板の第１主面及び第２主面に導電パターンを有する基板の製造方法であって、
前記第２主面を覆う第１保護膜を形成する第１保護膜形成工程と、
前記第１保護膜形成工程の後に前記第１主面に第１導電膜を形成する第１導電膜形成工程と、
前記第１導電膜上に第１レジスト膜を形成し該第１レジスト膜を用いて前記第１導電膜をパターニングして第１導電パターンを形成する第１パターニング工程と、
前記第１レジスト膜を除去する第１レジスト膜除去工程と、
前記第１主面上であって前記第１導電パターンを覆う形状に第２保護膜を形成する第２保護膜形成工程と、
前記第２保護膜形成工程の後に前記第２主面上の前記第１保護膜を除去する第１保護膜除去工程と、
前記第１保護膜除去工程の後に前記第２主面に第２導電膜を形成する第２導電膜形成工程と、
前記第２導電膜上に第２レジスト膜を形成し該第２レジスト膜を用いて前記第２導電膜をパターニングして第２導電パターンを形成する第２パターニング工程と、
前記第２パターニング工程の後に前記第２レジスト膜を除去する第２レジスト膜除去工程と
を有することを特徴とする基板の製造方法。 A method of manufacturing a substrate having a conductive pattern on a first main surface and a second main surface of the substrate,
A first protective film forming step of forming a first protective film covering the second main surface;
A first conductive film forming step of forming a first conductive film on the first main surface after the first protective film forming step;
Forming a first resist film on the first conductive film and patterning the first conductive film using the first resist film to form a first conductive pattern;
A first resist film removing step of removing the first resist film;
A second protective film forming step for forming a second protective film on the first main surface and covering the first conductive pattern;
A first protective film removing step of removing the first protective film on the second main surface after the second protective film forming step;
A second conductive film forming step of forming a second conductive film on the second main surface after the first protective film removing step;
Forming a second resist film on the second conductive film and patterning the second conductive film using the second resist film to form a second conductive pattern;
And a second resist film removing step of removing the second resist film after the second patterning step. 請求項１記載の基板の製造方法において、前記第２レジスト膜除去工程では、前記第２レジスト膜と同時に前記第２保護膜を除去することを特徴とする基板の製造方法。   2. The method for manufacturing a substrate according to claim 1, wherein in the second resist film removing step, the second protective film is removed simultaneously with the second resist film. 請求項１又は請求項２記載の基板の製造方法において、前記第２パターニング工程の後であって前記第２レジスト膜除去工程の前に、前記基板を分割する分割工程をさらに有し、該分割工程は、前記基板をスクライブする工程とスクライブした部分で前記基板を分割する工程とを有し、前記第２保護膜形成工程では、前記分割工程において前記基板をスクライブする部分に形成した前記第２保護膜を除去することを特徴とする基板の製造方法。   3. The method for manufacturing a substrate according to claim 1, further comprising a dividing step of dividing the substrate after the second patterning step and before the second resist film removing step. The step includes a step of scribing the substrate and a step of dividing the substrate at the scribed portion. In the second protective film forming step, the second formed on the portion where the substrate is scribed in the dividing step. A method for producing a substrate, comprising removing the protective film. 請求項１又は請求項２記載の基板の製造方法において、前記第２レジスト膜除去工程の後に前記基板を分割する分割工程をさらに有することを特徴とする基板の製造方法。   3. The method for manufacturing a substrate according to claim 1, further comprising a dividing step of dividing the substrate after the second resist film removing step. 請求項１から請求項４のいずれか１つに記載の基板の製造方法において、前記第１導電パターンに導電接続される金属パターンを形成する金属パターン形成工程を前記第１導電膜形成工程の前に有することを特徴とする基板の製造方法。   5. The method of manufacturing a substrate according to claim 1, wherein a metal pattern forming step of forming a metal pattern conductively connected to the first conductive pattern is performed before the first conductive film forming step. A method for manufacturing a substrate, comprising: 請求項１から請求項５のいずれか１つに記載の基板の製造方法において、前記第１保護膜形成工程では前記第２主面を覆う形状にポリＩＴＯを用いて第１保護膜を形成し、前記第１保護膜除去工程では前記ポリＩＴＯから成る第１保護膜を除去することを特徴とする基板の製造方法。   In the manufacturing method of the board | substrate as described in any one of Claims 1-5, a 1st protective film is formed in the said 1st protective film formation process using poly ITO in the shape which covers the said 2nd main surface. The method for manufacturing a substrate, wherein the first protective film made of poly-ITO is removed in the first protective film removing step. 請求項１から請求項６のいずれか１つに記載の基板の製造方法において、前記第１保護膜形成工程では前記第２主面を覆う形状に金属を用いて第１保護膜を形成し、前記第１保護膜除去工程では前記金属から成る第１保護膜を除去することを特徴とする基板の製造方法。   In the manufacturing method of the substrate according to any one of claims 1 to 6, in the first protective film forming step, a first protective film is formed using metal in a shape covering the second main surface, The method for manufacturing a substrate, wherein the first protective film made of the metal is removed in the first protective film removing step. 請求項７記載の基板の製造方法において、前記第１保護膜形成工程では、前記金属パターン形成工程において形成する前記金属パターンとは異なる金属材料を用いて前記第１保護膜を形成することを特徴とする基板の製造方法。   8. The method for manufacturing a substrate according to claim 7, wherein in the first protective film forming step, the first protective film is formed using a metal material different from the metal pattern formed in the metal pattern forming step. A method for manufacturing a substrate. 請求項１から請求項８のいずれか１つに記載の基板の製造方法において、前記基板は透光性を有し、前記第１導電膜形成工程及び前記第２導電膜形成工程では透光性を有する導電材料を用いて前記第１導電膜及び前記第２導電膜を形成することを特徴とする基板の製造方法。   9. The method for manufacturing a substrate according to claim 1, wherein the substrate has a light-transmitting property, and the light-transmitting property is provided in the first conductive film forming step and the second conductive film forming step. A method for manufacturing a substrate, wherein the first conductive film and the second conductive film are formed using a conductive material having the following characteristics. 請求項１から請求項９のいずれか１つに記載の基板の製造方法において、前記第１レジスト膜除去工程の後に前記第１導電パターンを焼成する工程をさらに有し、前記第１導電膜形成工程では前記第１導電膜をアモルファスＩＴＯを用いて形成し、前記第１導電膜をパターニングして形成した第１導電パターンを前記第１導電パターンを焼成する工程においてポリ化することを特徴とする基板の製造方法。   10. The method of manufacturing a substrate according to claim 1, further comprising a step of baking the first conductive pattern after the first resist film removing step, and forming the first conductive film. The step is characterized in that the first conductive film is formed using amorphous ITO, and the first conductive pattern formed by patterning the first conductive film is polycrystallized in the step of baking the first conductive pattern. A method for manufacturing a substrate. 請求項１から請求項１０のいずれか１つに記載の基板の製造方法において、前記第２レジスト膜除去工程の後に前記基板を焼成する工程をさらに有し、前記第２導電膜形成工程では前記第２導電膜をアモルファスＩＴＯを用いて形成し、前記第２導電膜をパターニングして形成した第２導電パターンを前記基板を焼成する工程においてポリ化することを特徴とする基板の製造方法。   11. The method for manufacturing a substrate according to claim 1, further comprising a step of baking the substrate after the second resist film removing step, wherein the second conductive film forming step includes: A method of manufacturing a substrate, comprising: forming a second conductive film using amorphous ITO, and patterning the second conductive pattern formed by patterning the second conductive film in a step of baking the substrate. 請求項１から請求項１１のいずれか１つに記載の基板の製造方法において、前記第２保護膜形成工程の前であって前記第１導電パターンを焼成する工程の後には、前記第１導電パターン及び前記金属パターンを覆う樹脂膜を形成する樹脂膜形成工程を有することを特徴とする基板の製造方法。   12. The method for manufacturing a substrate according to claim 1, wherein the first conductive layer is formed before the second protective film forming step and after the step of baking the first conductive pattern. A method of manufacturing a substrate comprising a resin film forming step of forming a pattern and a resin film covering the metal pattern. 請求項１２記載の基板の製造方法において、前記樹脂膜形成工程は、前記第１導電パターン及び前記金属パターンを覆う形状に前記樹脂膜を形成する工程と、前記樹脂膜をパターニングする工程と、前記樹脂膜を焼成する工程とを有し、前記第１導電パターンを焼成する工程は前記樹脂膜を焼成する工程と同時に行われることを特徴とする基板の製造方法。   13. The method of manufacturing a substrate according to claim 12, wherein the resin film forming step includes a step of forming the resin film in a shape covering the first conductive pattern and the metal pattern, a step of patterning the resin film, And a step of baking the resin film, wherein the step of baking the first conductive pattern is performed simultaneously with the step of baking the resin film.
JP2007002034A 2007-01-10 2007-01-10 Method of manufacturing substrate Withdrawn JP2008170573A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007002034A JP2008170573A (en) 2007-01-10 2007-01-10 Method of manufacturing substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007002034A JP2008170573A (en) 2007-01-10 2007-01-10 Method of manufacturing substrate

Publications (1)

Publication Number Publication Date
JP2008170573A true JP2008170573A (en) 2008-07-24

Family

ID=39698739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007002034A Withdrawn JP2008170573A (en) 2007-01-10 2007-01-10 Method of manufacturing substrate

Country Status (1)

Country Link
JP (1) JP2008170573A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011164508A (en) * 2010-02-15 2011-08-25 Sony Corp Method for manufacturing electric solid-state device, and electric solid-state device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011164508A (en) * 2010-02-15 2011-08-25 Sony Corp Method for manufacturing electric solid-state device, and electric solid-state device

Similar Documents

Publication Publication Date Title
US20160370900A1 (en) Touch panel and repairing method thereof
JP5486969B2 (en) Manufacturing method of touch panel
JP5008916B2 (en) Array substrate, method for manufacturing the same, and display device
JP2008083497A (en) Manufacturing method of electrode substrate
EP2369456B1 (en) Touch panel
JP5115476B2 (en) Glass substrate with transparent electrode and manufacturing method thereof
JP2011164508A (en) Method for manufacturing electric solid-state device, and electric solid-state device
JP5331321B2 (en) Manufacturing method of display device
KR101765198B1 (en) Method for manufacturing window glass using UV pattern
JP5454969B2 (en) Manufacturing method of cover glass for electronic device and manufacturing method of touch sensor module
JP2008083495A (en) Manufacturing method for substrate
KR20110021771A (en) Substrate with oxide layer and manufacturing method thereof
JP2008241921A (en) Photomask and method for manufacturing photomask
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
JP2008170573A (en) Method of manufacturing substrate
JP2015197784A (en) Cover glass integrated type touch panel sensor substrate and display device
JP2008170840A (en) Method for manufacturing substrate
KR100685920B1 (en) Fabricating method of thin film transistor - liquid crystal display
JP2008083496A (en) Method for manufacturing electrode substrate
JP2007220965A (en) Substrate with laminated structure and method of manufacturing same
KR20150078332A (en) Touch screen panel and method of fabricating the same
PH12012000074A1 (en) Method of manufacturing cover glass for portable device
CN110865494B (en) Liquid crystal display and preparation method thereof
JP2016042130A (en) Array substrate, and display device using the same
KR102206295B1 (en) Touch panal with cover glass

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100406