JP2008083497A - Manufacturing method of electrode substrate - Google Patents
Manufacturing method of electrode substrate Download PDFInfo
- Publication number
- JP2008083497A JP2008083497A JP2006264508A JP2006264508A JP2008083497A JP 2008083497 A JP2008083497 A JP 2008083497A JP 2006264508 A JP2006264508 A JP 2006264508A JP 2006264508 A JP2006264508 A JP 2006264508A JP 2008083497 A JP2008083497 A JP 2008083497A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- ito film
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、電極基板の製造方法に関するものである。 The present invention relates to a method for manufacturing an electrode substrate.
座標入力装置として、特許文献１に記載のような静電容量型のものが知られている。この種の座標入力装置は、絶縁材料からなる基板の一面にストライプ状の第１電極を形成し、反対面に第１電極と交差する方向に延びるストライプ状の第２電極を形成した電極基板を主要部材として備えている。また、液晶表示装置等の表示装置の前面側に配設して使用されるものでは、座標入力装置を透過して表示装置の画面を視認することができるように、座標入力装置の電極基板として、透明基板の表裏面に透明電極を形成した透明電極基板が用いられている。
上記透明電極基板は、透明基板の表裏面に、それぞれＩＴＯ（インジウム錫酸化物）をパターン形成してなる透明電極を備えた構成である。透明電極のパターニングには、フォトリソグラフィ技術を用いるのが一般的であるが、透明基板の一方の面に第１電極を形成した後の搬送工程や反対面に第２電極を形成する工程において、第１電極が傷ついたり、異物が付着する等の不具合を生じ、歩留まりが低下するという問題がある。 The transparent electrode substrate includes a transparent electrode formed by patterning ITO (indium tin oxide) on the front and back surfaces of the transparent substrate. For patterning the transparent electrode, it is common to use a photolithography technique, but in the transport step after forming the first electrode on one surface of the transparent substrate and the step of forming the second electrode on the opposite surface, There is a problem in that the yield is reduced due to problems such as damage to the first electrode or adhesion of foreign matter.
本発明は、上記従来技術の問題点に鑑み成されたものであって、両面に電極がパターン形成された電極基板を、簡便な工程で歩留まりよく製造する方法を提供することを目的としている。 The present invention has been made in view of the above-mentioned problems of the prior art, and an object of the present invention is to provide a method for producing an electrode substrate having electrodes formed on both surfaces with a simple process and with a high yield.
本発明の電極基板の製造方法は、上記課題を解決するために、基板の表裏の主面を成す第１面と第２面にそれぞれ複数の第１電極と複数の第２電極をパターン形成する電極基板の製造方法であって、前記第１面に多結晶ＩＴＯ膜を形成する工程と、前記第２面にアモルファスＩＴＯ膜を形成する工程と、前記アモルファスＩＴＯ膜を選択的に除去するエッチング液を用いて前記アモルファスＩＴＯ膜をパターニングすることで前記第２面に前記複数の第２電極を形成する工程と、前記複数の第２電極を覆う保護膜を形成する工程と、前記第１面の多結晶ＩＴＯ膜をパターニングして前記複数の第１電極を形成する工程とを有することを特徴とする。 In order to solve the above problems, the electrode substrate manufacturing method of the present invention forms a plurality of first electrodes and a plurality of second electrodes on the first surface and the second surface forming the main surfaces of the front and back surfaces of the substrate, respectively. A method for manufacturing an electrode substrate, the step of forming a polycrystalline ITO film on the first surface, the step of forming an amorphous ITO film on the second surface, and an etching solution for selectively removing the amorphous ITO film Forming the plurality of second electrodes on the second surface by patterning the amorphous ITO film using the method, forming a protective film covering the plurality of second electrodes, Forming a plurality of first electrodes by patterning a polycrystalline ITO film.
この製造方法では、第１面に多結晶ＩＴＯ膜を形成した後、多結晶ＩＴＯ膜をパターニングする前に、第２面にアモルファスＩＴＯ膜を形成し、これをアモルファスＩＴＯ膜を選択的に除去するエッチング液によりパターニングしている。したがって、第２電極を形成する工程で第１面の多結晶ＩＴＯ膜がエッチングされないようにすることができ、多結晶ＩＴＯ膜において欠陥が増加するのを防止できる。これにより、第１電極と第２電極の双方で欠陥の少ない良質の電極を、簡便な工程で歩留まりよく形成できる。また、第２電極を形成する際に多結晶ＩＴＯ膜の保護膜が不要であるため、工程の効率化と製造コストの低減を図れる。 In this manufacturing method, after the polycrystalline ITO film is formed on the first surface and before the polycrystalline ITO film is patterned, the amorphous ITO film is formed on the second surface, and the amorphous ITO film is selectively removed. Patterning is performed with an etching solution. Therefore, the polycrystalline ITO film on the first surface can be prevented from being etched in the step of forming the second electrode, and an increase in defects can be prevented in the polycrystalline ITO film. As a result, it is possible to form a high-quality electrode with few defects in both the first electrode and the second electrode with a simple process and with a high yield. Further, since the protective film for the polycrystalline ITO film is not required when forming the second electrode, the process efficiency and the manufacturing cost can be reduced.
また、第２電極を形成した後でこれを覆う保護膜を形成し、その後に多結晶ＩＴＯ膜をパターニングするので、第１電極の形成工程における第２電極のエッチングや、基板ホルダやステージとの接触による損傷や異物の付着を防止できるようになっている。 In addition, after forming the second electrode, a protective film is formed to cover the second electrode, and then the polycrystalline ITO film is patterned, so that the etching of the second electrode in the first electrode forming step, the substrate holder and the stage It is possible to prevent damage and adhesion of foreign matter due to contact.
また本発明の電極基板の製造方法は、複数の電極基板の形成領域を有する母基板を用いて、基板の表裏の主面を成す第１面と第２面にそれぞれ複数の第１電極と複数の第２電極をパターン形成してなる電極基板を複数個同時に製造する電極基板の製造方法であって、前記電極基板の前記第１面に対応する前記母基板の第１面に多結晶ＩＴＯ膜を形成する工程と、前記電極基板の前記第２面に対応する前記母基板の第２面にアモルファスＩＴＯ膜を形成する工程と、前記アモルファスＩＴＯ膜を選択的に除去するエッチング液を用いて前記アモルファスＩＴＯ膜をパターニングすることで前記第２面に前記複数の第２電極を形成する工程と、前記複数の第２電極を覆う保護膜を形成する工程と、前記第１面の多結晶ＩＴＯ膜をパターニングして前記複数の第１電極を形成する工程と、前記母基板を切断して個々の前記電極基板に分割する工程と、を有することを特徴とする。 In the electrode substrate manufacturing method of the present invention, a plurality of first electrodes and a plurality of first electrodes are formed on the first surface and the second surface, respectively, which form the front and back main surfaces of the substrate, using a mother substrate having a plurality of electrode substrate formation regions. A method of manufacturing an electrode substrate for simultaneously manufacturing a plurality of electrode substrates formed by patterning the second electrode, wherein a polycrystalline ITO film is formed on a first surface of the mother substrate corresponding to the first surface of the electrode substrate Forming an amorphous ITO film on the second surface of the mother substrate corresponding to the second surface of the electrode substrate, and using an etching solution for selectively removing the amorphous ITO film Forming a plurality of second electrodes on the second surface by patterning an amorphous ITO film; forming a protective film covering the plurality of second electrodes; and a polycrystalline ITO film on the first surface Patterning Forming a serial plurality of first electrodes, characterized by and a step of dividing into individual said electrode substrate by cutting the mother substrate.
すなわち、本発明の製造方法は、大型の母基板を用いた複数個取りの製造にも容易に適用できる。 That is, the manufacturing method of the present invention can be easily applied to the manufacture of a plurality of pieces using a large mother board.
本発明では、前記保護膜を形成する工程において、前記母基板を前記電極基板に分割する際の切断線を含む当該電極基板の周縁領域を、前記保護膜の非形成領域とすることが好ましい。 In the present invention, in the step of forming the protective film, it is preferable that a peripheral region of the electrode substrate including a cutting line when the mother substrate is divided into the electrode substrates is a region where the protective film is not formed.
このような製造方法とすることで、保護膜を付けたまま分割された電極基板の周縁部には、保護膜が形成されていない状態となるので、保護膜の除去工程等で電極基板をホルダ等の基板支持機構で支持したときに、保護膜とホルダとが接触しないようにすることができる。したがって、保護膜がホルダと擦れて異物となるのを防止でき、歩留まりの向上が図れる。また、電極基板に分割する工程における第２電極の損傷や異物の付着を防止できる効果も得られる。 By adopting such a manufacturing method, the protective film is not formed on the periphery of the electrode substrate divided with the protective film attached. Thus, the protective film and the holder can be prevented from coming into contact with each other when supported by a substrate support mechanism such as the above. Therefore, the protective film can be prevented from being rubbed with the holder to become a foreign substance, and the yield can be improved. Moreover, the effect which can prevent the damage of the 2nd electrode in the process divided | segmented into an electrode substrate and adhesion of a foreign material is also acquired.
本発明では、前記複数の第２電極を形成した後、前記基板を加熱して前記アモルファスＩＴＯ膜を多結晶ＩＴＯ膜に変換する工程を有する製造方法とすることもできる。 In the present invention, after the plurality of second electrodes are formed, the substrate may be heated to convert the amorphous ITO film into a polycrystalline ITO film.
アモルファスＩＴＯ膜を多結晶ＩＴＯ膜に変換することで、透明電極の透過率を向上させ、またシート抵抗を低下させることができるので、電気特性に優れた第２電極を具備した電極基板とすることができる。 By converting the amorphous ITO film to a polycrystalline ITO film, the transmittance of the transparent electrode can be improved and the sheet resistance can be lowered. Therefore, an electrode substrate having a second electrode with excellent electrical characteristics should be provided. Can do.
本発明では、前記保護膜を形成するに先立って、少なくとも前記複数の第２電極を覆う絶縁膜を形成する工程を有しており、前記絶縁膜を形成した後の加熱工程により、前記絶縁膜の硬化と、前記アモルファスＩＴＯ膜から多結晶ＩＴＯ膜への変換とを行う製造方法とすることもできる。 In the present invention, prior to forming the protective film, the method includes a step of forming an insulating film covering at least the plurality of second electrodes, and the insulating film is formed by a heating step after forming the insulating film. It is also possible to adopt a manufacturing method in which the curing of the amorphous ITO film and the conversion from the amorphous ITO film to the polycrystalline ITO film are performed.
この製造方法では、絶縁膜の硬化工程と、ＩＴＯ膜の変換工程とを一括に行うので、加熱工程を共通化して工数を削減でき、製造効率、製造コストの点で有利な製造方法となる。 In this manufacturing method, since the insulating film curing process and the ITO film converting process are performed at once, the heating process can be made common to reduce the number of steps, which is an advantageous manufacturing method in terms of manufacturing efficiency and manufacturing cost.
本発明では、前記第１面の多結晶ＩＴＯ膜をパターニングする工程に先立って、前記第１面の多結晶ＩＴＯ膜の表面を部分的に除去するエッチング工程を有することが好ましい。 In the present invention, it is preferable to have an etching step of partially removing the surface of the polycrystalline ITO film on the first surface prior to the step of patterning the polycrystalline ITO film on the first surface.
このような製造方法とすることで、第２電極の形成工程において搬送装置や成膜装置の基板支持機構との接触によって生じる多結晶ＩＴＯ膜の傷や異物の付着を効果的に除去することができ、高品質の第１電極を形成できる。また、このようなエッチング工程を基板に対して行わないので、基板がアルカリ強化ガラス基板である場合や、基板表面に下地絶縁膜が形成されている場合にも、エッチングによってアルカリイオンが脱離したり、下地絶縁膜の機能が損なわれたりするという不都合が生じることが無い。 By adopting such a manufacturing method, it is possible to effectively remove scratches on the polycrystalline ITO film and adhesion of foreign matters caused by contact with the substrate support mechanism of the transfer device or the film forming device in the second electrode forming step. And a high-quality first electrode can be formed. In addition, since such an etching process is not performed on the substrate, even when the substrate is an alkali tempered glass substrate or when a base insulating film is formed on the substrate surface, alkali ions are desorbed by etching. There is no inconvenience that the function of the base insulating film is impaired.
本発明では、前記第１電極を形成するに際して、前記第１面の前記多結晶ＩＴＯ膜上にマスク材をパターン形成する工程と、前記マスク材を介したエッチング処理により前記多結晶ＩＴＯ膜を選択的に除去する工程と、を有し、前記マスク材の剥離を、前記第２面に形成された前記保護膜の剥離と同時に行う製造方法とすることもできる。 In the present invention, when forming the first electrode, the polycrystalline ITO film is selected by patterning a mask material on the polycrystalline ITO film on the first surface and an etching process through the mask material. And removing the mask material simultaneously with the peeling of the protective film formed on the second surface.
このような製造方法とすることで、剥離工程を共通化できるので、製造効率、製造コストの点で有利な製造方法となる。 By adopting such a manufacturing method, since the peeling process can be made common, the manufacturing method is advantageous in terms of manufacturing efficiency and manufacturing cost.
本発明では、前記マスク材及び保護膜の剥離を、前記大型基板を切断して前記電極基板に分割した後に行うことが好ましい。このような製造方法とすることで、分割工程における第１電極、第２電極の損傷や異物の付着を防止でき、製造歩留まりを向上させることができる。 In the present invention, the mask material and the protective film are preferably peeled after the large substrate is cut and divided into the electrode substrates. By setting it as such a manufacturing method, the damage of the 1st electrode in the division | segmentation process, the 2nd electrode, and adhesion of a foreign material can be prevented, and a manufacturing yield can be improved.
（電極基板）
以下、図面を参照しつつ本発明の実施の形態について説明する。
(Electrode substrate)
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図１（ａ）は、本発明に係る製造方法を用いて作製した電極基板を示す平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ’線に沿う断面図である。 Fig.1 (a) is a top view which shows the electrode substrate produced using the manufacturing method based on this invention, FIG.1 (b) is sectional drawing which follows the AA 'line of Fig.1 (a). is there.
図１に示す電極基板１００は、ガラスやプラスチック等からなる透明基板１０１と、透明基板１０１の第１面１０１Ａに形成された透明導電膜からなる第１電極１１０と、透明基板１０１の第２面１０１Ｂに形成された透明導電膜からなる第２電極１２０及びパッド１２５と、第２電極１２０とパッド１２５とを電気的に接続する金属配線１２１とを備えている。
An
第１電極１１０は、透明基板１０１の長辺（図示上下方向に延びる辺）に沿った方向に延びる帯状の電極部１１０ａを平面視略ストライプ状に配列したものである。第１電極１１０を構成する各電極部１１０ａの一端には、第１電極１１０と外部回路との接続端子であるパッド１１２が形成されている。
The
第２電極１２０は、透明基板１０１の短辺（図示左右方向に延びる辺）に沿った方向に延びる帯状の電極部１２０ａを平面視略ストライプ状に配列したものである。第２電極１２０を構成する各々の電極部１２０ａは、いずれかの端部において金属配線１２１と接続されている。金属配線１２１は、電極部１２０ａと反対側の端部においてパッド１２５と電気的に接続されている。第１面１０１Ａのパッド１１２と、第２面１０１Ｂのパッド１２５は、透明基板１０１の一辺（図示上側の辺）の近傍に形成されており、当該位置で図示略のフレキシブル基板等に接続されるようになっている。
The
図１（ｂ）に示すように、透明基板１０１の第２面１０１Ｂには、第２電極１２０を覆う絶縁膜１３０が形成されている。絶縁膜１３０は、絶縁性の樹脂材料やシリコン酸化物、シリコン窒化物等からなる透明絶縁膜である。絶縁膜１３０は、パッド１２５に対応する位置に開口部を有しており、この開口部を介して先のフレキシブル基板等の電極とパッド１２５とが接続されるようになっている。なお、図１（ｂ）では、金属配線１２１の図示を省略している。
As shown in FIG. 1B, an
上記構成を備えた電極基板１００は、静電容量式座標入力装置のセンサ基板として機能させることができる。この場合、パッド１１２を介して第１電極１１０にパルス信号を印加し、パッド１２５を介して第２電極１２０にパルス信号を印加する。すると、パルス信号の入力により電極部１１０ａと電極部１２０ａとの交差部１０５において、電極部１１０ａ、１２０ａ間に静電容量が形成される。このような状態の電極基板１００に指等が接触すると、電極部１１０ａ、１２０ａ間の電気力線が指等に吸収されて接触位置に対応する交差部１０５の静電容量が減少する。そして、かかる静電容量の減少を電流変化として検出することで、接触位置を検出することができる。
The
（電極基板の製造方法）
次に、図２から図５を参照して電極基板１００の製造方法について説明する。
(Method for manufacturing electrode substrate)
Next, a method for manufacturing the
図２は、本実施形態により複数の電極基板１００を同時に製造するのに用いられる大型基板（母基板）の概略平面図である。図３は、電極基板１００の製造方法を示す工程図である。図４及び図５は、電極基板１００の製造方法を示す断面工程図である。
FIG. 2 is a schematic plan view of a large substrate (mother substrate) used for simultaneously manufacturing a plurality of
本実施形態の電極基板の製造方法では、図２に示す大型基板（母基板）２０１を用いて複数の電極基板１００を製造する。大型基板２０１は、ガラスやプラスチック等からなる透明基板であり、図２に格子状に示す切断線（スクライブライン）２０１ａに沿って切断することで９個の透明基板１０１に分割することができるものである。透明基板１０１となるべき領域が配列された基板領域２０１ｂの図示左右方向両側には、それぞれ図示上下方向に延びる帯状の基板支持領域２０１ｃが形成されている。
In the electrode substrate manufacturing method of the present embodiment, a plurality of
また、図２に示すＡ−Ａ’線は、図１（ａ）に示したＡ−Ａ’線に対応しており、図４及び図５に示す断面工程図は、図２のＡ−Ａ’線に沿った位置の断面に対応する図である。なお、図４及び図５に示す各図においては、図１（ｂ）と同様に、金属配線１２１の図示を省略している。
2 corresponds to the line AA ′ shown in FIG. 1A, and the cross-sectional process diagrams shown in FIGS. 4 and 5 are taken along the line AA in FIG. It is a figure corresponding to the section of a position along a line. 4 and 5, the
本実施形態の製造方法は、図３に示すように、工程ＳＴ０１〜ＳＴ１１の１１工程に大別することができる。以下、各工程毎に、図３から図５を参照して詳細に説明する。 As shown in FIG. 3, the manufacturing method of the present embodiment can be broadly divided into 11 steps of steps ST01 to ST11. Hereinafter, each process will be described in detail with reference to FIGS.
まず、工程ＳＴ０１では、図４（ａ）に示すように、大型基板２０１の第１面２０１Ａの全面（少なくとも基板領域２０１ｂに対応する平面領域）に、厚さ５０ｎｍ程度の多結晶ＩＴＯ膜（多結晶組織を有するインジウム錫酸化物膜）１１０Ａを形成する。あらかじめ一面側に多結晶ＩＴＯ膜が形成されている市販の基板を用いてもよい。
First, in step ST01, as shown in FIG. 4A, a polycrystalline ITO film (multi-layer) having a thickness of about 50 nm is formed on the entire
なお、大型基板２０１は、表裏面を成す第１面２０１Ａと第２面２０１Ｂとを有しているが、これらはそれぞれ図１（ｂ）に示した透明基板１０１の第１面１０１Ａ、第２面１０１Ｂに対応する。本実施形態では、大型基板２０１の第１面２０１Ａに、電極基板１００の第１電極１１０を形成し、第２面２０１Ｂに第２電極１２０を形成する。
The
次に、工程ＳＴ０２では、洗浄処理を施した大型基板２０１を反転させ、図４（ｂ）に示すように、大型基板２０１の第２面２０１Ｂの全面に金属膜１２１ａを形成する。金属膜１２１ａの形成にはスパッタ法などの成膜法を用いることができる。金属膜１２１ａは、例えばＡｌ膜上にＭｏ膜を形成した積層膜であり、Ａｌに代えてＡｌＭｏ合金を用いてもよく、Ｍｏに代えてＭｏＶ合金やＭｏＮｂ合金を用いてもよい。さらに金属膜１２１ａには、Ｃｒや、ＡｌＭｇ合金（Ａｌ−Ｃ−Ｍｇ合金等）、ＡｇＰｄＣｕ合金、ＡｇＰｄＣｕＧｅ合金等を用いることもできる。
Next, in step ST02, the
次に、工程ＳＴ０３では、図４（ｃ）に示すように、例えばフォトリソグラフィ技術を用いて金属膜１２１ａを所定平面形状にパターニングする。かかる工程により、図１（ａ）に示した金属配線１２１及びパッド１２５が形成される。またこのパターニング工程により、図２に示すように、大型基板２０１の基板支持領域２０１ｃに、金属膜１２１ａからなるアライメントマーク１２２が形成される。
Next, in step ST03, as shown in FIG. 4C, the
具体的には、金属膜１２１ａ上に例えばポジ型レジストを塗布した後、ステッパー（又は一括方式）の露光装置を用いてレジストを露光し、ＴＭＡＨ(水酸化テトラメチルアンモニウム)水溶液等の現像液でレジストを現像する。さらに現像後のレジストを１２０℃程度でベークした後、金属膜１２１ａの材質に応じたエッチング液を用いて金属膜１２１ａを選択的に除去することで金属配線１２１等を形成する。その後レジストは剥離しておく。
Specifically, after applying, for example, a positive resist on the
この工程により、アライメントマーク１２２を基準として、透明基板１０１となるべき領域（基板領域２０１ｂ）と切断線２０１ａの位置とが規定される。なお、図２では２個のアライメントマーク１２２が示されているが、さらに多数のアライメントマークを形成してもよい。
By this step, the region to be the transparent substrate 101 (
次に、工程ＳＴ０４では、図４（ｄ）に示すように、金属配線１２１、パッド１２５等が形成された第２面２０１Ｂ上に、厚さ５０ｎｍ程度のアモルファスＩＴＯ膜（結晶組織がアモルファス構造であるインジウム錫酸化物膜）１２０Ａを形成する。アモルファスＩＴＯ膜１２０Ａは、例えばスパッタ法や真空蒸着法等により形成することができる。その際、成膜室の酸素濃度を多結晶ＩＴＯ膜の成膜条件よりも低めに調整し、低温で成膜することで、所望のアモルファス組織を有するＩＴＯ膜を得ることができる。
Next, in step ST04, as shown in FIG. 4D, an amorphous ITO film (with a crystalline structure having an amorphous structure) having a thickness of about 50 nm is formed on the
次に、工程ＳＴ０５では、図４（ｅ）に示すように、アモルファスＩＴＯ膜１２０Ａを電極部１２０ａの平面形状にパターニングする。具体的な工程は、工程ＳＴ０３の金属膜パターニングと同様であるが、アモルファスＩＴＯ膜１２０Ａ用のエッチング液として蓚酸水溶液を用いる。アモルファスＩＴＯ膜は酸性溶液で容易にエッチングすることができる。
Next, in step ST05, as shown in FIG. 4E, the
次に、工程ＳＴ０６では、図４（ｆ）に示すように、パターニング後のアモルファスＩＴＯ膜１２０Ａを加熱して結晶化し、多結晶ＩＴＯ膜に変換された電極部１２０ａからなる第２電極１２０を形成する。この工程により、透明性及び電気特性に優れた第２電極１２０を得ることができる。ＩＴＯを結晶化するための加熱条件は、例えば加熱温度２２０℃、加熱時間３０分である。なお、このＩＴＯを結晶化する工程は、後段の絶縁膜形成工程ＳＴ０７に含ませることができる。
Next, in step ST06, as shown in FIG. 4F, the patterned
次に、工程ＳＴ０７では、図４（ｇ）に示すように、第２電極１２０を覆う絶縁膜１３０を形成する。具体的には、ネガ型感光性樹脂をスピンコート法等により第２面２０１Ｂ上に塗布した後、感光性樹脂を露光、現像処理することで、パッド１２５と切断線２０１ａ近傍と基板支持領域２０１ｃに対応する領域を避けて絶縁膜１３０を形成する。その後、大型基板２０１を２２０℃程度に加熱することで絶縁膜１３０を構成する感光性樹脂を硬化させる。以上の工程により、外部回路との接続端子となるパッド１２５を露出させる開口部を備えた絶縁膜１３０を第２面２０１Ｂ上に形成することができる。
Next, in process ST07, as shown in FIG.4 (g), the insulating
工程ＳＴ０７の感光性樹脂を硬化させる工程では、２００℃以上の比較的高温に基板を加熱するので、上述したＩＴＯの結晶化をこの工程で同時に行うこともできる。このような製造方法とすれば、工程の省略による製造の効率化が図れる。絶縁膜１３０としては、以上のような有機絶縁膜の他に、無機絶縁膜としてシリコン酸化物やシリコン窒化物を用いてもよい。この場合、絶縁膜をＣＶＤ等で成膜した後、通常のフォトレジストを用いたフォトリソグラフィー技術でパターニングすれば良い。また、膜が硬質であるため、切断線２０１ａ近傍と基板支持領域２０１ｃに対応する領域に絶縁膜１３０を残す事も可能である。
In the step of curing the photosensitive resin in step ST07, the substrate is heated to a relatively high temperature of 200 ° C. or higher, so that the above-described crystallization of ITO can be simultaneously performed in this step. With such a manufacturing method, manufacturing efficiency can be improved by omitting the steps. As the insulating
次に、工程ＳＴ０８では、図５（ａ）に示すように、絶縁膜１３０上に保護膜１３５を形成する。保護膜１３５は、第１面２０１Ａの多結晶ＩＴＯ膜１１０Ａをパターニングする際に、第２電極１２０を保護するものである。具体的には、ポジ型レジストをスピンコート法等により第２面２０１Ｂ上に塗布した後、レジストを露光、現像処理することで、所定平面形状のレジストを形成し、これを１２０℃程度でベークして保護膜１３５を得る。あるいは、大型基板２０１の第２面２０１Ｂ上にフィルム感光剤を貼り付け、これを露光、現像処理して保護膜１３５としてもよい。
Next, in step ST08, as shown in FIG. 5A, a
図５（ａ）に示すように、保護膜１３５は、第２面２０１Ｂ上で部分的に形成されており、その平面形状は、図２に保護膜形成領域１３５ａとして示すように、透明基板１０１となるべき領域よりも一回り小さい矩形状である。換言すると、保護膜１３５は、大型基板２０１の切断線２０１ａ及びその周辺部と、基板支持領域２０１ｃとを除く平面領域に形成されている。
As shown in FIG. 5A, the
切断線２０１ａとその周辺部を避けて保護膜１３５を形成しておくことで、大型基板２０１を切断して透明基板１０１に分割した後の取り回し時に異物が発生するのを防止できる。つまり、透明基板１０１の外周部をホルダ等の基板支持機構で支持する場合に、支持する部分を避けて保護膜１３５が形成されているので、樹脂部材である保護膜１３５がホルダ等と擦れて異物となるのを防止できる。
By forming the
また、基板支持領域２０１ｃを避けて保護膜１３５を形成しておくことで、大型基板２０１を反転させる工程や多結晶ＩＴＯ膜１１０Ａをパターニングする工程において、保護膜１３５と大型基板２０１を支持するホルダとが擦れて保護膜１３５が異物となるのを防止できる。
Further, by forming the
また、本実施形態において樹脂材料からなる絶縁膜１３０についても、保護膜１３５と同様に、切断線２０１ａとその周辺部、並びに基板支持領域２０１ｃを避けて形成されているので、絶縁膜１３０からの異物の発生も起こらないようになっている。
Also, in the present embodiment, the insulating
次に、工程ＳＴ０９では、図５（ｂ）から図５（ｄ）に示すように、大型基板２０１の第１面２０１Ａに形成されている多結晶ＩＴＯ膜１１０Ａのパターニングを行う。パターニングに際しては、まず、図５（ｂ）に示すように多結晶ＩＴＯ膜１１０Ａ上にレジスト１３６Ａを塗布するが、レジスト１３６Ａの塗布に先立って、多結晶ＩＴＯ膜１１０Ａの表面にエッチング処理を施し、多結晶ＩＴＯ膜１１０Ａの表層部分（膜厚の１０％程度）を除去しておくことが好ましい（ライトエッチング処理）。このライトエッチング処理としては例えば、王水や塩化第二鉄溶液を用いたウェットエッチング処理が適用できる。ライトエッチング処理後は基板表面を洗浄しておく。
Next, in step ST09, as shown in FIGS. 5B to 5D, the
多結晶ＩＴＯ膜１１０Ａは、図４（ｂ）に示す工程ＳＴ０２から図５（ａ）に示す工程ＳＴ０８まで、大型基板２０１の裏面側に位置することとなるため、基板搬送系や成膜装置においてホルダやステージと接触する可能性が高い。そのため、工程ＳＴ０９に至っては、多結晶ＩＴＯ膜１１０Ａの表面に傷が入っていたり、異物が付着しているおそれがある。そこで、上述したライトエッチング処理を施すことで、多結晶ＩＴＯ膜１１０Ａ表面の傷や異物を除去することができ、多結晶ＩＴＯ膜１１０Ａの変質やパターニング不良が発生するのを効果的に防止することができる。
Since the
ライトエッチング処理後、図５（ｂ）に示すように、多結晶ＩＴＯ膜１１０Ａ上に例えばポジ型レジスト１３６Ａを塗布する。その後、レジスト１３６Ａを露光、現像処理し、さらに１２０℃程度でベークする。このようにして、図５（ｃ）に示すように、所定平面形状（第１電極１１０に対応する平面形状）のマスク材１３６を多結晶ＩＴＯ膜１１０Ａ上に形成する。その後、図５（ｄ）に示すように、王水や塩化第二鉄溶液を用いたウェットエッチング処理により多結晶ＩＴＯ膜１１０Ａを選択的に除去することで、複数の帯状の電極部１１０ａからなる第１電極１１０を大型基板２０１の第１面２０１Ａ上に形成することができる。
After the light etching process, as shown in FIG. 5B, for example, a positive resist 136A is applied on the
なお、本実施形態では、多結晶ＩＴＯ膜１１０Ａの選択除去にウェットエッチング処理を用いているが、大型基板２０１の第２面２０１Ｂにはレジストからなる保護膜１３５が形成されているため、エッチング液によって第２電極１２０が浸食されることはない。多結晶ＩＴＯ膜１１０Ａのエッチング処理にドライエッチングを用いても構わないが、本実施形態のようにウェットエッチングを適用可能とすれば、大がかりな真空装置が不要になるため、製造効率や製造コストの点で有利である。
In this embodiment, wet etching is used for selective removal of the
次に、工程ＳＴ１０では、図５（ｅ）に示すように、大型基板２０１を切断線２０１ａに沿う位置で切断し、個々の透明基板１０１に分割する。このとき、大型基板２０１上の第１電極１１０はマスク材１３６に覆われており、第２電極１２０やパッド１２５は保護膜１３５により覆われているので、切断時に第１電極１１０、第２電極１２０等がスクライブ装置のステージと接触して損傷したり、異物が付着するのを効果的に防止できる。また大型基板２０１や切断後の透明基板１０１の取り扱いが容易になるという利点もある。
Next, in process ST10, as shown in FIG.5 (e), the large sized board |
次に、工程ＳＴ１１では、透明基板１０１の表面に形成されたマスク材１３６と保護膜１３５とを剥離する。以上の工程により、図５（ｆ）に示す電極基板１００が得られる。
Next, in step ST11, the
マスク材１３６及び保護膜１３５はいずれもレジストであるから、通常のレジスト剥離液を用いて容易に除去することができる。本実施形態では、透明基板１０１の両面に形成されたレジスト（マスク材１３６、保護膜１３５）を一括して剥離するので、工数の削減による工程の効率化を実現することができる。
Since both the
以上詳細に説明したように、本実施形態の製造方法によれば、工程ＳＴ０１で多結晶ＩＴＯ膜１１０Ａを第１面２０１Ａに形成し、その後第２面２０１ＢにアモルファスＩＴＯ膜１２０Ａを形成してこれをパターニングするようになっている。そして、アモルファスＩＴＯ膜１２０Ａを、多結晶ＩＴＯ膜をエッチングできない酸性溶液によりパターニングするので、多結晶ＩＴＯ膜１１０Ａをレジスト等で保護していなくても、アモルファスＩＴＯ膜１２０Ａのパターニング工程で多結晶ＩＴＯ膜１１０Ａの欠陥が増加したり、損傷することがなくなる。
As described above in detail, according to the manufacturing method of the present embodiment, the
また、電極部１２０ａをパターン形成した後、これを覆う保護膜１３５を形成してから第１面２０１Ａの多結晶ＩＴＯ膜１１０Ａのパターニングを行うようになっているので、基板上に形成した第２電極１２０の損傷や異物の付着を防止しつつ第１電極１１０の形成を行うことができ、高歩留まりに電極基板１００を製造することができる。
In addition, after forming the pattern of the
また、第２電極１２０を覆う保護膜１３５と、第１電極１１０を覆うマスク材１３６とを残した状態で、大型基板２０１の切断を行うので、切断工程において第１電極１１０や第２電極１２０に傷や異物の付着が生じるのを効果的に防止でき、なおかつ基板の取り扱いも容易である。
In addition, since the
また、多結晶ＩＴＯ膜１１０Ａのパターニングを行う前に、多結晶ＩＴＯ膜１１０Ａにライトエッチング処理を施すので、第２電極１２０の形成工程で多結晶ＩＴＯ膜１１０Ａに傷や異物の付着が生じたとしてもこれらを効果的に除去した後で第１電極１１０を形成することができる。
In addition, since the light-etching process is performed on the
また本実施形態のように多結晶ＩＴＯ膜１１０Ａに対してライトエッチング処理を施すことは、大型基板２０１がアルカリ強化ガラス基板である場合や、表面に下地絶縁膜が形成された基板である場合には、基板の強度や機能を保持する面でも極めて有効である。先に記載のように、本実施形態では最初の工程ＳＴ０１で大型基板２０１の第１面２０１Ａに多結晶ＩＴＯ膜１１０Ａを形成し、その後多結晶ＩＴＯ膜１１０Ａのパターニングを行う前に、反対面である第２面２０１Ｂへの第２電極１２０の形成を行うようになっている。
Further, the light etching process is performed on the
このような工程ではなく、基板の片面ずつに対してＩＴＯの成膜とパターニングを順次行う工程を想定すると、基板の一面側に電極をパターン形成した後、反対面に電極を形成する前に、傷や異物の除去を目的としたエッチング処理を基板の前記反対面に対して施すことになる。そして、基板がアルカリ強化ガラス基板である場合には、基板に対するエッチング処理により表面に導入されたアルカリイオンが脱離して基板の強度が低下するおそれがある。また、基板の表面に下地絶縁膜が形成されている場合には、エッチング処理により下地絶縁膜が無くなったり、薄くなるために、基板からのイオン拡散を防止する下地絶縁膜の効果が得られなくなるおそれがある。これに対して本実施形態では、大型基板２０１の表面を直接エッチングしないため、基板の強度や機能が損なわれるのを防止することができる。
Assuming a process of sequentially depositing and patterning ITO on each side of the substrate instead of such a process, after forming the electrode on one side of the substrate and before forming the electrode on the opposite side, Etching for the purpose of removing scratches and foreign matters is performed on the opposite surface of the substrate. And when a board | substrate is an alkali tempered glass board | substrate, there exists a possibility that the alkali ion introduce | transduced into the surface by the etching process with respect to a board | substrate may detach | desorb, and the intensity | strength of a board | substrate may fall. In addition, when the base insulating film is formed on the surface of the substrate, the base insulating film is eliminated or thinned by the etching process, so that the effect of the base insulating film for preventing ion diffusion from the substrate cannot be obtained. There is a fear. On the other hand, in this embodiment, since the surface of the
（電気光学装置）
図６は、上記実施形態の電極基板１００を、静電容量式の座標入力装置として備えた液晶装置３００の断面構成図である。図６に示す液晶装置３００は、表示部である液晶パネル２と、その前面側（図示上側；観察側）に配設された座標入力装置としての電極基板１００と、電極基板１００の前面側に配設された透明な板状部材である保護部材１９と、を備えて構成されている。保護部材１９には、例えばポリカーボネート等からなる透明な樹脂フィルムを用いることができる。
(Electro-optical device)
FIG. 6 is a cross-sectional configuration diagram of a
液晶パネル２は、液晶３２を挟んで対向する第１基板２２aと第２基板２２ｂとを、これら２枚の基板の周縁部に環状に設けたシール材２３によって接着した構成を備える。観察側に配置された第１基板２２ａは、透明基板である基板本体２４ａの液晶層側の面に、透明電極２６ａや配向膜（図示略）を含む液晶配向制御層を形成した構成であり、第２基板２２ｂは、基板本体２４ｂの液晶層側の面に、透明電極２６ｂや配向膜（図示略）等を含む液晶配向制御層を形成した構成である。基板２２ａ、２２ｂの間には、基板間距離（セルギャップ）を一定に保持するためのスペーサ２９が分散配置されている。基板２２ａ、２２ｂの外面側には、一対の偏光板２５ａ、２５ｂが配設されている。第１基板２２ａの張り出し部２４ｃには図示略の配線パターンが形成されており、図示略の配線パターンや導通材を介して張り出し部２４ｃに実装された液晶駆動用ＩＣ(電子部品)３６と電極２６ａ、２６ｂとが電気的に接続されている。
The
液晶パネル２は、パッシブマトリクス型又はアクティブマトリクス型のいずれであってもよく、液晶の配向形態も、ＴＮ型、ＶＡＮ型、ＳＴＮ型、強誘電型、反強誘電型等の種々の公知の形態を採りうる。また、いずれかの基板にカラーフィルタを配置してカラー表示を行なわせることも可能である。さらに、第２基板２２ｂに反射膜を形成して反射型の液晶表示装置を構成してもよく、この反射膜に開口部やスリット等の透光部を形成して、半透過反射型の液晶表示装置を構成することもできる。
The
上記構成を備えた液晶装置３００では、電極基板１００を透過した液晶パネル２の表示を観察しつつ、電極基板１００を指やペンなどの指示体３により直接指示することで機器操作やデータ入力を行うことができるようになっている。そして、本発明に係る製造方法により得られる電極基板１００を座標入力装置として備えているので、薄型で操作信頼性に優れ、かつ安価に提供可能な液晶装置となっている。
In the
なお、本例では、電極基板１００を具備した電気光学装置の一例として液晶装置を示して説明したが、液晶パネルに代えて有機ＥＬパネルや電気泳動パネルを設けてもよいのは勿論である。
In this example, the liquid crystal device is shown and described as an example of the electro-optical device including the
（電子機器）
図７及び図８は、図６に示した液晶装置を表示部に備えた電子機器を示す図である。
(Electronics)
7 and 8 are diagrams illustrating an electronic apparatus including the liquid crystal device illustrated in FIG. 6 in a display unit.
図７は、車載用のナビゲーション装置の一例を示す図である。ナビゲーション装置９００は、上記実施形態の液晶装置を用いた表示部（表示手段）９０１を備えている。図８は、ハンディターミナル１０００を示す図である。ハンディターミナル１０００は、表示部１００１と、ファンクションキー１００２と、スイッチ１００３とを備えている。
FIG. 7 is a diagram illustrating an example of a vehicle-mounted navigation device. The
図７及び図８に示した電子機器では、表示部９０１，１００１やファンクションキー１００２の前面側に上述の電極基板１００を用いた座標入力装置を備えているので、液晶パネル（図示略）の画面や、ファンクションキーに印刷されたアイコン等を見ながら座標入力装置上の位置を直接指示することによって、機器操作やデータ入力を行なうことができる。
7 and 8 includes a coordinate input device using the above-described
なお、前記実施形態の電気光学装置は、ナビゲーション装置やハンディターミナルに限らず、種々の電子機器に搭載することができる。かかる電子機器としては例えば、携帯電話、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末等があり、前記電気光学装置はこれらの画像表示手段兼入力手段として好適に用いることができる。 Note that the electro-optical device according to the embodiment can be mounted not only in a navigation device and a handy terminal but also in various electronic devices. Examples of such electronic devices include mobile phones, electronic books, personal computers, digital still cameras, liquid crystal televisions, viewfinder type or monitor direct view type video tape recorders, pagers, electronic notebooks, calculators, word processors, workstations, video phones, There is a POS terminal or the like, and the electro-optical device can be suitably used as these image display means and input means.
１００ 電極基板、１０１ 透明基板、１０１Ａ，２０１Ａ 第１面、１０１Ｂ，２０１Ｂ 第２面、１０５ 交差部、１１０ 第１電極、１１０ａ 電極部、１１０Ａ 多結晶ＩＴＯ膜、１１２，１２５ パッド、１２０ 第２電極、１２０ａ 電極部、１２０Ａ アモルファスＩＴＯ膜、１２１ 金属配線、１２１ａ 金属膜、１２２ アライメントマーク、１３０ 絶縁膜、１３５ 保護膜、１３５ａ 保護膜形成領域、１３６ マスク材、２０１ 大型基板（母基板）、２０１ａ 切断線、２０１ｃ 基板支持領域 100 electrode substrate, 101 transparent substrate, 101A, 201A first surface, 101B, 201B second surface, 105 intersection, 110 first electrode, 110a electrode portion, 110A polycrystalline ITO film, 112, 125 pad, 120 second electrode , 120a electrode part, 120A amorphous ITO film, 121 metal wiring, 121a metal film, 122 alignment mark, 130 insulating film, 135 protective film, 135a protective film forming region, 136 mask material, 201 large substrate (mother substrate), 201a cutting Line, 201c Substrate support area
Claims (8)
前記第１面に多結晶ＩＴＯ膜を形成する工程と、
前記第２面にアモルファスＩＴＯ膜を形成する工程と、
前記アモルファスＩＴＯ膜を選択的に除去するエッチング液を用いて前記アモルファスＩＴＯ膜をパターニングすることで前記第２面に前記複数の第２電極を形成する工程と、
前記複数の第２電極を覆う保護膜を形成する工程と、
前記第１面の多結晶ＩＴＯ膜をパターニングして前記複数の第１電極を形成する工程と
を有することを特徴とする電極基板の製造方法。 A method of manufacturing an electrode substrate, wherein a plurality of first electrodes and a plurality of second electrodes are respectively formed on a first surface and a second surface that form the main surfaces of the front and back surfaces of the substrate,
Forming a polycrystalline ITO film on the first surface;
Forming an amorphous ITO film on the second surface;
Forming the plurality of second electrodes on the second surface by patterning the amorphous ITO film using an etchant that selectively removes the amorphous ITO film; and
Forming a protective film covering the plurality of second electrodes;
And a step of patterning the polycrystalline ITO film on the first surface to form the plurality of first electrodes.
前記電極基板の前記第１面に対応する前記母基板の第１面に多結晶ＩＴＯ膜を形成する工程と、
前記電極基板の前記第２面に対応する前記母基板の第２面にアモルファスＩＴＯ膜を形成する工程と、
前記アモルファスＩＴＯ膜を選択的に除去するエッチング液を用いて前記アモルファスＩＴＯ膜をパターニングすることで前記第２面に前記複数の第２電極を形成する工程と、
前記複数の第２電極を覆う保護膜を形成する工程と、
前記第１面の多結晶ＩＴＯ膜をパターニングして前記複数の第１電極を形成する工程と、
前記母基板を切断して個々の前記電極基板に分割する工程と、
を有することを特徴とする電極基板の製造方法。 Electrodes formed by patterning a plurality of first electrodes and a plurality of second electrodes on a first surface and a second surface, respectively, forming main surfaces on the front and back of the substrate, using a mother substrate having a plurality of electrode substrate formation regions An electrode substrate manufacturing method for manufacturing a plurality of substrates simultaneously,
Forming a polycrystalline ITO film on the first surface of the mother substrate corresponding to the first surface of the electrode substrate;
Forming an amorphous ITO film on the second surface of the mother substrate corresponding to the second surface of the electrode substrate;
Forming the plurality of second electrodes on the second surface by patterning the amorphous ITO film using an etchant that selectively removes the amorphous ITO film; and
Forming a protective film covering the plurality of second electrodes;
Patterning the polycrystalline ITO film on the first surface to form the plurality of first electrodes;
Cutting the mother substrate and dividing it into individual electrode substrates;
A method for manufacturing an electrode substrate, comprising:
前記絶縁膜を形成した後の加熱工程により、前記絶縁膜の硬化と、前記アモルファスＩＴＯ膜から多結晶ＩＴＯ膜への変換とを行うことを特徴とする請求項４に記載の電極基板の製造方法。 Prior to forming the protective film, including a step of forming an insulating film covering at least the plurality of second electrodes,
5. The method of manufacturing an electrode substrate according to claim 4, wherein the insulating film is cured and converted from the amorphous ITO film to the polycrystalline ITO film by a heating step after forming the insulating film. .
前記マスク材の剥離を、前記第２面に形成された前記保護膜の剥離と同時に行うことを特徴とする請求項１から６のいずれか１項に記載の電極基板の製造方法。 The step of patterning the polycrystalline ITO film on the first surface includes the step of patterning a mask material on the polycrystalline ITO film on the first surface, and the polycrystalline ITO film by an etching process through the mask material. And a step of selectively removing
The method for manufacturing an electrode substrate according to claim 1, wherein the mask material is peeled off simultaneously with the peeling of the protective film formed on the second surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006264508A JP2008083497A (en) | 2006-09-28 | 2006-09-28 | Manufacturing method of electrode substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006264508A JP2008083497A (en) | 2006-09-28 | 2006-09-28 | Manufacturing method of electrode substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008083497A true JP2008083497A (en) | 2008-04-10 |
Family
ID=39354424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006264508A Withdrawn JP2008083497A (en) | 2006-09-28 | 2006-09-28 | Manufacturing method of electrode substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008083497A (en) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010287090A (en) * | 2009-06-12 | 2010-12-24 | Toppan Printing Co Ltd | Electrode plate for capacitance type touch panel |
| JP2011028680A (en) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | Input device and display apparatus including the same |
| JP2011053620A (en) * | 2009-09-04 | 2011-03-17 | Dainippon Printing Co Ltd | Substrate for display device and method for manufacturing substrate for display device |
| JP2011100360A (en) * | 2009-11-06 | 2011-05-19 | Nissha Printing Co Ltd | Touch input sheet and manufacturing method therefor |
| JP2011197754A (en) * | 2010-03-17 | 2011-10-06 | Dainippon Printing Co Ltd | Method for manufacturing touch panel sensor |
| JP2011204037A (en) * | 2010-03-26 | 2011-10-13 | Dainippon Printing Co Ltd | Method for manufacturing touch panel sensor integrated color filter |
| CN101639593B (en) * | 2008-07-30 | 2011-11-16 | 比亚迪股份有限公司 | Method for protecting ITO conducting layer in technology for manufacturing touch screen |
| JP2012517063A (en) * | 2009-02-06 | 2012-07-26 | エルジー・ケム・リミテッド | Touch screen and manufacturing method thereof |
| US8637776B2 (en) | 2009-02-06 | 2014-01-28 | Lg Chem, Ltd. | Conductive pattern and manufacturing method thereof |
| WO2014030599A1 (en) * | 2012-08-23 | 2014-02-27 | 旭硝子株式会社 | Sensor-integrated cover glass |
| US8692445B2 (en) | 2009-07-16 | 2014-04-08 | Lg Chem, Ltd. | Electrical conductor and a production method therefor |
| JP2014529376A (en) * | 2012-08-24 | 2014-11-06 | 深▲セン▼欧菲光科技股▲フン▼有限公司Ｓｈｅｎｚｈｅｎ Ｏ−Ｆｉｌｍ Ｔｅｃｈ Ｃｏ．， Ｌｔｄ． | Thin film sensor, capacitive touch panel having the same, manufacturing method thereof and terminal product |
| US9060452B2 (en) | 2009-02-06 | 2015-06-16 | Lg Chem, Ltd. | Method for manufacturing insulated conductive pattern and laminate |
| KR20150067564A (en) * | 2013-12-10 | 2015-06-18 | 엘지디스플레이 주식회사 | Display Panel For Display Device |
| US9189033B2 (en) | 2010-09-29 | 2015-11-17 | Dai Nippon Printing Co., Ltd. | Touchscreen panel sensor film and manufacturing method thereof |
| US9510456B2 (en) | 2012-11-09 | 2016-11-29 | Shenzhen O-Film Tech Co., Ltd. | Transparent conductor and preparation method thereof |
| JP2017033549A (en) * | 2015-07-29 | 2017-02-09 | 株式会社 ハイディープＨｉＤｅｅｐ Ｉｎｃ． | Touch input apparatus including display module in which pressure electrode is formed, and method for forming pressure electrode |
| JP2019071138A (en) * | 2019-02-07 | 2019-05-09 | 株式会社ジャパンディスプレイ | Method of manufacturing touch panel employing electrostatic capacity coupling system |
-
2006
- 2006-09-28 JP JP2006264508A patent/JP2008083497A/en not_active Withdrawn
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101639593B (en) * | 2008-07-30 | 2011-11-16 | 比亚迪股份有限公司 | Method for protecting ITO conducting layer in technology for manufacturing touch screen |
| US8921726B2 (en) | 2009-02-06 | 2014-12-30 | Lg Chem, Ltd. | Touch screen and manufacturing method thereof |
| US9060452B2 (en) | 2009-02-06 | 2015-06-16 | Lg Chem, Ltd. | Method for manufacturing insulated conductive pattern and laminate |
| US9615450B2 (en) | 2009-02-06 | 2017-04-04 | Lg Chem, Ltd. | Conductive pattern and manufacturing method thereof |
| JP2012517063A (en) * | 2009-02-06 | 2012-07-26 | エルジー・ケム・リミテッド | Touch screen and manufacturing method thereof |
| US8637776B2 (en) | 2009-02-06 | 2014-01-28 | Lg Chem, Ltd. | Conductive pattern and manufacturing method thereof |
| US9524043B2 (en) | 2009-02-06 | 2016-12-20 | Lg Chem, Ltd. | Touch screen and manufacturing method thereof |
| JP2010287090A (en) * | 2009-06-12 | 2010-12-24 | Toppan Printing Co Ltd | Electrode plate for capacitance type touch panel |
| US9049788B2 (en) | 2009-07-16 | 2015-06-02 | Lg Chem, Ltd. | Electrical conductor and a production method therefor |
| US8692445B2 (en) | 2009-07-16 | 2014-04-08 | Lg Chem, Ltd. | Electrical conductor and a production method therefor |
| JP2011028680A (en) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | Input device and display apparatus including the same |
| JP2011053620A (en) * | 2009-09-04 | 2011-03-17 | Dainippon Printing Co Ltd | Substrate for display device and method for manufacturing substrate for display device |
| JP2011100360A (en) * | 2009-11-06 | 2011-05-19 | Nissha Printing Co Ltd | Touch input sheet and manufacturing method therefor |
| JP2011197754A (en) * | 2010-03-17 | 2011-10-06 | Dainippon Printing Co Ltd | Method for manufacturing touch panel sensor |
| JP2011204037A (en) * | 2010-03-26 | 2011-10-13 | Dainippon Printing Co Ltd | Method for manufacturing touch panel sensor integrated color filter |
| US9360897B2 (en) | 2010-09-29 | 2016-06-07 | Dai Nippon Printing Co., Ltd | Touchscreen panel sensor film and manufacturing method thereof |
| US9189033B2 (en) | 2010-09-29 | 2015-11-17 | Dai Nippon Printing Co., Ltd. | Touchscreen panel sensor film and manufacturing method thereof |
| JP5861641B2 (en) * | 2010-09-29 | 2016-02-16 | 大日本印刷株式会社 | Touch panel sensor film and manufacturing method thereof |
| WO2014030599A1 (en) * | 2012-08-23 | 2014-02-27 | 旭硝子株式会社 | Sensor-integrated cover glass |
| US9285405B2 (en) | 2012-08-24 | 2016-03-15 | Shenzhen O-Film Tech Co., Ltd. | Thin film sensor, capacitive touch panel having the same and preparation method thereof and terminal product |
| JP2014529376A (en) * | 2012-08-24 | 2014-11-06 | 深▲セン▼欧菲光科技股▲フン▼有限公司Ｓｈｅｎｚｈｅｎ Ｏ−Ｆｉｌｍ Ｔｅｃｈ Ｃｏ．， Ｌｔｄ． | Thin film sensor, capacitive touch panel having the same, manufacturing method thereof and terminal product |
| US9510456B2 (en) | 2012-11-09 | 2016-11-29 | Shenzhen O-Film Tech Co., Ltd. | Transparent conductor and preparation method thereof |
| KR102156057B1 (en) * | 2013-12-10 | 2020-09-15 | 엘지디스플레이 주식회사 | Display Panel For Display Device |
| KR20150067564A (en) * | 2013-12-10 | 2015-06-18 | 엘지디스플레이 주식회사 | Display Panel For Display Device |
| JP2017033549A (en) * | 2015-07-29 | 2017-02-09 | 株式会社 ハイディープＨｉＤｅｅｐ Ｉｎｃ． | Touch input apparatus including display module in which pressure electrode is formed, and method for forming pressure electrode |
| US10168845B2 (en) | 2015-07-29 | 2019-01-01 | Hideep Inc. | Touch input device including display module formed with pressure sensing electrode and pressure sensing electrode forming method |
| JP2019071138A (en) * | 2019-02-07 | 2019-05-09 | 株式会社ジャパンディスプレイ | Method of manufacturing touch panel employing electrostatic capacity coupling system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008083497A (en) | Manufacturing method of electrode substrate | |
| US7279401B2 (en) | Fabricating method for flexible thin film transistor array substrate | |
| JP4994014B2 (en) | Method for manufacturing thin film transistor used in flat panel display | |
| US6909425B2 (en) | Touch panel | |
| CN104617114B (en) | A kind of array base palte and preparation method thereof and display device | |
| JP2008009921A (en) | Input device and its manufacturing method | |
| US20160148954A1 (en) | Manufacturing method of array substrate, array substrate and display device | |
| JP2007334284A (en) | Array substrate for liquid crystal display device and its manufacturing method | |
| JP2012088946A (en) | Method for manufacturing touch panel and decorated cover glass integral type touch panel manufactured by the same method | |
| US20140071553A1 (en) | Color filter substrate, tft array substrate, manufacturing method of the same, and liquid crystal display panel | |
| JP2009047875A (en) | Manufacturing method for liquid crystal display unit | |
| JP2008083495A (en) | Manufacturing method for substrate | |
| JP2009047897A (en) | Method for manufacturing thin panel | |
| CN106033289A (en) | Black-white lattice touch liquid crystal screen and manufacturing method thereof | |
| JP2008026910A (en) | Active matrix type display device | |
| JP2006251229A (en) | Liquid crystal shutter and its manufacturing method | |
| JP2009116190A (en) | Manufacturing method of display panel | |
| KR20170037074A (en) | Display apparatus and method of manufacturing the same | |
| JP2006202961A (en) | Processing method using printing pattern and printing pattern forming apparatus | |
| JPH1195248A (en) | Array substrate for display device and its production | |
| JP2007057905A (en) | Electrode substrate for liquid crystal displays, its manufacturing method, and liquid crystal display | |
| JP2008170840A (en) | Method for manufacturing substrate | |
| JP2008083496A (en) | Method for manufacturing electrode substrate | |
| CN100501950C (en) | Thin film transistor and method for manufacturing the same | |
| JP4550871B2 (en) | Active matrix display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091201 |