JP2008160097A - 静電チャック、静電チャックの製造方法および基板処理装置 - Google Patents

静電チャック、静電チャックの製造方法および基板処理装置 Download PDF

Info

Publication number
JP2008160097A
JP2008160097A JP2007307729A JP2007307729A JP2008160097A JP 2008160097 A JP2008160097 A JP 2008160097A JP 2007307729 A JP2007307729 A JP 2007307729A JP 2007307729 A JP2007307729 A JP 2007307729A JP 2008160097 A JP2008160097 A JP 2008160097A
Authority
JP
Japan
Prior art keywords
electrostatic chuck
film
dielectric substrate
main surface
chuck according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007307729A
Other languages
English (en)
Inventor
Ryoichi Nishimizu
亮市 西水
Hironori Hatono
広典 鳩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Priority to JP2007307729A priority Critical patent/JP2008160097A/ja
Publication of JP2008160097A publication Critical patent/JP2008160097A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Abstract

【課題】本発明は、耐プラズマ性に優れ、かつ、載置面の面内温度の均一性がよい静電チャック、静電チャックの製造方法、および基板処理装置を提供する。
【解決手段】戴置面を有する誘電体基板を備えた静電チャックであって、前記誘電体基板の戴置面側には脆性材料からなる多結晶体膜が形成され、前記多結晶膜における結晶同士の界面にはガラス相からなる粒界層が実質的に存在せず、さらにその一部は前記誘電体基板の表面に食い込むアンカー部を形成しており、前記アンカー部と前記誘電体基板の表面との界面の平均粗さ(Ra)は0.2μm以下であること、を特徴とする静電チャックが提供される。
【選択図】図1

Description

本発明は、静電チャック、静電チャックの製造方法および基板処理装置に関する。
エッチング、CVD (Chemical Vapor Deposition)、スパッタリング、イオン注入、アッシング、露光、検査などを行う基板処理装置において、被処理物である半導体基板やガラス基板などを吸着保持する手段として静電チャックが用いられている。
この基板処理装置の一種にプラズマ処理装置があるが、静電チャックを備えたプラズマ処理装置では、静電チャックの表面がプラズマに曝され表面が損傷したり、プラズマによる侵食によりパーティクルが発生し被処理物の品質に悪影響を与える等のおそれがあった。
そのため、耐プラズマ性に優れるイットリア多結晶体から成る層状構造物を静電チャックに利用する技術が提案されている(特許文献1を参照)。
ここで、被処理物が載置されている載置面は被処理物により覆われているため、通常の処理ではプラズマに曝されることはない。そのため、このように通常の処理でプラズマに曝されない所には特許文献1に開示されている技術が適用されていなかった。
また、載置面を有する部材を酸化イットリウムなどからなる材料で一体的に形成する技術が提案されている(特許文献2を参照)。
しかしながら、載置面を有する部材を酸化イットリウムなどからなる材料で一体的に形成するものとすれば、サイズの大きな粒子が脱粒しパーティクル汚染が生じるおそれがあった。また、厚さを薄くすることが困難なため熱伝達性が悪く被処理物の面内温度の均一性が悪化するおそれもあった。
ここで、被処理物の面内温度の均一性を向上させるために、静電チャックの下部に温度制御部を設ける技術が提案されている(特許文献3を参照)。
この技術では、内部に電極を保持した絶縁体層を温度制御部上に接着するようにしているが、この絶縁体層は2枚のグリーンシートを重ね合わせそれを焼成することで形成させるようにしている。そのため、厚さを薄くすることが難しく熱伝達性を悪化させ、載置面、ひいては被処理物の面内温度の均一性を悪化させるおそれがあった。
特開2005−217349号公報 特開2005−93723号公報 特開2001−338970号公報
本発明は、耐プラズマ性に優れ、かつ、載置面の面内温度の均一性がよい静電チャック、静電チャックの製造方法、および基板処理装置を提供する。
本発明の一態様によれば、戴置面を有する誘電体基板を備えた静電チャックであって、
前記誘電体基板の戴置面側には脆性材料からなる多結晶体膜が形成され、前記多結晶膜における結晶同士の界面にはガラス相からなる粒界層が実質的に存在せず、さらにその一部は前記誘電体基板の表面に食い込むアンカー部を形成しており、前記アンカー部と前記誘電体基板の表面との界面の平均粗さ(Ra)は0.2μm以下であること、を特徴とする静電チャック。
また、本発明の他の一態様によれば、誘電体基板の一方の主面に電極を形成し、前記電極が設けられた主面と対向する主面に脆性材料からなる多結晶体膜を形成し、基台の少なくとも一方の主面に絶縁体膜を形成し、前記電極が設けられた主面と、前記絶縁体膜が設けられた主面と、を接合する静電チャックの製造方法であって、前記多結晶体膜をエアロゾルデポジション法により形成すること、を特徴とする静電チャックの製造方法が提供される。
また、本発明の他の一態様によれば、誘電体基板の一方の主面に電極を形成し、基台の少なくとも一方の主面に絶縁体膜を形成し、前記電極が設けられた主面と、前記絶縁体膜が設けられた主面と、を接合し、前記誘電体基板の前記電極が設けられた主面と対向する主面に脆性材料からなる多結晶体膜を形成する静電チャックの製造方法であって、前記多結晶体膜をエアロゾルデポジション法により形成すること、を特徴とする静電チャックの製造方法が提供される。
また、本発明の他の一態様によれば、上記の静電チャックを備えたこと、を特徴とする基板の処理装置が提供される。
本発明によれば、耐プラズマ性に優れ、かつ、載置面の面内温度の均一性がよい静電チャック、静電チャックの製造方法、および基板処理装置が提供される。
以下、図面を参照しつつ、本発明の実施の形態について説明をする。
図1は、本発明の第1の実施の形態に係る静電チャックを説明するための模式図である。 図1に示すように、静電チャック1には、基台2、誘電体基板3、電極4が設けられている。
基台2の一方の主面(電極4の側の表面)には、無機材料からなる絶縁体膜5が形成されている。また、誘電体基板3の一方の主面(載置面側)には、エアロゾルデポジション法により脆性材料からなる多結晶体膜7が形成され、誘電体基板3の他方の主面には電極4が形成されている。この多結晶体膜7の上面が、半導体ウェーハ等の被処理物の載置面となる。そして、電極4が設けられた主面と、絶縁体膜5が設けられた主面とが絶縁性接着剤で接着される。この絶縁性接着剤が硬化したものが接合層6となる。
電極4と電源10a、電源10bとは、電線9で接続されている。尚、電線9は基台2を貫通するようにして設けられているが、電線9と基台2とは絶縁されている。図1に示したものは、正極、負極の電極を互いに隣接する状態で誘電体基板3に形成したいわゆる双極型静電チャックであるが、これに限定されるわけではなく、1つの電極を誘電体基板3に形成したいわゆる単極型静電チャックであってもよいし、三極、その他多極型であってもよい。また、電極の数や配置も適宜変更することができる。
基台2は、例えば、アルミニウム合金や銅などの熱伝導率の高い金属で構成することができ、その内部には冷却液または加熱液が流れる流路8を設けることができる。尚、流路8は必ずしも必要ではないが、被処理物の温度制御の観点からは設けられていた方が好ましい。また、基台2の一方の主面に形成される絶縁体膜5は、例えば、アルミナ(Al)やイットリア(Y)等の多結晶体で構成することができるが、ハロゲンガスプラズマ環境下で使用されることを考慮すれば、ハロゲンガスプラズマに対する耐性に優れたイットリア(Y)とすることが好ましい。この場合、耐プラズマ性を考慮してイットリア(Y)の含有量を90wt%以上とすることが好ましい。
また、多結晶体にはガラス質からなる粒界層が実質的に存在しないようにすることが好ましい。ガラス質からなる粒界層が実質的に存在しなければ、プラズマ雰囲気に曝されても粒界層を起点とした侵食が進行することがなく、また、それに伴う脱粒をも抑制・低減することができるからである。このような構造の膜は、例えば、エアロゾルデポジション法により形成させることができる。尚、エアロゾルデポジション法については後述する。
ここで、本発明における粒界層とは、界面あるいは焼結体で言う粒界に位置する厚み(通常nm〜数μm)を持つ層をいい、通常は結晶粒内の結晶構造とは異なるアモルファス構造をとり、また場合によっては不純物の偏析を伴う。
絶縁体膜5は、接合層6よりも熱伝導率が大きいことが好ましく、また、熱伝導率を2W/mK以上にすることが好ましい。このようにすれば、接合層単独の場合よりも熱伝達性が良好となり、被処理物の温度制御性と面内温度の均一性が一層向上するからである。
具体的には、前述したアルミナ(Al)やイットリア(Y)等の脆性材料からなる多結晶体を用いることが好ましい。
また、絶縁体膜5には、電気絶縁の信頼性と熱伝達性が求められるが、これを両立させる為には、緻密な薄膜でかつ絶縁耐圧が高いことが必要となる。そのため、絶縁体膜5はエアロゾルデポジション法または溶射法により形成させることが好ましい。具体的には、溶射法を用いた場合は、絶縁耐圧を考慮して300μm以上600μm以下の膜を形成するようにすることが好ましい。溶射法を例示するものとすれば、フレーム溶射法、大気プラズマ溶射法、減圧プラズマ溶射法、アーク溶射法などを挙げることができるが、これらに限定されるわけではない。尚、これらの溶射法は公知の技術を適用できるのでその説明は省略する。
この際、エアロゾルデポジション法を用いて絶縁体膜5を形成させるものとすれば、より緻密で薄く、かつ絶縁耐圧も高い膜を得ることができるので、被処理物の温度制御性と面内温度の均一性を一層向上させることができる。具体的には、エアロゾルデポジション法により絶縁体膜5を形成すれば、非常に緻密な膜とすることができるので、膜の体積抵抗率を1014Ωcm以上とすることができる。そのため、同じ絶縁耐圧値の膜でも、膜の厚さを溶射法によるものより薄くすることができるので、熱伝達性を一層向上させることができる。このとき、電気絶縁の信頼性と熱伝達性を考慮して10μm以上100μm以下の膜とすることが好ましい。
接合層6としては熱伝導率が高いものを選択することが好ましい。具体的には、熱伝導率が1W/mK以上のものが好ましく、1.6W/mK以上とすればより好ましい。このような熱伝導率は、例えば、シリコーン樹脂等にアルミナや窒化アルミニウムをフィラーとして添加することで得ることができ、添加の割合で熱伝導率を調整することもできる。
接合層6の厚みは、熱伝達性を考慮すればできるだけ薄い方が望ましい。一方、基台2と誘電体基板3との間における熱膨張率の差に起因する熱せん断応力により、接合層6が剥離することなどを考慮すれば、接合層6の厚みはできるだけ厚い方が好ましい。そのため、接合層6の厚みはこれらを考慮して0.1mm以上、0.3mm以下とすることが好ましい。
誘電体基板3としては、静電チャックに求められる様々な要求により種々の材料を用いることができるが、熱伝導率、電気絶縁の信頼性を考慮すると、セラミック焼結体を用いることが好ましい。セラミック焼結体の具体例を例示すれば、アルミナ、イットリア、窒化アルミニウム、炭化珪素などを挙げることができる。このとき、ハロゲンガスプラズマ環境下で使用されることを考慮すれば、ハロゲンガスプラズマに対する耐性に優れているイットリア(Y)とすることがより好ましく、イットリア(Y)の含有量を90wt%以上とすることがより好ましい。この誘電体基板3の材料の体積抵抗率を、使用温度領域で1014Ωcm以上とすればクーロン型静電チャックとすることができ、10〜1011Ωcmとすればジョンセン−ラーベック型静電チャックとすることができる。尚、体積抵抗率は任意に選択が可能ではあるが、体積抵抗率を1014Ωcmとすれば、高いクーロン力が発生し、仮に後述するエアロゾルデポジション法により誘電体基板3上に形成された多結晶体膜7の一部に欠陥が発生した場合であっても、吸着特性に大きな支障が生じることはない。
また、誘電体基板3は、平均粒子径が2μm以下のセラミック焼結体とすることが好ましい。後述の図6で説明をするように、平均粒子径が2μm以下のセラミック焼結体を用いれば、多結晶体膜7の一部が仮に侵食されることがあっても、誘電体基板3自体の耐プラズマ性が高く、また、大きなサイズの脱粒が起きることをも抑制することができるからである。
ここで、後述するエアロゾルデポジション法を用いてセラミックス焼結体(誘電体基板3)上に成膜をする場合、エアロゾルデポジション法固有の特徴として、セラミックス焼結体のポア(開気孔)の有無に関わらずフラットな成膜が行われるため、絶縁破壊の起点となり得るポア(開気孔)がエアロゾルデポジション法による膜とセラミックス焼結体との界面に残存してしまうことがある。
クーロン型静電チャックの場合、実用的な電圧範囲(±1000V〜±5000V好ましくは、±2000V〜±5000V)で使用するためには、吸着力を確保するために誘電体基板3の厚みを0.5mm以下にすることが好ましい。また、製作の容易さを考慮すれば誘電体基板3の厚みは0.2mm以上(より好ましくは0.3mm以上)とすることが好ましい。
ジョンセン−ラーベック型静電チャックの場合、実用的な電圧範囲(±500V〜±2000V)で使用するためには、誘電体基板3の厚みを1.5mm以下にすることが好ましい。また、製作の容易さを考慮すれば誘電体基板3の厚みは0.2mm以上(より好ましくは0.3mm以上)とすることが好ましい。
尚、誘電体基板3と接合層6と絶縁体膜5とのトータル厚みは、0.5mm以上2.0mm以下であることが好ましい。このような厚みにすることで、被処理物と電極間の電気絶縁性および電極と基台間の電気絶縁性が確保でき、また、被処理物から基台ヘの熱伝達性が良好な静電チャックを得ることができる。さらに、誘電体からなる被処理物と基台間のインピーダンスを抑えるため、トータルの厚みを1.5mm以下にすることがより好ましい。
電極4の材料としては、酸化チタン、チタンの単体あるいはチタンと酸化チタンの混合体、窒化チタン、炭化チタン、タングステン、金、銀、銅、アルミニウム、クロム、ニッケル、金−白金などを例示することができる。
多結晶体膜7の材料としては、アルミナやイットリア等の多結晶体材料を例示することができるが、ハロゲンガスプラズマに対する耐性に優れるイットリアを用いることが好ましく、その含有量を90wt%以上とすることがより好ましい。
また、多結晶体膜7にはガラス質からなる粒界層が実質的に存在しないようにすることが好ましい。ガラス質からなる粒界層が実質的に存在しなければ、プラズマ雰囲気に曝されても粒界層を起点とした侵食が進行することがなく、また、それに伴う脱粒をも抑制・低減することができるからである。そして、表面の凹凸がプラズマによる侵食の起点となり得るため、表面粗さをRa0.05μm以下とすることが好ましく、さらに、Ra0.03μm以下とすればより好ましい。このような構造の膜は、例えば、エアロゾルデポジション法により形成させることができる。尚、エアロゾルデポジション法については後述する。
次に、本実施の形態に係る静電チャックの作用について説明をする。
静電チャック1の多結晶体膜7の上面に、被処理物(例えば、半導体ウェーハ等)を載置し、電源10a、電源10bにより電圧を電極4に印加する。このとき、クーロン型静電チャックでは、被処理物と電極4にそれぞれ異なる極性の電荷が発生し、この電荷間に働くクーロン力によって被処理物が吸着固定される。一方、ジョンセン−ラーベック型静電チャックでは、被処理物と静電チャック1の表面にそれぞれ異なる極性の電荷が発生し、この電荷間に働くジョンセン−ラーベック力によって被処理物が吸着固定される。
被処理物の処理においては、静電チャック1を介して被処理物の温度制御が行われる場合がある。本実施の形態に係る静電チャック1では、流路8に冷却液や加熱液を流すことで被処理物の温度制御を行うことができる。この際、前述したようにエアロゾルデポジション法により絶縁体膜5、多結晶体膜7を形成させるものとすれば、緻密でかつ非常に薄い膜とすることができるので、被処理物の温度制御性と面内温度の均一性を一層向上させた処理をすることができる。尚、説明の便宜上、冷却液や加熱液を流し温度制御を行う場合を説明したが、ヒータなどの他の温度制御手段を設けるようにしてもよい。その場合であっても、絶縁体膜5、多結晶体膜7は緻密でかつ非常に薄い膜とすることができるので、被処理物の温度制御性と面内温度の均一性を一層向上させた処理をすることができる。
次に、本実施の形態に係る静電チャックの製造方法について説明をする。
図2は、静電チャックの製造方法を説明するためのフローチャートである。
まず、誘電体基板3の形成方法を説明する。
静電チャック1がクーロン型静電チャックの場合においては、例えば、まず、原料として酸化イットリウム(Y)粉末と酸化ホウ素(B)粉末とを用い、酸化イットリウム(Y)粉末に、酸化ホウ素(B)粉末を0.02wt%以上、10wt%以下の割合で添加し、この混合粉末を成形した後、1300℃以上、1600℃以下、望ましくは1400℃以上、1500℃以下で焼成する。
次に、HIP処理(熱間等方圧加圧)を行う。HIP処理の条件はArガス1000気圧以上とし、温度は1200℃以上、1500℃以下とする。このような条件によれば、相対密度が99%以上と極めて緻密で、20±3℃のときに体積抵抗率が1014Ωcm以上の誘電体基板3が得られる(ステップ1a)。
また、静電チャック1がジョンセン−ラーベック型静電チャックの場合においては、例えば、まず、原料として平均粒子径0.1μm、純度99.99%以上のアルミナ原料粉末を用い、これに0.2wt%を超え、0.6wt%以下の酸化チタン(TiO)を混合粉砕し、アクリル系バインダーを添加、調整後スプレードライヤーで造粒し、顆粒粉を製造する。
次に、CIP(ラバープレス)またはメカプレス成形後、所定の形状に加工し、1150℃〜1350℃の還元雰囲気下で焼成する。その後、HIP処理(熱間等方圧加圧)を行う。HIP処理の条件はArガス1000気圧以上とし、温度は焼成温度と同じ1150℃〜1350℃とする。このような条件によれば、相対密度が99%以上と極めて緻密で、構成粒子の平均粒子径が2μm以下、20±3℃のときに体積抵抗率が10〜1011Ωcm以上、熱伝導率が30W/mK以上の誘電体基板3が得られる(ステップ1b)。
尚、ここにいう平均粒子径とは、以下のプラニメトリック法で求められた粒子径である。まず、走査型電子顕微鏡 (SEM;scanning electron microscope) で誘電体基板3の写真を撮り、この写真上に面積がAの既知の円を描き、円内の粒子数ncと円周にかかった
粒子数niから下記の(1)式によって単位面積当たりの粒子数NGを求める。
Figure 2008160097


ここで示すmは写真の倍率である。1/ NGが1個の粒子の占める面積であるから、平均粒子径は円相当径の下記の(2)式により求めることができる。
Figure 2008160097

次に、誘電体基板3の一方の主面を研削加工した後に、CVD(Chemical Vapor Deposition)法やPVD(Physical Vapor Deposition)法などにより前述の炭化チタンやチタンなどからなる導電膜を形成し、この形成した膜をサンドブラスト法やエッチング法により所定の形状に成形し、所望の形状の電極4を形成する(ステップS2)。尚、電極4には電線9が適宜配線される。
次に、誘電体基板3の電極が設けられた主面と対向する主面にエアロゾルデポジション法を用いて多結晶体膜7を形成する(ステップS3)。尚、後述の図11で説明をする突起部32をさらに形成するようにしてもよい。
一方、切削加工などにより流路8を備えた基台2を作成し、エアロゾルデポジション法を用いて基台2の一方の主面に絶縁体膜5を形成する(ステップS4)。尚、エアロゾルデポジション法を用いて基台2の全面に絶縁体膜5を形成するようにすることもできる。
次に、図4に示すように、誘電体基板3の電極4が設けられた主面と、基台2の絶縁体膜5が設けられた主面と、を絶縁性接着剤を用いて接合する(ステップS5)。この際、電極4と電源10a、電源10bとが、電線9で接続できるように、基台2を貫通するようにして電線9を通しておく。絶縁性接着剤が硬化したものが接合層6となる。
図3は、静電チャックの製造方法の他の具体例を説明するためのフローチャートである。 図2で説明をしたものとは、多結晶体膜7の形成手順が異なる。すなわち、基台2と誘電体基板3の接合後に、エアロゾルデポジション法により誘電体基板3の上面(電極が設けられた主面と対向する主面)に多結晶体膜7を形成するようにする。尚、後述の図11で説明をする突起部32をさらに形成するようにしてもよい。その他の手順や内容は、図2で説明をしたものと同様のため説明は省略する。
ここで、エアロゾルデポジション法による多結晶体膜7、絶縁体膜5の形成を説明する。
図5は、エアロゾルデポジション法を実施することのできる処理装置の模式構成図である。
図5に示すように、処理装置70には、形成室75が設けられている。形成室75の内部には、ノズル76とX−Yステージ77が設けられ、ノズル76から噴射されるエアゾルが、X−Yステージ77に載置、保持されている誘電体基板3または基台2の被処理面に当たるようになっている。ノズル76の一端(供給口)にはエアロゾル搬送管74の一端が接続され、エアロゾル搬送管74の他端はエアロゾル発生器73に接続されている。また、エアロゾル発生器73とガスボンベ71とがガス配管72を介して接続されている。そして、形成室75には真空ポンプ79が接続されている。ここで、ノズル76の開口寸法を例示するものとすれば、縦0.4〜1mm程度、横10〜20mm程度とすることができる。また、エアロゾル発生器73に収納されている原料の微粒子(例えば、セラミック微粒子)の平均粒径は0.1〜5μm程度とすることができる。
次に、処理装置70を用いた処理(エアロゾルデポジション法)について説明をする。
まず、真空ポンプ79を稼動させて、形成室75の内部を数Pa〜数kPa程度とし、これを維持するようにする。
次に、ガスボンベ71を開栓し、流量3〜20L/min程度の窒素ガスまたはヘリウムガスなどを、ガス配管72を介してエアロゾル発生器73に導入する。導入された窒素ガスまたはヘリウムガスなどと、予め収納されていた原料の微粒子(例えば、イットリア微粒子)とでエアロゾルが発生する。
発生したエアロゾルは、エアロゾル搬送管74を介してノズル76へと送られ、ノズル76の開口部より誘電体基板3または基台2の被処理面に向けて高速で噴射される。このとき、原料の微粒子(例えば、イットリア微粒子)が誘電体基板3または基台2の被処理面に衝突し、微細断片粒子に破砕されるなどした後、瞬時に再結合して微細な結晶子の接合物として誘電体基板3または基台2の被処理面に多結晶体膜7または絶縁体膜5を形成する。
このようにして形成された多結晶体膜7または絶縁体膜5は、その平均結晶子径が原料の微粒子のそれに比べて極めて小さく、その径を5nm程度とすることも可能である。ここで、パーティクルとして通常問題とされるものの粒子径は0.3μm程度のため、結晶子が脱粒するようなことがあっても、半導体装置や液晶表示装置などの精密電子部品の品質に影響を与えるようなことはない。尚、半導体装置や液晶表示装置などの精密電子部品の微細化の程度に応じて平均結晶粒子径を選択することもできる。例えば、半導体装置の配線パターン幅がデザインルールで90nmの場合は平均結晶子径を70nm未満とし、配線パターン幅がデザインルールで65nmの場合は平均結晶粒子径を50nm未満とし、配線パターン幅がデザインルールで45nmの場合は平均結晶粒子径を30nm未満とし、配線パターン幅がデザインルールで32nmの場合は平均結晶粒子径を20nm未満とすることができる。
また、その結晶は実質的に結晶配向性がない場合が多く、脆性材料の結晶同士の界面にはガラス相からなる粒界層が実質的に存在しないので、プラズマ雰囲気に曝されても粒界層を起点とした侵食が進行することがなく、それに伴う脱粒をも抑制・低減することができる。
また、後述の図6で説明をするように、誘電体基板3に平均粒子径が2μm以下のセラミック焼結体を用いれば、長期的にプラズマに曝される事で、多結晶体膜7の一部が仮に侵食されることがあっても、誘電体基板3自体の耐プラズマ性が高く、また、大きなサイズの脱粒が起きることを抑制することもできるので、パーティクル汚染の低減と、静電チャックとしての安定的な耐プラズマ性や吸着脱離特性を維持することができる。
また、多結晶体膜7または絶縁体膜5の一部は基材表面に食い込むアンカー部となっているため、剥離しにくい強固な膜とすることができる。
また、イットリア微粒子を用いて多結晶体膜7または絶縁体膜5を形成するようにすれば、前述の効果とあいまってハロゲンガスプラズマに対する耐性を大幅に向上させることができる。
また、このようにして形成した膜は、緻密でありその厚さを極めて薄くしても電気絶縁の信頼性や耐プラズマ性を低下させることがない。そのため、絶縁体膜5の厚さを極めて薄くすることができるので、熱伝達性が向上し、被処理物の温度制御性と面内温度の均一性を大幅に向上させることができる。
次に、エアロゾルデポジション法により形成した膜の平均結晶子径の測定について説明をする。
前述の処理装置70を用いてイットリア多結晶体とアルミナ多結晶体の試料を作成した。具体的には、イットリア微粒子の平均粒径を0.4μmとし、搬送ガスである高純度窒素ガスを流量7L/minで導入し、アルミニウム基板上に形成高さ40μm、形成面積20mm×20mmのイットリア多結晶体からなるイットリア膜(層状構造物)を形成した。同様にして、アルミナ微粒子の平均粒径を0.2μmとし、搬送ガスである高純度窒素ガスを流量7L/minで導入し、アルミニウム基板上に形成高さ40μm、形成面積20mm×20mmのアルミナ多結晶体からなるアルミナ膜(層状構造物)を形成した。
このようにして形成したイットリア膜及びアルミナ膜の平均結晶子径を、X線回折(マックスサイエンス製/MXP−18、XPRESS)を用いて、Scherrer法により測定・算出した。
その結果を表1に示す。表1から分かるように、エアロゾルデポジション法により形成したイットリア膜の平均結晶子径は19.2nm、アルミナ膜の平均結晶子径も16.0nmと非常に小さな結晶から構成されていることが確認できた。
Figure 2008160097

次に、エアロゾルデポジション法により形成した膜の耐プラズマ性の評価について説明をする。
前述の処理装置70を用いてイットリア多結晶体の試料を作成した。具体的には、イットリア微粒子の平均粒径を0.4μmとし、搬送ガスである高純度窒素ガスを流量7L/minで導入し、石英基板上に形成高さ5μm、形成面積20mm×20mmのイットリア多結晶体からなるイットリア膜(層状構造物)を形成した。
耐プラズマ性を評価する為に、石英基板上に形成したイットリア多結晶体(A)、平均粒子径5〜50μmのアルミナ誘電体基板(B)、平均粒子径が2μm以下のアルミナ誘電体基板(C)の各試料を用意し、RIE型エッチャー装置(日電アネルバ社製/DEA−506)においてを、反応ガスとしてCFとO(混合比率CF(40sccm)+O(10sccm))を用い、真空度:3〜8Pa、マイクロ波出力を1KW(0.55W / cm)、周波数:13.56MHz、照射時間を3、5、6、8時間として、各試料をプラズマ雰囲気に曝した。
試料をプラズマ雰囲気に曝した後、表面粗さ形状測定器(東京精密社製/SURFCOM 130A)を用いて試料表面の表面粗さ(Ra)を評価した。その結果を図6に示す。
尚、評価はJIS規格(JIS B0601:2001)に基づいて行った。
図6は、プラズマ照射時間と表面粗さの関係を説明するためのグラフ図である。
図6から分かるように、平均粒子径が5〜50μmのアルミナ誘電体基板(B)の表面粗さは、プラズマ照射前が0.2μmであったが、5時間のプラズマ照射後は0.55μmと約2.5倍の悪化をみた。尚、平均粒子径が5〜50μmのアルミナ誘電体基板は、プラズマ処理装置に備えられる静電チャックなどの部材として一般的に使用されているものである。
また、平均粒子径2μm以下のアルミナ誘電体基板(C)の表面粗さは、プラズマ照射前が0.02μmと表面状態が良好であったが、5時間の照射後に0.06μmと約3倍の悪化をみた。ただし、一般的に使用されている平均粒子径が5〜50μmのアルミナ誘電体基板(B)よりは、耐プラズマ性が高く、また、粒子径のサイズも小さいので、大きなサイズの脱粒が起きることを抑制することができる。そのため、パーティクル汚染の低減と、安定的な耐プラズマ性や吸着脱離特性を維持することができる。
しかしながら、エアロゾルデポジション法により形成した膜であるイットリア多結晶体(A)は、6時間のプラズマ照射前後でも0.02μmから0.027μmとほとんど変化が無く、ハロゲンガスプラズマに対する耐性がさらに優れていることが確認できた。また、前述したように、粒子径のサイズが極めて小さいため、仮に脱粒が起きてもパーティクル汚染が問題となるようなこともない。
次に、耐プラズマ性の評価としてプラズマ照射前後の表面状態を観察した。
試料としては、前述の石英基板上に形成したイットリア多結晶体(A)、高純度アルミナ焼結体、イットリア焼結体(HIP処理品)を用いた。そして、これらの試料を同時にハロゲンガスプラズマ環境下に曝し、プラズマ照射前後の表面状態を走査型電子顕微鏡(日立製作所製/S−4100)で観察した。その観察結果を図7〜図9に示す。
図7は、プラズマ照射前後のイットリア多結晶体(A)の表面状態を表す顕微鏡写真である。図7(a)はプラズマ照射前、図7(b)はプラズマ照射後の表面状態を表す顕微鏡写真である。
図8は、プラズマ照射前後の高純度アルミナ焼結体の表面状態を表す顕微鏡写真である。図8(a)はプラズマ照射前、図8(b)はプラズマ照射後の表面状態を表す顕微鏡写真である。
図9は、プラズマ照射前後のイットリア焼結体(HIP処理品)の表面状態を表す顕微鏡写真である。図9(a)はプラズマ照射前、図9(b)はプラズマ照射後の表面状態を表す顕微鏡写真である。
プラズマ照射前においては、図7(a)、図8(a)、図9(a)から分かるように、高純度アルミナ焼結体やイットリア焼結体(HIP処理品)の表面には数μmのポアが観察されるが、エアロゾルデポジション法により形成したイットリア多結晶体(A)の表面にはこのようなポアは観察されない。これは、エアロゾルデポジション法により形成した膜の表面が平滑であることを示し、この平滑さがプラズマ照射による侵食と脱粒の抑制・低減に寄与することをも意味する。また、形成された膜が緻密であることをも示している。
プラズマ照射後においては、図7(b)、図8(b)、図9(b)から分かるように、高純度アルミナ焼結体やイットリア焼結体(HIP処理品)の表面には、プラズマ照射前より大きさが大きく、また数も多いポアが観察される。これは、プラズマ照射により表面の侵食と脱粒が起こったことを意味している。これに比べ、エアロゾルデポジション法により形成したイットリア多結晶体(A)の表面は、プラズマ照射後もほとんど変わらずポアも観察されない。
次に、エアロゾルデポジション法により形成した膜の結晶構造を観察した。
まず、前述の処理装置70を用いてアルミナ多結晶体の試料を作成した。具体的には、アルミナ微粒子の平均粒径を0.2μmとし、搬送ガスである高純度窒素ガスを流量7L/minで導入し、アルミニウム基板上に形成高さ40μm、形成面積20mm×20mmのアルミナ多結晶体からなるアルミナ膜(層状構造物)を形成した。
次に、この試料の膜の断面の結晶構造観察を透過型電子顕微鏡(日立製作所製/H−9000UHR)により行った。その観察結果を図10に示す。
図10は、エアロゾルデポジション法により形成したアルミナ多結晶体膜断面の顕微鏡写真である。
図10から分かるように、エアロゾルデポジション法により形成したアルミナ多結晶体では、結晶同士の界面にガラス相からなる粒界層が実質的に存在せず、数nm〜数十nmの結晶子からなる構造となっていることが確認できた。尚、説明の便宜上、アルミナ多結晶体で説明をしたが、エアロゾルデポジション法により形成した他の膜(例えば、イットリア多結晶体)でも同様のことがいえる。
このように、結晶同士の界面にガラス相からなる粒界層が実質的に存在しなければ、プラズマ雰囲気に曝されても粒界層を起点とした侵食が進行することがなく、それに伴う脱粒も抑制・低減することができる。
図11は、本発明の第2の実施の形態に係る静電チャックを説明するための模式図である。
図1で説明をしたものと同様の部分には同じ符号を付し説明は省略する。
図11に示すように、静電チャック30には誘電体基板3が設けられ、一方の主面(載置面側)にはエアロゾルデポジション法により脆性材料からなる多結晶体膜7が形成されている。そして、さらに多結晶体膜7の上面(載置面側)にはエアロゾルデポジション法により脆性材料からなる突起部32が形成されている。この突起部32の上面が、半導体ウェーハ等の被処理物の載置面となる。
また、静電チャック30の中心を貫通するように貫通孔31が設けられている。貫通孔31の一端は多結晶体膜7の上面に開口し、他端は図示しない圧力制御手段や流量制御手段を介して、これも図示しないガス供給手段と接続されている。図示しないガス供給手段はヘリウムガスまたはアルゴンガスなどを供給するためのものであり、突起部32により形成される溝部32aが供給されたガスの通路となる。溝部32a同士はそれぞれ連通し、供給されたガスが全体にいきわたるようになっている。
図示しないガス供給手段から供給されたガス(例えば、ヘリウムガス)は、図示しない圧力制御手段や流量制御手段により圧力や流量が調整された後、貫通孔31を通って溝部32aに導入される。導入されたガスは溝部32aを通り、多結晶体膜7の上面全体にいきわたる。そして、導入されたガスは突起部32と被処理物との間にも導かれ、互いの熱伝導率を著しく高めることから、基台2の温度を被処理物に効果的に伝えることができる。
本実施の形態に係る静電チャック30では、前述したように絶縁体膜5や多結晶体膜7の厚さが極めて薄い、そのため熱伝達性がさらに向上し、被処理物の温度制御性と面内温度の均一性を大幅に向上させることができる。
図12は、本発明の実施の形態に係る静電チャックを備えた基板処理装置を説明するための模式図である。
基板処理装置100は、処理容器101、上部電極110、本発明にかかる静電チャック1を備えている。処理容器101の天井には処理ガスを内部に導入するための処理ガス導入口102が設けられ、その底板には内部を減圧排気するための排気口103が設けられている。また、上部電極110、静電チャック1には高周波電源104が接続され、上部電極110と静電チャック1より構成される一対の電極が、互いに所定の間隔を隔てて平行に対峙するようになっている。このように構成される基板処理装置100において、上部電極110と静電チャック1に高周波電圧が印加されると、高周波放電が起こり処理容器101内に導入された処理ガスがプラズマにより励起、活性化されて、被処理物Wが処理されることになる。尚、被処理物Wとしては半導体基板(ウェーハ)を例示することができるが、これに限定されるわけではなく、例えば、液晶表示装置に用いられるガラス基板等であってもよい。
基板処理装置100のような構成の装置は、一般に平行平板型RIE(Reactive Ion Etching)装置と呼ばれるが、本発明にかかる静電チャックはこの装置への適用に限定されるわけではない。例えば、ECR(Electron Cyclotron Resonance) エッチング装置、誘電結合プラズマ処理装置、ヘリコン波プラズマ処理装置、プラズマ分離型プラズマ処理装置、表面波プラズマ処理装置、プラズマCVD(Chemical Vapor Deposition )装置などのいわゆる減圧処理装置に広く適応することができるし、露光装置や検査装置のように大気圧下で処理や検査が行われる基板処理装置に広く適用することもできる。ただし、本発明にかかる静電チャックの有する高い耐プラズマ性を考慮するとプラズマ処理装置に適用させることが好ましい。尚、これらの装置の構成の内、本発明にかかる静電チャック以外の部分には公知の構成を適用することができるので、その説明は省略する。
以上、具体例を参照しつつ、本発明の実施の形態について説明をした。しかし、本発明はこれらの具体例に限定されるものではない。
前述の具体例に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。
例えば、説明の便宜上、クーロン型静電チャックとジョンセン−ラーベック型静電チャックを説明したが、吸着面上に不均一電界を形成させることにより絶縁体である被処理物の一部を分極させ、そのとき発生する電界強度の強い方向へ引き寄せられる力(グラジエント力)を利用する静電チャックであってもよい。
また、静電チャックや基板処理装置などの各要素の形状、寸法、材質、成分比、配置なども、例示したものに限定されるわけではなく、適宜変更を加えたものも本発明の特徴を備えている限り本発明の範囲に包含される。
また、前述した各具体例が備える各要素は、可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
本発明者は検討の結果、誘電体基板3の主面のうち、後述するエアロゾルデポジション法により多結晶体膜7が形成される側の面の表面粗さをRa0.1μm以下とすれば、多結晶体膜7の形成が良好に行え、かつポア(開気孔)の残存を抑制することができるとの知見を得た。さらには表面粗さをRa0.03μm以下とすることで多結晶体膜7の密着力が向上し、誘電体基板3の主面の境界(端部)まで多結晶体膜7を形成させた場合にその剥離を十分に抑えるができることを確認した。表面粗さがRa0.1μmを越える場合は、多結晶体膜7の剥離原因となったり、表面に誘電体基板3由来のポアが散在する状態であった。また表面粗さRa0.1μm以下の誘電体基板上3にエアロゾルデポジション法により多結晶体膜7を形成させた場合、これらの界面の表面粗さ(凹凸)はこの方法独特のアンカー形成により大きくなることがわかっているが、このとき、多結晶体膜7を溶解させて誘電体基板3をむき出しにしてその表面粗さを測定した結果Ra0.2μm以下の値を示した。あわせてこの多結晶体膜の剥離強度は十分実用的であることがわかった。
(実施例1)
誘電体基板の表面粗さと製膜性の関係について調査した。基材表面の表面粗さRa(算術平均粗さ)、Rz(最大高さ粗さ)および基板表面と膜の界面(アンカー部)の表面粗さRa、Rzは触針式の表面粗さ形状測定機(SURFCOM 130A/東京精密製)を用いて5点以上測定し、その平均値を算出した。測定時の評価長さ、カットオフ値はJIS規格に準じた。
また、以下の(表2)は、初期(イットリア膜形成前)の基板の表面粗さと製膜性との関係を示す表である。尚、(表2)において、○は製膜性良好、△は製膜はされたが膜特性が劣、×は製膜できなかった。ことを表す。この(表2)から、基板の表面粗さによって製膜性が異なることが分かる。
Figure 2008160097
(実施例2)
誘電体基板と多結晶体膜との界面の表面粗さについて調査した。表3はアルミナ焼結体の基板の初期(イットリア膜形成前)の表面粗さ(Ra)、(Rz)とイットリア膜形成後にイットリア膜を溶解させて除去し、基板と膜の界面(アンカー部)の表面粗さ(Ra)、(Rz)を測った結果を示す表である。
測定は東京精密社製の表面形状測定機(Surfcom 130A)を用いて評価長さ
0.4mm、基準長さ0.08mmの条件下で6点測定した。この基板に対し、エアロゾ
ルデポジション法を用いて、酸化イットリウム膜を膜厚4μmで形成した。その後、酸化
イットリウム膜を選択的に酸水溶液で除去し、酸化イットリウム膜とアルミナの界面(ア
ンカー部)を露出させ、この表面粗さを上述と同条件で6点測定した。
Figure 2008160097
本発明の第1の実施の形態に係る静電チャックを説明するための模式図である。 静電チャックの製造方法を説明するためのフローチャートである。 静電チャックの製造方法の他の具体例を説明するためのフローチャートである。 基台と誘電体基板の接合を説明するための模式図である。 エアロゾルデポジション法を実施することのできる処理装置の模式構成図である。 プラズマ照射時間と表面粗さの関係を説明するためのグラフ図である。 プラズマ照射前後のイットリア多結晶体の表面状態を表す顕微鏡写真である。 プラズマ照射前後の高純度アルミナ焼結体の表面状態を表す顕微鏡写真である。 プラズマ照射前後のイットリア焼結体(HIP処理品)の表面状態を表す顕微鏡写真である。 エアロゾルデポジション法により形成したアルミナ多結晶体膜断面の顕微鏡写真である。 本発明の第2の実施の形態に係る静電チャックを説明するための模式図である。 本発明の実施の形態に係る静電チャックを備えた基板処理装置を説明するための模式図である。
符号の説明
1 静電チャック、 2 基台、 3 誘電体基板、 4 電極、 5 絶縁体膜、 6 接
合層、 7 多結晶体膜、 8 流路、 9 電線、 10a、10b 電源、 30 静電チ
ャック、 31 貫通孔、 32 突起部、 32a 溝部、 70 処理装置、 71 ガスボン
ベ、 72 ガス配管、 73 エアロゾル発生器、 74 エアロゾル搬送管、 75 形成室
、 76 ノズル、 77 ステージ、 79 真空ポンプ、100 基板処理装置、1000
ガス、101 処理容器、102 処理ガス導入口、103 排気口、104 高周波電源、
110 上部電極

Claims (20)

  1. 戴置面を有する誘電体基板を備えた静電チャックであって、
    前記誘電体基板の戴置面側には脆性材料からなる多結晶体膜が形成され、前記多結晶膜における結晶同士の界面にはガラス相からなる粒界層が実質的に存在せず、さらにその一部は前記誘電体基板の表面に食い込むアンカー部を形成しており、前記アンカー部と前記誘電体基板の表面との界面の平均粗さ(Ra)は0.2μm以下であること、を特徴とする静電チャック。
  2. 戴置面を有する誘電体基板を備えた静電チャックであって、
    平均粗さ(Ra)が0.1μm以下である前記誘電体基板の戴置面側の表面に脆性材料からなる多結晶体膜が形成され、前記多結晶膜における結晶同士の界面にはガラス相からなる粒界層が実質的に存在しないこと、を特徴とする静電チャック。
  3. 前記多結晶体膜は、エアロゾルデポジション法により形成されること、を特徴とする請求項1または2に記載の静電チャック。
  4. 前記多結晶体膜の表面には突起部が設けられ、前記突起部における結晶同士の界面にはガラス相からなる粒界層が実質的に存在しないこと、を特徴とする請求項1〜3のいずれか1つに記載の静電チャック。
  5. 前記突起部は、エアロゾルデポジション法により形成されること、を特徴とする請求項4に記載の静電チャック。
  6. 前記突起部は、イットリア(Y)を含有すること、を特徴とする請求項4または5に記載の静電チャック。
  7. 前記誘電体基板の前記載置面に対向する主面に形成された電極と、
    少なくとも一方の主面に絶縁体膜が形成された基台と、
    前記電極が形成された主面と前記絶縁体膜が形成された主面との間に設けられた接合層と、
    をさらに備え、
    前記絶縁体膜は、脆性材料からなる多結晶体であること、を特徴とする請求項1〜6のいずれか1つに記載の静電チャック。
  8. 前記絶縁体膜は、溶射法により形成されたこと、を特徴とする請求項7記載の静電チャック。
  9. 前記絶縁体膜には、ガラス相からなる粒界層が実質的に存在しないこと、を特徴とする請求項8記載の静電チャック。
  10. 前記絶縁体膜は、エアロゾルデポジション法により形成されたこと、を特徴とする請求項9記載の静電チャック。
  11. 前記基台は、流体の流路が設けられてなること、を特徴とする請求項7〜10のいずれか1つに記載の静電チャック。
  12. 前記絶縁体膜は、イットリア(Y)を含有すること、を特徴とする請求項7〜11のいずれか1つに記載の静電チャック。
  13. 前記多結晶体膜は、イットリア(Y)を含有すること、を特徴とする請求項1〜12のいずれか1つに記載の静電チャック。
  14. 前記誘電体基板は、平均粒子径が2μm以下のセラミック焼結体からなること、を特徴とする請求項1〜13のいずれか1つに記載の静電チャック。
  15. 誘電体基板の一方の主面に電極を形成し、
    前記電極が設けられた主面と対向する主面に脆性材料からなる多結晶体膜を形成し、
    基台の少なくとも一方の主面に絶縁体膜を形成し、
    前記電極が設けられた主面と、前記絶縁体膜が設けられた主面と、を接合する静電チャックの製造方法であって、
    前記多結晶体膜をエアロゾルデポジション法により形成すること、を特徴とする静電チャックの製造方法。
  16. 誘電体基板の一方の主面に電極を形成し、
    基台の少なくとも一方の主面に絶縁体膜を形成し、
    前記電極が設けられた主面と、前記絶縁体膜が設けられた主面と、を接合し、
    前記誘電体基板の前記電極が設けられた主面と対向する主面に脆性材料からなる多結晶体膜を形成する静電チャックの製造方法であって、
    前記多結晶体膜をエアロゾルデポジション法により形成すること、を特徴とする静電チャックの製造方法。
  17. 前記絶縁体膜を溶射法またはエアロゾルデポジション法により形成すること、を特徴とする請求項15または16に記載の静電チャックの製造方法。
  18. 前記多結晶体膜を形成した後に、前記多結晶体膜の表面に突起部を形成する静電チャックの製造方法であって、
    前記突起部をエアロゾルデポジション法により形成すること、を特徴とする請求項15〜17のいずれか1つに記載の静電チャックの製造方法。
  19. 前記基台に流路を形成すること、を特徴とする請求項15〜18のいずれか1つに記載の静電チャックの製造方法。
  20. 請求項1〜14のいずれか1つに記載の静電チャックを備えたこと、を特徴とする基板処理装置。
JP2007307729A 2006-11-29 2007-11-28 静電チャック、静電チャックの製造方法および基板処理装置 Pending JP2008160097A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007307729A JP2008160097A (ja) 2006-11-29 2007-11-28 静電チャック、静電チャックの製造方法および基板処理装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006321900 2006-11-29
JP2007307729A JP2008160097A (ja) 2006-11-29 2007-11-28 静電チャック、静電チャックの製造方法および基板処理装置

Publications (1)

Publication Number Publication Date
JP2008160097A true JP2008160097A (ja) 2008-07-10

Family

ID=39660621

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007306648A Pending JP2008160093A (ja) 2006-11-29 2007-11-27 静電チャック、静電チャックの製造方法および基板処理装置
JP2007307729A Pending JP2008160097A (ja) 2006-11-29 2007-11-28 静電チャック、静電チャックの製造方法および基板処理装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007306648A Pending JP2008160093A (ja) 2006-11-29 2007-11-27 静電チャック、静電チャックの製造方法および基板処理装置

Country Status (2)

Country Link
US (1) US20080276865A1 (ja)
JP (2) JP2008160093A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023168A (ja) * 2013-07-19 2015-02-02 株式会社日立ハイテクノロジーズ プラズマ処理装置、及びステージ製造方法
KR20150099711A (ko) * 2012-12-28 2015-09-01 토토 가부시키가이샤 내플라즈마성 부재
CN107004558A (zh) * 2014-11-07 2017-08-01 株式公司品維斯 等离子体耐蚀刻性得到提高的工艺部件及工艺部件的等离子体耐蚀刻性强化处理方法
KR101789916B1 (ko) 2016-03-07 2017-10-25 김성호 대면적 정전척의 제조방법
CN111819662A (zh) * 2018-03-14 2020-10-23 东京毅力科创株式会社 基板处理***、基板处理方法以及计算机存储介质
KR20210141641A (ko) * 2019-06-28 2021-11-23 엔지케이 인슐레이터 엘티디 웨이퍼 배치대
US20210394320A1 (en) * 2019-06-28 2021-12-23 Ngk Insulators, Ltd. Electrostatic chuck

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701693B2 (en) * 2006-09-13 2010-04-20 Ngk Insulators, Ltd. Electrostatic chuck with heater and manufacturing method thereof
JP2009302518A (ja) * 2008-05-13 2009-12-24 Toto Ltd 静電チャック
CN102265390B (zh) * 2008-12-25 2014-10-15 株式会社爱发科 静电卡盘用卡板的制造方法
KR101071248B1 (ko) 2008-12-31 2011-10-10 엘아이지에이디피 주식회사 정전척 및 정전척의 제조방법
JP5515365B2 (ja) * 2009-03-31 2014-06-11 Toto株式会社 静電チャックおよび静電チャックの製造方法
JP5454803B2 (ja) * 2010-08-11 2014-03-26 Toto株式会社 静電チャック
JP5953012B2 (ja) * 2011-06-22 2016-07-13 株式会社アルバック 基板保持装置
EP3683627A1 (en) 2012-02-03 2020-07-22 ASML Netherlands B.V. Substrate holder and lithographic apparatus
KR101974386B1 (ko) * 2012-03-21 2019-05-03 주식회사 미코 정전척
JP6358492B2 (ja) * 2012-12-28 2018-07-18 Toto株式会社 耐プラズマ性部材
US20150062772A1 (en) * 2013-08-27 2015-03-05 Varian Semiconductor Equipment Associates, Inc Barrier Layer For Electrostatic Chucks
KR101385950B1 (ko) 2013-09-16 2014-04-16 주식회사 펨빅스 정전척 및 정전척 제조 방법
JP6273188B2 (ja) * 2013-10-31 2018-01-31 東京エレクトロン株式会社 プラズマ処理方法
JP6283532B2 (ja) 2014-02-26 2018-02-21 東京エレクトロン株式会社 静電チャックの製造方法
JP5888458B2 (ja) * 2014-06-26 2016-03-22 Toto株式会社 耐プラズマ性部材及びその製造方法
KR101694754B1 (ko) * 2016-09-08 2017-01-11 (주)브이앤아이솔루션 정전척 및 그 제조방법
WO2018051974A1 (ja) * 2016-09-13 2018-03-22 Toto株式会社 半導体製造装置用部材
CN113611589B (zh) * 2021-10-08 2021-12-24 中微半导体设备(上海)股份有限公司 零部件、等离子体装置、形成耐腐蚀涂层的方法及其装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11623898B2 (en) 2012-12-28 2023-04-11 Toto Ltd. Plasma-resistant member
KR20150099711A (ko) * 2012-12-28 2015-09-01 토토 가부시키가이샤 내플라즈마성 부재
KR102135664B1 (ko) * 2012-12-28 2020-07-20 토토 가부시키가이샤 내플라즈마성 부재
JP2015023168A (ja) * 2013-07-19 2015-02-02 株式会社日立ハイテクノロジーズ プラズマ処理装置、及びステージ製造方法
CN107004558A (zh) * 2014-11-07 2017-08-01 株式公司品維斯 等离子体耐蚀刻性得到提高的工艺部件及工艺部件的等离子体耐蚀刻性强化处理方法
KR101789916B1 (ko) 2016-03-07 2017-10-25 김성호 대면적 정전척의 제조방법
CN111819662A (zh) * 2018-03-14 2020-10-23 东京毅力科创株式会社 基板处理***、基板处理方法以及计算机存储介质
CN111819662B (zh) * 2018-03-14 2024-03-26 东京毅力科创株式会社 基板处理***、基板处理方法以及计算机存储介质
KR20210141641A (ko) * 2019-06-28 2021-11-23 엔지케이 인슐레이터 엘티디 웨이퍼 배치대
KR102632768B1 (ko) * 2019-06-28 2024-02-01 엔지케이 인슐레이터 엘티디 웨이퍼 배치대
US20210394320A1 (en) * 2019-06-28 2021-12-23 Ngk Insulators, Ltd. Electrostatic chuck
US11948825B2 (en) 2019-06-28 2024-04-02 Ngk Insulators, Ltd. Wafer placement table
US11951583B2 (en) * 2019-06-28 2024-04-09 Ngk Insulators, Ltd. Electrostatic chuck with high insulation performance and electrostatic attraction force

Also Published As

Publication number Publication date
JP2008160093A (ja) 2008-07-10
US20080276865A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
JP2008160097A (ja) 静電チャック、静電チャックの製造方法および基板処理装置
JP6103046B2 (ja) 誘電体材料、静電チャック装置
JP6711592B2 (ja) プラズマチャンバ部品用耐プラズマコーティング
JP4744855B2 (ja) 静電チャック
US20170345691A1 (en) Substrate support assembly
US9837296B2 (en) Electrostatic chuck apparatus
WO2008018341A1 (fr) Dispositif de fixation électrostatique
JP2006332204A (ja) 静電チャック
JP2011151336A (ja) 静電チャック、その製造方法及び静電チャック装置
WO2010082606A1 (ja) 静電チャックおよび静電チャックの製造方法
JP2004349612A (ja) 静電チャック
TW200829719A (en) Thermal spray powder, method for forming thermal spray coating, and plasma resistant member
US20070161494A1 (en) Non-oxide ceramic having oxide layer on the surface thereof, method for production thereof and use thereof
JP2005217351A (ja) 耐プラズマ性を有する半導体製造装置用部材およびその作製方法
JP2005217350A (ja) 耐プラズマ性を有する半導体製造装置用部材およびその作製方法
JP2008042140A (ja) 静電チャック装置
JP3887842B2 (ja) ステージ装置
JP2002037683A (ja) 耐プラズマ性部材およびその製造方法
JP2009141344A (ja) 基板保持体
JP2008227190A (ja) 静電チャック、静電チャックの製造方法および基板処理装置
JP2007214288A (ja) 静電チャック
JP6503689B2 (ja) 静電チャック装置およびその製造方法
JP4623794B2 (ja) アルミナ質耐食部材及びプラズマ装置
TWI814429B (zh) 晶圓支持體
JP3965469B2 (ja) 静電チャック