JP2008159658A - Circuit board - Google Patents

Circuit board Download PDF

Info

Publication number
JP2008159658A
JP2008159658A JP2006343981A JP2006343981A JP2008159658A JP 2008159658 A JP2008159658 A JP 2008159658A JP 2006343981 A JP2006343981 A JP 2006343981A JP 2006343981 A JP2006343981 A JP 2006343981A JP 2008159658 A JP2008159658 A JP 2008159658A
Authority
JP
Japan
Prior art keywords
separator
circuit board
slit
adhesive layer
electrical components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006343981A
Other languages
Japanese (ja)
Inventor
Takeshi Kato
剛 加藤
Kazuhiko Kudo
和彦 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2006343981A priority Critical patent/JP2008159658A/en
Publication of JP2008159658A publication Critical patent/JP2008159658A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board having such configuration that an adhesive layer is formed on the upper surfaces of a plurality of electronic components mounted on a substrate, which is covered with a separator, and capable of resolving a problem caused by variation in heights of electronic components. <P>SOLUTION: A plurality of electronic components a-c are mounted on a substrate 1, and adhesive layers 2a-2d are formed on the upper surfaces of the electronic components. The adhesive layers on the electronic components are covered with a sheet of separator 3 respectively. The separator 3 has a slit S formed to partially separate the separator 3 at such position as strides over the electronic components b and c having different heights. The slit S is formed in such a range that it does not traverse the separator 3 from one end to the other end. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、基板に実装された電気部品に粘着層を形成した回路基板に関する。   The present invention relates to a circuit board in which an adhesive layer is formed on an electrical component mounted on a board.

近年の電子機器の高機能化ならびに軽量薄型化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んでいる。これに伴い前記電子機器に使用される半導体パッケージ等も、従来にも増して小型化かつ多ピン化が進んでいる。したがって、前記した半導体パッケージ等を実装する回路基板（プリント配線板）の多層化も進んでおり、この回路基板においてもフレキシブルな多層回路基板が多用されている。そして、装填スペースの小さな例えば薄型の筐体内に、前記した半導体パッケージ等の電気部品が実装された多層回路基板が装着される。   With recent demands for higher functionality and lighter weight and thinner electronic devices, electronic components are being densely integrated and further densely packaged. As a result, semiconductor packages and the like used for the electronic devices are also becoming smaller and more pins than ever before. Accordingly, circuit boards (printed wiring boards) on which the above-described semiconductor packages and the like are mounted are becoming multi-layered, and flexible multi-layer circuit boards are often used in this circuit board. Then, a multilayer circuit board on which electrical components such as the above-described semiconductor package are mounted is mounted in a thin housing having a small loading space, for example.

前記した多層回路基板を前記筐体内に装着するには、いわゆるビス止め方式や粘着方式等が採用されるが、後者の粘着方式は粘着層の粘弾性により回路基板を筐体内に固定するものであるため、前者のビス止め方式に比べて耐衝撃性に優れている。また回路基板の必要部分を筐体の内壁等に当てて加圧することで回路基板を固定することができるので、実装の作業性に優れている等の特質を有している。   In order to mount the multilayer circuit board in the housing, a so-called screwing method, an adhesive method, or the like is employed. The latter adhesive method fixes the circuit board in the housing by the viscoelasticity of the adhesive layer. Therefore, it is superior in impact resistance compared to the former screwing method. In addition, since the circuit board can be fixed by applying a necessary portion of the circuit board to the inner wall of the housing and applying pressure, the circuit board has characteristics such as excellent mounting workability.

前記したように回路基板に粘着層を形成させて、粘着方式により回路基板を筐体内等に固定する回路基板については、次に示す特許文献１に開示されている。
特開平７−１７００３０号公報 As described above, a circuit board in which an adhesive layer is formed on a circuit board and the circuit board is fixed in a housing or the like by an adhesive method is disclosed in Patent Document 1 shown below.
JP-A-7-170030

一方、回路基板に実装された電気部品上に粘着層を形成し、当該電気部品を筐体内に粘着方式により固定する形態のものも提供されており、この形態のものにおいても回路基板の実装の作業性において、特許文献１に開示のものと同様の作用効果を得ることができる。このように回路基板に粘着層を形成した前者の形態であっても、回路基板に実装された電気部品上に粘着層を形成した後者の形態であっても、半製品の状態において前記粘着層に塵埃等が付着するのを防止するために、粘着層上には離型紙（フィルム）が貼着された構成にされる。   On the other hand, there is also provided a configuration in which an adhesive layer is formed on an electrical component mounted on a circuit board, and the electrical component is fixed in a casing by an adhesive method. In terms of workability, the same effects as those disclosed in Patent Document 1 can be obtained. Even in the former form in which the adhesive layer is formed on the circuit board as described above, or in the latter form in which the adhesive layer is formed on the electrical component mounted on the circuit board, the adhesive layer is in a semi-finished product state. In order to prevent dust and the like from adhering to the adhesive layer, a release paper (film) is adhered on the adhesive layer.

図１Ａおよび図１Ｂは、回路基板に実装された電気部品上に粘着層を形成した後者の構成例を模式的に示したものであり、図１Ａは回路基板を上面から視た状態で示し、図１Ｂは図１ＡにおけるＡ−Ａ線より矢印方向に視た断面図で示している。図において符号１はフレキシブル回路基板を示しており、この例においては、基板１の上面に電気部品ａ，ｂ，ｃが実装されている。   1A and 1B schematically show the latter configuration example in which an adhesive layer is formed on an electrical component mounted on a circuit board, and FIG. 1A shows the circuit board as viewed from above. FIG. 1B is a cross-sectional view taken along the line AA in FIG. In the figure, reference numeral 1 denotes a flexible circuit board. In this example, electrical components a, b, and c are mounted on the upper surface of the board 1.

前記電気部品ａ，ｂ，ｃの各上面には、粘着層２ａ，２ｂ，２ｃ，２ｄが形成されており、これら各粘着層２ａ，２ｂ，２ｃ，２ｄには離型紙３ａ，３ｂ，３ｃ，３ｄが貼着されている。前記各離型紙は、その素材は紙ではなく樹脂フィルムであってもよく、以下これをセパレータと称呼する。なお、図１Ａおよび図１Ｂにおいては、前記粘着層の形成領域をハッチングで示している。   Adhesive layers 2a, 2b, 2c, and 2d are formed on the upper surfaces of the electrical components a, b, and c, and the release papers 3a, 3b, 3c, and 2d are formed on the adhesive layers 2a, 2b, 2c, and 2d, respectively. 3d is attached. Each of the release papers may be made of a resin film instead of paper, and this is hereinafter referred to as a separator. In FIG. 1A and FIG. 1B, the formation region of the adhesive layer is indicated by hatching.

前記した構成の回路基板１においては、これを例えば筐体等に装着するには各電気部品ａ，ｂ，ｃ上に貼着されたセパレータ３ａ，３ｂ，３ｃ，３ｄを剥離して各粘着層２ａ，２ｂ，２ｃ，２ｄを露出させた状態にし、当該粘着層２ａ，２ｂ，２ｃ，２ｄを利用して筐体内の予め定められた位置に各電気部品ａ，ｂ，ｃを粘着させることで装着することができる。   In the circuit board 1 having the above-described configuration, for example, the separators 3a, 3b, 3c, and 3d attached on the electrical components a, b, and c are peeled off to attach the adhesives to the case or the like. 2a, 2b, 2c, 2d are exposed, and each electrical component a, b, c is adhered to a predetermined position in the housing by using the adhesive layers 2a, 2b, 2c, 2d. Can be installed.

ところで、図１Ａおよび図１Ｂに示した形態においては、各電気部品ａ，ｂ，ｃ上に独立したセパレータ３ａ，３ｂ，３ｃ，３ｄをそれぞれ粘着させた状態にされているので、この回路基板を例えば筐体内に装着しようとする場合、各セパレータ３ａ，３ｂ，３ｃ，３ｄをそれぞれ剥離する操作が必要となる。この場合、各セパレータ３ａ，３ｂ，３ｃ，３ｄは各粘着層２ａ，２ｂ，２ｃ，２ｄとほぼ同一の面積に形成され、それぞれが粘着層に粘着されているので、各セパレータの剥離に手間を要し、作業効率を低下させるという問題を抱えている。   By the way, in the form shown in FIG. 1A and FIG. 1B, since the independent separators 3a, 3b, 3c, and 3d are respectively adhered to the electric components a, b, and c, For example, when it is intended to be mounted in a housing, an operation for peeling the separators 3a, 3b, 3c, 3d is required. In this case, each separator 3a, 3b, 3c, 3d is formed in substantially the same area as each adhesive layer 2a, 2b, 2c, 2d, and each is adhered to the adhesive layer. In short, it has a problem of reducing work efficiency.

そこで、図２Ａおよび図２Ｂに示すように各セパレータ３ａ，３ｂ，３ｃ，３ｄの一部にそれぞれプルタブ３ａｔ，３ｂｔ，３ｃｔ，３ｄｔを形成することで、前記した各セパレータの剥離作業の効率を改善させることができる。図２Ａおよび図２Ｂにおいては、前記プルタブ部分をハッチングで示している。   Therefore, as shown in FIGS. 2A and 2B, the pull tabs 3at, 3bt, 3ct, and 3dt are formed on a part of each of the separators 3a, 3b, 3c, and 3d, thereby improving the efficiency of the above-described separation work of the separators. Can be made. 2A and 2B, the pull tab portion is indicated by hatching.

なお、図２Ａは回路基板を上面から視た状態で示し、図２Ｂは図２ＡにおけるＢ−Ｂ線より矢印方向に視た断面図で示している。そして、図２Ａおよび図２Ｂにおいては、すでに説明した図１Ａおよび図１Ｂに示した各部に相当する部分を同一符号で示しており、したがってその説明は省略する。   2A shows the circuit board as viewed from above, and FIG. 2B shows a cross-sectional view taken along the line BB in FIG. 2A in the direction of the arrow. In FIG. 2A and FIG. 2B, parts corresponding to the parts shown in FIG. 1A and FIG. 1B already described are denoted by the same reference numerals, and thus description thereof is omitted.

ところで、図２Ａおよび図２Ｂに示す形態であっても、プルタブ３ａｔ，３ｂｔ，３ｃｔ，３ｄｔを利用して、各セパレータ３ａ，３ｂ，３ｃ，３ｄを個々に剥離する作業を余儀なくされ、作業効率の改善が望まれる。   By the way, even in the form shown in FIG. 2A and FIG. 2B, the work of stripping each separator 3a, 3b, 3c, 3d individually using the pull tabs 3at, 3bt, 3ct, 3dt is unavoidable. Improvement is desired.

そこで、図３Ａおよび図３Ｂに示すように各粘着層２ａ，２ｂ，２ｃ，２ｄの全てを覆う一枚のセパレータ３を用いることで、一度の剥離操作により各粘着層２ａ，２ｂ，２ｃ，２ｄを露出状態にすることができるので、セパレータの剥離作業の効率をさらに改善させることができる。図３Ａおよび図３Ｂにおいては、前記一枚のセパレータ３をクロスハッチングで示している。   Therefore, as shown in FIGS. 3A and 3B, by using a single separator 3 that covers all of the adhesive layers 2a, 2b, 2c, and 2d, the adhesive layers 2a, 2b, 2c, and 2d are separated by a single peeling operation. Therefore, the efficiency of the separator peeling operation can be further improved. 3A and 3B, the single separator 3 is shown by cross-hatching.

なお、図３Ａは回路基板を上面から視た状態で示し、図３Ｂは図３ＡにおけるＣ−Ｃ線より矢印方向に視た断面図で示している。そして、図３Ａおよび図３Ｂにおいては、すでに説明した図１Ａおよび図１Ｂに示した各部に相当する部分を同一符号で示しており、したがってその説明は省略する。   3A shows the circuit board as viewed from above, and FIG. 3B shows a cross-sectional view taken along the line CC in FIG. 3A in the direction of the arrow. In FIGS. 3A and 3B, parts corresponding to the parts shown in FIGS. 1A and 1B that have already been described are denoted by the same reference numerals, and therefore description thereof is omitted.

ところで、前記したように各電気部品の上面に形成された粘着層２ａ，２ｂ，２ｃ，２ｄの全てを覆う一枚のセパレータ３を用いた場合においては、基板１に実装された電気部品ａ，ｂ，ｃの高さ寸法が異なっている場合、すなわち図３Ｂに示されたように電気部品ｂに対して、これに隣接する電気部品ｃの高さが高い場合においては、電気部品ｂに接合するセパレータ３の一部は、電気部品ｃに近い位置において粘着層２ｂから剥離された状態になされる。   By the way, when the single separator 3 covering all of the adhesive layers 2a, 2b, 2c, 2d formed on the upper surface of each electric component as described above is used, the electric components a, When the height dimensions of b and c are different, that is, when the height of the electrical component c adjacent to the electrical component b is high as shown in FIG. A part of the separator 3 is peeled from the adhesive layer 2b at a position close to the electrical component c.

すなわち、高さ寸法が異なる電気部品間の段差によって、図３Ｂに符号ｇで示すようにセパレータ３の剥離による隙間が発生する。この隙間ｇが形成された状態においては、隙間ｇ部分の粘着層に塵埃が付着して汚れ、商品価値を落とす要因になる。これを避けるために隙間ｇが形成されたセパレータ３の上面を無理に押しつけるなどの操作を行った場合には、基板１に実装された電気部品等に損傷を与えるなどの不都合な問題を招く。また基板１に比較してセパレータ３の腰が強い場合には、基板１側にストレスが加わり、時には基板１に形成された回路パターンに障害を及ぼす問題にも発展し得る。   That is, a gap due to the separation of the separator 3 is generated as shown by a symbol g in FIG. In the state where the gap g is formed, dust adheres to the adhesive layer in the gap g portion and becomes dirty, which causes a reduction in commercial value. In order to avoid this, when an operation such as forcibly pressing the upper surface of the separator 3 in which the gap g is formed is performed, an inconvenient problem such as damaging an electrical component mounted on the substrate 1 is caused. Further, when the separator 3 is stronger than the substrate 1, stress is applied to the substrate 1 side, which can sometimes lead to a problem that impedes the circuit pattern formed on the substrate 1.

この発明は、前記したように基板に実装された複数の電気部品の上面に粘着層が形成され、これをセパレータで覆った構成の回路基板において、電気部品の高さ寸法が異なることにより生ずる前記した問題を解消することができる回路基板を提供することを課題とするものである。   In the circuit board having the structure in which the adhesive layer is formed on the upper surfaces of the plurality of electrical components mounted on the substrate as described above and covered with a separator as described above, the height of the electrical components is different. It is an object of the present invention to provide a circuit board that can solve the above problems.

前記した課題を解決するためになされたこの発明にかかる回路基板は、基板の少なくとも一面に複数の電気部品が実装され、前記各電気部品の上面に粘着層が形成されると共に、各電気部品上の粘着層を一枚のセパレータでそれぞれ覆った構成の回路基板であって、前記セパレータには、高さ寸法が異なる前記電気部品を跨ぐ位置において、前記セパレータを部分的に分離するスリットが形成されている点に特徴を有する。   A circuit board according to the present invention, which has been made to solve the above-mentioned problems, has a plurality of electrical components mounted on at least one surface of the substrate, and an adhesive layer is formed on the upper surface of each electrical component. Each of the adhesive layers is covered with a single separator, and the separator is formed with a slit that partially separates the separator at a position across the electrical components having different height dimensions. It has a feature in that.

この場合、一つの好ましい形態においては、前記セパレータに形成されるスリットは、前記セパレータの一端部から他端部に達する前までのセパレータを横断しない範囲内において形成される。   In this case, in one preferred embodiment, the slit formed in the separator is formed within a range that does not cross the separator from one end of the separator to the other end.

加えて、前記セパレータは、各電気部品上に形成されるそれぞれの粘着層を含む直線で囲まれる領域の外側に、さらにはみ出し部分をもった面積で形成されていることが望ましく、前記はみ出し部分を前記セパレータの剥離操作において把持可能なプルタブとして利用できるように構成される。   In addition, the separator is preferably formed on the outside of a region surrounded by a straight line including the respective adhesive layers formed on each electric component, and with an area having a protruding portion. The separator can be used as a pull tab that can be gripped in the peeling operation.

前記した構成の回路基板によると、セパレータには高さ寸法が異なる電気部品を跨ぐ位置において、前記セパレータを部分的に分離するスリットが形成されているので、隣接する電気部品間の段差部分においては、前記スリットによってセパレータが部分的に分離される。したがって、高さ寸法が異なる電気部品間の段差によってセパレータ３が剥離し、図３Ｂに示したように電気部品との間に隙間ｇが発生するのを防止することできる。   According to the circuit board having the above-described configuration, the separator is formed with a slit that partially separates the separator at a position across the electrical components having different height dimensions. The separator is partially separated by the slit. Therefore, it is possible to prevent the separator 3 from being peeled off due to the step between the electrical components having different height dimensions, and to generate a gap g between the electrical components as shown in FIG. 3B.

そして、セパレータに形成される前記スリットは、セパレータの一端部から他端部に達する前までのセパレータを横断しない範囲内において形成されているので、セパレータを剥離する場合において、前記スリットによりセパレータが分離されることなく、一度の剥離操作によりセパレータを一体にして剥離させることができる。   Since the slit formed in the separator is formed within a range that does not cross the separator from one end of the separator to the other end, the separator is separated by the slit when the separator is peeled off. The separator can be integrally peeled by a single peeling operation.

また、前記セパレータは各電気部品上に形成されるそれぞれの粘着層を含む直線で囲まれる領域の外側に、さらにはみ出し部分をもった面積で形成され、前記はみ出し部分をプルタブとして構成したので、当該プルタブを把持することで、セパレータを効率よく剥離することが可能となる。   In addition, the separator is formed on the outside of the region surrounded by the straight line including the respective adhesive layers formed on each electric component, and with an area having a protruding portion, and the protruding portion is configured as a pull tab. By gripping the pull tab, the separator can be efficiently peeled off.

以下、この発明にかかる回路基板について、図４Ａおよび図４Ｂに示す実施の形態に基づいて説明する。なお、図４Ａはこの発明にかかる回路基板を上面から視た状態で示し、図４Ｂは図４ＡにおけるＤ−Ｄ線より矢印方向に視た断面図で示している。そして、図４Ａおよび図４Ｂにおいては、すでに説明した図３Ａおよび図３Ｂに示した各部に相当する部分を同一符号で示しており、したがってその説明は省略する。   A circuit board according to the present invention will be described below based on the embodiment shown in FIGS. 4A and 4B. 4A shows the circuit board according to the present invention as viewed from above, and FIG. 4B shows a cross-sectional view as viewed in the direction of the arrow from the line DD in FIG. 4A. In FIGS. 4A and 4B, the parts corresponding to the parts shown in FIGS. 3A and 3B already described are denoted by the same reference numerals, and therefore the description thereof is omitted.

この図４Ａおよび図４Ｂに示す実施の形態においては、基板１に実装された各電気部品ａ，ｂ，ｃ上に粘着層２ａ〜２ｄが形成され、これを覆うセパレータ３は、例えば透明の合成樹脂フィルムにより構成されている。そして、前記セパレータ３には、高さ寸法が異なる前記電気部品を跨ぐ位置において、このセパレータ３を部分的に分離するスリットＳが形成されている。   In the embodiment shown in FIGS. 4A and 4B, adhesive layers 2a to 2d are formed on the electrical components a, b, and c mounted on the substrate 1, and the separator 3 covering this is formed of, for example, a transparent synthetic material. It is comprised by the resin film. The separator 3 is formed with a slit S that partially separates the separator 3 at a position straddling the electrical components having different height dimensions.

すなわち、この実施の形態においては図４Ｂに示されたように、電気部品ｂに対してこれに隣接する電気部品ｃの高さが高い状態になされ、両者間において段差が生じている。そこで、前記セパレータ３には、前記電気部品ｂおよびｃを跨ぐ位置においてスリットＳが形成され、前記セパレータ３を部分的に分離した構成にされている。   That is, in this embodiment, as shown in FIG. 4B, the height of the electrical component c adjacent to the electrical component b is set high, and a step is generated between the two. Accordingly, the separator 3 is formed with a slit S at a position across the electrical components b and c, and the separator 3 is partially separated.

したがって、セパレータ３はスリットＳの存在により部分的に分離され、電気部品ｂおよびｃの段差に対応してそれぞれに形成された粘着層２ｂ，２ｃ上に隙間なく貼着させることができる。それ故、前記構成により、発明の効果の欄に記載したとおり、高さ寸法が異なる電気部品間の段差によってセパレータと電気部品との間に隙間ｇが形成されることにより生ずる先に説明した問題点を解消することができる。   Therefore, the separator 3 is partly separated by the presence of the slit S, and can be adhered to the adhesive layers 2b and 2c formed respectively corresponding to the steps of the electrical components b and c without any gap. Therefore, as described in the column of the effect of the invention, the above-described problem caused by the gap g being formed between the separator and the electrical component due to the step between the electrical components having different height dimensions is described above. The point can be solved.

そして、前記スリットＳは、図４Ａに示すようにセパレータ３の一端部から他端部に達する前までのセパレータを横断しない範囲内において形成されている。すなわち、スリットＳは、図４Ａに示されたセパレータ３の下端縁から電気部品ｂとｃとの間に沿って直線状に形成され、図４Ａに示されたセパレータ３の上端縁の手前までの範囲において形成されている。   And the said slit S is formed in the range which does not cross a separator before reaching the other end part from the one end part of the separator 3 as shown to FIG. 4A. That is, the slit S is formed in a straight line from the lower end edge of the separator 3 shown in FIG. 4A between the electrical components b and c, and to the front of the upper end edge of the separator 3 shown in FIG. 4A. Formed in the range.

これにより、セパレータ３は図４Ａに示すようにセパレータ３の上端縁付近において連結されており、したがって同じく発明の効果の欄に記載したとおり、セパレータを剥離する場合において、一度の剥離操作によりセパレータを一体にして剥離することができる。   As a result, the separator 3 is connected in the vicinity of the upper edge of the separator 3 as shown in FIG. 4A. Therefore, as described in the column of the effect of the invention, when the separator is peeled off, the separator is removed by a single peeling operation. Can be peeled together.

一方、この実施の形態においては、セパレータ３は基板１に対してより大きな面積となるように形成されており、図４Ａに示された上面図において、矩形状に形成された基板１の四辺に対して、セパレータ３の周縁の一部が突出した状態になされている。この突出部をそれぞれ符号ｔ１，ｔ２，ｔ３，ｔ４として示しており、この実施の形態においては、前記ｔ１，ｔ２，ｔ３，ｔ４をプルタブとして利用できるように構成されている。   On the other hand, in this embodiment, the separator 3 is formed so as to have a larger area with respect to the substrate 1, and in the top view shown in FIG. 4A, the four sides of the substrate 1 formed in a rectangular shape are provided. On the other hand, a part of the periphery of the separator 3 protrudes. The projecting portions are denoted by reference numerals t1, t2, t3, and t4, respectively, and in this embodiment, the t1, t2, t3, and t4 can be used as pull tabs.

すなわち、プルタブｔ１，ｔ２，ｔ３，ｔ４のいずれかを把持し、矩形状に形成された前記基板１を横断する方向にセパレータ３を引っ張ることで、能率的にセパレータ３を剥離することができる。この場合、図４Ａに示す構成においては、前記したスリットＳの切り込み側とは反対側に位置するプルタブｔ２を利用して剥離操作を実行することで、スリットＳにより部分的に分断された左右のセパレータ３を、スリットＳの影響を受けることなく容易に剥離することができる。   That is, the separator 3 can be efficiently peeled by gripping any of the pull tabs t1, t2, t3, and t4 and pulling the separator 3 in a direction crossing the rectangular substrate 1. In this case, in the configuration shown in FIG. 4A, by performing the peeling operation using the pull tab t2 located on the side opposite to the cut side of the slit S described above, The separator 3 can be easily peeled off without being affected by the slit S.

なお、前記したプルタブは、必ずしも図４Ａに示したように基板１の四辺よりも大きく突出させた状態で形成される必要はなく、各電気部品ａ，ｂ，ｃ上に形成されるそれぞれの粘着層２ａ〜２ｄを含む直線で囲まれる領域、すなわち、図４Ａに二点鎖線Ｒで示した領域の外側に、一部はみ出し部分をもってセパレータを形成すことで、このはみ出し部分をプルタブとして利用することができる。   Note that the pull tab described above does not necessarily have to be formed in a state where it protrudes larger than the four sides of the substrate 1 as shown in FIG. 4A, but the respective adhesives formed on the electrical components a, b, c. A separator is formed with a part protruding outside the area surrounded by a straight line including the layers 2a to 2d, that is, the area indicated by a two-dot chain line R in FIG. 4A, and this protruding part is used as a pull tab. Can do.

以上説明した実施の形態においては、一枚の基板上に実装された各電気部品に対応して一枚のセパレータを貼着させた例を示しているが、この例に限らず一枚の基板の領域を別けると共に、各領域毎において少なくとも２つ（複数）の電気部品に跨がって、セパレータをそれぞれ貼着させる構成としても同様の作用効果を得ることができる。   In the embodiment described above, an example in which one separator is attached corresponding to each electrical component mounted on one substrate is shown, but the present invention is not limited to this example. The same operation and effect can be obtained even if the separators are bonded to each other in such a manner as to separate the regions and span at least two (plural) electrical components in each region.

電気部品上に形成された粘着層を各セパレータで覆う回路基板の基本構成例を示した上面図である。It is the top view which showed the basic structural example of the circuit board which covers the adhesion layer formed on the electrical component with each separator. 図１ＡにおけるＡ−Ａ線より矢印方向に視た状態の断面図である。It is sectional drawing of the state seen in the arrow direction from the AA line in FIG. 1A. 図１Ａに示す構成に加え、各セパレータにプルタブを形成させた構成例を示した上面図である。It is the top view which showed the structural example which formed the pull tab in each separator in addition to the structure shown to FIG. 1A. 図２ＡにおけるＢ−Ｂ線より矢印方向に視た状態の断面図である。It is sectional drawing of the state seen in the arrow direction from the BB line in FIG. 2A. 各電気部品の粘着層に対して共通のセパレータを用いた例を示した上面図である。It is the top view which showed the example using the common separator with respect to the adhesion layer of each electric component. 図３ＡにおけるＣ−Ｃ線より矢印方向に視た状態の断面図である。It is sectional drawing of the state seen from the CC line in FIG. 3A in the arrow direction. この発明にかかる回路基板の構成例を示した上面図である。It is the top view which showed the structural example of the circuit board concerning this invention. 図４ＡにおけるＤ−Ｄ線より矢印方向に視た状態の断面図である。It is sectional drawing of the state seen in the arrow direction from the DD line | wire in FIG. 4A.

符号の説明Explanation of symbols

１ 基板
２ａ〜２ｄ 粘着層
３ セパレータ
ａ〜ｃ 電気部品
ｔ１〜ｔ４ プルタブ
Ｓ スリット DESCRIPTION OF SYMBOLS 1 Board | substrate 2a-2d Adhesion layer 3 Separator ac Electric component t1-t4 Pull tab S Slit

Claims (3)

基板の少なくとも一面に複数の電気部品が実装され、前記各電気部品の上面に粘着層が形成されると共に、各電気部品上の粘着層を一枚のセパレータでそれぞれ覆った構成の回路基板であって、
前記セパレータには、高さ寸法が異なる前記電気部品を跨ぐ位置において、前記セパレータを部分的に分離するスリットが形成されていることを特徴とする回路基板。 A circuit board having a configuration in which a plurality of electrical components are mounted on at least one surface of a substrate, an adhesive layer is formed on the upper surface of each electrical component, and the adhesive layer on each electrical component is covered with a single separator. And
The circuit board, wherein the separator is formed with a slit that partially separates the separator at a position across the electrical components having different height dimensions. 前記セパレータに形成されるスリットは、前記セパレータの一端部から他端部に達する前までのセパレータを横断しない範囲内において形成されていることを特徴とする請求項１に記載された回路基板。   2. The circuit board according to claim 1, wherein the slit formed in the separator is formed within a range that does not cross the separator from one end of the separator to before reaching the other end. 前記セパレータは、各電気部品上に形成されるそれぞれの粘着層を含む直線で囲まれる領域の外側に、さらにはみ出し部分をもった面積で形成され、前記はみ出し部分を前記セパレータの剥離操作において把持可能なプルタブとして構成したことを特徴とする請求項１または請求項２に記載された回路基板。   The separator is formed on the outside of the region surrounded by a straight line including the respective adhesive layers formed on each electric component, and with an area having a protruding portion, and the protruding portion can be gripped in the peeling operation of the separator The circuit board according to claim 1, wherein the circuit board is configured as a pull tab.
JP2006343981A 2006-12-21 2006-12-21 Circuit board Pending JP2008159658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006343981A JP2008159658A (en) 2006-12-21 2006-12-21 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006343981A JP2008159658A (en) 2006-12-21 2006-12-21 Circuit board

Publications (1)

Publication Number Publication Date
JP2008159658A true JP2008159658A (en) 2008-07-10

Family

ID=39660281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006343981A Pending JP2008159658A (en) 2006-12-21 2006-12-21 Circuit board

Country Status (1)

Country Link
JP (1) JP2008159658A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141061A (en) * 2007-12-05 2009-06-25 Sumitomo Electric Printed Circuit Inc Flexible printed wiring board and its manufacturing method
JP2011086690A (en) * 2009-10-14 2011-04-28 Sumitomo Electric Printed Circuit Inc Flexible printed wiring board and method of manufacturing the same
JPWO2014203603A1 (en) * 2013-06-18 2017-02-23 株式会社村田製作所 Manufacturing method of resin multilayer substrate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55135475U (en) * 1979-03-16 1980-09-26
JPS61196573U (en) * 1985-05-30 1986-12-08
JPS63131140U (en) * 1987-02-17 1988-08-26
JPH05185781A (en) * 1992-01-08 1993-07-27 Ryoden Kasei Co Ltd Ic card
JPH11340677A (en) * 1998-05-22 1999-12-10 Porimatec Kk Heat conductive electromagnetic wave shield sheet and its manufacture
JP2001053202A (en) * 1999-08-16 2001-02-23 Yamato Processing:Kk Heat sink for electronic part
JP2002084083A (en) * 2000-07-06 2002-03-22 Fuji Kobunshi Kogyo Kk Heat dissipating sheet product
JP2003017886A (en) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd Radio wave absorber

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55135475U (en) * 1979-03-16 1980-09-26
JPS61196573U (en) * 1985-05-30 1986-12-08
JPS63131140U (en) * 1987-02-17 1988-08-26
JPH05185781A (en) * 1992-01-08 1993-07-27 Ryoden Kasei Co Ltd Ic card
JPH11340677A (en) * 1998-05-22 1999-12-10 Porimatec Kk Heat conductive electromagnetic wave shield sheet and its manufacture
JP2001053202A (en) * 1999-08-16 2001-02-23 Yamato Processing:Kk Heat sink for electronic part
JP2002084083A (en) * 2000-07-06 2002-03-22 Fuji Kobunshi Kogyo Kk Heat dissipating sheet product
JP2003017886A (en) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd Radio wave absorber

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141061A (en) * 2007-12-05 2009-06-25 Sumitomo Electric Printed Circuit Inc Flexible printed wiring board and its manufacturing method
JP2011086690A (en) * 2009-10-14 2011-04-28 Sumitomo Electric Printed Circuit Inc Flexible printed wiring board and method of manufacturing the same
JPWO2014203603A1 (en) * 2013-06-18 2017-02-23 株式会社村田製作所 Manufacturing method of resin multilayer substrate
US10098238B2 (en) 2013-06-18 2018-10-09 Murata Manufacturing Co., Ltd. Method of manufacturing resin multilayer substrate

Similar Documents

Publication Publication Date Title
US10299373B2 (en) Method of manufacturing rigid-flexible printed circuit board
US20170265298A1 (en) Self-decap cavity fabrication process and structure
US20130213695A1 (en) Method of manufacturing flying tail type rigid-flexible printed circuit board and flying tail type rigid-flexible printed circuit board manufactured by the same
US9198282B2 (en) Printed circuit board
KR101253401B1 (en) Method of manufacturing for bonding pad
JP2006324406A (en) Flexible/rigid multilayer printed circuit board
KR20150125424A (en) Rigid flexible printed circuit board and method of manufacturing the same
JP2008159658A (en) Circuit board
JP5307922B2 (en) Method for manufacturing printed circuit board manufacturing carrier and method for manufacturing printed circuit board
JP5298888B2 (en) Display device
JP2008153483A (en) Circuit board
JP6123915B2 (en) Resin multilayer board
JP2008311544A (en) Method for manufacturing compound multilayer printed-wiring board
WO2009098765A1 (en) Circuit board
EP4135022A2 (en) Integrated circuit package with warpage control using cavity formed in laminated substrate below the integrated circuit die
KR101044123B1 (en) A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
JP2007088232A (en) Method of manufacturing printed wiring board
JP4493322B2 (en) Manufacturing method of electronic component package
JP5177497B2 (en) Flexible printed wiring board and manufacturing method thereof
KR101067080B1 (en) Method of manufacturing printed circuit board using carrier
CN114938563A (en) Integrated circuit board, preparation method thereof and electronic equipment
JP2012089620A (en) Rigid flexible board, and electronic apparatus equipped with it
JP2010010528A (en) Wiring circuit board and its method for manufacturing
JP5065790B2 (en) Printed wiring board
JP2008103457A (en) Printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090918

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20110628

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111111