JP2008139520A

JP2008139520A - 表示装置

Info

Publication number: JP2008139520A
Application number: JP2006325089A
Authority: JP
Inventors: Yukito Iida; 幸人飯田; Masatsugu Tomita; 昌嗣冨田; Takahisa Tanikame; 貴央谷亀; Katsuhide Uchino; 勝秀内野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-12-01
Filing date: 2006-12-01
Publication date: 2008-06-19
Also published as: KR101405909B1; US7956829B2; TWI379271B; CN101192370B; KR20080050334A; US20080129660A1; CN101192370A; TW200828242A

Abstract

【課題】画素回路に含まれるトランジスタに供給する制御信号の精度を高めて、映像信号のサンプリング動作や補正機能を確実に行うことのできる表示装置を提供する。
【解決手段】スキャナ１０４は、信号線ＤＴＬが信号電位にある時間帯にサンプリング用トランジスタ３Ａを導通状態にするため、所定のパルス幅を有する制御信号を走査線ＷＳＬに出力し、以って保持容量３Ｃに信号電位を保持する。スキャナ１０４は、シフトレジスタＳＲと出力バッファＢＵＦ２とパルス電源ＰＳとからなる。シフトレジスタＳＲは、線順次走査に合わせて順次各段ごとにシフトパルスＩＮを出力し、各出力バッファＢＵＦ２は、対応するシフトレジスタＳＲの段から出力されたシフトパルスＩＮに応じて動作し、パルス電源ＰＳから供給された電源パルスＶｐｕｌｓｅを制御信号として対応する走査線ＷＳＬに出力する。
【選択図】図４

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。

発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
特開２００３−２５５８５６特開２００３−２７１０９５特開２００４−１３３２４０特開２００４−０２９７９１特開２００４−０９３６８２

しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光素子を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ＥＬデバイスの特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ＥＬデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ＥＬデバイスの特性変動を補正する必要がある。従来からかかる補正機能を画素毎に備えた表示装置が提案されている。しかしながら、従来の補正機能を備えた画素回路は、補正用の電位を供給する配線と、スイッチング用のトランジスタと、スイッチング用のパルスが必要であり、画素回路の構成が複雑である。画素回路の構成要素が多いことから、ディスプレイの高精細化の妨げとなっていた。

上述した従来の技術の課題に鑑み、本発明は画素回路の簡略化によりディスプレイの高精細化を可能にした表示装置を提供することを一般的な目的とする。特に画素回路に含まれるトランジスタに供給する制御信号の精度を高めて、画素に対する映像信号のサンプリング動作や画素の補正機能を確実に行うことのできる表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、前記駆動用トランジスタは、第１電位にある該給電線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、前記主スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするため、所定のパルス幅を有する制御信号を該走査線に出力し、以って前記保持容量に信号電位を保持すると同時に該駆動用トランジスタの移動度に対する補正を信号電位に加え、前記主スキャナは、シフトレジスタと、該シフトレジスタの各段と各走査線との間に配された出力バッファと、各出力バッファに所定のパルス幅を有する電源パルスの列を供給するパルス電源とからなり、前記シフトレジスタは、線順次走査に合わせて順次各段ごとにシフトパルスを出力し、各出力バッファは、対応するシフトレジスタの段から出力されたシフトパルスに応じて動作し、該パルス電源から供給された電源パルスを該制御信号として対応する走査線に出力することを特徴とする。

一態様によると、前記出力バッファは、互いに相補的な一対のスイッチング素子を電源ラインと接地ラインとの間に直列接続したインバータからなり、前記パルス電源は、該インバータの電源ラインに該電源パルスの列を供給する。例えば前記インバータは、一対のスイッチング素子のうち、少なくとも該電源ライン側にある方が、トランスミッションゲート素子からなる。また前記主スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持する。また前記電源スキャナは、該サンプリング用トランジスタが信号電位をサンプリングする前に、第１タイミングで該給電線を第１電位から第２電位に切り換え、前記主スキャナは、同じく該サンプリング用トランジスタが信号電位をサンプリングする前に、第２タイミングで該サンプリング用トランジスタを導通させて該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第２電位にセットし、前記電源スキャナは、該第２タイミングの後の第３タイミングで、該給電線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておく。

本発明によれば、有機ＥＬデバイスなどの発光素子を画素に用いたアクティブマトリクス型の表示装置において、各画素が駆動用トランジスタの移動度補正機能を備えており、望ましくは駆動用トランジスタの閾電圧補正機能や有機ＥＬデバイスの経時変動補正機能（ブートストラップ動作）も備えており、高品位の画質を得ることができる。従来このような補正機能を備えた画素回路は構成素子数が多いためレイアウト面積が大きくなり、ディスプレイの高精細化には不向きであったが、本発明では電源電圧及び映像信号をスイッチングすることにより構成素子数と配線数を削減し、画素のレイアウト面積を小さくすることが可能である。これにより高品位且つ高精細なフラットディスプレイを提供することが可能になる。

特に本発明では信号線が信号電位にある時間帯にサンプリングトランジスタを導通状態にするため、主スキャナは所定のパルス幅を有する制御信号を走査線に出力し、以って保持容量に信号電位を保持すると同時に、駆動用トランジスタの移動度に対する補正を信号電位に加えている。その際主スキャナは、パルス電源から供給された所定パルス幅の電源パルスを制御信号として走査線に出力している。換言すると、パルス電源から供給されるパルス列から、各走査線ごとに電源パルスをそのまま抜き取って、制御信号として対応する走査線に出力している。サンプリング用トランジスタのゲートに印加される制御信号は電源パルスがそのまま抜き取られたものであり、正確なパルス波形となっている。この電源パルスはパルス電源から供給されたものをそのまま抜き取って走査線に供給しているため、走査線間のばらつきは少なく、安定したサンプリング動作や移動度補正動作を行うことができる。サンプリングされる信号電位はばらつくことなく輝度ムラが発生する恐れがない。これにより良好な画質の表示装置を得ることができる。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１Ａは、本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置１００は、画素アレイ部１０２とこれを駆動する駆動部（１０３，１０４，１０５）とからなる。画素アレイ部１０２は、行状の走査線ＷＳＬ１０１〜１０ｍと、列状の信号線ＤＴＬ１０１〜１０ｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素１０１の各行に対応して配された給電線ＤＳＬ１０１〜１０ｍとを備えている。駆動部（１０３，１０４，１０５）は、各走査線ＷＳＬ１０１〜１０ｍに順次制御信号を供給して画素１０１を行単位で線順次走査する主スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各給電線ＤＳＬ１０１〜１０ｍに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて列状の信号線ＤＴＬ１０１〜１０ｎに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。

ライトスキャナ１０４はシフトレジスタを含んでいる。このシフトレジスタは外部から供給されたクロック信号ＷＳＣＫに応じて動作し、同じく外部から供給されたスタートパルスＷＳＳＴを順次転送することで、制御信号の元になるシフトパルスを生成している。ライトスキャナ１０４はさらにパルス電源から電源パルスＶｐｕｌｓｅの供給を受けている。ライトスキャナ１０４はシフトパルスで電源パルスＶｐｕｌｓｅを処理することにより、各走査線ＷＳＬに制御信号を出力している。電源スキャナ１０５もシフトレジスタを用いて構成されており、外部から供給されるクロック信号ＤＳＣＫに応じて外部から供給されるスタートパルスＤＳＳＴを順次転走することで、各給電線ＤＳＬの電位切換えを制御している。

図１Ｂは、図１Ａに示した表示装置１００に含まれる画素１０１の具体的な構成及び結線関係を示す回路図である。図示する様に、この画素１０１は、有機ＥＬデバイスなどで代表される発光素子３Ｄと、サンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃとを含む。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続し、そのソース及びドレインの一方が対応する信号線ＤＴＬ１０１に接続し、他方が駆動用トランジスタ３Ｂのゲートｇに接続する。駆動用トランジスタ３Ｂは、そのソースｓ及びドレインｄの一方が発光素子３Ｄに接続し、他方が対応する給電線ＤＳＬ１０１に接続している。本実施形態では、駆動用トランジスタ３ＢはＮチャネル型であり、そのドレインｄが給電線ＤＳＬ１０１に接続する一方、ソースｓが発光素子３Ｄのアノードに接続している。発光素子３Ｄのカソードは接地配線３Ｈに接続している。なおこの接地配線３Ｈは全ての画素１０１に対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇの間に接続している。

かかる構成において、サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給された制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された信号電位をサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、第１電位（高電位）にある給電線ＤＳＬ１０１から電流の供給を受け保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。主スキャナ（ＷＳＣＮ）１０４は、信号線ＤＴＬ１０１が信号電位にある時間帯にサンプリング用トランジスタ３Ａを導通状態にするため、所定のパルス幅の制御信号を走査線ＷＳＬ１０１に出力し、以って保持容量３Ｃに信号電位を保持すると同時に駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位に加える。

本発明の特徴事項として、ライトスキャナ（主スキャナ）１０４は、シフトレジスタと、シフトレジスタの各段と各走査線ＷＳＬとの間に配された出力バッファと、各出力バッファに所定のパルス幅を有する電源パルスＶｐｕｌｓｅの列を供給するパルス電源（図示せず）とを備えている。シフトレジスタは、線順次走査に合わせて順次各段ごとにシフトパルスを出力する。各出力バッファは、対応するシフトレジスタの段から出力されたシフトパルスに応じて動作し、パルス電源から供給された電源パルスＶｐｕｌｓｅを制御信号として対応する走査線ＷＳＬに出力する。換言すると、走査線ＷＳＬに供給される制御信号は、シフトレジスタから出力されるシフトパルスでパルス電源から供給される電源パルスＶｐｕｌｓｅをそのまま抜き取ったものである。電源パルスＶｐｕｌｓｅは共通のパルス電源から各段に供給されるものであり、パルス波形は正確で安定している。この電源パルスＶｐｕｌｓｅをそのまま制御信号として各走査線ＷＳＬに出力するので、制御信号は極めて正確で安定性に優れている。かかる制御信号でサンプリング用トランジスタ３Ａのオンオフを制御するため正確で安定したサンプリング動作及び移動度補正動作を行うことができる。

図１Ｂに示した画素回路１０１は上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ（ＤＳＣＮ）１０５は、サンプリング用トランジスタ３Ａが信号電位をサンプリングする前に、第１タイミングで給電線ＤＳＬ１０１を第１電位（高電位）から第２電位（低電位）に切換える。また主スキャナ（ＷＳＣＮ）１０４は、同じくサンプリング用トランジスタ３Ａが信号電位をサンプリングする前に、第２タイミングでサンプリング用トランジスタ３Ａを導通させて信号線ＤＴＬ１０１から基準電位を駆動用トランジスタ３Ｂのゲートｇに印加すると共に駆動用トランジスタ３Ｂのソースｓを第２電位にセットする。通常上述した第１タイミングは第２タイミングの前に来るが、場合によっては第１タイミングと第２タイミングを逆にしても良い。電源スキャナ（ＤＳＣＮ）１０５は、第２タイミングの後の第３タイミングで、給電線ＤＳＬ１０１を第２電位から第１電位に切換えて、駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧を保持容量３Ｃに保持する。かかる閾電圧補正機能により、本表示装置１００は画素毎にばらつく駆動用トランジスタ３Ｂの閾電圧の影響をキャンセルすることができる。

図１Ｂに示した画素回路１０１はさらにブートストラップ機能も備えている。即ち主スキャナ（ＷＳＣＮ）１０４は、保持容量３Ｃに信号電位が保持された段階で走査線ＷＳＬ１０１に対する制御信号の印加を解除し、サンプリング用トランジスタ３Ａを非導通状態にして駆動用トランジスタ３Ｂのゲートｇを信号線ＤＴＬ１０１から電気的に切り離し、以って駆動用トランジスタ３Ｂのソース電位（Ｖｓ）の変動にゲート電位（Ｖｇ）が連動しゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することができる。

図２Ａは、図１Ｂに示した画素１０１の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線（ＷＳＬ１０１）の電位変化、給電線（ＤＳＬ１０１）の電位変化及び信号線（ＤＴＬ１０１）の電位変化を表してある。またこれらの電位変化と並行に、駆動用トランジスタ３Ｂのゲート電位（Ｖｇ）及びソース電位（Ｖｓ）の変化も表してある。

このタイミングチャートは、画素１０１の動作の遷移に合わせて期間を（Ｂ）〜（Ｉ）のように便宜的に区切ってある。発光期間（Ｂ）では発光素子３Ｄが発光状態にある。この後線順次走査の新しいフィールドに入ってまず最初の期間（Ｃ）で、電源供給線を低電位に切換える。次の期間（Ｄ）に進み、駆動用トランジスタのゲート電位Ｖｇ及びソース電位Ｖｓを初期化する。この閾値補正準備期間（Ｃ）及び（Ｄ）で駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓをリセットすることで、閾電圧補正動作の準備が完了する。続いて閾値補正期間（Ｅ）で実際に閾電圧補正動作が行われ、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際には、Ｖｔｈに相当する電圧が、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に接続された保持容量３Ｃに書き込まれることになる。

この後移動度補正の為の準備期間（Ｆ）及び（Ｇ）を経て、サンプリング期間／移動度補正期間（Ｈ）に進む。ここで映像信号の信号電位ＶｉｎがＶｔｈに足し込まれる形で保持容量３Ｃに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量３Ｃに保持された電圧から差し引かれる。このサンプリング期間／移動度補正期間（Ｈ）では、信号線ＤＴＬ１０１が信号電位Ｖｉｎにある時間帯にサンプリグ用トランジスタ３Ａを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線ＷＳＬ１０１に出力し、以って保持容量３Ｃに信号電位Ｖｉｎを保持すると同時に駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位Ｖｉｎに加えている。

この後発光期間（Ｉ）に進み、信号電圧Ｖｉｎに応じた輝度で発光素子が発光する。その際信号電圧Ｖｉｎは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子３Ｄの発光輝度は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお、発光期間（Ｉ）の最初でブートストラップ動作が行われ、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。

図２Ａのタイミングチャートでは、走査線ＷＳＬ１０１の電位変化がサンプリング用トランジスタのゲートに印加される制御信号波形を表している。図から明らかなように、この制御信号波形は、閾値補正期間（Ｅ）に出力される第１のパルスと、サンプリング期間／移動度補正期間（Ｈ）に出力される第２のパルスが含まれている。いずれのパルスも、ライトスキャナ１０４の出力バッファで、パルス電源から供給される電源パルスを抜き取って形成したものである。

引き続き図２Ｂ〜図２Ｉを参照して、図１Ｂに示した画素１０１の動作を詳細に説明する。なお、図２Ｂ〜図２Ｉの図番は、図２Ａに示したタイミングチャートの各期間（Ｂ）〜（Ｉ）にそれぞれ対応している。理解を容易にするため、図２Ｂ〜図２Ｉは、説明の都合上発光素子３Ｄの容量成分を容量素子３Ｉとして図示してある。先ず図２Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖｃｃ＿Ｈ（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉｄｓを発光素子３Ｄに供給している。図示する様に、駆動電流Ｉｄｓは高電位Ｖｃｃ＿Ｈにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光素子３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。

続いて期間（Ｃ）に入ると図２Ｃに示すように、電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換える。これにより電源供給線ＤＳＬ１０１はＶｃｃ＿Ｌまで放電され、さらに駆動用トランジスタ３Ｂのソース電位ＶｓはＶｃｃ＿Ｌに近い電位まで遷移する。電源供給線ＤＳＬ１０１の配線容量が大きい場合は比較的早いタイミングで電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換えると良い。この期間（Ｃ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。

次に期間（Ｄ）に進むと図２Ｄに示すように、走査線ＷＳＬ１０１を低レベルから高レベルに切換えることで、サンプリング用トランジスタ３Ａが導通状態になる。このとき映像信号線ＤＴＬ１０１は基準電位Ｖｏにある。よって駆動用トランジスタ３Ｂのゲート電位Ｖｇは導通したサンプリング用トランジスタ３Ａを通じて映像信号線ＤＴＬ１０１の基準電位Ｖｏとなる。これと同時に駆動用トランジスタ３Ｂのソース電位Ｖｓは即座に低電位Ｖｃｃ＿Ｌに固定される。以上により駆動用トランジスタ３Ｂのソース電位Ｖｓが映像信号線ＤＴＬの基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに初期化（リセット）される。具体的には駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖｃｃ＿Ｌ（第２電位）を設定する。

次に閾値補正期間（Ｅ）に進むと図２Ｅに示すように、電源供給線ＤＳＬ１０１が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに遷移し、駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。やがて駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにして駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧が保持容量３Ｃに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量３Ｃ側に流れ、発光素子３Ｄ側には流れないようにするため、発光素子３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。

期間（Ｆ）に進むと図２Ｆに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａが一旦オフ状態になる。このとき駆動用トランジスタ３Ｂのゲートｇはフローティングになるが、ゲート−ソース間電圧Ｖｇｓは駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに等しいためカットオフ状態であり、ドレイン電流Ｉｄｓは流れない。

続いて期間（Ｇ）に進むと図２Ｇに示すように、映像信号線ＤＴＬ１０１の電位が基準電位Ｖｏからサンプリング電位（信号電位）Ｖｉｎに遷移する。これにより、次のサンプリング動作及び移動度補正動作の準備が完了する。

サンプリング期間／移動度補正期間（Ｈ）に入ると、図２Ｈに示すように、走査線ＷＳＬ１０１が高電位側に遷移してサンプリング用トランジスタ３Ａがオン状態となる。したがって駆動用トランジスタ３ｂのゲート電位Ｖｇは信号電位Ｖｉｎとなる。ここで発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため、駆動用トランジスタ３Ｂのドレイン／ソース間電流Ｉｄｓは発光素子容量３Ｉに流れ込み、充電を開始する。したがって駆動用トランジスタ３Ｂのソース電位Ｖｓは上昇を開始し、やがて駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして、信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｉｎを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことができる。

最後に発光期間（Ｉ）になると、図２Ｉに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａはオフ状態となる。これにより駆動用トランジスタ３Ｂのゲートｇは信号線ＤＴＬ１０１から切り離される。同時にドレイン電流Ｉｄｓが発光素子３Ｄを流れ始める。これにより発光素子３Ｄのアノード電位は駆動電流Ｉｄｓに応じてＶｅｌ上昇する。発光素子３Ｄのアノード電位の上昇は、即ち駆動用トランジスタ３Ｂのソース電位Ｖｓの上昇に他ならない。駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇すると、保持容量３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量Ｖｅｌはソース電位Ｖｓの上昇量Ｖｅｌに等しくなる。故に、発光期間中駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。

図３は、サンプリング期間／移動度補正期間（Ｈ）における、走査線電位波形及び映像信号線電位波形を示す模式図である。ここで移動度補正時間は、映像信号線電位が信号電位Ｖｉｎにある時間幅と制御信号パルスの両者が重なった範囲で決まる。特に本実施形態は映像信号線ＤＴＬが信号電位Ｖｉｎにある時間幅の中に入るように制御信号パルス幅ｔを細めに決めているため、結果的に移動度補正時間ｔ´は制御信号パルス幅ｔで決まる。正確には、制御信号パルスが立ち上がってサンプリング用トランジスタがオンしてから、同じく制御信号パルスが立下がってサンプリング用トランジスタがオフするまでの時間となる。図示するように、オンタイミングはサンプリング用トランジスタ３Ａのソース電位（即ち映像信号線電位）に対して同じくサンプリング用トランジスタ３Ａのゲート電位（即ち走査線電位）がサンプリング用トランジスタの閾電圧Ｖｔｈ（３Ａ）を超えたときとなる。逆にサンプリング用トランジスタのオフタイミングは、そのゲート電位がソース電位に比べて丁度Ｖｔｈ（３Ａ）を下回ったときとなる。よって移動度補正時間ｔ´は図示するように、ほぼ制御信号パルスの幅ｔと等しい。本発明では、この制御信号パルスは電源パルスをそのまま使っている。電源パルスの立上り及び立下がりは極めて正確であり、走査線ごとのばらつきは少ない。したがって移動度補正時間のばらつきは非常に少なく、安定したサンプリング動作及び移動度補正動作を行うことができる。

図４は、本発明にかかる表示装置に組み込まれるライトスキャナ１０４の具体的な構成例を示す回路図である。理解を容易にするため、図４の回路図は、１行目の走査線ＷＳＬ１０１に対応するライトスキャナ１０４の段と、同じくこの走査線ＷＳＬ１０１に接続している画素１０２を表してある。図示するように、ライトスキャナ１０４は、シフトレジスタＳＬと、シフトレジスタＳＬの各段と各走査線ＷＳＬとの間に配された出力バッファＢＵＦ２と、各出力バッファＢＵＦ２に所定のパルス幅を有する電源パルスＶｐｕｌｓｅの列を供給するパルス電源ＰＳとからなる。本実施形態では、２個のバッファＢＵＦ１，ＢＵＦ２をシフトレジスタＳＲと走査線ＷＳＬとの間に縦列接続した構成である。一方パルス電源ＰＳはライトスキャナ１０４の線順次走査に同期して順次電源パルスＶｐｕｌｓｅの列を出力している。このパルス列はアンプＡＭＰで増幅されたあと、出力バッファＢＵＦ２の電源ラインに供給されている。したがって本実施形態では、ＢＵＦ２が実際の出力バッファであり、ＢＵＦ１はシフトレジスタの出力段となっている。

シフトレジスタＳＲは、線順次走査にあわせて各段ごとにＢＵＦ１を介してシフトパルスＩＮを出力する。各出力バッファＢＵＦ２は、対応するシフトレジスタＳＲの段から出力されたシフトパルスＩＮに応じて動作し、パルス電源ＰＳから供給された電源パルスＶｐｕｌｓｅを制御信号として対応する走査線ＷＳＬに出力している。本実施形態では、出力バッファＢＵＦ２は、互いに相補的な一対のスイッチング素子を電源ラインと接地ラインＶｓｓとの間に直列接続したインバータからなる。具体的には互いに相補的な一対のスイッチング素子は、ＰチャネルトランジスタとＮチャネルトランジスタである。パルス電源ＰＳは、このインバータの電源ラインＶｄｄに電源パルスＶｐｕｌｓｅの列を供給している。電源パルスの波高レベルはＶｄｄ、基準レベルはＶｓｓでる。

図５は、図４に示したライトスキャナ１０４の動作説明に供するタイミングチャートである。時間軸を揃えてシフトパルスＩＮ、電源パルスＶｐｕｌｓｅ及び走査線ＷＳＬ１０１の電位変化を表してある。図示するように、シフトレジスタＳＲからバッファＢＵＦ１を介して出力されるシフトパルスＩＮは、立上り及び立下りのトランジェントが鈍っている。シフトパルスＩＮは、シフトレジスタＳＲがスタートパルスを順次転送することで各段ごとに出力される。スタートパルスを転送する過程で波形に鈍りが生じるため、シフトパルスＩＮは正確な矩形波ではなく立上りと立下りに鈍りが生じる。しかもこの鈍りはシフトレジスタの各段ごとで異なっており、シフトパルス波形は正確さが失われている。一方電源パルスＶｐｕｌｓｅはパルス電源ＰＳで生成され且つ直接出力バッファＢＵＦ２に入力されるものであり、正確な矩形波形となっている。出力バッファＢＵＦ２はシフトパルスＩＮに応じて動作し、この電源パルスＶｐｕｌｓｅをそのまま抜き取ることで、走査線ＷＳＬ１０１に対する制御信号波形としている。したがって、走査線ＷＳＬ１０１の電位は、正しいタイミングでＶｓｓとＶｄｄとの間を切換る。またこの制御信号波形のパルス幅は一定であり、ライン間でばらつきは少ない。

図６は、ライトスキャナ１０４の参考例を示す模式的な回路図である。理解を容易にするため図５に示した本発明のライトスキャナと対応する部分には対応する参照番号を付してある。異なる点は、参考例にかかるライトスキャナ１０４の出力バッファＢＵＦ２が、その前に位置する出力バッファＢＵＦ１と同じ構造であり、何ら電源パルスは用いていないことである。即ち出力バッファＢＵＦ２は単純に電源ラインＶｄｄと接地ラインＶｓｓとの間に接続されたインバータである。電源ラインＶｄｄは固定電位に維持されている。

図７は、図６に示した参考例にかかるライトスキャナ１０４の動作説明に供するタイミングチャートである。時間軸を合わせてシフトレジスタＳＲからＢＵＦ１を介して出力されるシフトパルスＩＮと、同じくＢＵＦ２から走査線ＷＳＬ１０１に出力される制御信号波形を表している。図から明らかなように、出力バッファＢＵＦ２は単純なインバータからなり、シフトパルスＩＮを反転してそのまま走査線ＷＳＬ１０１側に出力している。シフトパルスＩＮのばらつきがそのまま走査線ＷＳＬ１０１の制御信号波形のばらつきとなっている。この様にライトスキャナの出力ばらつきがあるため、移動度補正動作が１ラインごとにばらつき、ラインごとの輝度ムラになる。これに対し本発明のライトスキャナは、制御信号パルスの立上り及び立下りが最終段バッファの精度ではなく、パルス電源の精度により決定されるため、どのラインにおいても立上り及び立下りが一致する。ライトスキャナから出力されるシフトパルスが劣化していても、制御信号パルスの精度は、電源ラインに入力した電源パルスで決定される。これにより移動度補正時間のばらつきを防ぐことが出来、良好な画質を得ることが可能になる。

図８は、ライトスキャナ１０４の他の実施例を示す回路図である。理解を容易にするため、図６に示した先の実施例と対応する部分には対応する参照番号を付してある。異なる点は、出力バッファＢＵＦ２の構成である。先の実施例では、ＢＵＦ２がＮチャネルトランジスタとＰチャネルトランジスタの縦列接続からなるインバータである。これに対し本実施例の出力バッファＢＵＦ２はインバータを構成する一方のＰチャネルトランジスタをトランスミッションゲート素子で置き換えている。即ち出力バッファＢＵＦ２を構成するインバータは、一対のスイッチング素子の内少なくとも電源ライン側にある方が、トランスミッションゲート素子となっている。換言すると、ＰチャネルトランジスタをＣＭＯＳ化してその低抵抗化を図っている。このトランスミッションゲートはシフトパルスＩＮに応じてオンする側となっており、電源パルスＶｐｕｌｓｅを電源ラインから抜き取って、走査線ＷＳＬ１０１に供給している。そこで電源パルスＶｐｕｌｓｅを抜き取るためのスイッチング素子をトランスミッションゲートとして低抵抗化を図り、以って制御パルスの立上り及び立下りのトランジェントをより速くする事ができる。

本発明にかかる表示装置の全体構成を示すブロック図である。図１Ａに示した表示装置に含まれる画素回路の構成を示す回路図である。本発明にかかる表示装置の動作説明にかかるタイミングチャートである。同じく動作説明に供する模式図である。同じく駆動説明に供する模式図である。同じく動作説明に供する模式図である。同じく動作説明に供する模式図である。同じく動作説明に供する模式図である。同じく動作説明に供する模式図である。同じく動作説明に供する模式図である。同じく動作説明に供する模式図である。同じく動作説明に供するグラフである。本発明にかかる表示装置に含まれるライトスキャナの構成例を示す回路図である。図４に示したライトスキャナの動作説明に供するタイミングチャートである。ライトスキャナの参考例を示す回路図である。図６に示したライトスキャナの動作説明に供するタイミングチャートである。ライトスキャナの変形例を示す回路図である。

符号の説明

１００…表示装置、１０１…画素、１０２…画素アレイ部、１０３…水平セレクタ、１０４…ライトスキャナ、１０５…電源スキャナ、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子、ＳＲ…シフトレジスタ、ＢＵＦ２…出力バッファ、ＰＳ…パルス電源

Claims

画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、
前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、
該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、
前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、
前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、
前記駆動用トランジスタは、第１電位にある該給電線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、
前記主スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするため、所定のパルス幅を有する制御信号を該走査線に出力し、以って前記保持容量に信号電位を保持すると同時に該駆動用トランジスタの移動度に対する補正を信号電位に加え、
前記主スキャナは、シフトレジスタと、該シフトレジスタの各段と各走査線との間に配された出力バッファと、各出力バッファに所定のパルス幅を有する電源パルスの列を供給するパルス電源とからなり、
前記シフトレジスタは、線順次走査に合わせて順次各段ごとにシフトパルスを出力し、
各出力バッファは、対応するシフトレジスタの段から出力されたシフトパルスに応じて動作し、該パルス電源から供給された電源パルスを該制御信号として対応する走査線に出力することを特徴とする表示装置。
前記出力バッファは、互いに相補的な一対のスイッチング素子を電源ラインと接地ラインとの間に直列接続したインバータからなり、
前記パルス電源は、該インバータの電源ラインに該電源パルスの列を供給することを特徴とする請求項１記載の表示装置。
前記インバータは、一対のスイッチング素子のうち、少なくとも該電源ライン側にある方が、トランスミッションゲート素子からなることを特徴とする請求項２記載の表示装置。
前記主スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持することを特徴とする請求項１記載の表示装置。
前記電源スキャナは、該サンプリング用トランジスタが信号電位をサンプリングする前に、第１タイミングで該給電線を第１電位から第２電位に切り換え、
前記主スキャナは、同じく該サンプリング用トランジスタが信号電位をサンプリングする前に、第２タイミングで該サンプリング用トランジスタを導通させて該信号線から基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第２電位にセットし、
前記電源スキャナは、該第２タイミングの後の第３タイミングで、該給電線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておくことを特徴とする請求項１記載の表示装置。