JP2008124354A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2008124354A JP2008124354A JP2006308689A JP2006308689A JP2008124354A JP 2008124354 A JP2008124354 A JP 2008124354A JP 2006308689 A JP2006308689 A JP 2006308689A JP 2006308689 A JP2006308689 A JP 2006308689A JP 2008124354 A JP2008124354 A JP 2008124354A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- curable resin
- resin film
- ultraviolet curable
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
この発明は、薄型ウェハを用いた半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device using a thin wafer.
パワー半導体装置(例えば、縦型のIGBT(絶縁効果型バイポーラトランジスタ)など)では、近年、高性能化を図るためにシリコンウェハの薄板化が行われている。この薄型バワー半導体装置は、図3に示すように、シリコンウェハ1の表面にデバイスの表面構造4を形成した後、図4に示すように、このデバイス形成面(表面構造4)と反対側のシリコンウェハ1の裏面1aを研削加工して薄膜化した後、図示しない裏面電極を形成して製造される。
図3において、同図(a)は研削前のシリコンウェハの要部断面図、同図(b)は同図(a)のB部詳細図であり、IGBTの1セルの表面構造4である。表面構造4は拡散部2と上部構造3で構成される。この拡散部2はシリコンウェハ1の表面層に形成されたウェル領域11とウェル領域11の表面層に形成されたエミッタ領域で構成される。また上部構造3はゲート絶縁膜13とゲート電極14と層間絶縁膜15とエミッタ電極16および表面保護膜のポリイミド膜17で構成される。
In power semiconductor devices (for example, vertical IGBTs (insulation effect bipolar transistors)), silicon wafers have been thinned in recent years in order to improve performance. As shown in FIG. 3, after forming the
3A is a cross-sectional view of the main part of the silicon wafer before grinding, and FIG. 3B is a detailed view of part B of FIG. 3A, showing the
図4は、シリコンウェハを薄膜化する従来の方法で、レジスト膜を薄くした場合であり、同図(a)〜同図(c)は工程順に示した要部工程断面図である。
まず、図4で示したシリコンウェハ1の裏面1aを研削加工するために、予め表面構造4上に研削保護用のレジスト膜35をスピン塗布して、熱硬化させておく。レジスト膜35は一般的に半導体プロセスで使用する熱硬化性樹脂膜である(同図(a))。
つぎに、このレジスト膜35面に研削加工装置の吸着ステージ32をセットし真空吸着することでシリコンウェハ1を吸着ステージ32に吸着固定し、シリコンウェハ1の裏面1aを研削加工してシリコンウェハ1を薄膜化する(同図(b))。
つぎに、シリコンウェハ1を吸着ステージ32から離す。その後の工程はここでは省略する。
FIG. 4 shows a case where a resist film is thinned by a conventional method of thinning a silicon wafer, and FIGS. 4A to 4C are cross-sectional views of essential parts shown in the order of processes.
First, in order to grind the back surface 1a of the
Next, the
Next, the
特許文献1には、半導体ウェハ等の製品を加工する際に使用される粘着シートについて、加工後、粘着シートを剥離する際に半導体ウェハを損傷することがない粘着シートとその製造方法が開示されている。この粘着シートには紫外線硬化性樹脂も含まれている。
図4(a)で塗布するレジスト膜35の膜厚は3μm程度の薄い膜であり、吸着ステージ32にレジスト膜32が接触したときに、図5に示すように、レジスト膜35を貫通して表面構造4に接触キズ41や打痕42等が付くことがある。接触キズ41や打痕42は、シリコンウェハ1に形成された多数の半導体素子(ここではIGBT)を破壊させ、良品率を低下させる原因となっている。
この接触キズ41や打痕42を防止するためにレジスト膜を厚くする方法がある。
図6は、レジスト膜の膜厚を厚くした場合の工程図であり、同図(a)〜同図(c)は工程順に示した要部工程断面図である。
図4と同様の工程であるが、異なるのは接触キズ41や打痕42を防止するためにレジスト膜35の厚さを10μm以上の厚いレジスト膜36にした点である。こうすることで接触キズ41や打痕42等を低減できるが、シリコンウェハ1を吸着ステージ32から離すと、図7のようにシリコンウェハ1が大きく反ってしまう。この反り量が増大する理由について以下に説明する。
The
There is a method of increasing the thickness of the resist film in order to prevent the
FIG. 6 is a process diagram in the case where the thickness of the resist film is increased, and FIGS. 6A to 6C are main process cross-sectional views shown in the order of processes.
The process is the same as that shown in FIG. 4 except that the
従来から研削保護用に使用していたレジスト膜35、36は、熱硬化性樹脂のため加熱硬化処理をすると、有機溶剤が揮発し応力が発生する。この応力によって発生したシリコンウェハ1の反りは、特にレジスト膜36の厚さが10μm以上になると数mm以上に増大する。
このようにシリコンウェハ1の反り量が増大すると、各種半導体プロセス装置の搬送機構でシリコンウェハ1を搬送できないなどの不具合が発生する。
この発明の目的は、前記の課題を解決して、シリコンウェハを吸着ステージに吸着固定する場合に、シリコンウェハに接触キズや打痕が付かず、シリコンウェハの反りも小さくできる半導体装置の製造方法を提供することである。
Since the
When the amount of warpage of the
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems and to provide a method for manufacturing a semiconductor device in which when a silicon wafer is sucked and fixed to a suction stage, the silicon wafer is free from contact scratches and dents and warpage of the silicon wafer can be reduced. Is to provide.
前記の目的を達成するために、シリコンウェハのデバイス形成面を接触させて脱着支持治具に固定する工程において、前記デバイス形成面に保護膜として紫外線硬化性樹脂膜を被覆し、該紫外線硬化性樹脂膜に紫外線を照射して硬化させた後、前記紫外線硬化性樹脂膜を接触させて脱着支持治具に固定する製造方法とする。
また、シリコンウェハを研削して薄膜化する工程において、研削面と反対側のデバイス形成面に保護膜として紫外線硬化性樹脂膜を被覆し、該紫外線硬化性樹脂膜に紫外線を照射して硬化させた後、該紫外線硬化性樹脂膜を脱着支持治具に接触させて固定した後前記研削面を研削し前記シリコンウェハの厚さを100μm以下とする。
また、シリコンウェハを搬送する工程において、前記シリコンウェハのデバイス形成面に保護膜として紫外線硬化性樹脂膜を被覆し、該紫外線硬化性樹脂膜に紫外線を照射して硬化させた後、シリコンウェハを脱着支持治具に接触させて固定し搬送する製造方法とする。
In order to achieve the above object, in the step of bringing the device forming surface of the silicon wafer into contact and fixing to the desorption support jig, the device forming surface is coated with an ultraviolet curable resin film as a protective film, and the ultraviolet curable resin is coated. After the resin film is irradiated with ultraviolet rays and cured, the ultraviolet curable resin film is brought into contact with the resin film and fixed to a desorption support jig.
Also, in the process of thinning the silicon wafer, a device forming surface opposite to the ground surface is coated with an ultraviolet curable resin film as a protective film, and the ultraviolet curable resin film is irradiated with ultraviolet rays and cured. Thereafter, the ultraviolet curable resin film is fixed in contact with a desorption support jig, and then the ground surface is ground to make the thickness of the silicon wafer 100 μm or less.
Further, in the step of transporting the silicon wafer, the device forming surface of the silicon wafer is coated with an ultraviolet curable resin film as a protective film, and the ultraviolet curable resin film is irradiated with ultraviolet rays and cured, It is set as the manufacturing method which fixes and conveys by making it contact with a removal | desorption support jig | tool.
また、前記脱着支持治具が前記シリコンウェハを脱着できる吸着ステージであるとよい。
また、前記紫外線の波長が200〜400nmであるとよい。
The desorption support jig may be a suction stage that can desorb the silicon wafer.
The wavelength of the ultraviolet light is preferably 200 to 400 nm.
この発明によれば、シリコンウェハのデバイス形成面に紫外線硬化性樹脂膜を被覆することで、シリコンウェハのデバイス形成面と反対の裏面を研削した場合に、吸着ステージに吸着されるデバイス形成面に接触キズや打痕が付くことを防止することができる。
これによってウェハ表面に形成された多数の半導体素子を破壊させてしまう問題を改善できる。
また、シリコンウェハに紫外線硬化性樹脂膜を被覆することで、シリコンウェハの反り量を小さく抑制できて、シリコンウェハの搬送工程や研削工程以外の他の工程を良好に行うことができる。
According to the present invention, when the back surface opposite to the device formation surface of the silicon wafer is ground by coating the device formation surface of the silicon wafer with the ultraviolet curable resin film, the device formation surface is attracted to the suction stage. Contact scratches and dents can be prevented.
This can improve the problem of destroying a large number of semiconductor elements formed on the wafer surface.
Further, by coating the silicon wafer with the ultraviolet curable resin film, the warpage amount of the silicon wafer can be suppressed to be small, and other processes other than the silicon wafer conveyance process and the grinding process can be favorably performed.
シリコンウェハの薄膜化を図るときに、従来技術では研削加工装置の吸着ステージによる接触キズや打痕などが発生したり、シリコンウェハ上に被覆する保護膜によってシリコンウェハに反りが発生する。それを防止するために、保護膜として従来使用していたレジスト膜の代わりに、応力の小さな材料で、且つ、シリコンウェハ表面の保護能力に優れた紫外線(UV)硬化性樹脂膜を使用することで前記の問題点を解決した。以下の実施例にて具体的に説明する。 When a silicon wafer is thinned, in the prior art, contact scratches or dents are generated by the suction stage of a grinding apparatus, or the silicon wafer is warped by a protective film coated on the silicon wafer. To prevent this, use an ultraviolet (UV) curable resin film that is made of a low-stress material and has an excellent ability to protect the silicon wafer surface, instead of the resist film that has been used as a protective film. The above problem was solved. This will be specifically described in the following examples.
図1は、この発明の第1実施例の半導体装置の製造方法を示す工程図であり、同図(a)〜同図(e)は工程順に示した要部製造工程断面図である。この工程図ではシリコンウェハ1の研削工程を例に挙げた。尚、図4と同一部位には同一符号を付した。また半導体装置としてIGBTを例に挙げたがこれに限るものではない。
まず、硬化前の状態が液体である紫外線硬化性樹脂を、スピンコーターを使用してシリコンウェハ1のデバイス形成面(表面構造4)に回転塗布(スピンコート)する。スピンコーターの回転数と回転時間を制御して30μmの厚さになるよう形成し、スピンコートした直後に紫外線(365nm)を照射させ硬化させ紫外線硬化性樹脂膜31を形成する(同図(a))。尚、紫外線の波長としては200nm〜400nmの範囲がよい。この範囲から外れると紫外線による硬化性が低下する。
FIGS. 1A to 1E are process diagrams showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention. FIGS. 1A to 1E are cross-sectional views showing a main part manufacturing process shown in the order of steps. In this process diagram, the grinding process of the
First, an ultraviolet curable resin whose state before curing is liquid is spin-coated (spin coated) on the device forming surface (surface structure 4) of the
つぎに、この紫外線硬化性樹脂膜31に研削加工装置の吸着ステージ32(真空で吸着するステージ)をセットし真空吸着することでシリコンウェハ1を吸着ステージ32に真空吸着固定し、シリコンウェハ1の裏面1aを研削加工してシリコンウェハの厚さが90μmになるように裏面を研削する(同図(b))。
具体的には、研削加工装置の吸着ステージ32にデバイス形成面(表面構造4)上に形成されている紫外線硬化性樹脂膜31を密着させて固定し、反対側の研削面(裏面1a)を回転する図示しない研削台に押し付けて100μm以下の厚さに研削加工する。この研削工程後のシリコンウェハ1の厚さの面内分布は87〜93μmの範囲内となり、良好な結果となった。
つぎに、シリコンウェハ1を吸着ステージ32から外す(同図(c))。
Next, a suction stage 32 (a stage that sucks in vacuum) of a grinding apparatus is set on the ultraviolet
Specifically, the ultraviolet
Next, the
つぎに、紫外線硬化樹脂膜31に図示しない粘着テープを貼り、粘着テープを上に引っ張ることで、粘着テープに固着した紫外線硬化樹脂膜32をシリコンウェハ1から剥がした後、裏面1b側に裏面構造18を形成し、その後でダイシングライン(切断線33)に沿ってシリコンウェハ1をカットする(同図(d))。
カットした後、シリコンウェハ1は半導体チップ(ここではIGBTチップ)となる(同図(e))。
図2は、図1(e)のA部詳細図であり、IGBTの1セルの要部断面図である。表面構造4は図3で説明したのでここでは説明を省略する。裏面構造18はシリコンウェハ1の裏面1bに形成したコレクタ領域19とコレクタ領域19上に形成したコレクタ電極20で構成される。
Next, an adhesive tape (not shown) is attached to the ultraviolet
After cutting, the
FIG. 2 is a detailed view of part A of FIG. 1 (e), and is a cross-sectional view of the main part of one cell of the IGBT. Since the
前記の図1(b)の研削工程の後で、紫外線硬化性樹脂膜31をシリコンウェハから除去してデバイス形成面(表面構造4)の外観検査したところ、図5で示した接触キズ41や打痕42などは発生していなかった。これは紫外線硬化性樹脂膜31の厚みが従来のレジスト膜36の膜厚の3倍程度で30μm程度にできるためである。この紫外線硬化性樹脂膜31の厚みは10μm程度以上あれば接触キズや打痕防止に効果を発揮する。
このように紫外線硬化性樹脂膜31を厚くできるのは、紫外線(波長200〜400nm)を照射して室温で硬化させるため、熱硬化性のレジスト膜に比べ揮発成分が少なく、応力の発生が少ないためである。
このように紫外線硬化性樹脂膜31は揮発成分が少なく、応力の発生が少ないため、シリコンウェハ1の反り量も極めて小さく、30μmの膜厚にしてもシリコンウェハ1の反り量は1μm以下である。つまり殆ど反らないということである。
After the grinding step of FIG. 1B, the UV
The ultraviolet
As described above, since the ultraviolet
また、紫外線硬化性樹脂膜31を被覆したシリコンウェハ1は半導体プロセス工程を順次処理していく途中において、プロセス中の加熱や冷却を受けても熱硬化性のレジスト膜に比べて反りを発生させることが少ない。熱履歴後、シリコンウェハ1の反り量を実測したところ前記したように1mm程度であった。尚、シリコンウェハの直径は6インチ〜8インチ程度で厚さは90μm程度である。
また、レジスト膜35、36で必須の加熱硬化処理が紫外線硬化性樹脂膜31では必要ないため、プロセス時間の短縮が可能となり製造コストの低減を図ることができる。
今回、紫外線硬化性樹脂膜31をスピンコート法でシリコンウェハ1の表面に形成したが、これ以外の方法として印刷する方法もある。また、紫外線硬化樹脂膜31の主成分は、アクリル樹脂やエポキシ樹脂を用いている。
In addition, the
In addition, since the heat curing treatment essential for the resist
In this case, the ultraviolet
更に、紫外線硬化性樹脂膜31をシリコンウェハ1に被覆すると、シリコンウェハ1の反りが極めて小さいこととから、研削加工工程に限らず、例えば搬送工程などの他の工程でも本発明は適用できる。尚、搬送工程などの場合には吸着ステージ32の代わりに、爪が付いたステージにシリコンウェハ1を固定する場合も本発明を適用することで同様の効果を得ることができる。
Further, when the ultraviolet
1 シリコンウェハ
1a、1b 裏面
2 拡散部
3 上部構造
4 表面構造
10 シリコン基板
11 ウェル領域
12 エミッタ領域
13 ゲート絶縁膜
14 ゲート電極
15 層間絶縁膜
16 エミッタ電極
17 ポリイミド膜
18 裏面構造
19 コレクタ領域
20 コレクタ電極
31 紫外線硬化性樹脂膜
32 吸着ステージ
33 切断線
35 レジスト膜(薄い)
36 レジスト膜(厚い)
41 接触キズ
42 打痕
DESCRIPTION OF
36 Resist film (thick)
41
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006308689A JP2008124354A (en) | 2006-11-15 | 2006-11-15 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006308689A JP2008124354A (en) | 2006-11-15 | 2006-11-15 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008124354A true JP2008124354A (en) | 2008-05-29 |
Family
ID=39508763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006308689A Withdrawn JP2008124354A (en) | 2006-11-15 | 2006-11-15 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008124354A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103035520A (en) * | 2012-08-13 | 2013-04-10 | 上海华虹Nec电子有限公司 | Manufacture method for insulated gate bipolar transistor (IGBT) device |
WO2013129705A1 (en) * | 2012-03-02 | 2013-09-06 | Fujifilm Corporation | Manufacturing method of semiconductor device |
-
2006
- 2006-11-15 JP JP2006308689A patent/JP2008124354A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013129705A1 (en) * | 2012-03-02 | 2013-09-06 | Fujifilm Corporation | Manufacturing method of semiconductor device |
JP2014017462A (en) * | 2012-03-02 | 2014-01-30 | Fujifilm Corp | Semiconductor device manufacturing method |
CN103035520A (en) * | 2012-08-13 | 2013-04-10 | 上海华虹Nec电子有限公司 | Manufacture method for insulated gate bipolar transistor (IGBT) device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5967211B2 (en) | Manufacturing method of semiconductor device | |
JP5661928B2 (en) | LAMINATE MANUFACTURING METHOD, SUBSTRATE TREATMENT METHOD, AND LAMINATE | |
US6777310B2 (en) | Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps | |
TW200532862A (en) | Dicing film having shrinkage release film and method of manufacturing semiconductor package using the same | |
JP2006196705A (en) | Method for forming circuit element and multilayer circuit element | |
JP2006191144A (en) | Pickup device and pickup method | |
JP5050374B2 (en) | Manufacturing method of semiconductor device | |
JP4725639B2 (en) | Manufacturing method of semiconductor device | |
US11854856B2 (en) | Method of manufacturing semiconductor element | |
JP4271409B2 (en) | Processing method for brittle materials | |
US7262114B2 (en) | Die attaching method of semiconductor chip using warpage prevention material | |
JP2009212439A (en) | Method of manufacturing semiconductor device and semiconductor manufacturing apparatus | |
JP2009259999A (en) | Method of manufacturing semiconductor chip with thermosetting adhesive | |
JP2008124354A (en) | Method of manufacturing semiconductor device | |
US8097087B2 (en) | Method of cleaning support plate | |
US7825010B2 (en) | Die singulation methods | |
JP2005129653A (en) | Method of manufacturing semiconductor device | |
JP2005243910A (en) | Manufacturing method of semiconductor chip | |
JP2005216948A (en) | Method and device for manufacturing semiconductor device | |
JP2014045145A (en) | Wafer processing method | |
JP2002043252A (en) | Method of manufacturing semiconductor chip for multi- chips | |
JP2006324703A (en) | Method of manufacturing semiconductor device | |
JP2020053472A (en) | Method for manufacturing element chip | |
JP4670276B2 (en) | Manufacturing method of semiconductor device | |
JP7186921B2 (en) | Semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20090219 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090914 |
|
A711 | Notification of change in applicant |
Effective date: 20091112 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120628 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120802 |