JP2008117909A - Positioning data calculating method and device, positioning method and system, and exposing method and apparatus - Google Patents
Positioning data calculating method and device, positioning method and system, and exposing method and apparatus Download PDFInfo
- Publication number
- JP2008117909A JP2008117909A JP2006299197A JP2006299197A JP2008117909A JP 2008117909 A JP2008117909 A JP 2008117909A JP 2006299197 A JP2006299197 A JP 2006299197A JP 2006299197 A JP2006299197 A JP 2006299197A JP 2008117909 A JP2008117909 A JP 2008117909A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- mark
- alignment data
- data
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
本発明は、例えば論理回路素子、メモリ素子などの半導体素子、液晶表示素子またはプラズマディスプレイ素子のような表示素子、ＣＣＤ等の撮像素子、薄膜磁気ヘッド等の電子デバイスを製造する際のリソグラフィー工程において行うアライメント処理に関し、特に、基板に形成された複数のマークから位置合せデータを算出することを特徴とする、位置合せデータ算出方法およびその装置と、この位置合せデータ算出方法により算出された位置合せデータを用いる位置合せ方法および位置合せ装置と、露光方法および露光装置に関する。 The present invention relates to a lithography process for manufacturing electronic devices such as semiconductor elements such as logic circuit elements and memory elements, display elements such as liquid crystal display elements or plasma display elements, imaging elements such as CCDs, and thin film magnetic heads. Alignment data calculation method and apparatus, and alignment data calculated by this alignment data calculation method, characterized in that alignment data is calculated from a plurality of marks formed on a substrate. The present invention relates to an alignment method and alignment apparatus using data, an exposure method, and an exposure apparatus.
例えば、論理回路素子、メモリ素子などの半導体素子、液晶表示素子またはプラズマディスプレイ素子のような表示素子、ＣＣＤ等の撮像素子、薄膜磁気ヘッド等の電子デバイスを製造する際には、露光装置を用いて、マスクやレチクルに形成された微細なパターン像を感光剤が塗布された半導体基板やガラスプレート等の基板（以下、基板と言う）上に投影露光する工程がある。この工程の際、露光装置においては、基板の位置と投影されるパターン像の位置とを高精度に合せる必要がある。近年、電子デバイスの集積度の向上に伴い、パターンが非常に微細になり、非常に高精度な位置合せが要求されている。
露光装置において、位置合せは、基板に形成されたアライメントマーク(以下、単にマークと称する場合もある)をアライメントセンサにより検出することによって、基板の位置を検出し、その位置を制御することにより行う。この位置制御は、露光装置では、一般的に、基板のローディング位置を大まかに合せるプリアライメント、基板のホルダーに対するＸＹ面内での位置ずれや回転量を検出するサーチアライメント、及び最終的に各露光ショットの位置決めを行うためのファインアライメントが段階的に行われる。
For example, when manufacturing electronic devices such as semiconductor elements such as logic circuit elements and memory elements, display elements such as liquid crystal display elements or plasma display elements, imaging elements such as CCDs, and thin film magnetic heads, an exposure apparatus is used. There is a step of projecting and exposing a fine pattern image formed on a mask or reticle onto a substrate (hereinafter referred to as a substrate) such as a semiconductor substrate or a glass plate coated with a photosensitive agent. In this step, the exposure apparatus needs to match the position of the substrate and the position of the projected pattern image with high accuracy. In recent years, with the increase in the degree of integration of electronic devices, patterns have become very fine, and highly accurate alignment is required.
In the exposure apparatus, alignment is performed by detecting the position of the substrate by detecting an alignment mark (hereinafter also referred to simply as a mark) formed on the substrate with an alignment sensor, and controlling the position. . This position control is generally performed in an exposure apparatus by pre-alignment for roughly aligning the substrate loading position, search alignment for detecting positional deviation and rotation amount in the XY plane with respect to the substrate holder, and finally each exposure. Fine alignment for positioning the shot is performed in stages.
サーチアライメントやファインアライメントの際にマークの位置検出方法として、近年、画像処理によりマークの位置を検出するＦＩＡ(Field Image Alignment)方式のアライメントセンサが用いられる様になっている。例えば、特許文献１は、マーク付近の基板表面を撮像した信号(パターン信号、ｎ次元信号)を画像処理して、マークの位置情報を検出する方法を開示している。
また生産効率を向上させる観点から、何らかの理由によりアライメントマークの検出の際にマークの検出に失敗した場合であっても、リカバリーが可能なマーク検出技術が開示されている。例えば、特許文献２は、第１のマーク位置と、該第１のマークとは異なる第２のマーク位置を予め設定しておき、第１のマーク検出に失敗した場合に、第２のマークで代用する方法を開示している。この技術によれば、作業者の介入を必要とする調整作業の低減を図ることができる。
As a method for detecting the position of a mark during search alignment or fine alignment, an FIA (Field Image Alignment) type alignment sensor that detects the position of a mark by image processing has recently been used. For example,
Further, from the viewpoint of improving production efficiency, a mark detection technique is disclosed that can be recovered even when the mark detection fails for some reason when detecting the alignment mark. For example, in Patent Document 2, when a first mark position and a second mark position different from the first mark are set in advance and the first mark detection fails, the second mark position is An alternative method is disclosed. According to this technique, it is possible to reduce adjustment work that requires operator intervention.
特許文献２の露光装置は、図６に示すように、ＸＹＺ直交座標系が設定され、ＸＹ面が水平面、Ｚ軸が鉛直方向に設置される。露光装置１００は、露光部Ａと、基板ホルダー制御部Ｂと、ステージ制御部Ｃと、ＴＴＬ方式アライメント光学系Ｄと、オフアクシス方式アライメント系Ｅを備える。
As shown in FIG. 6, the exposure apparatus of Patent Document 2 is set with an XYZ orthogonal coordinate system, with the XY plane set in the horizontal plane and the Z axis set in the vertical direction. The
露光部Ａは、露光光ＥＬをコンデンサレンズ１、レチクルＲ、投影レンズＰＬを透過して、基板上に、レチクルＲのパターンを投影する。
露光光ＥＬは例えばｇ線(４３６ｎｍ) であり、ｉ線(３６５ｎｍ)、またはＫｒＦエキシマレーザ(２４８ｎｍ)、ＡｒＦエキシマレーザ(１９３ｎｍ)またはＦ２エキシマレーザ(１５７ｎｍ)から出射される光、またはＸ線、電子線等の荷電粒子線を用いてもよい。
露光光ＥＬは、レチクルＲのパターン領域ＰＡを透過し、テレセントリックな投影レンズＰＬに入射され、半導体基板(ウエハ)Ｗ上の各ショット領域に投影される。投影レンズＰＬは露光光ＥＬの波長に関して最良に収差補正されており、その波長のもとでレチクルＲと半導体基板Ｗとは互いに共役になっている。また、露光光ＥＬはケラー照明であり、投影レンズＰＬの瞳ＥＰ内の中心に光源像として結像される。
The exposure unit A transmits the exposure light EL through the
The exposure light EL is, for example, g-line (436 nm), i-line (365 nm), light emitted from a KrF excimer laser (248 nm), ArF excimer laser (193 nm) or F2 excimer laser (157 nm), or X-rays, You may use charged particle beams, such as an electron beam.
The exposure light EL passes through the pattern area PA of the reticle R, enters the telecentric projection lens PL, and is projected onto each shot area on the semiconductor substrate (wafer) W. The projection lens PL has the best aberration correction with respect to the wavelength of the exposure light EL, and the reticle R and the semiconductor substrate W are conjugated with each other under the wavelength. The exposure light EL is Keller illumination and is formed as a light source image at the center in the pupil EP of the projection lens PL.
基板ホルダー制御部Ｂは、ベース３上で、レチクルＲを保持するレチクルステージ２を二次元平面内で移動及び微小回転して、投影レンズＰＬの光軸ＡＸに関して位置決めする。ベース３上に設けた駆動装置４は、レチクルＲの周辺位置に形成したレチクルアライメントマークをミラー５、対物レンズ６、マーク検出系７からなるレチクルアライメント系で検出することにより、装置全体の動作を制御する主制御系１５によって、レチクルステージ２の位置を制御する。
The substrate holder control unit B moves and slightly rotates the reticle stage 2 holding the reticle R on the
ステージ制御部Ｃは、半導体基板ホルダー８を介して半導体基板Ｗを載置するウエハステージ９と、レーザ干渉計１２、ステージコントローラ１３、制御系１４を備える。
半導体基板ホルダー８上には、ベースライン計測等で使用する基準マーク１０が設けられ、ウエハステージ９は、投影レンズＰＬの光軸ＡＸに垂直な面内で半導体基板Ｗを二次元的に位置決めするＸＹステージ、投影レンズＰＬの光軸ＡＸに平行な方向(Ｚ方向)に半導体基板Ｗを位置決めするＺステージ、半導体基板Ｗを微小回転させるステージ、Ｚ軸に対する角度を変化させてＸＹ平面に対する半導体基板Ｗの傾きを調整するステージ等を有する。
The stage controller C includes a
A
ウエハステージ９の上面の一端にはＬ字型の移動鏡１１が取り付けられ、移動鏡１１に対向してレーザ干渉計１２が配置される。移動鏡１１は、実際にはＸ軸に垂直な反射面を有するＸ軸平面鏡及びＹ軸に垂直な反射面を有するＹ軸平面鏡より構成される。
レーザ干渉計１２は、Ｘ軸に沿って移動鏡１１にレーザビームを照射する２個のＸ軸用のレーザ干渉計及びＹ軸に沿って移動鏡１１にレーザビームを照射する１個のＹ軸用のレーザ干渉計を備える。Ｘ軸用の１個のレーザ干渉計及びＹ軸用のレーザ干渉計により、ウエハステージ９のＸ座標及びＹ座標が計測される。Ｘ軸用の２個のレーザ干渉計は、その計測値の差により、ウエハステージ９のＸＹ平面内における回転角を計測する。
An L-shaped moving mirror 11 is attached to one end of the upper surface of the
The
レーザ干渉計１２により計測されたＸ座標、Ｙ座標及び回転角を示す位置計測信号ＰＤＳは、ステージコントローラ１３に供給される。ステージコントローラ１３は、この位置計測信号ＰＤＳに応じて、主制御系１５の制御により、駆動系１４を介してウエハステージ９の位置を制御する。また、位置計測情報ＰＤＳは主制御系１５へ出力され、主制御系１５は、供給された位置計測信号ＰＤＳをモニターしつつ、ウエハステージ９の位置を制御する制御信号をステージコントローラ１３へ出力する。
また、レーザ干渉系１２から出力された位置計測信号ＰＤＳはＬＳＡ演算ユニット２５と、ＦＩＡ演算ユニット４１へ出力される。
A position measurement signal PDS indicating the X coordinate, the Y coordinate, and the rotation angle measured by the
Further, the position measurement signal PDS output from the
ＴＴＬ方式のアライメント光学系Ｄは、レーザ光源１６、ビーム整形光学系１７、ミラー１８、レンズ系１９、ミラー２０、ビームスプリッタ２１、対物レンズ２２、ミラー２３、受光素子２４、ＬＳＡ演算ユニット２５、及び投影レンズＰＬなどより構成される。
レーザ光源１６は、例えばＨｅ−Ｎｅレーザ等の光源であり、赤色光(例えば波長632.8nm)であって半導体基板Ｗ上に塗布されたフォトレジストに対して非感光性のレーザビームＬＢを出射する。このレーザビームＬＢは、ビーム整形光学系１７、ミラー１８、レンズ系１９、ミラー２０、ビームスプリッタ２１を介して対物レンズ２２に入射する。レーザビームＬＢは、ビーム整形光学系１７の働きで、対物レンズ２２とミラー２３の空間にスポット光ＳＰ０を形成する。
更に、レーザビームＬＢは、レチクルＲの下方であってレチクルＲのパターン領域ＰＡの周辺よりも外側で、かつ投影レンズＰＬの視野内に、ＸＹ平面に対して斜め方向に設けられたミラー２３で反射され、投影レンズＰＬの視野の周辺に光軸ＡＸと平行に入射され、投影レンズＰＬの瞳ＥＰの中心を通って半導体基板Ｗを垂直に照射する。従って、半導体基板Ｗ上にパターン領域ＰＡの投影像の外側に、スリット状のスポット光ＳＰが結像される。
TTL alignment optical system D includes
The
Further, the laser beam LB is below the reticle R, outside the periphery of the pattern area PA of the reticle R, and in the field of view of the projection lens PL, with a mirror 23 provided obliquely to the XY plane. The light is reflected, is incident on the periphery of the field of the projection lens PL in parallel with the optical axis AX, and irradiates the semiconductor substrate W vertically through the center of the pupil EP of the projection lens PL. Accordingly, the slit-shaped spot light SP is formed on the semiconductor substrate W outside the projected image of the pattern area PA.
上記スポット光ＳＰによって半導体基板Ｗ上のマークを検出するため、ウエハステージ９をＸＹ平面内で水平移動させ、スポット光ＳＰがマークを相対走査すると、マークから正反射光、散乱光、回折光等が生じ、マークとスポット光ＳＰの相対位置により光量が変化する。この光情報は、前記光路を逆進し、ビームスプリッタ２１により反射されて受光素子２４に達する。受光素子２４の受光面は投影レンズＰＬの瞳ＥＰとほぼ共役な瞳像面ＥＰ'に配置され、マークからの正反射光に対して不感領域を持ち、散乱光や回折光のみを受光する。
In order to detect the mark on the semiconductor substrate W by the spot light SP, when the
受光素子２４により電気信号に変換された各光電信号は、ＬＳＡ演算ユニット２５に入力される。ＬＳＡ演算ユニット２５は、ウエハステージ９のＸ座標、Ｙ座標及び回転角を示す位置計測信号ＰＤＳとともに、マーク位置の情報ＡＰ１を作成する。即ち、ＬＳＡ演算ユニット２５は、スポット光ＳＰに対して半導体基板マークを走査した時の受光素子２４からの光電信号波形を位置計測信号ＰＤＳに基づいてサンプリングして記憶し、その波形を解析することによってマークの中心がスポット光ＳＰの中心と一致した時のウエハステージ９の座標位置をマーク位置の情報ＡＰ１として出力する。
Each photoelectric signal converted into an electrical signal by the light receiving element 24 is input to the LSA
オフアクシス方式アライメント光学系Ｅは投影レンズＰＬの側方に備えられる。
オフアクシス方式のアライメント光学系は、半導体基板Ｗを照明するためのハロゲンランプ２６、照明光を光ファイバー２８の入力端に集光するコンデンサレンズ２７、照明光を導波する光ファイバー２８、半導体基板Ｗ上に塗布されたフォトレジストの感光波長(短波長)域と赤外波長域とをカットするフィルタ２９、レンズ系３０、ハーフミラー３１、ミラー３２、対物レンズ３３、投影レンズＰＬの鏡筒下部の周辺に投影レンズＰＬの視野を遮光しないように固定されたプリズムミラー３４を有する。ミラー３２は照明光をＸ軸方向とほぼ平行に反射するものであり、プリズムミラー３４は半導体基板Ｗを垂直に照射するものである。
ハロゲンランプ２６は、半導体基板Ｗ上面に塗布されたフォトレジストを感光しない波長域（５００〜８００ｎｍ）であり、また波長帯域が広く、半導体基板Ｗ表面における反射率の波長特性の影響を軽減するため使用される。
The off-axis alignment optical system E is provided on the side of the projection lens PL.
The off-axis alignment optical system includes a halogen lamp 26 for illuminating the semiconductor substrate W, a
The halogen lamp 26 has a wavelength range (500 to 800 nm) where the photoresist applied on the upper surface of the semiconductor substrate W is not exposed, and has a wide wavelength range, so as to reduce the influence of the wavelength characteristics of the reflectance on the surface of the semiconductor substrate W. used.
なお、図示しないが、光ファイバー２８の出射端から対物レンズ３３までの光路中には、適当な照明視野絞りが対物レンズ３３に関して半導体基板Ｗと共役な位置に設けられる。対物レンズ３３の光軸は、半導体基板Ｗ上では垂直となるように定められ、マーク検出時に光軸の倒れによるマーク位置のずれが生じないようにしている。
Although not shown, an appropriate illumination field stop is provided at a position conjugate with the semiconductor substrate W with respect to the objective lens 33 in the optical path from the exit end of the
半導体基板Ｗからのマーク像を含む反射光は、プリズム３４、対物レンズ３３、ミラー３２、ハーフミラー３１を介して、レンズ系３５によって指標板３６上に結像される。この指標板３６は、対物レンズ３３とレンズ系３５とによって半導体基板Ｗと共役に配置され、図７に示すように矩形の透明窓内に、Ｘ軸方向とＹ軸方向のそれぞれに伸びた直線状の指標マーク３６ａ〜３６ｄを有する。図７は、指標板３６の断面図を示し、半導体基板Ｗのマーク像は、指標板３６の透明窓３６ｅ内に結像され、半導体基板Ｗのマーク像と指標マーク３６ａ〜３６ｄとは、リレー系３７、３９及びミラー３８を介してイメージセンサー４０に結像する。イメージセンサー４０は、基板表面のアライメントマーク付近を撮像した信号(ｎ次元信号)を信号処理(画像処理を含む)して、マークの位置情報を検出するＦＩＡ(Field Image Alignment)方式のアライメントセンサである。
イメージセンサー４０(光電変換手段、光電変換素子)は、例えば二次元ＣＣＤが用いられ、撮像面に入射する指標マーク及びマーク像を光電信号(画像信号、画像データ、データ、信号)に変換する。イメージセンサー４０の出力信号(ｎ次元信号)は、ＦＩＡ演算ユニット４１に入力される。
The reflected light including the mark image from the semiconductor substrate W is imaged on the
The image sensor 40 (photoelectric conversion means, photoelectric conversion element) uses, for example, a two-dimensional CCD, and converts an index mark and a mark image incident on the imaging surface into photoelectric signals (image signal, image data, data, signal). An output signal (n-dimensional signal) of the
ＦＩＡ演算ユニット４１は、入力された画像信号からアライメントマークを検出し、そのアライメントマークの指標マーク３６ａ〜３６ｄに対するマーク像のずれを求める。そして、レーザ干渉計１２からのウエハステージ９のＸ座標、Ｙ座標及び回転角を示す位置計測信号ＰＤＳによって、ウエハステージ９の停止位置から、半導体基板Ｗに形成されたマーク像が指標マーク３６ａ〜３６ｄの中心に正確に位置した時のウエハステージ９のマーク中心検出位置に関する情報ＡＰ２を出力する。
The FIA
図８は、ＦＩＡ演算ユニット４１の内部構成を示すブロック図である。ＦＩＡ演算ユニット４１は、画像信号(パターン信号)記憶部５０、テンプレートデータ記憶部５２、データ処理部５３及び制御部５４を有する。
画像信号記憶部５０は、イメージセンサー４０により取り込まれた画像(パターン信号)であって、検出対象のアライメントマークのサイズに比べて十分に大きいスキャン領域の画像を記憶する。
テンプレートデータ記憶部５２は、例えばサーチアライメントの際に行うテンプレートマッチング処理で用いるテンプレートデータを記憶する。テンプレートデータは、半導体基板上のマークを検出するために画像信号記憶部５０に記憶されている画像信号(パターン信号)とパターンマッチングを行うための基準のパターンデータである。例えば、図７に示す指標マーク３６ａ〜３６ｄである。
テンプレートデータは、露光装置１００とは別の計算機システム等で作成してもよいし、アライメントセンサで撮像された画像情報(パターン信号)を画像処理して作成し、テンプレートデータ記憶部５２に記憶されてもよい。
FIG. 8 is a block diagram showing the internal configuration of the FIA
The image
The template data storage unit 52 stores template data used in a template matching process performed at the time of search alignment, for example. The template data is reference pattern data for performing pattern matching with an image signal (pattern signal) stored in the image
The template data may be created by a computer system or the like different from the
データ処理部５３は、画像信号(パターン信号)記憶部５０に記憶されている画像信号(パターン信号)に対してテンプレートマッチング及びエッジ検出処理等の所望の画像処理(信号処理)を行い、マークの検出、位置情報の検出及びずれ情報の検出等を行う。即ち、データ処理部５３は、画像信号記憶部５０に記憶される画像信号(パターン信号)とテンプレートデータ記憶部５２に記憶するテンプレートとのマッチングを行い、画像信号(パターン信号)中のマークの有無を検出する。マークが存在していた場合には、視野内のどの位置にあるかを求める。これによって、半導体基板Ｗに形成されたマークの像が指標マーク３６ａ〜３６ｄの中心に正確に位置した時のウエハステージ９のマーク中心位置に関する情報ＡＰ２を得る。
The
なお、サーチアライメント及びファインアライメントにおいて、画像処理方法はテンプレートマッチング手法でもエッジ計測手法でも、その他の画像処理方法であってもよい。また、サーチアライメント計測時と、ファインアライメント計測時の観察倍率とは、互いに等しくてもよいし、ファインアライメント時の倍率をサーチアライメント時の倍率よりも高倍に設定してもよい。
制御部５４は、画像信号記憶部５０、テンプレートデータ記憶部５２、データ処理部５２の記憶および読み出しやデータ処理が各々適切に行われるように、制御する。
このような構成の露光装置１００の各部は、主制御系１５により各々制御され、協働して動作し、所望のアライメント処理、露光処理等を実行する。
The control unit 54 controls the image
Each part of the
例えば半導体素子の製造過程におけるリソグラフィーの工程数は、数十工程以上に及ぶのが一般的である。半導体素子の製造工程では、まず第１のリソグラフィー工程において、半導体基板上に第１のパターンレイヤと第１のアライメントマークを併せて形成し、所定の工程を経た後、第２のリソグラフィー工程では、第１のパターンレイヤ上に形成された第１のアライメントマークを検出して位置合せを行い、第２のパターンレイヤと第２のアライメントマークを併せて形成する。更に所定の工程を経た後、第３のリソグラフィー工程では、半導体基板上に形成された第１のアライメントマーク、若しくは第２のアライメントマークの何れか一方を検出して位置合せを行い、第３のパターンレイヤと第３のアライメントマークを併せて形成する。以後、第４、第５、第６、…、のリソグラフィー工程へと続く。 For example, the number of lithography processes in the process of manufacturing a semiconductor device generally reaches several tens of processes. In the manufacturing process of the semiconductor element, first, in the first lithography process, the first pattern layer and the first alignment mark are formed together on the semiconductor substrate, and after passing through a predetermined process, in the second lithography process, The first alignment mark formed on the first pattern layer is detected and aligned, and the second pattern layer and the second alignment mark are formed together. Further, after passing through a predetermined process, in the third lithography process, either the first alignment mark or the second alignment mark formed on the semiconductor substrate is detected and aligned, and the third lithography process is performed. A pattern layer and a third alignment mark are formed together. Thereafter, the fourth, fifth, sixth,... Lithography processes are continued.
この第３のリソグラフィー工程において、半導体基板上の第１のアライメントマークを検出して位置合せを行った場合、第１のパターンレイヤと第３のパターンレイヤは直接の重ね合せとなる。しかし、第２のパターンレイヤと第３のパターンレイヤとは第１のパターンレイヤを介した間接(２回)合せの重ね合せの関係となる。
ここで仮に、第２のパターンレイヤが第１のパターンレイヤに対し、右方向に１０ｎｍ位置ずれを起こして形成されたと仮定する。更に第３のパターンレイヤは第１のパターンレイヤに対し、逆に左方向へ１０ｎｍ位置ずれを起こして形成されたと仮定した場合、第３のパターンレイヤは第２のパターンレイヤに対し、左方向に２０ｎｍ位置ずれを起こした状態で形成されることになる。
In the third lithography process, when the first alignment mark on the semiconductor substrate is detected and alignment is performed, the first pattern layer and the third pattern layer are directly superimposed. However, the second pattern layer and the third pattern layer are in an indirect (twice) overlapping relationship via the first pattern layer.
Here, it is assumed that the second pattern layer is formed with a position shift of 10 nm in the right direction with respect to the first pattern layer. Further, assuming that the third pattern layer is formed by shifting the position by 10 nm leftward with respect to the first pattern layer, the third pattern layer is leftward with respect to the second pattern layer. It is formed in a state where a 20 nm position shift has occurred.
このことを予め考慮して、半導体装置のパターンレイヤのレイアウトは、個々のパターン配置だけでなく、製造工程におけるアライメントずれや形成されたパターンのサイズばらつき等をデザインマージンとして加味している。このデザインマージンの内に含まれるアライメントマージンは、直接合せよりも間接(２回)合せ、また間接合せにおいては２回合せよりも３回合せという風に、重ね合わせの回数が多くなればなるほど多くのマージンが必要となり、すなわちそれはチップサイズを縮小するための妨げとなる。 Considering this in advance, the layout of the pattern layer of the semiconductor device takes into account not only the individual pattern arrangement, but also the misalignment in the manufacturing process and the size variation of the formed pattern as a design margin. The alignment margin included in this design margin is larger as the number of overlays increases, such as indirect (twice) alignment rather than direct alignment, and indirect alignment three times than two alignments. Margin is required, i.e., it is an obstacle to reducing the chip size.
なお、デザインマージンの算出定義において、単純に各種マージンを加算した場合には膨大なチップサイズとなってしまう。このため半導体装置の製造各社においては、統計的配慮を元にして、各社独自の算出定義を用いてチップサイズの縮小に努めている。またアライメントツリー(各リソグラフィー工程とそのリソグラフィー工程で使用するアライメントマークを表した系統図)もマージン低減のための重要な要素の１つである。更にアライメント精度自体を向上させる方法も有効であるが、微細化に伴うアライメントマージン低減の要求域を超えられないのが現状である。
従って、間接(２回)合せ以降の重ね合わせとなるフォトリソグラフィー工程のパターンレイヤをレイアウトする場合には、重ね合わせを考慮して必要相当のアライメントマージンを確保する必要があった。また半導体基板上のどこかで正規分布に漏れてアライメントずれが発生した場合には、不良チップとなり得るという問題があった。
In the design margin calculation definition, if various margins are simply added, the chip size becomes enormous. For this reason, each semiconductor device manufacturing company strives to reduce the chip size based on statistical considerations using a calculation definition unique to each company. An alignment tree (a system diagram representing each lithography process and alignment marks used in the lithography process) is also an important element for reducing the margin. A method for improving the alignment accuracy itself is also effective, but the current situation is that the required area for reducing the alignment margin accompanying the miniaturization cannot be exceeded.
Therefore, when laying out a pattern layer in a photolithography process that is an overlay after indirect (twice) alignment, it is necessary to secure a necessary alignment margin in consideration of the overlay. In addition, there is a problem that a defective chip can be formed if a misalignment occurs due to a normal distribution somewhere on the semiconductor substrate.
本発明はこの様な問題を鑑みてなされたものであって、その目的は、基板に形成された複数のマークから位置合せデータを算出する位置合せデータ算出方法およびその装置と、この位置合せデータ算出方法により算出された位置合せデータを用いる位置合せ方法および位置合せ装置と、露光方法およびその装置を提供することにある。 The present invention has been made in view of such problems, and an object of the present invention is to provide an alignment data calculation method and apparatus for calculating alignment data from a plurality of marks formed on a substrate, and the alignment data. An object of the present invention is to provide an alignment method and alignment apparatus that uses alignment data calculated by the calculation method, an exposure method, and an apparatus thereof.
上記課題を解決するために、本発明に係る位置合せデータ算出方法は、第１の物体に形成された複数のマークの位置をそれぞれ検出し、検出された複数のマーク位置データにそれぞれ異なる重み付けをして、前記第１の物体に対して第２の物体を所定の関係に位置合せするための位置合せデータを算出するものである。 In order to solve the above-described problem, an alignment data calculation method according to the present invention detects the positions of a plurality of marks formed on a first object, and assigns different weights to the detected plurality of mark position data. Then, alignment data for aligning the second object in a predetermined relationship with the first object is calculated.
この位置合せデータ算出方法において、前記マーク位置データのＸ方向とＹ方向に異なる重み付けして、位置合せデータを算出するとよい。
また、この位置合せデータ算出方法において、前記位置合せデータは、マーク位置データをアベレージ、メディアンまたは比率配分等の演算処理により算出するとよい。
また、この位置合せデータ算出方法において、前記複数のマークは、前記第１の物体上の同一面に形成されたマークまたは前記第１の物体上に積層されている互いに異なるレイヤ上に形成されたマークであるとよい。
また、この位置合せデータ算出方法において、前記マーク位置データまたは位置合せデータを記憶手段に記憶するとよい。
また、この位置合せデータ算出方法において、前記第１の物体が半導体基板、表示素子基板、撮像素子基板または電子デバイス基板であり、前記第２の物体がマスクであるとよい。
また、本発明は位置合せデータ算出装置であって、上記位置合せデータ算出方法により、位置合せデータを算出する位置合せデータ算出部を備える。
In this alignment data calculation method, the alignment data may be calculated by weighting the mark position data differently in the X direction and the Y direction.
In this alignment data calculation method, the alignment data may be calculated by calculating the mark position data using an average, median or ratio distribution.
In the alignment data calculation method, the plurality of marks are formed on the same surface on the first object or on different layers stacked on the first object. It should be a mark.
In this alignment data calculation method, the mark position data or the alignment data may be stored in a storage means.
In the alignment data calculation method, the first object may be a semiconductor substrate, a display element substrate, an imaging element substrate, or an electronic device substrate, and the second object may be a mask.
In addition, the present invention is an alignment data calculation apparatus, and includes an alignment data calculation unit that calculates alignment data by the alignment data calculation method.
また、本発明は、別の観点によれば、位置合せ方法であって、上記位置合せデータ算出方法により、位置合せデータを算出し、その位置合せデータに基づいて、第１の物体と第２の物体の位置合せを行うものである。
また、本発明は、一実施形態において、素子形成層に形成された第１のマークの位置を検出する第１のマーク検出処理と、前記素子形成層上のゲート電極層に形成された第２のマークの位置を検出する第２のマーク検出処理と、前記第１のマーク検出結果および第２のマーク検出結果から位置合せデータを算出する位置合せデータ算出処理と、前記位置合せデータに基づいて、前記ゲート電極上に形成するコンタクト層を位置合せする位置合せ処理とを有する位置合せ方法である。
According to another aspect of the present invention, there is provided an alignment method, wherein the alignment data is calculated by the alignment data calculation method, and the first object and the second object are calculated based on the alignment data. The object is aligned.
In one embodiment, the present invention provides a first mark detection process for detecting a position of a first mark formed in an element formation layer, and a second mark formed in a gate electrode layer on the element formation layer. Based on the second mark detection process for detecting the position of the mark, the alignment data calculation process for calculating the alignment data from the first mark detection result and the second mark detection result, and the alignment data And an alignment process for aligning a contact layer formed on the gate electrode.
また、本発明は、第１の物体上に形成された複数のマークの位置を検出する第１の検出部と、検出された複数のマーク位置データから、前記第１の物体に対して第２の物体を所定の関係に位置合せするための位置合せデータを算出する算出部と、位置合せデータに基づいて前記第１の物体または第２の物体を駆動する駆動部を備えることを特徴とする位置合せ装置である。 In addition, the present invention provides a first detection unit that detects the positions of a plurality of marks formed on the first object, and a second for the first object based on the detected plurality of mark position data. And a driving unit that drives the first object or the second object based on the alignment data. It is an alignment device.
更に、本発明は、マスク上のパターンを基板上に露光する露光方法であって、上記位置合せデータ算出方法により、位置合せデータを算出し、その位置合せデータに基づいて、マスクと基板の位置合せを行い、その位置合せされた基板上に前記パターンを露光するものである。
また、本発明は、マスク上のパターンを基板上に露光する露光装置であって、基板上に形成された複数のマークの位置を検出する第１の検出部と、検出された複数のマーク位置データから基板とマスクを位置合せするための位置合せデータを算出する算出部と、位置合せデータに基づいてマスクと基板を位置合せするため基板を駆動する駆動部を備えるものである。
Furthermore, the present invention is an exposure method for exposing a pattern on a mask onto a substrate, wherein the alignment data is calculated by the alignment data calculation method, and the positions of the mask and the substrate are calculated based on the alignment data. Alignment is performed, and the pattern is exposed on the aligned substrate.
In addition, the present invention is an exposure apparatus that exposes a pattern on a mask onto a substrate, and includes a first detection unit that detects positions of a plurality of marks formed on the substrate, and a plurality of detected mark positions. A calculation unit that calculates alignment data for aligning the substrate and the mask from the data, and a drive unit that drives the substrate for aligning the mask and the substrate based on the alignment data are provided.
本発明によれば、複数のマークより得た位置データから正確な位置合せデータを算出することができる。従って、総合的に適正なアライメント位置を求めることが可能な位置合せデータ算出方法及び装置を提供することができる。
また、サーチアライメントまたはファインアライメントの際に、既に形成された複数のＦＩＡマークに対して計測ができ、また複数のＦＩＡマークの計測結果を演算処理することによって、総合的に適正なアライメント位置に露光処理を行うことが可能な露光方法及び露光装置を提供することができる。さらに本露光方法及び本露光装置を使用することで、アライメントマージンを低減させチップサイズを縮小することができる。若しくはアライメントマージンは低減させず、位置ずれを正規分布内に収めることができるので、歩留り向上が可能である。
According to the present invention, accurate alignment data can be calculated from position data obtained from a plurality of marks. Therefore, it is possible to provide an alignment data calculation method and apparatus capable of obtaining an overall proper alignment position.
In addition, during search alignment or fine alignment, measurement can be performed on a plurality of FIA marks that have already been formed, and the measurement results of the plurality of FIA marks are processed to perform exposure at a comprehensively appropriate alignment position. An exposure method and an exposure apparatus capable of performing processing can be provided. Furthermore, by using this exposure method and this exposure apparatus, the alignment margin can be reduced and the chip size can be reduced. Alternatively, since the alignment margin can be kept within the normal distribution without reducing the alignment margin, the yield can be improved.
また、フォトリソグラフィー後の位置ずれ計測の際に、既に形成された複数のマークに対して位置合せデータを計測でき、またその異なる複数のマークの計測結果を演算処理することによって、総合的に適正なアライメント位置に露光処理を行うことができたか判断することが可能な位置ずれ計測方法及び位置ずれ計測装置を提供することができる。 In addition, when measuring misalignment after photolithography, alignment data can be measured for a plurality of marks that have already been formed, and the measurement results of the different marks can be calculated and processed comprehensively. It is possible to provide a misregistration measuring method and misregistration measuring apparatus that can determine whether exposure processing has been performed at a proper alignment position.
本発明の一実施形態について、図１、図２を参照して説明する。この実施形態は、画像処理により半導体基板のパターンを検出するオフアクシス方式のアライメント光学系を有する露光装置、及びこの露光装置におけるサーチアライメント方法等である。
本発明はこの実施形態の外に、第１の物体上に形成された複数のマーク位置をそれぞれ検出し、検出された複数のマーク位置データから位置合せデータを算出するような実施形態、上記位置合せデータを算出し、その位置合せデータに基づいて、第１の物体と第２の物体の位置合せを行うような実施形態にも適用可能である。
An embodiment of the present invention will be described with reference to FIGS. This embodiment is an exposure apparatus having an off-axis alignment optical system that detects a pattern of a semiconductor substrate by image processing, a search alignment method in the exposure apparatus, and the like.
In addition to this embodiment, the present invention is an embodiment in which a plurality of mark positions formed on the first object are detected and alignment data is calculated from the detected plurality of mark position data. The present invention can also be applied to an embodiment in which alignment data is calculated and alignment of the first object and the second object is performed based on the alignment data.
本発明に用いられる露光装置およびサーチアライメント方法は、図６〜図８に説明した通りであるので、ここでは説明を省略する。
本発明の一実施形態のアライメント計測方法について、図１、図２を参照して説明する。
本発明に係る露光装置１００においては、アライメント計測時に、例えば第１のマークと第２のマークの各々を検出し、検出した第１の結果と第２の結果を演算処理し、それにより得られた位置に対してアライメントを行うことを特徴とする。
以下、その検出方法及びその検出結果のデータ演算処理方法を中心に、本発明に係るアライメント方法について説明する。
The exposure apparatus and the search alignment method used in the present invention are as described with reference to FIGS.
An alignment measurement method according to an embodiment of the present invention will be described with reference to FIGS.
In the
Hereinafter, the alignment method according to the present invention will be described focusing on the detection method and the data calculation processing method of the detection result.
半導体装置を製造する際には、数十層の層(レイヤ)を積層しながら半導体基板上に所望の素子及び回路を形成するが、そのため、サーチマーク、ＥＧＡマーク(ファイン計測用マーク)、ＦＩＡマーク等の各種マーク類が、複数のレイヤで焼かれ、本来サーチ対象としているマークの周囲に存在することが多い。図１（ａ）及び図１（ｂ）はこのことを説明する図である。図１（ａ）は半導体基板の平面図を示し、半導体基板上に形成されたショット配列の一部を拡大して示す。図１（ｂ）は半導体基板の断面図である。説明の便宜上、半導体基板上にはＦＩＡマークのみを示し、サーチマークやＥＧＡマーク等のアライメントマークは図示を省略している。 In manufacturing a semiconductor device, desired elements and circuits are formed on a semiconductor substrate while laminating several tens of layers. For this reason, search marks, EGA marks (fine measurement marks), FIAs are formed. In many cases, various marks such as marks are burned in a plurality of layers and are present around a mark that is originally a search target. FIG. 1A and FIG. 1B are diagrams for explaining this. FIG. 1A is a plan view of a semiconductor substrate, and shows an enlarged part of a shot arrangement formed on the semiconductor substrate. FIG. 1B is a cross-sectional view of the semiconductor substrate. For convenience of explanation, only FIA marks are shown on the semiconductor substrate, and alignment marks such as search marks and EGA marks are not shown.
図１に示すように、基板上には３つのレイヤ１〜３が積層されており、レイヤ毎にスクライブライン（ＳＬ）上にＦＩＡマーク１１０〜１３０が、ショット毎に付随して形成される。
２層目のＦＩＡマーク１２０を形成するためのリソグラフィー工程では、１層目のＦＩＡマーク１１０を検出して行う一般的な位置合せ方法を用いればよい。この時点での形成済みレイヤは１層目のレイヤ１のみであるため、他に位置合せを要するレイヤが存在しないためである。
As shown in FIG. 1, three
In a lithography process for forming the second-
次に、３層目のＦＩＡマーク１３０を形成するためのリソグラフィー工程では、図２のフローチャートに示すように、まず１層目のＦＩＡマーク１１０を検出して（ステップＳ１）位置合せデータ１を得る（ステップＳ２）。その後、ステップＳ３で全てのマークを検出したか判断し、まだ未検出のマークがある場合は、次のマークを検出するために、２層目のＦＩＡマーク１２０を検出して（ステップＳ１）位置合せデータ２を得る（ステップＳ２）。
ここでのＦＩＡマークの検出、及び位置合せデータの取得は、図２のフローチャートでは、ステップＳ３で、全マーク検出としているが、予め設定されたマーク種類(または数量)分だけを繰り返し行えばよい。即ち、上記説明は３つの層だけであるが、例えば十数層目のマーク検出の場合は、２つのマークまたは２種類のマークのように、数及び種類を限定してもよい。ここでは、１つの層に１つのＦＩＡマークを示しているが、ＦＩＡマークの数は１つ以上いくつでもよい。
このようにして得られた位置合せデータは、例えば、Ｘ方向のずれ量、Ｙ方向のずれ量、Ｘ方向のウエハスケーリング、Ｙ方向のウエハスケーリング等として出力することができる。このようなデータ処理は、図８に示すデータ処理部５３で実施され、データは一時記憶される。
Next, in the lithography process for forming the third-
The detection of the FIA mark and the acquisition of the alignment data here are all mark detections in step S3 in the flowchart of FIG. 2, but only the preset mark type (or quantity) may be repeated. . That is, the above description is only for three layers. For example, in the case of detection of a tenth layer mark, the number and type may be limited to two marks or two types of marks. Here, one FIA mark is shown in one layer, but the number of FIA marks may be one or more.
The alignment data obtained in this way can be output as, for example, a deviation amount in the X direction, a deviation amount in the Y direction, wafer scaling in the X direction, wafer scaling in the Y direction, and the like. Such data processing is performed by the
次いで、上記のようにして得られた複数の位置合せデータ、例えば、位置合せデータ１と位置合せデータ２を用いて演算し、所望の位置合せデータを求める（ステップＳ４）。この演算もデータ処理部５３により行われる。データの演算にあたっては、位置合せデータの数、種類により、アベレージ（AVERAGE）、メディアン(MEDIAN,位置合せデータが３つ以上の場合)、またはデータ間の比率配分を適宜選択して所望な演算設定ができるようにする。例えば、全体の位置ずれ量に対し、平均的に位置合せしたい場合はアベレージを用い、統計的観点の中央値に位置合せしたい場合は、メディアンを使用するとよい。
これら演算法の外に、取得した位置合せデータの最大値と最小値から真中の値を演算する方法であってもかまわない。この演算は最も位置ずれを起こしている値に着目して位置合せすることが可能である。
また形成済みの各レイヤに対して任意の位置合せ比率を得られるようにする。
Next, calculation is performed using a plurality of alignment data obtained as described above, for example,
In addition to these calculation methods, a method of calculating the middle value from the maximum value and the minimum value of the obtained alignment data may be used. In this calculation, it is possible to perform alignment by paying attention to the value causing the most positional deviation.
An arbitrary alignment ratio can be obtained for each formed layer.
例えば、第１のレイヤが素子形成領域(Active)、第２のレイヤがゲート電極(Gate)、第３のレイヤがコンタクトホールとすると、第３のレイヤであるコンタクトホールは、素子形成領域にもゲート電極にも位置合せが必要となる。ただし、その位置合せに関しては、素子形成領域よりもゲート電極に対しての重み付けが大きい。何故なら、コンタクトホールが素子形成領域から位置ずれを起こしても、該部は素子分離領域に隣接するためにセルフ救済され易い。しかし一方のゲート電極への位置ずれに対しては救済不可のショートになり易いためである。即ち、素子形成領域上に形成したゲート電極からコンタクトホールがはみ出した場合や、ゲート電極に隣接する素子形成領域へのコンタクトホールがゲート電極側へずれた場合等はショートになる。このため第３のレイヤの位置合せは、第１のレイヤよりも第２のレイヤに重み付けを置いて位置合せを行う必要がある。 For example, if the first layer is an element formation region (Active), the second layer is a gate electrode (Gate), and the third layer is a contact hole, the third layer contact hole is also formed in the element formation region. The gate electrode also needs to be aligned. However, regarding the alignment, the weight to the gate electrode is larger than the element formation region. This is because even if the contact hole is displaced from the element formation region, the portion is adjacent to the element isolation region and thus is easily self-relieved. However, this is because a misalignment to one gate electrode tends to cause a short circuit that cannot be repaired. That is, when the contact hole protrudes from the gate electrode formed on the element formation region, or when the contact hole to the element formation region adjacent to the gate electrode shifts to the gate electrode side, a short circuit occurs. For this reason, the alignment of the third layer needs to be performed by placing a weight on the second layer rather than the first layer.
仮に、１層目のＦＩＡマーク１１０を検出した結果の位置合せデータ１と、２層目のＦＩＡマーク１２０を検出した結果の位置合せデータ２が表１のとおりであるとする。
ここで、位置合せデータ１のＸ方向のずれ量をｘ１、位置合せデータ２のＸ方向のずれ量をｘ２、位置合せデータ１のＹ方向のずれ量をｙ１、位置合せデータ１のＹ方向のずれ量をｙ２、位置合せデータ１のＸ方向のウエハスケーリング量をｓ１、位置合せデータ２のＸ方向のずれ量をｓ２、位置合せデータ１のＹ方向のずれ量をｔ１、位置合せデータ１のＹ方向のずれ量をｔ２とする。
そして、第３のレイヤのＸ方向のずれ量をｘ、第３のレイヤのＹ方向のずれ量をｙ、第３のレイヤのＸ方向のウエハスケーリングをｓ、第３のレイヤのＹ方向のウエハスケーリングをｔとする。
この場合、
ｘ＝ｘ１＋（ｘ２−ｘ１）×７／１０＝４０＋（６０−４０）×７／１０＝５４
ｙ＝ｙ１＋（ｙ２−ｙ１）×７／１０＝１０＋（５０−１０）×７／１０＝３８
ｓ＝ｓ１＋（ｓ２−ｓ１）×７／１０＝３＋（１３−３）×７／１０＝１０
ｔ＝ｔ１＋（ｔ２−ｔ１）×７／１０＝１０＋（１３−３）×７／１０＝１２．１
となる。
Here, the displacement amount of the
Then, the displacement amount of the third layer in the X direction is x, the displacement amount of the third layer in the Y direction is y, the wafer scaling in the X direction of the third layer is s, and the wafer in the Y direction of the third layer is Let scaling be t.
in this case,
x = x1 + (x2-x1) × 7/10 = 40 + (60−40) × 7/10 = 54
y = y1 + (y2-y1) × 7/10 = 10 + (50−10) × 7/10 = 38
s = s1 + (s2-s1) × 7/10 = 3 + (13−3) × 7/10 = 10
t = t1 + (t2-t1) × 7/10 = 10 + (13−3) × 7/10 = 12.1
It becomes.
さらに本発明に係る露光装置を用いた場合には、２回合せ以降のアライメントマージンを低減させることが可能であり、それはデザインマージンの低減、チップサイズの縮小にも繋がる。アライメントマージンの算出定義は、各社独自であるが、模擬的な簡易計算式上では、従来は下記の式１の通りであるのに対し、本発明では式２の通りである。
例えば、２回合せの場合は、第１のレイヤと第２のレイヤの両者に対して適切な位置に、第３のレイヤをアライメントする。つまり、第２のレイヤを形成した際に生じたアライメントずれを見越して、第１のレイヤの所望位置と第２のレイヤの所望位置の中間位置にアライメントするように演算することが可能である。
このようにアライメントずれを見越して演算することが可能であるため、例えば従来のｎ回合せ時のアライメントマージンＭ０は、
Ｍ０＝１回合せ＋(１回合せ × (ｎ−１) × 統計的係数＾(n-1)) ・・・式１
となる。しかし本発明のｎ回合せ時のアライメントマージンＭは、
Ｍ＝１回合せ＋(１回合せ ÷ √２ × (ｎ−１) × 統計的係数＾(n-1)) ・・・式２
のように、間接（２回）の場合、模擬的に上記マージンＭで表されるように、本発明によれば、従来のｎ回合せ時のアライメントマージンに比べて激減することができる。
Further, when the exposure apparatus according to the present invention is used, the alignment margin after the second alignment can be reduced, which leads to a reduction in design margin and a reduction in chip size. The calculation definition of the alignment margin is unique to each company, but in the simulated simple calculation formula, conventionally, it is as shown in the following
For example, in the case of two-time alignment, the third layer is aligned at an appropriate position with respect to both the first layer and the second layer. That is, it is possible to perform calculation so as to align with the intermediate position between the desired position of the first layer and the desired position of the second layer in anticipation of the misalignment caused when the second layer is formed.
Thus, since it is possible to calculate in anticipation of misalignment, for example, the alignment margin M0 at the time of conventional n-time alignment is
M0 = 1 time adjustment + (1 time adjustment x (n-1) x statistical coefficient ^ (n-1) )
It becomes. However, the alignment margin M at the time of n times alignment of the present invention is
M = 1 time adjustment + (1 time adjustment ÷ √2 × (n-1) × statistical coefficient ^ (n-1) ) Equation 2
As described above, in the case of indirect (twice), as represented by the margin M in a simulated manner, according to the present invention, it can be drastically reduced as compared with the conventional alignment margin at the time of n times.
上記の比率配分、重み付け等の実際、条件の記載方法、規定方法は任意である。
例えば、ＦＩＡアライメント計測において複数のＦＩＡマークを計測する場合、図１（ａ）に示すようにＦＩＡマーク１１０〜１３０は各ショット内の比較的近辺位置に存在するので、同一ショット内の各種ＦＩＡマークを順次検出させた後に次ショットのＦＩＡマーク検出を行い、全てのマーク検出を終えた後にＦＩＡマーク毎の位置合せデータ１〜３を求めてもよい。このようにすればマーク検出のためのウエハステージ移動は最小限で済むので、計測のために要する時間を悪戯に増加させることもなくなる。
In practice, such as ratio distribution and weighting, the description method of conditions, and the definition method are arbitrary.
For example, when measuring a plurality of FIA marks in FIA alignment measurement, as shown in FIG. 1A, since the FIA marks 110 to 130 are located at relatively close positions in each shot, various FIA marks in the same shot are used. May be detected after the first shot is detected, and the
またＦＩＡマーク毎に検出パラーメータを設定できるようにするのが望ましい。即ち、ＦＩＡマークのサイズ、ピッチに応じて、検出範囲、検出精度を適正に設定するとよい。また検出するマークの反射率や膜質のような表面状態に合せて、検出感度を調整するとよい。
また、異種のファインアライメントマーク(例えば、ＬＳＡ(Laser Step alignment)マーク)との併用検出も行えるようにしておくことが好ましい。異種マークを検出する場合、異なる検出条件を設定するのが望ましい。例えば、マーク形成面の反射率に対応して適正感度を調整したり、マークの材質に対応して可視光またはＥＢ線を設定したり、膜の下にあるマークを検出するため特別な検出方法を設定したりするとよい。
このようにすれば最適な検出方法で、最適な検出マークから、位置合せデータを取得することが可能になる。
またそのＦＩＡアライメント処理(処理内容)の経過(経緯)及び結果をシーケンスログに記憶しておくのも好適である。その際には、必要に応じてマーク波形信号等も同時に記憶しておくのが好ましい。このようにすれば後に処理内容確認が必要となった場合の確認が容易であり、また１枚目の半導体基板の計測結果を用いて２枚目以降に適用することもできるため、処理時間を短縮することも可能になる。
It is also desirable to be able to set detection parameters for each FIA mark. In other words, the detection range and detection accuracy may be set appropriately according to the size and pitch of the FIA mark. The detection sensitivity may be adjusted in accordance with the surface condition such as the reflectivity and film quality of the mark to be detected.
In addition, it is preferable to be able to perform combined detection with different fine alignment marks (for example, LSA (Laser Step alignment) marks). When detecting different kinds of marks, it is desirable to set different detection conditions. For example, a special detection method for adjusting the appropriate sensitivity corresponding to the reflectance of the mark forming surface, setting visible light or EB line corresponding to the material of the mark, or detecting the mark under the film Or set it.
In this way, it is possible to acquire the alignment data from the optimal detection mark by the optimal detection method.
It is also preferable to store the progress (background) and result of the FIA alignment processing (processing contents) in the sequence log. At that time, it is preferable to simultaneously store a mark waveform signal or the like as necessary. In this way, it is easy to confirm when it is necessary to confirm the processing contents later, and it is also possible to apply the second and subsequent substrates using the measurement result of the first semiconductor substrate. It can also be shortened.
また得られた位置合せデータ１と位置合せデータ２を用いて演算する際に、例えばＸ方向とＹ方向とで位置合せの重み付けである比率配分を変更しても良い。より具体的には、Ｘ方向の位置合せには位置合せデータ１に重み付けを置いて用い、Ｙ方向の位置合せには位置合せデータ２に重み付けを置いて用いても良い。
図３は半導体素子のレイアウトを示す一例である。半導体素子のレイアウトはチップサイズの増大防止や、回路の動作速度向上や、回路内や回路間の動作タイミングを揃えることを目的として、同一、若しくは近似のレイアウトが多用される。そしてそのレイアウトの向き(配置方向)を規定するケースも存在する。
Further, when the calculation is performed using the obtained
FIG. 3 is an example showing a layout of a semiconductor element. For the layout of semiconductor elements, the same or approximate layout is often used for the purpose of preventing an increase in chip size, improving the operation speed of the circuit, and aligning the operation timing within the circuit or between the circuits. In some cases, the layout direction (arrangement direction) is specified.
例えば図３（ａ）に示すように、素子領域３１０をＹ方向(縦長)にレイアウトし、ゲート電極３２０はＸ方向(横長)にレイアウトする場合がある。図３（ｂ）は図３（ａ）のｘ−ｘ断面図を示し、素子領域３１０とコンタクトホール３３０の位置関係を示す。図３（ｃ）は図３（ａ）のｙ−ｙ断面図を示し、ゲート電極３２０とコンタクトホール３３０の位置関係を示す。
この様な場合、コンタクトホール３３０のＸ方向の位置合せには素子領域３１０によって形成されたマークから得られた位置合せデータ１を用い、Ｙ方向の位置合せには素子領域３１０とゲート電極３２０の各々によって形成されたマークから得られた各々の位置合せデータ２を用いて演算を行い、所望する位置を求めるとよい。
以上のようにして求められた、例えば表２に示す位置合せデータを基にして、主制御系１５はステージコントローラ１３により、制御系１４を駆動してステージ９を所定位置に駆動することにより、基板とマスクを位置合せする。その後露光を行い、マスクパターンを基板に焼き付ける。
For example, as shown in FIG. 3A, the element region 310 may be laid out in the Y direction (vertically long), and the gate electrode 320 may be laid out in the X direction (horizontally long). FIG. 3B is a sectional view taken along line xx of FIG. 3A and shows a positional relationship between the element region 310 and the
In such a case,
For example, based on the alignment data shown in Table 2 obtained as described above, the
以上、実施形態は、本発明に係るマーク検出方法及びアライメント方法を露光装置に適用した場合について説明した。しかしながら、露光装置に限られるものではない。本発明は、基板上に形成されたパターンの位置合せ計測装置等の任意の計測装置や検査装置に適用可能である。例えば、第３のリソグラフィー処理を終えた後工程で用いられる、位置合せデータ算出装置について図４、図５を用いて説明する。本発明に係る位置合せデータ算出装置は、マーク計測時に、例えば第１のマークと第２のマークの各々を検出し、検出した第１の結果と第２の結果と、両結果を用いて演算処理を行った結果と、それらの計測結果の出力を行うことを特徴とする。 As described above, the embodiment has described the case where the mark detection method and the alignment method according to the present invention are applied to the exposure apparatus. However, it is not limited to the exposure apparatus. The present invention can be applied to an arbitrary measuring device or inspection device such as an alignment measuring device for a pattern formed on a substrate. For example, an alignment data calculation apparatus used in a subsequent process after finishing the third lithography process will be described with reference to FIGS. The alignment data calculation apparatus according to the present invention detects, for example, each of the first mark and the second mark at the time of mark measurement, and calculates using the detected first result and second result, and both results. The result of processing and the output of those measurement results are characterized.
以下、位置合せデータ算出方法及びその演算処理方法を中心に、本発明に係る位置合せデータ算出方法について説明する。
図４は一般的な位置ずれ測定装置であるオーバーレイ装置における計測マークを示す。図４（ａ）は半導体基板の平面図を示し、半導体基板上に形成されたショット配列の一部を拡大して示す。図４（ｂ）は半導体基板の断面図を示す。説明の便宜上、半導体基板上に形成されたショット配列の右肩にマークを図示しているが、該マークはスクライブライン(ＳＬ)を含み、ショット内の何れの位置に配置されても構わない。
Hereinafter, the alignment data calculation method according to the present invention will be described focusing on the alignment data calculation method and the calculation processing method thereof.
FIG. 4 shows measurement marks in an overlay apparatus which is a general misalignment measurement apparatus. FIG. 4A is a plan view of the semiconductor substrate, and shows an enlarged part of the shot arrangement formed on the semiconductor substrate. FIG. 4B shows a cross-sectional view of the semiconductor substrate. For convenience of explanation, a mark is shown on the right shoulder of the shot arrangement formed on the semiconductor substrate. However, the mark may include a scribe line (SL) and may be arranged at any position in the shot.
図４（ｂ）に示すように、基板上には３つのレイヤ１〜３が積層されており、各レイヤで形成したパターン間の位置ずれを計測するための計測マーク４１０〜４４０が、ショット毎に付随して形成されている。第１の計測マーク４１０はレイヤ１とレイヤ２の位置ずれを計測するため、それぞれのレイヤに形成されたマークである。第２の計測マーク４２０はレイヤ２とレイヤ３の位置ずれを計測するためのマークであり、第３の計測マーク４３０はレイヤ１とレイヤ３の位置ずれを計測するためのマークであり、第４の計測マーク４４０はレイヤ３と、この後に形成するレイヤとの位置ずれを計測するためのマークである。
As shown in FIG. 4B, three
計測マークのパターンは、図４（ｃ）に示す位置ずれ計測マークＡのようなサイズの異なるIsland状、図４（ｄ）に示す位置ずれ計測マークＢのようなRing状、図４（ｅ）または図４（ｆ）に示す位置ずれ計測マークＣまたはＤのようなSlit状である。またこのような計測マークＡ〜Ｄを組合せてもよく、Ｘ方向である左右のパターンが対称、かつＹ方向である上下のパターンも対称であることが望ましい。
このようにすれば、例えば、図４（ｃ）に示すように、内側のマークと外側のマークのずれ量がＸ方向ではｘｍとｘｐであり、Ｙ方向ではｙｍとｙｐであるとすると、内側のマークと外側のマークのＸ方向、Ｙ方向のずれ量は、以下の式により求めることができる。
Ｘ方向のずれ量 ＝ ( Ｘｐ − Ｘｍ ) ÷ ２
Ｙ方向のずれ量 ＝ ( Ｙｐ − Ｙｍ ) ÷ ２
The pattern of the measurement mark is an Island shape having a different size like the displacement measurement mark A shown in FIG. 4C, a Ring shape like the displacement measurement mark B shown in FIG. 4D, and FIG. Or it is a slit shape like the misalignment measurement mark C or D shown in FIG. Such measurement marks A to D may be combined, and it is desirable that the left and right patterns in the X direction are symmetric and the upper and lower patterns in the Y direction are also symmetric.
In this way, for example, as shown in FIG. 4C, if the amount of deviation between the inner mark and the outer mark is xm and xp in the X direction and ym and yp in the Y direction, The shift amount between the X mark and the outer mark in the X direction and the Y direction can be obtained by the following equation.
X-direction displacement = (Xp-Xm) ÷ 2
Amount of deviation in the Y direction = (Yp−Ym) ÷ 2
またマーク検出時の検出感度を向上させるには下地レイヤのパターンエッジを後工程で形成するレイヤで被覆しないようにレイアウトするのがよく、下地レイヤからの発塵等を抑制するためには逆に被覆するようにパターンレイアウトするのもよい。
仮に、第３のリソグラフィー工程において、図１で示したＦＩＡマーク１１０を検出した結果の位置合せデータ１と、ＦＩＡマーク１２０を検出した結果の位置合せデータ２が以下の表３の通りであったとする。
In order to improve the detection sensitivity at the time of mark detection, it is better to lay out so that the pattern edge of the underlying layer is not covered with the layer to be formed in the subsequent process, and conversely to suppress dust generation from the underlying layer. It is also possible to lay out the pattern so as to cover it.
Assuming that the
この場合、
X410=x1-x2,y410=y1-y2,s410=s1-s2,t410=t1-t2
X420=x-x2,y420=y-y2,s420=s-s2,t420=t-t2
X430=x-x1,y430=y-y1,s430=s-s1,t430=t-t1
となる。
in this case,
X410 = x1-x2, y410 = y1-y2, s410 = s1-s2, t410 = t1-t2
X420 = x-x2, y420 = y-y2, s420 = s-s2, t420 = t-t2
X430 = x-x1, y430 = y-y1, s430 = s-s1, t430 = t-t1
It becomes.
通常１種類の計測マークからの計測結果しか得られないが、本発明に係る計測方法では図５のフローチャートに示すように、まずステップＳ１１では、計測マーク４１０を検出して、ステップＳ１２では位置ずれデータ１を得、その後、このフローを繰り返して計測マーク４２０を検出して位置ずれデータ２を得、さらに計測マーク４３０を検出して位置ずれデータ３を得る。ここでの計測マークの検出、及び位置ずれデータの取得は、予め設定されたマーク種類(数量)分だけを繰り返し行えばよい。また、得られた位置ずれデータ１(レイヤ１とレイヤ２の位置ずれ)と位置ずれデータ２(レイヤ２とレイヤ３の位置ずれ)を用いて演算すれば、計測マーク４３０の計測を行わなくても位置ずれデータ３(レイヤ１とレイヤ３の位置ずれ)を得ることが可能である。このようにすれば不要なパターンのレイアウトや計測を行わなくてもよい。
Normally, only a measurement result from one type of measurement mark can be obtained. However, in the measurement method according to the present invention, as shown in the flowchart of FIG. 5, first, in step S11, the
上記の比率配分、重み付け等の実際の条件の記載方法、規定方法は任意である。
例えば、位置ずれ計測において複数の計測マークを計測する場合、図４（ａ）に示すように計測マーク４１０〜４４０は各ショット内の比較的近辺位置に存在するので、同一ショット内の各種計測マークを順次検出させた後に次ショットの計測マーク検出を行い、全てのマーク検出を終えた後に計測マーク毎の位置ずれデータ１〜３を求めてもよい。このようにすればマーク検出のためのウエハステージ移動は最小限で済むので、計測のために要する時間を悪戯に増加させることもなくなる。
The description method and the definition method of the actual conditions such as the above ratio distribution and weighting are arbitrary.
For example, when measuring a plurality of measurement marks in positional deviation measurement, as shown in FIG. 4A, the measurement marks 410 to 440 are present at relatively close positions in each shot, and thus various measurement marks in the same shot. May be detected sequentially, and then the measurement marks of the next shot may be detected, and after all the marks have been detected, the
また計測マーク毎に検出パラーメータを設定できるようにしておくことが好ましい。このようにすれば最適な検出方法で、位置ずれデータを取得することが可能になる。
さらに１度計測した結果は装置に記憶しておくのも好適である。例えば第２のリソグラフィー後に測定した計測結果である位置ずれデータ１を記憶する。その後所望の工程と第３のリソグラフィー工程を終えて位置ずれデータ２を得るための測定を行う際に、位置ずれデータ１を記憶素子から引き出して位置ずれデータ１との演算処理を行えば、処理時間を短縮することも可能になる。
It is preferable that a detection parameter can be set for each measurement mark. In this way, it is possible to acquire misalignment data by an optimal detection method.
It is also preferable to store the result of the measurement once in the apparatus. For example,
なお、本実施の形態は、本発明の理解を容易にするために記載されたものであって本発明を何ら限定するものではない。本実施の形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含み、また任意好適な種々の改変が可能である。
本実施形態中では、本発明に係るマーク検出方法及びアライメント方法を露光装置に適用した場合、及び位置ずれ計測装置に適用した場合について説明した。しかしながら、これらに限らず、本発明は任意の計測装置や検査装置にも適用可能である。
また、電子デバイス等を処理対象とした装置に限られるものではなく、任意の物体上の任意のマークの検出を行う装置、方法に適用可能である。
In addition, this Embodiment was described in order to make an understanding of this invention easy, and does not limit this invention at all. Each element disclosed in the present embodiment includes all design changes and equivalents belonging to the technical scope of the present invention, and various suitable modifications are possible.
In the present embodiment, the case where the mark detection method and the alignment method according to the present invention are applied to an exposure apparatus and the case where the mark detection method and the alignment method are applied to a positional deviation measuring apparatus have been described. However, the present invention is not limited to these, and the present invention can also be applied to any measuring device or inspection device.
Further, the present invention is not limited to an apparatus for processing an electronic device or the like, and can be applied to an apparatus and a method for detecting an arbitrary mark on an arbitrary object.
また、露光装置１００に適用する場合においても、その構成は前述した実施の形態の構成に限られるものではない。例えば、本実施の形態では、マーク計測を行うアライメント系として、オフアクシス方式のＦＩＡ系(結像式のアライメントセンサ)を用いる場合について説明したが、これに限らずいかなる方式のマーク検出系を用いても構わない。すなわち、ＴＴＲ(Through The Reticle)方式、ＴＴＬ(Through The Lens)方式、またオフアクシス方式のいずれの方式であっても、さらには検出方式がＦＩＡ系等で採用される結像方式(画像処理方式)以外、例えば回折光または散乱光を検出する方式等であっても構わない。例えば、実施例中に記載したＬＳＡ系を用いてもよいし、あるいは半導体基板上のアライメントマークにコヒーレントビームをほぼ垂直に照射し、当該マークから発生する同次数の回折光(±１次、±２次、……、±ｎ次回折光)を干渉させて検出するアライメント系でもよい。この場合、次数毎に回折光を独立に検出し、少なくとも１つの次数での検出結果を用いるようにしてもよいし、波長が異なる複数のコヒーレントビームをアライメントマークに照射し、波長毎に各次数の回折光を干渉させて検出してもよい。
Also, when applied to the
また、ステップ アンド スキャン方式の露光装置に限らず、ステップ アンド リピート方式、またはプロキシミティ方式の露光装置(Ｘ線露光装置等)を始めとする各種方式の露光装置にも全く同様に適用が可能である。
また、半導体素子、液晶表示素子の製造に用いられる露光装置だけでなく、プラズマディスプレイ、薄膜磁気ヘッド及び撮像素子(ＣＣＤ等)の製造にも用いられる露光装置、及び、レチクルを製造するために、ガラス基板またはシリコン半導体基板等に回路パターンを転写する露光装置にも本発明を適用できる。
The present invention is not limited to step-and-scan type exposure apparatuses, but can be applied to various types of exposure apparatuses including step-and-repeat type or proximity type exposure apparatuses (such as X-ray exposure apparatuses). is there.
In order to manufacture not only an exposure apparatus used for manufacturing a semiconductor element and a liquid crystal display element, but also an exposure apparatus used for manufacturing a plasma display, a thin film magnetic head and an image sensor (CCD, etc.), and a reticle. The present invention can also be applied to an exposure apparatus that transfers a circuit pattern to a glass substrate or a silicon semiconductor substrate.
１００…露光装置
２…レチクルステージ
３…ベース
４…駆動装置
７…マーク検出系
９…ウエハステージ
１０…基準マーク
１１…移動ミラー
１２…レーザ干渉計
１３…ステージコントローラ
１５…主制御系
１６…レーザ光源
２４…受光素子
２５…ＬＳＡ演算ユニット
３６…指票マーク
４０…イメージセンサー
４１…ＦＩＡ演算ユニット
５０…画像信号記憶部
５２…テンプレートデータ記憶部
５３…データ処理部
５４…制御部
１１０，１２０，１３０…ＦＩＡマーク
４１０，４２０，４３０，４４０…位置ずれ計測マーク
８１０…素子領域
ＡＰ１…マーク位置の情報
ＡＰ２…マーク中心検出位置に関する情報
ＡＸ…光軸
ＥＬ…露光光
ＥＰ…投影レンズの瞳
ＥＰ'…投影レンズの瞳とほぼ共役な瞳像面
ＬＢ…レーザビーム
ＰＡ…パターン領域
ＰＤＳ…位置計測信号
ＰＬ…投影レンズ
Ｒ…レチクル
ＳＰ…スポット光
ＳＰ０…スポット光
Ｗ…半導体基板(ウエハ)
DESCRIPTION OF
Claims (12)
前記素子形成層上のゲート電極層に形成された第２のマークの位置を検出する第２のマーク検出処理と、
前記第１のマーク検出結果および第２のマーク検出結果から位置合せデータを算出する位置合せデータ算出処理と、
前記位置合せデータに基づいて、前記ゲート電極上に形成するコンタクト層を位置合せする位置合せ処理と
を有する位置合せ方法。 A first mark detection process for detecting the position of the first mark formed in the element formation layer;
A second mark detection process for detecting a position of a second mark formed in the gate electrode layer on the element formation layer;
An alignment data calculation process for calculating alignment data from the first mark detection result and the second mark detection result;
An alignment process including aligning a contact layer formed on the gate electrode based on the alignment data.
請求項１〜６のいずれか１項に記載の位置合せデータ算出方法により、位置合せデータを算出し、その位置合せデータに基づいて、マスクと基板を所定の関係に位置合せを行い、その位置合せされた基板上に前記パターンを露光することを特徴とする露光方法。 An exposure method for exposing a pattern on a mask onto a substrate,
The alignment data is calculated by the alignment data calculation method according to any one of claims 1 to 6, and based on the alignment data, the mask and the substrate are aligned in a predetermined relationship. An exposure method comprising exposing the pattern onto a combined substrate.
基板上に形成された複数のマークの位置を検出する第１の検出部と、検出された複数のマーク位置データから基板とマスクを位置合せするための位置合せデータを算出する算出部と、位置合せデータに基づいてマスクと基板を所定の関係に位置合せするため基板を駆動する駆動部を備えることを特徴とする露光装置。 An exposure apparatus that exposes a pattern on a mask onto a substrate,
A first detector for detecting the positions of a plurality of marks formed on the substrate; a calculator for calculating alignment data for aligning the substrate and the mask from the detected plurality of mark position data; An exposure apparatus comprising: a drive unit that drives a substrate to align the mask and the substrate in a predetermined relationship based on alignment data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006299197A JP2008117909A (en) | 2006-11-02 | 2006-11-02 | Positioning data calculating method and device, positioning method and system, and exposing method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006299197A JP2008117909A (en) | 2006-11-02 | 2006-11-02 | Positioning data calculating method and device, positioning method and system, and exposing method and apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008117909A true JP2008117909A (en) | 2008-05-22 |
Family
ID=39503621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006299197A Pending JP2008117909A (en) | 2006-11-02 | 2006-11-02 | Positioning data calculating method and device, positioning method and system, and exposing method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008117909A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015152106A1 (en) * | 2014-04-01 | 2015-10-08 | Canon Kabushiki Kaisha | Pattern forming method, exposure appratus, and method of manufacturing article |
| KR20170048489A (en) * | 2014-08-29 | 2017-05-08 | 에이에스엠엘 네델란즈 비.브이. | Metrology method, target and substrate |
| KR20190064674A (en) * | 2014-08-29 | 2019-06-10 | 에이에스엠엘 네델란즈 비.브이. | Metrology method, target and substrate |
-
2006
- 2006-11-02 JP JP2006299197A patent/JP2008117909A/en active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015152106A1 (en) * | 2014-04-01 | 2015-10-08 | Canon Kabushiki Kaisha | Pattern forming method, exposure appratus, and method of manufacturing article |
| JP2015198173A (en) * | 2014-04-01 | 2015-11-09 | キヤノン株式会社 | Pattern formation method, exposure device and product manufacturing method |
| KR20170048489A (en) * | 2014-08-29 | 2017-05-08 | 에이에스엠엘 네델란즈 비.브이. | Metrology method, target and substrate |
| CN107148597A (en) * | 2014-08-29 | 2017-09-08 | Asml荷兰有限公司 | Measure, target and substrate |
| JP2017526973A (en) * | 2014-08-29 | 2017-09-14 | エーエスエムエル ネザーランズ ビー．ブイ． | Metrology method, target and substrate |
| TWI645260B (en) * | 2014-08-29 | 2018-12-21 | 荷蘭商Ａｓｍｌ荷蘭公司 | Metrology method, target and substrate |
| JP2019012291A (en) * | 2014-08-29 | 2019-01-24 | エーエスエムエル ネザーランズ ビー．ブイ． | Metrology method, target, and substrate |
| KR101986258B1 (en) * | 2014-08-29 | 2019-06-07 | 에이에스엠엘 네델란즈 비.브이. | Metrology method, target and substrate |
| KR20190064674A (en) * | 2014-08-29 | 2019-06-10 | 에이에스엠엘 네델란즈 비.브이. | Metrology method, target and substrate |
| US10386176B2 (en) | 2014-08-29 | 2019-08-20 | Asml Netherlands B.V. | Metrology method, target and substrate |
| US10718604B2 (en) | 2014-08-29 | 2020-07-21 | Asml Netherlands B.V. | Metrology method, target and substrate |
| KR102230150B1 (en) | 2014-08-29 | 2021-03-23 | 에이에스엠엘 네델란즈 비.브이. | Metrology method, target and substrate |
| KR20210032009A (en) * | 2014-08-29 | 2021-03-23 | 에이에스엠엘 네델란즈 비.브이. | Metrology method, target and substrate |
| KR102295507B1 (en) | 2014-08-29 | 2021-09-01 | 에이에스엠엘 네델란즈 비.브이. | Metrology method, target and substrate |
| KR20210110732A (en) * | 2014-08-29 | 2021-09-08 | 에이에스엠엘 네델란즈 비.브이. | Metrology method, target and substrate |
| US11204239B2 (en) | 2014-08-29 | 2021-12-21 | Asml Netherlands B.V. | Metrology method, target and substrate |
| KR102406393B1 (en) | 2014-08-29 | 2022-06-08 | 에이에스엠엘 네델란즈 비.브이. | Metrology method, target and substrate |
| KR20220078732A (en) * | 2014-08-29 | 2022-06-10 | 에이에스엠엘 네델란즈 비.브이. | Metrology method, target and substrate |
| US11428521B2 (en) | 2014-08-29 | 2022-08-30 | Asml Netherlands B.V. | Metrology method, target and substrate |
| KR102574171B1 (en) | 2014-08-29 | 2023-09-06 | 에이에스엠엘 네델란즈 비.브이. | Metrology method, target and substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376179B2 (en) | Surface position detection method | |
| JP4710827B2 (en) | Alignment condition determination method and apparatus, and exposure method and apparatus | |
| US6992751B2 (en) | Scanning exposure apparatus | |
| US6416912B1 (en) | Method of manufacturing microdevice utilizing combined alignment mark | |
| JPH10214783A (en) | Device and method for projection alignment | |
| JPH07249558A (en) | Alignment method | |
| JP2013251342A (en) | Measurement method, exposure method and device | |
| JP3590916B2 (en) | Positioning method | |
| US5715063A (en) | Projection exposure method | |
| TW519687B (en) | Alignment apparatus, alignment method, exposure apparatus and exposure method | |
| KR20020077515A (en) | Position measuring apparatus and aligner | |
| JP2006294854A (en) | Mark detection method, alignment method, exposure method, program and measuring apparatus of mark | |
| JP2002231616A (en) | Instrument and method for measuring position aligner and method of exposure, and method of manufacturing device | |
| JP2008117909A (en) | Positioning data calculating method and device, positioning method and system, and exposing method and apparatus | |
| TW201101369A (en) | Exposure method and device manufacturing method, and overlay error measuring method | |
| JPH10189443A (en) | Mark for position detection, method and apparatus for detection of mark, and exposure device | |
| JP5137526B2 (en) | Shape measuring apparatus, shape measuring method, and exposure apparatus | |
| US5671057A (en) | Alignment method | |
| JP2001274058A (en) | Mark detecting method, exposure method and aligner | |
| JP4078683B2 (en) | Projection exposure apparatus, projection exposure method, and scanning exposure method | |
| JPS62171125A (en) | Exposure apparatus | |
| JP2005005444A (en) | Alignment device, aligner, alignment method and exposure method and positional-information detecting method | |
| JP3261793B2 (en) | Positioning method and exposure method | |
| JP4029360B2 (en) | Projection exposure apparatus, projection exposure method, and scanning exposure method | |
| JPH09306811A (en) | Method for exposure |