JP2008117895A - Semiconductor device, method of manufacturing the same and electronic component - Google Patents

Semiconductor device, method of manufacturing the same and electronic component Download PDF

Info

Publication number
JP2008117895A
JP2008117895A JP2006298846A JP2006298846A JP2008117895A JP 2008117895 A JP2008117895 A JP 2008117895A JP 2006298846 A JP2006298846 A JP 2006298846A JP 2006298846 A JP2006298846 A JP 2006298846A JP 2008117895 A JP2008117895 A JP 2008117895A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
protective
semiconductor
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006298846A
Other languages
Japanese (ja)
Inventor
Toshiaki Inoue
俊明 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2006298846A priority Critical patent/JP2008117895A/en
Publication of JP2008117895A publication Critical patent/JP2008117895A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which is made into wafer level CSP and has a structure in which incidence of light from other than a prescribed light incident face is suppressed and malfunction of a loaded integrated circuit or device is not caused by an electromagnetic wave of an infrared to ultraviolet region, and to provide a method of manufacturing the semiconductor device and an electronic component using the semiconductor device. <P>SOLUTION: The semiconductor device 10 includes a structure 11 having a substrate 2 which has an electrode 3 on one face and is formed of semiconductor, an insulating part 4 arranged on one face of the substrate and a first protection part 6 disposed on the other face of the substrate. The semiconductor device 10 has a second protection part 7 covering part of or a whole part of the structure. The first protection part and the second protection part have shielding property. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置及びその製造方法、並びに電子部品に係り、詳しくは半導体ＩＣチップの側面及び裏面を確実に遮光することができる半導体装置及びその製造方法、並びにこの半導体装置を具備する電子部品に関するものである。   The present invention relates to a semiconductor device, a manufacturing method thereof, and an electronic component, and more particularly, a semiconductor device capable of reliably shielding light from the side surface and the back surface of a semiconductor IC chip, a manufacturing method thereof, and an electronic component including the semiconductor device. It is about.

従来、電子部品で用いられる半導体パッケージ構造として、たとえば半導体チップを樹脂により封止したパッケージ（いわゆる、「Dual Inline Package 、以下「ＤＩＰ」と略記する場合がある」や「Quad Flat Package 、以下「ＱＦＰ」と略記する場合がある」）では、樹脂パッケージ周辺の側面に金属リード電極を配置する周辺端子配置型が主流であった。   Conventionally, as a semiconductor package structure used in an electronic component, for example, a package in which a semiconductor chip is sealed with a resin (so-called “Dual Inline Package” may be abbreviated as “DIP” hereinafter) or “Quad Flat Package”, hereinafter referred to as “QFP”. In some cases, the peripheral terminal arrangement type in which the metal lead electrode is arranged on the side surface around the resin package has been the mainstream.

これに対し、近年広く普及している半導体パッケージ構造として、たとえばボールグリットアレイ（Ball Grid Array、以下「ＢＧＡ」と略記する場合がある）がある。これは、パッケージの平坦な表面に半田バンプと呼ばれる電極を二次元的に配置した構造を有しているため、ＤＩＰやＱＦＰに比べて高密度な実装が可能となる。このため、ＢＧＡはコンピュータのＣＰＵやメモリなどのパッケージとして使われている。従来のＢＧＡタイプの半導体パッケージは、パッケージサイズがチップサイズよりも大きいが、なかでもパッケージをほとんどチップサイズに近い大きさにまで小型化したパッケージはＣＳＰ（チップスケールパッケージ）と呼ばれ、電子機器の小型軽量化に大きく貢献している。   On the other hand, as a semiconductor package structure widely spread in recent years, there is, for example, a ball grid array (hereinafter sometimes abbreviated as “BGA”). This has a structure in which electrodes called solder bumps are two-dimensionally arranged on the flat surface of the package, so that high-density mounting is possible as compared with DIP or QFP. For this reason, the BGA is used as a package for a computer CPU and memory. A conventional BGA type semiconductor package has a package size larger than the chip size, and a package that is downsized to a size almost close to the chip size is called a CSP (chip scale package). Contributes greatly to the reduction in size and weight.

これらＢＧＡタイプの半導体パッケージは、回路を形成したウエハ基板を切断し、その半導体チップをインターポーザと呼ばれる基板に搭載してパッケージを完成させるもので、パターニングされたインターポーザが必要である上に、個々に半導体チップを個別にインターポーザに実装する工程が必要である。このため、専用の材料や製造装置を用いなければならず、コストが高くなるという欠点があった。   In these BGA type semiconductor packages, a wafer substrate on which a circuit is formed is cut, and the semiconductor chip is mounted on a substrate called an interposer to complete the package. In addition to the need for a patterned interposer, individually A process of individually mounting the semiconductor chip on the interposer is necessary. For this reason, a dedicated material or manufacturing apparatus has to be used, and there is a drawback that the cost is increased.

これに対し、一般的に「ウエハレベルＣＳＰ」と呼ばれる製法においては、このウエハ基板上に、絶縁樹脂層、再配線層、封止樹脂層、はんだバンプ等を形成し、最終工程においてウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることができる。したがって、パッケージ構造をウエハ基板上に一括形成するため、従来のようにインターポーザを必要とせず、またウエハ状態で加工するので専用の装置を必要としない。このため製造効率が高く、コスト面の不利は低減している。しかも、ウエハ全面にパッケージ加工を施した後にダイシングして個片化することから、個片化したチップそのものの大きさが、パッケージの施された半導体チップとなり、実装基板に対して最小投影面積を有する半導体チップを得ることが可能となる。また、配線距離が従来のパッケージよりも短く、配線の寄生容量も小さい。これら優れた特徴は、現在急速に進んでいる実装の高密度化や、情報処理速度の高速化が実現できるという点において非常に優位である。ウエハレベルＣＳＰの技術については、たとえば、非特許文献１〜３などに詳細が記載されている。   On the other hand, in a manufacturing method generally called “wafer level CSP”, an insulating resin layer, a rewiring layer, a sealing resin layer, a solder bump, and the like are formed on the wafer substrate, and a wafer is predetermined in the final process. A semiconductor chip having a package structure can be obtained by cutting the chip size. Therefore, since the package structure is collectively formed on the wafer substrate, an interposer is not required as in the prior art, and since processing is performed in the wafer state, a dedicated apparatus is not required. For this reason, the manufacturing efficiency is high, and the cost disadvantage is reduced. In addition, since the entire wafer surface is packaged and then diced into individual pieces, the size of the individual chips themselves becomes the semiconductor chip with the package, and the minimum projected area on the mounting substrate is reduced. It is possible to obtain a semiconductor chip having the same. Further, the wiring distance is shorter than that of the conventional package, and the parasitic capacitance of the wiring is also small. These excellent features are extremely advantageous in that high-density mounting and high-speed information processing can be realized, which are currently progressing rapidly. Details of the wafer level CSP technology are described in Non-Patent Documents 1 to 3, for example.

ここで、従来のウエハレベルＣＳＰの製造方法を、図２１及び図２２を参照しながら簡単に説明する。
図２１及び図２２は、従来のウエハレベルＣＳＰの製造工程の一例を示す概略断面図である。
まず、一方の面に電極端子１０３を備える半導体ウエハ１０１を準備し、前記電極端子１０３が露呈するように開口部１０４ａを有すると共に、半導体ウエハ１０１を所定の寸法にダイシング（切断）するための領域としてのスクライブライン部Ｌを除き、第一絶縁部１０４Ａを形成する［図２１（ａ）参照］。次に、第一絶縁部１０４Ａの一部を覆うように、前記開口部１０４ａを通して前記電極端子１０３と電気的に接続され、かつ、外部基板との接続を可能とするバンプ１０８が搭載される導電部１０５を形成する［図２１（ｂ）参照］。次いで、第一絶縁部１０４Ａ及び導電部１０５を覆い、バンプ１０８を前記導電部１０５に直接接触させるための開口部１０４ｂを有する第二絶縁部１０４Ｂを形成する［図２１（ｃ）参照］。また、第二絶縁部１０４Ｂの開口部１０４ｂを通して導電部１０５と接続するように、外部端子としてのバンプ１０８を搭載する［図２２（ａ）参照］。そして、半導体ウエハ１０１の他方の面を薄膜化し、該他方の面に第三絶縁部１０６を形成する［図２２（ｂ）参照］。その後、スクライブライン部Ｌよりこの半導体ウエハ１０１をダイシングすることにより個片化し、半導体チップ１１０を得ることができ完成となる［図２２（ｃ）参照］。
なお、このプロセスの順序は入れ替わることもあるし、一部スキップあるいは新たなプロセスを追加することもある。 Here, a conventional method for manufacturing a wafer level CSP will be briefly described with reference to FIGS.
21 and 22 are schematic cross-sectional views showing an example of a manufacturing process of a conventional wafer level CSP.
First, a semiconductor wafer 101 having an electrode terminal 103 on one surface is prepared, an opening 104a is provided so that the electrode terminal 103 is exposed, and a region for dicing (cutting) the semiconductor wafer 101 into a predetermined dimension is provided. The first insulating portion 104A is formed except the scribe line portion L [see FIG. 21 (a)]. Next, a conductive layer on which a bump 108 that is electrically connected to the electrode terminal 103 through the opening 104a and enables connection to an external substrate is mounted so as to cover a part of the first insulating portion 104A. The part 105 is formed [see FIG. 21 (b)]. Next, the first insulating portion 104A and the conductive portion 105 are covered, and a second insulating portion 104B having an opening 104b for bringing the bump 108 into direct contact with the conductive portion 105 is formed [see FIG. 21 (c)]. Further, bumps 108 as external terminals are mounted so as to be connected to the conductive portion 105 through the opening 104b of the second insulating portion 104B [see FIG. 22 (a)]. Then, the other surface of the semiconductor wafer 101 is thinned, and a third insulating portion 106 is formed on the other surface [see FIG. 22B]. Thereafter, the semiconductor wafer 101 is diced from the scribe line portion L to be separated into individual pieces, whereby the semiconductor chip 110 can be obtained and completed (see FIG. 22C).
Note that the order of this process may be changed, or a part of the process may be skipped or a new process may be added.

このようにウエハレベルＣＳＰは、高密度な実装を実現できる安価な半導体パッケージであるが、ウエハ単位でパッケージ加工し、最終のダイシング工程でパッケージを個片化する技術であるため、その側面ではシリコン等の半導体基板が露出している構造となる。この露出した半導体基板側面に光、特に赤外線が入射すると、その光は半導体基板を透過して容易に、ＩＣ回路まで到達してしまう。すると、ＩＣ回路内で光が吸収されてキャリアが励起されるため、たとえばＭＰＵのように高速で動作するＩＣでは正常に動作しなくなる危険性が生じる。このため、そのようなＩＣは、ウエハレベルＣＳＰ化するのが困難であった。   As described above, the wafer level CSP is an inexpensive semiconductor package that can realize high-density mounting. However, since the wafer level CSP is a technology for processing a package in units of wafers and dividing the package into pieces in the final dicing process, silicon wafers on the side thereof Thus, the semiconductor substrate is exposed. When light, particularly infrared light, enters the exposed side surface of the semiconductor substrate, the light easily passes through the semiconductor substrate and reaches the IC circuit. Then, since light is absorbed in the IC circuit and carriers are excited, there is a risk that an IC that operates at high speed, such as an MPU, will not operate normally. For this reason, it has been difficult to make such an IC into a wafer level CSP.

また、目的は異なるが、チップの破損や露出面からの水分の浸透等による信頼性の低下を防止するため、基板の背面や、表面及び側面をそれぞれ保護膜で覆った半導体装置及びその製造方法（特許文献１参照）や、ウエハを個片に分割する際に、ダイシングラインが樹脂にて覆われていても、ウエハを確実に個片に分割し、個々のチップの側面が樹脂で封止された半導体装置及びその製造方法が提案されている（特許文献２参照）。   Although the purpose is different, a semiconductor device in which the back surface, the surface and the side surface of the substrate are covered with a protective film in order to prevent deterioration of reliability due to chip breakage or moisture permeation from the exposed surface, and a manufacturing method thereof (See Patent Document 1) or even when the wafer is divided into individual pieces, even if the dicing line is covered with resin, the wafer is surely divided into individual pieces, and the side surfaces of individual chips are sealed with resin A proposed semiconductor device and a manufacturing method thereof have been proposed (see Patent Document 2).

特許文献１に記載の手段は、基板の側面や背面から光が入射することについて何ら考慮しておらず、単にチップの破損や露出面からの水分の浸透等による信頼性の低下を防止するための保護膜を設けただけでは、光が入射することを抑制することが出来ず、基板に光が入射することでＩＣが光の影響を受けて正常に動作しなくなる危険性を解消することが出来ないといった問題がある。しかも、基板表面に形成された柱状電極を除くその表面と側面とが同じ保護膜で連続的に覆われているため、個片化の際に応力が表面を覆っている保護膜に加わり剥離が生じてしまう虞があった。
また、特許文献２に記載の手段では、基板の側面と背面が露出しているため、光が入射することを抑制することが出来ず、やはりＩＣが光の影響を受けて正常に動作しなくなる危険性をはらむといった問題があった。
特開２００１−３２６２９９号公報 特開２００４−７０１６号公報 日経マイクロデバイス誌、２０００年３月号、ｐ．１２１ 日経マイクロデバイス誌、２０００年４月号、ｐ．１１４ 日経マイクロデバイス誌、２００２年２月号、ｐ．４２ The means described in Patent Document 1 does not take into consideration that light is incident from the side surface or the back surface of the substrate, and simply prevents deterioration of reliability due to chip breakage or moisture penetration from the exposed surface. If the protective film is only provided, it is not possible to suppress the incidence of light, and the risk that the IC will not operate normally due to the influence of light due to the incidence of light on the substrate may be eliminated. There is a problem that it cannot be done. In addition, since the surface and side surfaces except for the columnar electrodes formed on the substrate surface are continuously covered with the same protective film, stress is applied to the protective film covering the surface during separation and separation is caused. There was a risk that it would occur.
Further, in the means described in Patent Document 2, since the side surface and the back surface of the substrate are exposed, it is not possible to suppress the incidence of light, and the IC does not operate normally under the influence of light. There was a problem of risk.
JP 2001-326299 A Japanese Patent Laid-Open No. 2004-7016 Nikkei Microdevices Magazine, March 2000, p. 121 Nikkei Microdevices Magazine, April 2000, p. 114 Nikkei Microdevices Magazine, February 2002, p. 42

本発明は、上記事情に鑑みてなされたものであり、ウエハレベルＣＳＰ化された半導体装置において、所定の入光面以外の面から光が入射することを抑制し、搭載された集積回路やデバイスなどが赤外〜紫外域の電磁波によって誤作動を生じないパッケージを実現するための構造を有する、半導体装置及び製造方法、並びにこの半導体装置を用いた電子部品を提供することを目的とする。   The present invention has been made in view of the above circumstances, and in a semiconductor device that has been made into a wafer level CSP, it is possible to suppress light from entering from a surface other than a predetermined light incident surface, and to be mounted an integrated circuit or device An object of the present invention is to provide a semiconductor device and a manufacturing method, and an electronic component using the semiconductor device, each of which has a structure for realizing a package that does not malfunction due to electromagnetic waves in the infrared to ultraviolet range.

本発明の請求項１に係る半導体装置は、一方の面に電極を備える半導体からなる基板、前記基板の一方の面に配された絶縁部、及び、前記基板の他方の面に配された第一保護部、を少なくとも備えた構造体、並びに、前記構造体の側面部の一部又は全部を被覆する第二保護部、から構成され、前記第一保護部と前記第二保護部は何れも、遮光性を有することを特徴とする。   According to a first aspect of the present invention, there is provided a semiconductor device including a substrate having an electrode on one surface, an insulating portion disposed on one surface of the substrate, and a first portion disposed on the other surface of the substrate. A first protection part and a second protection part that covers a part or all of the side part of the structure, and each of the first protection part and the second protection part. It has a light shielding property.

また、本発明の請求項２に係る半導体装置は、請求項１において、前記第二保護部は、前記絶縁部の少なくとも一部を被覆することを特徴とする。   According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the second protective portion covers at least a part of the insulating portion.

また、本発明の請求項３に係る半導体装置は、請求項１において、前記第二保護部は、少なくともその一部が前記絶縁部に覆われていることを特徴とする。   According to a third aspect of the present invention, in the semiconductor device according to the first aspect, at least a part of the second protective portion is covered with the insulating portion.

また、本発明の請求項４に係る半導体装置は、請求項１乃至３の何れか一項において、前記構造体の側面は、前記一方の面側より前記他方の面側の方が外方にせり出していることを特徴とする。   A semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to any one of the first to third aspects, wherein the side surface of the structural body is more outward on the other surface side than the one surface side. It is characterized by protruding.

また、本発明の請求項５に係る半導体装置は、請求項１乃至４の何れか一項において、前記第一保護部及び／又は前記第二保護部をなす部材は、金属材料であることを特徴とする。   According to a fifth aspect of the present invention, in the semiconductor device according to any one of the first to fourth aspects, the member constituting the first protective portion and / or the second protective portion is a metal material. Features.

また、本発明の請求項６に係る電子部品は、請求項１乃至５の何れか一項に記載の半導体装置を用いたことを特徴とする。   An electronic component according to a sixth aspect of the present invention uses the semiconductor device according to any one of the first to fifth aspects.

また、本発明の請求項７に係る半導体装置の製造方法は、一方の面に電極を備える半導体からなる基板、前記基板の一方の面に配された絶縁部、及び、前記基板の他方の面に配された第一保護部、を少なくとも備えた構造体、並びに、前記構造体の側面部の一部又は全部を被覆する第二保護部、から構成され、前記第一保護部と前記第二保護部は何れも、遮光性を有する半導体装置を製造する方法であって、前記基板の一方の面上に絶縁部を形成する工程α１と、前記基板のスクライブライン部に一方の面から他方の面に向かう溝を形成する工程α２と、前記溝内に前記第二保護部をなす部材を充填する工程α３と、前記基板の他方の面を研磨し、前記溝内に充填した前記第二保護部をなす部材を露呈させる工程α４と、前記基板の他方の面に前記第一保護部を形成する工程α５と、前記スクライブライン部より切断し、前記基板を個片化する工程α６と、を少なくとも順に備えることを特徴とする。   According to a seventh aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: a substrate comprising a semiconductor provided with an electrode on one surface; an insulating portion disposed on one surface of the substrate; and the other surface of the substrate. A first protection portion disposed on the first protection portion, and a second protection portion covering a part or all of a side surface portion of the structure, the first protection portion and the second protection portion. Each of the protective portions is a method of manufacturing a light-shielding semiconductor device, and includes a step α1 of forming an insulating portion on one surface of the substrate, and a scribe line portion of the substrate from one surface to the other. A step α2 for forming a groove toward the surface, a step α3 for filling a member forming the second protection portion in the groove, and the second protection for polishing the other surface of the substrate and filling the groove. On the other surface of the substrate, step α4 for exposing the member constituting the part A serial process α5 of forming a first protection portion, the cut from the scribe line portion, a step α6 singulating said substrate, characterized in that it comprises at least the sequentially.

また、本発明の請求項８に係る半導体装置の製造方法は、一方の面に電極を備える半導体からなる基板、前記基板の一方の面に配された絶縁部、及び、前記基板の他方の面に配された第一保護部、を少なくとも備えた構造体、並びに、前記構造体の側面部の一部又は全部を被覆する第二保護部、から構成され、前記第一保護部と前記第二保護部は何れも、遮光性を有する半導体装置を製造する方法であって、前記基板の一方の面上に絶縁部を形成する工程β１と、前記基板の他方の面を研磨する工程β２と、前記基板の他方の面に前記第一保護部を形成する工程β３と、前記基板のスクライブライン部に、前記第一保護部が露呈する溝を一方の面から形成する工程β４と、前記溝内に前記第二保護部をなす部材を充填する工程β５と、前記スクライブライン部より切断し、前記基板を個片化する工程β６と、を少なくとも順に備えることを特徴とする。   According to another aspect of the present invention, there is provided a semiconductor device manufacturing method comprising: a substrate comprising a semiconductor having an electrode on one surface; an insulating portion disposed on one surface of the substrate; and the other surface of the substrate. A first protection portion disposed on the first protection portion, and a second protection portion covering a part or all of a side surface portion of the structure, the first protection portion and the second protection portion. Each of the protective parts is a method of manufacturing a light-shielding semiconductor device, the process β1 forming an insulating part on one surface of the substrate, the process β2 polishing the other surface of the substrate, Forming the first protective part on the other surface of the substrate β3; forming a groove exposed from the first protective part on the scribe line portion of the substrate from one surface; and in the groove And filling the member constituting the second protective part with β5, And a step β6 of cutting the substrate and separating the substrate into individual pieces.

本発明に係る半導体装置は、一方の面に電極を備える半導体からなる基板、前記基板の一方の面に配された絶縁部、及び、前記基板の他方の面に配された第一保護部、を少なくとも備えた構造体、並びに、前記構造体の側面部の一部又は全部を被覆する第二保護部、がウエハレベルＣＳＰ化され、前記第一保護部と前記第二保護部は何れも、遮光性を有する構成となっている。この構成によれば、遮光性を有する第一保護部及び第二保護部によって、個片化された基板の側面や背面に当該基板自身が露出する箇所が無くなるものとなる。
したがって、所定の入光面以外の面から光が入射することを抑制し、搭載された集積回路やデバイスなどが赤外〜紫外域の電磁波によって誤作動を生じないパッケージを実現するための構造を有する、ウエハレベルＣＳＰ化された半導体装置とすることができる。
A semiconductor device according to the present invention includes a substrate comprising a semiconductor having an electrode on one surface, an insulating portion disposed on one surface of the substrate, and a first protection portion disposed on the other surface of the substrate, , And a second protective part that covers a part or all of the side surface part of the structural body is made into a wafer level CSP, and both the first protective part and the second protective part are It has the structure which has light-shielding property. According to this configuration, the first protective part and the second protective part having a light shielding property eliminate a portion where the substrate itself is exposed on the side surface and the back surface of the separated substrate.
Therefore, a structure for realizing a package that suppresses the incidence of light from a surface other than a predetermined light incident surface and does not cause malfunction of the mounted integrated circuit or device due to electromagnetic waves in the infrared to ultraviolet region. It can be a semiconductor device having a wafer level CSP.

また、本発明の電子部品は、所定の入光面以外の面から光が入射することを抑制し、搭載された集積回路やデバイスなどが赤外〜紫外域の電磁波によって誤作動を生じないパッケージを実現するための構造を有する、ウエハレベルＣＳＰ化された半導体装置を用いることで、遮光を考える必要が無く、設計上の自由度の向上を図ることができる。   In addition, the electronic component of the present invention is a package that suppresses light from entering from a surface other than a predetermined light incident surface, and the mounted integrated circuit or device does not malfunction due to infrared to ultraviolet electromagnetic waves. By using a semiconductor device with a wafer level CSP having a structure for realizing the above, there is no need to consider light shielding, and the degree of freedom in design can be improved.

また、本発明の請求項７に係る半導体装置の製造方法（以下、「第一の製造方法」と呼ぶ。）では、基板の一方の面上に絶縁部を形成した後、基板のスクライブライン部に一方の面から他方の面に向かう溝の形成、該溝内に第二保護部をなす部材の充填、基板の他方の面の研磨による薄肉化、基板の他方の面に第一保護部を形成、前記スクライブライン部での切断による基板の個片化、を少なくとも順に備える構成となっている。この構成によれば、遮光性を有する第一保護部によって、前記基板の他方の面を覆い、また、遮光性を有する第二保護部をなす部材によって、一方の面に電極を備える半導体からなる基板、該基板の一方の面に配された絶縁部、及び前記第一保護部、を少なくとも備えた構造体の側面部の一部を覆うことができる。
したがって、所定の入光面以外の面から光が入射することを抑制し、搭載された集積回路やデバイスなどが赤外〜紫外域の電磁波によって誤作動を生じないパッケージを実現するための構造を有する、ウエハレベルＣＳＰ化された半導体装置を容易に製造することができる。 In the method for manufacturing a semiconductor device according to claim 7 of the present invention (hereinafter referred to as “first manufacturing method”), the insulating portion is formed on one surface of the substrate, and then the scribe line portion of the substrate. Forming a groove from one surface to the other surface, filling a member forming the second protective portion in the groove, thinning the other surface of the substrate by polishing, and providing the first protective portion on the other surface of the substrate It is configured to at least sequentially include formation and separation of the substrate by cutting at the scribe line portion. According to this configuration, the first protective portion having a light shielding property covers the other surface of the substrate, and the member constituting the second protective portion having the light shielding property includes a semiconductor having an electrode on one surface. A part of the side surface portion of the structure including at least the substrate, the insulating portion disposed on one surface of the substrate, and the first protection portion can be covered.
Therefore, a structure for realizing a package that suppresses the incidence of light from a surface other than a predetermined light incident surface and does not cause malfunction of the mounted integrated circuit or device due to electromagnetic waves in the infrared to ultraviolet region. It is possible to easily manufacture a semiconductor device having a wafer level CSP.

さらに、本発明の請求項８に係る半導体装置の製造方法（以下、「第二の製造方法」と呼ぶ。）では、基板の一方の面上に絶縁部を形成した後、基板の他方の面の研磨による薄肉化、基板の他方の面に第一保護部を形成、基板のスクライブライン部に一方の面から他方の面に向かう溝の形成、該溝内に第二保護部をなす部材の充填、前記スクライブライン部での切断による基板の個片化、を少なくとも順に備える構成となっている。この構成によれば、遮光性を有する第一保護部によって、前記基板の他方の面を覆い、また、遮光性を有する第二保護部をなす部材によって、一方の面に電極を備える半導体からなる基板、該基板の一方の面に配された絶縁部、及び前記第一保護部、を少なくとも備えた構造体の側面部の一部又は全部を覆うことができる。
したがって、所定の入光面以外の面から光が入射することを抑制し、搭載された集積回路やデバイスなどが赤外〜紫外域の電磁波によって誤作動を生じないパッケージを実現するための構造を有すると共に、切溝が無い状態で基板をより薄くまで加工することが可能となって、基板が破損する危険性も少なくハンドリングも容易になり、また、前記切溝の深さも浅くなるので、溝内への第二保護部をなす部材の充填が容易になり、さらに、第二保護部をなす部材を前記溝内に充填した後、すぐに基板の個片化を行なうので、基板の薄肉加工時に、基板と第二保護部に対して応力が加わること無く、剥離を起こす危険性を回避することができる、ウエハレベルＣＳＰ化された半導体装置を製造することができる。 Furthermore, in the method for manufacturing a semiconductor device according to claim 8 of the present invention (hereinafter referred to as “second manufacturing method”), an insulating portion is formed on one surface of the substrate, and then the other surface of the substrate. The first protective portion is formed on the other surface of the substrate, the groove is formed in the scribe line portion of the substrate from one surface to the other surface, and the member forming the second protective portion is formed in the groove. It is the structure which is equipped with the filling and the individualization of the board | substrate by the cutting | disconnection in the said scribe line part at least in order. According to this configuration, the first protective portion having a light shielding property covers the other surface of the substrate, and the member constituting the second protective portion having the light shielding property includes a semiconductor having an electrode on one surface. A part or all of the side surface portion of the structure including at least the substrate, the insulating portion disposed on one surface of the substrate, and the first protection portion can be covered.
Therefore, a structure for realizing a package that suppresses the incidence of light from a surface other than a predetermined light incident surface and does not cause malfunction of the mounted integrated circuit or device due to electromagnetic waves in the infrared to ultraviolet region. In addition, the substrate can be processed to be thinner without any kerfs, the substrate is less likely to break, handling is easier, and the depth of the kerfs becomes shallower. It becomes easy to fill the member forming the second protective part into the inside, and further, after filling the member forming the second protective part into the groove, the substrate is immediately separated into individual pieces, so that the substrate is thinned Sometimes, it is possible to manufacture a wafer-level CSP-type semiconductor device that can avoid the risk of peeling without applying stress to the substrate and the second protective part.

以下、最良の形態に基づき、図面を参照して本発明を説明する。
本発明の半導体装置は、遮光性を有する物質でウエハレベルＣＰＳの側面を被覆した構造を有し、半導体ウエハのダイシング後に遮光性を有する物質の被覆加工を実施するのではなく、ダイシングが完了した時点で既にその側面が遮光性を有する物質で被覆された構造となっていることを特徴とする。そして、本発明の半導体装置は、基板の他方の面を覆う第一保護部と基板の側面を覆う第二保護部の配し方（製造方法）によって、大きく二つに分けることができる。 The present invention will be described below with reference to the drawings based on the best mode.
The semiconductor device of the present invention has a structure in which the side surface of the wafer level CPS is covered with a light-shielding substance, and the dicing is completed instead of performing the coating process of the light-shielding substance after the semiconductor wafer is diced. At the time, the side surface is already covered with a light-shielding substance. And the semiconductor device of this invention can be divided roughly into two according to how to arrange | position the 1st protection part which covers the other surface of a board | substrate, and the 2nd protection part which covers the side surface of a board | substrate (manufacturing method).

（第一半導体装置）
図１は、本発明の第一半導体装置の一例を示す図面であり、その構造を説明する断面図である。なお、後述する実施形態においては、本実施形態と同様の構成部分については同じ符合を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。
図１に示すように、本発明の半導体装置１０（１０Ａ）は、半導体からなる基板２、該基板２の一面に配された絶縁部４、前記基板２の他方の面に配された第一保護部６（６Ａ）、を少なくとも備えた構造体１１を有する。さらに、第一半導体装置１は、前記構造体１１の側面部の一部を被覆する第二保護部７（７Ａ）を少なくとも備えることにより構成されている。 (First semiconductor device)
FIG. 1 is a drawing showing an example of the first semiconductor device of the present invention, and is a cross-sectional view illustrating the structure thereof. In the embodiments described later, the same reference numerals are used for the same components as in the present embodiment, the description thereof is omitted, and the same unless otherwise described.
As shown in FIG. 1, a semiconductor device 10 (10A) according to the present invention includes a substrate 2 made of a semiconductor, an insulating portion 4 disposed on one surface of the substrate 2, and a first disposed on the other surface of the substrate 2. It has the structure 11 provided with at least the protection part 6 (6A). Furthermore, the first semiconductor device 1 is configured by including at least a second protective portion 7 (7A) that covers a part of the side surface portion of the structure 11.

基板２は、一面に電極端子３を配している。この基板２は、シリコンウエハやガリウム砒素ウエハ等の半導体ウエハの一面に、各種半導体素子やＩＣ等を形成した後、チップ寸法に切断することで得ることができる。   The substrate 2 has an electrode terminal 3 disposed on one surface. The substrate 2 can be obtained by forming various semiconductor elements, ICs, etc. on one surface of a semiconductor wafer such as a silicon wafer or a gallium arsenide wafer, and then cutting it into chip dimensions.

絶縁部４は、基板２の一面を覆うように配され、電極端子３が露呈するように、その整合する位置に開口部を有する第一絶縁部１４と、該第一絶縁部１４及び、該第一絶縁部１４の一部を覆うように配された導電部５を被覆する第二絶縁部２４とからなる。   The insulating part 4 is arranged so as to cover one surface of the substrate 2, so that the electrode terminal 3 is exposed, the first insulating part 14 having an opening at the aligned position, the first insulating part 14, and the The second insulating portion 24 covers the conductive portion 5 disposed so as to cover a part of the first insulating portion 14.

第一絶縁部１４を成す材料としては、絶縁性が高く、耐熱性、耐薬品性に優れ、機械的強度が強い樹脂が好ましい。具体的には、ポリイミド樹脂やエポキシ樹脂、フェノール樹脂、シリコン樹脂、ＡＢＳ（Acrylonitrile Butadiene Styrene） 樹脂などのポリマー、あるいは窒化シリコンなどのセラミックスが好ましい。また、厚さは、ポリマーの場合は１〜２０μｍ、セラミックスの場合は０．１〜５μｍとすると良い。   As a material forming the first insulating portion 14, a resin having high insulation, excellent heat resistance and chemical resistance, and strong mechanical strength is preferable. Specifically, polymers such as polyimide resin, epoxy resin, phenol resin, silicon resin, ABS (Acrylonitrile Butadiene Styrene) resin, or ceramics such as silicon nitride are preferable. The thickness is preferably 1 to 20 μm in the case of a polymer and 0.1 to 5 μm in the case of a ceramic.

また、第一絶縁部１４は、個片化するために切断される領域には形成しない方が好ましい。そうすることで、後に切溝を形成する場合、半導体ウエハのみを切れば良く、第一絶縁部１４が半導体ウエハから剥離する心配がなくなる。これによって、第一絶縁部１４は、半導体ウエハに対する密着性が多少低い材料であっても適用できるようになるため、より安価な材料を採用することができる。   Moreover, it is preferable not to form the 1st insulating part 14 in the area | region cut | disconnected in order to divide. By doing so, when forming a kerf later, it is sufficient to cut only the semiconductor wafer, and there is no fear that the first insulating portion 14 is peeled off from the semiconductor wafer. As a result, the first insulating portion 14 can be applied even with a material having a somewhat low adhesion to the semiconductor wafer, so that a cheaper material can be employed.

導電部５は、外部基板との接続領域に、前記第一絶縁部１４の一部を覆うように配された接続パッドであり、図示しないが、密着層と導電層とからなる。この導電部５は、バンプ（不図示）を介して外部基板（不図示）と接続される。また、導電部５は、第一絶縁部１４に有する開口部を通して電極端子３と電気的に接続する配線層である。
密着層は、導電層と第一絶縁部１４との密着性を確保し、かつ、導電層を容易に形成させるため設けられる。また、密着層は、電極端子３と導電層間のエレクトロマイグレーションを抑制する役割も担っている。密着層の材料としては、たとえばクロム（Ｃｒ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、チタンタングステン（Ｔｉ‐Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）などの金属が好ましく、これらの積層構造がより好ましい。積層構造とすることで、たとえば下層に第一絶縁部１４との密着性に優れた材料を使用し、上層に導電層との密着性に優れた材料を用いるといったことが可能になる。 The conductive portion 5 is a connection pad disposed in a connection region with an external substrate so as to cover a part of the first insulating portion 14 and is composed of an adhesion layer and a conductive layer, although not shown. The conductive portion 5 is connected to an external substrate (not shown) via a bump (not shown). In addition, the conductive portion 5 is a wiring layer that is electrically connected to the electrode terminal 3 through an opening provided in the first insulating portion 14.
The adhesion layer is provided to ensure adhesion between the conductive layer and the first insulating portion 14 and to easily form the conductive layer. The adhesion layer also plays a role of suppressing electromigration between the electrode terminal 3 and the conductive layer. Examples of the material for the adhesion layer include metals such as chromium (Cr), titanium (Ti), titanium nitride (TiN), tungsten (W), titanium tungsten (Ti-W), copper (Cu), and nickel (Ni). Preferably, these laminated structures are more preferable. By adopting a laminated structure, for example, a material having excellent adhesion to the first insulating portion 14 can be used for the lower layer, and a material having excellent adhesion to the conductive layer can be used for the upper layer.

一方、導電層は、密着層の上に配置され、電極端子３とバンプとを一部の密着層を介して電気的に接続している。この導電層の材料としては、導電性に優れ、耐熱性に優れた金属が好ましく、たとえば、銅（Ｃｕ）や銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）などが好ましい。あるいはこれらを主成分とした合金、またはこれらの積層構造でも構わない。その中でも、電気抵抗率が低く、比較的安価な銅がより好ましい。
また、バンプとの接続を容易にするために、導電層の少なくともバンプと接する面は、金であるのがより好ましい。この導電層の厚さは１〜２０μｍとすると良く、これにより充分な導電性が得られる。なお、導電層を金表面の積層構造とした場合、表面の金層の厚みは１μｍ以下が好ましい。 On the other hand, the conductive layer is disposed on the adhesion layer, and electrically connects the electrode terminal 3 and the bump via a part of the adhesion layer. As a material of this conductive layer, a metal having excellent conductivity and heat resistance is preferable, for example, copper (Cu), silver (Ag), gold (Au), nickel (Ni), aluminum (Al) and the like. preferable. Or the alloy which has these as a main component, or these laminated structures may be sufficient. Among them, copper having a low electrical resistivity and relatively inexpensive is more preferable.
In order to facilitate the connection with the bump, it is more preferable that at least the surface of the conductive layer in contact with the bump is gold. The thickness of the conductive layer is preferably 1 to 20 μm, and sufficient conductivity can be obtained. When the conductive layer has a gold surface laminated structure, the thickness of the gold layer on the surface is preferably 1 μm or less.

第二絶縁部２４は、第一絶縁部１４及び導電部５を覆うように設けるが、バンプを配置する導電部５上には形成しない。この第二絶縁部２４に適した部材は、第一絶縁部１４と同じで良いが、加えて難燃性に優れており、あるいは吸水性が低いとより好ましく、たとえば、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シリコン樹脂、ＡＢＳ樹脂等が挙げられる。また、第二絶縁部２４の厚さは、ポリマーの場合は１〜５０μｍ、セラミックスの場合は０．１〜５μｍとすると良い。   The second insulating portion 24 is provided so as to cover the first insulating portion 14 and the conductive portion 5, but is not formed on the conductive portion 5 on which the bump is disposed. The member suitable for the second insulating portion 24 may be the same as that of the first insulating portion 14, but in addition, it is more preferable if it has excellent flame retardancy or low water absorption, such as polyimide resin, epoxy resin, A phenol resin, a silicon resin, an ABS resin, etc. are mentioned. The thickness of the second insulating portion 24 is preferably 1 to 50 μm in the case of a polymer and 0.1 to 5 μm in the case of a ceramic.

第一保護部６は、基板２の他方の面を覆う保護部材であり、遮光性を有する。特に、波長が９００〜１３００ｎｍの近赤外線に対する遮光性に優れることが望ましい。この部材としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シリコン樹脂、ＡＢＳ樹脂等の樹脂が挙げられる。また、第一保護部６は、レーザーマーキングによる視認性が良好であればより好ましい。なお、第一保護部６は、半導体ウエハの他方の面の全面に一括して形成すれば良いため、感光性を付与する必要は無い。   The first protection unit 6 is a protection member that covers the other surface of the substrate 2 and has light shielding properties. In particular, it is desirable to have excellent light blocking properties for near infrared rays having a wavelength of 900 to 1300 nm. Examples of the member include resins such as polyimide resin, epoxy resin, phenol resin, silicon resin, and ABS resin. Moreover, the 1st protection part 6 is more preferable if the visibility by laser marking is favorable. Since the first protective part 6 may be formed all over the other surface of the semiconductor wafer, it is not necessary to impart photosensitivity.

第二保護部７は、基板２と絶縁部４と第一保護部６（６Ａ）を少なくとも備えた構造体１１の側面部の一部を覆う保護部材であり、遮光性を有する。この第二保護部７は、基板２表面のスクライブライン部に形成した、一方の面から他方の面に向かう切溝９内に遮光性を有する部材などを充填することにより形成される。この部材としては、第一保護部６と同様に、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シリコン樹脂、ＡＢＳ樹脂等の樹脂が好ましい。   The 2nd protection part 7 is a protection member which covers a part of side part of structure 11 provided with substrate 2, insulating part 4, and 1st protection part 6 (6A) at least, and has light-shielding properties. The second protective portion 7 is formed by filling a light-shielding member or the like into the kerf 9 formed on the scribe line portion on the surface of the substrate 2 from the one surface to the other surface. As this member, a resin such as a polyimide resin, an epoxy resin, a phenol resin, a silicon resin, or an ABS resin is preferable as in the first protection portion 6.

バンプ（不図示）は、外部基板と電気的に接続するための出力端子であり、導電部５に整合して搭載されている。このバンプの材料としては、たとえば金や半田が好ましい。半田は、鉛を含む組成であっても含まない組成であっても構わない。鉛を含まない組成としては、錫を主成分として、銀、銅、インジウム、亜鉛、ビスマスなどの元素を一つ、あるいは複数含む組成が好ましい。また、バンプは、ペースト印刷法、ボール搭載法、めっき法、半田ジェット法などで形成する。なお、バンプ形成プロセスはこの順ではなく、第二保護部７をなす部材を充填するための切溝９の加工後、あるいはこの切溝９に第二保護部７をなす部材を充填した後、あるいは半導体ウエハの薄肉化後、あるいは第一保護部６の形成後であっても良い。   Bumps (not shown) are output terminals for electrical connection with an external substrate, and are mounted in alignment with the conductive portion 5. As a material for the bump, for example, gold or solder is preferable. The solder may have a composition containing lead or a composition not containing lead. As the composition not containing lead, a composition containing tin as a main component and one or more elements such as silver, copper, indium, zinc and bismuth is preferable. The bumps are formed by a paste printing method, a ball mounting method, a plating method, a solder jet method, or the like. Note that the bump forming process is not in this order, and after processing the cut groove 9 for filling the member forming the second protective portion 7, or after filling the cut groove 9 with the member forming the second protective portion 7, Alternatively, it may be after the semiconductor wafer is thinned or after the first protective portion 6 is formed.

次に、本発明における第一半導体装置１０Ａの製造方法の一例について説明する。
図２および図３は、本発明の第一半導体装置の製造方法の一例を工程順に示す部分拡大断面図である。
まず、基板１を用意する。この基板１としては、その一面に電極端子（不図示）やパッシベーション（不図示）が形成された、たとえばシリコンウエハやガリウム砒素ウエハ等の半導体ウエハを指す。これら半導体ウエハは、チップ寸法に切断することで複数の半導体チップを得ることができる。 Next, an example of a manufacturing method of the first semiconductor device 10A in the present invention will be described.
2 and 3 are partial enlarged cross-sectional views showing an example of the method of manufacturing the first semiconductor device of the present invention in the order of steps.
First, the substrate 1 is prepared. The substrate 1 refers to a semiconductor wafer such as a silicon wafer or a gallium arsenide wafer having electrode terminals (not shown) and passivation (not shown) formed on one surface thereof. These semiconductor wafers can be cut into chip dimensions to obtain a plurality of semiconductor chips.

次いで、基板１を覆い、前記電極端子が露呈する開口部を有する第一絶縁部１４を形成する（図２（ａ）参照）。この第一絶縁部１４は、個片化するために切断される領域には形成しない。第一絶縁部１４に使われる材料は、たとえばポリイミド系、エポキシ系、フェノール系、又はシリコン系、ＡＢＳといった樹脂からなり、たとえばフォトリソグラフィ技術を利用する基板２上に一様に形成した第一絶縁部をパターニングすることにより形成することができる。この第一絶縁部１４の塗布方法においては、たとえばスピンコート法、キャスティング法、ディスペンス法等により、基板２上に樹脂を塗布することが可能である。なお、第一絶縁部１４の厚さは、たとえば１〜２０μｍ程度である。
また、第一絶縁部１４のパターニングにおいて、フォトリソグラフィ技術のほかに、レーザ加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。さらに、第一絶縁部１４は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能である。 Next, a first insulating portion 14 is formed that covers the substrate 1 and has an opening that exposes the electrode terminal (see FIG. 2A). The first insulating portion 14 is not formed in a region that is cut to be separated. The material used for the first insulating portion 14 is made of, for example, a resin such as polyimide, epoxy, phenol, silicon, or ABS, and is formed on the substrate 2 using, for example, photolithography technology. It can be formed by patterning the part. In the method of applying the first insulating portion 14, it is possible to apply a resin onto the substrate 2 by, for example, a spin coating method, a casting method, a dispensing method, or the like. In addition, the thickness of the 1st insulating part 14 is about 1-20 micrometers, for example.
Further, in the patterning of the first insulating portion 14, in addition to the photolithography technique, it can be formed by a laser processing method, a plasma etching method, or a method in which a sheet-like resin is pressure-bonded by a laminating method. Further, the first insulating portion 14 can be formed by direct film formation and patterning of resin by screen printing.

次に、第一絶縁部１４の一部を覆うように、前記開口部を通して前記電極端子と電気的に接続され、かつ、外部基板との接続を可能とするバンプが搭載される導電部を形成する。この導電部は、密着層と導電層とからなり、密着層は、蒸着法、スパッタリング法、ＣＶＤ法などにより形成し、導電層は、電解めっき法、あるいは無電解めっき法にて形成することができる。この導電部の厚さは、たとえば密着層が０．０１〜１μｍ程度、導電層が１〜３０μｍ程度である。   Next, a conductive portion is formed so as to cover a part of the first insulating portion 14 and to be mounted with a bump that is electrically connected to the electrode terminal through the opening and enables connection to an external substrate. To do. This conductive part is composed of an adhesive layer and a conductive layer, the adhesive layer can be formed by vapor deposition, sputtering, CVD, etc., and the conductive layer can be formed by electrolytic plating or electroless plating. it can. The thickness of the conductive portion is, for example, about 0.01 to 1 μm for the adhesion layer and about 1 to 30 μm for the conductive layer.

さらに、第一絶縁部１４及び導電部を覆い、バンプを前記導電部に直接接触させるための開口部を有する第二絶縁部２４を形成する（図２（ａ）参照）。この第二絶縁部２４に使われる材料は、第一絶縁部１４と同じで良いが、加えて難燃性に優れており、あるいは吸水性が低いとより好ましく、たとえば、ポリイミド系、エポキシ系、フェノール系、又はシリコン系、ＡＢＳといった樹脂からなり、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。この第二絶縁部２４の塗布方法においては、たとえばスピンコート法、キャスティング法、ディスペンス法等により、第一絶縁部１４及び導電部５上に樹脂を塗布することが可能である。
また、第二絶縁部２４のパターニングにおいて、フォトリソグラフィ技術のほかに、レーザ加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。さらに、第二絶縁部２４は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能である。 Further, a second insulating portion 24 is formed which covers the first insulating portion 14 and the conductive portion and has an opening for bringing the bumps into direct contact with the conductive portion (see FIG. 2A). The material used for the second insulating portion 24 may be the same as that of the first insulating portion 14, but in addition, it is more excellent in flame retardancy or low water absorption. For example, polyimide, epoxy, It is made of a resin such as phenol, silicon, or ABS, and can be formed, for example, by patterning using a photolithography technique. In the method of applying the second insulating portion 24, it is possible to apply resin onto the first insulating portion 14 and the conductive portion 5 by, for example, a spin coating method, a casting method, a dispensing method, or the like.
Further, in the patterning of the second insulating portion 24, in addition to the photolithography technique, it can be formed by a laser processing method, a plasma etching method, or a method in which a sheet-like resin is pressure-bonded by a laminating method. Further, the second insulating part 24 can be formed by direct film formation and patterning by screen printing.

次に、前記基板１表面のスクライブライン部（＝半導体ウエハを切断するための領域）Ｌを、たとえばダイサーでハーフカットし、一方の面から他方の面に向かう切溝９（９Ａ）を形成する（図２（ｂ）参照）。基板１は、後に研磨して所定の厚みまで薄肉化するが、溝９（９Ａ）の深さは、薄肉化した後の基板１の厚み＋２０μｍ以上にするのが望ましい。したがって、図２（ｂ）に示すように、切溝９（９Ａ）は、薄肉化した後のウエハ（基板１）裏面位置を越えて深く形成される。   Next, the scribe line portion (= region for cutting the semiconductor wafer) L on the surface of the substrate 1 is half-cut with, for example, a dicer to form a kerf 9 (9A) from one surface to the other surface. (See FIG. 2 (b)). The substrate 1 is polished and thinned to a predetermined thickness later, but the depth of the groove 9 (9A) is preferably equal to or greater than the thickness of the thinned substrate 1 +20 μm. Therefore, as shown in FIG. 2B, the kerf 9 (9A) is deeply formed beyond the back surface position of the wafer (substrate 1) after being thinned.

また、この溝９（９Ａ）内には、後に第二保護部７（７Ａ）をなす部材などを充填するが、その埋め込み性を向上させるため、溝９の断面形状は、通常の矩形型溝９Ａ以外に、たとえば、図４に示すようなＶ字型溝９Ｂや、図５に示すようなステップ型溝９Ｃといった、基板１の一方の面側より他方の面側の方が外方にせり出している形状とするのがより好ましい。このように、基板１の一方の面側より他方の面側の方が外方にせり出している溝９とすることにより、第二保護部７（７Ａ）の充填がし易くなる。これらの溝９（９Ａ，９Ｂ，９Ｃ）の形成は、回転ブレードによる切溝加工、あるいはアルカリ水溶液を用いた異方性エッチング、あるいはボッシュ法やクライオ法によるドライエッチングが適当である。回転ブレードによる切溝加工を用いる場合、ブレードの厚さは１０〜２００μｍが好ましい。   Further, the groove 9 (9A) is filled later with a member that forms the second protective portion 7 (7A). In order to improve the embedding property, the cross-sectional shape of the groove 9 is a normal rectangular groove. In addition to 9A, for example, a V-shaped groove 9B as shown in FIG. 4 and a step-type groove 9C as shown in FIG. It is more preferable to have a shape. In this manner, the second protective portion 7 (7A) can be easily filled by forming the groove 9 in which the other surface side protrudes outward from the one surface side of the substrate 1. For forming these grooves 9 (9A, 9B, 9C), grooving by a rotating blade, anisotropic etching using an alkaline aqueous solution, or dry etching by a Bosch method or a cryo method is appropriate. When grooving with a rotating blade is used, the thickness of the blade is preferably 10 to 200 μm.

次に、溝９内に遮光性を有する第二保護部７（７Ａ）をなす部材を充填する（図２（ｃ）参照）。この部材としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シリコン樹脂、ＡＢＳ樹脂等の樹脂が好ましい。この充填部材（すなわち、第二保護部をなす部材）は、溝内だけではなく、少なくとも基板１の表面で第一絶縁部１４あるいは第二絶縁部２４が形成されていない領域も確実に被覆されている必要がある。このため、充填部材は、第一絶縁部１４あるいは第二絶縁部２４の少なくとも一部にまで達するように形成する。このうち、図６に示すように、充填部材７が第二絶縁部２４の上部まで覆っていると、充填部材が接合している面積が大きいため、密着性が高く剥離にしにくいという利点がある。一方で、図７に示すように、充填部材１７が第二絶縁部２４の表面を覆っていないと、個片化するときのダイシング位置が精度よく指定できるという利点がある。充填部材の形成方法としては、スクリーン印刷法、インクジェット法、ディスペンス法などが好ましく、部材内にボイドを発生させないためには、真空印刷法が有効である。   Next, the groove 9 is filled with a member that forms the second protective portion 7 (7A) having a light shielding property (see FIG. 2C). This member is preferably a resin such as a polyimide resin, an epoxy resin, a phenol resin, a silicon resin, or an ABS resin. This filling member (that is, the member forming the second protective portion) is surely covered not only in the groove but also at least the region where the first insulating portion 14 or the second insulating portion 24 is not formed on the surface of the substrate 1. Need to be. For this reason, the filling member is formed so as to reach at least a part of the first insulating portion 14 or the second insulating portion 24. Among these, as shown in FIG. 6, when the filling member 7 covers up to the upper part of the second insulating portion 24, the area where the filling member is joined is large, so that there is an advantage that adhesion is high and peeling is difficult. . On the other hand, as shown in FIG. 7, if the filling member 17 does not cover the surface of the second insulating portion 24, there is an advantage that the dicing position when dividing into pieces can be specified with high accuracy. As a method for forming the filling member, a screen printing method, an ink jet method, a dispensing method or the like is preferable, and a vacuum printing method is effective in order not to generate voids in the member.

さらに、基板１の他方の面を研磨し、前記溝９内に充填した前記第二保護部７をなす部材が露呈する所定の厚さまで薄肉化する［図３（ａ）参照］。この基板１の他方の面研磨は、たとえば、機械研磨法、化学研磨法、化学機械的研磨法、アルカリエッチング法、ドライエッチング法、等により行なう。   Further, the other surface of the substrate 1 is polished and thinned to a predetermined thickness that exposes the member forming the second protective portion 7 filled in the groove 9 [see FIG. 3A]. The other surface of the substrate 1 is polished by, for example, a mechanical polishing method, a chemical polishing method, a chemical mechanical polishing method, an alkali etching method, a dry etching method, or the like.

そして、薄肉化した基板２（１）の他方の面に、第一保護部６（６Ａ）を形成する［図３（ｂ）参照］。この部材としては、絶縁部４と同じでも良いが、遮光性に優れ、あるいはレーザーマーキングによる視認性が良好であればより好ましい。第一保護部６の形成方法としては、スクリーン印刷法、インクジェット法、ディスペンス法、ラミネート法などが好ましく、部材内にボイドを発生させないためには、真空印刷法、あるいは真空ラミネート法が有効である。   And the 1st protection part 6 (6A) is formed in the other surface of the board | substrate 2 (1) thinned [refer FIG.3 (b)]. This member may be the same as that of the insulating portion 4, but it is more preferable if it is excellent in light-shielding properties or has good visibility by laser marking. As a method for forming the first protective portion 6, a screen printing method, an ink jet method, a dispensing method, a laminating method, or the like is preferable, and a vacuum printing method or a vacuum laminating method is effective so as not to generate voids in the member. .

その後、基板２表面のスクライブライン部Ｌより、溝９を形成したダイサーより幅の狭いブレードのダイサーを用いて第一保護部６（６Ａ）と第二保護部７（７Ａ）を切断し、ウエハを個片化する［図３（ｃ）参照］。この時、基板２の側面を被覆する第二保護部７Ａの厚さは５μｍ以上が好ましく、さらに２０μｍ以上がより望ましい。このため、ダイサーのブレードは、溝９の幅よりも、装置精度＋１０μｍ以上薄くするのが好ましく、装置精度＋４０μｍ以上薄くするのがより望ましい。
なお、本発明では、第一保護部６（６Ａ）と第二保護部７（７Ａ）のみを切断するため、半導体ウエハのチッピングなどの不良は生じず、歩留まりを向上させることができる。
これにより、図１に示すような半導体装置１０Ａを得ることができ完成となる。 Thereafter, the first protective portion 6 (6A) and the second protective portion 7 (7A) are cut from the scribe line portion L on the surface of the substrate 2 using a dicer having a narrower blade than the dicer having the groove 9 formed thereon. Are separated into individual pieces (see FIG. 3C). At this time, the thickness of the second protective portion 7A covering the side surface of the substrate 2 is preferably 5 μm or more, and more preferably 20 μm or more. For this reason, the dicer blade is preferably thinner than the width of the groove 9 by a device accuracy of +10 μm or more, and more preferably by a device accuracy of +40 μm or more.
In the present invention, since only the first protection part 6 (6A) and the second protection part 7 (7A) are cut, defects such as chipping of the semiconductor wafer do not occur, and the yield can be improved.
Thereby, the semiconductor device 10A as shown in FIG. 1 can be obtained and completed.

以上のように本発明の半導体装置は、遮光性を有する第二保護部をなす部材によって、一方の面に電極を備える半導体からなる基板と該基板の一方の面に配された絶縁部の側面部の一部を覆い、また、遮光性を有する第一保護部によって、前記基板の他方の面を覆うことができるので、基板の側面や背面といった所定の入光面以外の面より光が入射することを抑制し、ＩＣが赤外〜紫外域の電磁波によって誤作動を起こすこと無く動作できるものとなる。
さらに、本発明は、銅ポスト構造という限定をしないので、銅ポスト構造でなければ露出させるためのウエハ表面研磨は必要ない。 As described above, according to the semiconductor device of the present invention, the member that forms the second protective part having light shielding properties, the side surface of the insulating part disposed on the one side of the substrate and the substrate made of the semiconductor having the electrode on one side. Since the other surface of the substrate can be covered by the first protective portion having a light shielding property, the light is incident from a surface other than the predetermined light incident surface such as the side surface or the back surface of the substrate. And the IC can operate without malfunction due to electromagnetic waves in the infrared to ultraviolet range.
Further, since the present invention does not limit the copper post structure, the wafer surface polishing is not required to expose the copper post structure.

また、本発明では、図８に示すように、絶縁部４を形成する前に切溝９を形成し、溝９内に遮光性を有する第二保護部２７をなす部材を充填することで、第二保護部２７の少なくとも一部が絶縁部４に覆われたものとしても良い。
このような形態とすることにより、第二保護部２７を絶縁部４が上から保持するため、個片化するときに第二保護部２７が半導体ウエハから剥離する危険性をより低減することができる。 Further, in the present invention, as shown in FIG. 8, the kerf 9 is formed before the insulating part 4 is formed, and the groove 9 is filled with a member forming the second protective part 27 having a light shielding property. At least a part of the second protective part 27 may be covered with the insulating part 4.
By adopting such a configuration, since the insulating part 4 holds the second protective part 27 from above, it is possible to further reduce the risk of the second protective part 27 peeling off from the semiconductor wafer when separated. it can.

また、本発明では、第一保護部６及び／又は第二保護部７が金属、あるいは金属ペーストといった金属材料からなるものとしても良い。図９は、金属材料を第二保護部３７として用い、溝９内に充填した状態を示している。
このような形態とすることにより、金属はプラズマ周波数以下の光に対して高い反射率を有するため、第一保護部６や第二保護部７に適用することで、広い波長域で良好な遮光特性を得ることができる。
この金属ペーストを溝９内に充填する手法としては、スクリーン印刷法、インクジェット法、ディスペンス法などが好ましく、部材内にボイドを発生させないためには、真空印刷法が有効である。この部材としては、銅、銀、金、ニッケル、半田などが好ましい。また、金属を溝９内に充填する手法としては、電解めっき法や無電解めっき法、スパッタ法、蒸着法などが好ましい。また、半導体ウエハの薄肉化後にチップが個片化してしまわないよう、金属層は十分厚く形成する必要があることから、まず無電解めっき法、スパッタ法、蒸着法などでシード層を形成した後、電解めっき法で厚膜に形成するのがより好ましい。この部材としては、銅、銀、金、ニッケル、アルミニウム、クロムなどが好ましい。 In the present invention, the first protective part 6 and / or the second protective part 7 may be made of a metal material such as metal or metal paste. FIG. 9 shows a state in which a metal material is used as the second protection part 37 and the groove 9 is filled.
By adopting such a form, the metal has a high reflectivity with respect to light having a plasma frequency or lower, and therefore, by applying it to the first protective unit 6 and the second protective unit 7, a good light shielding in a wide wavelength range. Characteristics can be obtained.
As a method of filling the metal paste into the groove 9, a screen printing method, an ink jet method, a dispensing method or the like is preferable, and a vacuum printing method is effective in order not to generate voids in the member. As this member, copper, silver, gold, nickel, solder or the like is preferable. Moreover, as a method of filling the metal into the groove 9, an electrolytic plating method, an electroless plating method, a sputtering method, a vapor deposition method, or the like is preferable. Also, since the metal layer needs to be thick enough to prevent chips from being separated after the semiconductor wafer is thinned, first the seed layer is formed by electroless plating, sputtering, vapor deposition, etc. More preferably, the thick film is formed by electrolytic plating. As this member, copper, silver, gold, nickel, aluminum, chromium, or the like is preferable.

また、本発明では、図１０に示すように、切溝９の表面を、金属材料からなる第二保護部３７で覆って０．１〜１０μｍの金属層を形成し、さらに樹脂材料からなる第二保護部４７を充填したものとしても良い。
このような形態とすることにより、金属層による高い遮光性を実現すると共に、その金属層は樹脂材料からなる第二保護部４７で覆われていることから、このウエハレベルＣＳＰを外部基板に実装する時、実装不良を低減することができる。すなわち、金属層が露出していると、実装時に半田が付着してしまう可能性があり、それによりアライメントがずれたり、隣接する部品や配線と電気的に接続されてしまうなどの不良が発生してしまう。
また、金属層は樹脂材料で保護されており、ハンドリング時に傷が付いてしまいＩＣへ光が漏れ込むという不良をも回避することができる。
さらに、この樹脂には遮光性を有する必要がないことから、安価な材料を選択できる上、樹脂を通して切溝９は視認できることから、半導体ウエハを個片化する際の位置合わせが容易になる。樹脂材料からなる第二保護部４７の部材としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シリコン樹脂、ＡＢＳ樹脂等の樹脂が好ましい。 Further, in the present invention, as shown in FIG. 10, the surface of the kerf 9 is covered with a second protective part 37 made of a metal material to form a metal layer of 0.1 to 10 μm, and further a first made of a resin material. The two protection parts 47 may be filled.
By adopting such a configuration, a high light shielding property by the metal layer is realized, and the metal layer is covered with the second protective portion 47 made of a resin material, so that the wafer level CSP is mounted on the external substrate. In doing so, mounting defects can be reduced. In other words, if the metal layer is exposed, solder may adhere during mounting, resulting in misalignment or electrical connection with adjacent components or wiring. End up.
In addition, the metal layer is protected with a resin material, so that it is possible to avoid the defect that light is leaked into the IC due to scratches during handling.
Furthermore, since the resin does not need to have light shielding properties, an inexpensive material can be selected, and the kerf 9 can be visually recognized through the resin, so that the alignment when the semiconductor wafer is separated into pieces is facilitated. As a member of the 2nd protection part 47 which consists of resin materials, resin, such as a polyimide resin, an epoxy resin, a phenol resin, a silicon resin, an ABS resin, is preferable.

（第二半導体装置）
次に、第二半導体装置について説明する。
図１１は、本発明の第二半導体装置の一例を示す図面であり、その構造を説明する断面図である。
図１１に示すように、本発明の半導体装置１０（１０Ｂ）は、半導体からなる基板２、該基板２の一面に配された絶縁部４、前記基板２の他方の面に配された第一保護部６（６Ｂ）、を少なくとも備えた構造体１１を有する。さらに、第一半導体装置１は、前記構造体１１の側面部の一部又は全部を被覆する第二保護部７（７Ｂ）を少なくとも備えることにより構成されている。 (Second semiconductor device)
Next, the second semiconductor device will be described.
FIG. 11 is a drawing showing an example of the second semiconductor device of the present invention, and is a cross-sectional view for explaining the structure thereof.
As shown in FIG. 11, the semiconductor device 10 (10B) of the present invention includes a substrate 2 made of semiconductor, an insulating portion 4 disposed on one surface of the substrate 2, and a first disposed on the other surface of the substrate 2. The structure 11 includes at least the protection unit 6 (6B). Furthermore, the first semiconductor device 1 is configured by including at least a second protective portion 7 (7B) that covers a part or all of the side surface portion of the structure 11.

この第二半導体装置１０Ｂと前記第一半導体装置１０Ａの違いについて説明すると、 第一半導体装置１０Ａが、切溝の形成、第二保護部の充填、半導体ウエハの薄肉化、第一保護部の形成、半導体ウエハの個片化のプロセスで製造されたのに対し、この第二半導体装置１０Ｂは、半導体ウエハの薄肉化、第一保護部の形成、切溝の形成、第二保護部の充填、半導体ウエハの個片化のプロセスで製造することができる。   The difference between the second semiconductor device 10B and the first semiconductor device 10A will be described. The first semiconductor device 10A is configured to form a kerf, fill a second protective part, thin a semiconductor wafer, and form a first protective part. The second semiconductor device 10B is manufactured by the process of individualizing the semiconductor wafer, whereas the second semiconductor device 10B is thinned the semiconductor wafer, formed the first protective part, formed the kerf, filled the second protective part, It can be manufactured by a process of dividing a semiconductor wafer.

次に、本発明における第二半導体装置１０Ｂの製造方法の一例について説明する。
図１２および図１３は、本発明の第二半導体装置の製造方法の一例を工程順に示す部分拡大断面図である。
まず、基板１を用意する。この基板１としては、その一面に電極端子（不図示）やパッシベーション（不図示）が形成された、たとえばシリコンウエハやガリウム砒素ウエハ等の半導体ウエハを指す。これら半導体ウエハは、チップ寸法に切断することで複数の半導体チップを得ることができる。 Next, an example of a method for manufacturing the second semiconductor device 10B according to the present invention will be described.
12 and 13 are partial enlarged cross-sectional views showing an example of the method of manufacturing the second semiconductor device of the present invention in the order of steps.
First, the substrate 1 is prepared. The substrate 1 refers to a semiconductor wafer such as a silicon wafer or a gallium arsenide wafer having electrode terminals (not shown) and passivation (not shown) formed on one surface thereof. These semiconductor wafers can be cut into chip dimensions to obtain a plurality of semiconductor chips.

次いで、基板１を覆い、前記電極端子が露呈する開口部を有する第一絶縁部１４を形成する［図１２（ａ）参照］。この第一絶縁部１４は、個片化するために切断される領域には形成しない。第一絶縁部１４に使われる材料は、たとえばポリイミド系、エポキシ系、フェノール系、又はシリコン系、ＡＢＳといった樹脂からなり、たとえばフォトリソグラフィ技術を利用する基板２上に一様に形成した第一絶縁部をパターニングすることにより形成することができる。この第一絶縁部１４の塗布方法においては、たとえばスピンコート法、キャスティング法、ディスペンス法等により、基板２上に樹脂を塗布することが可能である。なお、第一絶縁部１４の厚さは、たとえば１〜２０μｍ程度である。
また、第一絶縁部１４のパターニングにおいて、フォトリソグラフィ技術のほかに、レーザ加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。さらに、第一絶縁部１４は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能である。 Next, the first insulating portion 14 is formed to cover the substrate 1 and have an opening that exposes the electrode terminal [see FIG. 12A]. The first insulating portion 14 is not formed in a region that is cut to be separated. The material used for the first insulating portion 14 is made of, for example, a resin such as polyimide, epoxy, phenol, silicon, or ABS, and is formed on the substrate 2 using, for example, photolithography technology. It can be formed by patterning the part. In the method of applying the first insulating portion 14, it is possible to apply a resin onto the substrate 2 by, for example, a spin coating method, a casting method, a dispensing method, or the like. In addition, the thickness of the 1st insulating part 14 is about 1-20 micrometers, for example.
Further, in the patterning of the first insulating portion 14, in addition to the photolithography technique, it can be formed by a laser processing method, a plasma etching method, or a method in which a sheet-like resin is pressure-bonded by a laminating method. Further, the first insulating portion 14 can be formed by direct film formation and patterning of resin by screen printing.

次に、第一絶縁部１４の一部を覆うように、前記開口部を通して前記電極端子と電気的に接続され、かつ、外部基板との接続を可能とするバンプが搭載される導電部を形成する。この導電部は、密着層と導電層とからなり、密着層は、蒸着法、スパッタリング法、ＣＶＤ法などにより形成し、導電層は、電解めっき法、あるいは無電解めっき法にて形成することができる。この導電部の厚さは、たとえば密着層が０．０１〜１μｍ程度、導電層が１〜３０μｍ程度である。   Next, a conductive portion is formed so as to cover a part of the first insulating portion 14 and to be mounted with a bump that is electrically connected to the electrode terminal through the opening and enables connection to an external substrate. To do. This conductive part is composed of an adhesive layer and a conductive layer, the adhesive layer can be formed by vapor deposition, sputtering, CVD, etc., and the conductive layer can be formed by electrolytic plating or electroless plating. it can. The thickness of the conductive portion is, for example, about 0.01 to 1 μm for the adhesion layer and about 1 to 30 μm for the conductive layer.

さらに、第一絶縁部１４及び導電部を覆い、バンプを前記導電部に直接接触させるための開口部を有する第二絶縁部２４を形成する［図１２（ａ）参照］。この第二絶縁部２４に使われる材料は、第一絶縁部１４と同じで良いが、加えて難燃性に優れており、あるいは吸水性が低いとより好ましく、たとえば、ポリイミド系、エポキシ系、フェノール系、又はシリコン系、ＡＢＳといった樹脂からなり、たとえばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。この第二絶縁部２４の塗布方法においては、たとえばスピンコート法、キャスティング法、ディスペンス法等により、第一絶縁部１４及び導電部５上に樹脂を塗布することが可能である。
また、第二絶縁部２４のパターニングにおいて、フォトリソグラフィ技術のほかに、レーザ加工法、プラズマエッチング法、シート状の樹脂をラミネート法にて圧着させる方法、により形成することもできる。さらに、第二絶縁部２４は、樹脂をスクリーン印刷にて直接、成膜かつパターニングする方法も可能である。 Further, a second insulating portion 24 is formed which covers the first insulating portion 14 and the conductive portion and has an opening for bringing the bumps into direct contact with the conductive portion [see FIG. 12A]. The material used for the second insulating portion 24 may be the same as that of the first insulating portion 14, but in addition, it is more excellent in flame retardancy or low water absorption. For example, polyimide, epoxy, It is made of a resin such as phenol, silicon, or ABS, and can be formed, for example, by patterning using a photolithography technique. In the method of applying the second insulating portion 24, it is possible to apply resin onto the first insulating portion 14 and the conductive portion 5 by, for example, a spin coating method, a casting method, a dispensing method, or the like.
Further, in the patterning of the second insulating portion 24, in addition to the photolithography technique, it can be formed by a laser processing method, a plasma etching method, or a method in which a sheet-like resin is pressure-bonded by a laminating method. Further, the second insulating part 24 can be formed by direct film formation and patterning by screen printing.

次に、基板１の他方の面を研磨し、所定の厚さまで薄肉化する［図１２（ｂ）参照］。この基板１の他方の面研磨は、たとえば、機械研磨法、化学研磨法、化学機械的研磨法、アルカリエッチング法、ドライエッチング法、等により行なう。   Next, the other surface of the substrate 1 is polished and thinned to a predetermined thickness [see FIG. 12 (b)]. The other surface of the substrate 1 is polished by, for example, a mechanical polishing method, a chemical polishing method, a chemical mechanical polishing method, an alkali etching method, a dry etching method, or the like.

そして、薄肉化した基板１の他方の面に、第一保護部６（６Ｂ）を形成する（図１２（ｃ）参照）。この部材としては、絶縁部４と同じでも良いが、遮光性に優れ、あるいはレーザーマーキングによる視認性が良好であればより好ましい。第一保護部６の形成方法としては、スクリーン印刷法、インクジェット法、ディスペンス法、ラミネート法などが好ましく、部材内にボイドを発生させないためには、真空印刷法、あるいは真空ラミネート法が有効である。
なお、この後の切溝加工において基板１は完全に切断し、第一保護部６は完全に切断しないようにしなければならないため、第一保護部６の厚さは４０μｍ以上必要である。あるいは、第一保護部６の形成後、さらに補強用シートをラミネートしても良い。このような形態とすることにより、この後の切溝加工にて基板と第一保護部６は完全に切断し、かつ、補強用シートは完全に切断しなければ良く、第一保護部６の厚さは１０μｍ程度にまで薄くすることができる。また、補強用シートを用いることによって、基板のハンドリングを容易にすることが可能である。 And the 1st protection part 6 (6B) is formed in the other surface of the board | substrate 1 thinned (refer FIG.12 (c)). This member may be the same as that of the insulating portion 4, but it is more preferable if it is excellent in light-shielding properties or has good visibility by laser marking. As a method for forming the first protective portion 6, a screen printing method, an ink jet method, a dispensing method, a laminating method, or the like is preferable, and a vacuum printing method or a vacuum laminating method is effective so as not to generate voids in the member. .
In the subsequent grooving process, the substrate 1 must be completely cut and the first protective part 6 must not be cut completely. Therefore, the thickness of the first protective part 6 needs to be 40 μm or more. Alternatively, a reinforcing sheet may be further laminated after the first protective portion 6 is formed. By setting it as such a form, a board | substrate and the 1st protection part 6 should just be cut | disconnected by this grooving process, and the reinforcement sheet | seat should not be cut | disconnected completely. The thickness can be reduced to about 10 μm. Further, by using the reinforcing sheet, it is possible to facilitate the handling of the substrate.

次に、前記基板１表面のスクライブライン部（＝半導体ウエハを切断するための領域）Ｌを、たとえばダイサーでハーフカットし、一方の面から他方の面に向かう切溝９（９Ｂ）を形成する［図１３（ａ）参照］。溝９（９Ｂ）の深さは、補強用シートを用いない場合は基板２の厚み＋２０μｍ以上の深さに、補強用シートを用いる場合は基板２の厚み＋第一保護部６の厚み＋２０μｍ以上の深さにするのが望ましい。   Next, the scribe line portion (= region for cutting the semiconductor wafer) L on the surface of the substrate 1 is half-cut with, for example, a dicer to form a kerf 9 (9B) from one surface to the other surface. [See FIG. 13 (a)]. The depth of the groove 9 (9B) is the thickness of the substrate 2 +20 μm or more when the reinforcing sheet is not used, and the thickness of the substrate 2 + the thickness of the first protective portion 6 +20 μm or more when the reinforcing sheet is used. It is desirable to make the depth of

また、この溝９（９Ｂ）内には、後に第二保護部７（７Ｂ）をなす部材などを充填するが、その埋め込み性を向上させるため、溝９の断面形状は、通常の矩形型溝９Ａ以外に、たとえば、図１４に示すようなＶ字型溝９Ｂや、図１５に示すようなステップ型溝９Ｃといった、基板１の一方の面側より他方の面側の方が外方にせり出している形状とするのがより好ましい。このように、基板１の一方の面側より他方の面側の方が外方にせり出している溝９とすることにより、第二保護部７（７Ｂ）の充填がし易くなる。これらの溝９（９Ａ，９Ｂ，９Ｃ）の形成は、回転ブレードによる切溝加工、あるいはアルカリ水溶液を用いた異方性エッチング、あるいはボッシュ法やクライオ法によるドライエッチングが適当である。回転ブレードによる切溝加工を用いる場合、ブレードの厚さは１０〜２００μｍが好ましい。   Further, the groove 9 (9B) is filled later with a member that forms the second protective portion 7 (7B). In order to improve the embedding property, the cross-sectional shape of the groove 9 is a normal rectangular groove. In addition to 9A, for example, a V-shaped groove 9B as shown in FIG. 14 or a step-type groove 9C as shown in FIG. 15 protrudes outward from one surface side of the substrate 1 outward. It is more preferable to have a shape. In this manner, the second protective portion 7 (7B) can be easily filled by forming the groove 9 in which the other surface side protrudes outward from the one surface side of the substrate 1. For forming these grooves 9 (9A, 9B, 9C), grooving by a rotating blade, anisotropic etching using an alkaline aqueous solution, or dry etching by a Bosch method or a cryo method is appropriate. When grooving with a rotating blade is used, the thickness of the blade is preferably 10 to 200 μm.

次に、溝９内に遮光性を有する第二保護部７（７Ｂ）をなす部材を充填する［図１３（ｂ）参照］。この部材としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シリコン樹脂、ＡＢＳ樹脂等の樹脂が好ましい。この充填部材（すなわち、第二保護部をなす部材）は、溝内だけではなく、少なくとも基板１の表面で第一絶縁部１４あるいは第二絶縁部２４が形成されていない領域も確実に被覆されている必要がある。このため、充填部材は、第一絶縁部１４あるいは第二絶縁部２４の少なくとも一部にまで達するように形成する。その際、図１６に示すように、充填部材７が第二絶縁部２４の上部まで覆っていると、充填部材が接合している面積が大きいため、密着性が高く剥離にしにくいという利点がある。一方、図１７に示すように、充填部材１７が第二絶縁部２４の表面を覆っていないと、個片化するときのダイシング位置が精度よく指定できるという利点がある。充填部材の形成方法としては、スクリーン印刷法、インクジェット法、ディスペンス法などが好ましく、部材内にボイドを発生させないためには、真空印刷法が有効である。   Next, the groove 9 is filled with a member forming the second protective portion 7 (7B) having a light shielding property [see FIG. 13 (b)]. This member is preferably a resin such as a polyimide resin, an epoxy resin, a phenol resin, a silicon resin, or an ABS resin. This filling member (that is, the member forming the second protective portion) is surely covered not only in the groove but also at least the region where the first insulating portion 14 or the second insulating portion 24 is not formed on the surface of the substrate 1. Need to be. For this reason, the filling member is formed so as to reach at least a part of the first insulating portion 14 or the second insulating portion 24. At that time, as shown in FIG. 16, if the filling member 7 covers up to the upper part of the second insulating portion 24, the area where the filling member is joined is large, and thus there is an advantage that adhesion is high and peeling is difficult. . On the other hand, as shown in FIG. 17, if the filling member 17 does not cover the surface of the second insulating portion 24, there is an advantage that the dicing position when dividing into pieces can be specified with high accuracy. As a method for forming the filling member, a screen printing method, an ink jet method, a dispensing method or the like is preferable, and a vacuum printing method is effective in order not to generate voids in the member.

その後、基板２表面のスクライブライン部Ｌより、溝９を形成したダイサーより幅の狭いブレードのダイサーを用いて第一保護部６（６Ｂ）と第二保護部７（７Ｂ）を切断し、ウエハを個片化する［図１３（ｃ）参照］。この時、基板２の側面を被覆する第二保護部７Ｂの厚さは５μｍ以上が好ましく、さらに２０μｍ以上がより望ましい。このため、ダイサーのブレードは、溝９の幅よりも、装置精度＋１０μｍ以上薄くするのが好ましく、装置精度＋４０μｍ以上薄くするのがより望ましい。
また、ダイサーで個片化する時は通常、基板にダイシングシートをラミネートしてから切断するが、補強用シートを用いている場合は、それ自身がダイシングシートとして機能させることができるため、ラミネートしなくても良い
なお、本発明では、第一保護部６（６Ｂ）と第二保護部７（７Ｂ）のみを切断するため、半導体ウエハのチッピングなどの不良は生じない。
これにより、図１１に示すような半導体装置１０Ｂを得ることができ完成となる。 Thereafter, the first protective portion 6 (6B) and the second protective portion 7 (7B) are cut from the scribe line portion L on the surface of the substrate 2 using a dicer having a narrower blade than the dicer having the groove 9 formed thereon. Are separated into individual pieces (see FIG. 13C). At this time, the thickness of the second protective portion 7B covering the side surface of the substrate 2 is preferably 5 μm or more, and more preferably 20 μm or more. For this reason, the dicer blade is preferably thinner than the width of the groove 9 by a device accuracy of +10 μm or more, and more preferably by a device accuracy of +40 μm or more.
Also, when dicing into individual pieces, it is usually cut after laminating a dicing sheet on the substrate, but if a reinforcing sheet is used, it can function itself as a dicing sheet. In the present invention, since only the first protective part 6 (6B) and the second protective part 7 (7B) are cut, no defects such as chipping of the semiconductor wafer occur.
Thereby, the semiconductor device 10B as shown in FIG. 11 can be obtained and completed.

以上のように本発明の半導体装置は、遮光性を有する第二保護部をなす部材によって、一方の面に電極を備える半導体からなる基板と該基板の一方の面に配された絶縁部の側面部の一部又は全部を覆い、また、遮光性を有する第一保護部によって、前記基板の他方の面を覆うことができるので、基板の側面や背面といった所定の入光面以外の面より光が入射することを抑制し、ＩＣが赤外〜紫外域の電磁波によって誤作動を起こすこと無く動作できるものとなる。
しかも、この第二半導体装置１０Ｂは、切溝が無い状態で半導体ウエハを薄肉化するので、半導体ウエハをより薄くまで加工することが可能となり、部品の薄型化に有利である。また、半導体ウエハの破損する危険性も少なく、半導体ウエハのハンドリングも容易である。また、第二保護部を成す部材を充填した後すぐに個片化するため、第一半導体装置１０Ａの製造プロセスのように、薄肉加工時に第二保護部を成す部材に応力が加わることは無い。このため、第二保護部と半導体ウエハとの剥離の危険性を回避することができる。さらに、半導体ウエハをより薄くできる分、切溝も浅くなるので、第二保護部を成す部材の充填が容易になる。 As described above, according to the semiconductor device of the present invention, the member that forms the second protective part having light shielding properties, the side surface of the insulating part disposed on the one side of the substrate and the substrate made of the semiconductor having the electrode on one side. Since the other surface of the substrate can be covered by the first protective portion having a light shielding property, the light can be emitted from a surface other than a predetermined light incident surface such as a side surface or a back surface of the substrate. Is suppressed, and the IC can operate without malfunction due to the electromagnetic wave in the infrared to ultraviolet region.
In addition, since the second semiconductor device 10B thins the semiconductor wafer without any kerfs, the semiconductor wafer can be processed to be thinner, which is advantageous for reducing the thickness of components. Further, there is little risk of breakage of the semiconductor wafer, and handling of the semiconductor wafer is easy. In addition, since it is separated into pieces immediately after filling the member that forms the second protective portion, stress is not applied to the member that forms the second protective portion during the thin-wall processing unlike the manufacturing process of the first semiconductor device 10A. . For this reason, the danger of peeling with a 2nd protection part and a semiconductor wafer can be avoided. Furthermore, since the kerf becomes shallower as the semiconductor wafer can be made thinner, it becomes easier to fill the member forming the second protective part.

また、本発明では、図１８に示すように、絶縁部４を形成する前に切溝９を形成し、溝９内に遮光性を有する第二保護部２７をなす部材を充填することで、第二保護部２７の少なくとも一部が絶縁部４に覆われたものとしても良い。
このような形態とすることにより、第二保護部２７を絶縁部４が上から保持するため、個片化するときに第二保護部２７が半導体ウエハから剥離する危険性をより低減することができる。 Further, in the present invention, as shown in FIG. 18, the cut groove 9 is formed before the insulating portion 4 is formed, and the groove 9 is filled with a member forming the second protective portion 27 having a light shielding property. At least a part of the second protective part 27 may be covered with the insulating part 4.
By adopting such a configuration, since the insulating part 4 holds the second protective part 27 from above, it is possible to further reduce the risk of the second protective part 27 peeling off from the semiconductor wafer when separated. it can.

また、本発明では、第一保護部６及び／又は第二保護部７が金属、あるいは金属ペーストといった金属材料からなるものとしても良い。図１９は、金属材料を第二保護部３７として用い、溝９内に充填した状態を示している。
このような形態とすることにより、金属はプラズマ周波数以下の光に対して高い反射率を有するため、第一保護部６や第二保護部７に適用することで、広い波長域で良好な遮光特性を得ることができる。
この金属ペーストを溝９内に充填する手法としては、スクリーン印刷法、インクジェット法、ディスペンス法などが好ましく、保護部内にボイドを発生させないためには、真空印刷法が有効である。この部材としては、銅、銀、金、ニッケル、半田などが好ましい。また、金属を溝９内に充填する手法としては、電解めっき法や無電解めっき法、スパッタ法、蒸着法などが好ましい。また、半導体ウエハの薄肉化後にチップが個片化してしまわないよう、金属層は十分厚く形成する必要があることから、まず無電解めっき法、スパッタ法、蒸着法などでシード層を形成した後、電解めっき法で厚膜に形成するのがより好ましい。この部材としては、銅、銀、金、ニッケル、アルミニウム、クロムなどが好ましい。 In the present invention, the first protective part 6 and / or the second protective part 7 may be made of a metal material such as metal or metal paste. FIG. 19 shows a state in which a metal material is used as the second protective portion 37 and the groove 9 is filled.
By adopting such a form, the metal has a high reflectivity with respect to light having a plasma frequency or lower, and therefore, by applying it to the first protective unit 6 and the second protective unit 7, a good light shielding in a wide wavelength range. Characteristics can be obtained.
As a method for filling the metal paste into the groove 9, a screen printing method, an ink jet method, a dispensing method or the like is preferable, and a vacuum printing method is effective in order to prevent generation of voids in the protective portion. As this member, copper, silver, gold, nickel, solder or the like is preferable. Moreover, as a method of filling the metal into the groove 9, an electrolytic plating method, an electroless plating method, a sputtering method, a vapor deposition method, or the like is preferable. Also, since the metal layer needs to be thick enough to prevent chips from being separated after the semiconductor wafer is thinned, first the seed layer is formed by electroless plating, sputtering, vapor deposition, etc. More preferably, the thick film is formed by electrolytic plating. As this member, copper, silver, gold, nickel, aluminum, chromium, or the like is preferable.

また、本発明では、図２０に示すように、切溝９の表面を、金属材料からなる第二保護部３７で覆って０．１〜１０μｍの金属層を形成し、さらに樹脂材料からなる第二保護部４７を充填したものとしても良い。
このような形態とすることにより、金属層による高い遮光性を実現すると共に、その金属層は樹脂材料からなる第二保護部４７で覆われていることから、このウエハレベルＣＳＰを外部基板に実装する時、実装不良を低減することができる。すなわち、金属層が露出していると、実装時に半田が付着してしまう可能性があり、それによりアライメントがずれたり、隣接する部品や配線と電気的に接続されてしまうなどの不良が発生してしまう。
また、金属層は樹脂材料で保護されており、ハンドリング時に傷が付いてしまいＩＣへ光が漏れ込むという不良をも回避することができる。
さらに、この樹脂には遮光性を有する必要がないことから、安価な材料を選択できる上、樹脂を通して切溝９は視認できることから、半導体ウエハを個片化する際の位置合わせが容易になる。樹脂材料からなる第二保護部４７の部材としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、シリコン樹脂、ＡＢＳ樹脂等の樹脂が好ましい。 Further, in the present invention, as shown in FIG. 20, the surface of the kerf 9 is covered with a second protective part 37 made of a metal material to form a metal layer of 0.1 to 10 μm, and further a first made of a resin material. The two protection parts 47 may be filled.
By adopting such a configuration, a high light shielding property by the metal layer is realized, and the metal layer is covered with the second protective portion 47 made of a resin material, so that the wafer level CSP is mounted on the external substrate. In doing so, mounting defects can be reduced. In other words, if the metal layer is exposed, solder may adhere during mounting, resulting in misalignment or electrical connection with adjacent components or wiring. End up.
In addition, the metal layer is protected with a resin material, so that it is possible to avoid the defect that light is leaked into the IC due to scratches during handling.
Furthermore, since the resin does not need to have light shielding properties, an inexpensive material can be selected, and the kerf 9 can be visually recognized through the resin, so that the alignment when the semiconductor wafer is separated into pieces is facilitated. As a member of the 2nd protection part 47 which consists of resin materials, resin, such as a polyimide resin, an epoxy resin, a phenol resin, a silicon resin, an ABS resin, is preferable.

本発明に係る第一半導体装置の構造の一例を示す図である。It is a figure which shows an example of the structure of the 1st semiconductor device which concerns on this invention. 第一半導体装置の製造方法の一例を工程順に示す図である。It is a figure which shows an example of the manufacturing method of a 1st semiconductor device in order of a process. 図２に続く工程を順に示す図である。It is a figure which shows the process following FIG. 2 in order. 第一半導体装置の製造において基板に設ける溝の他の一例を示す図である。It is a figure which shows another example of the groove | channel provided in a board | substrate in manufacture of a 1st semiconductor device. 第一半導体装置の製造において基板に設ける溝の他の一例を示す図である。It is a figure which shows another example of the groove | channel provided in a board | substrate in manufacture of a 1st semiconductor device. 第一半導体装置の製造において基板に設ける溝に充填する第二保護部をなす部材の充填例を示す図である。It is a figure which shows the example of filling of the member which makes the 2nd protection part filled in the groove | channel provided in a board | substrate in manufacture of a 1st semiconductor device. 第一半導体装置の製造において基板に設ける溝に充填する第二保護部をなす部材の他の充填例を示す図である。It is a figure which shows the other filling example of the member which makes the 2nd protection part with which the groove | channel provided in a board | substrate is filled in manufacture of a 1st semiconductor device. 第一半導体装置の側面を被覆する第二保護部の他の一例を示す図である。It is a figure which shows another example of the 2nd protection part which coat | covers the side surface of a 1st semiconductor device. 第一半導体装置の側面を被覆する第二保護部の他の一例を示す図である。It is a figure which shows another example of the 2nd protection part which coat | covers the side surface of a 1st semiconductor device. 第一半導体装置の側面を被覆する第二保護部の他の一例を示す図である。It is a figure which shows another example of the 2nd protection part which coat | covers the side surface of a 1st semiconductor device. 本発明に係る第二半導体装置の構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the 2nd semiconductor device which concerns on this invention. 第二半導体装置の製造方法の一例を工程順に示す断面図である。It is sectional drawing which shows an example of the manufacturing method of a 2nd semiconductor device in order of a process. 図１２に続く工程を順に示す図である。It is a figure which shows the process following FIG. 12 in order. 第二半導体装置の製造において基板に設ける溝の他の一例を示す図である。It is a figure which shows another example of the groove | channel provided in a board | substrate in manufacture of a 2nd semiconductor device. 第二半導体装置の製造において基板に設ける溝の他の一例を示す図である。It is a figure which shows another example of the groove | channel provided in a board | substrate in manufacture of a 2nd semiconductor device. 第二半導体装置の製造において基板に設ける溝に充填する第二保護部をなす部材の充填例を示す図である。It is a figure which shows the example of filling of the member which makes the 2nd protection part filled in the groove | channel provided in a board | substrate in manufacture of a 2nd semiconductor device. 第二半導体装置の製造において基板に設ける溝に充填する第二保護部をなす部材の他の充填例を示す図である。It is a figure which shows the other filling example of the member which makes the 2nd protection part filled in the groove | channel provided in a board | substrate in manufacture of a 2nd semiconductor device. 第二半導体装置の側面を被覆する第二保護部の他の一例を示す図である。It is a figure which shows another example of the 2nd protection part which coat | covers the side surface of a 2nd semiconductor device. 第二半導体装置の側面を被覆する第二保護部の他の一例を示す図である。It is a figure which shows another example of the 2nd protection part which coat | covers the side surface of a 2nd semiconductor device. 第二半導体装置の側面を被覆する第二保護部の他の一例を示す図である。It is a figure which shows another example of the 2nd protection part which coat | covers the side surface of a 2nd semiconductor device. 従来の半導体装置の製造方法の一例を工程順に示す断面図である。It is sectional drawing which shows an example of the manufacturing method of the conventional semiconductor device in order of a process. 図２１に続く工程を順に示す図である。It is a figure which shows the process following FIG. 21 in order.

符号の説明Explanation of symbols

１ 半導体ウエハ、２ 基板、３ 電極、４ 絶縁部、１４ 第一絶縁部、２４ 第二絶縁部、５ 導電部、６ 第一保護部、７，１７，３７，４７ 第二保護部、９ 溝、１０（１０Ａ，１０Ｂ） 半導体装置、１１ 構造体。   DESCRIPTION OF SYMBOLS 1 Semiconductor wafer, 2 board | substrate, 3 electrode, 4 insulation part, 14 1st insulation part, 24 2nd insulation part, 5 electroconductive part, 6 1st protection part, 7, 17, 37, 47 2nd protection part, 9 groove | channel 10 (10A, 10B) Semiconductor device, 11 structure.

Claims (8)

一方の面に電極を備える半導体からなる基板、前記基板の一方の面に配された絶縁部、及び、前記基板の他方の面に配された第一保護部、を少なくとも備えた構造体、並びに、前記構造体の側面部の一部又は全部を被覆する第二保護部、から構成され、前記第一保護部と前記第二保護部は何れも、遮光性を有することを特徴とする半導体装置。   A structure comprising at least a substrate made of a semiconductor including an electrode on one surface, an insulating portion disposed on one surface of the substrate, and a first protection portion disposed on the other surface of the substrate; and A semiconductor device comprising: a second protective portion that covers a part or all of the side surface portion of the structure, wherein both the first protective portion and the second protective portion have light shielding properties. . 前記第二保護部は、前記絶縁部の少なくとも一部を被覆することを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the second protection portion covers at least a part of the insulating portion. 前記第二保護部は、少なくともその一部が前記絶縁部に覆われていることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein at least a part of the second protective portion is covered with the insulating portion. 前記構造体の側面は、前記一方の面側より前記他方の面側の方が外方にせり出していることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein a side surface of the structural body protrudes outward from the one surface side to the other surface side. 5. 前記第一保護部及び／又は前記第二保護部をなす部材は、金属材料であることを特徴とする請求項１乃至４の何れか一項に記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the member forming the first protection part and / or the second protection part is a metal material. 6. 請求項１乃至５の何れか一項に記載の半導体装置を用いたことを特徴とする電子部品。   An electronic component comprising the semiconductor device according to claim 1. 一方の面に電極を備える半導体からなる基板、前記基板の一方の面に配された絶縁部、及び、前記基板の他方の面に配された第一保護部、を少なくとも備えた構造体、並びに、前記構造体の側面部の一部又は全部を被覆する第二保護部、から構成され、前記第一保護部と前記第二保護部は何れも、遮光性を有する半導体装置を製造する方法であって、前記基板の一方の面上に絶縁部を形成する工程α１と、前記基板のスクライブライン部に一方の面から他方の面に向かう溝を形成する工程α２と、前記溝内に前記第二保護部をなす部材を充填する工程α３と、前記基板の他方の面を研磨し、前記溝内に充填した前記第二保護部をなす部材を露呈させる工程α４と、前記基板の他方の面に前記第一保護部を形成する工程α５と、前記スクライブライン部より切断し、前記基板を個片化する工程α６と、を少なくとも順に備えることを特徴とする半導体装置の製造方法。   A structure comprising at least a substrate made of a semiconductor including an electrode on one surface, an insulating portion disposed on one surface of the substrate, and a first protection portion disposed on the other surface of the substrate; and And a second protective portion that covers a part or all of the side surface portion of the structure, and the first protective portion and the second protective portion are both methods for manufacturing a light-shielding semiconductor device. A step α1 of forming an insulating portion on one surface of the substrate, a step α2 of forming a groove from one surface to the other surface in the scribe line portion of the substrate, and the step α2 in the groove. A step α3 of filling a member forming the second protective portion, a step α4 of polishing the other surface of the substrate to expose the member forming the second protective portion filled in the groove, and the other surface of the substrate Forming the first protective part in the step α5 and the scribe line And a step α6 of cutting the substrate into individual pieces and at least sequentially providing a step α6. 一方の面に電極を備える半導体からなる基板、前記基板の一方の面に配された絶縁部、及び、前記基板の他方の面に配された第一保護部、を少なくとも備えた構造体、並びに、前記構造体の側面部の一部又は全部を被覆する第二保護部、から構成され、前記第一保護部と前記第二保護部は何れも、遮光性を有する半導体装置を製造する方法であって、前記基板の一方の面上に絶縁部を形成する工程β１と、前記基板の他方の面を研磨する工程β２と、前記基板の他方の面に前記第一保護部を形成する工程β３と、前記基板のスクライブライン部に、前記第一保護部が露呈する溝を一方の面から形成する工程β４と、前記溝内に前記第二保護部をなす部材を充填する工程β５と、前記スクライブライン部より切断し、前記基板を個片化する工程β６と、を少なくとも順に備えることを特徴とする半導体装置の製造方法。 A structure comprising at least a substrate made of a semiconductor including an electrode on one surface, an insulating portion disposed on one surface of the substrate, and a first protection portion disposed on the other surface of the substrate; and And a second protective portion that covers a part or all of the side surface portion of the structure, and the first protective portion and the second protective portion are both methods for manufacturing a light-shielding semiconductor device. A step β1 of forming an insulating portion on one surface of the substrate, a step β2 of polishing the other surface of the substrate, and a step β3 of forming the first protective portion on the other surface of the substrate. And a step β4 of forming a groove exposed from the first protective portion on one surface of the scribe line portion of the substrate, a step β5 of filling a member forming the second protective portion in the groove, Cutting from the scribe line section to separate the substrate into pieces β6 Method of manufacturing a semiconductor device, characterized in that it comprises at least sequentially.
JP2006298846A 2006-11-02 2006-11-02 Semiconductor device, method of manufacturing the same and electronic component Withdrawn JP2008117895A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006298846A JP2008117895A (en) 2006-11-02 2006-11-02 Semiconductor device, method of manufacturing the same and electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006298846A JP2008117895A (en) 2006-11-02 2006-11-02 Semiconductor device, method of manufacturing the same and electronic component

Publications (1)

Publication Number Publication Date
JP2008117895A true JP2008117895A (en) 2008-05-22

Family

ID=39503609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006298846A Withdrawn JP2008117895A (en) 2006-11-02 2006-11-02 Semiconductor device, method of manufacturing the same and electronic component

Country Status (1)

Country Link
JP (1) JP2008117895A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040480A (en) * 2009-08-07 2011-02-24 Oki Semiconductor Co Ltd Semiconductor device, and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040480A (en) * 2009-08-07 2011-02-24 Oki Semiconductor Co Ltd Semiconductor device, and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100676493B1 (en) method for manufacturing wafer level chip scale package using redistribution substrate
KR100563887B1 (en) Semiconductor device and manufacturing method thereof
KR100852597B1 (en) Method for manufacturing semiconductor device
KR102327141B1 (en) Pre-package and manufacturing method of semiconductor package using the same
US9337097B2 (en) Chip package and method for forming the same
KR100671921B1 (en) Semiconductor device and manufacturing method thereof
KR101366949B1 (en) Through silicon via guard ring
JP4743631B2 (en) Semiconductor device and manufacturing method thereof
US8178977B2 (en) Semiconductor device and method of manufacturing the same
JP2007180395A (en) Manufacturing method of semiconductor device
WO2019127337A1 (en) Packaging structure of semiconductor chip and packaging method therefor
JP5101157B2 (en) Manufacturing method of semiconductor device
JP2007273941A (en) Method of manufacturing semiconductor device
EP2648218B1 (en) Integrated circuit and method of manufacturing the same
JP4215571B2 (en) Manufacturing method of semiconductor device
JP2005353837A (en) Semiconductor device and its manufacturing method
WO2011081130A1 (en) Semiconductor wafer, semiconductor device, and semiconductor device manufacturing method
JP4619308B2 (en) Semiconductor device manufacturing method and supporting tape
JP2008117895A (en) Semiconductor device, method of manufacturing the same and electronic component
KR101631406B1 (en) Semiconductor package and manufacturing method thereof
US11417624B2 (en) Electronic device having supporting resin and manufacturing method thereof
JP2011171644A (en) Semiconductor device and method of manufacturing the same
JP3917121B2 (en) Manufacturing method of semiconductor device
JP2011035140A (en) Semiconductor device and method of manufacturing the same
JP2005191485A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091209

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120208