JP2008112825A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008112825A
JP2008112825A JP2006294159A JP2006294159A JP2008112825A JP 2008112825 A JP2008112825 A JP 2008112825A JP 2006294159 A JP2006294159 A JP 2006294159A JP 2006294159 A JP2006294159 A JP 2006294159A JP 2008112825 A JP2008112825 A JP 2008112825A
Authority
JP
Japan
Prior art keywords
groove
wiring
insulating film
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006294159A
Other languages
English (en)
Other versions
JP4682964B2 (ja
Inventor
Takayoshi Naruse
孝好 成瀬
Mitsutaka Katada
満孝 堅田
Atsushi Komura
篤 小邑
Takeshi Kuzuhara
葛原　　剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006294159A priority Critical patent/JP4682964B2/ja
Publication of JP2008112825A publication Critical patent/JP2008112825A/ja
Application granted granted Critical
Publication of JP4682964B2 publication Critical patent/JP4682964B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】下層配線と上部配線とのリークを防ぎつつ、かつ、ボンディングによるクラック発生も防止する。
【解決手段】Ｃｕ層８を絶縁膜４の表面から突出した構造とすることで厚膜にし、絶縁膜４の膜厚を従来よりも薄くできるようにする。これにより、溝５と溝６の幅が異なっているために、これらを形成する際のエッチングレートが異なったものとなっても、溝５を下層配線３に到達させるまでにエッチングしなければならない深さは従来と比べて浅くできる。このため、エッチングレートの相違により溝６が深くなったとしても、あまり深くならない。したがって、溝６と下層配線３の間の距離を十分に保つことができ、これらの間の絶縁分離を行え、リークの発生を防止できる。勿論、溝６と下層配線３とがショートしてしまうこともない。
【選択図】図３

Description

本発明は、下層配線と接続されるパッド部に厚いＣｕを形成する半導体装置およびその製造方法に関するものである。
デバイス上に配置するボンディング用パッドにおいては、配線材料などに使用されるＡｌでは柔らかく、ボンディング時に塑性変形してしまうため、その影響が下層に伝搬され、クラック発生要因となる可能性がある。そのため、ボンディング時のＡｌの塑性変形が下層に伝搬されないように、Ａｌ膜の下に硬い厚膜の金属層（例えば、５μｍ程度の厚さのＣｕ層）を配置している（例えば、特許文献１参照）。
このように配置されるＣｕの加工は、ドライエッチングでは難しい為、一般に、絶縁膜に溝を形成してＣｕを埋め込み、Ｃｕのうち溝外に形成された不要部分を削り取るというダマシンプロセスがＣｕの加工手法として採用されている。このとき、Ｃｕを厚膜にするために、絶縁膜を厚めに形成しておき、この絶縁膜に形成した溝が深くなるようにすることで、溝に埋め込まれたＣｕが厚膜となるようにしている。
特許第３３９８６０９号公報
しかしながら、パッド部に形成されるＣｕ層と上部配線として使用されるＣｕ配線をダマシンプロセスにより同時に形成する場合、上部配線が深くまで形成され過ぎ、リークが発生したり、下層配線とショートしてしまう可能性があることが確認された。この問題について、図１０を参照して説明する。
図１０は、パッド部に形成されるＣｕ層と上部配線として使用されるＣｕ配線をダマシンプロセスにより同時に形成する場合の製造工程を示した断面図である。
まず、図１０（ａ）に示すように、能動素子が形成されたシリコン基板１０１の表面にＢＰＳＧなどで構成された絶縁膜１０２を形成したのち、この絶縁膜１０２上に下層配線１０３をパターニングした構造に対して、下層配線１０３を覆うようにＴＥＯＳ等の絶縁膜１０４を形成する。
次に、図１０（ｂ）に示すように、絶縁膜１０４の表面にレジスト１０５を積み、レジスト１０５のうち下層配線１０３とコンタクトを取る位置を開口させたのち、レジスト１０５をマスクとして絶縁膜１０４を所定深さまでエッチングして溝１０６ａを形成するというフォトリソグラフィ・エッチング工程を行う。
続いて、図１０（ｃ）に示すように、レジスト１０７を積み直したのち、レジスト１０７のう、Ｃｕ層１１０の配線部を形成する位置を開口させると共に、後述する上部配線１０８を形成する位置を開口させたのち、再度、レジスト１０７をマスクとして絶縁膜１０４をエッチングして溝１０６ｂを形成し、溝１０６ａおよび溝１０６ｂによる溝１０６を下層配線１０３に到達させると共に、所定深さの溝１０９を形成するというフォトリソグラフィ・エッチング工程を行う。
その後、図１０（ｄ）に示すように、Ｃｕを積んだ後、ＣＭＰ（Chemical Mechanical Polishing）などにより絶縁膜１０４が露出するまでＣｕを平坦化することで、Ｃｕ層１１０と共に上部配線１０８を形成する。
このような製造プロセスにおいて、パッド部のＣｕ層１１０を配置するための溝１０６とＣｕ配線用に形成する溝１０９との幅が異なるために、それらの溝１０６、１０９を形成する際のエッチングレートが変わり、図中（１）の線よりもＣｕ配線用の溝１０９が深く掘られ過ぎることがある。このため、図中（２）に示したように、上部配線１０８と下層配線１０３との距離が近くなり過ぎ、絶縁分離が不十分となってリークが発生したり、これらの配線１０８、１０３がショートしてしまう可能性が生じる。このような問題は、製品の歩留まりの低下を招くことになり、好ましくない。
本発明は上記点に鑑みて、下層配線と上部配線とのリークを防ぎつつ、かつ、ボンディングによるクラック発生も防止できる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、本発明では、能動素子が形成された半導体基板（１）と、半導体基板（１）上に配置され、コンタクトホール（２ａ）が形成された第１絶縁膜（２）と、第１絶縁膜（２）上に形成され、コンタクトホール（２ａ）を通じて能動素子と電気的に接続された下層配線（３）と、下層配線（３）を含め、第１絶縁膜（２）の上に備えられ、下層配線（３）まで達する第１溝（５）と下層配線（３）から離間する深さを有する第２溝（６）とが形成された第２絶縁膜（４）と、下層配線（３）と電気的に接続され、第１溝（５）に埋設されると共に、第２絶縁膜（４）の表面よりも突出するように形成された第１金属層（８）を含む複数の金属層（７、８、１１、１２）で構成されたパッド部と、第２絶縁膜（４）にて下層配線（３）から絶縁分離され、第２溝（６）に埋設され、第１金属層（８）と同一階層となる第２金属層（１０）を含む複数の金属層（９、１０、１３、１４）で構成された配線部と、を備え、パッド部に備えられた第１金属層（８）が第１溝（５）の深さより厚膜とされ、配線部に備えられた第２金属層（１０）よりも高くされていることを特徴としている。
このように、第１金属層（８）を第１溝（５）の深さよりも厚膜とし、配線部に備えられた第２金属層（１０）よりも高くできる構造とすれば、従来と比べて第２絶縁膜（４）を薄くできると共に第２溝（６）の深さを浅くできるため、第１溝（５）と第２溝（６）を形成する際のエッチングレートが違ってもエッチング時間が短いため第２溝（６）が深くなり過ぎることを防止できる。したがって、下層配線と上部配線とのリークを防ぐことができる。また、第１金属層（８）を厚膜にできるため、ボンディングによるクラック発生も防止できる半導体装置とすることができる。
例えば、第１金属層（８）および第２金属層（１０）はＣｕを含む金属により構成される。
なお、本発明の特徴は、パッド部が能動素子の上に配置されるような半導体装置に適用されると好適である。パッド部が能動素子の上に配置されるような形態とされる場合、ボンディング時の影響が能動素子に伝導され易いため、特に有効である。
具体的には、このような構成の半導体装置は、能動素子が形成された半導体基板（１）を用意する工程と、半導体基板（１）上に第１絶縁膜（２）を配置すると共に、該第１絶縁膜（２）に対して能動素子に繋がるコンタクトホール（２ａ）を形成する工程と、第１絶縁膜（２）上に、コンタクトホール（２ａ）を通じて能動素子と電気的に接続される下層配線（３）を形成する工程と、下層配線（３）を含み、第１絶縁膜（２）の上に第２絶縁膜（４）を形成すると共に、該第２絶縁膜（４）に対して、パッド部が配置される位置において下層配線（３）まで達する第１溝（５）を形成すると共に、配線部が配置される位置において下層配線（３）から離間する深さを有する第２溝（６）を形成する工程と、第１、第２溝（５、６）内を含み、第２絶縁膜（４）上に金属膜（２４）を配置したのち、該金属膜（２４）を平坦化する工程と、金属膜（２４）のうち第１溝（５）内に形成された部分を第１金属層（８）として、該第１金属層（８）と対応する位置が開口するマスク材（２５、３０）を配置したのち、該マスク材（２５、３０）の開口部から第１金属層（８）を積み増すことで、該第１金属層（８）が金属膜（２４）のうちの第２溝（６）内に形成された部分となる第２金属層（１０）よりも高くなるようにする工程と、を含む製造方法により製造される。
このような製造方法によれば、第１金属層（８）を第２絶縁膜（４）の表面から突出した構造とすることで厚膜にしており、第２絶縁膜（４）の膜厚を従来よりも薄くすることが可能となる。このため、第１溝（５）と第２溝（６）の幅が異なっているために、これらを形成する際のエッチングレートが異なったものとなっても、第１溝（５）を下層配線（３）に到達させるまでにエッチングしなければならない深さは従来と比べて浅く、エッチングレートが違ってもエッチング時間が短いため第２溝（６）が深くなったとしても、あまり深くなるものではない。
したがって、第２溝（６）と下層配線（３）の間の距離を十分に保つことができ、これらの間の絶縁分離を行え、リークの発生を防止できる。勿論、第２溝（６）と下層配線（３）とがショートしてしまうこともない。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態に係る半導体装置の概略断面図である。以下、この図を参照して、本実施形態の半導体装置について説明する。
図１に示すシリコン基板１には図示しない能動素子が予め形成されており、この能動素子が形成されたシリコン基板１の表面にはＢＰＳＧ等で構成された第１絶縁膜に相当する絶縁膜２が形成されている。この絶縁膜２の上には、Ａｌ等により構成された下層配線３がパターニングされており、絶縁膜２に形成されたコンタクトホール２ａを通じて能動素子の所望位置と電気的に接続されている。
また、下層配線３を含め、絶縁膜２を覆うようにさらにＴＥＯＳ等で構成された第２絶縁膜に相当する絶縁膜４が形成されている。この絶縁膜４のうち、パッド部に位置する場所には、下層配線３まで達する第１溝としての溝５が形成されており、配線部に位置する場所には、下層配線３まで達しない深さの第２溝としての溝６が形成されている。なお、パッド部は、図示しない能動素子の上に配置されている。このような構造の場合、パッド部にボンディングを行ったときに、その影響が下層に伝達され易いため、後述する構造、製造方法が特に有効となる。
パッド部に位置する場所に形成された溝５内には、バリアメタル７を介して第１金属層としてのＣｕ層８が形成されており、配線部に位置する場所に形成された溝６内にも、バリアメタル９を介してＣｕ層８と同一階層として構成された第２金属層としてのＣｕ配線部１０が形成されている。
バリアメタル７は、Ｃｕ層８から下層配線３内へのＣｕの拡散を防止するために設けられている。バリアメタル９は、後述する製造方法の説明において記載するが、バリアメタル７の形成時に同時に形成されるものである。
Ｃｕ層８は、パッド部の一部を構成するものであり、Ａｌよりも硬く、ボンディング時のＡｌの塑性変形による影響が下層に伝搬されないようにする機能を果たすものである。このＣｕ層８は、溝６の深さ分の厚さでは上記機能を十分に発揮できない可能性があるため、絶縁膜４の表面よりもさらに突出した形状とされることで、同一階層に形成されたＣｕ配線部１０よりも高くされている。つまり、その突出した部分も含めＣｕ膜８が厚膜とされ、上記機能が十分に発揮できるようになっている。
さらに、Ｃｕ層８の上には、Ｃｕ層８を全体的に覆うようにバリアメタル１１が形成され、このバリアメタル１１を介してＡｌ層１２が形成されている。このＡｌ層１２がボンディングワイヤが直接接するパッドとして機能するものであり、Ａｌ層１２、バリアメタル１１、Ｃｕ層８およびバリアメタル７により、パッド部が構成されている。
また、Ｃｕ配線部１０の上にも、Ｃｕ配線部１０を全体的に覆うようにバリアメタル１３が形成され、このバリアメタル１３を介してＡｌ配線部１４が形成されている。そして、これらＡｌ配線部１４およびバリアメタル１３とＣｕ配線部１０およびバリアメタル１４にて配線部が構成されている。
以上のように構成された半導体装置では、溝６の深さが所定深さとされている。このため、Ｃｕ配線部１０と下層配線３との間が所望間隔空けられた状態となっており、上部配線を構成する配線部と下層配線３との間の絶縁分離が十分に為され、これらの間のリークが防止されている。また、パッド部では、Ｃｕ層８が絶縁膜４の表面よりも突き出すようにした構成とされることで厚膜にされ、ボンディング時のＡｌ層１２の塑性変形による影響が下層に伝搬されないようにする機能を果たすことが可能となる。このため、下層でのクラックの発生を防止できる。
続いて、本実施形態の半導体装置の製造方法について説明する。図２および図３は、本実施形態の半導体装置の製造工程を示した断面図である。以下、これらの図を参照して説明する。
図２（ａ）に示す工程では、能動素子が形成されたシリコン基板１の表面にＢＰＳＧなどで構成される絶縁膜２を形成する。そして、フォトリソグラフィ・エッチング工程により、絶縁膜２に対してコンタクトホール２ａを形成したのち、絶縁膜２の上にＡｌ等で構成される金属膜を成膜し、この金属膜をパターニングすることで下層配線３を形成する。次に、図２（ｂ）に示す工程では、下層配線３を覆うようにＴＥＯＳ等で構成される絶縁膜４を成膜したのち、ＣＭＰなどにより絶縁膜４を平坦化し、下層配線３の上の絶縁膜４の膜厚が例えば２μｍ程度となるようにする。
図２（ｃ）に示す工程では、フォトリソグラフィ・エッチング工程を行うことで、絶縁膜４に溝５ａを形成する。具体的には、絶縁膜４の表面にレジスト２０を積み、レジスト２０のうちコンタクト部の形成領域（下層配線３とコンタクトを取る位置）を開口させたのち、レジスト２０をマスクとして絶縁膜４を所定深さまでエッチングして溝５ａを形成する。なお、このときにはまだ溝５ａを所定深さまでしかエッチングしていないため、溝５ａは下層配線３には達しない状態となっている。このときの溝５ａの深さとしては、例えば、後工程で形成される上述した溝６の深さ分だけ絶縁膜４の膜厚が残る程度とすることができる。
図２（ｄ）に示す工程では、フォトリソグラフィ・エッチング工程を行うことで、溝５ａを深くすると共に溝６を形成する。具体的には、レジスト２０を除去してからレジスト２１を積み直し、レジスト２１のうち、配線部の形成領域を開口させたのち、再度、レジスト２１をマスクとして絶縁膜４をエッチングする。これにより、溝５ｂを形成することで、溝５ａおよび溝５ｂよりなる溝５を下層配線３に到達させると共に、所定深さの溝６を形成する。
このとき、溝５と溝６の幅が異なっているため、これらのエッチングレートが異なったものとなるが、上述したように、Ｃｕ層８を絶縁膜４の表面から突出した構造とすることで厚膜にしており、絶縁膜４の膜厚を従来よりも薄くすることが可能となる。このため、溝５を下層配線３に到達させるまでにエッチングしなければならない深さは従来と比べて小さく、エッチングレートの相違により溝６が若干深くなったとしても、あまり深くなるものではない。
図２（ｅ）に示す工程では、レジスト２１を除去したのち、絶縁膜４の表面および下層配線３の表面に例えばＴｉＮ、ＴｉＷ等により構成されるバリアメタル２２を形成したのち、さらにバリアメタル２２の表面にＣｕシード層２３を例えば２０００Å程度の膜厚で形成する。そして、図２（ｆ）に示す工程では、Ｃｕシード層２３を電極とした電解メッキによりＣｕメッキを施し、Ｃｕ膜２４を例えば３μｍ程度成膜する。
図３（ａ）に示す工程では、Ｃｕ膜２４をＣＭＰ等により平坦化する。このとき、絶縁膜４をストッパ膜として平坦化を行い、溝５、６にのみＣｕ膜２４を残す。これにより、Ｃｕ膜２４にてＣｕ層８およびＣｕ配線部１０が形成されると共に、バリアメタル２２が溝５、６の内壁にのみ残り、バリアメタル７、９が形成される。
図３（ｂ）に示す工程では、絶縁膜４およびＣｕ層８、Ｃｕ配線部１０等の上にレジスト２５を成膜したのち、Ｃｕ層８上においてレジスト２５を開口させる。そして、図３（ｃ）に示す工程において、無電解メッキにより、レジスト２５の開口部においてＣｕ層８を積み増し、厚膜のＣｕ層８を形成する。これにより、Ｃｕ層８が絶縁膜４の表面よりも突出した状態となる。この後、レジスト２５を除去する。
図３（ｄ）に示す工程では、絶縁膜４の表面を含め、Ｃｕ層８およびＣｕ配線部１０の表面にＴｉＮ、ＴｉＷ等で構成されるバリアメタル２６を例えば２００Å程度の膜厚となるように形成した後、さらにその上にＡｌ膜２７を例えば２μｍ程度成膜する。そして、図３（ｅ）に示す工程において、フォトリソグラフィ・エッチング工程により、これらＡｌ膜２７およびバリアメタル２６をパターニングすることで、パッド部のＡｌ層１２およびバリアメタル１１が形成されると共に、配線部のＡｌ配線部１４およびバリアメタル１３が形成される。これにより、図１に示した半導体装置が完成する。
以上説明したように、本実施形態の半導体装置では、上述したように、Ｃｕ層８を絶縁膜４の表面から突出した構造とすることで厚膜にしており、絶縁膜４の膜厚を従来よりも薄くすることが可能となる。このため、溝５と溝６の幅が異なっているために、これらを形成する際のエッチングレートが異なったものとなっても、溝５を下層配線３に到達させるまでにエッチングしなければならない深さは従来と比べて浅く、エッチングレートの相違により溝６が深くなったとしても、あまり深くなるものではない。
したがって、溝６と下層配線３の間の距離を十分に保つことができ、これらの間の絶縁分離を行え、リークの発生を防止できる。勿論、溝６と下層配線３とがショートしてしまうこともない。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態では、第１実施形態に対して半導体装置の製造方法を変更したものであり、半導体装置の構造自体は第１実施形態と同様であるため、半導体装置の製造方法のうち第１実施形態と異なっている部分についてのみ説明する。
図４は、本実施形態に係る半導体装置の製造工程の一部を示した断面図であり、第１実施形態と異なっている部分のみ抽出したものである。
まず、第１実施形態に示した図２（ａ）〜（ｆ）に示す工程を行う。続いて、図４（ａ）に示す工程において、Ｃｕ膜２４をＣＭＰ等により平坦化する。このとき、絶縁膜４が露出しない程度、例えば絶縁膜４の表面上にＣｕ膜２４が２０００Å程度残るように平坦化を行う。そして、図４（ｂ）に示す工程において、第１実施形態で示した図３（ｂ）、（ｃ）と同様に、レジスト２５を形成し、電解メッキによってＣｕ膜２４のうちＣｕ層８となる部分を積み増す。その後、図４（ｃ）に示す工程において、レジスト２５を除去したのち、絶縁膜４の表面が露出するまでＣｕ膜２４およびバリアメタル２２をエッチバックする。これにより、Ｃｕ膜２４にてＣｕ層８およびＣｕ配線部１０が形成されると共に、バリアメタル２２が溝５、６の内壁にのみ残り、バリアメタル７、９が形成される。これ以降は、第１実施形態に示した図３（ｄ）、（ｅ）に示す工程を行うことで、図１と同様の構造の半導体装置が完成する。
以上説明したように、本実施形態で示した製造方法によっても、第１実施形態と同様の構造の半導体装置を製造することが可能であり、第１実施形態と同様の効果を得ることができる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態では、第１実施形態に対して半導体装置の製造方法を変更したものであり、半導体装置の基本的な構造は第１実施形態と同様であるため、半導体装置の製造方法のうち第１実施形態と異なっている部分についてのみ説明する。
図５は、本実施形態に係る半導体装置の製造工程の一部を示した断面図であり、第１実施形態と異なっている部分のみ抽出したものである。
まず、第１実施形態に示した図２（ａ）〜（ｆ）および図３（ａ）に示す工程を行い、Ｃｕ膜２４にてＣｕ層８およびＣｕ配線部１０を形成すると共に、バリアメタル２２を溝５、６の内壁にのみ残し、バリアメタル７、９を形成する。続いて、図５（ａ）に示す工程において、第１実施形態で形成したレジスト２５の代わりに窒化膜３０を成膜し、窒化膜３０のうちＣｕ層８と対応する位置が開口するようにパターニングする。そして、窒化膜３０をマスクとした状態で無電解メッキを行い、Ｃｕ層８を積み増す。その後、図５（ｂ）に示す工程において、窒化膜３０およびＣｕ層８の表面にバリアメタル２６およびＡｌ膜２７を成膜した後、これらをパターニングし、Ｃｕ層８の上部に残すことで、Ａｌ層１２およびバリアメタル１１を形成する。これにより、本実施形態の半導体装置が完成する。なお、このような構造において、窒化膜３０が残るが、そのまま絶縁膜の一部として使用することができる。また、配線部がバリアメタル９およびＣｕ配線部１０のみで構成されることになるが、配線としての役割を十分に果たすため問題ない。
以上説明したように、本実施形態で示した製造方法によっても、第１実施形態と実質的に同様の構造の半導体装置を製造することが可能であり、第１実施形態と同様の効果を得ることができる。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態では、第１実施形態に対して半導体装置の製造方法を変更したものであり、半導体装置の構造自体は第１実施形態と同様であるため、半導体装置の製造方法のうち第１実施形態と異なっている部分についてのみ説明する。
図６は、本実施形態に係る半導体装置の製造工程の一部を示した断面図であり、第１実施形態と異なっている部分のみ抽出したものである。
まず、第１実施形態に示した図２（ａ）〜（ｆ）および図３（ａ）、（ｂ）に示す工程を行う。続いて、図６（ａ）に示す工程において、レジスト２５の開口部においてＣｕ層８を積み増す。そして、図６（ｂ）に示す工程において、レジスト２５の開口部の側壁に付着し難い条件でバリアメタル２６およびＡｌ膜２７を成膜する。例えば、スパッタ法のように、基板垂直方向に成膜材料を供給するような手法を用いることで、レジスト２５の開口部の側壁にあまりバリアメタル２６およびＡｌ膜２７が付着しないようにできる。この後、図６（ｃ）に示す工程において、レジスト２５を除去すると、それと同時にレジスト２５の表面に形成されたバリアメタル２６およびＡｌ膜２７がリフトオフされ、Ｃｕ層８上にのみ残ってバリアメタル１１およびＡｌ層１２が形成される。これにより、図１と実質的に同様の構造の半導体装置が完成する。
以上説明したように、本実施形態で示した製造方法によっても、第１実施形態と同様の構造の半導体装置を製造することが可能であり、第１実施形態と同様の効果を得ることができる。
なお、このようなリフトオフによってＡｌ層１２を形成する場合には、Ｃｕ層８からＡｌ層１２にＣｕが移動するマイグレーションが生じても、Ａｌ層１２およびＣｕ層８がボンディングを行うためのパッド部として機能するものであり、あまりマイグレーションによる影響を受ける場所ではないため、図７に示すように、上述したＡｌ層１２の下層のバリアメタル１１を無くした構造としても良い。
（他の実施形態）
上記第１、第２実施形態では、図１もしくは図３（ｅ）に示したように、Ａｌ層１２がＣｕ層８を覆うように形成した場合について説明したが、図８に示す半導体装置の断面図のように、Ｃｕ層８の上部において、ワイヤボンディングが行われる領域、つまりパッドとして機能させたい領域にのみＡｌ層１２が形成される構造であっても構わない。さらに、上記第１、第２実施形態において、図７で説明した半導体装置と同様、バリアメタル１１を無くした構造としても構わない。
同様に、上記第３実施形態では、図５（ｂ）に示したように、窒化膜３０の開口部を全部覆うようにバリアメタル１１およびＡｌ層１２を形成したが、この場合にも、図９に示す半導体装置の断面図のように、Ｃｕ層８の上部において、ワイヤボンディングが行われる領域、つまりパッドとして機能させたい領域にのみＡｌ層１２が形成される構造であっても構わない。さらに、上記第３実施形態において、図７で説明した半導体装置と同様、バリアメタル１１を無くした構造としても構わない。
また、上記実施形態では、クラック防止用の金属層としてＣｕ層８を例に挙げたが、他の金属であっても良い。例えば、純粋なＣｕのみで構成されたものでなくても、Ｃｕを含む金属などで構成されていても良い。
本発明の第１実施形態に係る半導体装置の断面構成を示す図である。 図１に示す半導体装置の製造工程を示した断面図である。 図２に続く半導体装置の製造工程を示した断面図である。 本発明の第２実施形態に係る半導体装置の製造工程を示した断面図である。 本発明の第３実施形態に係る半導体装置の製造工程を示した断面図である。 本発明の第４実施形態に係る半導体装置の製造工程を示した断面図である。 上記第４実施形態の変形例を示した断面図である。 他の実施形態で説明する半導体装置の断面図である。 他の実施形態で説明する半導体装置の断面図である。 本発明者らが検討した半導体装置の製造工程を示した断面図である。
符号の説明
１…シリコン基板、２…絶縁膜、２ａ…コンタクトホール、３…下層配線、４…絶縁膜、５、６…溝、７、９、１１、１３、１４、２２、２６…バリアメタル、８…Ｃｕ層、１０…Ｃｕ配線部、１２…Ａｌ層、１４…Ａｌ配線部、２０、２１、２５…レジスト、２３…Ｃｕシード層、２４…Ｃｕ膜、２７…Ａｌ膜、３０…窒化膜。

Claims (6)

  1. 能動素子が形成された半導体基板（１）と、
    前記半導体基板（１）上に配置され、コンタクトホール（２ａ）が形成された第１絶縁膜（２）と、
    前記第１絶縁膜（２）上に形成され、前記コンタクトホール（２ａ）を通じて前記能動素子と電気的に接続された下層配線（３）と、
    前記下層配線（３）を含め、前記第１絶縁膜（２）の上に備えられ、前記下層配線（３）まで達する第１溝（５）と前記下層配線（３）から離間する深さを有する第２溝（６）とが形成された第２絶縁膜（４）と、
    前記下層配線（３）と電気的に接続され、前記第１溝（５）に埋設されると共に、前記第２絶縁膜（４）の表面よりも突出するように形成された第１金属層（８）を含む複数の金属層（７、８、１１、１２）で構成されたパッド部と、
    前記第２絶縁膜（４）にて前記下層配線（３）から絶縁分離され、前記第２溝（６）に埋設され、前記第１金属層（８）と同一階層となる第２金属層（１０）を含む複数の金属層（９、１０、１３、１４）で構成された配線部と、を備え、
    前記パッド部に備えられた前記第１金属層（８）が前記第１溝（５）の深さより厚膜とされ、前記配線部に備えられた前記第２金属層（１０）よりも高くされていることを特徴とする半導体装置。
  2. 前記第１金属層（８）および前記第２金属層（１０）はＣｕを含む金属により構成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記パッド部は、前記能動素子の上に配置されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 能動素子が形成された半導体基板（１）を用意する工程と、
    前記半導体基板（１）上に第１絶縁膜（２）を配置すると共に、該第１絶縁膜（２）に対して前記能動素子に繋がるコンタクトホール（２ａ）を形成する工程と、
    前記第１絶縁膜（２）上に、前記コンタクトホール（２ａ）を通じて前記能動素子と電気的に接続される下層配線（３）を形成する工程と、
    前記下層配線（３）を含み、前記第１絶縁膜（２）の上に第２絶縁膜（４）を形成すると共に、該第２絶縁膜（４）に対して、パッド部が配置される位置において前記下層配線（３）まで達する第１溝（５）を形成すると共に、配線部が配置される位置において前記下層配線（３）から離間する深さを有する第２溝（６）を形成する工程と、
    前記第１、第２溝（５、６）内を含み、前記第２絶縁膜（４）上に金属膜（２４）を配置したのち、該金属膜（２４）を平坦化する工程と、
    前記金属膜（２４）のうち前記第１溝（５）内に形成された部分を第１金属層（８）として、該第１金属層（８）と対応する位置が開口するマスク材（２５、３０）を配置したのち、該マスク材（２５、３０）の開口部から前記第１金属層（８）を積み増すことで、該第１金属層（８）が前記金属膜（２４）のうちの前記第２溝（６）内に形成された部分となる第２金属層（１０）よりも高くなるようにする工程と、を含んでいることを特徴とする半導体装置の製造方法。
  5. 前記金属膜（２４）を配置および平坦化する工程では、Ｃｕを含む金属により前記金属膜（２４）を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第１、第２溝（６）を形成する工程では、前記能動素子の上を前記パッド部が配置される位置として、この場所に前記第１溝（５）を形成することを特徴とする請求項４または５に記載の半導体装置の製造方法。
JP2006294159A 2006-10-30 2006-10-30 半導体装置およびその製造方法 Expired - Fee Related JP4682964B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006294159A JP4682964B2 (ja) 2006-10-30 2006-10-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006294159A JP4682964B2 (ja) 2006-10-30 2006-10-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008112825A true JP2008112825A (ja) 2008-05-15
JP4682964B2 JP4682964B2 (ja) 2011-05-11

Family

ID=39445189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006294159A Expired - Fee Related JP4682964B2 (ja) 2006-10-30 2006-10-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4682964B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027098A (ja) * 2007-07-23 2009-02-05 Renesas Technology Corp 半導体装置及びその製造方法
JP2011249491A (ja) * 2010-05-26 2011-12-08 Mitsubishi Electric Corp 電力用半導体装置
JP2013506999A (ja) * 2009-10-05 2013-02-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 銅プラグを有する半導体デバイスおよびデバイスを形成するための方法
JP2014203958A (ja) * 2013-04-04 2014-10-27 ローム株式会社 半導体装置および半導体装置の製造方法
JP2014203957A (ja) * 2013-04-04 2014-10-27 ローム株式会社 半導体装置および半導体装置の製造方法
US9627344B2 (en) 2013-04-04 2017-04-18 Rohm Co., Ltd. Semiconductor device
JP2021037626A (ja) * 2019-08-30 2021-03-11 キヤノン株式会社 電気接続部付き基板、液体吐出ヘッド用基板、及びそれらの製造方法
CN113078119A (zh) * 2021-03-26 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091369A (ja) * 1998-09-11 2000-03-31 Sony Corp 半導体装置及びその製造方法
JP2004501504A (ja) * 2000-04-18 2004-01-15 モトローラ・インコーポレイテッド 相互接続構造を形成するための方法及び装置
JP2006190839A (ja) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091369A (ja) * 1998-09-11 2000-03-31 Sony Corp 半導体装置及びその製造方法
JP2004501504A (ja) * 2000-04-18 2004-01-15 モトローラ・インコーポレイテッド 相互接続構造を形成するための方法及び装置
JP2006190839A (ja) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027098A (ja) * 2007-07-23 2009-02-05 Renesas Technology Corp 半導体装置及びその製造方法
KR101541541B1 (ko) 2007-07-23 2015-08-03 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
US8741769B2 (en) 2009-10-05 2014-06-03 International Business Machines Corporation Semiconductor device having a copper plug
JP2013506999A (ja) * 2009-10-05 2013-02-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 銅プラグを有する半導体デバイスおよびデバイスを形成するための方法
US8749059B2 (en) 2009-10-05 2014-06-10 International Business Machines Corporation Semiconductor device having a copper plug
US8922019B2 (en) 2009-10-05 2014-12-30 International Business Machines Corporation Semiconductor device having a copper plug
GB2486357B (en) * 2009-10-05 2015-05-27 Ibm Semiconductor device having a copper plug
JP2011249491A (ja) * 2010-05-26 2011-12-08 Mitsubishi Electric Corp 電力用半導体装置
JP2014203958A (ja) * 2013-04-04 2014-10-27 ローム株式会社 半導体装置および半導体装置の製造方法
JP2014203957A (ja) * 2013-04-04 2014-10-27 ローム株式会社 半導体装置および半導体装置の製造方法
US9627344B2 (en) 2013-04-04 2017-04-18 Rohm Co., Ltd. Semiconductor device
JP2021037626A (ja) * 2019-08-30 2021-03-11 キヤノン株式会社 電気接続部付き基板、液体吐出ヘッド用基板、及びそれらの製造方法
JP7387338B2 (ja) 2019-08-30 2023-11-28 キヤノン株式会社 電気接続部付き基板の製造方法及び液体吐出ヘッド用基板の製造方法
CN113078119A (zh) * 2021-03-26 2021-07-06 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Also Published As

Publication number Publication date
JP4682964B2 (ja) 2011-05-11

Similar Documents

Publication Publication Date Title
JP6568994B2 (ja) 半導体装置及びその製造方法
JP4682964B2 (ja) 半導体装置およびその製造方法
KR100750943B1 (ko) 반도체 장치의 배선 구조물 및 그 형성 방법
US8404580B2 (en) Methods for fabricating semiconductor devices
JP4338614B2 (ja) 半導体装置およびその製造方法
JP2006287211A (ja) 半導体装置、積層半導体装置およびそれらの製造方法
US7737027B2 (en) Method of manufacturing a semiconductor device
JP4943008B2 (ja) 半導体素子の形成方法
TWI713783B (zh) 製作半導體裝置的方法
TW202234594A (zh) 動態隨機存取記憶體及其製造方法
JP2009016619A (ja) 半導体装置及びその製造方法
JP2009054879A (ja) 集積回路の製造方法
JP2000114259A (ja) 半導体装置における配線の形成方法
EP2498287A2 (fr) Procédé de réalisation d'interconnexions verticales à travers des couches structurées.
JP2005197694A (ja) 半導体集積回路の配線製造方法
TWI388496B (zh) 微機電系統結構及其製造方法
KR100360152B1 (ko) 배선 형성 방법
KR100680968B1 (ko) 반도체 소자의 제조방법
KR100632041B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100620159B1 (ko) 반도체 소자 제조시 금속간 인터커넥션 형성방법
KR20050009358A (ko) 콘택 플러그 및 스텍 비아 제조 방법
KR101037420B1 (ko) 반도체 소자의 형성 방법
CN115116961A (zh) 动态随机存取存储器及其制造方法
JP2009117652A (ja) 半導体装置
JP2006228945A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100922

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4682964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees