JP2008103718A - 半導体素子の微細パターンの形成方法 - Google Patents

半導体素子の微細パターンの形成方法 Download PDF

Info

Publication number
JP2008103718A
JP2008103718A JP2007265983A JP2007265983A JP2008103718A JP 2008103718 A JP2008103718 A JP 2008103718A JP 2007265983 A JP2007265983 A JP 2007265983A JP 2007265983 A JP2007265983 A JP 2007265983A JP 2008103718 A JP2008103718 A JP 2008103718A
Authority
JP
Japan
Prior art keywords
forming
mask
pattern
etching
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007265983A
Other languages
English (en)
Other versions
JP5303133B2 (ja
Inventor
Kyung-Yub Jeon
▲火▼▲華▼ 田
Meitetsu Kin
明哲 金
Hak-Sun Lee
▲学▼善 李
Je-Woo Han
▲斉▼愚 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008103718A publication Critical patent/JP2008103718A/ja
Application granted granted Critical
Publication of JP5303133B2 publication Critical patent/JP5303133B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体素子の微細パターンの形成方法を提供する。
【解決手段】被エッチング膜１０６上に保護膜１１０を形成する工程と、保護膜１１０上にハードマスク層を形成する工程と、ハードマスク層上に第１ピッチで複数の第１マスクパターンを反復形成する工程と、複数の第１マスクパターンのうち、相互隣接した２つの第１マスクパターンの間に１つずつ位置する複数の第２マスクパターンを形成する工程と、第１及び第２マスクパターンをエッチングマスクとしてハードマスク層をエッチングし、保護膜１１０を露出させるハードマスクパターンを形成する工程と、第１及び第２マスクパターンを除去する工程と、保護膜１１０の露出された部分を除去し、被エッチング膜１０６を露出させる工程と、ハードマスクパターンをエッチングマスクとして被エッチング膜１０６をエッチングし、第１ピッチの１／２のピッチで複数の微細パターンを反復形成する工程と、を含む。
【選択図】図１Ｊ

Description

本発明は、半導体素子の微細パターンの形成方法に係り、特に、ダブルパターニング工程によって形成される微細ピッチのハードマスクパターンを利用する半導体素子の微細パターンの形成方法に関する。
高集積化された半導体素子の製造において、パターンの微細化が必須的である。狭い面積に多数の素子を集積させるためには、個別素子のサイズを可能なかぎり小さく形成しなくてはならず、このためには、形成しようとするパターンのそれぞれの幅と前記パターン間の間隔との和であるピッチを小さくしなくてはならない。最近、半導体素子のデザインルールが急減するにつれて、半導体素子の実現に必要なパターンを形成するためのフォトリソグラフィ工程において、解像限界によって微細ピッチを有するパターンを形成するには限界がある。特に、基板に活性領域を定義する素子分離領域を形成するためのフォトリソグラフィ工程、またはラインアンドスペースパターン（Ｌｉｎｅ ａｎｄ Ｓｐａｃｅ Ｐａｔｔｅｒｎ、以下、“Ｌ／Ｓパターン”という）形成のためのフォトリソグラフィ工程において、解像限界によって微細ピッチを有する所望のパターンを形成するには限界がある。
前記のようなフォトリソグラフィ工程での解像限界を克服するために、ダブルパターニング工程を利用して微細ピッチを有するハードマスクパターンを形成する方法が提案された。これら方法のうち、ハードマスクパターンの形成のためのエッチングマスク材料としてポリシリコンを利用する技術では、ポリシリコンからなるエッチングマスクが前記ハードマスクパターン上に残っている状態で被エッチング膜をエッチングするときにエッチング雰囲気にポリシリコンが露出されていることによって、所望のエッチング特性を得られなくなる。
例えば、ハードマスクパターンをエッチングマスクとして利用して、ハードマスク下に形成されているタングステン（Ｗ）膜をエッチングしようとする場合、エッチャントを構成するフッ素（Ｆ）原子の一部がポリシリコンを構成するシリコン（Ｓｉ）原子との化学反応によって損失されて供給されるエッチャントの総量中に、Ｗ膜エッチングに寄与するエッチャントの量が減少する。その結果、Ｗ膜のエッチング率が低下し、エッチング後に得られるＷ膜パターンの側壁プロファイルは、大きい傾斜度で傾斜した形態を有する。
また、ハードマスクパターン上に残っているポリシリコン膜の高さ均一度が不良な場合、前記ハードマスクパターンをエッチングマスクとして利用して基板をエッチングして素子分離用のトレンチを形成しようとするとき、前記ポリシリコン膜のエッジ部分でスキャタリングされるエッチャントによって、基板に形成されるトレンチの側壁プロファイルが非対称的に形成され、素子の動作特性に悪影響を及ぼして歩留まりを低下させるという問題を引き起こす。
本発明の目的は、前記従来の技術での問題点を解決しようとするものであって、フォトリソグラフィ工程での解像限界を超える微細ピッチのパターンを実現するため、ダブルパターニング工程によって形成されたハードマスクをエッチングマスクとして利用するとき、ハードマスクパターン上に残留するポリシリコンによって引き起こされる問題点を防止できる半導体素子の微細パターンの形成方法を提供することである。
前記目的を達成するために、本発明の第１態様による半導体素子の微細パターンの形成方法では、基板上の被エッチング膜上に保護膜を形成する。前記保護膜上にハードマスク層を形成する。前記ハードマスク層上に第１ピッチで反復形成される複数の第１マスクパターンを形成する。前記複数の第１マスクパターンのうち、相互隣接した２つの第１マスクパターンの間に１つずつ位置する複数の第２マスクパターンを形成する。
前記第１マスクパターン及び第２マスクパターンをエッチングマスクとして前記ハードマスク層をエッチングして、前記保護膜を露出させるハードマスクパターンを形成する。前記第１マスクパターン及び第２マスクパターンを除去する。前記保護膜の露出された部分を除去して前記被エッチング膜を露出させる。前記ハードマスクパターンをエッチングマスクとして前記被エッチング膜をエッチングして、前記第１ピッチの１／２であるピッチで反復形成される複数の微細パターンを形成する。
前記第２マスクパターンは、前記第１マスクパターンと同じ水平面上に形成されうる。このため、前記第２マスクパターンを形成する工程は、前記複数の第１マスクパターンのうち、相互隣接した２つの第１マスクパターンの間の位置にリセスが形成されている上面を有するバッファ層を前記第１マスクパターン上に形成する工程と、前記バッファ層の上面に形成された前記リセス内に第２マスクパターンを形成する工程と、を含みうる。
また、前記第２マスクパターンが形成された後に、前記ハードマスク層をエッチングする前に、前記ハードマスク層が露出されるまで前記第１マスクパターン及び第２マスクパターンをエッチングマスクとして前記バッファ層を乾式エッチングする工程をさらに含みうる。
また、前記第２マスクパターンが形成された後、前記バッファ層を乾式エッチングする前に、前記第１マスクパターンの上面が露出されるように前記バッファ層の一部を除去する工程をさらに含みうる。
前記第１マスクパターン及び第２マスクパターンは、それぞれポリシリコンからなる。前記第１マスクパターン及び第２マスクパターンを除去するため、ＨＢｒ及びＣｌ2のうち選択される少なくとも一つのガスとＯ2ガスとの混合ガスをエッチングガスとして使用する乾式エッチング工程を利用しうる。そして、前記エッチングガスは、Ｈｅガスをさらに含みうる。前記乾式エッチング工程は、前記エッチングガスから得られるプラズマ雰囲気下で行われうる。または、前記第１マスクパターン及び第２マスクパターンを除去するため、ＮＨ4ＯＨ、Ｈ2Ｏ2及びＨ2Ｏが混合液からなるエッチング液として使用する湿式エッチング工程を利用することもある。
前記ハードマスク層は、酸化膜、窒化膜、またはこれらの組合わせで形成されうる。前記保護膜は、前記ハードマスク層の構成物質とは異なるエッチング特性を有する物質で形成される。例えば、前記ハードマスク層及びバッファ層は、それぞれ酸化膜で形成され、前記保護膜は、窒化膜で形成されうる。または、前記ハードマスク層及びバッファ層は、それぞれ窒化膜で形成され、前記保護膜は、酸化膜で形成されうる。または、前記ハードマスク層は、前記被エッチング膜上に形成された窒化膜と、前記窒化膜上に形成された酸化膜とで形成され、前記バッファ層は、酸化膜で形成されうる。
前記被エッチング膜は、導電物質、半導体、絶縁物質、またはこれらの組合わせで形成されうる。前記被エッチング膜の構成物質のさらに具体的な例には、タングステン、タングステンシリサイド、ポリシリコン、アルミニウムなどが挙げられる。
前記被エッチング膜をエッチングするため、フッ素原子を含むエッチングガスを使用しうる。そして、前記保護膜の露出された部分を除去するため、前記被エッチング膜をエッチングする工程と同じエッチング条件で前記保護膜をエッチングしうる。
本発明の第１態様による半導体素子の微細パターンの形成方法では、前記複数の第１マスクパターンを形成した後、前記バッファ層を形成する前に前記第１マスクパターンの間で露出される前記ハードマスク層を、その上面から所定厚さほど除去して前記ハードマスク層の上面に低い表面部を形成しうる。この場合、前記バッファ層は、前記第１マスクパターンと前記低い表面部とをそれぞれ前記第１厚さで均一に覆うように形成されうる。
前記第１マスクパターン及び第２マスクパターンは、それぞれ前記第１ピッチの１／４である幅を有するように形成されることが望ましい。
本発明の第１態様による半導体素子の微細パターンの形成方法では、前記被エッチング膜をエッチングした後、前記ハードマスクパターンをエッチングマスクとして前記基板をエッチングして前記基板にトレンチを形成する工程と、前記トレンチの内部を絶縁膜で満たして素子分離領域を形成する工程と、をさらに含みうる。
また、前記目的を達成するため、本発明の第２態様による半導体素子の微細パターンの形成方法では、基板上の被エッチング膜上にハードマスク層を形成する。前記ハードマスク層上に第１ピッチで反復形成される複数の第１マスクパターンを形成する。前記複数の第１マスクパターンのうち相互隣接した２つの第１マスクパターンの間に１つずつ位置する複数の第２マスクパターンを形成する。
前記第１マスクパターン及び第２マスクパターンをエッチングマスクとして、前記ハードマスク層をエッチングして前記第１マスクパターンと第２マスクパターンとの間の位置で前記被エッチング膜を覆っている残留保護膜を備えるハードマスクパターンを形成する。前記第１マスクパターン及び第２マスクパターンを除去する。前記ハードマスクパターンの残留保護膜を除去して前記被エッチング膜を露出させる。前記ハードマスクパターンをエッチングマスクとして前記被エッチング膜をエッチングして、前記第１ピッチの１／２であるピッチで反復形成される複数の微細パターンを形成する。
本発明の第２態様による半導体素子の微細パターンの形成方法では、前記ハードマスク層は、窒化膜で形成されうる。また、前記ハードマスク層は、窒化膜及び酸化膜が順次に積層された二重層構造を有しうる。この場合、前記残留保護膜は、窒化膜で形成されうる。
前記残留保護膜を除去するために、前記被エッチング膜をエッチングする工程と同じエッチング条件で前記残留保護膜をエッチングしうる。
（発明の効果）
本発明による半導体素子の微細パターンの形成方法では、ダブルパターニング工程を利用してフォトリソグラフィ工程で実現できるピッチの１／２である微細ピッチで反復形成されるパターンの形成において、ハードマスク材料としてポリシリコンが使われるときの問題点を解決するために、被エッチング膜を覆う保護膜を利用する。
本発明による微細パターンの形成方法では、被エッチング膜のエッチング率の低下及び最終的に形成しようとする微細パターンでの側壁プロファイルの不良の原因として作用するポリシリコン膜で形成されるマスクパターンを除去した後に被エッチング膜をエッチングする。したがって、最終的に得られる微細パターンで垂直の良好な側壁プロファイルが得られる。また、ポリシリコン膜で形成されるマスクパターンを除去する工程は、被エッチング膜を保護膜で覆った状態で進めるので、前記マスクパターンの除去時に被エッチング膜が損傷されることを防止しうる。
本発明によれば、ダブルパターニング工程によって形成されたハードマスクをエッチングマスクとして利用するとき、ハードマスクパターン上に残留するポリシリコンによってエッチング率及びパターンの側壁プロファイルに悪影響がおよぶことを防止する。これにより、フォトリソグラフィ工程での解像限界を克服できる微細ピッチのパターンを所望の形状で容易に実現しうる。
次いで、本発明の望ましい実施形態について添付図面を参照して詳細に説明する。
（第１実施形態）
本発明の第１実施形態による半導体素子の微細パターンの形成方法を、図１Ａから図１Ｌに示す工程順序によって説明する。
図１Ａを参照すれば、基板１００上に被エッチング膜１０６を形成する。
被エッチング膜１０６は、半導体素子を構成するための導電層または絶縁層であり、金属、半導体、または絶縁物質で形成されうる。例えば、被エッチング膜１０６は、タングステン（Ｗ）、タングステンシリサイド、ポリシリコン、アルミニウム（Ａｌ）、またはこれらの組合わせで形成されうる。
被エッチング膜１０６上に保護膜１１０を形成する。
保護膜１１０は、後続のハードマスクパターンの形成工程中に、被エッチング膜１０６が損傷されることを保護するために形成するものである。保護膜１１０は、窒化膜または酸化膜で形成されうる。保護膜１１０は、約５０〜４００Åの比較的薄い厚さに形成することが望ましい。
保護膜１１０上にハードマスク層１２０を形成する。
ハードマスク層１２０は、被エッチング膜１０６の材料及び形成しようとするパターンの用途によって多様な物質で形成されうる。例えば、ハードマスク層１２０は、酸化膜、窒化膜、またはこれらの組合わせで形成されうる。または、被エッチング膜１０６が絶縁膜または導電膜である場合、被エッチング膜１０６の材料によって、エッチング選択比を提供できる物質で形成される。
保護膜１１０とハードマスク層１２０とは、それぞれエッチング特性が異なる物質、すなわち、所定のエッチング条件に対して異なるエッチング選択比を有する物質で形成する。例えば、保護膜１１０を窒化膜で形成した場合、ハードマスク層１２０は、酸化膜で形成する。または、保護膜１１０を酸化膜で形成した場合、ハードマスク層１２０は、窒化膜で形成する。
例えば、保護膜１１０が窒化膜で形成された場合に、ハードマスク層１２０は、熱酸化膜、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）酸化膜、ＵＳＧ膜（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ Ｆｉｌｍ）及びＨＤＰ酸化膜（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｏｘｉｄｅ Ｆｉｌｍ）からなる群から選択される少なくとも一つの酸化膜で形成されうる。また、保護膜１１０が酸化膜で形成された場合、ハードマスク層１２０は、ＳｉＯＮ、ＳｉＮ、ＳｉＢＮ及びＢＮからなる群から選択される少なくとも一つの膜で形成されうる。また、ハードマスク層１２０は、前記で例示された酸化膜のうち選択される少なくとも一つの酸化膜と前記で例示された窒化膜のうち選択される少なくとも一つの窒化膜とで構成される多重層で形成されることもある。
図１Ｂを参照すれば、通常のフォトリソグラフィ工程を利用して、ハードマスク層１２０上に複数の第１マスクパターン１３０を形成する。
第１マスクパターン１３０は、ポリシリコン膜で形成される。
第１マスクパターン１３０は、最終的に形成しようとするハードマスクパターンのピッチＰより２倍大きい第１ピッチ２Ｐを有するように形成される。第１マスクパターン１３０の第１幅Ｗ1は、前記第１ピッチ２Ｐの１／４である値を有するように設計されうる。第１マスクパターン１３０は、例えば、基板１００上で前記第１ピッチ２Ｐで所定の方向に反復形成される複数のラインパターンで形成されうる。
図１Ｃを参照すれば、複数の第１マスクパターン１３０の間で露出されるハードマスク層１２０を、その上面から第１厚さｄほど除去して、ハードマスク層１２０の表面に低い表面部１２２を形成する。その結果、ハードマスク層１２０の上部にハードマスク層リセス１２４が形成される。前記第１厚さｄは、第１マスクパターン１３０の第１幅Ｗ1と同じ寸法を有しうる。
ハードマスク層１２０の上面に低い表面部１２２を形成するために、乾式エッチング工程が行える、例えば、図１Ｂを参照して説明した第１マスクパターン１３０の形成工程で、第１マスクパターン１３０の形成のための乾式エッチング工程ときに第１マスクパターン１３０が形成された後、連続的に過度エッチングを行って低い表面部１２２を形成させうる。他の方法として、低い表面部１２２を形成するための別途の乾式エッチング工程を行うこともある。
図１Ｄを参照すれば、複数の第１マスクパターン１３０のうち、相互隣接した２個の第１マスクパターン１３０の間の位置にリセス１４２が形成されている上面を有するバッファ層１４０を第１マスクパターン１３０上に形成する。
バッファ層１４０は、ハードマスク層１２０のパターニングにおいて、エッチングマスクとして使われる第１マスクパターン１３０と、後続工程でリセス１４２内に形成される第２マスクパターン（図１Ｆの“１５０ａ”参照）の高さを均一にするためのバッファの役割を行う。
バッファ層１４０は、第１マスクパターン１３０の上面及び側壁と、ハードマスク層１２０の低い表面部１２２とをそれぞれ均一な厚さに覆うように形成しうる。望ましくは、バッファ層１４０は、第１マスクパターン１３０とハードマスク層１２０との低い表面部１２２とをそれぞれ前記第１厚さｄと同じ厚さに均一に覆うように形成される。また、望ましくは、バッファ層１４０の上面によって限定されるリセス１４２の第２幅Ｗ2が、第１マスクパターン１３０の第１幅Ｗ1と同じ寸法を有するようにバッファ層１４０の厚さを決定する。
バッファ層１４０は、ハードマスク層１２０と類似したエッチング特性を有する物質で形成されうる。例えば、バッファ層１４０は、ハードマスク層１２０の構成物質と同じ物質で形成されうる。または、バッファ層１４０は、ハードマスク層１２０とエッチング特性は類似しているが、相異なる物質で形成されることもある。例えば、ハードマスク層１２０及びバッファ層１４０は、それぞれ酸化膜で形成されうる。望ましくは、バッファ層１４０は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）方法によって形成された酸化膜または窒化膜で形成される。
図１Ｅを参照すれば、バッファ層１４０が形成された基板１００上に第２マスク層１５０を形成する。第２マスク層１５０は、ポリシリコン膜で形成される。
第２マスク層１５０を形成することによって、リセス１４２は、第２マスク層１５０で完全に満たされる。バッファ層１４０の厚さが前記第１ピッチ２Ｐの１／４である値を有する場合に、第２マスク層１５０のうち、リセス１４２内に満たされた部分の幅、すなわちリセス１４２の幅Ｗ2は、前記第１ピッチ２Ｐの１／４である値、すなわち第１マスクパターン３０の幅Ｗ1と同じ値となりうる。
図１Ｆを参照すれば、第２マスク層１５０の一部を除去してリセス１４２内に第２マスクパターン１５０ａを形成する。その結果、複数の第２マスクパターン１５０ａの間で第１マスクパターン１３０を覆っているバッファ層１４０が露出される。
第２マスク層１５０の一部を除去するときに、第２マスクパターン１５０ａの上面が第１マスクパターン１３０の上面と同じレベルになるように第１マスク層１５０のエッチング量を調節しうる。例えば、第２マスク層１５０の一部を除去するために湿式エッチング方法を利用しうる。
例えば、第２マスクパターン１５０ａは、第１マスクパターン１３０の延長方向と同じ方向に延びる複数のラインパターンを形成しうる。リセス１４２内に残っている第２マスクパターン１５０ａは、第１マスクパターン１３０とほぼ同じ水平面上に位置する。
図１Ｇを参照すれば、バッファ層１４０の露出された部分、すなわち第１マスクパターン１３０の上面を覆っている部分を除去して、第１マスクパターン１３０の上面を露出させる。その結果、基板１００上で第１マスクパターン１３０の上面と第２マスクパターン１５０ａの上面とが同時に露出される。この過程は、場合によって省略可能である。
バッファ層１４０のうち、第１マスクパターン１３０の上面を覆っている部分を除去するために湿式エッチング工程を利用しうる。例えば、バッファ層１４０が酸化膜で形成された場合、第１マスクパターン１３０及び第２マスクパターン１５０ａに対して比較的高いエッチング選択比でバッファ層１４０のみを選択的に除去するために、フッ素（Ｆ）を含有するエッチング液、例えば、ＤＨＦ（Ｄｉｌｕｔｅｄ ＨＦ）、ＮＨ4Ｆ、またはこれらの組合わせで形成されうる。
また、バッファ層１４０のうち、第１マスクパターン１３０の上面を覆っている部分を除去するために乾式エッチング工程を利用することもある。この場合、エッチングガスとしてＣxＦy（ｘ及びｙは、それぞれ１から１０の整数）、またはＣxＦy、Ｏ2及びＡｒの混合ガスを使用しうる。前記ＣxＦyガスとして、例えば、Ｃ4Ｆ6またはＣ4Ｆ8を使用しうる。
図１Ｈを参照すれば、第１マスクパターン１３０及び第２マスクパターン１５０ａをエッチングマスクとしてバッファ層１４０を異方性エッチングによって除去し、第１マスクパターン１３０と第２マスクパターン１５０ａとの間でハードマスク層１２０の上面を露出させる。
ここで、第２マスクパターン１５０ａは、前記第１ピッチ２Ｐの１／４である第２幅Ｗ2、すなわち第１マスクパターン１３０の幅Ｗ1と同じ幅を有しうる。この場合、基板１００上のハードマスク層１２０上には、第１幅Ｗ1を有する第１マスクパターン１３０と第２幅Ｗ2を有する第２マスクパターン１５０ａとによって、前記第１ピッチ２Ｐの１／２であるピッチＰを有するマスクパターンが形成されうる。
図１Ｉを参照すれば、第１マスクパターン１３０及び第２マスクパターン１５０ａをエッチングマスクとして使用してハードマスク層１２０を異方性乾式エッチングして、前記第１ピッチ２Ｐの１／２であるピッチＰで反復形成されるハードマスクパターン１２０ａを形成する。図１Ｉには、第１マスクパターン１３０及び第２マスクパターン１５０ａがそれぞれハードマスク層１２０の乾式エッチング工程を経ながら一部消耗された結果物として示されている。
ハードマスク層１２０及びバッファ層１４０がそれぞれ酸化膜で形成された場合、図１Ｈを参照して説明したバッファ層１４０のエッチング工程と、図１Ｉを参照して説明したハードマスク層１２０のエッチング工程で、それぞれバッファ層１４０及びハードマスク層１２０を、ポリシリコンからなる第１マスクパターン１３０及び第２マスクパターン１５０ａと窒化膜からなる保護膜１１０とに対して高いエッチング選択比で除去するために、ＣxＦy（ｘは、１〜６の整数、ｙは、３〜８の整数）とＯ2との混合ガスをエッチングガスとして利用する乾式エッチング工程が行える。
例えば、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8及びＣ5Ｆ8のうち選択される何れか一つのガスと、Ｏ2ガスを１：１の体積比で混合したエッチングガスとを使用しうる。必要に応じて、前記エッチングガスにＡｒを追加して供給することもある。また、前記乾式エッチング工程は、前記エッチングガスから得られるプラズマ雰囲気下で行われうる。
また、ハードマスク層１２０及びバッファ層１４０がそれぞれ窒化膜で形成された場合、図１Ｈを参照して説明したバッファ層１４０のエッチング工程と、図１Ｉを参照して説明したハードマスク層１２０のエッチング工程とで、それぞれバッファ層１４０及びハードマスク層１２０を、ポリシリコンからなる第１マスクパターン１３０及び第２マスクパターン１５０ａと、酸化膜からなる保護膜１１０とに対して高いエッチング選択比で除去するために、ＣＨxＦy（ｘ及びｙは、それぞれ１〜３の整数、ｘ＋ｙ＝４）で表示されるガス、例えば、ＣＨ2Ｆ2、ＣＨ3Ｆ、またはこれらの組合わせからなるエッチングガスを使用して乾式エッチング工程が行える。
必要に応じて、前記エッチングガスにＯ2ガスを追加して供給することもある。また、前記乾式エッチング工程は、前記エッチングガスから得られるプラズマ雰囲気下で行われうる。
図１Ｊを参照すれば、ハードマスクパターン１２０ａ及びバッファ層１４０上に残っている第１マスクパターン１３０及び第２マスクパターン１５０ａを除去する。
第１マスクパターン１３０及び第２マスクパターン１５０ａを除去するために乾式エッチングまたは湿式エッチング工程を利用しうる。
例えば、第１マスクパターン１３０及び第２マスクパターン１５０ａを除去するために、ＨＢｒ及びＯ2の混合ガスをエッチングガスとして使用する乾式エッチング工程を利用しうる。例えば、前記乾式エッチング工程ときにＨＢｒ及びＯ2ガスをＨＢｒ：Ｏ2の流量比が約１０：１〜３０：１となるように供給しうる。また、前記エッチングガス以外に、Ｈｅガスを付加的にさらに供給することもある。ここで、ＨＢｒガスは、約１００〜３００ｓｃｃｍの量で供給され、Ｏ2ガスは、約５〜３０ｓｃｃｍの量で供給され、Ｈｅガスは、約５０〜２００ｓｃｃｍの量で供給されうる。場合によって、前記ＨＢｒガスの代わりにＣｌ2ガスを使用するか、またはＨＢｒ及びＣｌ2の混合ガスを使用することもある。
第１マスクパターン１３０及び第２マスクパターン１５０ａを除去するための乾式エッチング工程は、前記エッチングガスから得られるプラズマ雰囲気下で行われうる。
または、第１マスクパターン１３０及び第２マスクパターン１５０ａを除去するために、ＮＨ4ＯＨ、Ｈ2Ｏ2及びＨ2Ｏの混合液からなるエッチング液を使用する湿式エッチング工程を利用しうる。この場合、例えば、ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝４：１：９５の体積比で混合されたエッチング液を使用しうる。
第１マスクパターン１３０及び第２マスクパターン１５０ａが除去される間に、被エッチング膜１０６は、保護膜１１０によって覆われているので、第１マスクパターン１３０及び第２マスクパターン１５０ａの除去時のエッチング雰囲気によって被エッチング膜１０６が損傷される恐れはない。
図１Ｋを参照すれば、ハードマスクパターン１２０ａ及びバッファ層１４０をエッチングマスクとして、これらの間に露出されている保護膜１１０を除去する。この過程についてのさらに詳細な事項は、図１Ｌを参照して後述する。
図１Ｌを参照すれば、ハードマスクパターン１２０ａ及びバッファ層１４０をエッチングマスクとして、これらの間に露出されている被エッチング膜１０６を異方性乾式エッチングする。例えば、被エッチング膜１０６がＷで構成された場合、ＮＦ3、ＳＦ6のようなフッ素（Ｆ）原子を含有するガスを使用する乾式エッチング工程が行える。
ここで、図１Ｋを参照して説明した保護膜１１０のエッチング工程と被エッチング膜１０６のエッチング工程とは、同じエッチング条件、すなわち、被エッチング膜１０６の除去のためのエッチング条件下で同一チャンバ内で連続的に行われうる。この場合にも、保護膜１１０は、比較的薄い厚さに形成されているので、被エッチング膜１０６の除去のためのエッチング条件下でエッチングしてもよく除去されうる。
また、ハードマスクパターン１２０ａ及びバッファ層１４０上にポリシリコンからなる第１マスクパターン１３０及び第２マスクパターン１５０ａが除去された状態で被エッチング膜１０６の乾式エッチングを行うので、エッチング雰囲気でポリシリコンが露出されることによって引き起こされる問題、例えば、被エッチング膜１０６のエッチングときにエッチング率の低下現象、または被エッチング膜１０６のエッチング結果で得られる微細パターン１０６ａの側壁プロファイルの不良現象を防止しうる。
図１Ｋ及び図１Ｌに示したように、保護膜１１０及び被エッチング膜１０６のエッチング工程によって、ハードマスクパターン１２０ａ及びバッファ層１４０が一部消耗されてその高さが低くなりうる。
被エッチング膜１０６の乾式エッチング結果として得られる微細パターン１０６ａは、その側壁プロファイルが垂直の良好なパターン形状を有し、前記第１ピッチ２Ｐの１／４である幅Ｗ1またはＷ2を有し、前記第１ピッチ２Ｐの１／２であるピッチＰをもって反復形成される構造を有する。
（第２実施形態）
本発明の第２実施形態による半導体素子の微細パターンの形成方法を、図２Ａから図２Ｅに示す工程順序によって説明する。図２Ａから図２Ｅにおいて、図１Ａから図１Ｌと同じ参照符号は、実質的に同一の部材を示す。
図２Ａを参照すれば、図１Ａから図１Ｈを参照して説明したような方法で基板１００上に第１マスクパターン１３０及び第２マスクパターン１５０ａを形成した後、バッファ層１４０を異方性エッチングによって除去する。但し、第２実施形態では、第１実施形態で形成した保護膜１１０の形成工程は省略する。そして、第１実施形態で形成したハードマスク層１２０より大きい厚さを有するハードマスク層２２０を形成しうる。例えば、ハードマスク層２２０の厚さは、第１実施形態でのハードマスク層１２０の厚さと保護膜１１０の厚さとの和またはそれ以上に設定しうる。第２実施形態では、ハードマスク層１２０及び前記バッファ層が窒化膜からなることが望ましい。
図２Ｂを参照すれば、図１Ｉを参照して説明したところと類似した方法でハードマスク層２２０を異方性乾式エッチングしてハードマスクパターン２２０ａを形成する。但し、第２実施形態では、被エッチング膜１０６上で被エッチング膜１０６の上面を覆うように、第１マスクパターン１３０と第２マスクパターン１５０ａとの間に残っている残留保護膜２２０ｂを備えるハードマスクパターン２２０ａを形成する。ハードマスク層２２０の異方性乾式エッチングときに、残留保護膜２２０ｂが所望の厚さで残るように、ハードマスク層２２０のエッチングの深さを制御する。残留保護膜２２０ｂの厚さは、第１実施形態での保護膜１１０について説明したような条件を満足させうる。
図２Ｃを参照すれば、図１Ｊを参照して説明したような方法で第１マスクパターン１３０及び第２マスクパターン１５０ａを除去する。このとき、第１マスクパターン１３０及び第２マスクパターン１５０ａが除去される間に、被エッチング膜１０６は、残留保護膜２２０ｂによって覆われているので、第１マスクパターン１３０及び第２マスクパターン１５０ａの除去時のエッチング雰囲気によって被エッチング膜１０６が損傷される恐れはない。
図２Ｄを参照すれば、図１Ｋを参照して説明した保護膜１１０の除去時と類似した方法で、ハードマスクパターン２２０ａ及びバッファ層１４０をエッチングマスクとしてハードマスクパターン２２０ａの残留保護膜２２０ｂを除去して、被エッチング膜１０６を露出させるハードマスクパターン２２０ｃを形成する。
図２Ｅを参照すれば、図１Ｌを参照して説明したような方法でハードマスクパターン２２０ａ及びバッファ層１４０をエッチングマスクとして、これらの間に露出されている被エッチング膜１０６を異方性乾式エッチングし、前記第１ピッチ２Ｐの１／４である幅Ｗ1またはＷ2を有し、前記第１ピッチ２Ｐの１／２であるピッチＰをもって反復形成される微細パターン１０６ａを形成する。
第２実施形態でも、ハードマスクパターン２２０ｃ及びバッファ層１４０上にポリシリコンからなる第１マスクパターン１３０及び第２マスクパターン１５０ａが除去された状態で被エッチング膜１０６の乾式エッチングを行うので、エッチング雰囲気でポリシリコンが露出されることによって引き起こされる問題、例えば、被エッチング膜１０６のエッチングときにエッチング率の低下現象、または被エッチング膜１０６のエッチング結果で得られる微細パターン１０６ａの側壁プロファイルの不良現象を防止でき、良好な側壁プロファイルを有する微細パターン１０６ａが得られうる。
（第３実施形態）
本発明の第３実施形態による半導体素子の微細パターンの形成方法を、図３Ａから図３Ｇに示す工程順序によって説明する。図３Ａから図３Ｇにおいて、図１Ａから図１Ｌと同じ参照符号は、実質的に同一の部材を示す。
図３Ａを参照すれば、半導体基板３００上にパッド酸化膜３０２を形成する。
次いで、図１Ａ及び図１Ｂを参照して説明したハードマスク層１２０及び第１マスクパターン１３０の形成方法と類似した方法で、パッド酸化膜３０２上にハードマスク層３２０及び第１マスクパターン１３０を形成する。但し、第３実施形態では、ハードマスク層３２０は、窒化膜３２２と酸化膜３２４とが順次に積層された二重層構造を有するように形成される。
図３Ｂを参照すれば、図１Ｃから図１Ｈを参照して説明したような方法でハードマスク層３２０の酸化膜３２４上にバッファ層１４０及び第２マスクパターン１５０ａを形成する。
図３Ｃを参照すれば、図１Ｉを参照して説明したような方法で第１マスクパターン１３０及び第２マスクパターン１５０ａをエッチングマスクとして使用して、ハードマスク層３２０を構成する酸化膜３２４及び窒化膜３２２を順次に異方性乾式エッチングして酸化膜パターン３２４ａ及び窒化膜パターン３２２ａを形成する。但し、第３実施形態では、窒化膜３２２をエッチングするときに、図２Ｂを参照して説明したように、パッド酸化膜３０２上で第１マスクパターン１３０と第２マスクパターン１５０ａとの間に残っている残留保護膜３２２ｂを備える窒化膜パターン３２２ａが形成されるように、窒化膜３２２のエッチングの深さを制御する。残留保護膜３２２ｂの厚さは、第１実施形態での保護膜１１０について説明したような条件を満足させうる。
図３Ｄを参照すれば、図１Ｊを参照して説明したような方法で第１マスクパターン１３０及び第２マスクパターン１５０ａを除去する。このとき、第１マスクパターン１３０及び第２マスクパターン１５０ａが除去される間に、下部のパッド酸化膜３０２及び半導体基板３００は、残留保護膜３２２ｂによって覆われているので、第１マスクパターン１３０及び第２マスクパターン１５０ａの除去時のエッチング雰囲気によってパッド酸化膜３０２及び半導体基板３００が損傷される恐れはない。
図３Ｅを参照すれば、図１Ｋを参照して説明した保護膜１１０の除去時と類似した方法で、ハードマスクパターン３２０ａ及びバッファ層１４０をエッチングマスクとして残留保護膜３２２ｂを除去して、パッド酸化膜３０２を露出させる。その結果、パッド酸化膜３０２上には、前記第１ピッチ２Ｐの１／２である微細なピッチＰで反復形成される窒化膜パターン３２２ａ及び酸化膜パターン３２４ａで構成されるハードマスクパターン３２０ａが形成される。
図３Ｅには、ハードマスクパターン３２０ａ上にバッファ層１４０が残留していると示されたが、場合によって、バッファ層１４０は、エッチング中に何れも消耗されて完全に除去された状態になることもある。または、図３Ｅの結果物上に残っている酸化膜パターン３２４ａ、バッファ層１４０及びパッド酸化膜３０２の露出された部分を半導体基板３００に対して高いエッチング選択比で除去することもある。このために、ＣxＦy（ｘは、１〜６の整数、ｙは、３〜８の整数）及びＯ2の混合ガスをエッチングガスとして利用する乾式エッチング工程が行える。
このとき、例えば、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8及びＣ5Ｆ8のうち選択される何れか一つのガスとＯ2ガスとを１：１の体積比で混合したエッチングガスを使用しうる。必要に応じて、前記エッチングガスにＡｒを追加して供給することもある。また、前記乾式エッチング工程は、前記エッチングガスから得られるプラズマ雰囲気下で行われうる。
図３Ｆを参照すれば、ハードマスクパターン３２０ａをエッチングマスクとしてパッド酸化膜３０２及び半導体基板３００を異方性エッチングして半導体基板３００にトレンチ３３０を形成する。
図３Ｆには、トレンチ３３０の形成のための半導体基板３００の乾式エッチング工程を経ながら酸化膜パターン３２４ａ及びバッファ層１４０が完全に消耗されて残っていないと示されている。しかし、本発明による半導体素子の微細パターンの形成方法では、図示したところに限定されない。場合によって、窒化膜パターン３２２ａ上に酸化膜パターン３２４ａ及びバッファ層１４０が残っている。
図３Ｇを参照すれば、トレンチ３３０の内部及び窒化膜パターン３２２ａ上に絶縁物質を蒸着した後に、窒化膜パターン３２２ａが露出されるまでＣＭＰ工程によって結果物を平坦化する方法で、トレンチ３３０内に絶縁膜３４０を満たして素子分離領域を形成する。
図３Ａから図３Ｇを参照して説明した方法のように、ダブルパターニング工程を利用して半導体基板３００にトレンチ３３０を形成して素子分離領域を形成することによって、通常のフォトリソグラフィ工程で実現できるピッチの１／２である微細ピッチで反復的に形成される素子分離用パターンを形成することが可能である。したがって、フォトリソグラフィ工程での解像限界を超える微細ピッチで反復形成される微細な素子分離領域を容易に実現できる。
以上、本発明を望ましい実施形態を例として詳細に説明したが、本発明は、前記実施形態に限定されず、本発明の技術的思想及び範囲内で当業者によって多様な変形及び変更が可能である。
（産業上の利用可能性）
本発明は、半導体素子の微細パターンの形成方法関連の技術分野に適用可能である。
本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターンの形成方法を示す断面図である。 本発明の第３実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
符号の説明
１００：基板、１０６：被エッチング膜、１０６ａ：微細パターン、１１０：保護膜、１２０：ハードマスク層、１２０ａ：低い表面部、１３０：第１マスクパターン、１４０：バッファ層、１４２：リセス、１５０：第２マスク層、１５０ａ：第２マスクパターン、２２０：ハードマスク層、２２０ａ：ハードマスクパターン、２２０ｂ：残留保護膜、２２０ｃ：ハードマスクパターン、３００：半導体基板、３０２：パッド酸化膜、３２０：ハードマスク層、３２０ａ：酸化膜パターン、３２２：窒化膜、３２２ａ：窒化膜パターン、３２２ｂ：残留保護膜、３２４：酸化膜、３２４ａ：酸化膜パターン、３３０：トレンチ、３４０：絶縁膜

Claims (46)

  1. 基板上の被エッチング膜上に保護膜を形成する工程と、
    前記保護膜上にハードマスク層を形成する工程と、
    前記ハードマスク層上に第１ピッチで反復形成される複数の第１マスクパターンを形成する工程と、
    前記複数の第１マスクパターンのうち、相互隣接した２つの第１マスクパターンの間に１つずつ位置する複数の第２マスクパターンを形成する工程と、
    前記第１マスクパターン及び第２マスクパターンをエッチングマスクとして前記ハードマスク層をエッチングして、前記保護膜を露出させるハードマスクパターンを形成する工程と、
    前記第１マスクパターン及び第２マスクパターンを除去する工程と、
    前記保護膜の露出された部分を除去して、前記被エッチング膜を露出させる工程と、
    前記ハードマスクパターンをエッチングマスクとして前記被エッチング膜をエッチングして、前記第１ピッチの１／２であるピッチで反復形成される複数の微細パターンを形成する工程と、を含むことを特徴とする半導体素子の微細パターンの形成方法。
  2. 前記第２マスクパターンは、前記第１マスクパターンと同じ水平面上に形成されることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  3. 前記第２マスクパターンを形成する工程は、
    前記複数の第１マスクパターンのうち、相互隣接した２つの第１マスクパターンの間の位置にリセスが形成されている上面を有するバッファ層を前記第１マスクパターン上に形成する工程と、
    前記バッファ層の上面に形成された前記リセス内に第２マスクパターンを形成する工程と、を含むことを特徴とする請求項２に記載の半導体素子の微細パターンの形成方法。
  4. 前記第２マスクパターンが形成された後に、前記ハードマスク層をエッチングする前に、前記ハードマスク層が露出されるまで前記第１マスクパターン及び第２マスクパターンをエッチングマスクとして前記バッファ層を乾式エッチングする工程をさらに含むことを特徴とする請求項３に記載の半導体素子の微細パターンの形成方法。
  5. 前記第２マスクパターンが形成された後に、前記バッファ層を乾式エッチングする前に、前記第１マスクパターンの上面が露出されるように前記バッファ層の一部を除去する工程をさらに含むことを特徴とする請求項４に記載の半導体素子の微細パターンの形成方法。
  6. 前記バッファ層の一部を除去するために湿式または乾式エッチング工程を利用することを特徴とする請求項５に記載の半導体素子の微細パターンの形成方法。
  7. 前記第１マスクパターン及び第２マスクパターンは、それぞれポリシリコンからなることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  8. 前記第１マスクパターン及び第２マスクパターンを除去するために、ＨＢｒ及びＣｌ2のうち選択される少なくとも一つのガスとＯ2ガスとの混合ガスをエッチングガスとして使用する乾式エッチング工程を利用することを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  9. 前記エッチングガスは、Ｈｅガスをさらに含むことを特徴とする請求項８に記載の半導体素子の微細パターンの形成方法。
  10. 前記乾式エッチング工程は、前記エッチングガスから得られるプラズマ雰囲気下で行われることを特徴とする請求項８に記載の半導体素子の微細パターンの形成方法。
  11. 前記第１マスクパターン及び第２マスクパターンを除去するために、ＮＨ4ＯＨ、Ｈ2Ｏ2及びＨ2Ｏが混合液からなるエッチング液を使用する湿式エッチング工程を利用することを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  12. 前記ハードマスク層は、酸化膜、窒化膜、またはこれらの組合わせからなることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  13. 前記保護膜は、前記ハードマスク層の構成物質とは異なるエッチング特性を有する物質で形成されることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  14. 前記ハードマスク層及びバッファ層は、それぞれ酸化膜で形成され、
    前記保護膜は、窒化膜で形成されることを特徴とする請求項３に記載の半導体素子の微細パターンの形成方法。
  15. 前記ハードマスク層及びバッファ層は、それぞれ窒化膜で形成され、
    前記保護膜は、酸化膜で形成されることを特徴とする請求項３に記載の半導体素子の微細パターンの形成方法。
  16. 前記ハードマスク層は、前記被エッチング膜上に形成された窒化膜と、前記窒化膜上に形成された酸化膜とで形成され、前記バッファ層は、酸化膜で形成されることを特徴とする請求項３に記載の半導体素子の微細パターンの形成方法。
  17. 前記被エッチング膜は、導電物質、半導体、絶縁物質、またはこれらの組合わせからなることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  18. 前記被エッチング膜は、タングステン、タングステンシリサイド、ポリシリコン及びアルミニウムからなる群から選択される少なくとも一つの物質で形成されることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  19. 前記被エッチング膜をエッチングするために、フッ素原子を含むエッチングガスを使用することを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  20. 前記保護膜の露出された部分を除去するために、前記被エッチング膜をエッチングする工程と同じエッチング条件で前記保護膜をエッチングすることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  21. 前記複数の第１マスクパターンを形成した後、前記バッファ層を形成する前に前記第１マスクパターンの間で露出される前記ハードマスク層をその上面から所定の厚さほど除去して前記ハードマスク層の上面に低い表面部を形成する工程をさらに含み、
    前記バッファ層は、前記第１マスクパターンと前記低い表面部とをそれぞれ前記第１厚さで均一に覆うように形成されることを特徴とする請求項３に記載の半導体素子の微細パターンの形成方法。
  22. 前記第１マスクパターン及び第２マスクパターンは、それぞれ前記第１ピッチの１／４である幅を有するように形成されることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  23. 前記被エッチング膜をエッチングした後、前記ハードマスクパターンをエッチングマスクとして前記基板をエッチングして前記基板にトレンチを形成する工程と、
    前記トレンチの内部を絶縁膜で満たして素子分離領域を形成する工程と、を含むことを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
  24. 基板上の被エッチング膜上にハードマスク層を形成する工程と、
    前記ハードマスク層上に第１ピッチで反復形成される複数の第１マスクパターンを形成する工程と、
    前記複数の第１マスクパターンのうち、相互隣接した２つの第１マスクパターンの間に１つずつ位置する複数の第２マスクパターンを形成する工程と、
    前記第１マスクパターン及び第２マスクパターンをエッチングマスクとして前記ハードマスク層をエッチングして、前記第１マスクパターンと第２マスクパターンとの間の位置で前記被エッチング膜を覆っている残留保護膜を備えるハードマスクパターンを形成する工程と、
    前記第１マスクパターン及び第２マスクパターンを除去する工程と、
    前記ハードマスクパターンの残留保護膜を除去して前記被エッチング膜を露出させる工程と、
    前記ハードマスクパターンをエッチングマスクとして前記被エッチング膜をエッチングして、前記第１ピッチの１／２であるピッチで反復形成される複数の微細パターンを形成する工程と、を含むことを特徴とする半導体素子の微細パターンの形成方法。
  25. 前記第２マスクパターンは、前記第１マスクパターンと同じ水平面上に形成されることを特徴とする請求項２４に記載の半導体素子の微細パターンの形成方法。
  26. 前記第２マスクパターンを形成する工程は、
    前記複数の第１マスクパターンのうち、相互隣接した２つの第１マスクパターンの間の位置にリセスが形成されている上面を有するバッファ層を前記第１マスクパターン上に形成する工程と、
    前記バッファ層の上面に形成された前記リセス内に第２マスクパターンを形成する工程と、を含むことを特徴とする請求項２５に記載の半導体素子の微細パターンの形成方法。
  27. 前記第２マスクパターンが形成された後、前記ハードマスク層をエッチングする前に、前記ハードマスク層が露出されるまで前記第１マスクパターン及び第２マスクパターンをエッチングマスクとして、前記バッファ層を乾式エッチングする工程をさらに含むことを特徴とする請求項２６に記載の半導体素子の微細パターンの形成方法。
  28. 前記第２マスクパターンが形成された後、前記バッファ層を乾式エッチングする前に、前記第１マスクパターンの上面が露出されるように前記バッファ層の一部を除去する工程をさらに含むことを特徴とする請求項２７に記載の半導体素子の微細パターンの形成方法。
  29. 前記バッファ層の一部を除去するために、湿式または乾式エッチング工程を利用することを特徴とする請求項２８に記載の半導体素子の微細パターンの形成方法。
  30. 前記第１マスクパターン及び第２マスクパターンは、それぞれポリシリコンで形成されることを特徴とする請求項２４に記載の半導体素子の微細パターンの形成方法。
  31. 前記第１マスクパターン及び第２マスクパターンを除去するために、ＨＢｒ及びＣｌ2のうち選択される少なくとも一つのガスとＯ2ガスとの混合ガスをエッチングガスとして使用する乾式エッチング工程を利用することを特徴とする請求項２４に記載の半導体素子の微細パターンの形成方法。
  32. 前記エッチングガスは、Ｈｅガスをさらに含むことを特徴とする請求項３１に記載の半導体素子の微細パターンの形成方法。
  33. 前記乾式エッチング工程は、前記エッチングガスから得られるプラズマ雰囲気下で行われることを特徴とする請求項３１に記載の半導体素子の微細パターンの形成方法。
  34. 前記第１マスクパターン及び第２マスクパターンを除去するために、ＮＨ4ＯＨ、Ｈ2Ｏ2及びＨ2Ｏが混合液からなるエッチング液を使用する湿式エッチング工程を利用することを特徴とする請求項２４に記載の半導体素子の微細パターンの形成方法。
  35. 前記ハードマスク層は、窒化膜で形成されることを特徴とする請求項２４に記載の半導体素子の微細パターンの形成方法。
  36. 前記ハードマスク層は、窒化膜及び酸化膜が順次に積層された二重層構造を有することを特徴とする請求項２４に記載の半導体素子の微細パターンの形成方法。
  37. 前記残留保護膜は、窒化膜で形成されることを特徴とする請求項３６に記載の半導体素子の微細パターンの形成方法。
  38. 前記ハードマスク層及びバッファ層は、それぞれ窒化膜で形成されることを特徴とする請求項２６に記載の半導体素子の微細パターンの形成方法。
  39. 前記バッファ層は、酸化膜で形成されることを特徴とする請求項３６に記載の半導体素子の微細パターンの形成方法。
  40. 前記被エッチング膜は、導電物質、半導体、絶縁物質、またはこれらの組合わせで形成されることを特徴とする請求項２４に記載の半導体素子の微細パターンの形成方法。
  41. 前記被エッチング膜は、タングステン、タングステンシリサイド、ポリシリコン及びアルミニウムからなる群から選択される少なくとも一つの物質で形成されることを特徴とする請求項２４に記載の半導体素子の微細パターンの形成方法。
  42. 前記被エッチング膜をエッチングするために、フッ素原子を含むエッチングガスを使用することを特徴とする請求項２４に記載の半導体素子の微細パターンの形成方法。
  43. 前記残留保護膜を除去するために、前記被エッチング膜をエッチングする工程と同じエッチング条件で前記残留保護膜をエッチングすることを特徴とする請求項２４に記載の半導体素子の微細パターンの形成方法。
  44. 前記複数の第１マスクパターンを形成した後、前記バッファ層を形成する前に前記第１マスクパターンの間で露出される前記ハードマスク層をその上面から所定厚さほど除去して前記ハードマスク層の低い表面部を形成する工程をさらに含み、
    前記バッファ層は、前記第１マスクパターンと前記低い表面部とをそれぞれ前記第１厚さで均一に覆うように形成されることを特徴とする請求項２６に記載の半導体素子の微細パターンの形成方法。
  45. 前記第１マスクパターン及び第２マスクパターンは、それぞれ前記第１ピッチの１／４である幅を有するように形成されることを特徴とする請求項２４に記載の半導体素子の微細パターンの形成方法。
  46. 前記被エッチング膜をエッチングした後、前記ハードマスクパターンをエッチングマスクとして前記基板をエッチングして前記基板にトレンチを形成する工程と、
    前記トレンチの内部を絶縁膜で満たして素子分離領域を形成する工程と、をさらに含むことを特徴とする請求項２４に記載の半導体素子の微細パターンの形成方法。
JP2007265983A 2006-10-17 2007-10-12 半導体素子の微細パターンの形成方法 Active JP5303133B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0101028 2006-10-17
KR1020060101028A KR100790999B1 (ko) 2006-10-17 2006-10-17 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법

Publications (2)

Publication Number Publication Date
JP2008103718A true JP2008103718A (ja) 2008-05-01
JP5303133B2 JP5303133B2 (ja) 2013-10-02

Family

ID=39216451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007265983A Active JP5303133B2 (ja) 2006-10-17 2007-10-12 半導体素子の微細パターンの形成方法

Country Status (4)

Country Link
US (1) US7550391B2 (ja)
JP (1) JP5303133B2 (ja)
KR (1) KR100790999B1 (ja)
TW (1) TWI416592B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244417A (ja) * 2007-03-23 2008-10-09 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2009099792A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 半導体装置の製造方法
WO2009084279A1 (ja) * 2007-12-27 2009-07-09 Tokyo Electron Limited 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2009164576A (ja) * 2008-01-07 2009-07-23 Samsung Electronics Co Ltd 半導体素子の微細パターンの形成方法
JP2009295745A (ja) * 2008-06-04 2009-12-17 Toshiba Corp 半導体装置の製造方法
WO2012004951A1 (ja) 2010-07-09 2012-01-12 三井化学株式会社 ペリクル及びそれに用いるマスク接着剤
JP2012216846A (ja) * 2007-12-20 2012-11-08 Sk Hynix Inc 半導体素子の形成方法
US8685598B2 (en) 2009-10-07 2014-04-01 Mitsui Chemicals, Inc. Pellicle and mask adhesive therefor
US9218984B2 (en) 2007-12-20 2015-12-22 SK Hynix Inc. Method for manufacturing a semiconductor device
US9245764B2 (en) 2011-11-17 2016-01-26 Tokyo Electron Limited Semiconductor device manufacturing method
JP2016197755A (ja) * 2016-08-15 2016-11-24 東京エレクトロン株式会社 半導体装置の製造方法
US9741582B2 (en) 2014-07-31 2017-08-22 Micron Technology, Inc. Method of forming a semiconductor device including a pitch multiplication
JP2018084644A (ja) * 2016-11-22 2018-05-31 東京エレクトロン株式会社 パターン形成方法
WO2020008703A1 (ja) * 2019-04-19 2020-01-09 株式会社日立ハイテクノロジーズ プラズマ処理方法
KR20200124260A (ko) 2018-03-30 2020-11-02 미쯔이가가꾸가부시끼가이샤 마스크 접착제 및 이것을 구비한 펠리클

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822622B1 (ko) * 2007-04-20 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100834266B1 (ko) * 2007-04-25 2008-05-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US7758981B2 (en) * 2007-07-25 2010-07-20 Hitachi Global Storage Technologies Netherlands B.V. Method for making a master disk for nanoimprinting patterned magnetic recording disks, master disk made by the method, and disk imprinted by the master disk
KR100858877B1 (ko) * 2007-08-13 2008-09-17 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR101004691B1 (ko) * 2007-09-12 2011-01-04 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR100920837B1 (ko) 2007-12-26 2009-10-08 주식회사 하이닉스반도체 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법
KR100942078B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR100946080B1 (ko) * 2007-12-28 2010-03-10 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US7879728B2 (en) * 2008-01-23 2011-02-01 International Business Machines Corporation Sub-lithographic printing method
KR101389518B1 (ko) * 2008-05-19 2014-05-26 삼성전자주식회사 반도체 소자의 제조방법
JP2009289974A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体装置の製造方法
US7972959B2 (en) * 2008-12-01 2011-07-05 Applied Materials, Inc. Self aligned double patterning flow with non-sacrificial features
KR100994715B1 (ko) 2008-12-31 2010-11-17 주식회사 하이닉스반도체 4중 패터닝을 이용한 반도체 소자의 미세 패턴 형성방법
US8026179B2 (en) * 2009-04-09 2011-09-27 Macronix International Co., Ltd. Patterning method and integrated circuit structure
US9202480B2 (en) * 2009-10-14 2015-12-01 Western Digital (Fremont), LLC. Double patterning hard mask for damascene perpendicular magnetic recording (PMR) writer
US8394280B1 (en) 2009-11-06 2013-03-12 Western Digital (Fremont), Llc Resist pattern protection technique for double patterning application
KR101087835B1 (ko) * 2009-11-26 2011-11-30 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR101671464B1 (ko) 2010-12-02 2016-11-02 삼성전자주식회사 반도체 소자의 제조 방법
US8314034B2 (en) * 2010-12-23 2012-11-20 Intel Corporation Feature size reduction
JP2012204652A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体装置の製造方法
US8772183B2 (en) 2011-10-20 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an integrated circuit
CN103426809B (zh) * 2012-05-18 2016-02-03 中芯国际集成电路制造(上海)有限公司 一种基于自对准双图案的半导体制造方法
CN103594337B (zh) * 2012-08-14 2016-05-25 中芯国际集成电路制造(上海)有限公司 双重图形化方法
US9406331B1 (en) 2013-06-17 2016-08-02 Western Digital (Fremont), Llc Method for making ultra-narrow read sensor and read transducer device resulting therefrom
CN104425211B (zh) * 2013-08-20 2017-11-03 中芯国际集成电路制造(上海)有限公司 半导体图形化方法
US9564361B2 (en) 2013-09-13 2017-02-07 Qualcomm Incorporated Reverse self aligned double patterning process for back end of line fabrication of a semiconductor device
US9099400B2 (en) * 2013-09-30 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device manufacturing methods
US9349394B1 (en) 2013-10-18 2016-05-24 Western Digital (Fremont), Llc Method for fabricating a magnetic writer having a gradient side gap
US9231063B2 (en) * 2014-02-24 2016-01-05 International Business Machines Corporation Boron rich nitride cap for total ionizing dose mitigation in SOI devices
US20150270175A1 (en) * 2014-03-19 2015-09-24 Globalfoundries Inc. Partially crystallized fin hard mask for fin field-effect-transistor (finfet) device
US9305837B2 (en) * 2014-04-10 2016-04-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
TWI621210B (zh) * 2014-08-27 2018-04-11 聯華電子股份有限公司 一種製作半導體元件的方法
US9312064B1 (en) 2015-03-02 2016-04-12 Western Digital (Fremont), Llc Method to fabricate a magnetic head including ion milling of read gap using dual layer hard mask
KR20160119329A (ko) * 2015-04-02 2016-10-13 삼성전자주식회사 반도체 소자의 미세패턴 형성방법
JP6993982B2 (ja) * 2016-03-11 2022-02-04 インプリア・コーポレイション 予めパターン形成されたリソグラフィ・テンプレート、該テンプレートを使用した放射線パターニングに基づくプロセス、及び該テンプレートを形成するためのプロセス
US10840150B2 (en) * 2017-01-10 2020-11-17 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
CN106960784B (zh) * 2017-03-30 2018-06-01 睿力集成电路有限公司 半导体器件及其制备方法
CN109872946B (zh) * 2017-12-04 2020-12-01 联华电子股份有限公司 半导体装置的形成方法
US10566207B2 (en) * 2017-12-27 2020-02-18 Samsung Electronics Co., Ltd. Semiconductor manufacturing methods for patterning line patterns to have reduced length variation
CN111524855B (zh) * 2019-02-02 2023-05-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110783272B (zh) * 2019-10-17 2022-05-27 上海华力集成电路制造有限公司 鳍式场效应晶体管的截断工艺方法
EP4181172A4 (en) * 2020-07-10 2023-12-27 Changxin Memory Technologies, Inc. METHOD FOR PRODUCING A SELF-ALIGNED DUAL PATTERN AND SEMICONDUCTOR STRUCTURE
CN113517188B (zh) * 2021-06-29 2024-04-26 上海华力集成电路制造有限公司 采用多层掩模板的图形化工艺方法
TWI803299B (zh) * 2022-01-26 2023-05-21 南亞科技股份有限公司 基板的處理方法
US11908693B2 (en) * 2022-02-11 2024-02-20 Nanya Technology Corporation Method for preparing semiconductor device structure with lining layer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351865A (ja) * 2000-06-05 2001-12-21 Denso Corp 半導体装置の製造方法
JP2003031557A (ja) * 2001-07-16 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2006128673A (ja) * 2004-10-26 2006-05-18 Samsung Electronics Co Ltd 半導体装置の製造方法
WO2006101695A1 (en) * 2005-03-15 2006-09-28 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
JP2006261307A (ja) * 2005-03-16 2006-09-28 Toshiba Corp パターン形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950015617A (ko) * 1993-11-15 1995-06-17 김주용 반도체소자의 미세패턴 제조방법
JP3326709B2 (ja) 1994-05-10 2002-09-24 ソニー株式会社 パターン形成方法
TW567575B (en) * 2001-03-29 2003-12-21 Toshiba Corp Fabrication method of semiconductor device and semiconductor device
DE10138510B4 (de) * 2001-08-06 2006-08-10 Infineon Technologies Ag Grabenisolation mit selbstjustierender Oberflächenversiegelung und Verfahren zur Herstellung einer solchen Grabenisolation
DE10142590A1 (de) * 2001-08-31 2003-04-03 Infineon Technologies Ag Verfahren zur Seitenwandverstärkung von Resiststrukturen und zur Herstellung von Strukturen mit reduzierter Strukturgröße
DE10154820B4 (de) * 2001-11-08 2005-06-02 Infineon Technologies Ag Verfahren zum Herstellen einer Maske für Halbleiterstrukturen
KR20030050172A (ko) * 2001-12-18 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 감광막 패턴 형성 방법
KR100586177B1 (ko) 2003-12-26 2006-06-07 한국전자통신연구원 반도체 소자의 패턴 형성 방법
US8088293B2 (en) * 2004-07-29 2012-01-03 Micron Technology, Inc. Methods of forming reticles configured for imprint lithography
KR100618864B1 (ko) * 2004-09-23 2006-08-31 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR100574999B1 (ko) 2004-12-06 2006-04-28 삼성전자주식회사 반도체소자의 패턴 형성방법
KR100575001B1 (ko) * 2004-12-10 2006-04-28 삼성전자주식회사 상호 결합 없는 이중 포토 리소그라피 방법
KR100639680B1 (ko) * 2005-01-17 2006-10-31 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
US7425392B2 (en) * 2005-08-26 2008-09-16 Motorola, Inc. Lithographic template and method of formation and use

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351865A (ja) * 2000-06-05 2001-12-21 Denso Corp 半導体装置の製造方法
JP2003031557A (ja) * 2001-07-16 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2006128673A (ja) * 2004-10-26 2006-05-18 Samsung Electronics Co Ltd 半導体装置の製造方法
WO2006101695A1 (en) * 2005-03-15 2006-09-28 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
JP2006261307A (ja) * 2005-03-16 2006-09-28 Toshiba Corp パターン形成方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244417A (ja) * 2007-03-23 2008-10-09 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2009099792A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 半導体装置の製造方法
JP2012216846A (ja) * 2007-12-20 2012-11-08 Sk Hynix Inc 半導体素子の形成方法
US9218984B2 (en) 2007-12-20 2015-12-22 SK Hynix Inc. Method for manufacturing a semiconductor device
WO2009084279A1 (ja) * 2007-12-27 2009-07-09 Tokyo Electron Limited 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2009164576A (ja) * 2008-01-07 2009-07-23 Samsung Electronics Co Ltd 半導体素子の微細パターンの形成方法
JP2009295745A (ja) * 2008-06-04 2009-12-17 Toshiba Corp 半導体装置の製造方法
US8685598B2 (en) 2009-10-07 2014-04-01 Mitsui Chemicals, Inc. Pellicle and mask adhesive therefor
WO2012004951A1 (ja) 2010-07-09 2012-01-12 三井化学株式会社 ペリクル及びそれに用いるマスク接着剤
US8945799B2 (en) 2010-07-09 2015-02-03 Mitsui Chemicals, Inc. Pellicle and mask adhesive agent for use in same
US9245764B2 (en) 2011-11-17 2016-01-26 Tokyo Electron Limited Semiconductor device manufacturing method
KR20190132553A (ko) 2011-11-17 2019-11-27 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
US9741582B2 (en) 2014-07-31 2017-08-22 Micron Technology, Inc. Method of forming a semiconductor device including a pitch multiplication
US10438809B2 (en) 2014-07-31 2019-10-08 Micron Technology, Inc. Method of forming a semiconductor device including a pitch multiplication
US10529579B2 (en) 2014-07-31 2020-01-07 Micron Technology, Inc. Method of forming a semiconductor device including a pitch multiplication
JP2016197755A (ja) * 2016-08-15 2016-11-24 東京エレクトロン株式会社 半導体装置の製造方法
JP2018084644A (ja) * 2016-11-22 2018-05-31 東京エレクトロン株式会社 パターン形成方法
KR20200124260A (ko) 2018-03-30 2020-11-02 미쯔이가가꾸가부시끼가이샤 마스크 접착제 및 이것을 구비한 펠리클
WO2020008703A1 (ja) * 2019-04-19 2020-01-09 株式会社日立ハイテクノロジーズ プラズマ処理方法
JPWO2020008703A1 (ja) * 2019-04-19 2020-07-16 株式会社日立ハイテク プラズマ処理方法
US11257678B2 (en) 2019-04-19 2022-02-22 Hitachi High-Tech Corporation Plasma processing method

Also Published As

Publication number Publication date
KR100790999B1 (ko) 2008-01-03
TW200820323A (en) 2008-05-01
US20080090418A1 (en) 2008-04-17
US7550391B2 (en) 2009-06-23
TWI416592B (zh) 2013-11-21
JP5303133B2 (ja) 2013-10-02

Similar Documents

Publication Publication Date Title
JP5303133B2 (ja) 半導体素子の微細パターンの形成方法
JP5492381B2 (ja) ダブルパターニング工程を用いる半導体素子の微細パターン形成方法
KR100734464B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US7473647B2 (en) Method of forming pattern using fine pitch hard mask
KR100780944B1 (ko) 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
US7855148B2 (en) Methods of isolating array features during pitch doubling processes and semiconductor device structures having isolated array features
KR102531315B1 (ko) 자체 정렬된 이중 패터닝
TWI713089B (zh) 積體電路結構的形成方法
US10224213B2 (en) Method for forming patterns of a semiconductor device
JP5356762B2 (ja) 半導体素子の微細パターンの形成方法
JP2006190945A (ja) 半導体素子のランディングプラグコンタクト形成方法
KR101348280B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR100843239B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
JP2004119905A (ja) ポリシリコンエッチング方法
KR100672765B1 (ko) 반도체 소자의 제조 방법
US11784056B2 (en) Self-aligned double patterning
KR100507872B1 (ko) 반도체 장치 제조 방법
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
CN115223863A (zh) 半导体结构的制作方法
KR100772532B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5303133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250