JP2008103704A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2008103704A
JP2008103704A JP2007243506A JP2007243506A JP2008103704A JP 2008103704 A JP2008103704 A JP 2008103704A JP 2007243506 A JP2007243506 A JP 2007243506A JP 2007243506 A JP2007243506 A JP 2007243506A JP 2008103704 A JP2008103704 A JP 2008103704A
Authority
JP
Japan
Prior art keywords
layer
light absorption
semiconductor
insulating layer
absorption layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007243506A
Other languages
English (en)
Other versions
JP5264132B2 (ja
JP2008103704A5 (ja
Inventor
Hidekazu Miyairi
秀和 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007243506A priority Critical patent/JP5264132B2/ja
Publication of JP2008103704A publication Critical patent/JP2008103704A/ja
Publication of JP2008103704A5 publication Critical patent/JP2008103704A5/ja
Application granted granted Critical
Publication of JP5264132B2 publication Critical patent/JP5264132B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】レジストを使用することなく、簡単な工程でチャネル保護膜を作製する方法を提示する。さらには、半導体装置の作製に係る材料の消費量を低減し、製造コストの削減を図ることを目的とする。
【解決手段】基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に半導体層を形成し、半導体層上に絶縁性を有する光吸収層を形成し、光吸収層上に絶縁層を形成し、基板側から光吸収層にレーザビームを照射して、光吸収層及び光吸収層上に形成される絶縁層それぞれの一部を除去して、チャネル保護膜を形成する。また、半導体層及びチャネル保護膜上に分離された導電層を形成する。
【選択図】図1

Description

本発明はチャネル保護膜を有する薄膜トランジスタの作製方法に関する。
従来のチャネル保護膜を有する薄膜トランジスタの作製方法として、フォトマスクの枚数を削減するために、基板側からの裏面露光プロセスを用いたものがある(例えば、特許文献1)。
具体的には、ガラス基板上にゲート電極を形成した後、ゲート電極を含むガラス基板上にゲート絶縁膜、半導体膜、チャネル保護形成用層を成膜し、チャネル保護形成用層上面にポジ型のフォトレジスト層を形成する。次に、ガラス基板の下面(裏面)よりゲート電極をマスクとしてフォトレジストを露光し、現像してチャネル保護形成層上にレジストパターンを形成する。当該レジストパターンをマスクとしてチャネル保護形成層をエッチングして、チャネル保護膜を形成する。
特開平6−163587号公報
従来のチャネル保護膜を形成するプロセスにおいては、フォトリソグラフィ技術が用いられるが、フォトリソグラフィ技術を用いたプロセスでは、レジストやレジストを現像、剥離するための薬品等多量の有機系薬品を使用する。しかしながら、レジスト組成物はスピン塗布により形成される際、そのほとんどが無駄になっている。つまり、レジストの殆どを捨てていることになる。また、現像、剥離という処理を行う際に多量の薬液が必要となる。
以上の点から明らかなように、従来のフォトリソグラフィ工程を用いてチャネル保護膜を形成する場合、有機系薬品の殆どを捨てていることになり、製造コストに影響を及ぼすばかりか、環境負荷の増大を招いていた。このような傾向は、製造ラインに流れる基板サイズが大型化するほど顕在化して来た。
また、レジストやレジストを現像、剥離するための薬品等多量の有機系薬品を使用するため、その廃液処理には多大な費用が必要になる。
そこで、本発明は、レジストを使用することなく、簡単な工程でチャネル保護膜を作製する方法を提示する。さらには、半導体装置の作製に係る材料の消費量を低減し、製造コストの削減を図ることを目的とする。
本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜、半導体層を順に積層し、半導体層上に半導体または絶縁性を有する光吸収層を形成し、光吸収層上に絶縁層を形成し、基板から光吸収層にレーザビームを照射する。このとき、一部のレーザビームがゲート電極で遮光されるが、ゲート絶縁膜、半導体層を透過したレーザビームは、光吸収層で吸収される。光吸収層においてレーザビームのエネルギーを吸収することで、光吸収層内における気体の放出、光吸収層の昇華または蒸発等により、光吸収層の一部及び光吸収層上に形成される絶縁層の一部が物理的に解離する。即ち、光吸収層の一部にレーザビームを照射し、当該照射領域及び当該照射領域に接する絶縁層を除去し、少なくとも残存する絶縁層をチャネル保護膜として用いることで、従来のフォトリソグラフィ技術を用いずともチャネル保護膜を形成することができる。この後、チャネル保護膜及び半導体層に、分断された導電層を形成して、ソース領域及びドレイン領域、更にはソース配線及びドレイン配線を形成する。
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜、半導体層を順に積層し、半導体層上に光吸収層を形成し、基板から光吸収層にレーザビームを照射する。このとき、一部のレーザビームがゲート電極で遮光されるが、ゲート絶縁膜、半導体層を透過したレーザビームは、光吸収層で吸収される。光吸収層においてレーザビームのエネルギーを吸収することで、光吸収層内における気体の放出、光吸収層の昇華または蒸発等により、光吸収層の一部が物理的に解離する。即ち、光吸収層の一部にレーザビームを照射し、当該照射領域を除去し、残存する光吸収層をマスクとして絶縁層をエッチングすることで、従来のフォトリソグラフィ技術を用いずともチャネル保護膜を形成することができる。この後、チャネル保護膜及び半導体層に、分断された導電層を形成して、ソース領域及びドレイン領域、更にはソース配線及びドレイン配線を形成する。
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜、半導体層、第1の絶縁層、及び絶縁性を有する光吸収層を順に積層し、光吸収層上に第2の絶縁層を形成し、基板から光吸収層にレーザビームを照射する。このとき、一部のレーザビームがゲート電極で遮光されるが、ゲート絶縁膜、半導体層、第1の絶縁層を透過したレーザビームは、光吸収層で吸収される。光吸収層においてレーザビームのエネルギーを吸収することで、光吸収層内における気体の放出、光吸収層の昇華または蒸発等により、光吸収層の一部及び光吸収層上に形成される第2の絶縁層の一部が物理的に解離する。即ち、光吸収層の一部にレーザビームを照射し、当該照射領域及び当該照射領域に接する第2の絶縁層を除去する。この後、残存する光吸収層、第2の絶縁層を除去しながら、第1の絶縁層を選択的に除去して、残存する第1の絶縁層をチャネル保護膜として用いることで、従来のフォトリソグラフィ技術を用いずともチャネル保護膜を形成することができる。この後、チャネル保護膜及び半導体層に、分断された導電層を形成して、ソース領域及びドレイン領域、更にはソース配線及びドレイン配線を形成する。
レーザビームの波長は、基板、ゲート絶縁層、絶縁層、第1の絶縁層、第2の絶縁層それぞれを透過し、且つゲート電極及び光吸収層で吸収される波長を用いることが好ましい。また、レーザビームの波長は半導体層を100%透過する波長、このましくは60%以上透過する波長を用いる。このようにすることで、ゲート電極と重畳する光吸収層の領域を除く光吸収層に、レーザビームを照射し、少なくともレーザビームを照射した光吸収層の領域を除去することができる。この結果、フォトマスク及びレジストを用いたフォトリソグラフィ技術を用いずとも、チャネル保護膜を形成することができる。
即ち、少なくとも基板、ゲート電極、ゲート絶縁膜、半導体層を介して光吸収層にレーザ光を照射することで、ゲート電極をマスクとして選択的に光吸収層にレーザビームを照射することができる。また、レーザビームが照射された光吸収層は、レーザビームのエネルギーを吸収し、昇華または蒸発され、光吸収層及び光吸収層上に形成される絶縁層を選択的に加工することができる。このとき、ゲート電極をマスクとして光吸収層に選択的にレーザ光を照射することができるため、従来のフォトリソグラフィ技術を用いずともチャネル保護膜を形成することができる。
本発明により、フォトリソグラフィ技術を用いずとも、チャネル保護膜を形成することができる。また、フォトマスクやレジストを用いないため、レジストや薬品等の有機系薬品の消費量を低減することが可能であり、半導体装置の製造コストの削減を図ることができる。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる形態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、従来のフォトリソグラフィ技術を用いず、チャネル保護を形成する方法、及びチャネル保護膜を有する薄膜トランジスタの作製方法について、図1を用いて説明する。
図1(A)に示すように、基板50の片側にゲート電極51、ゲート絶縁層52、半導体層53、光吸収層54、絶縁層55を順に形成する。
基板50としては、後に照射されるレーザビームを透過する基板を用いる。ここでは、ガラス基板、プラスチック基板、セラミック基板等を適宜用いることができる。基板50がガラス基板やプラスチック基板の場合、320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mmのような大面積基板を用いることができる。
ここでは、基板50としてガラス基板を用いる。
ゲート電極51としては、後に照射されるレーザビームを遮光する導電層を用いて形成する。ゲート電極51は、導電層を成膜し、当該導電層を選択的にエッチングしてゲート電極を形成することができる。導電層は、印刷法、電解メッキ法、PVD法(Physical Vapor Deposition)、CVD法(Chemical Vapor Deposition)、蒸着法等の公知の手法により導電性材料を用いて形成することが好ましい。
ゲート電極51は、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、タングステン(W)、アルミニウム(Al)、タンタル(Ta)、モリブデン(Mo)、カドミウム(Cd)、亜鉛(Zn)、鉄(Fe)、チタン(Ti)、ジルコニウム(Zr)、及びバリウム(Ba)のいずれか一つ以上の金属元素で形成される金属、または上記金属元素の2つ以上で形成される合金を用いることができる。更に好ましくは、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、アルミニウム(Al)、クロム(Cr)などを用いることができる。また、上記金属のいずれか2つ以上で形成される合金(モリブデンータングステン合金、アルミニウムーチタン合金等)を用いることができる。また、金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第1の層と当該金属から成る第2の層とを積層させた構造としても良い。また、上記金属元素のいずれか一つ以上の導電性粒子、または当該金属元素を有する化合物粒子を含む組成物の液滴を微細な孔から吐出して所定の形状の層を形成する液滴吐出法を用いて形成してもよい。さらには上記組成物を用いて印刷法によりゲート電極51を形成してもよい。
なお、ゲート電極51としては、レーザビームを吸収、または反射する導電層を用いて形成することが好ましい。さらには、基板側からレーザビームを反射する層、レーザビームを吸収する層と積層構造にしてもよい。レーザビームを反射する導電層としては、銀(Ag)、金(Au)、銅(Cu)、白金(Pt)、ニッケル(Ni)等で形成される導電層がある。また、レーザビームを反射する層としては誘電体ミラーを用いることができる。誘電体ミラーとは、屈折率の異なる2種類の透明な絶縁層を交互に積層したものである。このとき2種類の透明な絶縁層の屈折率が大きいほど、また層数が多いほど反射効率は高くなる。なお、誘電体ミラーは照射されるレーザビームの波長により適宜積層する材料を選択する。例えば可視光を反射する誘電体ミラーの積層構造としては、二酸化チタン及び酸化珪素の積層構造、硫化亜鉛及びフッ化マグネシウムの積層構造、アモルファスシリコン及び窒化珪素の積層構造などがある。
ゲート電極51として、レーザビームを反射する導電層で形成することや、レーザビームを反射する層を設けることで、レーザビームのエネルギーを吸収することを抑制することが可能であり、のちにレーザビームを照射するときに、ゲート電極51がレーザビームの照射によるダメージを防ぐことが可能であり、歩留まりを高めることができる。
ここでは、スパッタリング法により誘電体ミラーとなる二酸化チタン及び酸化珪素の複数層の積層と、タングステンで形成される厚さ100〜300nmの導電層とを形成し、当該積層及び導電層を選択的にエッチングしてゲート電極51を形成する。
ゲート絶縁層52としては、後に照射されるレーザビームを透過する材料であって、絶縁性を示す材料を用いて形成する。レーザビームを透過する材料としては、後に照射されるレーザビームのエネルギーよりも大きなバンドギャップエネルギーを有する材料を用いて形成する。ゲート絶縁層52は、CVD法やPVD法等の薄膜形成方法により、酸化珪素層、窒化珪素層、酸化窒化珪素層等を適宜形成する。また、CVD法やPVD法等の薄膜形成方法により、酸化珪素層、窒化珪素層、酸化窒化珪素層等を適宜形成した後、その表面を酸素、水素、及び希ガス流入しながら高密度プラズマによって処理してもよい。また、ゲート絶縁層52として、塗布法または印刷法により形成したポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリルなどの有機樹脂を用いることができる。また、塗布法または印刷法により形成したシロキサン、ポリシラザン等を用いることができる。
ここでは、ゲート絶縁層52として、CVD法を用いて厚さ100〜400nmの酸化窒化珪素層及び厚さ30〜150nmの窒化珪素層を積層する。
半導体層53としては、一定の割合以上のレーザビームを透過することが可能な半導体層を用いて形成する。半導体層の材料としては、シリコン、ゲルマニウム等を用いることができる。また、非晶質半導体、非晶質状態と結晶状態とが混在し、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれかの状態を有する層を用いることができる。結晶性半導体の場合は、非晶質若しくは微結晶質の半導体を、レーザ光の照射により結晶化させた結晶性半導体、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。また、半導体層53として、有機化合物半導体を用いることができる。
ここでは、半導体層53として、CVD法により厚さ50〜300nmの非晶質珪素層を形成した後、450〜500℃1〜4時間の加熱を行って非晶質珪素層に過剰に含まれる水素を除去し、当該非晶質珪素層を選択的にエッチングして半導体層53を形成する。
光吸収層54としては、後に照射されるレーザビームを吸収する材料を用いて形成する。レーザビームを吸収する材料としては、後に照射されるレーザビームのエネルギーよりも小さなバンドギャップエネルギーを有する材料を用いて形成する。また、光吸収層54は、ゲート絶縁層52及び半導体層53の融点よりも低い沸点または昇華点を有する材料を用いることが好ましい。このような材料を光吸収層に用いることにより、ゲート絶縁層52及び半導体層53の溶融を避けつつ、レーザビームを吸収し、当該レーザビームのエネルギーを用いて光吸収層及び光吸収層に接する絶縁層の一部を除去することができる。
レーザビームのエネルギーにより昇華または蒸発することが可能な光吸収層としては、100〜2000℃程度の昇華点が低い材料が好ましい。または、沸点が1000〜2700℃であり、且つ熱伝導率が0.1〜100W/mKである材料を用いることができる。
光吸収層54としては、後に照射されるレーザビームを吸収する半導体材料または絶縁物材料を適宜用いることができる。
絶縁物材料としては、上記元素の酸素化合物、炭素化合物、若しくはハロゲン化合物の単層で形成することができる。また、これらの積層を用いることができる。代表的には、酸化亜鉛、窒化アルミニウム、硫化亜鉛、窒化珪素、酸化珪素、硫化水銀、塩化アルミニウム等がある。また、光を吸収することが可能な粒子が分散された絶縁層、代表的にはシリコン微結晶が分散された酸化珪素層を用いることができる。また、ポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリルなどの有機樹脂を用いることができる。また、シロキサン、ポリシラザン等を用いることができる。また、色素が上記有機樹脂、シロキサン、ポリシラザン等に溶解または分散された絶縁層を用いることができる。
半導体材料としては、シリコン、ゲルマニウム等を用いることができる。また、非晶質半導体、非晶質状態と結晶状態とが混在し、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体膜から選ばれたいずれかの状態を有する膜を用いることができる。さらには、リン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれていても良い。但し光吸収層を半導体材料で形成する場合は、半導体層53と異なる結晶性を有する必要がある。具体的には光吸収層を非晶質珪素層で形成し、半導体層53を結晶性珪素層で形成し、レーザビーム56を可視光とする。可視光は結晶性珪素層には吸収されず、非晶質珪素層にのみ吸収されるため、選択的に光吸収層でレーザビームのエネルギーを吸収させることができる。
さらに、光吸収層54としては、後に照射されるレーザビームを吸収し、且つレーザビームのエネルギーにより光吸収層内における気体の放出、光吸収層の昇華または蒸発等により光吸収層の一部または光吸収層に接する層の一部を物理的に解離させることが可能な材料を用いて形成することが好ましい。このような材料を用いることにより、容易に光吸収層を選択的に除去することができる。
レーザビームのエネルギーにより光吸収層内における気体を放出することが可能な光吸収層としては、水素及び希ガス元素の少なくとも一方が含まれる材料で形成される層がある。代表的には、水素を含む半導体層、希ガスまたは水素を含む導電層、希ガスまたは水素を含む絶縁層等がある。この場合、光吸収層内における気体の放出とともに、光吸収層の一部において物理的に解離が生じるため、容易に光吸収層上の透光性を有する層を除去することができる。
レーザビームのエネルギーにより昇華することが可能な光吸収層としては、100〜2000℃程度の昇華点が低い材料が好ましい。または、融点が1500〜3500℃であり、且つ熱伝導率が0.1〜100W/mKである材料を用いることができる。昇華することが可能な光吸収層としては、100〜2000℃程度の昇華点が低い材料があり、その代表例としては、窒化アルミニウム、酸化亜鉛、硫化亜鉛、窒化珪素、硫化水銀、塩化アルミニウム等がある。沸点が1000〜2700℃であり、且つ熱伝導率が0.1〜100W/mKである材料としては、ゲルマニウム(Ge)、酸化珪素(SiO)、クロム(Cr)、チタン(Ti)等がある。
光吸収層54の形成方法としては、塗布法、電解メッキ法、PVD法(Physical Vapor Deposition)、又はCVD法(Chemical Vapor Deposition)を用いる。
ここでは光吸収層54として、厚さ30〜100nmの非晶質珪素層を形成する。光吸収層54として形成する非晶質珪素層は、過剰の水素が含まれる。この結果、のちに照射されるレーザビームにより非晶質珪素層に過剰含まれる水素を放出させると共に、非晶質珪素層を解離させることができる。
絶縁層55は、後のチャネル保護膜となる絶縁層である。このため、絶縁層55は、CVD法またはスパッタリング法により形成した酸化珪素層、窒化珪素層、酸化窒化珪素層等を適宜形成する。また、塗布法または印刷法により形成したポリイミド、ポリアミド、BCB(ベンゾシクロブテン)、アクリルなどの有機樹脂を用いることができる。また、塗布法または印刷法により形成したシロキサン、ポリシラザン等を用いることができる。
ここでは、絶縁層55として、CVD法により厚さ50〜200nmの酸化珪素層を形成する。
なお、基板50及びゲート電極51の間に下地膜として機能する絶縁層を形成してもよい。下地膜として機能する絶縁層を形成することで、ゲート電極を形成する際のエッチング工程において、基板をエッチングすることを回避することができる。下地膜として機能する絶縁層は、適する材料を適宜用いて形成すればよい。代表的には、酸化珪素、窒化珪素、酸化窒化珪素、窒化アルミニウム等がある。
次に、基板50側からゲート電極51、ゲート絶縁層52、及び半導体層53を介して光吸収層54にレーザビーム56を照射する。
レーザビーム56としては、基板50、ゲート絶縁層52、及び半導体層53を透過し、光吸収層54に吸収されるエネルギーを有するものを適宜選択する。代表的には、紫外領域、可視領域、又は赤外領域のレーザビームを適宜選択して照射する。
レーザビームを発振するレーザ発振器としては、Arレーザ、Krレーザ、エキシマレーザ(KrF、ArF、KrF、XeCl)などの気体レーザ、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。レーザ媒体が固体である固体レーザを用いると、メンテナンスフリーの状態を長く保てるという利点や、出力が比較的に安定している利点を有している。
レーザビーム56としては、連続発振のレーザビームやパルス発振のレーザビームを適宜適用することができる。パルス発振のレーザビームにおいては、通常、数十Hz〜数kHzの周波数帯を用いるが、それよりも著しく高い10MHz以上の発振周波数、パルス幅をピコ秒台の周波数、或いはパルス幅がフェムト秒(10−15秒)台のパルス発振レーザを用いてもよい。特に、パルス幅を1フェムト秒〜10ピコ秒で発振されるパルスレーザから射出されるレーザビームは、高強度のレーザビームが得られ、非線形光学効果(多光子吸収)が生じ、レーザビームのエネルギーよりも大きなバンドギャップエネルギーを有する透光性を有する材料で形成される層をもレーザビームのエネルギーにより除去することができる。
レーザビーム56は、光吸収層103内における気体の放出や光吸収層の昇華または蒸発等に十分なエネルギー密度、代表的には、1μJ/cm〜100J/cmのエネルギー密度範囲内とすることができる。十分に高いエネルギー密度を持ったレーザビーム56が光吸収層54に吸収される。このとき、光吸収層54は吸収したレーザビームのエネルギーによって局所的に急激に加熱され昇華または蒸発する。この昇華または蒸発に伴う体積膨張により、光吸収層54及び光吸収層に接する絶縁層55が物理的に解離され飛散する。以上により、図1(B)に示すように、半導体層53上に、残存する光吸収層57及びチャネル保護膜58を形成することができる。
レーザビーム56の照射は大気圧下、または減圧下で行うことができる。減圧下で行うと、光吸収層54及び絶縁層55を除去する場合に生じる飛散物の回収が容易となる。このため、飛散物が基板上に残存することを抑制することが可能である。
さらには、基板50を加熱しながらレーザビーム56を光吸収層に照射してもよい。
ここでは、レーザビーム56としてYAG第2高調波(波長532nm)を用いる。
以上の工程により、フォトリソグラフィ工程を用いずとも、レーザビームを光吸収層に照射することで、基板上にチャネル保護膜58を形成することができる。
次に、図1(C)に示すように、半導体層53、光吸収層57及びチャネル保護膜58上に導電性を有する半導体層59及び導電層60を形成する。
導電性を有する半導体層59としては、CVD法またはスパッタリング法に形成されたリン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれている半導体層を用いる。
ここでは、導電性を有する半導体層59として、CVD法により、厚さ30〜100nmのリンがドープされた非晶質珪素層を形成する。
導電層60としては、CVD法またはスパッタリング法に形成されたチタン(Ti)とアルミニウム(Al)の積層構造、モリブデン(Mo)とアルミニウム(Al)との積層構造など、アルミニウム(Al)のような低抵抗材料と、チタン(Ti)やモリブデン(Mo)などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。また、導電性を有する金属酸化物を用いることができる。金属酸化物の代表例としては、酸化インジウムスズ(ITO:IndiumTin Oxide)、酸化亜鉛、ガリウムを添加した酸化亜鉛、酸化インジウムに2〜20%の酸化亜鉛を混合した酸化インジウム亜鉛等がある。また、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、タングステン(W)、アルミニウム(Al)、タンタル(Ta)、モリブデン(Mo)、カドミウム(Cd)、亜鉛(Zn)、鉄(Fe)、チタン(Ti)、ジルコニウム(Zr)、及びバリウム(Ba)のいずれか一つ以上の導電性粒子、または当該金属元素を有する化合物粒子を含む組成物の液滴を微細な孔から吐出して所定の形状の層を形成する液滴吐出法を用いて形成してもよい。更には上記組成物を用いて印刷法により導電層60を形成してもよい。
ここでは、導電層60として、厚さ50〜100nmの窒化チタン層、厚さ200〜500〜nmのアルミニウム層、厚さ50〜100nmのチタン層を積層して形成する。
次に、導電層60にレーザビーム61を照射して、導電層60の一部を除去する。この結果、図1(D)に示すようなソース電極及びドレイン電極63を形成する。
次に、ソース電極及びドレイン電極63をマスクとして導電性を有する半導体層59をエッチングして、ソース領域及びドレイン領域62を形成する。なお、このときチャネル保護膜58の一部もエッチングされる。一部エッチングされたチャネル保護縁層をチャネル保護膜58aと示す。
次に、ソース電極及びドレイン電極63、チャネル保護膜58a、ソース領域及びドレイン領域62、ゲート絶縁層52の露出部に水素を含む絶縁層を形成した後、450〜550℃で1〜4時間加熱して半導体層53を水素化し、半導体層53のダングリングボンドを終端化して、半導体層53及びゲート絶縁層52の界面準位密度を低減することが可能である。この結果、リーク電流が低減された薄膜トランジスタを作製することができる。
この後、図4に示すように、ソース電極及びドレイン電極63、チャネル保護膜58a、ゲート絶縁層52上に層間絶縁層を形成し、層間絶縁層の一部をエッチングして開口部を形成した後、ソース電極及びドレイン電極63に接続する配線86を形成してもよい。
以上の工程により、フォトリソグラフィ技術を用いずとも、チャネル保護膜を形成することができる。また、チャネル保護膜を有する薄膜トランジスタを作製することができる。
(実施の形態2)
本実施の形態では、光吸収層として導電層を用いることが可能なチャネル保護膜の作製方法について、図2を用いて説明する。
図2(A)に示すように、実施の形態1と同様に基板50上に、ゲート電極51、ゲート絶縁層52、及び半導体層71を形成する。次に、半導体層71上に第1の絶縁層72、光吸収層73、及び第2の絶縁層74を順に形成する。
本実施の形態では、半導体層71は所望の形状に分離されておらず、ゲート絶縁層52上に形成されている。なお、半導体層71の材料としては、実施の形態1に示す半導体層53と同様とすることができる。
なお、半導体層は水素出しが行われていることが好ましい。この結果、のちに照射されるレーザビームにより、半導体層の一部が解離されるのを防ぐことができる。
第1の絶縁層72としては、後に照射されるレーザビームを透過する材料であって、絶縁性を示す材料を用いて形成する。また、第1の絶縁層72は後のチャネル保護膜となる。このため、実施の形態1で示す絶縁層55において、後に照射されるレーザビームを透過する材料を適宜用いることができる。なお、半導体層71及び光吸収層73の間に第1の絶縁層72が形成されているため、光吸収層73を導電層で形成することができる。
ここでは、第1の絶縁層72として、CVD法により厚さ50〜200nmの酸化窒化珪素層を形成する。
光吸収層73としては、導電材料、半導体材料、絶縁物材料を適宜用いることができる。導電材料としては、チタン(Ti)、アルミニウム(Al)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、銅(Cu)、クロム(Cr)、ネオジム(Nd)、鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、銀(Ag)、金(Au)、白金(Pt)、カドミウム(Cd)、亜鉛(Zn)、珪素(Si)、ゲルマニウム(Ge)、ジルコニウム(Zr)、バリウム(Ba)から選ばれた元素を用いることができる。また、該元素を主成分とする合金材料、窒素化合物等の単層または積層で形成することができる。半導体材料及び絶縁物材料は、実施の形態1に示す光吸収層54と同様に形成することができる。ここでは、光吸収層73として、スパッタリング法により厚さ10〜100nm、好ましくは30〜50nmのクロム層を用いる。
第2の絶縁層74としては、特段制約がなく、導電材料、半導体材料、絶縁物材料のどのような材料を用いて形成してもよい。ここでは、代表的に第1の絶縁層72または実施の形態1で示す絶縁層55の材料を適宜用いて形成することができる。なお、光吸収層が導電層の場合、吸収したレーザビームのエネルギーが照射領域の外側へ伝導するのを避けるため、さらには容易に光吸収層を昇華または蒸発させるため、光吸収層の膜厚は薄いことが好ましい。但し、光吸収層上に第2の絶縁層を形成せずレーザビームを照射して、第1の絶縁層をエッチングするマスクとして形成する場合、光吸収層の膜厚が薄いと第1の絶縁層をエッチングする際に、マスクである光吸収層もエッチングされてしまい、第1の絶縁層を所望の形状に形成するのが困難である。この結果、歩留まりの低下及び半導体装置の不良の原因となる。しかしながら、光吸収層上に第2の絶縁層を形成することで、レーザビームの照射により残存した第2の絶縁層、さらには光吸収層をマスクとして用いることができる。第2の絶縁層の膜厚は任意に設定することが可能であるため、第1の絶縁層を加工するためのマスクとして機能させることが可能である。このため、光吸収層上に第2の絶縁層を形成することにより、歩留まりを高めることが可能である。
ここでは、第2の絶縁層74として、CVD法により厚さ20〜100nmの酸化窒化珪素層を形成する。
ここで、第1の絶縁層72及び第2の絶縁層74の膜厚について説明する。第1の絶縁層72の厚さをt1、第2の絶縁層74の厚さをt2とする。第2の絶縁層74は、後に第1の絶縁層72の一部をエッチングし、半導体層の一部を露出させるためのマスクとして機能する。第1の絶縁層72により第2の絶縁層74の膜厚が厚いと、第1の絶縁層72とともに半導体層をもエッチングしてしまう。このため、第2の絶縁層74の膜厚t2は、第1の絶縁層72の膜厚t1以下であることが好ましい。
次に、実施の形態1と同様に、基板50側からゲート電極51、ゲート絶縁層52、半導体層71、第1の絶縁層72を介して光吸収層73にレーザビーム56を照射する。
この結果、図2(B)に示すように、残存された光吸収層75及び第2の絶縁層76を形成することができる。また、レーザビーム56として、半導体層71にある程度吸収される波長を用いることで、ゲート電極51と重畳する半導体層71bは非晶質半導体層だが、ゲート電極51と重畳しない半導体層71aは結晶性半導体層となる。
次に、図2(C)に示すように、レーザビーム61を半導体層に照射して半導体層の一部を除去して、分断された半導体層77及び第1の絶縁層78を形成する。
次に、第1の絶縁層78、光吸収層75、及び第2の絶縁層76を異方的にエッチングする。この場合、光吸収層75及び第2の絶縁層76をすべて除去するとともに、第1の絶縁層の一部が半導体層77上に残存するようにエッチングする。ここでは、光吸収層75及び第2の絶縁層76はエッチングされながらも第1の絶縁層78のマスクとして機能する。よって、光吸収層75及び第2の絶縁層76がすべて除去されたとき、第1の絶縁層78は一部突出した形状、具体的には光吸収層75及び第2の絶縁層76に覆われた第1の絶縁層が突出した形状となる。そのまま、第1の絶縁層78をエッチングし続けることで、図2(D)に示すように、半導体層77を露出するとともに、ゲート電極と重畳する領域においては、第1の絶縁層79を残存することができる。
具体的には、第1の絶縁層78及び第2の絶縁層76のエッチング速度がほぼ同様である場合、第1の絶縁層76をエッチングする際に第1の絶縁層78をもエッチングする。光吸収層75に覆われる領域の第1の絶縁層78の厚さはt1である。一方、光吸収層75に覆われない領域の第1の絶縁層78の厚さはt1−t2である。次に、光吸収層75をエッチングする。このときの光吸収層75のエッチング速度より第1の絶縁層78のエッチング速度が遅ければ、第1の絶縁層78はエッチングされず、光吸収層75が優先的にエッチングされる。また、第1の絶縁層78のエッチング速度が光吸収層75と同様または速い場合は、光吸収層75とともに第1の絶縁層78がエッチングされる。光吸収層75が完全に除去された後、第1の絶縁層78を全面的にエッチングする。こののち、光吸収層75に覆われていた第1の絶縁層78が残存し、光吸収層75に覆われていない第1の絶縁層78がすべてエッチングされた時点で、エッチング処理を終わらせることで、第1の絶縁層79を残存させることができる。このとき第1の絶縁層79の厚さは第2の絶縁層74の厚さt2と同様またはt2より若干薄くなる程度である。t2より若干薄くなる程度とは、光吸収層75をエッチングしている際に第1の絶縁層72がエッチングされる厚さ程度である。
この後、実施の形態1と同様にソース領域及びドレイン領域62、ソース電極及びドレイン電極63を形成する。また、これらの形成工程において、一部エッチングされたチャネル保護膜をチャネル保護膜79aと示す。また、ソース電極及びドレイン電極63、チャネル保護膜58a、ソース領域及びドレイン領域62、ゲート絶縁層52の露出部に水素を含む絶縁層を形成した後、450〜550℃で1〜4時間加熱して半導体層53を水素化し、半導体層53のダングリングボンドを終端化して、半導体層53及びゲート絶縁層52の界面準位密度を低減することが可能である。この結果、リーク電流が低減された薄膜トランジスタを作製することができる。
以上の工程により、フォトリソグラフィ技術を用いずとも、チャネル保護膜を形成することができる。また、光吸収層の選択幅を広げることが可能であり、低コストの材料を用いることができる。さらには、チャネル保護膜を有する薄膜トランジスタを形成することができる。
(実施の形態3)
本実施の形態では、光吸収層として導電層を用いることが可能なチャネル保護膜の作製方法について、図3を用いて説明する。
図3(A)に示すように、実施の形態1と同様に基板50上に、ゲート電極51、ゲート絶縁層52、及び半導体層71を形成する。次に、半導体層71上に絶縁層80、及び光吸収層73を順に形成する。
本実施の形態では、半導体層71は所望の形状に分離されておらず、ゲート絶縁層52上に形成されている。なお、半導体層71の材料としては、実施の形態1に示す半導体層53と同様とすることができる。また、実施の形態1と同様に、分断された半導体層を形成してもよい。
絶縁層80としては、実施の形態2で示す第1の絶縁層72と同様の材料を用いて形成することができる。また、絶縁層80は後のチャネル保護膜となるため、チャネル保護膜として必要な膜厚で形成すればよい。なお、半導体層71及び光吸収層73の間に絶縁層80が形成されているため、光吸収層73を導電層で形成することができる。
ここでは、絶縁層80として、CVD法により厚さ50〜200nmの酸化窒化珪素層を形成する。
光吸収層73としては、実施の形態2に示す光吸収層73において、絶縁層80と比較してエッチング速度の遅い材料を用いることが好ましい。または、絶縁層80と比較して光吸収層73の厚さを厚くすることが好ましい。代表的には、絶縁層80の厚さの1〜3倍、好ましくは1.2〜2倍とする。このような材料を用いることにより、絶縁層80をエッチングする際のマスクとして光吸収層の一部を用いることができる。ここでは、光吸収層73として、スパッタリング法により厚さ10〜200nm、好ましくは100〜150nmのクロム層を用いる。
次に、実施の形態1と同様に、基板50側からゲート電極51、ゲート絶縁層52、半導体層71、絶縁層80を介して光吸収層73にレーザビーム56を照射する。
この結果、図3(B)に示すように、残存された光吸収層75を形成することができる。また、レーザビーム56として、半導体層71にある程度吸収される波長を用いることで、ゲート電極51と重畳する半導体層71bは非晶質半導体層だが、ゲート電極51と重畳しない半導体層71aは結晶性半導体層となる。
次に、図3(C)に示すように、半導体層の一部を除去して、分断された半導体層77及び絶縁層81を形成する。
次に、図3(D)に示すように、光吸収層75をマスクとして絶縁層81をエッチングする。この結果、図3(E)に示すように、チャネル保護膜82を形成することができる。
次に、図3(E)に示すように、光吸収層75を除去し、実施の形態1と同様にソース領域及びドレイン領域62、ソース電極及びドレイン電極63、チャネル保護膜79aを形成する。
以上の工程により、フォトリソグラフィ技術を用いずとも、チャネル保護膜を形成することができる。また、光吸収層の選択幅を広げることが可能であり、低コストの材料を用いることができる。また、チャネル保護膜を形成するための材料を削減することが可能である。また、チャネル保護膜を有する薄膜トランジスタを形成することができる。
(実施の形態4)
本実施の形態では、実施の形態1乃至3と異なるソース領域及びドレイン領域、並びにソース配線及びドレイン配線の形成方法について図5を用いて説明する。なお、本実施の形態では実施の形態1を用いて説明するが、実施の形態2または3に適用することもできる。
実施の形態1と同様に、基板50上にゲート電極51、ゲート絶縁層52、半導体層53を形成し、ゲート電極51と重畳する半導体層53表面に光吸収層57及びチャネル保護膜58を形成する。次に、ゲート絶縁層52、半導体層53、光吸収層57及びチャネル保護膜58上に導電性を有する半導体層59を形成する。次に、導電性を有する半導体層59に選択的にレーザビーム61を照射して半導体層をアブレーション(昇華)して、導電性を有する半導体層59の一部を除去する。このときのレーザビーム61は、半導体層59に吸収される波長であることが好ましい。
この結果、図5(B)に示すように、ソース領域及びドレイン領域62を形成することができる。この後、ゲート絶縁層52、半導体層53、チャネル保護膜58、ソース領域及びドレイン領域62上に導電層を形成する。この後、導電性を有する半導体層と同様の工程により、図4(C)に示すようなソース電極及びドレイン電極63を形成することができる。
なお、ソース領域及びドレイン領域62、並びにソース電極及びドレイン電極63を形成する際、チャネル保護膜58も若干エッチングされる。エッチングされた絶縁層をチャネル保護膜58aと示す。
本実施例では、半導体装置として液晶表示パネルを形成する。また、図6においては、液晶表示パネルの一画素の断面図を示して、以下説明する。
図6(A)に示すように、基板50上に実施の形態1で示す薄膜トランジスタ1188、及び薄膜トランジスタ1188覆う絶縁層1190を形成する。ここでは塗布法により組成物を塗布し焼成してポリイミドで形成される絶縁層1190を形成する。なお、ここでは、薄膜トランジスタ1188として実施の形態1で示す薄膜トランジスタを用いたが、実施の形態2乃至4で示す薄膜トランジスタを適宜用いることができる。
次に、絶縁層1190の一部をレーザビームの照射により開口部を設け、開口部を有する絶縁層1191を形成する。この後、ソース電極またはドレイン電極63の表面に形成される酸化物を除去してもよい。
次に、図6(B)に示すように、開口部及び絶縁層1190の表面にソース電極またはドレイン電極63に接続する導電層を形成する。なお、導電層1192は画素電極として機能する。ここでは、ITOを用いて導電層1192を形成する。透光性を有する導電層1192を形成することで後に透過型発光表示パネルを作製することができる。また、導電層1192として、Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の反射性を有する導電層を形成することで、後に反射型発光表示パネルを作製することができる。さらには、上記透光性を有する導電層及び反射性を有する導電層を一画素ごとに形成することで、半透過型表示パネルを作製することができる。
なお、図6(B)に示すように、ソース電極またはドレイン電極63の表面において導電層1192が接するように開口部を形成することができる。
また、図6(C)に示すように、ソース領域及びドレイン領域62の表面で導電性を有する半導体層199及び導電性を有する半導体層199が接するように開口部を形成することができる。
以上の工程により、アクティブマトリクス基板を形成することができる。
次に、印刷法やスピンコート法により、絶縁膜を成膜し、ラビングを行って配向膜1193を形成する。なお、配向膜1193は、斜方蒸着法により形成することもできる。
次に、配向膜1264、第2の画素電極(対向電極)1263、及び着色層1262が設けられた対向基板1261において、画素部の周辺の領域に液滴吐出法により閉ループ状のシール材(図示しない。)を形成する。シール材には、フィラーが混入されていてもよく、さらに、対向基板1261にはカラーフィルタや遮蔽膜(ブラックマトリクス)などが形成されていても良い。
次に、ディスペンサ式(滴下式)により、シール材で形成された閉ループ内側に、液晶材料を滴下したのち、真空中で、対向基板とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って、液晶材料が充填された液晶層1265を形成する。なお、液晶層1265を形成する方法として、ディスペンサ式(滴下式)の代わりに、対向基板を貼り合わせてから毛細管現象を用いて液晶材料を注入するディップ式(汲み上げ式)を用いることができる。
この後、走査線、信号線の接続端子部に、接続導電層を介して配線基板、代表的にはFPCを貼り付ける。以上の工程により、液晶表示パネルを形成することができる。
なお、本実施の形態ではTN型の液晶パネルについて示しているが、上記のプロセスは他の方式の液晶パネルに対しても同様に適用することができる。例えば、ガラス基板と平行に電界を印加して液晶を配向させる横電界方式の液晶パネルに本実施の形態を適用することができる。また、VA(Vertical Alignment)方式の液晶パネルに本実施の形態を適用することができる。
図7と図8は、VA型液晶パネルの画素構造を示している。図7は平面図であり、図中に示す切断線I−Jに対応する断面構造を図8に表している。以下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にTFTが接続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。
画素電極層1624は開口(コンタクトホール)1623により、配線層1618でTFT1628と接続している。また、画素電極層1626は開口(コンタクトホール)1627により、配線層1619でTFT1629と接続している。TFT1628のゲート配線層1602と、TFT1629のゲート電極層1603には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線層1616は、TFT1628とTFT1629で共通に用いられている。
TFT1628及びTFT1629それぞれには、チャネル保護膜1612、1613が形成されている。これらのTFT1628及びTFT1629は上記実施の形態を適宜用いて形成することができる。
画素電極層1624と画素電極層1626の形状は異なっており、スリット1625によって分離されている。V字型に広がる画素電極層1624の外側を囲むように画素電極層1626が形成されている。画素電極層1624と画素電極層1626に印加する電圧のタイミングを、TFT1628及びTFT1629により異ならせることで、液晶の配向を制御している。対向基板1601には、遮光膜1632、着色層1636、対向電極層1640が形成されている。また、着色層1636と対向電極層1640の間には平坦化膜1637が形成され、液晶の配向乱れを防いでいる。図9に対向基板側の構造を示す。対向電極層1640は異なる画素間で共通化されている電極であるが、スリット1641が形成されている。このスリット1641と、画素電極層1624及び画素電極層1626側のスリット1625とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
本実施例は、上記の実施の形態と適宜自由に組み合わせることができる。
なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線(ゲート配線)の間または画素部に設けてもよい。この場合、上記したTFTと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、静電破壊を防止することができる。
本発明により、チャネル保護膜を有する薄膜トランジスタおよび当該薄膜トランジスタを有する液晶表示パネルを作製することができる。
本実施例では、半導体装置として発光表示パネルを形成する。さらに、図10においては、発光表示パネルの一画素を示して、以下説明する。
実施例1と同様に、図10(A)に示すように、基板50上に実施の形態1で示す薄膜トランジスタ1188、及び薄膜トランジスタ1188を覆い、且つ開口部を有する絶縁層1191を形成する。
次に、図10(B)に示すように、実施例1と同様にソース電極またはドレイン電極63に接続する第1の導電層201を形成する。なお、第1の導電層201は画素電極として機能する。
次に、図10(C)に示すように、画素電極として機能する第1の導電層201の端部を覆う絶縁層202を形成する。このような絶縁層としては、絶縁層1191及び第1の導電層201上に図示しない絶縁層を形成し、第1の導電層201上の絶縁層を除去することで形成することができる。
次に、図10(D)に示すように、第1の導電層201の露出部及び絶縁層202の一部に発光物質を有する層1203を形成し、その上に画素電極として機能する第2の導電層1204を形成する。以上の工程により第1の導電層201、発光物質を有する層1203、及び第2の導電層1204で構成される発光素子1205を形成することができる。発光物質を有する層1203は、有機発光材料、無機発光材料を適宜用いることができる。
ここでは、赤色を表示する発光素子として、第1の画素電極として機能する第1の導電層201として膜厚125nmの酸化珪素を含むITO層を形成する。また、発光物質を含む層1203として、DNTPDを50nm、NPBを10nm、ビス[2,3−ビス(4−フルオロフェニル)キノキサリナト]イリジウム(アセチルアセトナート)(略称:Ir(Fdpq)(acac))が添加されたNPBを30nm、Alqを30nm、Alqを30nm、及びLiFを1nm積層して形成する。第2の画素電極として機能する第2の導電層1204として、膜厚200nmのAl層を形成する。
また、緑色を表示する発光素子として、第1の画素電極として機能する第1の導電層201として膜厚125nmの酸化珪素を含むITO層を形成する。また、発光物質を含む層1203として、DNTPDを50nm、NPBを10nm、クマリン545T(C545T)が添加されたAlqを40nm、Alqを30nm、及びLiFを1nm積層して形成する。第2の画素電極として機能する第2の導電層1204として、膜厚200nmのAl層を形成する。
また、青色を表示する発光素子として、第1の画素電極として機能する第1の導電層201として膜厚125nmの酸化珪素を含むITO層を形成する。また、発光物質を含む層1203として、DNTPDを50nm、NPBを10nm、2,5,8,11−テトラ(tert−ブチル)ペリレン(略称:TBP)が添加された、9−[4−(N−カルバゾリル)]フェニル−10−フェニルアントラセン(略称:CzPA:)を30nm、Alqを30nm、及びLiFを1nm積層して形成する。第2の画素電極として機能する第2の導電層1204として、膜厚200nmのAl層を形成する。
次に、第2の導電層1204上に保護膜を形成することが好ましい。
この後、走査線、信号線の接続端子部に、接続導電層を介して配線基板、代表的にはFPCを貼り付ける。以上の工程により、発光表示パネルを形成することができる。
なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線(ゲート配線)の間または画素部に設けてもよい。
ここで、基板50側に発光素子が光を放射する場合、つまり下方放射を行う場合について、図11(A)を用いて説明する。この場合、薄膜トランジスタ1188に電気的に接続するように、ソース電極またはドレイン電極63に接して、透光性を有する導電層484、発光物質を含む層485、遮光性または反射性を有する導電層486が順に積層される。光が透過する基板50は少なくとも可視領域の光に対して透光性を有する必要がある。
次に、基板50と反対側に発光素子が光を放射する場合、つまり上方放射を行う場合について、図11(B)を用いて説明する。薄膜トランジスタ1188は、前述した薄膜トランジスタの同様に形成することができる。薄膜トランジスタ1188に電気的に接続するソース電極またはドレイン電極63が遮光性または反射性を有する導電層463と接し、電気的に接続する。遮光性または反射性を有する導電層463、発光物質を含む層464、透光性を有する導電層465が順に積層される。導電層463は遮光性または反射性を有する金属層であり、発光素子から放射される光を矢印の上面に反射する。なお、遮光性または反射性を有する導電層463上に透光性を有する導電層を形成してもよい。発光素子から放射する光は透光性を有する導電層465を透過して放出されるので、透光性を有する導電層465は、少なくとも可視領域において透光性を有する材料で形成する。
次に、光が基板50側とその反対側の両側に発光素子が光を放射する場合、つまり両方放射を行う場合について、図11(C)を用いて説明する。薄膜トランジスタ1188の半導体層に電気的に接続するソース電極またはドレイン電極63に、第1の透光性を有する導電層472が電気的に接続している。第1の透光性を有する導電層472、発光物質を含む層473、第2の透光性を有する導電層474が順に積層される。このとき、第1の透光性を有する導電層472と第2の透光性を有する導電層474のどちらも少なくとも可視領域において透光性を有する材料、又は光を透過できる厚さで形成すると、両方放射が実現する。この場合、光が透過する絶縁層や基板50も少なくとも可視領域の光に対して透光性を有する必要がある。
なお、本実施例の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
以上のように、多様な画素回路を採用することができる。
本実施例により、チャネル保護膜を有する薄膜トランジスタおよび当該薄膜トランジスタを有する発光表示パネルを作製することができる。
本実施例では、電気泳動表示パネルの代表例を、図12及び図13を用いて説明する。電気泳動素子とは、マイクロカプセルの中にプラスとマイナスに帯電した黒と白の粒子を閉じ込めた物を第1の導電層及び第2の導電層の間に配置し、第1の導電層及び第2の導電層に電位差を生じさせて黒と白の粒子を第1の導電層と第2の導電層の間で移動させて表示を行う素子である。
実施例1と同様に、図12に示すように、基板50上に実施の形態1で示す薄膜トランジスタ1188、及び薄膜トランジスタ1188を覆い、且つ開口部を有する絶縁層1191を形成する。
次に、実施例1と同様にソース電極またはドレイン電極63に接続する第1の導電層1171を形成する。なお、第1の導電層1171は画素電極として機能する。ここでは、アルニウムを用いて第1の導電層1171を形成する。
また、基板1172上に第2の導電層1173を形成する。ここでは、ITOを用いて第2の導電層1173を形成する。
次に、基板50及び基板1172をシール材で貼り合わせる。このとき、第1の導電層1171及び第2の導電層1173の間にマイクロカプセル1170を分散させて、基板50及び基板1172の間に電気泳動素子を形成する。電気泳動素子は、第1の導電層1171、マイクロカプセル1170、第2の導電層1173で構成される。また、マイクロカプセル1170はバインダにより第1の導電層1171及び第2の導電層1173の間に固定される。
次に、マイクロカプセルの構造について、図13を用いて示す。図13(A)、及び(B)に示すように、マイクロカプセル1170は微細な透明容器1174内に透明の分散媒1176、帯電した黒色粒子1175a、及び白色粒子1175bが封入される。なお、黒色粒子1175aの代わりに、青色粒子、赤色粒子、緑色粒子、黄色粒子、青緑粒子、赤紫粒子を用いても良い。さらには、図13(C)及び(D)に示すように、微細な透明容器1331内に着色した分散媒1333及び白色粒子1332が分散されるマイクロカプセル1330を用いてもよい。なお、着色した分散媒1333は、黒色、青色、赤色、緑色、黄色、青緑色、赤紫色のいずれかに着色している。また、一画素に、青色粒子が分散されるマイクロカプセル、赤色粒子が分散されるマイクロカプセル、及び緑色粒子が分散されるマイクロカプセルをそれぞれ設けることで、カラー表示することができる。また、黄色粒子が分散されるマイクロカプセル、青緑粒子が分散されるマイクロカプセル、及び赤紫粒子が分散されるマイクロカプセルをそれぞれ設けることで、カラー表示することができる。また、一画素に青色の分散媒に白色粒子または黒色粒子が分散されたマイクロカプセル、赤色の分散媒に白色粒子または黒色粒子が分散されたマイクロカプセル、及び緑色の分散媒に白色粒子または黒色粒子が分散されたマイクロカプセルをそれぞれ設けることで、カラー表示することができる。また、一画素に黄色の分散媒に白色粒子または黒色粒子が分散されたマイクロカプセル、青緑色の分散媒に白色粒子または黒色粒子が分散されたマイクロカプセル、赤紫色の分散媒に白色粒子または黒色粒子が分散されたマイクロカプセルをそれぞれ設けることで、カラー表示することができる。
次に、電気泳動素子を用いた表示方法を示す。具体的には、図13(A)及び(B)を用いて、二色の粒子を有するマイクロカプセル1170の表示方法について示す。ここでは、二色の粒子として白色粒子及び黒色粒子を用い、また透明な分散媒を有するマイクロカプセルについて示す。なお、二色の粒子の黒色粒子の代わりに他の色の粒子を用いてもよい。
マイクロカプセル1170において、黒色粒子1175aがプラスに帯電されているものとし、白色粒子1175bがマイナスに帯電されているものとし、第1の導電層1171及び第2の導電層1173に電圧を印加する。ここでは、矢印で示すように第2の導電層から第1の導電層の方向へ電界を生じさせると、図13(A)に示すように、第2の導電層1173側に黒色粒子1175aが泳動し、第1の導電層1171側に白色粒子1175bが泳動する。この結果、マイクロカプセルを第1の導電層1171側から見た場合には、白色に観察され、第2の導電層1173側から見た場合には黒色に観察される。
一方、矢印で示すように第1の導電層1171から第2の導電層1173の方向へ電圧を印加すると、図13(B)に示すように、第1の導電層1171側に黒色粒子1175aが泳動し、第2の導電層1173側に白色粒子1175bが泳動する。この結果、マイクロカプセルを第1の導電層1171側から見た場合には、白色に観察され、第2の導電層1173側から見た場合には黒色に観察される。
次に、白色粒子を有し、且つ着色された分散媒を有するマイクロカプセル1330の表示方法について示す。ここでは、分散媒が黒色に着色された例を示すが、他の色に着色された分散媒を用いても同様である。
マイクロカプセル1330において、白色粒子1332がマイナスに帯電されているものとし、第1の導電層1171及び第2の導電層1173に電圧を印加する。ここでは、矢印で示すように第2の導電層から第1の導電層の方向へ電界を生じさせると、図13(C)に示すように、第1の導電層1171側に白色粒子1332が泳動する。この結果、マイクロカプセルを第1の導電層1171側から見た場合には、白色に観察され、第2の導電層1173側から見た場合には黒色に観察される。
一方、矢印で示すように第1の導電層から第2の導電層の方向へ電圧が印加されると、図13(D)に示すように、第2の導電層1173側に白色粒子1332が泳動する、この結果、マイクロカプセルを第1の導電層1171側から見た場合には、黒色に観察され、第2の導電層1173側から見た場合には白色に観察される。
ここで、電気泳動素子を用いて説明したが、この代わりにツイストボール表示方式を用いた表示装置を用いてもよい。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を第1の導電層及び第2の導電層の間に配置し、第1の導電層及び第2の導電層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
電気泳動素子を有する表示装置やツイストボール表示方式の表示装置は、電界効果トランジスタを取り去った後も長期にわたって、電圧印加時と同様の状態を保持する。よって、電源を切っても表示状態を維持することが可能である。このため低消費電力が可能で有る。
本実施例によりチャネル保護膜を有する薄膜トランジスタ及び当該薄膜トランジスタを有する表示パネルを作製することができる。
実施例1乃至3によって作製される表示パネル(EL表示パネル、液晶表示パネル、電気泳動表示パネル)において、半導体層を非晶質半導体、又は微結晶半導体で形成し、走査線側の駆動回路を基板上に形成する例を示す。
図14は、1〜15cm/V・secの電界効果移動度が得られる微結晶半導体を使ったnチャネル型のTFTで構成する走査線側駆動回路のブロック図を示している。
図14において8500で示すブロックが1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。8501はバッファ回路であり、その先に画素8502が接続される。
図15は、パルス出力回路8500の具体的な構成を示したものであり、nチャネル型のTFT8601〜8613で回路が構成されている。このとき、微結晶半導体を使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を8μmとすると、チャネル幅は10〜80μmの範囲で設定することができる。
また、バッファ回路8501の具体的な構成を図16に示す。バッファ回路も同様にnチャネル型のTFT8620〜8635で構成されている。このとき、微結晶半導体を使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を10μmとすると、チャネル幅は10〜1800μmの範囲で設定することとなる。
このような回路を実現するには、TFT相互を配線によって接続する必要がある。
以上のようにして、表示パネルに駆動回路を組み入れることができる。
次に、上記実施例で示される表示パネルを有するモジュールについて、図17を用いて説明する。図17は表示パネル9801と、回路基板9802を組み合わせたモジュールを示している。回路基板9802には、例えば、コントロール回路9804や信号分割回路9805などが形成されている。また、表示パネル9801と回路基板9802とは、接続配線9803で接続されている。表示パネル9801に実施例1乃至3で示すような、液晶表示パネル、発光表示パネル、電気泳動表示パネル等を適宜用いることができる。
この表示パネル9801は、発光素子が各画素に設けられた画素部9806と、走査線駆動回路9807、選択された画素にビデオ信号を供給する信号線駆動回路9808を備えている。画素部9806の構成は、実施例1乃至3と同様である。また、走査線駆動回路9807や信号線駆動回路9808は、異方性導電接着剤、若しくは異方性導電フィルムを用いた実装方法、COG方式、ワイヤボンディング方法、または半田バンプを用いたリフロー処理等の手法により、基板上にICチップで形成される走査線駆動回路9807、信号線駆動回路9808を実装する。
本実施例により、表示パネルを有するモジュールの製造コストの削減が可能である。
上記実施例に示される半導体装置を有する電子機器として、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)、PDA等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図18を参照して説明する。
図18(A)に示す携帯情報端末は、本体9201、表示部9202等を含んでいる。表示部9202に、上記実施例に示すものを適用することにより、携帯情報端末を安価に提供することができる。
図18(B)に示すデジタルビデオカメラは、表示部9701、表示部9702等を含んでいる。表示部9701に、上記実施例に示すものを適用することにより、デジタルビデオカメラを安価に提供することができる。
図18(C)に示す携帯端末は、本体9101、表示部9102等を含んでいる。表示部9102に、上記実施例に示すものを適用することにより、携帯端末を安価に提供することができる。
図18(D)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。表示部9302に、上記実施例に示すものを適用することにより、携帯型のテレビジョン装置を安価に提供することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの(例えば40インチ以上)まで、幅広く適用することができる。
図18(E)に示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。表示部9402に、上記実施例に示すものを適用することにより、携帯型のコンピュータを安価に提供することができる。
図18(F)に示すテレビジョン装置は、本体9601、表示部9602等を含んでいる。表示部9602に、上記実施例に示すものを適用することにより、テレビジョン装置を安価に提供することができる。
ここで、テレビジョン装置の構成について、図19を用いて説明する。
図19は、テレビジョン装置の主要な構成を示すブロック図である。チューナ9511は映像信号と音声信号を受信する。映像信号は、映像検波回路9512と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路9513と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路9514により処理される。コントロール回路9514は、表示パネル9515の走査線駆動回路9516と信号線駆動回路9517にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路9518を設け、入力デジタル信号をm個に分割して供給する構成としても良い。
チューナ9511で受信した信号のうち、音声信号は音声検波回路9521に送られ、その出力は音声信号処理回路9522を経てスピーカー9523に供給される。制御回路9524は受信局(受信周波数)や音量の制御情報を入力部9525から受け、チューナ9511や音声信号処理回路9522に信号を送出する。
このテレビジョン装置は、表示パネル9515を含んで構成されることにより、テレビジョン装置の低消費電力を図ることが可能である。
なお、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニターをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する上面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する上面図である。 本発明の半導体装置の作製方法を説明する段面図である。 本発明の本発明の半導体装置の作製方法を説明する断面図である。 本発明の本発明の半導体装置の作製方法を説明する上面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する上面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明に適用可能な発光素子の断面構造を説明する図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明に適用可能な電気泳動素子の断面構造を説明する図である。 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(シフトレジスタ回路)。 本発明の表示パネルにおいて走査線側駆動回路をTFTで形成する場合の回路構成を説明する図(バッファ回路)。 本発明の半導体装置を説明する上面図である。 本発明の半導体装置を説明する上面図である。 本発明の半導体装置を用いた電子機器を説明する斜視図である。 本発明の半導体装置を用いた電子機器を説明する図である。

Claims (7)

  1. 基板上にゲート電極を形成し、
    ゲート電極上にゲート絶縁膜を形成し、
    ゲート絶縁膜上に半導体層を形成し、
    半導体層上に絶縁性を有する光吸収層を形成し、
    前記光吸収層上に絶縁層を形成し、
    前記基板側から前記光吸収層にレーザビームを照射して、前記光吸収層及び前記光吸収層上に形成される絶縁層それぞれの一部を除去して、チャネル保護膜を形成し、
    前記半導体層及び前記チャネル保護膜上に分離された導電層を形成することを特徴とする半導体装置の作製方法。
  2. 請求項1において、前記光吸収層は半導体層または絶縁層であることを特徴とする半導体装置の作製方法。
  3. 基板上にゲート電極を形成し、
    ゲート電極上にゲート絶縁膜を形成し、
    ゲート絶縁膜上に半導体層を形成し、
    半導体層上に絶縁層を形成し、
    前記絶縁層上に光吸収層を形成し、
    前記基板側から前記光吸収層にレーザビームを照射して、前記光吸収層の一部を除去し、
    前記一部除去された光吸収層をマスクとして、前記絶縁層の一部を除去してチャネル保護膜を形成し、
    前記半導体層及び前記チャネル保護膜上に分離された導電層を形成することを特徴とする半導体装置の作製方法。
  4. 基板上にゲート電極を形成し、
    ゲート電極上にゲート絶縁膜を形成し、
    ゲート絶縁膜上に半導体層を形成し、
    半導体層上に第1の絶縁層を形成し、
    前記第1の絶縁層上に光吸収層を形成し、
    前記光吸収層上に第2の絶縁層を形成し、
    前記基板側から前記光吸収層にレーザビームを照射して、前記光吸収層及び前記光吸収層上に形成される第2の絶縁層それぞれの一部を除去し、
    前記一部除去された光吸収層及び第2の絶縁層を除去するとともに、前記第1の絶縁層の一部を除去してチャネル保護膜を形成し、
    前記半導体層及び前記チャネル保護膜上に分離された導電層を形成することを特徴とする半導体装置の作製方法。
  5. 請求項3または4において、前記光吸収層は、導電層、半導体層、または絶縁層であることを特徴とする半導体装置の作製方法。
  6. 請求項1乃至5のいずれか一項において、前記導電層は、金属層または金属酸化物層であることを特徴とする半導体装置の作製方法。
  7. 請求項1乃至5のいずれか一項において、前記導電層は、導電性を有する半導体層及び金属層の積層、または導電性を有する半導体層及び導電性を金属酸化物層の積層であることを特徴とする半導体装置の作製方法。
JP2007243506A 2006-09-22 2007-09-20 半導体装置の作製方法 Expired - Fee Related JP5264132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007243506A JP5264132B2 (ja) 2006-09-22 2007-09-20 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006256587 2006-09-22
JP2006256587 2006-09-22
JP2007243506A JP5264132B2 (ja) 2006-09-22 2007-09-20 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008103704A true JP2008103704A (ja) 2008-05-01
JP2008103704A5 JP2008103704A5 (ja) 2010-09-30
JP5264132B2 JP5264132B2 (ja) 2013-08-14

Family

ID=39437759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007243506A Expired - Fee Related JP5264132B2 (ja) 2006-09-22 2007-09-20 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5264132B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287618A (ja) * 2009-06-09 2010-12-24 Mitsubishi Electric Corp 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置
US9178075B2 (en) 2011-02-28 2015-11-03 Panasonic Liquid Crystal Display Co., Ltd. Thin-film semiconductor device and method for manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169767A (ja) * 1987-01-07 1988-07-13 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH02125626A (ja) * 1988-11-04 1990-05-14 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH0613356A (ja) * 1992-06-24 1994-01-21 Sony Corp 薄膜パターン形成方法
JPH06350089A (ja) * 1993-06-07 1994-12-22 Nec Corp 逆スタガード型薄膜電界効果トランジスタ
JP2000114532A (ja) * 1998-09-30 2000-04-21 Internatl Business Mach Corp <Ibm> 液晶素子及び液晶ディスプレイパネル並びにその製造方法
JP2004281424A (ja) * 2003-01-28 2004-10-07 Seiko Epson Corp 薄膜素子の製造方法、薄膜トランジスタ回路、アクティブマトリクス型表示装置、電気光学装置、電子機器
JP2006147811A (ja) * 2004-11-19 2006-06-08 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006190756A (ja) * 2005-01-05 2006-07-20 Konica Minolta Holdings Inc 有機薄膜トランジスタおよびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169767A (ja) * 1987-01-07 1988-07-13 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH02125626A (ja) * 1988-11-04 1990-05-14 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH0613356A (ja) * 1992-06-24 1994-01-21 Sony Corp 薄膜パターン形成方法
JPH06350089A (ja) * 1993-06-07 1994-12-22 Nec Corp 逆スタガード型薄膜電界効果トランジスタ
JP2000114532A (ja) * 1998-09-30 2000-04-21 Internatl Business Mach Corp <Ibm> 液晶素子及び液晶ディスプレイパネル並びにその製造方法
JP2004281424A (ja) * 2003-01-28 2004-10-07 Seiko Epson Corp 薄膜素子の製造方法、薄膜トランジスタ回路、アクティブマトリクス型表示装置、電気光学装置、電子機器
JP2006147811A (ja) * 2004-11-19 2006-06-08 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006190756A (ja) * 2005-01-05 2006-07-20 Konica Minolta Holdings Inc 有機薄膜トランジスタおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287618A (ja) * 2009-06-09 2010-12-24 Mitsubishi Electric Corp 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置
US9178075B2 (en) 2011-02-28 2015-11-03 Panasonic Liquid Crystal Display Co., Ltd. Thin-film semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP5264132B2 (ja) 2013-08-14

Similar Documents

Publication Publication Date Title
US9991290B2 (en) Semiconductor device and manufacturing method thereof
KR101207441B1 (ko) 반도체장치의 제작 방법
JP5268304B2 (ja) 半導体装置の作製方法
US7579224B2 (en) Method for manufacturing a thin film semiconductor device
US8148259B2 (en) Method for manufacturing semiconductor device
TWI427682B (zh) 顯示裝置的製造方法
JP5094019B2 (ja) 半導体装置の作製方法
JP5314857B2 (ja) 半導体装置の作製方法
KR20080037594A (ko) 반도체 장치의 제작 방법
JP2008033284A (ja) 表示装置の作製方法
JP2006133762A (ja) 表示装置の作製方法
JP2008135717A (ja) 半導体装置の作製方法およびレーザ加工装置
TW200522368A (en) Method for manufacturing liquid crystal display device
JP4584075B2 (ja) 半導体装置の作製方法
JP2006148082A (ja) 配線基板及び半導体装置の作製方法
JP2008114250A (ja) レーザ加工方法及びレーザ加工装置
JP2006128654A (ja) 液晶表示装置の作製方法
JP5264132B2 (ja) 半導体装置の作製方法
JP5127338B2 (ja) 表示装置の作製方法
JP2008034832A (ja) 表示装置の作製方法
JP5191709B2 (ja) 半導体装置の作製方法
JP2005165305A (ja) 液晶表示装置及びその作製方法
JP2008052268A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130430

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5264132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees