JP2008097805A - 半導体記憶装置の温度情報出力回路および方法 - Google Patents
半導体記憶装置の温度情報出力回路および方法 Download PDFInfo
- Publication number
- JP2008097805A JP2008097805A JP2007223973A JP2007223973A JP2008097805A JP 2008097805 A JP2008097805 A JP 2008097805A JP 2007223973 A JP2007223973 A JP 2007223973A JP 2007223973 A JP2007223973 A JP 2007223973A JP 2008097805 A JP2008097805 A JP 2008097805A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- code
- voltage
- semiconductor memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】出力誤差を実質的に完全に除去できるようにした半導体記憶装置の温度情報出力回路および方法を提供する。
【解決手段】温度変化に相応する温度電圧を生成して出力する温度検出回路と、前記温度電圧を第１温度コードに変換して出力するアナログ／デジタル変換部と、補正コードを用いて前記第１温度コードの誤差を補正した第２温度コードを出力する温度情報補正部とを含む。これにより、アナログ電圧の１次補正によって大きい範囲の出力誤差を除去して、温度コードの２次補正によって微細範囲の出力誤差を除去するため出力誤差が完全に除去された温度情報の出力が可能となり、アナログ電圧の１次補正と温度コードの２次補正作業がテストモードによって自動になされ、反復的な出力モニター作業が必要ないために補正作業が非常に簡素化されて作業時間を短縮することができる。
【選択図】図３
【解決手段】温度変化に相応する温度電圧を生成して出力する温度検出回路と、前記温度電圧を第１温度コードに変換して出力するアナログ／デジタル変換部と、補正コードを用いて前記第１温度コードの誤差を補正した第２温度コードを出力する温度情報補正部とを含む。これにより、アナログ電圧の１次補正によって大きい範囲の出力誤差を除去して、温度コードの２次補正によって微細範囲の出力誤差を除去するため出力誤差が完全に除去された温度情報の出力が可能となり、アナログ電圧の１次補正と温度コードの２次補正作業がテストモードによって自動になされ、反復的な出力モニター作業が必要ないために補正作業が非常に簡素化されて作業時間を短縮することができる。
【選択図】図３
Description
本発明は、半導体記憶装置に関し、特に半導体記憶装置の温度情報出力回路および方法に関するものである。
従来の技術に係る半導体記憶装置の温度情報出力回路は、図１に示すように温度検出回路１００と、アナログ／デジタル変換部２００とを含んで構成される。
前記温度検出回路１００は、バンドギャップリファレンス回路を用いることができ、その構成を詳しく見れば、温度センサ１１０、電圧調整部１２０、およびフューズセット１３０を備える。
前記温度センサ１１０は、ＢＪＴ（Bipolar Junction Transistor）の温度特性を用いて半導体記憶装置の内部温度に反比例する温度電圧ＶＴＥＭＰと温度変化に関わらず一定の第１基準電圧ＶＲＥＦとを出力する。
前記電圧調整部１２０は、前記第１基準電圧ＶＲＥＦを複数の抵抗を介して分配して、前記温度電圧ＶＴＥＭＰの上限および下限を定めるための第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを出力する。この時、複数の抵抗は可変抵抗を含み、前記可変抵抗の抵抗値はフューズコードＦＳ＿ＣＯＤＥ値によって可変される。
前記フューズセット１３０は、複数のフューズを含み、前記フューズの切断状態により前記フューズコードＦＳ＿ＣＯＤＥを前記電圧調整部１２０に出力する。
前記温度検出回路１００は、バンドギャップリファレンス回路を用いることができ、その構成を詳しく見れば、温度センサ１１０、電圧調整部１２０、およびフューズセット１３０を備える。
前記温度センサ１１０は、ＢＪＴ（Bipolar Junction Transistor）の温度特性を用いて半導体記憶装置の内部温度に反比例する温度電圧ＶＴＥＭＰと温度変化に関わらず一定の第１基準電圧ＶＲＥＦとを出力する。
前記電圧調整部１２０は、前記第１基準電圧ＶＲＥＦを複数の抵抗を介して分配して、前記温度電圧ＶＴＥＭＰの上限および下限を定めるための第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを出力する。この時、複数の抵抗は可変抵抗を含み、前記可変抵抗の抵抗値はフューズコードＦＳ＿ＣＯＤＥ値によって可変される。
前記フューズセット１３０は、複数のフューズを含み、前記フューズの切断状態により前記フューズコードＦＳ＿ＣＯＤＥを前記電圧調整部１２０に出力する。
前記アナログ／デジタル変換部２００は、前記温度電圧ＶＴＥＭＰをデジタル形態の温度コードＴＥＭＰ＿ＣＯＤＥに変換して出力する。そして、その内部構成を詳しく見れば、図２に示すように、比較器２１０、フィルタ２２０、カウンタ２３０、オシレータ２４０、多重化部２５０、デコーダ２６０、およびデジタル／アナログ変換部２７０を含む。前記比較器２１０は、温度電圧ＶＴＥＭＰとデジタル／アナログ変換部２７０から出力されたアナログ電圧ＤＡＣＯＵＴとを比較して、その比較結果信号ＩＮＣ，ＤＥＣを出力する。前記フィルタ２２０は、前記比較結果信号ＩＮＣ，ＤＥＣ値が急激に変化する場合（すなわち、高周波成分が含まれた場合）、外部ノイズによるものであるため、前記比較結果信号ＩＮＣ，ＤＥＣが出力されないようにし、前記比較結果信号（ＩＮＣ，ＤＥＣ）値が緩やかな変化を有する場合、すなわち、低周波成分に対してのみ各々カウンタ２３０のアップカウントとダウンカウントのためのカウント信号ＵＰ，ＤＮを出力する。
前記カウンタ２３０は、前記カウント信号ＵＰ，ＤＮにより初期の温度コードＴＥＭＰ＿ＣＯＤＥ（例えば、１０００００）を増加又は減少させて出力する。前記オシレータ２４０は、所定周期を有するクロック信号を発生させ、これを遅延素子ＤＬＹを経てフィルタ２２０、およびカウンタ２３０に供給する。前記多重化部２５０は、テストモード信号ＴＭによりテストコードＴＥＳＴ＿ＣＯＤＥ又は前記温度コードＴＥＭＰ＿ＣＯＤＥを出力する。前記デコーダ２６０は、前記多重化部２５０の出力を復号化した復号化信号ＳＷ＜０：Ｎ＞を出力する。前記デジタル／アナログ変換部２７０は、前記第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴの電圧レベル範囲内で前記復号化信号ＳＷ＜０：Ｎ＞を前記アナログ電圧ＤＡＣＯＵＴに変換して出力する。
このように構成された従来技術に係わる半導体メモリの温度情報出力回路の動作を説明すれば、次の通りである。
先に、温度検出回路１００が動作して温度検出を行い、それにともなう温度電圧ＶＴＥＭＰ、および第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを出力する。
前記アナログ／デジタル変換部２００が前記温度電圧ＶＴＥＭＰ、および第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを用いて温度電圧ＶＴＥＭＰと一致する温度コードＴＥＭＰ＿ＣＯＤＥを探すためのトラッキング動作を行う。
先に、温度検出回路１００が動作して温度検出を行い、それにともなう温度電圧ＶＴＥＭＰ、および第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを出力する。
前記アナログ／デジタル変換部２００が前記温度電圧ＶＴＥＭＰ、および第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを用いて温度電圧ＶＴＥＭＰと一致する温度コードＴＥＭＰ＿ＣＯＤＥを探すためのトラッキング動作を行う。
前記カウンタ２３０の出力をアナログ電圧に変換したデジタル／アナログ変換部２７０のアナログ電圧ＤＡＣＯＵＴと温度電圧ＶＴＥＭＰのレベルが等しくなれば、トラッキングが完了し、それによりアナログ／デジタル変換部２００は最終温度コードＴＥＭＰ＿ＣＯＤＥを出力する。前記最終温度コードＴＥＭＰ＿ＣＯＤＥは、別のレジスタ（図示なし）に格納され、半導体記憶装置の内部又は外部構成のうちの前記温度コードＴＥＭＰ＿ＣＯＤＥを必要とする構成において用いる。
一方、従来の技術に係る半導体記憶装置の温度情報出力回路が正確に動作するかを判断するためのテストモードを実行できる。
先に、半導体記憶装置の内部温度をテストコードＴＥＳＴ＿ＣＯＤＥに該当する特定温度に合わせた後、テストモード信号ＴＭをイネーブルさせる。
前記テストモード信号ＴＭがイネーブルになることにより、前記多重化部２５０はカウンタ２３０の出力の代わりに温度コードＴＥＭＰ＿ＣＯＤＥを選択してデコーダ２６０に出力する。前記デコーダ２６０の出力は、デジタル／アナログ変換部２７０を介してアナログ電圧ＤＡＣＯＵＴに変換されて比較器２１０に入力される。
先に、半導体記憶装置の内部温度をテストコードＴＥＳＴ＿ＣＯＤＥに該当する特定温度に合わせた後、テストモード信号ＴＭをイネーブルさせる。
前記テストモード信号ＴＭがイネーブルになることにより、前記多重化部２５０はカウンタ２３０の出力の代わりに温度コードＴＥＭＰ＿ＣＯＤＥを選択してデコーダ２６０に出力する。前記デコーダ２６０の出力は、デジタル／アナログ変換部２７０を介してアナログ電圧ＤＡＣＯＵＴに変換されて比較器２１０に入力される。
続いて、フィルタ２２０およびカウンタ２３０を介して出力される温度コードＴＥＭＰ＿ＣＯＤＥが前記テストコードＴＥＳＴ＿ＣＯＤＥと一致すれば、温度情報出力回路の出力に誤差がないことであり、そうでなければ、温度情報出力回路の出力に誤差があることになる。
この時、温度情報出力回路の出力誤差は、デジタル／アナログ変換部２７０の出力範囲を決定する第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴにオフセットが存在するためである。すなわち、前記第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴのうち少なくとも１つのレベルが要求される値に比べて大きいか小さいためである。
この時、温度情報出力回路の出力誤差は、デジタル／アナログ変換部２７０の出力範囲を決定する第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴにオフセットが存在するためである。すなわち、前記第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴのうち少なくとも１つのレベルが要求される値に比べて大きいか小さいためである。
したがって、温度検出回路１００のフューズセット１３０のフューズを選択的に切断してフューズコードＦＳ＿ＣＯＤＥを変化させ、それによって前記第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴのレベルを変化させ、温度コードＴＥＭＰ＿ＣＯＤＥをモニタリングする過程を繰り返すことによって温度情報出力回路の誤差を減らすことができる。
しかし、詳述した従来の技術に係る半導体記憶装置の温度情報出力回路は、次のような問題点がある。
第１に、所望する第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴが出力され得るフューズコード値を知ることができず、所望する基準電圧に近づくように単にフューズのコード値を段階的に変えていく方式を用いるため、温度情報出力回路の誤差を正確に補正することがほぼ不可能である。
第２に、所望する第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴが出力されるようにするために、フューズの切断と出力値モニター過程とを繰り返さなければならないため、補正作業が非常に不便で作業時間も増加する。
第３に、フューズの切断によって第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを調整するアナログ方式の特性上、補正が完了しても基準電圧自体の単位電圧増加量（解像度）の差と、テストを行うための特定温度の変化によって温度情報出力回路の誤差が依然として残ることがあり、このような補正を繰り返しても温度情報出力回路の誤差を完全に除去することは不可能である。いため適用範囲が制限されるという問題点がある。これに似ている技術はアメリカ登録特許6,928,007（特許文献１）に開示されている。
米国特許6,928,007号公報
第１に、所望する第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴが出力され得るフューズコード値を知ることができず、所望する基準電圧に近づくように単にフューズのコード値を段階的に変えていく方式を用いるため、温度情報出力回路の誤差を正確に補正することがほぼ不可能である。
第２に、所望する第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴが出力されるようにするために、フューズの切断と出力値モニター過程とを繰り返さなければならないため、補正作業が非常に不便で作業時間も増加する。
第３に、フューズの切断によって第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを調整するアナログ方式の特性上、補正が完了しても基準電圧自体の単位電圧増加量（解像度）の差と、テストを行うための特定温度の変化によって温度情報出力回路の誤差が依然として残ることがあり、このような補正を繰り返しても温度情報出力回路の誤差を完全に除去することは不可能である。いため適用範囲が制限されるという問題点がある。これに似ている技術はアメリカ登録特許6,928,007（特許文献１）に開示されている。
本発明は、詳述した従来の問題点を解決するために案出されたものであり、出力誤差を実質的に完全に除去できるようにした半導体記憶装置の温度情報出力回路および方法を提供することにその目的がある。
本発明は、簡単で速かに誤差補正を行えるようにした半導体記憶装置の温度情報出力回路および方法を提供することにまた他の目的がある。
本発明は、簡単で速かに誤差補正を行えるようにした半導体記憶装置の温度情報出力回路および方法を提供することにまた他の目的がある。
本発明に係る半導体記憶装置の温度情報出力回路は、温度変化に相応する温度電圧を生成して出力する温度検出回路と、前記温度電圧を第１温度コードに変換して出力するアナログ／デジタル変換部と、補正コードを用いて前記第１温度コードの誤差を補正した第２温度コードを出力する温度情報補正部とを含むことを特徴とする。
本発明に係る半導体記憶装置の温度情報出力回路は、温度変化に相応する温度電圧を生成して出力し、外部から入力された調整コードによって自身の出力電圧レベル補正が可能な温度検出回路と、前記温度電圧を第１温度コードに変換して出力し、所定制御信号によって前記温度検出回路に前記調整コードを出力するアナログ／デジタル変換部と、補正コードを用いて前記第１温度コードの誤差を補正した第２温度コードを出力する温度情報補正部とを含むことをまた他の特徴とする。
本発明に係る半導体記憶装置の温度情報出力方法は、温度変化に相応する温度電圧と前記温度電圧を第１温度コードに変換するための範囲を設定する基準電圧を出力する温度検出回路と、前記基準電圧を用いて前記温度電圧を前記第１温度コードに変換するアナログ／デジタル変換手段とを備えた半導体記憶装置の温度情報出力方法であって、前記第１温度コードと既に設定されたテストコードとを用いて前記第１温度コードの誤差を補正するための補正コードを生成するステップと、前記第１温度コードと前記補正コードとを演算して補正された第２温度コードを出力するステップとを含むことを特徴とする。
本発明に係る半導体記憶装置の温度情報出力方法は、温度変化に相応する温度電圧と前記温度電圧を第１温度コードに変換するための範囲を設定する基準電圧とを出力する温度検出回路と、前記温度電圧をデジタルコードに変換し、前記デジタルコードを前記基準電圧を用いて変換したアナログ電圧が前記温度電圧と一致するように前記デジタルコード値を変化させて前記第１温度コードに出力するアナログ／デジタル変換手段とを備えた半導体記憶装置の温度情報出力方法であって、テストコードを変換したアナログ電圧が前記温度電圧と一致するように前記第１温度コードを変化させ、前記変化した第１温度コードで前記基準電圧を変化させることによって前記アナログ電圧が変化するようにして前記第１温度コードを補正する補正ステップ（ａ）と、前記第１温度コードと既に設定されたテストコードとを用いて前記第１温度コードの誤差をするための補正コードを生成して、前記補正コードを用いて前記第１温度コードを第２温度コードに補正する補正ステップ（ｂ）とを備え、前記補正ステップ（ａ）および補正ステップ（ｂ）を選択的に行って前記第２温度コードを出力することをまた他の特徴とする。
本発明に係る半導体記憶装置の温度情報出力回路および方法は次のような効果がある。
第１に、アナログ電圧の１次補正によって大きい範囲の出力誤差を除去して、温度コードの２次補正によって微細範囲の出力誤差を除去するため出力誤差が完全に除去された温度情報の出力が可能である。
第２に、アナログ電圧の１次補正と温度コードの２次補正作業がテストモードによって自動になされ、反復的な出力モニター作業が必要ないために補正作業が非常に簡素化されて作業時間を短縮することができる。
第１に、アナログ電圧の１次補正によって大きい範囲の出力誤差を除去して、温度コードの２次補正によって微細範囲の出力誤差を除去するため出力誤差が完全に除去された温度情報の出力が可能である。
第２に、アナログ電圧の１次補正と温度コードの２次補正作業がテストモードによって自動になされ、反復的な出力モニター作業が必要ないために補正作業が非常に簡素化されて作業時間を短縮することができる。
以下、添付された図面を参照しながら本発明に係る半導体記憶装置の温度情報出力回路および方法の好ましい実施形態を説明すれば次の通りである。
本発明に係る半導体記憶装置の温度情報出力回路は、図３に示すように、温度検出回路５００、アナログ／デジタル変換部３００および温度情報補正部４００を備える。
本発明に係る半導体記憶装置の温度情報出力回路は、図３に示すように、温度検出回路５００、アナログ／デジタル変換部３００および温度情報補正部４００を備える。
前記温度検出回路５００は、温度変化に相応する温度電圧ＶＴＥＭＰを生成して出力し、調整コードＴＲＩＭ＿ＣＯＤＥによって自身の出力電圧レベル補正が可能なように構成される。
前記アナログ／デジタル変換部３００は、前記温度電圧ＶＴＥＭＰを温度コードＴＥＭＰ＿ＣＯＤＥに変換して出力し、所定制御信号によって第１テストモード区間中に前記温度コードＴＥＭＰ＿ＣＯＤＥを調整コードＴＲＩＭ＿ＣＯＤＥとして前記温度検出回路に出力するように構成される。
前記温度情報補正部４００は、第２テストモード区間中に補正コードＦＳ２＿ＣＯＤＥを生成し、前記生成された補正コードＦＳ２＿ＣＯＤＥを用いて前記温度コードＴＥＭＰ＿ＣＯＤＥの誤差を補正した第２温度コードＴＥＭＰ＿ＣＯＤＥ＿Ｃを出力するように構成される。
前記温度検出回路５００は、バンドギャップリファレンス回路を用いることができ、温度センサ１１０、電圧調整部１２０、フューズセット１３０、および多重化部５１０を備える。
前記温度センサ１１０は、半導体記憶装置の内部温度に反比例する温度電圧ＶＴＥＭＰと温度変化に関わらず一定の第１基準電圧ＶＲＥＦを出力する。前記電圧調整部１２０は、前記第１基準電圧ＶＲＥＦを複数の抵抗を介して分配し、前記温度電圧の上限および下限を定めるための第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを出力して、前記調整コードＴＲＩＭ＿ＣＯＤＥによって前記第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴのレベルを調整する。前記フューズセット１３０は、複数のフューズを備え、前記フューズの切断状態によって前記複数の抵抗値を調整するためのフューズコードＦＳ＿ＣＯＤＥを出力する。前記多重化部５１０は制御信号、すなわち第１テストモード信号ＴＭにより前記フューズコードＦＳ＿ＣＯＤＥと前記調整コードＴＲＩＭ＿ＣＯＤＥ中で１つを選択して前記電圧調整部１２０に出力する。
前記温度センサ１１０は、図４に示すように、温度変化に比例する電流を複数の電流パスを介して生成する温度比例電流生成部１１１と、前記温度比例電流生成部１１１の温度係数特性電圧を用いて温度変化に対応する温度電圧ＶＴＥＭＰを出力する温度電圧出力部１１２と、温度変化に反比例する電流を複数の電流パスを介して生成する温度反比例電流生成部１１３と、前記温度比例電流生成部１１１の電流と前記温度反比例電流生成部１１３の電流を用いて温度変化に関わらず一定の前記第１基準電圧ＶＲＥＦを生成する電流／電圧変換部１１４とを備える。
前記温度比例電流生成部１１１は、ソースが電源端に共通接続された複数のＦＥＴ（Field Effect Transistor）からなる第１トランジスタ群Ｍ１〜Ｍ３と、前記第１トランジスタ群Ｍ１〜Ｍ３のトランジスタのうちのトランジスタＭ１、トランジスタＭ２の各々と接地端との間に各々接続されて負温度係数特性を有するダイオード接続ＢＪＴ（Bipolar Junction Transistor）からなる第２トランジスタ群Ｑ１，Ｑ２と、前記第２トランジスタ群Ｑ１，Ｑ２のエミッタベース電圧ＶＥＢ１，ＶＥＢ２の差を増幅して前記第１トランジスタ群Ｍ１〜Ｍ３のゲートに共通印加し、第１トランジスタ群Ｍ１〜Ｍ３の電流量を制御する電流制御機、すなわち、差動増幅器ＯＰ１１を備える。
この時、第１トランジスタ群Ｍ１〜Ｍ３と第２トランジスタ群Ｑ１，Ｑ２とは所定倍率を有するように互いに異なるサイズに設計され、図４の各トランジスタ右側に倍率が表示されている。すなわち、トランジスタＭ１のサイズ倍率であるＸ１を基本倍率とする時、ＸａはＸ１のａ倍になり、ＸＭはＸ１のＭ倍になることで、それによってサイズ倍率がＸ１であるトランジスタＭ１を介して流れる電流がＩＰＴＡＴで、サイズ倍率がＸＭであるトランジスタＭ３を介して流れる電流はＭ＊ＩＰＴＡＴとなる。そして、ダイオード接続ＢＪＴ（Bipolar Junction Transistor）からなる第２トランジスタ群Ｑ１，Ｑ２のエミッタベース電圧が負温度係数特性を有する。すなわち、温度増加により電圧が低くなる。
前記温度電圧出力部１１２は、ソースが電源端に接続されたトランジスタＭ４と、前記トランジスタＭ４のドレーンと接地端との間に接続された分配抵抗Ｒ２，Ｒ３と、前記分配抵抗Ｒ２，Ｒ３を介して分配された電圧とエミッタベース電圧ＶＥＢ２の差を増幅して前記トランジスタＭ４のゲートに印加して前記トランジスタＭ４の電流量を制御する電流制御機、すなわち、差動増幅器ＯＰ１２とを含む。この時、トランジスタＭ４と抵抗Ｒ３との接続ノードから温度電圧ＶＴＥＭＰが出力される。
前記温度反比例電流生成部１１３は、ソースが電源端に共通接続された複数のトランジスタＭ５，Ｍ６と、前記トランジスタＭ５を介して流れる電流にともなう電圧とエミッタベース電圧ＶＥＢ１の差を増幅して前記複数のトランジスタＭ５，Ｍ６のゲートに共通印加して、前記複数のトランジスタＭ５，Ｍ６の電流量を制御する電流制御機、すなわち、差動増幅器ＯＰ１３とを含む。この時、複数のトランジスタＭ５，Ｍ６は、所定倍率を有するように互いに異なるサイズに設計されて各トランジスタ右側に倍率が表示されている。
前記電流／電圧変換部１１４は、前記温度比例電流生成部１１１の電流パスのうちの１つと、前記温度反比例電流生成部１１３の電流パスのうちの１つに共通接続された抵抗Ｒ５とから構成される。この時、抵抗Ｒ５に接続された２つの電流パスは、２つの電流パスの電流の計が温度に関わらず一定であるものを選択して接続されたものである。すなわち、一端がトランジスタＭ３，Ｍ６のドレーンに共通接続されて他端が接地された抵抗Ｒ５で構成され、前記トランジスタＭ３，Ｍ６のドレーンと前記抵抗Ｒ５の接続ノードから第１基準電圧ＶＲＥＦが出力される。この時、第１基準電圧ＶＲＥＦは、温度情報出力装置の出力に影響を与えるため、ＰＶＴ（Process、Voltage、Temperature）変動に関わらず一定に維持されなければならない。したがって、２つのトランジスタＭ３，Ｍ６のサイズ倍率をＸＭとＸＫに定めて、電流量変動幅が同一であるようにしたものである。
前記電圧調整部１２０は、ソースが電源端に接続された第１トランジスタＭ７と、前記第１トランジスタＭ７と接地端との間に接続された第１分配抵抗Ｒ６，Ｒ７と、前記第１分配抵抗Ｒ６，Ｒ７の分配電圧と前記第１基準電圧ＶＲＥＦとの差を増幅して前記第１トランジスタＭ７のゲートに印加して前記第１トランジスタＭ７の電流量を制御する第１電流制御機、すなわち、差動増幅器ＯＰ１４と、ソースが前記電源端に接続された第２トランジスタＭ８と、前記第２トランジスタＭ８と接地端との間に接続された第２分配抵抗Ｒ８〜Ｒ１０と、前記第１トランジスタＭ７と前記第１分配抵抗Ｒ６，Ｒ７の接続ノード電圧（ＶＲＥＦ＿ＴＲＩＭ）と前記第２分配抵抗Ｒ８〜Ｒ１０による電圧との間の差を増幅して前記第２トランジスタＭのゲートに印加して前記第２トランジスタＭ８の電流量を制御する第２電流制御機、すなわち、差動増幅器ＯＰ１５とを含む。この時、第２トランジスタＭ８と抵抗Ｒ１０の接続ノード、および前記抵抗Ｒ９，Ｒ１０の接続ノードから第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴが出力される。そして、前記フューズコードＦＳ＿ＣＯＤＥ又は前記調整コードＴＲＩＭ＿ＣＯＤＥを用いて可変抵抗Ｒ７，Ｒ９，Ｒ１０のうちで可変抵抗Ｒ９，Ｒ１０の抵抗値を調整することによって、前記第２基準電圧ＶＬＬＩＭＩＴ，ＶＵＬＩＭＩＴのレベルを調整できる。
前記アナログ／デジタル変換部３００は、図５に示すように、比較器３１０、フィルタ３２０、カウンタ３３０、オシレータ３４０、逆多重化部３５０、多重化部３６０、デコーダ３７０、およびデジタル／アナログ変換部３８０を含む。
前記比較器３１０は、温度電圧ＶＴＥＭＰと前記デジタル／アナログ変換部３８０から出力されたアナログ電圧ＤＡＣＯＵＴを比較して、その比較結果信号ＩＮＣ，ＤＥＣを出力する。前記フィルタ３２０は、前記比較結果信号ＩＮＣ，ＤＥＣ値が急激に変化する場合、外部ノイズによって高周波成分が流入したものであるため前記比較結果信号ＩＮＣ，ＤＥＣの出力を遮断する。一方、前記比較結果信号ＩＮＣ，ＤＥＣ値が緩やかな変化を有する場合、すなわち、外部ノイズ成分が流入しない低周波成分の場合に前記比較結果信号ＩＮＣ，ＤＥＣを前記カウンタ３３０のアップカウントおよびダウンカウントのためのカウント信号ＵＰ，ＤＮとして出力する。前記カウンタ３３０は、前記カウント信号ＵＰ，ＤＮにより初期温度コードＴＥＭＰ＿ＣＯＤＥ（例えば、１０００００）を増加又は減少させて出力する。前記オシレータ３４０は所定周期を有するクロック信号を発生させ、遅延素子ＤＬＹを経て、フィルタ３２０およびカウンタ３３０に供給する。
前記逆多重化部３５０は、第１テストモード信号ＴＭにより前記温度コードＴＥＭＰ＿ＣＯＤＥを前記調整コードＴＲＩＭ＿ＣＯＤＥとして前記温度検出回路５００に出力したり、前記温度コードＴＥＭＰ＿ＣＯＤＥを前記多重化部３６０に出力したりする。前記多重化部３６０は、前記第１テストモード信号ＴＭによりテストコードＴＥＳＴ＿ＣＯＤＥ又は前記温度コードＴＥＭＰ＿ＣＯＤＥを出力する。前記デコーダ３７０は、前記多重化部３６０の出力を復号化した復号化信号ＳＷ＜０：Ｎ＞を出力する。前記デジタル／アナログ変換部３８０は、前記第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴの範囲内で前記復号化信号ＳＷ＜０：Ｎ＞を前記アナログ電圧ＤＡＣＯＵＴに変換して出力する。
前記温度情報補正部４００は、図６に示すようにコードフォーマット変換部４１０、フューズセット４２０、多重化部４３０、および演算部４４０を備える。
前記コードフォーマット変換部４１０は、２の補数ロジックを備え、温度コードＴＥＭＰ＿ＣＯＤＥのフォーマットを前記２の補数ロジックを用いて温度情報出力回路の外部で使用可能なように２の補数形態に変換する。
前記フューズセット４２０は、複数のフューズを備え、第２テストモードによって生成された補正コードＦＳ２＿ＣＯＤＥに合うようにフューズの切断がなされる。
前記多重化部４３０は、制御信号、すなわち、第２テストモード信号ＴＭ２により前記フューズセット４２０に設定された補正コードＦＳ２＿ＣＯＤＥとテストコードＴＥＳＴ＿ＣＯＤＥのうちの１つを選択して出力する。
前記演算部４４０は、減算ロジックを備え、前記コードフォーマット変換部４１０の出力から前記多重化部４３０の出力を減算して第２温度コードＴＥＭＰ＿ＣＯＤＥ＿Ｃを出力する。
前記コードフォーマット変換部４１０は、２の補数ロジックを備え、温度コードＴＥＭＰ＿ＣＯＤＥのフォーマットを前記２の補数ロジックを用いて温度情報出力回路の外部で使用可能なように２の補数形態に変換する。
前記フューズセット４２０は、複数のフューズを備え、第２テストモードによって生成された補正コードＦＳ２＿ＣＯＤＥに合うようにフューズの切断がなされる。
前記多重化部４３０は、制御信号、すなわち、第２テストモード信号ＴＭ２により前記フューズセット４２０に設定された補正コードＦＳ２＿ＣＯＤＥとテストコードＴＥＳＴ＿ＣＯＤＥのうちの１つを選択して出力する。
前記演算部４４０は、減算ロジックを備え、前記コードフォーマット変換部４１０の出力から前記多重化部４３０の出力を減算して第２温度コードＴＥＭＰ＿ＣＯＤＥ＿Ｃを出力する。
このように構成された本発明に係る半導体記憶装置の温度情報出力方法を説明すれば、次の通りである。
本発明は、第１テストモード信号ＴＭを用いた第１テストモード区間中に前記アナログ／デジタル変換部３００を制御して、アナログ電圧、すなわち、第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを調整することによって温度コードＴＥＭＰ＿ＣＯＤＥの誤差を最小化する１次補正を行う。また、本発明は、第２テストモード信号ＴＭ２を用いた第２テストモード区間中に前記温度情報補正部４００を制御して、前記１次補正遂行後にも残っている温度コードＴＥＭＰ＿ＣＯＤＥの誤差が完全に除去されるように温度コードＴＥＭＰ＿ＣＯＤＥの値そのものを調整する２次補正を行う。
本発明は、第１テストモード信号ＴＭを用いた第１テストモード区間中に前記アナログ／デジタル変換部３００を制御して、アナログ電圧、すなわち、第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを調整することによって温度コードＴＥＭＰ＿ＣＯＤＥの誤差を最小化する１次補正を行う。また、本発明は、第２テストモード信号ＴＭ２を用いた第２テストモード区間中に前記温度情報補正部４００を制御して、前記１次補正遂行後にも残っている温度コードＴＥＭＰ＿ＣＯＤＥの誤差が完全に除去されるように温度コードＴＥＭＰ＿ＣＯＤＥの値そのものを調整する２次補正を行う。
前記第１テストモード信号ＴＭは、前記第１テストモード区間中のみイネーブルになり、それ以外の区間ではディスエーブルになる。一方、第２テストモード信号ＴＭ２は前記第２テストモード区間中のみイネーブルになり、それ以外の区間ではディスエーブルになる。
例えば、補正がなされない場合に温度誤差が約２０℃程であれば、１次補正によってこれを５℃以内に減少させ、２次補正によって誤差が完全に除去されるようにするものである。
例えば、補正がなされない場合に温度誤差が約２０℃程であれば、１次補正によってこれを５℃以内に減少させ、２次補正によって誤差が完全に除去されるようにするものである。
本発明は、前記１次補正と２次補正とを選択的に行える。すなわち、１次補正後に２次補正を行う方法、１次補正だけを行う方法、又は２次補正だけを行う方法のうちのいずれも可能である。但し、各々の方法は、温度検出回路５００およびアナログ／デジタル変換部３００の動作特性に応じて選択される。もちろん、温度情報出力回路の誤差除去性能の側面では前記１次補正と２次補正とのいずれも行うことが最も好ましい。
したがって、前記１次補正、２次補正、および補正完了後に一般動作モードにおける温度情報出力動作を各々説明することにする。
したがって、前記１次補正、２次補正、および補正完了後に一般動作モードにおける温度情報出力動作を各々説明することにする。
先に、第１テストモード区間における１次補正方法を説明すれば、次の通りである。
図３の温度検出回路５００の温度センサ１１０が半導体記憶装置の内部温度にともなう温度電圧ＶＴＥＭＰと第１基準電圧ＶＲＥＦを出力する。この時、多重化部５１０は第１テストモード信号ＴＭがイネーブルになった状態であるため、アナログ／デジタル変換部３００から出力される調整コードＴＲＩＭ＿ＣＯＤＥを電圧調整部１２０に出力する。したがって、電圧調整部１２０は前記調整コードＴＲＩＭ＿ＣＯＤＥにより設定されたレベルの第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを出力する。この時、調整コードＴＲＩＭ＿ＣＯＤＥはアナログ／デジタル変換部３００の温度コードＴＥＭＰ＿ＣＯＤＥの初期値である。
図３の温度検出回路５００の温度センサ１１０が半導体記憶装置の内部温度にともなう温度電圧ＶＴＥＭＰと第１基準電圧ＶＲＥＦを出力する。この時、多重化部５１０は第１テストモード信号ＴＭがイネーブルになった状態であるため、アナログ／デジタル変換部３００から出力される調整コードＴＲＩＭ＿ＣＯＤＥを電圧調整部１２０に出力する。したがって、電圧調整部１２０は前記調整コードＴＲＩＭ＿ＣＯＤＥにより設定されたレベルの第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを出力する。この時、調整コードＴＲＩＭ＿ＣＯＤＥはアナログ／デジタル変換部３００の温度コードＴＥＭＰ＿ＣＯＤＥの初期値である。
続いて、図５のアナログ／デジタル変換部３００が前記温度電圧ＶＴＥＭＰ、および第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを用いて温度電圧ＶＴＥＭＰと一致する温度コードＴＥＭＰ＿ＣＯＤＥを探すためのトラッキング動作を行う。
この時、第１テストモード信号ＴＭがイネーブルになった状態であるため、多重化部３６０は温度コードＴＥＭＰ＿ＣＯＤＥの代わりにテストコードＴＥＳＴ＿ＣＯＤＥを選択してデコーダ３７０に出力する。また、逆多重化部３５０は、温度コードＴＥＭＰ＿ＣＯＤＥを調整コードＴＲＩＭ＿ＣＯＤＥで選択して前記図３の多重化部５１０に出力する。前記テストコードＴＥＳＴ＿ＣＯＤＥは温度別に既に設定された複数のコードのうちの１つであり、前記第１テストモードを前記テストコードＴＥＳＴ＿ＣＯＤＥに該当する温度で進められる。
この時、第１テストモード信号ＴＭがイネーブルになった状態であるため、多重化部３６０は温度コードＴＥＭＰ＿ＣＯＤＥの代わりにテストコードＴＥＳＴ＿ＣＯＤＥを選択してデコーダ３７０に出力する。また、逆多重化部３５０は、温度コードＴＥＭＰ＿ＣＯＤＥを調整コードＴＲＩＭ＿ＣＯＤＥで選択して前記図３の多重化部５１０に出力する。前記テストコードＴＥＳＴ＿ＣＯＤＥは温度別に既に設定された複数のコードのうちの１つであり、前記第１テストモードを前記テストコードＴＥＳＴ＿ＣＯＤＥに該当する温度で進められる。
前記図４の電圧調整部１２０の可変抵抗Ｒ９，Ｒ１０は、前記調整コードＴＲＩＭ＿ＣＯＤＥにともなう抵抗値で調整され、それにより第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴのレベルが調整される。
前記アナログ／デジタル変換部３００が前記調整された第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを用いて温度コードＴＥＭＰ＿ＣＯＤＥを変更しながらトラッキングが進められる。
前記温度電圧ＶＴＥＭＰとアナログ電圧ＤＡＣＯＵＴが等しくなって前記トラッキングが完了すれば、その時点の調整コードＴＲＩＭ＿ＣＯＤＥに合うように図３のフューズセット１３０のフューズを切断することによって１次補正が完了する。
前記１次補正が完了して第１テストモードが終了すれば、図３の多重化部５１０はフューズセット１３０から出力されるフューズコードＦＳ＿ＣＯＤＥを選択して電圧調整部１２０に出力する。また、図５の逆多重化部３５０は温度コードＴＥＭＰ＿ＣＯＤＥを多重化部３６０に出力して、多重化部３６０はテストコードＴＥＳＴ＿ＣＯＤＥの代わりに温度コードＴＥＭＰ＿ＣＯＤＥを選択してデコーダ３７０に出力する。
次に、第２テストモード区間での２次補正方法を説明すれば、次の通りである。
図３の温度検出回路５００の温度センサ１１０が半導体記憶装置の内部温度にともなう温度電圧ＶＴＥＭＰと第１基準電圧ＶＲＥＦとを出力する。この時、多重化部５１０は、第１テストモード信号ＴＭがディスエーブルになった状態であるため、フューズセット１３０から出力されるフューズコードＦＳ＿ＣＯＤＥを電圧調整部１２０に出力する。したがって、電圧調整部１２０は、前記フューズコードＦＳ＿ＣＯＤＥにより設定されたレベルの第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを出力する。
図３の温度検出回路５００の温度センサ１１０が半導体記憶装置の内部温度にともなう温度電圧ＶＴＥＭＰと第１基準電圧ＶＲＥＦとを出力する。この時、多重化部５１０は、第１テストモード信号ＴＭがディスエーブルになった状態であるため、フューズセット１３０から出力されるフューズコードＦＳ＿ＣＯＤＥを電圧調整部１２０に出力する。したがって、電圧調整部１２０は、前記フューズコードＦＳ＿ＣＯＤＥにより設定されたレベルの第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを出力する。
続いて、図５のアナログ／デジタル変換部３００が前記温度電圧ＶＴＥＭＰ、および第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを用いて温度電圧ＶＴＥＭＰと一致する温度コードＴＥＭＰ＿ＣＯＤＥを探すためのトラッキング動作を行う。
この時、第１テストモード信号ＴＭがディスエーブルになった状態であるため、逆多重化部３５０は温度コードＴＥＭＰ＿ＣＯＤＥを前記図３の多重化部５１０に出力する。また、多重化部３６０は、テストコードＴＥＳＴ＿ＣＯＤＥの代わりに温度コードＴＥＭＰ＿ＣＯＤＥを選択してデコーダ３７０に出力する。
前記アナログ／デジタル変換部３００は、前記温度電圧ＶＴＥＭＰとアナログ電圧ＤＡＣＯＵＴとが等しくなってトラッキングが完了すれば、その時点の温度コードＴＥＭＰ＿ＣＯＤＥを温度情報補正部４００に出力する。
そして、図６に示す温度情報補正部４００のコードフォーマット変換部４１０が前記温度コードＴＥＭＰ＿ＣＯＤＥのフォーマットを温度情報出力回路の外部で使用可能なように２の補数形態に変換しており、その方法を詳細に説明すれば次の通りである。
前記アナログ／デジタル変換部３００から出力される温度コードＴＥＭＰ＿ＣＯＤＥは、温度情報出力回路内部の信号処理負荷を最小化するために実際外部で必要なビット数に比べて少ないビット数を有する。また、前記アナログ／デジタル変換部３００から出力される温度コードＴＥＭＰ＿ＣＯＤＥは温度値そのものを表わす形式であり、実際外部で必要な温度コードＴＥＭＰ＿ＣＯＤＥは特定温度と現在温度との差値だけを表わす形式である。この時、ビット数および変換形式は、ＪＥＤＥＣ（Joint Electron Device Engineering Council）のような規約によって変わり得る。
したがって、温度情報補正部４００は、アナログ／デジタル変換部３００から出力される温度コードＴＥＭＰ＿ＣＯＤＥのビット数を変更して、２の補数形態に変換して演算部４４０に出力する。
したがって、温度情報補正部４００は、アナログ／デジタル変換部３００から出力される温度コードＴＥＭＰ＿ＣＯＤＥのビット数を変更して、２の補数形態に変換して演算部４４０に出力する。
この時、アナログ／デジタル変換部３００から出力される温度コードＴＥＭＰ＿ＣＯＤＥが６ビットで、外部では８ビットが必要であり、特定温度が４５℃と仮定する。
この場合、前記コードフォーマット変換部４１０は、アナログ／デジタル変換部３００から出力される温度コードＴＥＭＰ＿ＣＯＤＥに２ビット、すなわち、サインビットとダミービットとを追加して２の補数形態に変換する。この時、サインビット符号を表わすために使われ、ダミービットはコードの拡張に備えるために追加されたビットである。
この場合、前記コードフォーマット変換部４１０は、アナログ／デジタル変換部３００から出力される温度コードＴＥＭＰ＿ＣＯＤＥに２ビット、すなわち、サインビットとダミービットとを追加して２の補数形態に変換する。この時、サインビット符号を表わすために使われ、ダミービットはコードの拡張に備えるために追加されたビットである。
例えば、現在温度が４８℃である場合に＋３℃を示さなければならず、現在温度が４２℃である場合に−３℃を示すべきであるが、２進数で符号を表わすためにはサインビットの追加および２の補数形態としての変換が必須であるためである。
一方、多重化部４３０は、第２テストモード信号ＴＭ２がイネーブルになった状態であるため、テストコードＴＥＳＴ＿ＣＯＤＥを選択して演算部４４０に出力する。
前記テストコードＴＥＳＴ＿ＣＯＤＥは、温度別に既に設定されたコードのうちの１つとして、前記コードフォーマット変換部４１０から出力されるコードと同一の形式を有する。また、前記第２テストモードを前記テストコードＴＥＳＴ＿ＣＯＤＥに該当する温度で進め、その温度は前記特定温度の４５℃と仮定する。
前記テストコードＴＥＳＴ＿ＣＯＤＥは、温度別に既に設定されたコードのうちの１つとして、前記コードフォーマット変換部４１０から出力されるコードと同一の形式を有する。また、前記第２テストモードを前記テストコードＴＥＳＴ＿ＣＯＤＥに該当する温度で進め、その温度は前記特定温度の４５℃と仮定する。
続いて、演算部４４０は、前記コードフォーマット変換部４１０の出力から前記多重化部４３０の出力を減算して第２温度コードＴＥＭＰ＿ＣＯＤＥ＿Ｃを出力する。
この時、第２テストモードが特定温度の４５℃で進められ、前記テストコードＴＥＳＴ＿ＣＯＤＥは前記２進補数形態の４５℃の該当するコードである。したがって、温度コードＴＥＭＰ＿ＣＯＤＥそのものに誤差がなければ、、前記コードフォーマット変換部４１０は４５℃に該当する２進補数形態のコードを出力することによって、それにより演算部４４０は誤差が０℃に該当するコード（００００００００）を出力する。
この時、第２テストモードが特定温度の４５℃で進められ、前記テストコードＴＥＳＴ＿ＣＯＤＥは前記２進補数形態の４５℃の該当するコードである。したがって、温度コードＴＥＭＰ＿ＣＯＤＥそのものに誤差がなければ、、前記コードフォーマット変換部４１０は４５℃に該当する２進補数形態のコードを出力することによって、それにより演算部４４０は誤差が０℃に該当するコード（００００００００）を出力する。
しかし、温度コードＴＥＭＰ＿ＣＯＤＥに誤差（例えば、＋２℃）がある場合、前記コードフォーマット変換部４１０は４７℃に該当する２進補数形態のコードを出力するため、演算部４４０は＋２℃に該当するコード（００００００１０）を出力する。
この時、温度コードＴＥＭＰ＿ＣＯＤＥの誤差は、一般動作モードでも続けてオフセットとして作用するようになる。
この時、温度コードＴＥＭＰ＿ＣＯＤＥの誤差は、一般動作モードでも続けてオフセットとして作用するようになる。
したがって、演算部４４０から出力された第２温度コードＴＥＭＰ＿ＣＯＤＥ＿Ｃに合うようにフューズセット４２０のフューズを切断し、フューズセット４２０に補正コードＦＳ２＿ＣＯＤＥが格納されるようにして２次補正が完了する。
前記２次補正が完了して第２テストモードが終了すれば、多重化部４３０はフューズセット４２０の補正コードＦＳ２＿ＣＯＤＥを選択して演算部４４０に出力する。
詳述した第１および第２テストモードを通した１次および２次補正が完了して一般動作モードに進入すれば、図３の温度検出回路５００が温度電圧ＶＴＥＭＰおよび１次補正によってフューズセット１３０に格納されたフューズコードＦＳ＿ＣＯＤＥを用いて第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを出力する。
詳述した第１および第２テストモードを通した１次および２次補正が完了して一般動作モードに進入すれば、図３の温度検出回路５００が温度電圧ＶＴＥＭＰおよび１次補正によってフューズセット１３０に格納されたフューズコードＦＳ＿ＣＯＤＥを用いて第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを出力する。
続いて、アナログ／デジタル変換部３００が前記第２基準電圧ＶＵＬＩＭＩＴ，ＶＬＬＩＭＩＴを用いて前記温度電圧ＶＴＥＭＰを温度コードＴＥＭＰ＿ＣＯＤＥに変換して出力する。
この時、温度コードＴＥＭＰ＿ＣＯＤＥは、誤差が完全に補正されたり、微細な誤差が残り得る。
そして、温度情報補正部４００が前記温度コードＴＥＭＰ＿ＣＯＤＥの微細な誤差が完全に除去された第２温度コードＴＥＭＰ＿ＣＯＤＥ＿Ｃを出力する。
この時、温度コードＴＥＭＰ＿ＣＯＤＥは、誤差が完全に補正されたり、微細な誤差が残り得る。
そして、温度情報補正部４００が前記温度コードＴＥＭＰ＿ＣＯＤＥの微細な誤差が完全に除去された第２温度コードＴＥＭＰ＿ＣＯＤＥ＿Ｃを出力する。
一方、半導体記憶装置外部のシステムは、予め決定した規約によって特定温度を知っている。したがって、特定温度と現在温度との差値を示す前記第２温度コードＴＥＭＰ＿ＣＯＤＥ＿Ｃを読み込んで現在温度を知ることができる。
本発明が属する技術分野の当業者は、本発明がその技術的思想や必須特徴を変更せず、他の具体的な形態で実施することができるため、以上で記述した実施形態はすべての面で例示的なものであり、限定的なものではないこととして理解しなければならない。本発明の範囲は前記詳細な説明よりは特許請求の範囲によって示され、特許請求の範囲の意味および範囲、そしてその等価概念から導き出されるすべての変更又は変形された形態が本発明の範囲に含まれると解釈しなければならない。
１００、５００…温度検出回路
１１０…温度センサ
１１１…温度比例電流生成部
１１２…温度電圧出力部
１１３…温度反比例電流生成部
１１４…電流／電圧変換部
１２０…電圧調整部
１３０、４２０…フューズセット
３００…アナログ／デジタル変換部
３１０…比較器
３２０…フィルタ
３３０…カウンタ
３４０…オシレータ
３５０…逆多重化部
３６０、４３０、５１０…多重化部
３７０…デコーダ
３８０…デジタル／アナログ変換部
ＤＬＹ…遅延素子
４００…温度情報補正部
４１０…コードフォーマット変換部
４４０…演算部
１１０…温度センサ
１１１…温度比例電流生成部
１１２…温度電圧出力部
１１３…温度反比例電流生成部
１１４…電流／電圧変換部
１２０…電圧調整部
１３０、４２０…フューズセット
３００…アナログ／デジタル変換部
３１０…比較器
３２０…フィルタ
３３０…カウンタ
３４０…オシレータ
３５０…逆多重化部
３６０、４３０、５１０…多重化部
３７０…デコーダ
３８０…デジタル／アナログ変換部
ＤＬＹ…遅延素子
４００…温度情報補正部
４１０…コードフォーマット変換部
４４０…演算部
Claims (34)
- 温度変化に相応する温度電圧を生成して出力する温度検出回路と、
前記温度電圧を第１温度コードに変換して出力するアナログ／デジタル変換部と、
補正コードを用いて前記第１温度コードの誤差を補正した第２温度コードを出力する温度情報補正部と
を含むことを特徴とする半導体記憶装置の温度情報出力回路。 - 前記温度検出回路は、
半導体記憶装置の内部温度に反比例する温度電圧と温度変化に関わらず一定の第１基準電圧を出力する温度センサと、
前記第１基準電圧を複数の抵抗を介して分配して、前記温度電圧の上限および下限を定めるための第２基準電圧を出力する電圧調整部と、
複数のフューズ(Fuse)を備え、前記フューズの切断状態によって前記複数の抵抗値を調整するためのフューズコードを出力するフューズセットと
を備えることを特徴とする請求項１に記載の半導体記憶装置の温度情報出力回路。 - 前記アナログ／デジタル変換部は、
前記温度電圧と内部アナログ電圧を比較して、その比較結果を出力する比較器と、
前記比較結果に応じて第１温度コードを増加又は減少させて出力するカウンタと、
テストモード信号によりテストコード又は前記第１温度コードを出力する多重化部と、
前記多重化部の出力を復号化した復号化信号を出力するデコーダと、
前記復号化信号を前記内部アナログ電圧に変換して出力するデジタル／アナログ変換部と
を備えることを特徴とする請求項１に記載の半導体記憶装置の温度情報出力回路。 - 前記比較結果の高周波成分を遮断して出力するフィルタと、
前記アナログ／デジタル変換部の内部構成の動作のためのクロック信号を提供するオシレータと
をさらに含むことを特徴とする請求項３に記載の半導体記憶装置の温度情報出力回路。 - 温度変化に相応する温度電圧を生成して出力し、外部から入力された調整コードによって自身の出力電圧レベル補正が可能な温度検出回路と、
前記温度電圧を第１温度コードに変換して出力し、所定制御信号によって前記温度検出回路に前記調整コードを出力するアナログ／デジタル変換部と、
補正コードを用いて前記第１温度コードの誤差を補正した第２温度コードを出力する温度情報補正部と
を含むことを特徴とする半導体記憶装置の温度情報出力回路。 - 前記温度検出回路は、
半導体記憶装置の内部温度に反比例する温度電圧と温度変化に関わらず一定の第１基準電圧を出力する温度センサと、
前記第１基準電圧を複数の抵抗を介して分配して、前記温度電圧の上限および下限を定めるための第２基準電圧を出力し、前記調整コードにより前記第２基準電圧レベルを調整する電圧調整部と
を備えることを特徴とする請求項５に記載の半導体記憶装置の温度情報出力回路。 - 前記温度センサは、
温度変化に比例する電流を複数の電流パスを介して生成する温度比例電流生成部と、
前記温度比例電流生成部の温度係数特性電圧を用いて温度変化に対応する温度電圧を出力する温度電圧出力部と、
温度変化に反比例する電流を複数の電流パスを介して生成する温度反比例電流生成部と、
前記温度比例電流生成部の電流と前記温度反比例電流生成部の電流を用いて温度変化に関わらず一定の前記第１基準電圧を生成する電流／電圧変換部と
を備えることを特徴とする請求項２又は請求項６に記載の半導体記憶装置の温度情報出力回路。 - 前記温度比例電流生成部は、
互いのサイズが異なり、電源端に共通接続された複数のトランジスタからなる第１トランジスタ群と、
前記第１トランジスタ群のトランジスタのうちの一部と接地端との間に各々接続され、負温度係数特性を有する第２トランジスタ群と、
前記第２トランジスタ群のトランジスタに印加された電圧を用いて前記第１トランジスタ群を制御する電流制御機と
を備えることを特徴とする請求項７に記載の半導体記憶装置の温度情報出力回路。 - 前記第２トランジスタ群のトランジスタは、ダイオードで動作し、前記ダイオードの両端の電圧が負温度係数特性を有することを特徴とする請求項８に記載の半導体記憶装置の温度情報出力回路。
- 前記温度電圧出力部は、
前記温度電圧を出力するノードと、
前記ノードと電源端との間に接続されたトランジスタと、
前記ノードと接地端との間に接続された分配抵抗と、
前記分配抵抗を介して分配された電圧と前記温度比例電流生成部の内部電圧とを用いて前記トランジスタを制御する電流制御機と
を備えることを特徴とする請求項７に記載の半導体記憶装置の温度情報出力回路。 - 前記温度反比例電流生成部は、
互いのサイズが異なり、電源端に共通接続された複数のトランジスタと、
前記複数のトランジスタのうちの１つを介して流れる電流にともなう電圧と前記温度比例電流生成部の内部電圧とを用いて前記複数のトランジスタを制御する電流制御機と
を備えることを特徴とする請求項７に記載の半導体記憶装置の温度情報出力回路。 - 前記電流／電圧変換部は、前記温度比例電流生成部の電流パスと前記温度反比例電流生成部の電流パスのうちで各々１つのパスを介して流れる電流の計が温度に関わらず一定の２つの電流パスと共通接続された抵抗素子を備えることを特徴とする請求項７に記載の半導体記憶装置の温度情報出力回路。
- 前記電圧調整部は、
電源端に接続された第１トランジスタと、
前記第１トランジスタと接地端との間に接続された第１分配抵抗と、
前記第１分配抵抗の分配電圧と前記第１基準電圧を用いて前記第１トランジスタを制御する第１電流制御機と、
前記電源端に接続された第２トランジスタと、
前記第２トランジスタと接地端との間に接続された第２分配抵抗と、
前記第１トランジスタと前記第１分配抵抗の接続ノード電圧と前記第２分配抵抗の分配電圧を用いて前記第２トランジスタを制御する第２電流制御機と
を備えることを特徴とする請求項２又は請求項６に記載の半導体記憶装置の温度情報出力回路。 - 前記第１電流制御機および第２電流制御機は、差動増幅器を備えることを特徴とする請求項１３に記載の半導体記憶装置の温度情報出力回路。
- 前記第１分配抵抗と第２分配抵抗とは、各々少なくとも１つの可変抵抗を備え、前記可変抵抗の抵抗値が前記調整コードにより可変されることを特徴とする請求項１３に記載の半導体記憶装置の温度情報出力回路。
- 前記電流制御機は、差動増幅器を備えることを特徴とする請求項８、請求項１０、又は請求項１１のうちいずれか１項に記載の半導体記憶装置の温度情報出力回路。
- 複数のフューズを備え、前記フューズの切断状態により前記複数の抵抗値を調整するためのフューズコードを出力するフューズセットと、
制御信号により前記フューズコードと前記調整コードのうち１つを選択して前記電圧調整部に出力する多重化部と
をさらに備えることを特徴とする請求項６に記載の半導体記憶装置の温度情報出力回路。 - 前記制御信号は、テストモード信号であることを特徴とする請求項１７に記載の半導体記憶装置の温度情報出力回路。
- 前記アナログ／デジタル変換部は、
前記温度電圧と内部アナログ電圧を比較して、その比較結果を出力する比較器と、
前記比較結果に応じて第１温度コードを増加又は減少させて出力するカウンタと、
テストモード信号により前記第１温度コードを前記調整コードとして前記温度検出回路に出力したり、前記第１温度コードをアナログ／デジタル変換部内部に出力したりする多重化部と、
テストモード信号によりテストコード又は前記第１温度コードを出力する多重化部と、
前記多重化部の出力を復号化した復号化信号を出力するデコーダと、
前記復号化信号を前記内部アナログ電圧に変換して出力するデジタル／アナログ変換部と
を備えることを特徴とする請求項５に記載の半導体記憶装置の温度情報出力回路。 - 前記アナログ／デジタル変換部は、
前記デジタルコードの高周波成分を遮断して出力するフィルタと、
前記アナログ／デジタル変換部の内部構成の動作のためのクロック信号を提供するオシレータと
をさらに含むことを特徴とする請求項１９に記載の半導体記憶装置の温度情報出力回路。 - 前記温度情報補正部は、
前記第１温度コードのフォーマットを温度情報出力回路の外部で使用可能な形態に変換するコードフォーマット変換部と、
補正コードを設定するためのフューズセットと、
所定制御信号により前記フューズセットに設定された補正コードとテストコードのうちの１つを選択して出力する多重化部と、
前記コードフォーマット変換部の出力と前記多重化部の出力とを用いて前記第２温度コードを出力する演算部と
を備えることを特徴とする請求項１又は請求項５に記載の半導体記憶装置の温度情報出力回路。 - 前記コードフォーマット変換部は、入力情報を２の補数に変換するロジック回路を備えることを特徴とする請求項２１に記載の半導体記憶装置の温度情報出力回路。
- 前記制御信号は、テストモード信号であることを特徴とする請求項２１に記載の半導体記憶装置の温度情報出力回路。
- 前記演算部は、２つの入力情報を減算するロジック回路を備えることを特徴とする請求項２１に記載の半導体記憶装置の温度情報出力回路。
- 温度変化に相応する温度電圧と前記温度電圧を第１温度コードに変換するための範囲を設定する基準電圧とを出力する温度検出回路と、
前記基準電圧を用いて前記温度電圧を前記第１温度コードに変換するアナログ／デジタル変換手段と
を備えた半導体記憶装置の温度情報出力方法であって、
前記第１温度コードと既に設定されたテストコードとを用いて前記第１温度コードの誤差を補正するための補正コードを生成するステップと、
前記第１温度コードと前記補正コードとを演算して補正された第２温度コードを出力するステップと
を含む、半導体記憶装置の温度情報出力方法。 - 前記補正コードを生成するステップは、テストモード区間中になされることを特徴とする請求項２５に記載の半導体記憶装置の温度情報出力方法。
- 前記補正コードを生成するステップは、
前記第１温度コードを前記テストコードと同一のフォーマットに変換するステップと、
前記変換された第１温度コードで前記テストコードを減算して、前記補正コードを生成するステップと
からなることを特徴とする請求項２５に記載の半導体記憶装置の温度情報出力方法。 - 前記補正された第２温度コードを出力するステップは、
前記第１温度コードを前記テストコードと同一のフォーマットに変換するステップと、
前記変換された第１温度コードで前記補正コードを減算して、補正された温度コードを前記第２温度コードとして出力するステップと
からなることを特徴とする請求項２５に記載の半導体記憶装置の温度情報出力方法。 - 温度変化に相応する温度電圧と前記温度電圧を第１温度コードに変換するための範囲を設定する基準電圧とを出力する温度検出回路と、
前記温度電圧をデジタルコードに変換し、前記デジタルコードを前記基準電圧を用いて変換したアナログ電圧が前記温度電圧と一致するように前記デジタルコード値を変化させて前記第１温度コードに出力するアナログ／デジタル変換手段と
を備えた半導体記憶装置の温度情報出力方法であって、
テストコードを変換したアナログ電圧が前記温度電圧と一致するように前記第１温度コードを変化させ、前記変化した第１温度コードで前記基準電圧を変化させることによって前記アナログ電圧が変化するようにして前記第１温度コードを補正する補正ステップ（ａ）と、
前記第１温度コードと既に設定されたテストコードとを用いて前記第１温度コードの誤差を補正するための補正コードを生成し、前記補正コードを用いて前記第１温度コードを第２温度コードに補正する補正ステップ（ｂ）と
を備え、
前記補正ステップ（ａ）および補正ステップ（ｂ）を選択的に行って前記第２温度コードを出力する
ことを特徴とする半導体記憶装置の温度情報出力方法。 - 前記補正ステップ（ａ）および補正ステップ（ｂ）は、別のテストモードによって行われることを特徴とする請求項２９に記載の半導体記憶装置の温度情報出力方法。
- 前記テストコードは、温度別に既に設定されたコードのうちの１つであることを特徴とする請求項２５又は請求項２９に記載の半導体記憶装置の温度情報出力方法。
- 前記補正ステップ（ｂ）で前記補正コードを生成するステップは、
前記第１温度コードを前記テストコードと同一のフォーマットに変換するステップと、
前記変換された第１温度コードで前記テストコードを減算して、前記補正コードを生成するステップと
からなることを特徴とする請求項２９に記載の半導体記憶装置の温度情報出力方法。 - 前記補正ステップ（ｂ）で前記第１温度コードを第２温度コードに補正するステップは、
前記第１温度コードを前記テストコードと同一のフォーマットに変換するステップと、
前記変換された第１温度コードで前記補正コードを減算することによって前記第２温度コードに補正するステップと
からなることを特徴とする請求項２９に記載の半導体記憶装置の温度情報出力方法。 - 前記第１温度コードを前記テストコードと同一のフォーマットに変換するステップは、２の補数を用いてなされることを特徴とする請求項２７、請求項２８、請求項３２又は請求項３３のうちいずれか１項に記載の半導体記憶装置の温度情報出力方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060099180A KR100851989B1 (ko) | 2006-10-12 | 2006-10-12 | 반도체 메모리 장치의 온도정보 출력회로 및 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008097805A true JP2008097805A (ja) | 2008-04-24 |
Family
ID=39297507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007223973A Ceased JP2008097805A (ja) | 2006-10-12 | 2007-08-30 | 半導体記憶装置の温度情報出力回路および方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7643889B2 (ja) |
| JP (1) | JP2008097805A (ja) |
| KR (1) | KR100851989B1 (ja) |
| CN (1) | CN101162604B (ja) |
| TW (1) | TWI363353B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016121902A (ja) * | 2014-12-24 | 2016-07-07 | エスアイアイ・セミコンダクタ株式会社 | 過熱検出回路及び半導体装置 |
| US9587994B2 (en) | 2014-08-21 | 2017-03-07 | Renesas Electronics Corporation | Semiconductor device |
| KR101775831B1 (ko) * | 2016-05-24 | 2017-09-11 | 강희복 | Mirror-decoder strong-ARM증폭 적용을 위한 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 |
| KR101937263B1 (ko) * | 2017-07-28 | 2019-04-09 | 현대오트론 주식회사 | 차량용 카메라를 위한 신호 처리 장치 및 그것의 동작 방법 |
| KR20210069924A (ko) * | 2019-12-04 | 2021-06-14 | 주식회사 라온솔루션 | 배터리 수명관리기능을 포함하는 신재생 에너지 센서보드 |
| US20210310876A1 (en) * | 2017-12-01 | 2021-10-07 | SK Hynix Inc. | Digital temperature sensing circuit |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691374B1 (ko) * | 2006-01-20 | 2007-03-12 | 삼성전자주식회사 | 오프셋 데이터의 제어가 용이한 반도체 장치의 디지털 온도검출회로 |
| JP5046322B2 (ja) * | 2006-11-09 | 2012-10-10 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| KR100897273B1 (ko) * | 2007-06-26 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 테스트 모드 설정 장치 및 방법 |
| US20090043521A1 (en) * | 2007-08-07 | 2009-02-12 | Winbond Electronics Corp. | Transistor circuit with estimating parameter error and temperature sensing apparatus using the same |
| JP2009231531A (ja) * | 2008-03-24 | 2009-10-08 | Elpida Memory Inc | 半導体装置及びその制御方法 |
| KR100983700B1 (ko) | 2008-04-18 | 2010-09-24 | 주식회사 하이닉스반도체 | Ｒｆｉｄ 장치 |
| JP5259270B2 (ja) * | 2008-06-27 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR101053510B1 (ko) * | 2008-06-30 | 2011-08-03 | 주식회사 하이닉스반도체 | 반도체 집적회로의 온도/전압 변동 검출 장치 및 방법 |
| KR101504340B1 (ko) * | 2008-11-04 | 2015-03-20 | 삼성전자주식회사 | 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 |
| CN101783161B (zh) * | 2009-01-21 | 2013-06-26 | 南亚科技股份有限公司 | 电压提供电路及信号延迟*** |
| KR101593603B1 (ko) * | 2009-01-29 | 2016-02-15 | 삼성전자주식회사 | 반도체 장치의 온도 감지 회로 |
| KR101069678B1 (ko) * | 2009-06-16 | 2011-10-05 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 온도 감지 회로 |
| KR101067876B1 (ko) * | 2009-06-24 | 2011-09-27 | 주식회사 하이닉스반도체 | Ｒｆｉｄ의 센싱 장치 |
| TWI452316B (zh) * | 2010-01-29 | 2014-09-11 | Hon Hai Prec Ind Co Ltd | 熱量失效除錯系統及其溫度控制裝置 |
| KR20110097470A (ko) * | 2010-02-25 | 2011-08-31 | 주식회사 하이닉스반도체 | 온도센서 |
| KR101132795B1 (ko) * | 2010-02-25 | 2012-04-02 | 주식회사 하이닉스반도체 | 온도센서 |
| KR101132796B1 (ko) | 2010-02-25 | 2012-04-02 | 주식회사 하이닉스반도체 | 온도센서 |
| US8638084B1 (en) * | 2010-10-22 | 2014-01-28 | Xilinx, Inc. | Bandgap bias circuit compenastion using a current density range and resistive loads |
| US8334796B2 (en) * | 2011-04-08 | 2012-12-18 | Sandisk Technologies Inc. | Hardware efficient on-chip digital temperature coefficient voltage generator and method |
| CN102589741B (zh) * | 2012-03-14 | 2014-01-01 | 华为终端有限公司 | 一种温度检测方法及装置 |
| KR102041372B1 (ko) * | 2013-05-23 | 2019-11-07 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
| KR20150026292A (ko) * | 2013-09-02 | 2015-03-11 | 엘에스산전 주식회사 | 네거티브 온도 계수 서미스터를 이용한 온도 측정 장치 |
| US9541456B2 (en) | 2014-02-07 | 2017-01-10 | Sandisk Technologies Llc | Reference voltage generator for temperature sensor with trimming capability at two temperatures |
| US9094246B1 (en) * | 2014-04-14 | 2015-07-28 | Analog Devices Global | Pure differential signal based MIPI DSI/CSI-2 receiver systems |
| US10352775B2 (en) | 2015-09-25 | 2019-07-16 | Micron Technology, Inc. | Systems and methods for reducing temperature sensor reading variation due to device mismatch |
| KR102373545B1 (ko) | 2015-11-23 | 2022-03-11 | 삼성전자주식회사 | 온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법 |
| CN105321577B (zh) * | 2015-11-26 | 2018-09-14 | 上海兆芯集成电路有限公司 | 数据接收芯片 |
| US10365169B2 (en) * | 2017-04-10 | 2019-07-30 | Infineon Technologies Ag | Temperature/voltage sensor calibration |
| CN109212318A (zh) * | 2017-07-04 | 2019-01-15 | 重庆无线绿洲通信技术有限公司 | 阻值测量电路及方法、温度监控装置、电池包及管理*** |
| KR20190036893A (ko) | 2017-09-28 | 2019-04-05 | 삼성전자주식회사 | 메모리 장치 및 그것의 제어 방법 |
| KR20190044977A (ko) * | 2017-10-23 | 2019-05-02 | 에스케이하이닉스 주식회사 | 온도 센싱 회로 및 이를 포함하는 반도체 장치 |
| KR102533348B1 (ko) * | 2018-01-24 | 2023-05-19 | 삼성전자주식회사 | 온도 감지 장치 및 온도-전압 변환기 |
| CN110310694B (zh) * | 2018-03-20 | 2021-04-13 | 合肥格易集成电路有限公司 | 一种温度检测电路和闪存 |
| CN111351589B (zh) * | 2020-03-09 | 2021-11-12 | 西安微电子技术研究所 | 一种集成于cmos图像传感器的温度传感器及其控制方法 |
| CN111402947B (zh) * | 2020-03-13 | 2023-09-29 | 浙江华忆芯科技有限公司 | 电压的确定方法及装置、存储介质、电子装置 |
| KR20210150226A (ko) | 2020-06-03 | 2021-12-10 | 삼성전자주식회사 | 가변 레퍼런스 저항을 포함하는 메모리 장치 및 그것의 교정 방법 |
| KR20210153240A (ko) * | 2020-06-10 | 2021-12-17 | 에스케이하이닉스 주식회사 | 온도 센서 및 이의 제어 방법 |
| CN113870917B (zh) * | 2020-06-30 | 2023-09-12 | 长鑫存储技术有限公司 | 半导体装置 |
| CN113948119A (zh) * | 2020-07-17 | 2022-01-18 | 长鑫存储技术有限公司 | 半导体装置 |
| CN113948117A (zh) * | 2020-07-17 | 2022-01-18 | 长鑫存储技术有限公司 | 半导体装置 |
| EP3965105B1 (en) | 2020-07-17 | 2024-02-07 | Changxin Memory Technologies, Inc. | Calibration of temperature detection module in semiconductor memory comprising a plurality of memory chips |
| EP4095857A4 (en) | 2020-07-17 | 2023-08-23 | Changxin Memory Technologies, Inc. | SEMICONDUCTOR DEVICE |
| EP3968324B1 (en) | 2020-07-17 | 2023-07-05 | Changxin Memory Technologies, Inc. | Semiconductor device |
| US11852544B2 (en) * | 2021-02-25 | 2023-12-26 | Infineon Technologies LLC | Temperature sensor for non-volatile memory |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11297084A (ja) * | 1998-04-08 | 1999-10-29 | Hitachi Ltd | 半導体装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09297623A (ja) * | 1996-05-08 | 1997-11-18 | Toyo Commun Equip Co Ltd | 電圧／電流レギュレータ回路 |
| EP1143536B1 (en) * | 1998-12-15 | 2008-12-03 | Asahi Kasei EMD Corporation | Semiconductor device |
| JP2001267847A (ja) * | 2000-03-17 | 2001-09-28 | Asahi Kasei Microsystems Kk | 温度補償型水晶発振器及び水晶発振器の温度補償方法 |
| JP3721119B2 (ja) * | 2001-11-08 | 2005-11-30 | 株式会社東芝 | 温度センサ |
| KR100475736B1 (ko) * | 2002-08-09 | 2005-03-10 | 삼성전자주식회사 | 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법 |
| KR100464437B1 (ko) * | 2002-11-20 | 2004-12-31 | 삼성전자주식회사 | 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템 |
| KR100502664B1 (ko) * | 2003-04-29 | 2005-07-20 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 모드 전환 회로 및 그방법 |
| US6980020B2 (en) * | 2003-12-19 | 2005-12-27 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
| KR100515068B1 (ko) * | 2003-12-19 | 2005-09-16 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법 |
| JP4107235B2 (ja) * | 2003-12-25 | 2008-06-25 | 株式会社デンソー | 力学量センサ構造 |
| KR100611775B1 (ko) * | 2003-12-29 | 2006-08-10 | 주식회사 하이닉스반도체 | 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치 |
| DE102004005667B4 (de) * | 2004-02-05 | 2006-02-09 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb |
| KR100528164B1 (ko) | 2004-02-13 | 2005-11-15 | 주식회사 하이닉스반도체 | 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법 |
| KR100573830B1 (ko) * | 2004-02-19 | 2006-04-26 | 주식회사 하이닉스반도체 | 반도체 장치의 온도감지회로 |
| KR100578649B1 (ko) * | 2004-04-20 | 2006-05-11 | 주식회사 하이닉스반도체 | 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법 |
| KR100618876B1 (ko) * | 2004-11-10 | 2006-09-04 | 삼성전자주식회사 | 히스테리시스 특성을 갖는 시퀀셜 트랙킹 온도 센서 및 그온도 센싱 방법 |
| KR100772560B1 (ko) * | 2005-09-29 | 2007-11-02 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 온도 정보 출력 장치 및 방법 |
| US7649426B2 (en) * | 2006-09-12 | 2010-01-19 | Cts Corporation | Apparatus and method for temperature compensation of crystal oscillators |
-
2006
- 2006-10-12 KR KR1020060099180A patent/KR100851989B1/ko not_active IP Right Cessation
-
2007
- 2007-06-27 US US11/819,423 patent/US7643889B2/en active Active
- 2007-08-24 TW TW096131560A patent/TWI363353B/zh not_active IP Right Cessation
- 2007-08-30 JP JP2007223973A patent/JP2008097805A/ja not_active Ceased
- 2007-09-28 CN CN2007101514144A patent/CN101162604B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11297084A (ja) * | 1998-04-08 | 1999-10-29 | Hitachi Ltd | 半導体装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9587994B2 (en) | 2014-08-21 | 2017-03-07 | Renesas Electronics Corporation | Semiconductor device |
| JP2016121902A (ja) * | 2014-12-24 | 2016-07-07 | エスアイアイ・セミコンダクタ株式会社 | 過熱検出回路及び半導体装置 |
| KR101775831B1 (ko) * | 2016-05-24 | 2017-09-11 | 강희복 | Mirror-decoder strong-ARM증폭 적용을 위한 음의 문턱전압 5-단자 엔모스 트랜지스터 소자를 이용한 전력 공급 회로 장치 |
| KR101937263B1 (ko) * | 2017-07-28 | 2019-04-09 | 현대오트론 주식회사 | 차량용 카메라를 위한 신호 처리 장치 및 그것의 동작 방법 |
| US20210310876A1 (en) * | 2017-12-01 | 2021-10-07 | SK Hynix Inc. | Digital temperature sensing circuit |
| US11656131B2 (en) * | 2017-12-01 | 2023-05-23 | SK Hynix Inc. | Digital temperature sensing circuit |
| KR20210069924A (ko) * | 2019-12-04 | 2021-06-14 | 주식회사 라온솔루션 | 배터리 수명관리기능을 포함하는 신재생 에너지 센서보드 |
| KR102353853B1 (ko) * | 2019-12-04 | 2022-01-20 | 주식회사 라온솔루션 | 배터리 수명관리기능을 포함하는 신재생 에너지 센서보드 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI363353B (en) | 2012-05-01 |
| KR20080033588A (ko) | 2008-04-17 |
| US7643889B2 (en) | 2010-01-05 |
| CN101162604A (zh) | 2008-04-16 |
| CN101162604B (zh) | 2012-09-26 |
| KR100851989B1 (ko) | 2008-08-13 |
| US20080091378A1 (en) | 2008-04-17 |
| TW200818208A (en) | 2008-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008097805A (ja) | 半導体記憶装置の温度情報出力回路および方法 | |
| JP4523942B2 (ja) | 半導体プロセスおよび半導体回路における温度ドリフトを補償するための方法ならびに装置 | |
| CN110243485B (zh) | Cmos温度传感器 | |
| KR100795013B1 (ko) | 밴드 갭 레퍼런스 회로와 이를 이용한 온도 정보 출력장치 | |
| US9112513B2 (en) | Calibrating temperature coefficients for integrated circuits | |
| US7953569B2 (en) | On die thermal sensor of semiconductor memory device and method thereof | |
| US6885243B2 (en) | Dynamic, digitally controlled, temperature compensated voltage reference | |
| JP2016046617A (ja) | 半導体装置 | |
| JP2008544727A (ja) | 温度に依存しない増幅器のオフセットトリミング回路 | |
| TW202026790A (zh) | 具有修整調整之精度帶隙參考 | |
| JP5492702B2 (ja) | 半導体装置 | |
| US8624661B2 (en) | Method and circuit for curvature correction in bandgap references with asymmetric curvature | |
| US11237585B2 (en) | Self-biased current trimmer with digital scaling input | |
| EP3721314B1 (en) | Programmable temperature coefficient analog second-order curvature compensated voltage reference and trim techniques for voltage reference circuits | |
| US20180374544A1 (en) | Wide range zero temperature coefficient oscillators and related devices and methods | |
| US10120399B1 (en) | Trim techniques for voltage reference circuits | |
| KR20080092508A (ko) | 온도 정보 출력장치 | |
| JP6989165B2 (ja) | 制御回路、発振回路、制御方法及びプログラム | |
| CN111007913B (zh) | 一种提升电流源稳定性的电路及方法 | |
| KR101664346B1 (ko) | 전압 스큐를 조정하는 비휘발성 메모리 장치 및 그의 제어 방법 | |
| CN116520930A (zh) | 低压差线性稳压电路及修调控制方法、芯片、电子设备 | |
| JP2005347785A (ja) | 信号生成回路 | |
| TW202329132A (zh) | 用於記憶體感測的電流產生器 | |
| JP2022143734A (ja) | 半導体集積回路 | |
| JP2004253847A (ja) | レベル変換回路及びレベル変換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121213 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130530 |