JP2008091887A

JP2008091887A - Epitaxial silicon wafer and manufacturing method thereof

Info

Publication number: JP2008091887A
Application number: JP2007223190A
Authority: JP
Inventors: Atsuyuki Doi; 敬幸土肥; Shinji Nakahara; 信司中原; Masaya Sakurai; 雅哉櫻井; Masato Sakai; 正人坂井
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2006-09-05
Filing date: 2007-08-29
Publication date: 2008-04-17

Abstract

<P>PROBLEM TO BE SOLVED: To enable to measure LPDs of ≤100 nm in a ä110} wafer, thereby preventing deterioration of surface roughness, enabling to determine the surface state and enabling quality evaluation of the wafer. <P>SOLUTION: In an epitaxial silicon wafer, an epitaxial layer is grown on a silicon wafer having a plane inclined from a ä110} plane of a silicon single crystal as a main surface. The silicon wafer for growing the epitaxial layer thereon is configured in such a way that an inclination angle azimuth for inclining the ä110} plane is set in the range of 0-45° as measured from a <100> orientation parallel to the ä110} plane toward a <110> direction. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、エピタキシャルシリコンウェーハおよびその製造方法に係り、特に｛１１０｝面を傾けた面を主面とするシリコンウェーハに用いて好適な技術に関する。 The present invention relates to an epitaxial silicon wafer and a method for manufacturing the same, and more particularly to a technique suitable for use in a silicon wafer having a {110} plane inclined as a main surface.

最近、シリコン単結晶の主面が｛１１０｝面もしくはその近傍とされる、いわゆる｛１１０｝シリコンウェーハを用いた半導体集積回路素子の実現性が高くなっている。この｛１１０｝シリコンウェーハは、ＭＯＳＦＥＴのチャネル方向のキャリア移動度が従来から使われていた｛１００｝ウェーハに比べて高くなる可能性のあるもので、ロジック系デバイスへの適用が見込まれている。
特開２００４−２６５９１８号公報 Recently, the feasibility of a semiconductor integrated circuit device using a so-called {110} silicon wafer in which the main surface of the silicon single crystal is the {110} plane or the vicinity thereof is increasing. This {110} silicon wafer is likely to have higher carrier mobility in the channel direction of the MOSFET than the {100} wafer conventionally used, and is expected to be applied to logic devices. .
JP 2004-265918 A

｛１１０｝シリコンウェーハにエピタキシャル層を成膜したエピタキシャルウェーハは、エピタキシャル成長後のウェーハ表面ラフネスが、｛１００｝ウェーハにエピタキシャル層を成膜したエピタキシャルウェーハよりも劣化するという問題があった。 An epitaxial wafer in which an epitaxial layer is formed on a {110} silicon wafer has a problem that the wafer surface roughness after epitaxial growth is deteriorated compared to an epitaxial wafer in which an epitaxial layer is formed on a {100} wafer.

この表面ラフネス劣化の影響は、面検機でのヘイズ（ＨＡＺＥ）レベル劣化の原因となり、高精度品対応として特に表面の微小サイズＬＰＤを測定する上で、ノイズとして測定値に大きな影響を及ぼしてしまう。
その結果、上記のノイズ値への影響により、｛１１０｝エピタキシャルウェーハにおいては、ウェーハ表面の検査時に、１００ｎｍサイズ以下のＬＰＤ（ＬｉｇｈｔＰｏｉｎｔＤｅｆｅｃｔ）を測定することが難しい状況であり、このため、ウェーハ表面の状態を認識することができず、ウェーハの品質評価をおこなうことができないという問題があった。 This surface roughness deterioration causes haze (HAZE) level deterioration in the surface detector, and has a large influence on the measured value as noise when measuring a very small surface size LPD particularly for high-precision products. End up.
As a result, in the {110} epitaxial wafer, it is difficult to measure an LPD (Light Point Defect) of 100 nm size or less when inspecting the wafer surface due to the influence on the noise value. There was a problem that the surface condition could not be recognized and the quality of the wafer could not be evaluated.

本発明は、上記の事情に鑑みてなされたもので、以下の目的を達成しようとするものである。
｛１１０｝ウェーハにおいて、表面ラフネスを向上を図ること。 The present invention has been made in view of the above circumstances, and intends to achieve the following object.
To improve surface roughness in {110} wafers.

本発明の本発明のエピタキシャルシリコンウェーハは、シリコン単結晶の｛１１０｝面を傾けた面を主面とするシリコンウェーハにエピタキシャル層を成長させたエピタキシャルシリコンウェーハであって、
エピタキシャル層を成長させるシリコンウェーハは、前記｛１１０｝面を傾ける傾角度方位が、該｛１１０｝面に対して平行な＜１００＞方位から＜１１０＞方向に対して０〜４５°の範囲に設定されてなることにより上記課題を解決した。
また、他の本発明本発明において、前記｛１１０｝面を傾ける傾斜角度が前記｛１１０｝面から０〜１０°の範囲に設定されることがより好ましい。
さらに他の本発明本発明は、前記エピタキシャルシリコンウェーハ表面を、レーザー面検機で測定した際に、すくなくとも１００ｎｍ以上のＬＰＤが測定可能である。
また、また、本発明のエピタキシャルシリコンウェーハの製造方法において、シリコン単結晶の｛１１０｝面を傾けた面を主面とするシリコンウェーハにエピタキシャル層を成長させるエピタキシャルシリコンウェーハの製造方法であって、
引き上げた単結晶からエピタキシャル層を成長させるシリコンウェーハをスライスする際に、
前記｛１１０｝面を傾ける傾角度方位が該｛１１０｝面に対して平行な＜１００＞方位から＜１１０＞方向に対して０〜４５°の範囲となるようにスライスするスライス角度を設定してなる手段を採用することもできる。
また、また、他の本発明においては、前記｛１１０｝面を傾ける傾斜角度が前記｛１１０｝面から０〜１０°の範囲となるように前記スライス角度を設定してなることができる。 The epitaxial silicon wafer of the present invention of the present invention is an epitaxial silicon wafer in which an epitaxial layer is grown on a silicon wafer having a principal surface of a tilted {110} plane of a silicon single crystal,
In the silicon wafer on which the epitaxial layer is grown, the tilt angle direction for inclining the {110} plane is in the range of 0 to 45 ° with respect to the <110> direction from the <100> direction parallel to the {110} plane. The above problems have been solved by being set.
Further, in the present invention, it is more preferable that an inclination angle for inclining the {110} plane is set in a range of 0 to 10 ° from the {110} plane.
Still another invention of the present invention can measure at least 100 nm or more of LPD when the surface of the epitaxial silicon wafer is measured by a laser surface detector.
Moreover, in the method for producing an epitaxial silicon wafer according to the present invention, an epitaxial silicon wafer is produced by growing an epitaxial layer on a silicon wafer having a principal surface of a {110} plane inclined of a silicon single crystal,
When slicing a silicon wafer to grow an epitaxial layer from a single crystal pulled up,
The slice angle is set so that the tilt angle azimuth for inclining the {110} plane is in the range of 0 to 45 ° with respect to the <110> direction from the <100> azimuth parallel to the {110} plane. It is also possible to adopt the following means.
In another aspect of the present invention, the slice angle can be set such that an inclination angle for inclining the {110} plane is within a range of 0 to 10 ° from the {110} plane.

ここで、傾角度方位が上記の範囲より大きい場合には、表面ラフネスが大きくなってしまい、レーザー面検機による測定で、少なくとも１００ｎｍサイズ以下のＬＰＤを検出できなくなるため好ましくない。
なお一例として、傾角度方位（傾斜方向）は、（１１０）面を傾ける際に、［００１］方位から＜１１０＞方向のうち、

の方向へ傾けるような正の方向の範囲０〜４５°および、

の方向へ傾けるような負の方向の範囲０〜４５°をいずれも含むものである。
また、傾角度方位（傾斜方向）は、０°を含むとともに、４５°を含まないことが好ましく、より好ましくは、傾角度方位（傾斜方向）は、０°を含まず、かつ、２０°以下とすることができる。
傾角度方位として３０°よりさらに大きい＜１１１＞方向に設定すると急激にテラスの段差（高さ）が増え、ヘイズ、表面の荒れとして検出される。
上記の角度で、傾ける事により課題である、ＬＰＤ測定が可能になるばかりではなく、どのようなＭＯＳＦＥＴを形成しても良好な特性を得ることができる。 Here, when the tilt angle azimuth is larger than the above range, the surface roughness becomes large, and it is not preferable because an LPD having a size of at least 100 nm cannot be detected by measurement with a laser surface detector.
As an example, the tilt angle azimuth (tilt direction) is the <110> direction from the [001] azimuth when the (110) plane is tilted.

A range of 0-45 ° in the positive direction, such as tilting in the direction of

The range of 0 to 45 ° in the negative direction that tilts in the direction of is included.
The tilt angle azimuth (tilt direction) includes 0 ° and preferably does not include 45 °. More preferably, the tilt angle azimuth (tilt direction) does not include 0 ° and is 20 ° or less. It can be.
If the tilt angle azimuth is set to a <111> direction that is larger than 30 °, the step difference (height) of the terrace is suddenly increased and detected as haze and surface roughness.
By tilting at the above-mentioned angle, not only LPD measurement, which is a problem, becomes possible, but good characteristics can be obtained no matter what MOSFET is formed.

本発明本発明において、前記｛１１０｝面を傾ける傾斜角度が前記｛１１０｝面から０〜１０°の範囲に設定されることがより好ましく、より好ましくは、０°より大きく１０°以下の範囲に設定することができ、これにより、｛１１０｝面におけるステップ間隔が狭まり、平坦性がより優れ、ＬＰＤの測定が可能で、表面のステップと、パーティクル及び欠陥とを分離計測できるエピタキシャルウェーハを得ることができる。
ここで、｛１１０｝面を傾ける傾斜角度が１０°以上程度となると、テラス幅が小さくなるためにエピタキシャル工程でのステップ成長が阻害され、エピタキシャル工程での安定したステップ形成が難しくなっていくと考えられるため好ましくない。
また、傾斜角度を０°、すなわち｛１１０｝面ジャストに設定した場合には、ステップの存在はないために平坦な面を得ることができる。
また、傾斜角度が１０°以上となると単原子層ステップ段差（０．１９２ｎｍ）に対して、テラス幅が小さくなりステップ成長が阻害されること、および、｛１１０｝面と異なる面が生じる可能性があるため好ましくない。 In the present invention, the inclination angle for inclining the {110} plane is more preferably set in the range of 0 to 10 ° from the {110} plane, and more preferably in the range of greater than 0 ° and not more than 10 °. As a result, the step interval on the {110} plane is narrowed, the flatness is better, the LPD measurement is possible, and an epitaxial wafer capable of separately measuring the surface steps, particles and defects is obtained. be able to.
Here, when the inclination angle for inclining the {110} plane is about 10 ° or more, the terrace width becomes small, so that step growth in the epitaxial process is hindered, and stable step formation in the epitaxial process becomes difficult. Since it is considered, it is not preferable.
Further, when the inclination angle is set to 0 °, ie, {110} plane just, there is no step, so that a flat surface can be obtained.
In addition, when the inclination angle is 10 ° or more, the terrace width becomes smaller and the step growth is inhibited with respect to the monolayer step difference (0.192 nm), and a surface different from the {110} plane may be generated. This is not preferable.

本発明本発明は、前記エピタキシャルシリコンウェーハ表面を、レーザー面検機で測定した際に、少なくとも１００ｎｍ以上のＬＰＤが測定可能であることが好ましく、より好ましくは６５ｎｍ以上のＬＰＤを測定可能であることにより、エピタキシャル層を成長させたウェーハ表面において、その表面状態を判断して、ウェーハ品質評価を正確に行うことが可能となる。 The present invention is preferably capable of measuring an LPD of at least 100 nm, more preferably an LPD of 65 nm or more, when measuring the surface of the epitaxial silicon wafer with a laser surface detector. Thus, it is possible to accurately evaluate the wafer quality by judging the surface state of the wafer surface on which the epitaxial layer is grown.

ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）が形成されるシリコンウェーハ基板には、今まで｛１００｝方位のウェーハか、｛１００｝から４°程度傾けられたウェーハが使用されてきたが、ＭＯＳＦＥＴにおいて、特許文献１に記載されるように、ウェーハに傾角度方位（傾斜方向角度）を形成するとテラスが発生し、ステップに平行な一方向については、移動度の改善が見られることが知られている。 As a silicon wafer substrate on which a MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) is formed, a wafer having a {100} orientation or a wafer tilted by about 4 ° from {100} has been used. As described in Patent Document 1, it is known that when a tilt angle azimuth (tilt direction angle) is formed on a wafer, a terrace is generated, and in one direction parallel to the step, mobility is improved. ing.

また、特許文献１には、＜１００＞方向に傾斜させたウェーハにおいて、エピタキシャル成長を行うことで、ラフネスが低減されるとの記載がある。
しかしながら、特許文献１とは異なり、エピタキシャル成長後にＬＰＤ測定器にて、パーティクル、欠陥および突起を、ラフネスと区別して選別可能なことが求められかつ、ウェーハ上に形成される素子デバイスのキャリアの流れ方向にて、一方向のみならず全ての方向において良い特性を得られることが求められる、良質なエピタキシャルウェーハにおいては、本願発明のように、傾角度を＜１００＞方向から＜１１０＞方向へ０〜４５度回転した方向へ０〜１０°軸を傾ける基板にエピタキシャルを成長させることが好ましい。 Patent Document 1 also describes that roughness is reduced by performing epitaxial growth on a wafer tilted in the <100> direction.
However, unlike Patent Document 1, it is required that particles, defects, and protrusions can be distinguished from roughness by an LPD measuring device after epitaxial growth, and the carrier flow direction of element devices formed on the wafer In a good quality epitaxial wafer that is required to obtain good characteristics not only in one direction but in all directions, the tilt angle is changed from <100> direction to <110> direction as in the present invention. It is preferable to grow an epitaxial layer on a substrate tilted by 0 to 10 ° in a direction rotated by 45 degrees.

本発明によれば、｛１１０｝面を傾けたウェーハにおいて、表面ラフネスのレベルは、良好となり、従来測定することができなかった、少なくとも１００ｎｍサイズ以下、特に、６５ｎｍ以上とされる微小サイズＬＰＤ測定が可能となるという効果を奏することができる。 According to the present invention, in a wafer with a {110} plane tilted, the level of surface roughness is good, and a micro-size LPD measurement at least 100 nm size or less, particularly 65 nm or more, which could not be measured conventionally. The effect that it becomes possible can be produced.

以下、本発明に係るエピタキシャルシリコンウェーハおよびその製造方法の第１実施形態を、図面に基づいて説明する。
図１は本実施形態におけるエピタキシャルシリコンウェーハの傾斜度方位（傾斜方向角度）及び傾斜角度を説明する模式斜視図であり、図２、図３は、本実施形態におけるエピタキシャルシリコンウェーハを示す模式平面図であり、図４は本実施形態におけるエピタキシャルシリコンウェーハの製造方法を示すフローチャートであり、図において、符号Ｗは、シリコンウェーハである。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, an epitaxial silicon wafer and a manufacturing method thereof according to a first embodiment of the invention will be described with reference to the drawings.
FIG. 1 is a schematic perspective view for explaining an inclination direction (inclination direction angle) and an inclination angle of an epitaxial silicon wafer in the present embodiment, and FIGS. 2 and 3 are schematic plan views showing the epitaxial silicon wafer in the present embodiment. FIG. 4 is a flowchart showing a method for manufacturing an epitaxial silicon wafer according to the present embodiment. In the figure, reference numeral W denotes a silicon wafer.

本実施形態におけるエピタキシャルシリコンウェーハは、図２に示すように、｛１１０｝面を傾けた面を主面とするもので、｛１１０｝面を傾ける傾角度方位（傾斜方向）が、該｛１１０｝面に対して平行な＜１００＞方位から＜１１０＞方向に対して０〜４５°の範囲に設定され、｛１１０｝面を傾ける傾斜角度（オフ角）が前記｛１１０｝面から０〜１０°の範囲、より好ましくは０〜４°の範囲に設定されてなるものである。 As shown in FIG. 2, the epitaxial silicon wafer in the present embodiment has a {110} plane tilted as a main surface, and the {110} plane tilt angle azimuth (tilt direction) is the {110} plane. } It is set in the range of 0-45 ° with respect to the <110> direction from the <100> azimuth parallel to the plane, and the tilt angle (off angle) for tilting the {110} plane is 0 It is set in the range of 10 °, more preferably in the range of 0 to 4 °.

より詳細に説明すると、本実施形態におけるエピタキシャルシリコンウェーハは、図１，図３に示すように、（１１０）面Ｗ１を傾けた面Ｗ２を主面とするもので、（１１０）面Ｗ１を傾ける傾角度方位（傾斜方向）Ｇ１が、図３において斜線を付した範囲、つまり、該（１１０）面Ｗ１に対して平行な＜１００＞方位である

から

方向に対しての角度ψが、０≦ψ＜４５°の範囲に設定され、（１１０）面Ｗ１を傾ける傾斜角度ξが前記（１１０）面からの０≦ξ≦１０°の範囲、より好ましくは０≦ξ≦４°の範囲に設定されてなるものである。 More specifically, as shown in FIGS. 1 and 3, the epitaxial silicon wafer according to the present embodiment has a main surface as a surface W2 inclined from the (110) surface W1, and the (110) surface W1 is inclined. The tilt angle azimuth (tilt direction) G1 is a hatched range in FIG. 3, that is, a <100> azimuth parallel to the (110) plane W1.

From

The angle ψ with respect to the direction is set in the range of 0 ≦ ψ <45 °, and the inclination angle ξ for inclining the (110) plane W1 is more preferably in the range of 0 ≦ ξ ≦ 10 ° from the (110) plane. Is set in the range of 0 ≦ ξ ≦ 4 °.

つまり、図３に示すように、（１１０）面Ｗ１の法線Ｍ０を傾角度方位（傾斜方向）Ｇ１に向かって、傾斜角度ξだけ傾けた法線Ｍ０’を法線とする面Ｗ２が主面となっている。 That is, as shown in FIG. 3, a surface W2 having a normal line M0 ′ that is inclined by an inclination angle ξ as a normal line, with the normal line M0 of the (110) plane W1 toward the inclination angle azimuth (inclination direction) G1, is a main line. It is a surface.

また、本実施形態のシリコンウェーハにおいて、図３に示すように、オリエンテーションフラットあるいはノッチＮが

方向に形成されることが可能である。
ノッチＮの位置は定まったものではなく、どの結晶方位にも形成は可能で、＜１１０＞方向に形成されるのが一般的である（ＳＥＭＩＭ１−１１０６）。設定した傾角度方位（傾斜方向）Ｇ１にあわせてノッチＮを所定位置に形成することも可能である。 Further, in the silicon wafer of the present embodiment, as shown in FIG.

It can be formed in the direction.
The position of the notch N is not fixed, it can be formed in any crystal orientation, and is generally formed in the <110> direction (SEMI M1-1106). It is also possible to form the notch N at a predetermined position in accordance with the set inclination angle azimuth (inclination direction) G1.

このようなエピタキシャルシリコンウェーハの製造方法は、図４に示すように、単結晶引き上げ工程Ｓ１、面方位条件設定工程Ｓ２、インゴット切断工程Ｓ３、スライス工程Ｓ４、表面処理工程Ｓ５、エピタキシャル成長工程Ｓ６、表面測定工程Ｓ７、を有する。 As shown in FIG. 4, such an epitaxial silicon wafer manufacturing method includes a single crystal pulling step S1, a plane orientation condition setting step S2, an ingot cutting step S3, a slicing step S4, a surface treatment step S5, an epitaxial growth step S6, a surface Measuring step S7.

図４に示す単結晶引き上げ工程Ｓ１においては、ＣＺ法（チョクラルスキー法）により、シリコン融液にシリコン単結晶である種結晶を接触させて引き上げ、無転移化するためのネック部、拡径するための肩部（ショルダー部）、ウェーハとする直胴部、縮径部（ボトム部）の各部分を製造することによっておこなわれる。ここで、引き上げられた単結晶は、直胴部において、引き上げ軸方向（軸線方向）が、図１に示す法線Ｍ０と一致する方向となるように設定されて、後工程でスライスされたウェーハが、｛１１０｝面を傾けた面が主面となるようにされている。具体的には、種結晶のシリコン溶湯に接触する面が、（１１０）面となるように設定される。 In the single crystal pulling step S1 shown in FIG. 4, a neck portion for increasing the diameter of the seed by bringing a seed crystal, which is a silicon single crystal, into contact with the silicon melt by the CZ method (Czochralski method), and increasing the diameter. This is done by manufacturing each part of a shoulder part (shoulder part), a straight body part used as a wafer, and a reduced diameter part (bottom part). Here, the single crystal pulled up is a wafer sliced in a subsequent process in which the pulling axis direction (axial direction) is set to coincide with the normal line M0 shown in FIG. However, the surface with the {110} plane inclined is made the main surface. Specifically, the surface in contact with the silicon melt of the seed crystal is set to be the (110) surface.

図４に示す単結晶引き上げ工程Ｓ１において引き上げられた単結晶に対して、図４に示す面方位条件設定工程Ｓ２において、最終製品となるウェーハの仕様に基づいて、上述した傾角度方位（傾斜方向）Ｇ１の角度ψおよび傾斜角度ξを設定する。
この際、後述するように、インゴット切断工程Ｓ３、スライス工程Ｓ４における加工条件をそれぞれ設定する。 With respect to the single crystal pulled in the single crystal pulling step S1 shown in FIG. 4, in the plane orientation condition setting step S2 shown in FIG. ) Set the angle ψ and the inclination angle ξ of G1.
At this time, as will be described later, processing conditions in the ingot cutting step S3 and the slicing step S4 are set.

次いで、図４に示すインゴット切断工程Ｓ３において、引き上げた単結晶を軸方向に分割し、円筒研削等の表面処理をして、円柱形のインゴットとする。同時に、単結晶またはインゴットをＸ線回折法や光像法等による解析装置によって、その結晶方位を特定するとともに、たとえば、

とされる位置に、ノッチＮを形成する。
このインゴットを成形する際に、単結晶直胴部の曲表面（円筒面）を研削等によって、表面処理するが、この際、インゴットの中心線（中心軸）が図１に示す法線Ｍ０と一致する方向となるように設定されて、後工程であるスライス工程Ｓ４において、ウェーハの主面が、｛１１０｝面を傾けた面となるようにされている。 Next, in the ingot cutting step S3 shown in FIG. 4, the pulled single crystal is divided in the axial direction and subjected to surface treatment such as cylindrical grinding to obtain a cylindrical ingot. At the same time, the crystal orientation of a single crystal or ingot is specified by an analyzer such as an X-ray diffraction method or an optical image method,

A notch N is formed at the position.
When this ingot is formed, the curved surface (cylindrical surface) of the single crystal straight body portion is surface-treated by grinding or the like. At this time, the center line (center axis) of the ingot is the normal line M0 shown in FIG. In the slicing step S4, which is a subsequent step, the main surface of the wafer is set to be a surface inclined from the {110} plane.

図５は本実施形態におけるエピタキシャルシリコンウェーハをスライス工程を説明するための斜視図である。
次いで、図４に示すスライス工程Ｓ４において、インゴットをワイヤソー１０によってスライスしてシリコンウェーハＷとする。 FIG. 5 is a perspective view for explaining a slicing process of the epitaxial silicon wafer in the present embodiment.
Next, in the slicing step S4 shown in FIG.

ワイヤソー１０は、長尺なワイヤ１３が複数本の溝ローラ間にコイル状に巻き架けられた装置であり、図５に示すように、ＣＺ法により引き上げられた単結晶シリコンから分割されたインゴットＩを多数枚のシリコンウェーハにワイヤ切断する装置である。
ワイヤソー１０は、図において正面視して三角形状に配置された３本のグルーブローラ１２Ａ，１２Ｂ，１２Ｃを有している。これらのグルーブローラ１２Ａ，１２Ｂ，１２Ｃ間には、１本のワイヤ１１ａが互いに平行かつ一定ピッチで巻き掛けられている。これによって、グルーブローラ１２Ａ，１２Ｂ，１２Ｃ間にワイヤ列１１が現出される。ワイヤ列１１は、３本のグルーブローラ１２Ａ，１２Ｂ，１２Ｃ間で駆動モータにより往復走行される。下側に配置された２本のグルーブローラ１２Ａ，１２Ｂの中間が、インゴットＩを切断するワイヤ列１１のインゴット切断位置となっている。 The wire saw 10 is an apparatus in which a long wire 13 is wound in a coil shape between a plurality of groove rollers, and as shown in FIG. 5, an ingot I divided from single crystal silicon pulled up by the CZ method. Is a device for cutting a wire into a number of silicon wafers.
The wire saw 10 has three groove rollers 12A, 12B, and 12C arranged in a triangular shape when viewed from the front in the figure. Between these groove rollers 12A, 12B, and 12C, one wire 11a is wound around in parallel with each other at a constant pitch. As a result, the wire row 11 appears between the groove rollers 12A, 12B, and 12C. The wire row 11 is reciprocated by a drive motor between the three groove rollers 12A, 12B, and 12C. The middle of the two groove rollers 12A and 12B arranged on the lower side is an ingot cutting position of the wire row 11 that cuts the ingot I.

インゴットＩは、カーボンベッド（スライスベース）１９ａを介して、インゴットＩを昇降する昇降台１９に固定されている。インゴット切断位置の両側の上方には、砥液をワイヤ列１１上に連続供給する砥液供給部２０が配設されている。これらのグルーブローラ１２Ａ，１２Ｂ，１２Ｃは円筒形状でそれらの外周面は、ウレタンゴムからなる所定厚さのライニング材で被覆され、各ライニング材の外周面には、それぞれワイヤ溝が刻設されている。 The ingot I is fixed to an elevator 19 that raises and lowers the ingot I via a carbon bed (slice base) 19a. Above the both sides of the ingot cutting position, a polishing liquid supply unit 20 that continuously supplies the polishing liquid onto the wire row 11 is disposed. These groove rollers 12A, 12B, and 12C have a cylindrical shape, and their outer peripheral surfaces are covered with a lining material having a predetermined thickness made of urethane rubber, and wire grooves are engraved on the outer peripheral surfaces of the respective lining materials. Yes.

ワイヤ１１ａは直径１６０μｍのピアノ線でＺｎメッキが施されている。このワイヤ１１ａは、図示しない繰出し装置のボビンから導出され、供給側のガイドローラを介して、これらのグルーブローラ１２Ａ，１２Ｂ，１２Ｃに架け渡された後、導出側のガイドローラを介して、図示しない巻取り装置のボビンに巻き取られる。ボビンの各回転軸は駆動モータの対応する出力軸にそれぞれ連結されている。各駆動モータを同期して駆動すると、各ボビンが回転して、ワイヤ１１ａが往復走行する。 The wire 11a is a piano wire having a diameter of 160 μm and is plated with Zn. The wire 11a is led out from a bobbin of a feeding device (not shown), is laid over the groove rollers 12A, 12B, and 12C through a supply-side guide roller, and then is drawn through a guide-side guide roller. Not wound on the bobbin of the winding device. Each rotating shaft of the bobbin is connected to a corresponding output shaft of the drive motor. When each drive motor is driven in synchronization, each bobbin rotates and the wire 11a reciprocates.

図５に示すように、ワイヤソー１０では、砥液を砥液供給部よりワイヤ列１１に供給しながら、駆動モータにより繰出し装置のボビンを回転し、ワイヤ１１ａをグルーブローラ１２Ａ，１２Ｂ，１２Ｃに供給する。これと同時に、駆動モータにより巻取り装置のボビンを回転し、グルーブローラ１２Ａ，１２Ｂ，１２Ｃを介してワイヤ１１ａを巻き取る。その際、一定の周期で各ボビンの回転方向を変更し、ワイヤ１１ａを往復走行させる。このワイヤ列１１の往復走行中、上方からインゴットＩをワイヤ列１１へ押し付ける。これにより、インゴットＩが多数枚のウェーハに切断される。ワイヤ列１１の往復走行時に、砥液中の遊離砥粒がワイヤ列１１のワイヤ１１ａにより切断溝の底部に擦りつけられ、その底部が研削作用によって徐々に削り取られ、最終的に多数枚のシリコンウェーハに切断される。 As shown in FIG. 5, in the wire saw 10, the bobbin of the feeding device is rotated by the drive motor while supplying the abrasive liquid from the abrasive liquid supply unit to the wire row 11, and the wire 11a is supplied to the groove rollers 12A, 12B, and 12C. To do. At the same time, the bobbin of the winding device is rotated by the drive motor, and the wire 11a is wound up via the groove rollers 12A, 12B, and 12C. At that time, the rotation direction of each bobbin is changed at a constant cycle, and the wire 11a is reciprocated. During reciprocating travel of the wire row 11, the ingot I is pressed against the wire row 11 from above. Thereby, the ingot I is cut into a large number of wafers. During the reciprocating traveling of the wire row 11, loose abrasive grains in the abrasive liquid are rubbed against the bottom of the cutting groove by the wire 11 a of the wire row 11, and the bottom is gradually scraped off by a grinding action, and finally a large number of silicon Cut into wafers.

本実施形態のスライス工程Ｓ４においては、インゴット切断位置の両側に位置する２本のグルーブローラ１２Ａ，１２Ｂの平行な軸線Ｍ１，Ｍ２と、インゴットＩの軸線Ｍ３とが、それぞれ、図１に示す法線Ｍ０、Ｍ０’と一致する方向となるように設定されて、後工程でスライスされたウェーハが、｛１１０｝面を傾けた面を主面とするようにされている。具体的には、グルーブローラ１２Ａ，１２Ｂの平行な軸線Ｍ１，Ｍ２が図１に示す法線Ｍ０と一致する方向とされ、インゴットＩの軸線Ｍ３が図１に示す法線Ｍ０’と一致する方向となるように、かつ、傾角度方位（傾斜方向）Ｇ１，Ｇ２が軸線Ｍ１，Ｍ２で形成される平面と平行になるようにして、カーボンベッド１９ａを介してインゴットＩを昇降台１９に固定する。この、昇降台１９は、グルーブローラ１２Ａ，１２Ｂの平行な軸線Ｍ１，Ｍ２で形成される平面（切断位置のワイヤ列１１に平行となる）に対してその法線方向に移動するように設定される。 In the slicing step S4 of the present embodiment, the parallel axes M1 and M2 of the two groove rollers 12A and 12B located on both sides of the ingot cutting position and the axis M3 of the ingot I are respectively shown in FIG. A wafer sliced in a subsequent process and set in a direction that coincides with the lines M0 and M0 ′ is set to have a main surface that is inclined from the {110} plane. Specifically, the parallel axes M1 and M2 of the groove rollers 12A and 12B coincide with the normal M0 shown in FIG. 1, and the axis M3 of the ingot I coincides with the normal M0 ′ shown in FIG. And the ingot I is fixed to the elevator 19 via the carbon bed 19a so that the inclination angle azimuth (inclination direction) G1, G2 is parallel to the plane formed by the axes M1, M2. . The lifting platform 19 is set to move in the normal direction with respect to a plane (parallel to the wire row 11 at the cutting position) formed by the parallel axes M1 and M2 of the groove rollers 12A and 12B. The

この後、スライスしたシリコンウェーハに対して、表面処理工程Ｓ５としてベベリング、ラップ、研削、エッチング、鏡面研磨（ポリッシング）等の諸工程をおこなう。 Thereafter, various processes such as beveling, lapping, grinding, etching, and mirror polishing (polishing) are performed on the sliced silicon wafer as the surface treatment step S5.

表面処理工程Ｓ５後に、エピタキシャル成長工程Ｓ６において、シリコンウェーハ表面に、エピタキシャル層を成長させる。
この際、エピタキシャル条件としては、たとえば、膜厚１〜６μｍ（３μｍ）、成膜速度１．５〜３．５μｍ／ｍｉｎ（２．５μｍ／ｍｉｎ）、温度範囲１０５０〜１２００°（１１３０°）としてエピタキシャル層を成長させる。
また、ウェーハ投入よりエピタキシャルプロセス完了まで、Ｈ_２ガスはメインガスとして継続導入されており、ＴＣＳ（トリクロロシラン）、ＳｉＨ_４（モノシラン）、ＳｉＨ_２Ｃｌ_２（ジクロルシラン）、ＳｉＣｌ_４（四塩化珪素）等の成膜ガスをエピタキシャル成長炉に供給する前において、たとえば昇温中などに、水素ガスを供給しての水素ベーク、あるいは、塩酸ガスによるＨＣｌエッチ処理をおこなうことも可能である。 After the surface treatment step S5, an epitaxial layer is grown on the surface of the silicon wafer in the epitaxial growth step S6.
At this time, the epitaxial conditions are, for example, a film thickness of 1 to 6 μm (3 μm), a film formation speed of 1.5 to 3.5 μm / min (2.5 μm / min), and a temperature range of 1050 to 1200 ° (1130 °). An epitaxial layer is grown.
In addition, H ₂ gas is continuously introduced as the main gas from the wafer loading to the completion of the epitaxial process. TCS (trichlorosilane), SiH ₄ (monosilane), SiH ₂ Cl ₂ (dichlorosilane), SiCl ₄ (silicon tetrachloride) It is also possible to perform hydrogen baking with hydrogen gas supply or HCl etching with hydrochloric acid gas before the film formation gas such as is supplied to the epitaxial growth furnace.

本実施形態のエピタキシャルシリコンウェーハおよびその製造方法によれば、表面ラフネスのレベルは、ＲＭＳで０．１５ｎｍ以下と良好なレベルとなり、後述するレーザー面検機による測定の際に問題となるヘイズも低減されることになる。従って、少なくとも１００ｎｍサイズ以下での微小サイズＬＰＤ測定も可能となる。 According to the epitaxial silicon wafer of this embodiment and the manufacturing method thereof, the level of surface roughness is a favorable level of 0.15 nm or less in RMS, and haze that becomes a problem during measurement by a laser surface detector described later is also reduced. Will be. Accordingly, it is possible to measure a micro size LPD at least at a size of 100 nm or less.

以下、本発明に係るエピタキシャルシリコンウェーハおよびその製造方法の第２実施形態を、図面に基づいて説明する。 Hereinafter, an epitaxial silicon wafer and a method for manufacturing the same according to a second embodiment of the present invention will be described with reference to the drawings.

本実施形態に係るエピタキシャルシリコンウェーハおよびその製造方法においては、面方位条件設定工程Ｓ２、インゴット切断工程Ｓ３、スライス工程Ｓ４に関する点が上述した第１実施形態とその製造方法に関する点が異なるのみであり、同等の構成には同一の符号を付してその説明を省略する。 In the epitaxial silicon wafer and the manufacturing method thereof according to the present embodiment, the points regarding the plane orientation condition setting step S2, the ingot cutting step S3, and the slicing step S4 are only different from the first embodiment described above and the manufacturing method thereof. The same components are denoted by the same reference numerals, and the description thereof is omitted.

図６は、Ｘ線解析法を示す説明図であり、図７は、本実施形態におけるインゴット切断工程を説明する模式正面図である。 FIG. 6 is an explanatory view showing an X-ray analysis method, and FIG. 7 is a schematic front view for explaining an ingot cutting step in the present embodiment.

本実施形態のインゴット切断工程Ｓ３において、引き上げた単結晶を軸方向に分割し、円筒研削等の表面処理をして、円柱形のインゴットとする。同時に、単結晶またはインゴットをＸ線回折法や光像法等による解析装置によって、その結晶方位を特定するとともに、ノッチＮを形成する。
このインゴットを成形する際に、単結晶直胴部の曲表面（円筒面）を研削等によって、表面処理するが、この際、インゴットの中心線（中心軸）が図１に示す法線Ｍ０’と一致する方向となるように設定されて、後工程でスライスされたウェーハが、｛１１０｝面を傾けた面が主面となるようにされている。 In the ingot cutting step S3 of the present embodiment, the pulled single crystal is divided in the axial direction, and surface treatment such as cylindrical grinding is performed to obtain a cylindrical ingot. At the same time, the crystal orientation of a single crystal or ingot is specified by an analyzer such as an X-ray diffraction method or an optical image method, and a notch N is formed.
When forming this ingot, the curved surface (cylindrical surface) of the single crystal straight body is subjected to surface treatment by grinding or the like. At this time, the center line (center axis) of the ingot is the normal line M0 ′ shown in FIG. The wafer sliced in the subsequent process is set to be in the direction that coincides with the surface of the wafer, and the surface with the {110} plane inclined is the main surface.

Ｘ線回析法とは、結晶格子面で回析した回析Ｘ線パターンあるいは強度を記録する方法である。この回析法による切断面の結晶方位の測定は、ディフラクトメータと称される計数管を利用したＸ線回析装置で行われる。ディフラクトメータは、主に、Ｘ線を発生させるＸ線発生装置、Ｘ線の反射角度を測定するゴニオメータ、Ｘ線強度を測定する係数装置、これらを制御して計数値の演算を行う制御演算装置という４つの装置から構成される。 The X-ray diffraction method is a method for recording a diffraction X-ray pattern or intensity diffracted on a crystal lattice plane. The crystal orientation of the cut surface by this diffraction method is measured by an X-ray diffraction apparatus using a counter tube called a diffractometer. The diffractometer is mainly an X-ray generator that generates X-rays, a goniometer that measures the reflection angle of X-rays, a coefficient device that measures X-ray intensity, and a control calculation that controls these to calculate the count value. It consists of four devices called devices.

Ｘ線発生装置から照射されたＸ線の入射ビーム，反射ビームおよび反射面の法線がすべて同じ平面上にあり、Ｘ線の反射強度が最大になるとき、Ｂｒａｇｇの条件と称される
２ｄｓｉｎθ＝ｎλ
の式が成り立つ。ここで、λは照射された単色Ｘ線の波長、ｄは反射面（ｈ，ｋ，ｌ）の格子面間隔，θはＢｒａｇｇ角，ｎは反射次数，ｈ，ｋ，ｌはＭｉｌｌｅｒ指数である。この条件を用いて切断面と基準結晶面（１１０）との結晶方位の傾きを測定する。まず、資料台を切断面と入射ビームのなす角がＢｒａｇｇ角になるように設定し、Ｘ線を照射する。次に、資料台を中心に計数管を回転させ、Ｘ線強度がもっとも強くなる計数管の回転角Ψ１を求める。同じように切断面の法線を軸として資料を９０度，１８０度，２７０度と回転させたときのそれぞれの角度における計数管の回転角Ψ２，Ψ３，Ψ４を求める。 When the incident beam of X-rays emitted from the X-ray generator, the reflected beam, and the normal of the reflecting surface are all on the same plane and the reflection intensity of the X-ray is maximized, 2d sin θ called Bragg condition = Nλ
The following equation holds. Where λ is the wavelength of the emitted monochromatic X-ray, d is the lattice spacing of the reflecting surface (h, k, l), θ is the Bragg angle, n is the reflection order, and h, k, l are Miller indices. . Using this condition, the inclination of the crystal orientation between the cut plane and the reference crystal plane (110) is measured. First, the table is set so that the angle between the cut surface and the incident beam is the Bragg angle, and X-rays are irradiated. Next, the counter tube is rotated around the data base, and the rotation angle Ψ1 of the counter tube at which the X-ray intensity is strongest is obtained. Similarly, the rotation angles Ψ2, Ψ3, and Ψ4 of the counter tube at the respective angles when the data is rotated at 90 degrees, 180 degrees, and 270 degrees about the normal line of the cut surface are obtained.

ここで、図６に示すように、ＸＹ軸における切断面の結晶方位と、基準結晶面（１１０）の結晶方位、言い換えればインゴットＩの引き上げ軸（円筒加工回転中心軸またはインゴットＩの先端面の結晶方位）との傾きをα，βとすると、それぞれ（１）式，（２）式で表される。
α＝（Ψ１−Ψ３）／２（１）
β＝（Ψ２−Ψ４）／２（２） Here, as shown in FIG. 6, the crystal orientation of the cut surface in the XY axis and the crystal orientation of the reference crystal surface (110), in other words, the pulling axis of the ingot I (the cylindrical processing rotation center axis or the tip surface of the ingot I). If the inclinations with respect to the (crystal orientation) are α and β, they are expressed by equations (1) and (2), respectively.
α = (Ψ1-Ψ3) / 2 (1)
β = (Ψ2-Ψ4) / 2 (2)

切断面と基準結晶面（１１０）との最大の結晶方位の傾きΦは、次の（３）式によって求められる。
tan^２ Φ＝tan^２ α＋tan^２ β （３）
なお、この（３）式は、測定値α，βのそれぞれの値が５度以下のとき、次の（４）式のように簡略化することができる。
Φ^２＝α^２＋β２（４） The inclination Φ of the maximum crystal orientation between the cut plane and the reference crystal plane (110) can be obtained by the following equation (3).
tan ² Φ = tan ² α + tan ² β (3)
The equation (3) can be simplified as the following equation (4) when the measured values α and β are 5 degrees or less.
Φ ² = α ² + β2 (4)

こうして、切断面の結晶方位の測定が終了すると、次にこの測定値に基づき演算により計測された基準結晶面Ｗ２に直交する結晶方位Ｍ０’を測定し、この結晶方位と同一方向に延びる軸Ｍ０’を中心にして、図７に示すように、円筒研削用の研削ホイールＨにより円筒研削を行う。この際、軸Ｍ０’は実際のインゴットＩの現在の中心軸（引き上げ軸）Ｍ０に対して、前記ＸＹ方向にα，βだけ傾斜している。このα，βが、面方位条件設定工程Ｓ２において、ψ、ξとして設定される。円筒研削後のインゴットＩの直径は約３００ｍｍである。その後、円筒研削されたインゴットＩは、ノッチ加工が行われて、図５に示すように、カーボンベッド（スライスベース）１９ａに固着される。 When the measurement of the crystal orientation of the cut surface is thus completed, the crystal orientation M0 ′ perpendicular to the reference crystal plane W2 measured by calculation based on this measurement value is measured, and the axis M0 extending in the same direction as this crystal orientation is measured. Cylindrical grinding is performed with a grinding wheel H for cylindrical grinding as shown in FIG. At this time, the axis M0 'is inclined by α and β in the XY direction with respect to the current central axis (pickup axis) M0 of the actual ingot I. These α and β are set as ψ and ξ in the plane orientation condition setting step S2. The diameter of the ingot I after cylindrical grinding is about 300 mm. After that, the cylindrically ground ingot I is notched and fixed to the carbon bed (slice base) 19a as shown in FIG.

本実施形態のスライス工程Ｓ４においては、インゴット切断位置の両側に位置する２本のグルーブローラ１２Ａ，１２Ｂの平行な軸線Ｍ１，Ｍ２と、インゴットＩの軸線Ｍ３とが、それぞれ、図１に示す法線Ｍ０’と一致する方向となるように設定されて、後工程でスライスされたウェーハが、｛１１０｝面を傾けた面が主面となるようにされている。具体的には、グルーブローラ１２Ａ，１２Ｂの平行な軸線Ｍ１，Ｍ２が図１に示す法線Ｍ０’と一致する方向とされ、インゴットＩの軸線Ｍ３が図１に示す法線Ｍ０’と一致する方向となるように、カーボンベッド１９ａを介してインゴットＩを昇降台１９に固定する。この、昇降台１９は、グルーブローラ１２Ａ，１２Ｂの平行な軸線Ｍ１，Ｍ２で形成される平面（切断位置のワイヤ列１１に平行となる）に対してその法線方向に移動するように設定される。 In the slicing step S4 of the present embodiment, the parallel axes M1 and M2 of the two groove rollers 12A and 12B located on both sides of the ingot cutting position and the axis M3 of the ingot I are respectively shown in FIG. A wafer sliced in a subsequent process and set in a direction that coincides with the line M0 ′ is configured such that a surface obtained by inclining the {110} plane is the main surface. Specifically, the parallel axes M1 and M2 of the groove rollers 12A and 12B are set to coincide with the normal line M0 ′ shown in FIG. 1, and the axis M3 of the ingot I matches the normal line M0 ′ shown in FIG. The ingot I is fixed to the lifting platform 19 through the carbon bed 19a so as to be in the direction. The lifting platform 19 is set to move in the normal direction with respect to a plane (parallel to the wire row 11 at the cutting position) formed by the parallel axes M1 and M2 of the groove rollers 12A and 12B. The

これにより、面Ｗ２を主面とするシリコンウェーハをスライスすることができる。
本実施形態の面方位条件設定工程Ｓ２においては、上記のインゴット切断工程Ｓ３，スライス工程Ｓ４における角度をあらかじめ設定することになる。 Thereby, the silicon wafer having the main surface as the surface W2 can be sliced.
In the plane orientation condition setting step S2 of the present embodiment, the angles in the ingot cutting step S3 and the slicing step S4 are set in advance.

なお、単結晶引き上げ工程Ｓ１において、引き上げ軸を法線Ｍ０’と一致するように製造することも可能である。さらには、単結晶引き上げ工程Ｓ１において、引き上げ軸を法線ＭＯ‘と比べて大きいか乃至小さいに設定した状態で引きあげをおこない、しかる後、第１実施形態のスライス工程Ｓ４に示した処理を行うことにより、シリコンのロスも少なく、大きな傾斜角ξに対応するウェーハも作成可能である。 In the single crystal pulling step S1, it is also possible to manufacture the pulling axis so as to coincide with the normal line M0 '. Further, in the single crystal pulling step S1, pulling is performed in a state where the pulling axis is set to be larger or smaller than the normal line MO ′, and thereafter, the processing shown in the slicing step S4 of the first embodiment is performed. As a result, it is possible to produce a wafer corresponding to a large tilt angle ξ with little loss of silicon.

また、上記の各実施形態においては、スライス工程Ｓ４において、ワイヤソーによるスライスを説明したが、本願発明のように結晶方向を設定可能であれば、これ以外にも、どのようなスライス手段も適応可能である。また、ワイヤソーに関しても上記の構成と異なる構成であっても結晶方向を設定可能であればいかなる構成でも適応可能であることは明らかである。また、Ｘ線解析に関しても上記の構成以外でも適応可能である。 In each of the above embodiments, the slicing by the wire saw has been described in the slicing step S4. However, any slicing means other than this can be applied as long as the crystal direction can be set as in the present invention. It is. Further, it is apparent that any configuration can be applied to the wire saw as long as the crystal direction can be set even if the configuration is different from the above configuration. Further, the X-ray analysis can be applied to other configurations than those described above.

以下、本発明の実施例について説明する。 Examples of the present invention will be described below.

本発明に係る実施形態のように、（１１０）面を主面とするφ３００ｍｍシリコン単結晶を引き上げ、傾斜角ξを０．５°として傾角度方位（傾斜方向角度）ψを変化させてエピタキシャルシリコンウェーハを作成して、その表面ラフネスを調べた。この際の結晶方位およびその結果を図８，図９に示す。
ここで、エピタキシャル成長工程Ｓ６におけるエピタキシャル条件としては、成膜ガスＴＣＳ（トリクロロシラン）、膜厚３μｍ、成膜速度２．５μｍ／ｍｉｎ、温度１１３０°としてエピタキシャル層を成長させた。 As in the embodiment according to the present invention, epitaxial silicon is obtained by pulling up a φ300 mm silicon single crystal having a (110) plane as a principal plane, changing the tilt angle azimuth (tilt direction angle) ψ by setting the tilt angle ξ to 0.5 °. A wafer was created and its surface roughness was examined. The crystal orientation and the result at this time are shown in FIGS.
Here, as epitaxial conditions in the epitaxial growth step S6, an epitaxial layer was grown with a film forming gas TCS (trichlorosilane), a film thickness of 3 μm, a film forming speed of 2.5 μm / min, and a temperature of 1130 °.

ワイヤソーでスライスする際のスライス角度の設定においては、ワイヤーロールに対するシリコンインゴットの結晶軸方向を上記の傾斜角および傾角度方位（傾斜方向角度）となるように設定してウェーハをスライスした。 In setting the slicing angle when slicing with a wire saw, the wafer was sliced by setting the crystal axis direction of the silicon ingot with respect to the wire roll to the tilt angle and tilt angle azimuth (tilt direction angle).

さらに、これらのシリコンウェーハにおける傾角度方位（傾斜方向角度）ψと、レーザー面検機によるＬＰＤの測定をおこなった。その結果を表１に示す。
レーザー面検機のモードは、たとえば、KLA-Tencor社のSP-2において、ＨＴＯ（High Throughput Oblique Mode）モードで高生産性条件を選択し、且つ、検出チャンネルをワイド、ナロー、又はそのコンポジットより選択することにより、６５ｎｍ以上のＬＰＤを測定することが可能となる。 Furthermore, the tilt angle azimuth (tilt direction angle) ψ in these silicon wafers and the LPD were measured by a laser surface detector. The results are shown in Table 1.
The laser surface inspection mode is, for example, KLA-Tencor's SP-2, where high productivity conditions are selected in the HTO (High Throughput Oblique Mode) mode, and the detection channel is wide, narrow, or composite thereof By selecting, LPD of 65 nm or more can be measured.

これらの結果から、傾角度方位（傾斜方向角度）ψを０＜ψ＜４５°とした場合に、表面ラフネスがＲＭＳ０．１５ｎｍとなり、かつ、１００ｎｍサイズ以下のＬＰＤ、特に、６５ｎｍ程度のＬＰＤを検出することが可能となることがわかる。
また、表面ラフネスが、ψが０〜４５°程度の範囲では、ほぼ変わらないのに対し、ψが４５°を越えると急激に悪化していることがわかる。
さらに、＜１００＞方位を基準として傾角度方位を変動させていった場合、傾角度０°（Ｊｕｓｔ）を含み、＋／−２０度の範囲では（１１０）表面ラフネスは最小となり、４５°にてＲＭＳ０．１５ｎｍ（＝（１００）ラフネスレベル）を若干超える程度に悪化することがわかった。 From these results, when the tilt angle azimuth (tilt direction angle) ψ is 0 <ψ <45 °, the surface roughness is RMS 0.15 nm and an LPD of 100 nm size or less, particularly an LPD of about 65 nm is detected. It turns out that it is possible to do.
In addition, it can be seen that the surface roughness does not substantially change when ψ is in the range of about 0 to 45 °, whereas it rapidly deteriorates when ψ exceeds 45 °.
Further, when the tilt angle azimuth is changed with reference to the <100> azimuth, the tilt angle is 0 ° (Just), and within the range of +/− 20 degrees, the (110) surface roughness is minimum and is 45 °. It was found that the deterioration worsened to a level slightly exceeding RMS 0.15 nm (= (100) roughness level).

図１は本発明の第１実施形態におけるエピタキシャルシリコンウェーハの傾角度方位及び傾斜角度を説明する模式斜視図である。FIG. 1 is a schematic perspective view for explaining the tilt angle azimuth and tilt angle of an epitaxial silicon wafer in the first embodiment of the present invention. 図２は、本発明の第１実施形態におけるエピタキシャルシリコンウェーハを示す模式平面図である。FIG. 2 is a schematic plan view showing the epitaxial silicon wafer in the first embodiment of the present invention. 図２は、本発明の第１実施形態におけるエピタキシャルシリコンウェーハを示す模式平面図である。FIG. 2 is a schematic plan view showing the epitaxial silicon wafer in the first embodiment of the present invention. 図４は、本発明の第１実施形態におけるエピタキシャルシリコンウェーハの製造方法を示すフローチャートである。FIG. 4 is a flowchart showing a method of manufacturing an epitaxial silicon wafer in the first embodiment of the present invention. 図５は、本発明の第１実施形態におけるエピタキシャルシリコンウェーハをスライス工程を説明するための斜視図である。FIG. 5 is a perspective view for explaining a slicing process of the epitaxial silicon wafer according to the first embodiment of the present invention. 図６は、Ｘ線解析法を示す説明図である。FIG. 6 is an explanatory diagram showing the X-ray analysis method. 図７は、本発明の第２実施形態におけるインゴット切断工程を説明する模式正面図である。FIG. 7 is a schematic front view for explaining an ingot cutting step in the second embodiment of the present invention. 本発明に係る実施例における結晶方位を示す説明図である。It is explanatory drawing which shows the crystal orientation in the Example which concerns on this invention. 本発明に係る実施例における表面ラフネスの結果を示すグラフである。It is a graph which shows the result of the surface roughness in the Example which concerns on this invention.

符号の説明Explanation of symbols

Ｗ…シリコンウェーハＷ２…主面 W ... Silicon wafer W2 ... Main surface

Claims

シリコン単結晶の｛１１０｝面を傾けた面を主面とするシリコンウェーハにエピタキシャル層を成長させたエピタキシャルシリコンウェーハであって、
エピタキシャル層を成長させるシリコンウェーハは、前記｛１１０｝面を傾ける傾角度方位が、該｛１１０｝面に対して平行な＜１００＞方位から＜１１０＞方向に対して０〜４５°の範囲に設定されてなることを特徴とするエピタキシャルシリコンウェーハ。 An epitaxial silicon wafer in which an epitaxial layer is grown on a silicon wafer having a principal surface of a {110} plane inclined of a silicon single crystal,
In the silicon wafer on which the epitaxial layer is grown, the tilt angle direction for inclining the {110} plane is in the range of 0 to 45 ° with respect to the <110> direction from the <100> direction parallel to the {110} plane. An epitaxial silicon wafer characterized by being set.

前記｛１１０｝面を傾ける傾斜角度が前記｛１１０｝面から０〜１０°の範囲に設定されることを特徴とする請求項１記載のエピタキシャルシリコンウェーハ。 2. The epitaxial silicon wafer according to claim 1, wherein an inclination angle for inclining the {110} plane is set in a range of 0 to 10 ° from the {110} plane.

前記エピタキシャルシリコンウェーハ表面を、レーザー面検機で測定した際に、少なくとも１００ｎｍ以上のＬＰＤが測定可能であることを特徴とする請求項１または２記載のエピタキシャルシリコンウェーハ。 The epitaxial silicon wafer according to claim 1 or 2, wherein an LPD of at least 100 nm or more can be measured when the surface of the epitaxial silicon wafer is measured with a laser surface detector.

シリコン単結晶の｛１１０｝面を傾けた面を主面とするシリコンウェーハにエピタキシャル層を成長させるエピタキシャルシリコンウェーハの製造方法であって、
引き上げた単結晶からエピタキシャル層を成長させるシリコンウェーハをスライスする際に、
前記｛１１０｝面を傾ける傾角度方位が該｛１１０｝面に対して平行な＜１００＞方位から＜１１０＞方向に対して０〜４５°の範囲となるようにスライスするスライス角度を設定してなることを特徴とするエピタキシャルシリコンウェーハの製造方法。 A method for producing an epitaxial silicon wafer, wherein an epitaxial layer is grown on a silicon wafer having a principal surface of a {110} plane inclined from a silicon single crystal,
When slicing a silicon wafer to grow an epitaxial layer from a single crystal pulled up,
The slice angle is set so that the tilt angle azimuth for inclining the {110} plane is in the range of 0 to 45 ° with respect to the <110> direction from the <100> azimuth parallel to the {110} plane. An epitaxial silicon wafer manufacturing method characterized by comprising:

前記｛１１０｝面を傾ける傾斜角度が前記｛１１０｝面から０〜１０°の範囲となるように前記スライス角度を設定してなることを特徴とする請求項４記載のエピタキシャルシリコンウェーハの製造方法。 5. The method of manufacturing an epitaxial silicon wafer according to claim 4, wherein the slice angle is set so that an inclination angle for inclining the {110} plane is in a range of 0 to 10 degrees from the {110} plane. .