JP2008086099A - インバータ装置 - Google Patents

インバータ装置 Download PDF

Info

Publication number
JP2008086099A
JP2008086099A JP2006261821A JP2006261821A JP2008086099A JP 2008086099 A JP2008086099 A JP 2008086099A JP 2006261821 A JP2006261821 A JP 2006261821A JP 2006261821 A JP2006261821 A JP 2006261821A JP 2008086099 A JP2008086099 A JP 2008086099A
Authority
JP
Japan
Prior art keywords
stage
conductor plate
natural number
switching element
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006261821A
Other languages
English (en)
Inventor
Hiroshi Otsuka
浩 大塚
Kazuhiro Saito
和弘 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2006261821A priority Critical patent/JP2008086099A/ja
Publication of JP2008086099A publication Critical patent/JP2008086099A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/20927—Liquid coolant without phase change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】
トリプルブリッジインバータ回路の初段及び最終段のＩＧＢＴ素子よりも中段のＩＧＢＴ素子をより冷却してインバータ回路全体の熱バランスを均等化する。
【解決手段】
３段に配置された複数のスイッチング素子により直列回路が構成されるとともに、３つの直列回路が並列に接続されたトリプルブリッジインバータ回路を有するインバータ装置において、２段目のスイッチング素子がトリプルブリッジインバータ回路の冷却のための冷媒が供給される冷却経路の上流側に配置され、１段目及び３段目のスイッチング素子が前記冷却経路の下流側に配置されている。
【選択図】図２

Description

本発明は、トリプルブリッジインバータ回路等複数の負荷が接続されるブリッジインバータ回路を有するインバータ装置の実装構造に関する。
図２０（ａ）に示すモータ１９６（負荷）が１個のインバータ回路１９２は、ＩＧＢＴ素子（スイッチング素子）とフライホイールダイオードとを逆並列接続したＩＧＢＴモジュールが三相インバータ回路の各アームを構成する。Ｕ相，Ｖ相，Ｗ相の上アームと下アームを構成するＩＧＢＴモジュールは直列接続されて三相インバータ回路を構成する。
ＩＧＢＴ素子Ｕ１及びフライホイールダイオードＤＵ１は、Ｕ相の上アーム（ハイ側）を構成する。また、ＩＧＢＴ素子Ｖ１及びフライホイールダイオードＤＶ１は、Ｖ相の上アームを構成し、ＩＧＢＴ素子Ｗ１及びフライホイールダイオードＤＷ１は、Ｗ相の上アームを構成する。
ＩＧＢＴ素子Ｕ２及びフライホイールダイオードＤＵ２は、Ｕ相の下アーム（ロー側）を構成する。また、ＩＧＢＴ素子Ｖ２及びフライホイールダイオードＤＶ２は、Ｖ相の下アームを構成し、ＩＧＢＴ素子Ｗ２及びフライホイールダイオードＤＷ２は、Ｗ相の下アームを構成する。
ＩＧＢＴ素子Ｕ１，Ｖ１，Ｗ１のコレクタがバッテリ１９４のＰバスバーＰＢに接続されている。ＩＧＢＴ素子Ｕ２，Ｖ２，Ｗ２のエミッタがバッテリ１９４のＮバスバーＮＢに接続されている。各ＩＧＢＴ素子Ｕ１，Ｖ１，Ｗ１，Ｕ２，Ｖ２，Ｗ２のコレクタ−エミッタ間は、エミッタからコレクタの方向が順方向となるようにフライホイールダイオードＤＵ２，ＤＶ２，ＤＷ２，ＤＵ１，ＤＶ１，ＤＷ１が接続されている。
ＩＧＢＴ素子Ｕ１，Ｕ２，Ｖ１，Ｖ２，Ｗ１，Ｗ２をパルス幅変調によりＯＮ／ＯＦＦするパルス信号（ゲート信号）が図示しないＥＣＵよりＩＧＢＴ素子Ｕ１，Ｕ２，Ｖ１，Ｖ２，Ｗ１，Ｗ２のゲートに入力される。各ＩＧＢＴ素子Ｕ１，Ｖ１，Ｗ１のエミッタ及び各ＩＧＢＴ素子Ｕ２，Ｖ２，Ｗ２のコレクタは、モータ６のＵ，Ｖ，Ｗ相の各コイル端子に接続されている。
図２０（ｂ）に示すように、インバータ回路１９０の実装構造は、絶縁材２１２上に６個の導体板２０６＃Ｕｉ（ｉ＝１〜２），２０６＃Ｖｉ（ｉ＝１〜２），２０６＃Ｖｉ（ｉ＝１〜２），２０６＃Ｗｉ（ｉ＝１〜２）が並べて配置される。導体板２０６＃Ｕｉ（ｉ＝１〜２），２０６＃Ｖｉ（ｉ＝１〜２），２０６＃Ｗｉ（ｉ＝１〜２）上に、ＩＧＢＴ素子２０８＃Ｕｉ（ｉ＝１〜２），２０８＃Ｖｉ（ｉ＝１〜２），２０８＃Ｗｉ（ｉ＝１〜２）及びフライホイールダイオード２１０＃Ｕｉ（ｉ＝１〜２），２１０＃Ｖｉ（ｉ＝１〜２），２１０＃Ｗｉ（ｉ＝１〜２）が形成されている。
正極接続端子２００＃Ｕ，２００＃Ｖ，２００＃Ｗは、導体板２０６＃Ｕ１，２０６＃Ｖ１，２０６＃Ｗ１に接続される。負極接続端子２０２＃Ｕ，２０２＃Ｖ，２０２＃Ｗは、ＩＧＢＴ素子２０８＃Ｕ，２０８＃Ｖ，２０８＃Ｗ及びフライホイールダイオード２１０＃Ｕ２，２１０＃Ｖ２，２１０＃Ｗ２に接続される。
出力端子２０４＃Ｕ，２０４＃Ｖ，２０４＃Ｗは、導体板２０６＃Ｕ２，２０６＃Ｖ２，２０６＃Ｗ２に接続される。ＩＧＢＴ素子２０８＃Ｕ１，２０８＃Ｖ１，２０８＃Ｗ１のエミッタ及びフライホイールダイオード２１０＃Ｕ１，２１０＃Ｖ１，２１０＃Ｗ１のアノード並びに導体板２０６＃Ｕ２，２０６＃Ｖ２，２０６＃Ｗ２は接続導体２０３＃Ｕ，２０３＃Ｖ，２０３＃Ｗにより接続される。
一方、例えば、特許文献１には、３段に配置されたスイッチング素子により直列回路が構成されるとともに、３つの直列回路が並列に接続されたトリプルブリッジインバータ回路と、該トリプルブリッジインバータ回路の各相の１段目の前記スイッチング素子と２段目のスイッチング素子との接続点に接続された各制御端子からなる３つの制御端子を有する第１負荷と、トリプルブリッジインバータ回路の各列の２段目の前記スイッチング素子と３段目のスイッチング素子との接続点に接続された各制御端子からなる３つの制御端子を有する第２負荷と、スイッチング素子のオン／オフ状態を制御するインバータ制御手段とを備えたインバータ装置が知られている。
特開２００４−１１２９７０号公報
しかしながら、従来のトリプルブリッジインバータ回路には以下のような問題がある。トリプルブリッジインバータ回路を実現するモジュールでは１相あたり出力が２箇所必要となり、図２０（ｂ）に示したモジュール構造では実現不可能である。また、トリプルブリッジインバータ回路の２段目のＵ，Ｖ，Ｗ相のＩＧＢＴ素子は、第１負荷を駆動制御する場合及び第２負荷を駆動制御する場合において、パルス幅変調（ＰＷＭ変調）によりＯＮ／ＯＦＦが制御されることから、１段目及び３段目のＵ，Ｖ，Ｗ相のＩＧＢＴ素子よりもスイッチング回数が多くなる。
ＩＧＢＴ素子のスイッチングがあると、スイッチングロスにより発熱する。従って、２段目のＩＧＢＴ素子は１段目及び３段目のＩＧＢＴ素子よりも発熱が大きくなる。そのため、２段目のＩＧＢＴ素子を１段目及び３段目のＩＧＢＴ素子よりもより冷却する必要がある。
同様に、２×Ｍ又は（２×Ｍ＋１）（Ｍ≧２以上の自然数）段に配置されたスイッチング素子により直列回路が構成されるとともに、Ｎ（Ｎは２以上の自然数）個の直列回路が並列に接続されたＭ段Ｎ相のブリッジインバータ回路を有するインバータ装置においても、初段及び最終段以外のＩＧＢＴ素子は初段及び最終段のＩＧＢＴ素子よりも発熱が大きくなることから、より冷却する必要がある。
本発明は、上記問題点に鑑みてなされたものであり、トリプルブリッジインバータ回路やＬ（Ｌ≧４）段Ｎ相（Ｎ≧２）ブリッジインバータ回路の初段及び最終段のＩＧＢＴ素子よりもそれ以外のＩＧＢＴ素子をより冷却してインバータ回路全体の熱バランスを均等化するインバータ装置を提供することを目的とする。
請求項１記載の発明によると、３段に配置された複数のスイッチング素子により直列回路が構成されるとともに、３つの前記直列回路が並列に接続されたトリプルブリッジインバータ回路を有するインバータ装置であって、２段目の前記スイッチング素子が前記トリプルブリッジインバータ回路の冷却のための冷媒が供給される冷却経路の上流側に配置され、１段目及び３段目の前記スイッチング素子が前記冷却経路の下流側に配置されていることを特徴とするインバータ装置が提供される。
請求項２記載の発明によると、請求項１記載の発明において、前記トリプルブリッジインバータ回路の所定相の１段目の前記スイッチング素子及び２段目の前記スイッチング素子に接続された第１出力端子、並びに前記トリプルブリッジインバータ回路の前記所定相の２段目のスイッチング素子及び３段目の前記スイッチング素子に接続された第２出力端子が、前記冷却経路の上流側に配置され、１段目の前記スイッチング素子に接続された直流電源の正極入力端子及び３段目の前記スイッチング素子に接続された前記直流電源の負極入力端子が前記冷却経路の下流側に配置されていることを特徴とするインバータ装置が提供される。
請求項３記載の発明によると、請求項２記載の発明において、第１導体板を含み該第１導体板上に１段目の前記スイッチング素子及びダイオードが設けられた第１基板と、絶縁材上に第２導体板が形成され該第２導体板上に２段目の前記スイッチング素子及びダイオードが設けられた第２基板と、絶縁材上に第３導体板が形成され該第３導体板上に３段目の前記スイッチング素子及びダイオードが設けられた第３基板と、２段目の前記スイッチング素子及びダイオード並びに前記第２導体板に接続された第１接続導体とを備え、前記第２基板は前記第１及び第３基板よりも前記冷却経路の上流側に配置されていることを特徴とするインバータ装置が提供される。
請求項４記載の発明によると、請求項３記載の発明において、前記正極入力端子は前記第１導体板に接続され、前記第１出力端子は前記第２導体板に接続され、前記第２出力端子は２段目の前記スイッチング素子及びダイオード並びに前記第３導体板に接続された第２接続導体から成り、第１電流は、前記正極入力端子、前記第１導体板、１段目の前記スイッチング素子、前記第１接続導体及び前記第２導体板を通して前記第１出力端子に流れ、第２電流は、前記第２接続導体及び３段目の前記スイッチング素子を通して前記負極入力端子に流れるよう構成されていることを特徴とするインバータ装置が提供される。
請求項５記載の発明によると、請求項４記載の発明において、前記第１、第２及び第３基板は、互いに所定距離離間して配置され、前記第１、第２及び第３基板間に、１段目、２段目、及び３段目の前記スイッチング素子をＯＮ／ＯＦＦするための駆動信号端子が配置されていることを特徴とするインバータ装置が提供される。
請求項６記載の発明によると、（２×Ｍ＋１）（Ｍは２以上の自然数）段に配置されたスイッチング素子により直列回路が構成されるとともに、Ｎ（Ｎは２以上の自然数）個の前記直列回路が並列に接続されたＭ段Ｎ相ブリッジインバータ回路を有するインバータ装置であって、ｊ（ｊ＝２から２×Ｍまでの自然数）段目の前記スイッチング素子が、１段目及び（２×Ｍ＋１）段目の前記スイッチング素子よりも、前記Ｍ段Ｎ相ブリッジインバータ回路の冷却のための冷媒が供給される冷却経路の上流側に配置されていることを特徴とするインバータ装置が提供される。
請求項７記載の発明によると、請求項６記載の発明において、第ｋ（ｋは１〜（２×Ｍ＋１）までの自然数）導体板を含み該第ｋ導体板上にｋ（ｋは１〜（２×Ｍ＋１）までの自然数）段目の前記スイッチング素子及び第ｋダイオードが設けられた第ｋ基板と、前記第ｋ導体板（ｋは１）に接続された直流電源の正極入力端子と、（２×Ｍ＋１）段目の前記スイッチング素子及び第ｋダイオード（ｋは（２×Ｍ＋１））に接続された前記直流電源の負極入力端子と、第ｋ（ｋは１〜（２×Ｍ）までの自然数）段目のスイッチング素子及び第ｋダイオード並びに第（ｋ＋１）（ｋは１〜（２×Ｍ）までの自然数）導体板に接続された第ｋ出力端子とを備え、前記第ｋ基板（ｋは（１からＭまでの自然数））は前記第（ｋ＋１）基板（ｋは（１からＭまでの自然数））よりも前記冷却経路の下流側に配置され、前記第ｋ基板（ｋは（Ｍ＋１）から２×Ｍまでの自然数））は前記第（ｋ＋１）基板（ｋは（（Ｍ＋１）から２×Ｍまでの自然数））よりも前記冷却経路の上流側に配置されていることを特徴とするインバータ装置が提供される。
請求項８記載の発明によると、（２×Ｍ）（Ｍは２以上の自然数）段に配置されたスイッチング素子により直列回路が構成されるとともに、Ｎ（Ｎは２以上の自然数）個の前記直列回路が並列に接続されたＭ段Ｎ相ブリッジインバータ回路であって、ｊ（ｊ＝２から（２×Ｍ−１）の自然数）段目の前記スイッチング素子が、前記１段目及び（２×Ｍ）段目の前記スイッチング素子よりも前記Ｍ段Ｎ相ブリッジインバータ回路の冷却のための冷媒が供給される冷却経路の上流側に配置されていることを特徴とするインバータ装置が提供される。
請求項９記載の発明によると、請求項８記載の発明において、第ｋ（ｋは１〜（２×Ｍ）までの自然数）導体板を含み該第ｋ導体板上にｋ（ｋは１〜（２×Ｍ）までの自然数）段目の前記スイッチング素子及び第ｋダイオードが設けられた第ｋ基板と、前記第ｋ導体板（ｋは１）に接続された直流電源の正極入力端子と、（２×Ｍ）段目の前記スイッチング素子及び第ｋダイオード（ｋは（２×Ｍ））に接続された前記直流電源の負極入力端子と、第ｋ（ｋは１〜（２×Ｍ−１）までの自然数）段目のスイッチング素子及び第ｋダイオード並びに第（ｋ＋１）（ｋは１〜（２×Ｍ−１）までの自然数）導体板に接続された第ｋ出力端子とを備え、前記第ｋ基板（ｋは１から（Ｍ−１）までの自然数）は前記第（ｋ＋１）基板（ｋは（１から（Ｍ−１）までの自然数））よりも前記冷却経路の下流側に縦列に配置され、前記第ｋ基板（ｋは（Ｍ＋１）から（２×Ｍ−１）までの自然数）は前記第（ｋ＋１）基板（ｋは（Ｍ＋１）から（２×Ｍ−１）までの自然数）よりも前記冷却経路の上流側に縦列に配置されていることを特徴とするインバータ装置が提供される。
請求項１記載の発明によれば、発熱の大きい２段目のスイッチング素子が冷却経路の上流側に配置され、発熱がより小さい１段目及び３段目のスイッチング素子が冷却経路の下流側に配置されているので、インバータ全体の熱バランスが均等化され、スイッチング素子の統一化が図れて、インバータ装置の小型化及び低コストとなる。
請求項２記載の発明によれば、第１出力端子及び第２出力端子が、冷却経路の上流側に配置され、正極入力端子及び負極入力端子が冷却経路の下流側に配置されているので、インバータ装置の製造性の向上及び低コストとなる。
請求項３記載の発明によれば、基板並びにスイッチング素子及びダイオードを統一することができ更に製造性の向上及び低コストとなる。
請求項４記載の発明によれば、正極入力端子を第１導電板に接続し、第１出力端子を第２導体板に接続し、第２出力端子を第２接続導体により構成したので、インバータ装置の構成が簡単になり、更に製造性の向上及び低コストとなる。
請求項５記載の発明によれば、駆動信号端子をスイッチング素子に近接して配置することが可能となり、インバータ装置のサイズを小さくでき、更に製造性の向上及び低コストとなる。
請求項６記載の発明によれば、（２×Ｍ）（Ｍ≧２の自然数）段Ｎ相ブリッジインバータ回路の１段目及び（２×Ｍ）段目のスイッチング素子がそれ以外のスイッチング素子よりも冷却経路の下流側に配置されているので、インバータ全体の熱バランスが均等化され、スイッチング素子の統一化が図れて、インバータ装置の小型化及び低コストとなる。
請求項７記載の発明によれば、（２×Ｍ）（Ｍ≧２の自然数）段Ｎ相ブリッジインバータ回路を有するインバータ装置の基板並びにスイッチング素子及びダイオードを統一することができ製造性の向上及び低コストとなる。
請求項８記載の発明によれば、（２×Ｍ＋１）（Ｍ≧２の自然数）段Ｎ相ブリッジインバータ回路の１段目及び（２×Ｍ＋１）段目のスイッチング素子がそれ以外のスイッチング素子よりも冷却経路の下流側に配置されているので、インバータ全体の熱バランスが均等化され、スイッチング素子の統一化が図れて、インバータ装置の小型化及び低コストとなる。
請求項９記載の発明によれば、（２×Ｍ＋１）（Ｍ≧２の自然数）段Ｎ相ブリッジインバータ回路を有するインバータ装置の基板並びにスイッチング素子及びダイオードを統一することができ製造性の向上及び低コストとなる。
図１はトリプルブリッジインバータ装置１の回路図である。トリプルブリッジインバータ装置１は、直流電源２、トリプルブリッジインバータ回路４、第１モータ６及び第２モータ８を具備する。
直流電源２は、第１モータ６及び第２モータ８にインバータ回路４を介して電力供給するための蓄電装置であり、リチウムイオン電池やニッケル水素電池などであり、複数の単電池がモジュール化された複数のバッテリブロックが直列接続されている。直流電源２はキャパシタでも良い。
インバータ回路４は、各３段に配置されたスイッチング素子であるＩＧＢＴ素子Ｕｉ（ｉ＝１〜３），Ｖｉ（ｉ＝１〜３），Ｗｉ（ｉ＝１〜３）により３つの直列回路が並列に接続されたトリプルブリッジインバータ回路である。
直流電源２のハイ（Ｈｉ）側ＩＧＢＴ素子Ｕ１，Ｖ１，Ｗ１のコレクタは正極接続端子（正極接続バスバー）により直流電源２の正極側端子に接続され、下段（Ｌｏ）側ＩＧＢＴ素子Ｕ３，Ｖ３，Ｗ３のエミッタは負極接続端子（負極接続バスバー）により直流電源２の負極側端子に接続され、上段（Ｈｉ）側ＩＧＢＴ素子Ｕ１，Ｖ１，Ｗ１のエミッタは中段（Ｍｉｄ）側ＩＧＢＴ素子Ｕ２，Ｖ２，Ｗ２のコレクタに接続され、Ｍｉｄ側ＩＧＢＴ素子Ｕ２，Ｖ２，Ｗ２のエミッタはＬｏ側ＩＧＢＴ素子Ｕ３，ＶＬ，ＷＬのコレクタに接続され、Ｈｉ側ＩＧＢＴ素子Ｕ１，Ｖ１，Ｗ１、ＭｉＤ側ＩＧＢＴ素子Ｕ２，Ｖ２，Ｗ２、Ｌｏ側ＩＧＢＴ素子Ｕ３，Ｖ３，Ｗ３のコレクタ−エミッタ間にはエミッタからコレクタに向けて順方向となるようにしてフライホイールダイオードＤＵｉ（ｉ＝１〜３），ＤＶｉ（ｉ＝１〜３），ＤＷｉ（ｉ＝１〜３）が接続されている。
ＩＧＢＴ素子Ｕｉ（ｉ＝１〜３），Ｖｉ（ｉ＝１〜３），Ｗｉ（ｉ＝１〜３）のゲートには図示しないＥＣＵよりゲートドライブ回路を介してＩＧＢＴ素子Ｕｉ（ｉ＝１〜３），ＩＧＢＴ素子Ｖｉ（ｉ＝１〜３），ＩＧＢＴ素子Ｗｉ（ｉ＝１〜３）をオン／オフするパルス信号が入力される。各ＩＧＢＴ素子Ｕ１，Ｖ１，Ｗ１のエミッタ及び各ＩＧＢＴ素子Ｕ２，Ｖ２，Ｗ２のコレクタは、第１モータ６のＵ，Ｖ，Ｗ相の例えば固定子巻線などのコイル端子（制御端子）に各相個別に接続されている。また、各ＩＧＢＴ素子Ｕ２，Ｖ２，Ｗ２のエミッタ及び各ＩＧＢＴ素子Ｕ３，Ｖ３，Ｗ３のコレクタは、第２モータ８のＵ，Ｖ，Ｗ相の例えば固定子巻線などのコイル端子（制御端子）に各相個別に接続されている。
インバータ回路４においては、第１モータ６の駆動及び回生作動を制御する際には、各相にある３つのＩＧＢＴ素子においてＬｏ側ＩＧＢＴ素子Ｕ３，Ｖ３，Ｗ３がＯＮ状態に固定され、ＩＧＢＴ素子Ｕ１，Ｕ２、Ｖ１，Ｖ２、Ｗ１，Ｗ２による構成される等価的な第１インバータに対して、ＩＧＢＴ素子Ｕ１，Ｕ２、Ｖ１，Ｖ２、Ｗ１，Ｗ２をパルス幅変調（ＰＷＭ）方式によりＯＮ／ＯＦＦ駆動するゲート信号がＥＣＵから入力される。
また、第２モータ８の駆動及び回生作動を制御する際には、トリプルブリッジインバータ回路４の各相にある３つのＩＧＢＴ素子においてＨｉ側ＩＧＢＴ素子Ｕ１，Ｖ１，Ｗ１がＯＮ状態に固定され、ＩＧＢＴ素子Ｕ２，Ｕ３、Ｖ２，Ｖ３、Ｗ２，Ｗ３により構成される等価的な第２インバータに対して、ＩＧＢＴ素子Ｕ２，Ｕ３、Ｖ２，Ｖ３、Ｗ２，Ｗ３をパルス幅変調方式によりＯＮ／ＯＦＦ駆動するゲート信号がＥＣＵから入力される。
第１及び第２モータ６，８は、トリプルブリッジインバータ回路４との間で電力変換が行われる負荷であり、３相電力機器、例えば、ハイブリッド車両や電動車両などの車両に駆動源として搭載されるＤＣブラシレスモータ等である。第１モータ６は、例えば、車両に駆動源として搭載されるＤＣブラシレスモータ等であり、第２モータ８は、例えば、車両に搭載される空調装置等を駆動する車両用補機としてのＤＣブラシレスモータ等である。
図２は、図１に示すトリプルブリッジインバータ回路４の実装構造を示す図である。フィン３７が下部に形成されたヒートシンク３６上にＵ相インバータモジュール２０＃Ｕ，Ｖ相インバータモジュール２０＃Ｖ及びＷ相インバータモジュール２０＃Ｗが、フィン３７の下方に形成されるトリプルブリッジインバータ回路４を冷却するための冷却経路３８に供給される冷媒の流動方向と直角に並べて配置されている。
Ｕ相の正極接続端子２２＃Ｕ及び負極接続端子２４＃Ｕ、Ｖ相の正極接続端子２２＃Ｖ及び負極接続端子２４＃Ｖ、並びにＷ相の正極接続端子２２＃Ｗ及び負極接続端子２４＃Ｗが、冷却経路３８の下流側３８Ｄに設けられる。Ｕ相の第１及び第２出力端子２６＃Ｕ，２８＃Ｕ、Ｖ相の第１及び第２出力端子２６＃Ｖ，２８＃Ｖ及びＷ相の第１及び第２出力端子２６＃Ｗ，２８＃Ｗが冷却経路３８の上流側３８Ｕに設けられる。
正極接続端子２２＃Ｕ，２２＃Ｖ，２２＃Ｗは正極側の電源ラインを通して直流電源２の正極に接続される。負極接続端子２４＃Ｕ，２４＃Ｖ，２４＃Ｗは、負極側の電源ラインを通して直流電源２の負極に接続される。第１出力端子２６＃Ｕ，２６＃Ｖ，２６＃Ｗは、第１出力ラインを通して第１モータ６のＵ，Ｖ，Ｗ相のコイルの端子に接続される。第２出力端子２８＃Ｕ，２８＃Ｖ，２８＃Ｗは、第２出力ラインを通して第２モータ８のＵ，Ｖ，Ｗ相のコイルの端子に接続される。
Ｕ相インバータモジュール２０＃Ｕの上面から突出する信号端子３０＃Ｕｉ（ｉ＝１〜３）はＥＣＵからＵ相のＩＧＢＴ素子Ｕｉ（ｉ＝１〜３）のゲートなどにゲート信号を入力する端子である。Ｖ相インバータモジュール２０＃Ｖの上面から突出する信号端子３０＃Ｖｉ（ｉ＝１〜３）はＥＣＵからＶ相のＩＧＢＴ素子Ｖｉ（ｉ＝１〜３）のゲートなどにゲート信号などを入力する端子である。Ｗ相インバータモジュール２０＃Ｗの上面から突出する信号端子３０＃Ｗｉ（ｉ＝１〜３）はＥＣＵからＷ相のＩＧＢＴ素子Ｗｉ（ｉ＝１〜３）のゲートなどにゲート信号を入力する端子である。信号端子３０＃Ｕｉ（ｉ＝１〜３），３０＃Ｖｉ（ｉ＝１〜３），３０＃Ｕｉ（ｉ＝１〜３）が図示しないコネクタを通して、図示しないゲートドライブ回路などに接続される。
トリプルブリッジインバータ回路４の冷却経路３８に冷却装置により供給される冷媒は、ファンによる冷却風や冷却水である。図３は冷却経路３８に冷却水を供給する冷却装置の一例を示す図である。冷却装置５０は、例えば、図３（ａ）に示すように、内燃機関５２と第１モータ６と変速機５６を直列に直結した構造のハイブリッド車両４９に搭載されており、このハイブリッド車両４９では、例えば内燃機関５２及び走行用の第１モータ６の両方の駆動力は、変速機５６を介して駆動輪Ｗに伝達される。
第１モータ６は、ハイブリッド車両４９の運転状態に応じて内燃機関５２の駆動力を補助する補助駆動力を発生するようになっている。また、ハイブリッド車両４９の減速時に車輪Ｗ側から第１モータ６側に駆動力が伝達されると、第１モータ６は、発電機として機能していわゆる回生制動力を発生し、車体の運動エネルギーを電気エネルギーとして回収する。
ウォータポンプ６２の下流側に配置された図示しないウォータジャケットから排出される冷却水は、ラジエータ６４に流通し、ラジエータ６４からインバータユニット４Ａの下方に形成された冷却経路３８に供給される。冷却経路３８に供給された冷却水は、第１モータ６の冷却経路に供給された後、ウォータポンプ６２を通して、ウォータジャケットに還流する。インバータユニット４Ａとは、図２に示すインバータモジュール及び図示しない平滑コンデンサを含み、正極接続端子２２＃Ｕ，２２＃Ｖ，２２＃Ｗ等が正極側の電源ライン等に接続されて車両に搭載可能となったものをいう。
インバータユニット４Ａは、図３（ｂ）に示すように、略直方体箱型のケース７０ａ内にインバータモジュール２０＃Ｕ，２０＃Ｖ，２０＃Ｗの第１及び第２出力端子２６＃Ｕ，２８＃Ｕ、２６＃Ｖ，２８＃Ｖ及び２６＃Ｗ，２８＃Ｗが第１側部７１に隣接し、正極接続端子２２＃Ｕ，２２＃Ｖ，２２＃Ｗ及び負極接続端子２４＃Ｕ，２４＃Ｖ，２４＃Ｗが第２側部７２に隣接するように収容される。
ケース７０ａの開口部近傍の位置において、側部７１，７２には、底面上で開口し、鉛直方向Ｖに向かい所定の深さを有する各側部溝部７１ａ，７２ａが形成されている。ケース７０ａの開口部近傍の位置において、一方の側部７１には、この側部７１の内部に形成された側部溝部７１ａに連通して外部から側部溝部７１ａに冷却水を供給可能な供給配管７１ｂが設けられ、他方の側部７２には、この側部７２の内部に形成された側部溝部７２ａに連通して側部溝部７２ａ内から外部へと冷却水を排出可能な排出配管７２ｂが設けられている。
上記ケース７０ａの構造により、供給配管７１ｂから供給された冷却水は、側部溝部７１ａ、底部及び側部７２を通して，排出配管７２ｂより排出され、供給配管７１ａ→側部溝部７１ａ→底部→側部溝部７２ａ→排出配管７２ｂの経路からなる冷却経路３８が形成され、この冷却経路３８に冷却水が供給されることにより、ケース７０ａに収納されたインバータユニット４ＡのＩＧＢＴ素子などが冷却される。
冷却装置としてファンが使用される場合は、第１出力端子２６＃Ｕ，２６＃Ｖ，２６＃Ｗ及び第２出力端子２８＃Ｕ，２８＃Ｖ，２８＃Ｗを正極接続端子２２＃Ｕ，２２＃Ｖ，２２＃Ｗ及び負極接続端子２４＃Ｕ，２４＃Ｖ，２４＃Ｗよりもファンから供給される冷風が上流側になるよう配置する。
図４は、図２中のインバータモジュール２０＃Ｕ，２０＃Ｖ，２０＃Ｗの内部実装構造を示す図である。インバータモジュール２０＃Ｕ，２０＃Ｖ，２０＃Ｗの実装構造は、実質的に同一であり、インバータモジュール２０＃Ｕ，２０＃Ｖ，２０＃Ｗのヒートシンク３６上での配置位置が異なるのみであるので、一つのインバータモジュール、例えば、インバータモジュール２０＃Ｕの実装構造について説明する。
図５は第１実施形態によるインバータモジュール２０＃Ｕの実装構造を示す図である。この第１実施形態はビームリードのインバータモジュールである。ビームリードとは、ＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜３）及びフライホイールダイオード８８＃Ｕｉ（ｉ＝１〜３）の電極両面を半田で接続することをいう。
図５（ａ）に示すように、インバータモジュール２０＃Ｕは、絶縁材８２＃Ｕ上に、導体板８４＃Ｕｉ（ｉ＝１〜３）及び端子台９２＃Ｕが接着等により固定されている。絶縁材８２＃Ｕは、セラミックやエポキシなどである。導体板８４＃Ｕｉ（ｉ＝１〜３）は、第１〜３基板であり、端子台９２＃Ｕを挟んで配置されている。導体板８４＃Ｕｉ（ｉ＝１〜３）は、例えば、平面形状が長方形の銅板である。
図５（ａ）及び図５（ａ）のＡ−Ａ線断面図である図５（ｂ）に示すように、正極接続端子２２＃Ｕは導体板８４＃Ｕ１の長手方向に平行に延伸されて形成された導電板で構成され、導体板８４＃Ｕ１に半田又は超音波により接合されている。導体板８４＃Ｕ１及び導体板８４＃Ｕ３は、互いの長手方向が隣接するように端子台９２＃Ｕを挟んで配置される。導体板８４＃Ｕ２は、長手方向が導体板８４＃Ｕ１，８４＃Ｕ３の短手方向に隣接するように端子台９２＃Ｕを挟んで配置されている。
導体板８４＃Ｕ１上に、図５（ａ）及び図５（ｂ）に示すように、その長手方向にＨｉ側ＩＧＢＴ素子８６＃Ｕ１及びＨｉ側フライホイールダイオード８８＃Ｕ１が並んで配置され、Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１のコレクタ電極及びＨｉ側フライホイールダイオード８８＃Ｕ１のカソード電極が半田９４＃Ｕ１，９６＃Ｕ１により接合されている。例えば、Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１を正極接続端子２２＃Ｕ側に、Ｈｉ側フライホイールダイオード８８＃Ｕ１を導体板８４＃Ｕ２側にして、配置されている。Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１及びＨｉ側フライホイールダイオード８８＃Ｕ１の位置は逆でも良い。
接続導体板（接続バスバー）９０＃Ｕは、図５（ａ）及び図５（ｂ）に示すように、Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１のコレクタ電極に対向して形成されたエミッタ電極及びＨｉ側フライホイールダイオード８８＃Ｕ１のカソード電極に対向して形成されたアノード電極に半田９５＃Ｕ１，９７＃Ｕ１により接合されている。また、接続導体板９０＃Ｕは、図５（ｂ）に示すように、その一端が導体板８４＃Ｕ２に半田又は超音波により接合されている。
図５（ｂ）及び図５（ａ）中のＢ−Ｂ線断面図である図５（ｃ）に示すように、導体板８４＃Ｕ２上に、その長手方向にＭｉｄ側ＩＧＢＴ素子８６＃Ｕ２及びＭｉｄ側フライホイールダイオード８８＃Ｕ２が並んで配置され、ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２のコレクタ電極及びＭｉｄ側フライホイールダイオード８８＃Ｕ２のカソード電極が半田９４＃Ｕ２，９６＃Ｕ２により接合されている。例えば、ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２を導体板８４＃Ｕ１の短手側に隣接し、ＭｉＤ側フライホイールダイオード８８＃Ｕ２を導体板８４＃Ｕ３の短手側に隣接にして、配置されている。ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２及びＭｉＤ側フライホイールダイオード８８＃Ｕ２の位置は逆でも良い。
第１出力端子（第１出力バスバー）２６＃Ｕは、図５（ａ）及び図５（ｃ）に示すように、正極接続端子２２＃Ｕと逆方向に延伸されて形成された導電板で構成され、導体板８４＃Ｕ２上に、半田又は超音波により接合されている。
第２出力端子（第２出力バスバー）２８＃Ｕは、正極接続端子２２＃Ｕと逆方向、且つ第１出力端子２６＃Ｕと平行に延伸されて形成された導電板で構成され、図５（ａ）〜図５（ｃ）に示すように、ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２のコレクタ電極に対向して形成されたエミッタ電極及びＭｉＤ側フライホイールダイオード８８＃Ｕ２のカソード電極に対向して形成されたアノード電極と半田９５＃Ｕ２，９７＃Ｕ２により接合されている。第２出力端子２８＃Ｕは、図５（ｃ）に示すように、その一端が導体板８４＃Ｕ３に、半田又は超音波により接合されている。
導体板８４＃Ｕ３上に、図５（ａ）及び図５（ｃ）に示すように、その長手方向にＬｏ側ＩＧＢＴ素子８６＃Ｕ３及びＬｏ側フライホイールダイオード８８＃Ｕ３が並んで配置され、Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３のコレクタ電極及びＬｏ側フライホイールダイオード８８＃Ｕ３のカソード電極が半田９４＃Ｕ３，９６＃Ｕ３により接合されている。例えば、Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３を導体板８４＃Ｕ２の長手方向に隣接し、Ｌｏ側フライホイールダイオード８８＃Ｕ３をＬｏ側ＩＧＢＴ素子８６＃Ｕ３と反対側に配置されている。Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３及びＬｏ側フライホイールダイオード８８＃Ｕ３の位置は逆でも良い。
負極接続端子２４＃Ｕは、正極接続端子２２＃Ｕと同方向平行に延伸されて形成された導電板で構成され、図５（ａ）及び図５（ｃ）に示すように、Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３のコレクタ電極に対向して形成されたエミッタ電極上及びＬｏ側フライホイールダイオード８８＃Ｕ３のカソード電極に対向して形成されたアノード電極に、半田９５＃Ｕ３，９７＃Ｕ３により接合されている。導体板８４＃Ｕｉ（ｉ＝１〜３）の形状、並びにＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜３）及びフライホイールダイオード８８＃Ｕｉ（ｉ＝１〜３）の配置及び素子が同じである。
信号端子３０＃Ｖｉ（ｉ＝１〜３）及び信号端子３０＃Ｖｉ（ｉ＝１〜３）に対応して電極パターンが形成されている端子台９２＃Ｕは、導体板８４＃Ｕｉ（ｉ＝１〜３）を挟んで配置されている。電極パターンは、ワイヤ９２＃Ｕｉ（ｉ＝１〜３）により、ＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜３）の上面に設けられたゲート電極などに接続される。インバータモジュール２０＃Ｕは、エポキシ樹脂等のモールド材８３＃Ｕにより全面封止される。
図５に示したインバータモジュール２０＃Ｕ，２０＃Ｖ，２０＃Ｗが、図６（ａ）に示すように、ヒートシンク３６上に塗布・形成されたサーマルコンパウンド１１０上に、搭載・固定されて、図６（ｂ）に示すインバータ２０が形成される。
図７は図５に示したインバータモジュール２０＃Ｕの電流の流れを示す図である。例えば、ＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜３）が全てＯＮ状態のとき、図７に示すように、第１電流Ｉ１は、正極接続端子２２＃Ｕ→導体板８４＃Ｕ１→Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１のコレクタ→Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１のエミッタ→接続導体板９０＃Ｕ→導体板８４＃Ｕ２→第１出力端子２６＃Ｕと流れる。
図７に示すように、第２電流Ｉ２は、正極接続端子２２＃Ｕ→導体板８４＃Ｕ１→Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１のコレクタ→Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１のエミッタ→接続導体板９０＃Ｕ→導体板８４＃Ｕ２→ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２のコレクタ→ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２のエミッタ→第２出力端子２８＃Ｕと流れる。
図７に示すように、第３電流Ｉ３は、正極接続端子２２＃Ｕ→導体板８４＃Ｕ１→Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１のコレクタ→Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１のエミッタ→接続導体板９０＃Ｕ→導体板８４＃Ｕ２→ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２のコレクタ→ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２のエミッタ→第２出力端子２８＃Ｕ→導体板８４＃Ｕ３→Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３のコレクタ→Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３のエミッタ→負極接続端子２４＃Ｕと流れる。
同様に、例えば、Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１がＯＦＦ状態、ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２がＯＮ状態、Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３がＯＮ状態、Ｈｉ側ＩＧＢＴ素子８６＃Ｖ１がＯＮ状態、ＭｉＤ側ＩＧＢＴ素子８６＃Ｖ２がＯＦＦ状態、Ｌｏ側ＩＧＢＴ素子８６＃Ｖ３がＯＮ状態のとき、電流は、第１出力端子２６＃Ｖ→第１出力端子２６＃Ｕ→導体板８４＃Ｕ２→ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２のコレクタ→ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２のエミッタ→第２出力端子２８＃Ｕ→導体板８４＃Ｕ３→Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３のコレクタ→Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３のエミッタ→負極接続端子２４＃Ｕと流れて、第１モータ６が駆動制御される。
また、Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１，８６＃Ｖ１，８６＃Ｗ１がＯＮ状態、ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２がＯＦＦ状態、Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３がＯＮ状態、ＭｉＤ側ＩＧＢＴ素子８６＃Ｖ２がＯＮ状態、Ｌｏ側ＩＧＢＴ素子８６＃Ｖ３がＯＦＦ状態のとき、電流は、第２出力端子２８＃Ｖ→第２出力端子２８＃Ｕ→導体板８４＃Ｕ３→Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３のコレクタ→Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３のエミッタ→負極接続端子２４＃Ｕと流れて、第２モータ８が駆動制御される。
このとき、図４及び図８に示すように、発熱が大きいインバータモジュール２０＃Ｕ，２０＃Ｖ及び２０＃ＷのＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２、８６＃Ｖ２、８６＃Ｗ２を冷却経路３８の上流３８Ｕに配置し、発熱がより小さいインバータモジュール２０＃Ｕ，２０＃Ｖ及び２０＃ＷのＨｉ側ＩＧＢＴ素子ＩＧＢＴ素子８６＃Ｕ１，８６＃Ｖ１，８６＃Ｗ１及びＬｏ側ＩＧＢＴ素子８６＃Ｕ３，８６＃Ｖ３，８６＃Ｗ３を冷却経路３８の下流３８Ｄに配置したので、インバータ４全体の熱バランスが均等化される。
インバータ４全体の熱バランスが均等化されるので、上述のように、ＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜３），８６＃Ｖｉ（ｉ＝１〜３），８６＃Ｗｉ（ｉ＝１〜３）及びフライホイールダイオード８８＃Ｕｉ（ｉ＝１〜３），８８＃Ｖｉ（ｉ＝１〜３），８８＃Ｗｉ（ｉ＝１〜３）の統一化が図れる。
図９〜図１２を参照して、ビームリードの場合のインバータユニットの製造方法を説明する。まず、インバータモジュール２０＃Ｕの製造方法の説明をする。図９（ａ）に示すように、導体板８４＃Ｕ１上に半田９４＃Ｕ１，９６＃Ｕ１、半田９４＃Ｕ１上にＨｉ側ＩＧＢＴ素子８６＃Ｕ１のコレクタ、半田９６＃Ｕ１上にフライホイールダイオード８８＃Ｕ１のカソード、Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１のコレクタに対向して形成されたエミッタ上に半田９５＃Ｕ１、フライホイールダイオード８８＃Ｕ１のカソードに対向して形成されたアノード上に半田９７＃Ｕ１、半田９５＃Ｕ１，９７＃Ｕ１上に接続導体板９０＃Ｕを配置する（半田接合前工程）。
図９（ｂ）に示すように、半田９４＃Ｕ１，９５＃Ｕ１，９６＃Ｕ１，９７＃Ｕ１を溶融し、導体板８４＃Ｕ１上に、Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１のコレクタ及びフライホイールダイオード８８＃Ｕ１のカソードを接合し、Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１のエミッタ及びフライホイールダイオード８８＃Ｕ１のアノードに接続導体板９０＃Ｕを接合する（半田接合工程）。
同様に、導体板８４＃Ｕ２上に、Ｍｉｄ側ＩＧＢＴ素子８６＃Ｕ２のコレクタ及びフライホイールダイオード８８＃Ｕ２のカソードを半田により接合し、ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２のエミッタ及びフライホイールダイオード８８＃Ｕ２のアノードにＴ字形状の第２出力端子２８＃Ｕを半田により接合する。
また、導体板８４＃Ｕ３上に、Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３のコレクタ及びフライホイールダイオード８８＃Ｕ３のカソードを半田により接合し、Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３のエミッタ及びフライホイールダイオード８８＃Ｕ３のアノードに負極接続端子２４＃Ｕを半田により接合する。
図９（ｃ）に示すように、導体板８４＃Ｕ１及び８４＃Ｕ３を一定距離離間して、その長手方向が平行となるよう配置し、導体板８４＃Ｕ２を導体板８４＃Ｕ１，８４＃Ｕ３の短手方向の面から一定距離離間して，その長手方向が導体板８４＃Ｕ１、８４＃Ｕ３の短手方向に平行となるように配置する（半田接合後Ｕ，Ｖ，Ｗ配置工程）。
図１０（ａ）及び図１１（ｂ）に示すように、導体板８４＃Ｕ１と正極接続端子２２＃Ｕの一端とを接合部１１０＃Ｕ１において半田又は超音波接合する。導体板８４＃Ｕ２と第１出力端子２６＃Ｕの一端とを接合部１１０＃Ｕ２において半田又は超音波接合する。図１０（ａ）及び図１１（ｂ）に示すように、導体板８４＃Ｕ２と接続導体板９０＃Ｕの一端とを接合部１１０＃Ｕ４において半田又は超音波接合する。また、図１０（ａ）及び図１１（ｃ）に示すように、導体板８４＃Ｕ３と第２出力端子２８＃Ｕの一端とを接合部１１０＃Ｕ３において超音波接合する。図１０（ａ）の工程を超音波・半田接合工程と呼ぶ。
図１０（ｂ）に示すように、例えば、Ｌ字型の信号端子及び電極パターンが形成された端子台９２＃Ｕを導体板８４＃Ｕ１と導体板８４＃Ｕ２の間，導体板８４＃Ｕ１と導体板８４＃Ｕ２の間に配置し、端子台９２＃Ｕ上に形成された電極パターンとＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜３）に形成された電極パターンをアルミワイヤ９２＃Ｕｉ（ｉ＝１〜３）により接合する（アルミワイヤ接合工程）。尚、ＩＧＢＴ素子８４＃ｉ（ｉ＝１〜３）は、アルミワイヤ９２＃Ｕｉ（ｉ＝１〜３）が最短となるように配置されている。図１０（ｃ）に示すように、導体板８４＃Ｕｉ（ｉ＝１〜３）の下面に接着剤等によりエポキシ樹脂等の絶縁材を接合して、絶縁材８２＃Ｕを形成する（絶縁材接合工程）。
図１２（ａ）に示すように、絶縁材８２＃Ｕ、導体板８４＃Ｕｉ（ｉ＝１〜３）、ＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜３）及びフライホイールダイオード８８＃Ｕｉ（ｉ＝１〜３）等をゲルやエポキシ樹脂等のモールド材８３＃Ｕにより封止して、インバータモジュール２０＃Ｕを形成する（モールド工程）。図１０（ａ）〜図１２（ａ）と同様にして、インバータモジュール２０＃Ｖ，２０＃Ｗを形成する。
図１２（ｂ）に示すように、ヒートシンク３６上にサーマルコンパウンド１１０を塗布した後、サーマルコンパウンド１１０上にインバータモジュール２０＃Ｕ，２０＃Ｖ，２０＃Ｗを並べて配置する（サーマルコンパウンド塗布工程）。図１２（ｃ）に示すように、インバータモジュール２０＃Ｕ，２０＃Ｖ，２０＃Ｗをステー１１２によりボルト１１４締めでヒートシンク３６に固定する（アセンブル工程）。以上の工程を経て、図２に示すインバータモジュール２０が製作される。尚、図９（ｂ）の半田接合工程の後に、図１０（ｃ）の絶縁材接合工程を行ってから、図１０（ａ）の超音波・半田接合工程及び図１０（ｂ）のアルミワイヤ接合工程を行っても良い。
以上説明した第１実施形態によれば、発熱の一番高い中段のＩＧＢＴ素子Ｕ２，Ｖ２，Ｗ２を冷却経路の上流側に配置したので、インバータ全体の熱バランスが均等化される。インバータ全体の熱バランスが均等化されるので、素子の統一化が図れ、小型化、低コストとなる。基板及び素子を統一することで製造性の向上及び低コストとなる。
第２実施形態
図１３は、第２実施形態によるインバータモジュール２０＃Ｕの実装構造を示す図である。この第２実施形態はアルミワイヤ接合によるインバータモジュールである。アルミワイヤ接合とは、ＩＧＢＴ素子Ｕｉ（ｉ＝１〜３）及びフライホイールダイオードＤＵｉ（ｉ＝１〜３）の電極片面を半田で、他方の電極面をアルミワイヤで接続することをいう。導体板８４＃Ｕｉ（ｉ＝１〜３）とＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜３）のコレクタ電極及びフライホイールダイオード８８＃Ｕｉ（ｉ＝１〜３）のカソード電極は第１実施形態と同様に半田９４＃ｉ（ｉ＝１〜３）及び９６＃Ｕｉ（ｉ＝１〜３）で接合されている。
図１３（ａ）及び図１３（ａ）のＡ−Ａ線断面図である図１３（ｂ）に示すように、ＩＧＢＴ素子８６＃Ｕ１のエミッタの接合部１２２＃Ｕ１、フライホイールダイオード８８＃Ｕ１のアノードの接合部１２４＃Ｕ１及び導体板８４＃Ｕ２の接合部１２２＃Ｕ４がアルミワイヤ１２０＃Ｕ１により接続されている。図１３（ａ）、図１３（ｂ）及び図１３（ａ）のＢ−Ｂ線断面図である図１３（ｃ）に示すように、ＩＧＢＴ素子８６＃Ｕ２のエミッタの接合部１２２＃Ｕ２、フライホイールダイオード８８＃Ｕ２のアノードの接合部１２４＃Ｕ２及び第２出力端子２８＃Ｕの接合部１２２＃Ｕ５がアルミワイヤ１２０＃Ｕ２により接続されている。
また、図１３（ａ）及び図１３（ｃ）に示すように、ＩＧＢＴ素子８６＃Ｕ３のエミッタの接合部１２２＃Ｕ３、フライホイールダイオード８８＃Ｕ３のアノードの接合部１２４＃Ｕ３及び負極接続端子２４＃Ｕの接合部１２６＃Ｕ３がアルミワイヤ１２０＃Ｕ３により接続されている。尚、第２出力端子２８＃Ｕ及び負極接続端子２４＃Ｕは、導体板８４＃Ｕ２，８４＃Ｕ３に対して浮いている。
図１３（ａ）及び図１３（ｂ）に示すように、正極接続端子２２＃Ｕは導体板８４＃Ｕ１に半田又は超音波により接合部１２６＃Ｕ１で接合されている。図１３（ａ）及び図１３（ｂ）に示すように、第１出力端子２６＃Ｕは導体板８４＃Ｕ２に半田又は超音波により接合部１２６＃Ｕ２で接合されている。図１３（ａ）及び図１３（ｃ）に示すように、第２出力端子２８＃Ｕは導体板８４＃Ｕ３に半田又は超音波により接合部１２６＃Ｕ４で接合されている。
このアルミワイヤ接合のインバータモジュールの電流の流れ及び冷却装置による冷却効果は第１実施形態と同様である。
図１４〜図１６を参照して、アルミワイヤ接合の場合のインバータユニットの製造方法を説明する。まず、インバータモジュール２０＃Ｕの製造方法の説明をする。図１４（ａ）に示すように、導体板８４＃Ｕ１上に半田９４＃Ｕ１及び半田９６＃Ｕ１、半田９４＃Ｕ１上にＨｉ側ＩＧＢＴ素子８６＃Ｕ１のコレクタ電極、半田９６＃Ｕ１上にフライホイールダイオード８８＃Ｕ１のカソード電極となるよう配置する（半田接合前工程）。
図１４（ｂ）に示すように、半田９４＃Ｕ１，９６＃Ｕ１を溶融し、導体板８４＃Ｕ１上に、Ｈｉ側ＩＧＢＴ素子８６＃Ｕ１のコレクタ及びフライホイールダイオード８８＃Ｕ１のカソードを接合する（半田接合工程）。同様に、導体板８４＃Ｕ２上に、ＭｉＤ側ＩＧＢＴ素子８６＃Ｕ２のコレクタ及びフライホイールダイオード８８＃Ｕ２のカソードを半田により接合する。導体板８４＃Ｕ３上に、Ｌｏ側ＩＧＢＴ素子８６＃Ｕ３のコレクタ及びフライホイールダイオード８８＃Ｕ３のカソードを半田により接合する。図１４（ａ），１４（ｂ）の工程は、Ｈｉ，Ｍｉｄ，Ｌｏについて共通である。
図１４（ｃ）に示すように、導体板８４＃Ｕ１及び８４＃Ｕ３を一定距離離間して、その長手方向が平行となるよう配置し、導体板８４＃Ｕ２を導体板８４＃Ｕ１，８４＃Ｕ３の短手方向の面から一定距離離間して，その長手方向が導体板８４＃Ｕ１、８４＃Ｕ３の短手方向に平行となるように配置する（半田接合後Ｕ，Ｖ，Ｗ配置工程）。
図１５（ａ）に示すように、導体板８４＃Ｕ１と正極接続端子２２＃Ｕの一端とを接合部１２６＃Ｕ１において半田又は超音波接合する。導体板８４＃Ｕ２と第１出力端子２６＃Ｕの一端とを接合部１２６＃Ｕ２において半田又は超音波接合する。導体板８４＃Ｕ３と第２出力端子２８＃Ｕとを接合部１２６＃Ｕ４において半田又は超音波接合する。負極接続端子２４＃Ｕの一端を導体板８４＃Ｕ３上に配置する。図１５（ａ）の工程を超音波・半田接合工程と呼ぶ。
図１５（ｂ）に示すように、信号端子及び電極パターンが形成されたＬ字型の端子台９２＃Ｕを導体板８４＃Ｕ１と導体板８４＃Ｕ２の間，導体板８４＃Ｕ１と導体板８４＃Ｕ３の間に配置にする。ＩＧＢＴ素子８６＃Ｕ１のエミッタ、フライホイールダイオード８８＃Ｕ１のアノード及び導体板８４＃Ｕ２をアルミワイヤ１２０＃Ｕ１により接合する。ＩＧＢＴ素子８６＃Ｕ２のエミッタ、フライホイールダイオード８８＃Ｕ２のアノード及び第２出力端子２８＃Ｕをアルミワイヤ１２０＃Ｕ２により接合する。
ＩＧＢＴ素子８６＃Ｕ３のエミッタ、フライホイールダイオード８８＃Ｕ３のアノード及び負極接続端子２４＃Ｕをアルミワイヤ１２０＃Ｕ３により接合する。更に、端子台９２＃Ｕ上に形成された電極パターンとＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜３）に形成された電極パターンをアルミワイヤ９２＃Ｕｉ（ｉ＝１〜３）により接合する。図１５（ｂ）の工程をアルミワイヤ接合工程と呼ぶ。
図１５（ｃ）に示すように、導体板８４＃Ｕ１、８４＃Ｕ２，８４＃Ｕ３の下面に接着剤等によりエポキシ樹脂等の絶縁材を接合して、絶縁材８２＃Ｕを形成する（絶縁材接合工程）。図１６（ａ）に示すように、絶縁材８２＃Ｕ、導体板８４＃Ｕｉ（ｉ＝１〜３）、ＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜３）及びフライホイールダイオード８８＃Ｕｉ（ｉ＝１〜３）等をゲルやエポキシ樹脂等のモールド材８３＃Ｕにより封止して、インバータモジュール２０＃Ｕを形成する（モールド工程）。図１４（ａ）〜図１６（ａ）と同様にして、インバータモジュール２０＃Ｖ，２０＃Ｗを形成する。
図１６（ｂ）に示すように、ヒートシンク３６上にサーマルコンパウンド１１０を塗布した後、サーマルコンパウンド１１０上にインバータモジュール２０＃Ｕ，２０＃Ｖ，２０＃Ｗを並べて配置する（サーマルコンパウンド塗布工程）。図１６（ｃ）に示すように、インバータモジュール２０＃Ｕ，２０＃Ｖ，２０＃Ｗをステー１１２によりボルト１１４締めでヒートシンク３６に固定する（アセンブル工程）。以上の工程を経て、図２に示すインバータモジュール２０が製作される。尚、図１４（ｂ）の半田接合工程の後に、図１５（ｃ）の絶縁材接合工程を行ってから、図１５（ａ）の超音波・半田接合工程、図１５（ｂ）のアルミワイヤ接合工程を行っても良い。
以上説明した第２実施形態によれば、第１実施形態と同様の効果が得られる。更に、図１４（ａ），１４（ｂ）の工程はＨｉ側，ＭｉＤ側及びＬｏ側について共通であり、１５（ａ）の超音波・半田接合工程の接合点数は、Ｈｉ側，ＭｉＤ側及びＬｏ側で同じ１個であり、正極接続端子２２＃U及び第１出力端子２６＃Ｕの形状が同一であることから、工程を簡単にできる。
次に、一般のＬ（Ｌは４以上の自然数）段に配置されたスイッチング素子により直列回路が構成されるとともに、Ｎ（Ｎは２以上の自然数）個の前記直列回路が並列に接続されたＬ段Ｎ相ブリッジインバータ回路を有するインバータ装置の場合の実装構造の説明をする。Ｋ＝Ｌ−１とおく。
（１） Ｋ（＝モータ数）が偶数の場合
全ての相ついて同一構造となるので、Ｕ相の場合について説明をする。Ｋが偶数（Ｌ＝２×Ｐ＋１）の場合は、ＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜Ｌ）は奇数となる。直列に接続されたＬ個のＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜Ｌ）は初段（Ｈｉ側）を８６＃Ｕ１、最終段（Ｌｏ側）を８６＃ＵＬとする。ＩＧＢＴ素子８６＃Ｕｉ及びフライホイールダイオード８８＃ｉが設けられた導体板（基板）８４＃Ｕｉ（ｉ＝１〜Ｌ）は次のように配置される。
図１７（ａ）及び図１７（ｂ）、並びに図１８（ａ）及び図１８（ｂ）に示すように、導体板８４＃Ｕｉ（ｉ＝１〜Ｐ）は、縦列に配置される。導体板８４＃Ｕｉ（ｉ＝Ｐ＋２〜２Ｐ＋１）は、導体板８４＃Ｕｊ（ｊ＝Ｌ＋１−ｉ）の長手方向に隣接し、縦列に配置される。また、導体板８４＃Ｕ（Ｐ＋１）は、冷却経路の最上流側となるよう長手方向が導体板８４＃ＵＰ及び８４＃Ｕ（Ｐ＋２）の短手方向に隣接して配置する。
端子台１５２＃Ｕｉ（ｉ＝１〜Ｐ−１）は、導体板８４＃Ｕｉ（ｉ＝Ｐ＋３〜２Ｐ＋１）と導体板８４＃Ｕｊ（ｊ＝Ｌ＋１−ｉ）とに挟まれて形成される。端子台１５２＃Ｕｉ（ｉ＝Ｐ）は、導体板８４＃Ｕｉ（ｉ＝Ｐ，Ｐ＋１，Ｐ＋２）に挟まれて配置される。
Ｌ個のＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜Ｌ）を導体板８４＃Ｕｉ（ｉ＝１〜Ｌ）及び正極接続端子２２＃U、負極接続端子２４＃Ｕ、Ｋ個のモータが接続される出力端子１５０＃Ｕｉ（ｉ＝１〜Ｋ）又は接続端子９０＃Ｕを通して直列に接続する。例えば、出力端子１５０＃Ｕｉ（ｉ＝１〜Ｋ）をＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜Ｌ−１）のエミッタ、フライホイールダイオード８８＃Ｕｉ（ｉ＝１〜Ｌ−１）のアノード及び導体板８４＃Ｕ（ｉ＋１）（ｉ＝１〜Ｌ−１）に接続する。
Ｋ＝２の場合、図１７（ａ）に示すように、出力端子１５０＃Ｕｉ（ｉ＝１，２）を導体板８４＃Ｕ２上及び導体板８４＃Ｕ２の上方に平行に延伸して形成するか、図１７（ｂ）に示すように、出力端子１５０＃Ｕ１を導体板８４＃Ｕ１の上方に導体板８４＃Ｕ１の短手方向に平行に延伸して形成し、出力端子１５０＃Ｕ２を導体板８４＃Ｕ２の上方に導体板８４＃Ｕ２の短手方向に平行に延伸して形成する。
Ｋ＝４の場合、図１８（ａ）に示すように、出力端子１５０＃Ｕ１，１５０＃Ｕ２を導体板８４＃Ｕ１，８４＃Ｕ２の上方に導体板８４＃Ｕ１，８４＃Ｕ２の短手方向に平行に延伸して形成し、出力端子１５０＃３を導体板８４＃Ｕ３の上方に導体板８４＃Ｕ３の短手方向に平行に延伸して形成し、出力端子１５０＃Ｕ４を導体板８４＃Ｕ４の上方に導体板８４＃Ｕ４の短手方向に平行に延伸して形成する。
Ｋ＝６の場合、図１８（ｂ）に示すように、出力端子１５０＃Ｕ１，１５０＃Ｕ２，１５０＃Ｕ３を導体板８４＃Ｕ１，８４＃Ｕ２，８４＃Ｕ３の上方に導体板８４＃Ｕ１，８４＃Ｕ２，８４＃Ｕ３の短手方向に平行に延伸して形成し、出力端子１５０＃Ｕ４を導体板８４＃Ｕ４の上方に導体板８４＃Ｕ４の短手方向に平行に延伸して形成し、出力端子１５０＃Ｕ５，１５０＃Ｕ６を導体板８４＃Ｕ５，８４＃Ｕ６の上方に導体板８４＃Ｕ５，８４＃Ｕ６の短手方向に平行に延伸して形成する。
一般化すると、出力端子１５０＃Ｕｉ（ｉ＝１〜Ｐ）を導体板８４＃Ｕｉ（ｉ＝１〜Ｐ）の上方に８４＃Ｕｉ（ｉ＝１〜Ｐ）の短手方向に平行に延伸して形成し、出力端子１５０＃Ｕ（Ｐ＋１）を導体板８４＃Ｕ（Ｐ＋１）の上方に８４＃Ｕ（Ｐ＋１）の短手方向に平行に延伸して形成し、出力端子１５０＃Ｕｉ（ｉ＝Ｐ＋２〜Ｌ−１）を導体板８４＃Ｕｉ（ｉ＝Ｐ＋１〜Ｌ−１）の上方に導体板８４＃Ｕｉ（ｉ＝Ｐ＋１〜Ｌ−１）の短手方向に平行に延伸して形成する。
（２） Ｋ（＝モータ数）が奇数の場合
Ｋが奇数（Ｌ＝２×Ｐ）の場合は、ＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜Ｌ）は偶数となる。但し、直列に接続されたＬ個のＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜Ｌ）は初段（Ｈｉ側）を８６＃Ｕ１、最終段（Ｌｏ側）を８６＃ＵＬとする。ＩＧＢＴ素子８６＃Ｕｉ及びフライホイールダイオード８８＃ｉが形成された導体板（基板）８４＃Ｕｉ（ｉ＝１〜Ｌ）は次のように配置される。
図１９（ａ）〜（ｃ）に示すように、導体板８４＃Ｕｉ（ｉ＝１〜Ｐ）は、長手方向に縦列に配置される。導体板８４＃Ｕｉ（ｉ＝Ｐ＋１〜２Ｐ）は、導体板８４＃Ｕｊ（ｊ＝Ｌ＋１−ｉ）の長手方向に隣接し、長手方向に縦列に配置される。端子台１５２＃Ｕｉ（ｉ＝１〜Ｐ）は、導体板８４＃Ｕｉ（ｉ＝Ｐ＋１〜２Ｐ）と導体板８４＃Ｕｊ（ｊ＝Ｌ＋１−ｉ）とに挟まれて形成される。
Ｌ個のＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜Ｌ）を導体板８４＃Ｕｉ（ｉ＝１〜Ｌ）及び正極接続端子２２＃U、負極接続端子２４＃Ｕ及びＫ個のモータが接続される出力端子１６０＃Ｕｉ（ｉ＝１〜Ｋ）を通して直列に接続する。例えば、出力端子１６０＃Ｕｉ（ｉ＝１〜Ｌ−１）をＩＧＢＴ素子８６＃Ｕｉ（ｉ＝１〜Ｌ−１）のエミッタ、フライホイールダイオード８８＃Ｕｉ（ｉ＝１〜Ｌ−１）のアノード及び導体板８４＃Ｕ（ｉ＋１）（ｉ＝１〜Ｌ−１）に接続する。導体板８４＃ＵＰ，８４＃Ｕ（Ｐ＋１）を冷却経路の最上流に配置する。
Ｋ＝３の場合、図１９（ａ）に示すように、出力端子１６０＃Ｕ１を導体板８４＃Ｕ１の上方に導体板８４＃Ｕ１の短手方向に平行に延伸して形成し、出力端子１６０＃Ｕ２を導体板８４＃Ｕ２の上方に導体板８４＃Ｕ２の長手方向に平行に延伸して形成し、出力端子１６０＃Ｕ３を導体板８４＃Ｕ３の上方に導体板８４＃Ｕ３の短手方向に平行に延伸して形成する。
Ｋ＝５の場合、図１９（ｂ）に示すように、出力端子１６０＃Ｕｉ（ｉ＝１〜２）を導体板８４＃Ｕｉ（ｉ＝１〜２）の上方に導体板８４＃Ｕｉ（ｉ＝１〜２）の短手方向に平行に延伸して形成し、出力端子１６０＃３を導体板８４＃Ｕ３の上方に導体板８４＃Ｕ３の長手方向に平行に延伸して形成し、出力端子１６０＃Ｕｉ（ｉ＝４，５）を導体板８４＃Ｕ４，８４＃Ｕ５の上方に導体板８４＃Ｕｉ（ｉ＝４，５）の短手方向に平行に延伸して形成する。
Ｋ＝７の場合、図１９（ｃ）に示すように、出力端子１６０＃Ｕｉ（ｉ＝１〜３）を導体板８４＃Ｕｉ（ｉ＝１〜３）の上方に導体板８４＃Ｕｉ（ｉ＝１〜３）の短手方向に平行に延伸して形成し、出力端子１５０＃４を導体板８４＃Ｕ４の上方に導体板８４＃Ｕ４の長手方向に平行に延伸して形成し、出力端子１５０＃Ｕｉ（ｉ＝５〜７）を導体板８４＃Ｕｉ（ｉ＝５〜７）の上方に導体板８４＃Ｕｉ（ｉ＝５〜７）の短手方向に平行に延伸して形成する。
一般化すると、出力端子１５０＃Ｕｉ（ｉ＝１〜Ｐ−１）を導体板８４＃Ｕｉ（ｉ＝１〜Ｐ−１）の上方に８４＃Ｕｉ（ｉ＝１〜Ｐ−１）の短手方向に平行に延伸して形成し、出力端子１５０＃ＵＰを導体板８４＃ＵＰの上方に８４＃ＵＰの長手方向に平行に延伸して形成し、出力端子１５０＃Ｕｉ（ｉ＝Ｐ＋１〜Ｌ−１）を導体板８４＃Ｕｉ（ｉ＝Ｐ＋１〜Ｌ−１）の上方に導体板８４＃Ｕｉ（ｉ＝Ｐ＋１〜Ｌ−１）の短手方向に平行に延伸して形成する。
モータ数が奇数でも偶数でも、正極接続端子２２＃Ｕが設けられた導体板８４＃Ｕ１、負極接続端子２４＃Ｕが設けられた導体板８４＃ＵＬ、導体板８４＃Ｕ（Ｐ＋１）又は８４＃ＵＰ（Ｌ＝２Ｐ＋１又はＬ＝２Ｐ）、それ以外の導体板と４仕様形状となる。全てにおいて、導体板（銅版）、ＩＧＢＴ素子及びフライホイールダイオードのチップ位置は同じであり、最上流の出力端子以外の出力端子の形状は同一であり、正極接続端子２２＃Ｕが接続されるまでは、３仕様で形成可能である。
以上説明したように、Ｌ（Ｌは４以上の自然数）段に配置されたスイッチング素子により直列回路が構成されるとともに、Ｎ（Ｎは２以上の自然数）個の前記直列回路が並列に接続されたＬ段Ｎ相ブリッジインバータ回路を有するインバータ装置においても、第１及び第２実施形態と同様の効果がある。
本発明のインバータ装置の構成図である。 本発明の実施形態によるインバータを示す図である。 冷却装置を示す図である。 本発明の実施形態によるインバータと冷却経路の関係を示す図である。 本発明の第１実施形態によるインバータを示す図である。 本発明の第１実施形態によるインバータを示す図である。 電流の流れを示す図である。 本発明の効果を説明するための図である。 本発明の第１実施形態によるインバータの製造方法を示す図である。 本発明の第１実施形態によるインバータの製造方法を示す図である。 本発明の第１実施形態によるインバータの製造方法を示す図である。 本発明の第１実施形態によるインバータの製造方法を示す図である。 本発明の第２実施形態によるインバータを示す図である。 本発明の第２実施形態によるインバータの製造方法を示す図である。 本発明の第２実施形態によるインバータの製造方法を示す図である。 本発明の第２実施形態によるインバータの製造方法を示す図である。 モータ数が偶数の場合のインバータを示す図である。 モータ数が偶数の場合のインバータを示す図である。 モータ数が奇数の場合のインバータを示す図である。 ２段３相インバータを示す図である。
符号の説明
２０＃Ｕ，２０＃Ｖ，２０＃Ｗ インバータモジュール
２２＃Ｕ，２２＃Ｖ，２２＃Ｗ 正極接続端子
２４＃Ｕ，２４＃Ｖ，２４＃Ｗ 負極接続端子
２６＃Ｕ 第１出力端子
２８＃Ｕ 第２出力端子
３８ 冷却経路
８４＃Ｕｉ（ｉ＝１〜３） 導体板
８６＃Ｕｉ（ｉ＝１〜３） ＩＧＢＴ素子
８８＃Ｕｉ（ｉ＝１〜３） フライホイールダイオード
９０ 接続導体

Claims (9)

  1. ３段に配置された複数のスイッチング素子により直列回路が構成されるとともに、３つの前記直列回路が並列に接続されたトリプルブリッジインバータ回路を有するインバータ装置であって、
    ２段目の前記スイッチング素子が前記トリプルブリッジインバータ回路の冷却のための冷媒が供給される冷却経路の上流側に配置され、１段目及び３段目の前記スイッチング素子が前記冷却経路の下流側に配置されていることを特徴とするインバータ装置。
  2. 前記トリプルブリッジインバータ回路の所定相の１段目の前記スイッチング素子及び２段目の前記スイッチング素子に接続された第１出力端子、並びに前記トリプルブリッジインバータ回路の前記所定相の２段目のスイッチング素子及び３段目の前記スイッチング素子に接続された第２出力端子が、前記冷却経路の上流側に配置され、１段目の前記スイッチング素子に接続された直流電源の正極入力端子及び３段目の前記スイッチング素子に接続された前記直流電源の負極入力端子が前記冷却経路の下流側に配置されていることを特徴とする請求項１記載のインバータ装置。
  3. 第１導体板を含み該第１導体板上に１段目の前記スイッチング素子及びダイオードが設けられた第１基板と、第２導体板を含み該第２導体板上に２段目の前記スイッチング素子及びダイオードが設けられた第２基板と、第３導体板を含み該第３導体板上に３段目の前記スイッチング素子及びダイオードが設けられた第３基板と、１段目の前記スイッチング素子及びダイオード並びに前記第２導体板に接続された第１接続導体とを備え、前記第２基板は前記第１及び第３基板よりも前記冷却経路の上流側に配置されていることを特徴とする請求項２記載のインバータ装置。
  4. 前記正極入力端子は前記第１導体板に接続され、前記第１出力端子は前記第２導体板に接続され、前記第２出力端子は２段目の前記スイッチング素子及びダイオード並びに前記第３導体板に接続された第２接続導体から成り、
    第１電流は、前記正極入力端子、前記第１導体板、１段目の前記スイッチング素子、前記第１接続導体及び前記第２導体板を通して前記第１出力端子に流れ、
    第２電流は、前記第２接続導体、前記第３導体板及び３段目の前記スイッチング素子を通して前記負極入力端子に流れるよう構成されていることを特徴とする請求項３記載のインバータ装置。
  5. 前記第１、第２及び第３基板は、互いに所定距離離間して配置され、前記第１、第２及び第３基板間に、１段目、２段目、及び３段目の前記スイッチング素子をＯＮ／ＯＦＦするための駆動信号端子が配置されていることを特徴とする請求項４記載のインバータ装置。
  6. （２×Ｍ＋１）（Ｍは２以上の自然数）段に配置されたスイッチング素子により直列回路が構成されるとともに、Ｎ（Ｎは２以上の自然数）個の前記直列回路が並列に接続された（２×Ｍ＋１）段Ｎ相ブリッジインバータ回路を有するインバータ装置であって、
    ｊ（ｊ＝２から２×Ｍまでの自然数）段目の前記スイッチング素子が、１段目及び（２×Ｍ＋１）段目の前記スイッチング素子よりも、前記Ｍ段Ｎ相ブリッジインバータ回路の冷却のための冷媒が供給される冷却経路の上流側に配置されていることを特徴とするインバータ装置。
  7. 第ｋ（ｋは１〜（２×Ｍ＋１）までの自然数）導体板を含み該第ｋ導体板上にｋ（ｋは１〜（２×Ｍ＋１）までの自然数）段目の前記スイッチング素子及び第ｋダイオードが設けられた第ｋ基板と、前記第ｋ導体板（ｋは１）に接続された直流電源の正極入力端子と、（２×Ｍ＋１）段目の前記スイッチング素子及び第ｋダイオード（ｋは（２×Ｍ＋１））に接続された前記直流電源の負極入力端子と、第ｋ（ｋは１〜（２×Ｍ）までの自然数）段目のスイッチング素子及び第ｋダイオード並びに第（ｋ＋１）（ｋは１〜（２×Ｍ）までの自然数）導体板に接続された第ｋ出力端子とを備え、
    前記第ｋ基板（ｋは（１からＭまでの自然数））は前記第（ｋ＋１）基板（ｋは（１からＭまでの自然数））よりも前記冷却経路の下流側に配置され、
    前記第ｋ基板（ｋは（Ｍ＋１）から２×Ｍまでの自然数））は前記第（ｋ＋１）基板（ｋは（（Ｍ＋１）から２×Ｍまでの自然数））よりも前記冷却経路の上流側に配置されていることを特徴とする請求項６記載のインバータ装置。
  8. （２×Ｍ）（Ｍは２以上の自然数）段に配置されたスイッチング素子により直列回路が構成されるとともに、Ｎ（Ｎは２以上の自然数）個の前記直列回路が並列に接続された（２×Ｍ）段Ｎ相ブリッジインバータ回路であって、
    ｊ（ｊ＝２から（２×Ｍ−１）の自然数）段目の前記スイッチング素子が、前記１段目及び（２×Ｍ）段目の前記スイッチング素子よりも前記Ｍ段Ｎ相ブリッジインバータ回路の冷却のための冷媒が供給される冷却経路の上流側に配置されていることを特徴とするインバータ装置。
  9. 第ｋ（ｋは１〜（２×Ｍ）までの自然数）導体板を含み該第ｋ導体板上にｋ（ｋは１〜（２×Ｍ）までの自然数）段目の前記スイッチング素子及び第ｋダイオードが設けられた第ｋ基板と、前記第ｋ導体板（ｋは１）に接続された直流電源の正極入力端子と、（２×Ｍ）段目の前記スイッチング素子及び第ｋダイオード（ｋは（２×Ｍ））に接続された前記直流電源の負極入力端子と、第ｋ（ｋは１〜（２×Ｍ−１）までの自然数）段目のスイッチング素子及び第ｋダイオード並びに第（ｋ＋１）（ｋは１〜（２×Ｍ−１）までの自然数）導体板に接続された第ｋ出力端子とを備え、
    前記第ｋ基板（ｋは１から（Ｍ−１）までの自然数）は前記第（ｋ＋１）基板（ｋは（１から（Ｍ−１）までの自然数））よりも前記冷却経路の下流側に縦列に配置され、
    前記第ｋ基板（ｋは（Ｍ＋１）から（２×Ｍ−１）までの自然数）は前記第（ｋ＋１）基板（ｋは（Ｍ＋１）から（２×Ｍ−１）までの自然数）よりも前記冷却経路の上流側に縦列に配置されていることを特徴とする請求項８記載のインバータ装置。
JP2006261821A 2006-09-27 2006-09-27 インバータ装置 Withdrawn JP2008086099A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006261821A JP2008086099A (ja) 2006-09-27 2006-09-27 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006261821A JP2008086099A (ja) 2006-09-27 2006-09-27 インバータ装置

Publications (1)

Publication Number Publication Date
JP2008086099A true JP2008086099A (ja) 2008-04-10

Family

ID=39356383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006261821A Withdrawn JP2008086099A (ja) 2006-09-27 2006-09-27 インバータ装置

Country Status (1)

Country Link
JP (1) JP2008086099A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137162A1 (ja) 2009-05-29 2010-12-02 トヨタ自動車株式会社 交流電動機の制御装置および制御方法
JP2011151981A (ja) * 2010-01-22 2011-08-04 Mitsubishi Electric Corp 車載用電力変換装置
JP2013048507A (ja) * 2011-08-29 2013-03-07 Toshiba Corp 電力変換装置
WO2013140704A1 (ja) * 2012-03-21 2013-09-26 富士電機株式会社 電力変換装置
WO2014041722A1 (ja) * 2012-09-12 2014-03-20 カルソニックカンセイ株式会社 半導体装置
WO2014174854A1 (ja) * 2013-04-25 2014-10-30 富士電機株式会社 半導体装置
CN104377969A (zh) * 2014-11-04 2015-02-25 广东明路电力电子有限公司 并联式集成封装大功率变流模组
JP2015156799A (ja) * 2015-04-23 2015-08-27 株式会社東芝 電力変換装置
JP5887007B1 (ja) * 2015-07-07 2016-03-16 カルソニックカンセイ株式会社 パワー半導体装置
JPWO2014033857A1 (ja) * 2012-08-29 2016-08-08 株式会社安川電機 電力変換装置
WO2019194311A1 (ja) * 2018-04-06 2019-10-10 日本電産株式会社 電力変換装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519653B2 (en) 2009-05-29 2013-08-27 Toyota Jidosha Kabushiki Kaisha Control device and control method for AC motor
WO2010137162A1 (ja) 2009-05-29 2010-12-02 トヨタ自動車株式会社 交流電動機の制御装置および制御方法
JP2011151981A (ja) * 2010-01-22 2011-08-04 Mitsubishi Electric Corp 車載用電力変換装置
JP2013048507A (ja) * 2011-08-29 2013-03-07 Toshiba Corp 電力変換装置
JPWO2013140704A1 (ja) * 2012-03-21 2015-08-03 富士電機株式会社 電力変換装置
WO2013140704A1 (ja) * 2012-03-21 2013-09-26 富士電機株式会社 電力変換装置
CN104067502B (zh) * 2012-03-21 2016-08-24 富士电机株式会社 功率转换装置
CN104067502A (zh) * 2012-03-21 2014-09-24 富士电机株式会社 功率转换装置
JPWO2014033857A1 (ja) * 2012-08-29 2016-08-08 株式会社安川電機 電力変換装置
WO2014041722A1 (ja) * 2012-09-12 2014-03-20 カルソニックカンセイ株式会社 半導体装置
JP2014056920A (ja) * 2012-09-12 2014-03-27 Calsonic Kansei Corp 半導体装置
US9607931B2 (en) 2012-09-12 2017-03-28 Calsonic Kansei Corporation Semiconductor device for suppressing a temperature increase in beam leads
WO2014174854A1 (ja) * 2013-04-25 2014-10-30 富士電機株式会社 半導体装置
JPWO2014174854A1 (ja) * 2013-04-25 2017-02-23 富士電機株式会社 半導体装置
US9673129B2 (en) 2013-04-25 2017-06-06 Fuji Electric Co., Ltd. Semiconductor device
CN104377969A (zh) * 2014-11-04 2015-02-25 广东明路电力电子有限公司 并联式集成封装大功率变流模组
JP2015156799A (ja) * 2015-04-23 2015-08-27 株式会社東芝 電力変換装置
JP5887007B1 (ja) * 2015-07-07 2016-03-16 カルソニックカンセイ株式会社 パワー半導体装置
JP2017022158A (ja) * 2015-07-07 2017-01-26 カルソニックカンセイ株式会社 パワー半導体装置
WO2019194311A1 (ja) * 2018-04-06 2019-10-10 日本電産株式会社 電力変換装置
JPWO2019194311A1 (ja) * 2018-04-06 2021-04-30 日本電産株式会社 電力変換装置
JP7264159B2 (ja) 2018-04-06 2023-04-25 ニデック株式会社 電力変換装置

Similar Documents

Publication Publication Date Title
JP2008086099A (ja) インバータ装置
US10966355B2 (en) Electric power conversion apparatus
US10238015B2 (en) Power conversion apparatus
JP5588895B2 (ja) パワー半導体モジュール，パワー半導体モジュールの製造方法及び電力変換装置
US8422235B2 (en) Semiconductor device, and power conversion device using semiconductor device
US20150189784A1 (en) Electric Circuit Apparatus and Method for Producing Electric Circuit Apparatus
JP4567570B2 (ja) 電力変換装置
JP6259893B2 (ja) 半導体モジュール及びこれを備えた電力変換装置
JP2006049542A (ja) パワーモジュール
JP5551808B2 (ja) 半導体モジュール及びこれを備えた電力変換装置
JP6047599B2 (ja) 半導体モジュール及びこれを備えた電力変換装置
JP5706563B2 (ja) 半導体モジュール及びこれを備えた電力変換装置
JP6511506B2 (ja) 半導体モジュール及びこれを備えた電力変換装置
JP2019149560A (ja) 半導体モジュール及びこれを備えた電力変換装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091201