JP2008085251A - 薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008085251A JP2008085251A JP2006266301A JP2006266301A JP2008085251A JP 2008085251 A JP2008085251 A JP 2008085251A JP 2006266301 A JP2006266301 A JP 2006266301A JP 2006266301 A JP2006266301 A JP 2006266301A JP 2008085251 A JP2008085251 A JP 2008085251A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- semiconductor
- semiconductor device
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 129
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000010408 film Substances 0.000 claims abstract description 275
- 239000001257 hydrogen Substances 0.000 claims abstract description 98
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 98
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 92
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 86
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 86
- 230000000903 blocking effect Effects 0.000 claims abstract description 62
- 239000011229 interlayer Substances 0.000 claims abstract description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 239000000356 contaminant Substances 0.000 claims abstract description 29
- 238000000137 annealing Methods 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 238000002425 crystallisation Methods 0.000 claims description 5
- 230000008025 crystallization Effects 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000008439 repair process Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 23
- 239000013078 crystal Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- -1 hydrogen ions Chemical class 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 239000003344 environmental pollutant Substances 0.000 description 3
- 231100000719 pollutant Toxicity 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】汚染物質に対するブロッキング作用が高く、かつ水素供給による多結晶シリコン膜の欠陥補修も可能な層間絶縁膜によって多結晶シリコン膜を覆うことにより、安定的に優れた特性を有する薄膜半導体装置および表示装置を提供することを目的とする。
【解決手段】レーザ照射による結晶化アニール処理が施された多結晶シリコン膜からなる半導体薄膜９と、半導体薄膜９を覆う層間絶縁膜１１とを備えた薄膜半導体装置において、層間絶縁膜１１は、半導体薄膜９側から水素供給部となる水素含有窒化シリコン膜１１-2と、汚染物質に対するブロッキング部となる緻密な膜質のブロッキング窒化シリコン膜１１-4とがこの順に積層されている。
【選択図】図２
【解決手段】レーザ照射による結晶化アニール処理が施された多結晶シリコン膜からなる半導体薄膜９と、半導体薄膜９を覆う層間絶縁膜１１とを備えた薄膜半導体装置において、層間絶縁膜１１は、半導体薄膜９側から水素供給部となる水素含有窒化シリコン膜１１-2と、汚染物質に対するブロッキング部となる緻密な膜質のブロッキング窒化シリコン膜１１-4とがこの順に積層されている。
【選択図】図２
Description
本発明は、薄膜半導体装置、表示装置、および膜半導体装置の製造方法に関し、特にはレーザアニール法によって結晶化された多結晶シリコン膜を用いた薄膜トランジスタに好適に用いられる薄膜半導体装置、これを用いた表示装置、さらには薄膜半導体装置の製造方法に関する。
液晶表示装置や有機ＥＬ表示装置のようなフラットパネル型の表示装置においては、画素電極の駆動用素子として薄膜トランジスタ（ＴＦＴ：thin film transistor）が設けられている。このうち、活性領域を構成する半導体薄膜として多結晶シリコン膜を用いた多結晶シリコンＴＦＴは、非晶質シリコンを用いたＴＦＴと比較してキャリア移動度が高く、高機能化が要求される表示装置用のスイッチング素子として好適である。
多結晶シリコンＴＦＴの製造においては、石英基板上ではなく、低コストのガラス基板やプラスティック基板上への多結晶シリコンＴＦＴの形成を実現するために、低温プロセスの開発が行われてきた。この低温プロセスにおいては、基板上に成膜した非晶質シリコンをレーザアニール法によって多結晶シリコンにする方法が行われている。
しかしながら、レーザアニール法によって結晶化された多結晶シリコン膜は結晶欠陥が多く、膜内を移動する電子が結晶欠陥に捕捉され易い。このため、そのままでは薄膜トランジスタの活性領域として用いるには好ましくない。そこで、レーザアニール法によって多結晶化させた多結晶シリコン膜上に、水素イオンを多量に含む絶縁膜を形成し、その絶縁膜と共に窒素雰囲気でアニール処理することにより、多結晶シリコン膜の結晶欠陥を水素イオンで埋め込むようにしている。このような水素イオンを多量に含む絶縁膜としては、一般的に窒化シリコン膜が知られている。ただし、この絶縁膜を窒化シリコン層のみで成膜するとトランジスタ特性を劣化させることが知られており、通常はこの窒化シリコン膜を酸化シリコン膜で挟み込んだ形で絶縁膜を形成する（例えば下記特許文献１参照）。
また、窒化シリコン膜で、多結晶シリコン膜の上下を挟み込むことにより、多結晶シリコン膜に対して一方の膜から水素が供給され、いったん結合された水素は、他方の膜により拡散が抑制されるようにした構成も提案されている(例えば下記特許文献２参照)。
さらに、レーザアニール法によって結晶化された多結晶シリコン膜は結晶欠陥が多いため汚染物質等の影響を受け易く、これによる素子の機能劣化の問題もある。このため、ＴＦＴの上部と下部とのそれぞれに、可動イオン（汚染物質）に対してブロッキング作用を有する窒化シリコン膜を形成する構成も提案されている（例えば、下記特許文献３参照）。
しかしながら、上述した水素イオンの供給源となる窒化シリコン膜と、汚染物質に対するブロッキング作用を有する窒化シリコン膜とは膜質が異なるものであり、水素イオンを多量に含む窒化シリコン膜は膜欠陥が多い。このため、図５（１）に示すように、多結晶シリコン膜１０１上に、酸化シリコン膜１０２を介して多量の水素を含有する窒化シリコン膜１０３および酸化シリコン膜１０４を設けた構成では、窒化シリコン膜１０３から多結晶シリコン膜１０１への水素供給によって多結晶シリコン膜１０１の膜質が改善されるものの、この窒化シリコン膜１０３は膜欠陥を多く含むため汚染物質（可動イオン）ａが捕捉され易く、捕捉された汚染物質ａを基点として窒化シリコン膜１０３の一部が固定電荷を持つことになる。この固定電荷によりＴＦＴのトランジスタ特性は不安定になる。
また、図５（２）に示すように、この窒化シリコン膜１０３は、膜欠陥が多いため汚染物質をブロッキングする機能が低い。このため、そのまま汚染物質ａを多結晶シリコン膜１０１側に透過させてしてしい、素子の機能劣化を防止することが困難になる。
一方、汚染物質に対するブロッキング作用が高い窒化シリコン膜は、水素の含有量が少ないため、このような窒化シリコン膜を設けた場合には、汚染物質ａによる問題発生は防止されるものの、多結晶シリコン膜の結晶欠陥を水素で埋め込むことができなくなる。
そこで本発明は、汚染物質に対するブロッキング作用が高く、かつ水素供給による多結晶シリコン膜の欠陥補修も可能な層間絶縁膜によって多結晶シリコン膜を覆うことにより、安定的に優れた特性を有する薄膜半導体装置および表示装置を提供すること、さらにはこの薄膜半導体装置の製造方法を提供することを目的とする。
このような目的を達成するための本発明の薄膜半導体装置は、半導体薄膜と、当該半導体薄膜を覆う層間絶縁膜とを備えた薄膜半導体装置において、この層間絶縁膜は、半導体薄膜側から水素供給部と汚染物質に対するブロッキング部とがこの順に積層されていることを特徴としている。
また本発明の表示装置は、半導体薄膜と当該半導体薄膜を覆う層間絶縁膜とを備えた薄膜半導体素子と、当該半導体素子によって駆動される表示素子とを備えた表示装置において、層間絶縁膜の構成が上記と同様であることを特徴としている。
このような構成の層間絶縁膜を備えた薄膜半導体装置および表示装置では、水素供給部とブロッキング部とが層間絶縁膜内に分離して設けられるため、それぞれの部位を、それぞれの部位に必要とされる充分な機能を有する膜質として構成することができる。すなわち、半導体薄膜側に位置する水素供給部は、水素を多量に含有する膜質で構成すれば良い。このため、この水素供給部からの充分な量の水素供給により、半導体薄膜の結晶欠陥が充分に埋め込まれる。一方、半導体薄膜に対して水素供給部の外側に設けたブロッキング部は、汚染物質に対するブロッキング性が高い緻密な膜質で構成すれば良く、これにより水素供給部および半導体薄膜側への汚染物質の侵入が高い確率で防止される。
さらに本発明の薄膜半導体装置の製造方法は、半導体薄膜を形成する工程と、当該半導体薄膜を覆う層間絶縁膜を成膜する工程とを行う薄膜半導体装置の製造方法において、層間絶縁膜を成膜する工程では、半導体薄膜側から順に水素供給部とブロッキング部とが積層成膜されるように成膜途中で条件を変更することを特徴としている。
以上説明したように本発明によれば、水素供給部とブロッキング部とを分離した層間絶縁膜構成としたことにより、汚染物質に対する高いブロッキング機能を備えつつも水素供給による半導体薄膜の欠陥補修も充分に行うことが可能になる。この結果、この半導体薄膜を用いた薄膜半導体装置の特性を安定的に向上させることが可能になる。また、この半導体薄膜を用いた薄膜半導体素子によって駆動される表示素子を備えた表示装置において、表示素子の特性を安定的に向上させ、表示特性の向上を図ることが可能になる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
＜第１実施形態＞
図1に示すように、第１実施形態の薄膜半導体装置１は、例えばボトムゲート型の薄膜トランジスタとして構成されている。この薄膜半導体装置１は、例えば基板３上にパターン形成されたゲート電極５、ゲート電極５を覆うゲート絶縁膜７、ゲート絶縁膜７上にゲート電極５に重ねてパターン形成された半導体薄膜９、および半導体薄膜９上を覆う層間絶縁膜１１を備えている。
図1に示すように、第１実施形態の薄膜半導体装置１は、例えばボトムゲート型の薄膜トランジスタとして構成されている。この薄膜半導体装置１は、例えば基板３上にパターン形成されたゲート電極５、ゲート電極５を覆うゲート絶縁膜７、ゲート絶縁膜７上にゲート電極５に重ねてパターン形成された半導体薄膜９、および半導体薄膜９上を覆う層間絶縁膜１１を備えている。
このうち、半導体薄膜９は、レーザ照射による結晶化アニール処理が施された多結晶シリコン膜からなるため、内部には結晶欠陥が存在している。またこの半導体薄膜９は、ゲート電極５上に積層されるチャネル部と、その両脇において不純物が導入されたソース／ドレインとで構成されている。尚、半導体薄膜９は、チャネル部とソース／ドレインとが別層として積層された構成であっても良い。この場合、少なくともチャネル部を構成する半導体薄膜部分がレーザ照射による結晶化アニール処理が施された多結晶シリコン膜からなることとする。
そして、本第１実施形態においては、このような薄膜半導体（多結晶シリコン膜）９を覆う層間絶縁膜１１の構成に特徴がある。
すなわち、図２に示すように、層間絶縁膜１１は、半導体薄膜９側から順に、下層酸化シリコン膜１１-1、水素含窒化シリコン膜１１-2、中間層酸化シリコン膜１１-3、ブロッキング窒化シリコン膜１１-4、上層酸化シリコン膜１１-5を積層してなる５層構造となっている。そして特に、水素供給部となる水素含窒化シリコン膜１１-2と、ブロッキング部となるブロッキング窒化シリコン膜１１-4とを機能分離して設けたところが特徴的である。
このうち、水素含有窒化シリコン膜１１-2は、半導体薄膜（多結晶シリコン膜）９への水素供給のみを目的とした膜であり、層間絶縁膜１１における水素供給部として構成される。このため、充分な量の水素を含有する膜質で構成されていれば良く、膜質に緻密差が要求されることはない。このような膜質の水素含有窒化シリコン膜１１-2は、成膜圧力を高めに設定するかまたは成膜温度を低めに設定したＣＶＤ成膜によって成膜される。また、ＣＶＤ成膜における成膜ガス(例えばシランやアンモニア）に添加する希釈ガス（例えばアルゴンや水素など）の流量を低めに設定することによっても、多量の水素を含有する水素含有窒化シリコン膜１１-2が得られる。
ブロッキング窒化シリコン膜１１-4は、汚染物質（可動イオン）の捕捉や透過の防止のみを目的として膜であり、層間絶縁膜１１における汚染物質（可動イオン）のブロッキング部として構成される。このため、緻密な膜質で構成されていれば良く、水素の含有が要求されることはない。このような膜質のブロッキング窒化シリコン膜１１-4は、成膜圧力を低めに設定するかまたは成膜温度を高めに設定したＣＶＤ成膜によって成膜される。また、ＣＶＤ成膜における成膜ガス(例えばシランやアンモニア）に添加する希釈ガス（例えばアルゴンや水素など）の流量を高めに設定することによっても、緻密な膜質のブロッキング窒化シリコン膜１１-4が得られる。
尚、以上の各窒化シリコン膜１１-2，１１-4は、それぞれが単層構造であることに限定されることはなく、それぞれが膜質を変化させた各層または各部分からなる積層構造であっても良い。ここで重要な構成は、水素含有窒化シリコン膜１１-2の全体が、ブロッキング窒化シリコン膜１１-4の全体よりも多い充分な量の水素を含有していること、およびブロッキング窒化シリコン膜１１-4の全体が、水素含有窒化シリコン膜１１-2の全体よりも膜質が緻密で汚染物質（可動イオン）に対するブロッキング性が良好であることが重要である。
そして、これらの水素含有シリコン膜１１-2とブロッキング窒化シリコン膜１１-4とにおける膜質は、エッチング溶液として例えばフッ酸系溶液を用いたウェットエッチングの際のエッチングレート(速度）を測定することにより確認される。すなわち、窒化シリコン膜は、水素含有量が多いほど上記エッチングレートが速くなる一方、膜質が緻密になるほど上記エッチングレートが遅くなるのである。このため、水素含有窒化シリコン膜１１-2とブロッキング窒化シリコン膜１１-4とは、層間絶縁膜１１に対する接続孔の形成などの加工を考慮してそれぞれの膜質が設定されることが好ましい。例えば、水素含有シリコン膜１１-2のエッチングレートに対する、ブロッキング窒化シリコン膜１１-4のエッチングレートの低下範囲が１／５〜１／２０程度の範囲となるように、水素含有シリコン膜１１-2とブロッキング窒化シリコン膜１１-4とにおける膜質を設定することで、層間絶縁膜１１の加工に要する時間の増加を防止することが好ましい。
一方、下層酸化シリコン膜１１-1、中間層酸化シリコン膜１１-3、および上層酸化シリコン膜１１-5は、それぞれに必要とされる膜厚で構成されれば良い。例えば、下層酸化シリコン膜１１-1であれば、水素含有窒化シリコン膜１１-1が半導体薄膜９に接して設けられることによるトランジスタ特性の劣化を防止できる程度の膜厚で形成されれば良い。また、上層酸化シリコン膜１１-5であれば、この膜によって層間絶縁膜１１の表面を平坦化する場合もあり、平坦化に充分な膜厚で形成されていれば良い。
尚、これらの下層酸化シリコン膜１１-1、中間層酸化シリコン膜１１-3、および上層酸化シリコン膜１１-5も、それぞれが単層構造であることに限定されることはなく、それぞれが膜質を変化させた各層または各部分からなる積層構造であっても良い。例えば、最上層の上層酸化シリコン膜１１-5は、均一な膜厚の層と段差の埋め込みに適した膜質の層との積層構造であっても良い。
以上のような構成の層間絶縁膜１１を備えた薄膜半導体装置１は、例えば表示装置において表示素子を駆動するための薄膜半導体素子として用いられる。この場合、例えば、基板１３上には複数の薄膜半導体素子（薄膜半導体装置１）が配列形成され、層間絶縁膜１１上には各薄膜半導体素子１に接続された信号線や画素電極が設けられる。また、例えば層間絶縁膜１１を構成する最上層の上層酸化シリコン膜１１-5は、表面平坦化処理された構成であることが好ましい。
また、以上のような構成の薄膜半導体装置１の製造においては、層間絶縁膜１１を成膜する工程において、下層から順に成膜条件を変化させることにより、上述した積層構成の層間絶縁膜１１を得る。この際特に、ブロッキング窒化シリコン膜１１-4のＣＶＤ成膜においては、水素含有窒化シリコン膜１１-2のＣＶＤ成膜の際の成膜条件よりも、成膜圧力を低めに設定するか、または成膜温度を高めに設定するか、さらにはＣＶＤ成膜における成膜ガス（例えばシランやアンモニア）に添加する希釈ガス（例えばアルゴンや水素など）の流量を高めに設定する。層間絶縁膜１１の形成後には、水素含有窒化シリコン膜１１-2中の水素を半導体薄膜９に供給し、膜内の終端化を促す為のアニール処理を行う。
一例として下記表１または表２に示すような条件により、水素含窒化シリコン膜１１-2の成膜と、ブロッキング窒化シリコン膜１１-4の成膜とが行われる。
以上説明した第１実施形態は、半導体薄膜（多結晶シリコン膜）９を覆う層間絶縁膜１１内に、水素供給部となる水素供給窒化シリコン膜１１-2と、汚染物質のブロッキング部となるブロッキング窒化シリコン膜１１-4とを機能分離して設けた構成である。このため、それぞれの部位を、それぞれの部位に必要とされる充分な機能を有する膜質として構成することができる。
すなわち、半導体薄膜（多結晶シリコン膜）９側に位置する水素含有窒化シリコン膜１１-2は、水素を多量に含有する膜質で構成すれば良い。このため、水素を多量に含有する水素含有窒化シリコン膜１１-2から発生した多量の水素が、半導体薄膜（多結晶シリコン膜）９に充分に供給され、半導体薄膜９における結晶欠陥を水素によって充分に埋め込むことができる。具体的には、結晶欠陥部分に生じているシリコンの不対結合手に対して水素イオンが結合されて終端化される。これにより、この結晶欠陥（不対結合手）にキャリアが捕捉されることが防止され、半導体薄膜（多結晶シリコン膜）９におけるキャリア移動度の向上を図ることができる。
そしてさらに、半導体薄膜（多結晶シリコン膜）９に対して水素含有窒化シリコン膜１１-2の外側に設けたブロッキング窒化シリコン膜１１-4は、汚染物質に対するブロッキング性が高い緻密な膜質で構成すれば良い。このため、図３（１）に示すように、層間絶縁膜１１の外側に汚染物質ａが存在している場合であっても、緻密に構成されたブロッキング窒化シリコン膜１１-4の表面において汚染物質ａがブロックされる。そして、図３（２）に示すように、このブロッキング窒化シリコン膜１１-4よりも内側の水素含有窒化シリコン膜１１-2および半導体薄膜（多結晶シリコン膜）９側への汚染物質ａの侵入を、高い確率で防止することが可能になる。このため、汚染物質ａが半導体薄膜（多結晶シリコン膜）９に達することによる素子特性の不安定な劣化が防止される。
しかも、緻密な膜質で構成されたブロッキング窒化シリコン膜１１-4自体に、汚染物質ａが捕捉されることも防止できるため、層間絶縁膜１１が部分的に固定電荷層化することも防止される。これにより、素子特性の面内分布（ばらつき）が防止される。
また、図３（３）に示すように、水素含有窒化シリコン膜１１-2から発生した水素が、ブロッキング窒化シリコン膜１１-4でブロックされて外側に放出されることが防止される。これにより、水素含有窒化シリコン膜１１-2から発生した水素を、効率よく半導体薄膜（多結晶シリコン膜）９に供給することができる効果もある。
以上の結果、第１実施形態の構成によれば、レーザ照射による結晶化アニール処理が施された半導体薄膜（多結晶シリコン膜）９を用いた薄膜半導体装置（薄膜トランジスタ）１において、その特性を安定的に向上させることが可能になる。また、この半導体薄膜９を用いた薄膜半導体装置１を表示素子用の駆動素子として用いた表示装置において、表示素子の特性を安定的に向上させ、表示特性の向上を図ることが可能になる。
以上の効果の他にも、従来の水素を多量に含有する窒化シリコン膜のみを層間絶縁膜に設けた構成では、汚染物質が半導体薄膜に侵入することを防止するために、水素を多量に含有するが膜質が緻密ではない窒化シリコン膜を厚い膜厚で設ける必要があった。これに対して、第１実施形態のように水素供給の機能と汚染物質のブロッキング機能とに分離して各窒化シリコン膜１１-2、１１-4を設けた構成では、窒化シリコン膜の合計膜厚をより薄くすることが可能である。これにより、層間絶縁膜の成膜および加工に要する時間を短縮することも可能になる。
また特に本第１実施形態では、水素含有窒化シリコン膜１１-2とブロッキング窒化シリコン膜１１-4との間に中間層酸化シリコン膜１１-3を狭持させた構成である。これにより、誘電率の高い窒化シリコン膜１１-1，１１-4を薄く保ちつつ、水素含有窒化シリコン膜１１-2を半導体薄膜（多結晶シリコン膜）９の近くに配置して水素を効率的に供給し、かつ汚染物質が存在する可能性のあるブロッキング窒化シリコン膜１１-4の表面を半導体薄膜（多結晶シリコン膜）９から出来るだけ遠い位置に離間して配置することが可能である。
＜第２実施形態＞
図４は、第２実施形態の特徴部を示す断面図である。この図に示す本第２実施形態が、上述した第１実施形態と異なるところは層間絶縁膜１１’の構成にあり、他の構成は第１実施形態と同様であることとする。
図４は、第２実施形態の特徴部を示す断面図である。この図に示す本第２実施形態が、上述した第１実施形態と異なるところは層間絶縁膜１１’の構成にあり、他の構成は第１実施形態と同様であることとする。
すなわち、第２実施形態の層間絶縁膜１１’は、水素含窒化シリコン膜１１-2の直上にブロッキング窒化シリコン膜１１-4が積層された４層構造となっており、半導体薄膜９側から順に、下層酸化シリコン膜１１-1、水素含窒化シリコン膜１１-2、ブロッキング窒化シリコン膜１１-4、上層酸化シリコン膜１１-5が積層されている。
これらの各層の詳細な構成は、第１実施形態と同様である。
また、このような層間絶縁膜１１’を備えた薄膜半導体装置１は、例えば表示装置において表示素子を駆動するための薄膜半導体素子として用いられることも第１実施形態と同様である。さらに、以上のような構成の層間絶縁膜１１’を備えた薄膜半導体装置１の製造において、層間絶縁膜１１’を成膜する際には、下層から順に成膜条件を変化させることにより上述した積層構成の層間絶縁膜１１’を得、その後水素含有窒化シリコン膜１１-2中の水素を半導体薄膜９に供給し、膜内の終端化を促す為のアニール処理を行うことも、第１実施形態と同様である。
以上説明した第２実施形態であっても、半導体薄膜（多結晶シリコン膜）９を覆う層間絶縁膜１１’内に、水素供給部となる水素供給窒化シリコン膜１１-2と、汚染物質のブロッキング部となるブロッキング窒化シリコン膜１１-4とを機能分離させて設けた構成であるため、第１実施形態と同様に、半導体薄膜（多結晶シリコン膜）９に対して十分な水素を供給してキャリア移動度の向上を図ることができ、かつブロッキング窒化シリコン膜１１-4およびこれよりも内側の水素含有窒化シリコン膜１１-2および半導体薄膜（多結晶シリコン膜）９側への汚染物質ａの侵入を高い確率で防止して、素子特性の不安定な劣化や素子特性の面内分布（ばらつき）を防止することができる。
この結果、第１実施形態と同様に、レーザ照射による結晶化アニール処理が施された半導体薄膜（多結晶シリコン膜）９を用いた薄膜トランジスタの特性を安定的に向上させることが可能であり、また、この半導体薄膜９を用いた薄膜半導体装置１を表示素子用の駆動素子として用いた表示装置において、表示素子の特性を安定的に向上させ、表示特性の向上を図ることが可能である。
さらに、第１実施形態と同様に、層間絶縁膜の成膜および加工に要する時間を短縮することも可能である。
尚、本第２実施形態の変形例として、例えば半導体薄膜９の直上に窒化シリコン膜が配置されることによる素子劣化を考慮する必要がない場合、半導体薄膜９上に直接、水素含窒化シリコン膜１１-2およびブロッキング窒化シリコン膜１１-4の積層構造を設けた構成や、さらに水素含窒化シリコン膜１１-2およびブロッキング窒化シリコン膜１１-4の２層のみで構成された層間絶縁膜が例示される。
このような構成であっても、半導体薄膜（多結晶シリコン膜）９を覆う層間絶縁膜１１’内に、水素供給部となる水素供給窒化シリコン膜１１-2と、汚染物質のブロッキング部となるブロッキング窒化シリコン膜１１-4とが分離して設けられた構成であるため、上述したと同様の効果を得ることが可能である。
またさらに、以上説明した第１実施形態および第２実施形態では、本発明をボトムゲート型の薄膜トランジスタに適用した構成を説明した。しかしながら、本発明は半導体薄膜とこれを覆う層間絶縁膜とを備えた構成の薄膜半導体装置に広く適用可能である。このため例えば、半導体薄膜上にゲート絶縁膜を介してゲート電極がパターン形成され、これらを覆う状態で層間絶縁膜が設けられたトップゲート型の薄膜トランジスタへの適用も可能である。この場合、層間絶縁膜の構成を、半導体薄膜側から水素供給部と汚染物質に対するブロッキング部とがこの順に積層された構成とすることにより、同様の効果を得ることができる。
尚、基板１側からの汚染物質ａの供給が懸念される場合には、基板１上に、少なくともブロッキング窒化シリコン膜１１-4および水素含窒化シリコン膜１１-2をこの順に積層させた層間絶縁膜を設け、この上部に半導体薄膜(薄膜トランジスタ）を設けた構成としても良い。この場合、層間絶縁膜の構成は、上記第１実施形態および第２実施形態で説明した構成の層間絶縁膜１１，１１’と逆の積層構成であれば良い。また、半導体薄膜(薄膜トランジスタ）を狭持するように、上下に層間絶縁膜１１，１１’を設けても良い。
１…薄膜半導体装置（薄膜トランジスタ）、９…半導体薄膜（多結晶シリコン膜）、１１…層間絶縁膜、１１-1…下層酸化シリコン膜、１１-2…水素含窒化シリコン膜（水素供給部）、１１-3…中間層酸化シリコン膜、１１-4…ブロッキング窒化シリコン膜（ブロッキング部）、１１-5…上層酸化シリコン膜
Claims (8)
- 半導体薄膜と、当該半導体薄膜を覆う層間絶縁膜とを備えた薄膜半導体装置において、
前記層間絶縁膜は、前記半導体薄膜側から水素供給部と汚染物質に対するブロッキング部とがこの順に積層されている
ことを特徴とする薄膜半導体装置。 - 請求項1記載の薄膜半導体装置において、
前記水素供給部とブロッキング部とは、窒化シリコン膜からなる
ことを特徴とする薄膜半導体装置。 - 請求項２記載の薄膜半導体装置において、
前記水素供給部は前記ブロッキング部よりも水素含有量が多く、
前記ブロッキング部は前記水素供給部よりも緻密な膜質からなり
ことを特徴とする薄膜半導体装置。 - 請求項２記載の薄膜半導体装置において、
前記窒化シリコンからなる水素供給部と前記ブロッキング部との間に、酸化シリコン膜が狭持されている
ことを特徴とする薄膜半導体装置。 - 請求項１記載の半導体装置において、
前記水素供給部は、前記半導体薄膜に直接接して設けられている
ことを特徴とする薄膜半導体装置。 - 請求項1記載の半導体装置において、
前記半導体薄膜はレーザ照射による結晶化アニール処理が施された多結晶シリコン膜からなる
ことを特徴とする薄膜半導体装置。 - 半導体薄膜と当該半導体薄膜を覆う層間絶縁膜とを備えた薄膜半導体素子と、当該半導体素子によって駆動される表示素子とを備えた表示装置において、
前記層間絶縁膜は、前記半導体薄膜側から水素供給部とブロッキング部とがこの順に積層されている
ことを特徴とする表示装置。 - 半導体薄膜を形成する工程と、当該半導体薄膜を覆う層間絶縁膜を成膜する工程とを行う薄膜半導体装置の製造方法において、
前記層間絶縁膜を成膜する工程では、前記半導体薄膜側から順に水素供給部とブロッキング部とが積層成膜されるように成膜途中で条件を変更する
ことを特徴とする薄膜半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006266301A JP2008085251A (ja) | 2006-09-29 | 2006-09-29 | 薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法 |
| TW096130771A TW200830555A (en) | 2006-09-29 | 2007-08-20 | Thin film semiconductor device, display, and method for manufacturing thin film semiconductor device |
| KR1020070093017A KR101330095B1 (ko) | 2006-09-29 | 2007-09-13 | 박막 반도체 장치, 표시 장치 및 박막 반도체 장치의 제조방법 |
| US11/857,588 US7638806B2 (en) | 2006-09-29 | 2007-09-19 | Thin-film semiconductor device, display, and method for manufacturing thin film semiconductor device |
| CN200710153197.2A CN101154669A (zh) | 2006-09-29 | 2007-09-29 | 薄膜半导体装置、显示装置及薄膜半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006266301A JP2008085251A (ja) | 2006-09-29 | 2006-09-29 | 薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008085251A true JP2008085251A (ja) | 2008-04-10 |
Family
ID=39256208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006266301A Pending JP2008085251A (ja) | 2006-09-29 | 2006-09-29 | 薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7638806B2 (ja) |
| JP (1) | JP2008085251A (ja) |
| KR (1) | KR101330095B1 (ja) |
| CN (1) | CN101154669A (ja) |
| TW (1) | TW200830555A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014042005A (ja) * | 2012-07-27 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US10014368B2 (en) | 2013-12-27 | 2018-07-03 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method of semiconductor device |
| JP2018129462A (ja) * | 2017-02-10 | 2018-08-16 | 株式会社半導体エネルギー研究所 | 表示装置およびその作製方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101903445B1 (ko) * | 2012-01-10 | 2018-10-05 | 삼성디스플레이 주식회사 | 반도체 장치 및 이의 제조 방법 |
| TWI595692B (zh) * | 2014-11-18 | 2017-08-11 | 群創光電股份有限公司 | 有機發光二極體顯示裝置及其製造方法 |
| CN105679787B (zh) * | 2014-11-18 | 2018-09-25 | 群创光电股份有限公司 | 有机发光二极管显示装置及其制造方法 |
| CN104658891B (zh) * | 2015-03-03 | 2019-03-15 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置 |
| CN105655353A (zh) * | 2016-01-21 | 2016-06-08 | 武汉华星光电技术有限公司 | Tft阵列基板结构及其制作方法 |
| US10573205B2 (en) * | 2017-06-30 | 2020-02-25 | Sharp Kabushiki Kaisha | Flexible display device and method for manufacturing flexible display device |
| CN109887934A (zh) * | 2019-02-28 | 2019-06-14 | 武汉华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其阵列基板、显示面板 |
| KR20210117389A (ko) * | 2020-03-18 | 2021-09-29 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05267669A (ja) * | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JP2796049B2 (ja) * | 1993-11-26 | 1998-09-10 | 菱電セミコンダクタシステムエンジニアリング株式会社 | 薄膜トランジスタおよびその製造方法 |
| US5440168A (en) * | 1993-02-22 | 1995-08-08 | Ryoden Semiconductor System Engineering Corporation | Thin-film transistor with suppressed off-current and Vth |
| JP3599972B2 (ja) | 1997-09-30 | 2004-12-08 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
| JP3679567B2 (ja) * | 1997-09-30 | 2005-08-03 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
| JP3227452B2 (ja) | 2000-08-24 | 2001-11-12 | キヤノン株式会社 | 表示装置の製造法 |
| TW200304227A (en) * | 2002-03-11 | 2003-09-16 | Sanyo Electric Co | Top gate type thin film transistor |
| JP3923458B2 (ja) | 2003-09-10 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20050100843A (ko) * | 2004-04-16 | 2005-10-20 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘형 박막트랜지스터 어레이 기판 및 그 제조방법 |
-
2006
- 2006-09-29 JP JP2006266301A patent/JP2008085251A/ja active Pending
-
2007
- 2007-08-20 TW TW096130771A patent/TW200830555A/zh not_active IP Right Cessation
- 2007-09-13 KR KR1020070093017A patent/KR101330095B1/ko active IP Right Grant
- 2007-09-19 US US11/857,588 patent/US7638806B2/en not_active Expired - Fee Related
- 2007-09-29 CN CN200710153197.2A patent/CN101154669A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014042005A (ja) * | 2012-07-27 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9793295B2 (en) | 2012-07-27 | 2017-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2018011086A (ja) * | 2012-07-27 | 2018-01-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10141337B2 (en) | 2012-07-27 | 2018-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10014368B2 (en) | 2013-12-27 | 2018-07-03 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method of semiconductor device |
| JP2018129462A (ja) * | 2017-02-10 | 2018-08-16 | 株式会社半導体エネルギー研究所 | 表示装置およびその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI348764B (ja) | 2011-09-11 |
| KR20080029803A (ko) | 2008-04-03 |
| US20080079007A1 (en) | 2008-04-03 |
| US7638806B2 (en) | 2009-12-29 |
| CN101154669A (zh) | 2008-04-02 |
| KR101330095B1 (ko) | 2013-11-15 |
| TW200830555A (en) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008085251A (ja) | 薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法 | |
| US7554118B2 (en) | Thin film transistor, flat panel display having the same and a method of fabricating each | |
| US7960295B2 (en) | Film transistor and method for fabricating the same | |
| TW200915435A (en) | Semiconductor device and manufacturing method thereof | |
| US7696030B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| WO2008029582A1 (fr) | Dispositif semi-conducteur, procédé de fabrication du dispositif semi-conducteur, et dispositif d'affichage | |
| KR20170033965A (ko) | 투명 표시 장치 및 투명 표시 장치의 제조 방법 | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| JP2011100985A (ja) | 半導体装置の作製方法 | |
| JP5066361B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100517037B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP5243046B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| WO2012005030A1 (ja) | 薄膜トランジスタ、その製造方法、および表示装置 | |
| JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
| JP2004253520A (ja) | 表示装置とその製造方法 | |
| EP3340309B1 (en) | Thin film transistor and manufacturing method thereof | |
| JP5005953B2 (ja) | 薄膜トランジスタ | |
| JP2006253307A (ja) | 半導体素子及びその製造方法並びに液晶表示装置 | |
| JP2008218626A (ja) | Ｔｆｔアレイ基板及びその製造方法 | |
| JP5117711B2 (ja) | 表示装置とその製造方法 | |
| JP2009021276A (ja) | 薄膜トランジスタ、表示装置、及び薄膜トランジスタの製造方法 | |
| JP2009147232A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP5601822B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2009283554A (ja) | 半導体装置およびその製造方法 | |
| JP2010098149A (ja) | 表示装置およびその製造方法 |