JP2008083495A - 基板の製造方法 - Google Patents
基板の製造方法 Download PDFInfo
- Publication number
- JP2008083495A JP2008083495A JP2006264506A JP2006264506A JP2008083495A JP 2008083495 A JP2008083495 A JP 2008083495A JP 2006264506 A JP2006264506 A JP 2006264506A JP 2006264506 A JP2006264506 A JP 2006264506A JP 2008083495 A JP2008083495 A JP 2008083495A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- manufacturing
- conductive
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
【課題】基板の表面又はそこに形成された導電膜等のパターンに不良を発生せることなく
その基板の両面にパターン形成を行うことができる基板の製造方法を提供する。
【解決手段】基板の第1面にp−ITO膜をスパッタによって形成する工程P4と、p−
ITO膜上に第1レジストを形成しp−ITO膜をパターニングして第1透光性電極を形
成する工程P5と、第1レジストを除去する工程P6と、基板の第1面上であって第1透
光性電極を覆う形状に保護膜を形成する工程P7と、基板の第2面にa−ITO膜をスパ
ッタによって形成する工程P9と、a−ITO膜上に第2レジストを形成しa−ITO膜
をパターニングして第2透光性電極を形成する工程P10と、基板を分割する分割工程Q
3と、分割工程Q3の後に保護膜及び第2レジストを除去する工程P13とを有する基板
の製造方法である。
【選択図】図4
その基板の両面にパターン形成を行うことができる基板の製造方法を提供する。
【解決手段】基板の第1面にp−ITO膜をスパッタによって形成する工程P4と、p−
ITO膜上に第1レジストを形成しp−ITO膜をパターニングして第1透光性電極を形
成する工程P5と、第1レジストを除去する工程P6と、基板の第1面上であって第1透
光性電極を覆う形状に保護膜を形成する工程P7と、基板の第2面にa−ITO膜をスパ
ッタによって形成する工程P9と、a−ITO膜上に第2レジストを形成しa−ITO膜
をパターニングして第2透光性電極を形成する工程P10と、基板を分割する分割工程Q
3と、分割工程Q3の後に保護膜及び第2レジストを除去する工程P13とを有する基板
の製造方法である。
【選択図】図4
Description
本発明は、1つの基板の両面に導電膜等のパターンを有する基板の製造方法に関する。
現在、携帯電話機、携帯情報端末機等といった各種の電子機器において、例えば、当該
電子機器に関する各種の情報を視覚的に表示するための表示部として、液晶装置やEL(
Electro luminessence)装置等といった電気光学装置が広く用いられている。また、これ
らの電気光学装置にはタッチパネル等といった入力装置が設けられることがある。これら
の電気光学装置や入力装置は、一般に、透明導電膜や金属膜等といった種々の要素が形成
された基板を用いて構成されている。
電子機器に関する各種の情報を視覚的に表示するための表示部として、液晶装置やEL(
Electro luminessence)装置等といった電気光学装置が広く用いられている。また、これ
らの電気光学装置にはタッチパネル等といった入力装置が設けられることがある。これら
の電気光学装置や入力装置は、一般に、透明導電膜や金属膜等といった種々の要素が形成
された基板を用いて構成されている。
基板上に導電膜等の要素を形成する作業、いわゆるパターン形成作業の際には、一般に
、スパッタ、露光、現像、エッチング等といった作業を行うのであるが、これらの作業を
行う際には、各作業を行う装置が有するテーブルやマガジンに基板を固定して行われるこ
とがある。
、スパッタ、露光、現像、エッチング等といった作業を行うのであるが、これらの作業を
行う際には、各作業を行う装置が有するテーブルやマガジンに基板を固定して行われるこ
とがある。
上記のような基板を製造する方法として、従来から、基板の一方の面に種々の要素をパ
ターン形成するものが知られている(例えば、特許文献1参照)。この製造方法は、2つ
の基板を平面的に重ねて構成された液晶装置の製造方法であって、2つの基板のうちの一
方の基板に導電膜等のパターンを形成している。
ターン形成するものが知られている(例えば、特許文献1参照)。この製造方法は、2つ
の基板を平面的に重ねて構成された液晶装置の製造方法であって、2つの基板のうちの一
方の基板に導電膜等のパターンを形成している。
ところで、基板に形成される導電膜等のパターンは、基板の表裏両面に設けられる場合
がある。この場合、基板の一方の面にパターン形成を行い、その後、基板の他方の面にパ
ターン形成を行うことが考えられる。しかしながら、特許文献1に開示された基板の製造
方法は、専ら基板の一方の面のみにパターンを形成するものであり、パターン形成を行う
際、そのパターンを形成する面の反対側の面を保護することに関してなんらの考慮もされ
ていない。そのため、特許文献1に開示された方法を用いて基板の表裏両面にパターンを
形成しようとすると、基板の一方の面にパターン形成を行う際、例えば基板を搬送する工
程のとき等に、基板の他方の面に傷がついたり異物が付着することがあり、傷がついた面
に形成するパターンに不良が発生するおそれがある。
がある。この場合、基板の一方の面にパターン形成を行い、その後、基板の他方の面にパ
ターン形成を行うことが考えられる。しかしながら、特許文献1に開示された基板の製造
方法は、専ら基板の一方の面のみにパターンを形成するものであり、パターン形成を行う
際、そのパターンを形成する面の反対側の面を保護することに関してなんらの考慮もされ
ていない。そのため、特許文献1に開示された方法を用いて基板の表裏両面にパターンを
形成しようとすると、基板の一方の面にパターン形成を行う際、例えば基板を搬送する工
程のとき等に、基板の他方の面に傷がついたり異物が付着することがあり、傷がついた面
に形成するパターンに不良が発生するおそれがある。
また、基板の他方の面にパターン形成を行う際、スパッタ等の作業を行う装置のテーブ
ル等に直接に接触して、既に一方の面に形成されたパターンに傷がつく等の不良が発生す
るおそれがある。それらのパターン不良が発生することにより、基板を製造する工程にお
ける歩留まりが低下するおそれがある。
ル等に直接に接触して、既に一方の面に形成されたパターンに傷がつく等の不良が発生す
るおそれがある。それらのパターン不良が発生することにより、基板を製造する工程にお
ける歩留まりが低下するおそれがある。
本発明は、上記の問題点に鑑みて成されたものであって、基板の表面又は該基板上に形
成された導電膜等のパターンに不良が発生することなく基板の両面にパターン形成を行う
ことができる基板の製造方法を提供することを目的とする。
成された導電膜等のパターンに不良が発生することなく基板の両面にパターン形成を行う
ことができる基板の製造方法を提供することを目的とする。
本発明に係る基板の製造方法は、基板の一方の面に第1の導電膜を形成する第1導電膜
形成工程と、前記第1導電膜上に第1レジスト膜を形成し前記第1導電膜をパターニング
して第1の導電パターンを形成する第1パターニング工程と、前記第1レジスト膜を除去
する第1レジスト膜除去工程と、前記基板の一方の面上であって前記第1導電パターンを
覆う形状に保護膜を形成する保護膜形成工程と、前記基板の他方の面に第2の導電膜を形
成する第2導電膜形成工程と、前記第2導電膜上に第2レジスト膜を形成し、前記第2導
電膜をパターニングして第2の導電パターンを形成する第2パターニング工程と、前記基
板を分割する分割工程と、前記分割工程の後に前記保護膜を除去する保護膜除去工程と、
前記分割工程の後に前記第2レジスト膜を除去する第2レジスト膜除去工程とを有するこ
とを特徴とする。
形成工程と、前記第1導電膜上に第1レジスト膜を形成し前記第1導電膜をパターニング
して第1の導電パターンを形成する第1パターニング工程と、前記第1レジスト膜を除去
する第1レジスト膜除去工程と、前記基板の一方の面上であって前記第1導電パターンを
覆う形状に保護膜を形成する保護膜形成工程と、前記基板の他方の面に第2の導電膜を形
成する第2導電膜形成工程と、前記第2導電膜上に第2レジスト膜を形成し、前記第2導
電膜をパターニングして第2の導電パターンを形成する第2パターニング工程と、前記基
板を分割する分割工程と、前記分割工程の後に前記保護膜を除去する保護膜除去工程と、
前記分割工程の後に前記第2レジスト膜を除去する第2レジスト膜除去工程とを有するこ
とを特徴とする。
この基板の製造方法では、第1パターニング工程において用いたレジスト膜を第1レジ
スト膜除去工程で除去した後に、保護膜形成工程において第1導電パターンを覆う形状に
保護膜を形成する。これにより、基板の一方の面に形成された第1導電パターンは保護膜
によって保護されるので、基板の他方の面に第2導電パターンを形成する際に、基板の一
方の面及び第1導電パターンがスパッタ装置等といった製造装置において基板を載置する
部分(例えば、テーブルやマガジン等)に直接に触れることがなくなる。その結果、基板
の一方の面の表面及び第1導電パターンに傷がついたり異物が付着することを防止し、第
1導電パターンに不良が発生することを防止できる。
スト膜除去工程で除去した後に、保護膜形成工程において第1導電パターンを覆う形状に
保護膜を形成する。これにより、基板の一方の面に形成された第1導電パターンは保護膜
によって保護されるので、基板の他方の面に第2導電パターンを形成する際に、基板の一
方の面及び第1導電パターンがスパッタ装置等といった製造装置において基板を載置する
部分(例えば、テーブルやマガジン等)に直接に触れることがなくなる。その結果、基板
の一方の面の表面及び第1導電パターンに傷がついたり異物が付着することを防止し、第
1導電パターンに不良が発生することを防止できる。
次に、本発明に係る基板の製造方法においては、前記保護膜除去工程と前記第2レジス
ト膜除去工程とを同時に行うことが望ましい。こうすれば、製造工程を増やすことなく保
護膜を除去できるので、製造コストを低く抑えることができる。
ト膜除去工程とを同時に行うことが望ましい。こうすれば、製造工程を増やすことなく保
護膜を除去できるので、製造コストを低く抑えることができる。
次に、本発明に係る基板の製造方法において、前記分割工程は、前記基板をスクライブ
する工程とそのスクライブした部分で前記基板を分割する工程とを有し、前記保護膜形成
工程では前記分割工程において前記基板をスクライブする部分に形成した前記保護膜を除
去することが望ましい。導電パターン等を有する基板を製造する際には、一般に、複数個
の基板を作ることができる大面積の基板上に複数個分の導電パターンが形成され、その後
、個々の基板に分割される。この分割工程では、大面積の基板の表面であって、個々の基
板に分割する線に沿って傷をつけるスクライブ工程が行われ、その後個々の基板に分割す
るブレイク工程が行われる。
する工程とそのスクライブした部分で前記基板を分割する工程とを有し、前記保護膜形成
工程では前記分割工程において前記基板をスクライブする部分に形成した前記保護膜を除
去することが望ましい。導電パターン等を有する基板を製造する際には、一般に、複数個
の基板を作ることができる大面積の基板上に複数個分の導電パターンが形成され、その後
、個々の基板に分割される。この分割工程では、大面積の基板の表面であって、個々の基
板に分割する線に沿って傷をつけるスクライブ工程が行われ、その後個々の基板に分割す
るブレイク工程が行われる。
本発明態様によれば、基板をスクライブする工程においてスクライブされる部分に形成
された保護膜を保護膜形成工程において予め除去することにしたので、スクライブ工程の
際に、保護膜が削られることがなくなる。これにより、保護膜が削られることによって塵
が発生することを防止できる。
された保護膜を保護膜形成工程において予め除去することにしたので、スクライブ工程の
際に、保護膜が削られることがなくなる。これにより、保護膜が削られることによって塵
が発生することを防止できる。
次に、本発明に係る基板の製造方法において、前記基板は透光性を有し、前記第1導電
膜形成工程及び前記第2導電膜形成工程では透光性を有する導電材料を用いて前記第1導
電膜及び前記第2導電膜を形成することが望ましい。液晶装置等といった電気光学装置で
は、光を用いて表示を行うために透光性の基板が用いられることが多い。本構成の基板に
よれば、基板を透光性とし、さらにその基板の両面に形成される導電膜を透光性の材料を
用いて形成することにより、液晶装置等といった電気光学装置に好適に用いることができ
る。
膜形成工程及び前記第2導電膜形成工程では透光性を有する導電材料を用いて前記第1導
電膜及び前記第2導電膜を形成することが望ましい。液晶装置等といった電気光学装置で
は、光を用いて表示を行うために透光性の基板が用いられることが多い。本構成の基板に
よれば、基板を透光性とし、さらにその基板の両面に形成される導電膜を透光性の材料を
用いて形成することにより、液晶装置等といった電気光学装置に好適に用いることができ
る。
次に、本発明に係る基板の製造方法において、前記第1導電膜形成工程で用いる前記導
電材料はp(ポリ)−ITO(Indium Tin Oxide:インジウム錫酸化物)であることが望
ましい。p−ITOは、いわゆる結晶質ITO又は多結晶ITOである。このp−ITO
は、一般に、透明度が高く且つ抵抗値が低い導電材料である。従って、p−ITOを用い
て第1導電膜を形成すれば、透明度が高く且つ抵抗値が低い導電膜を基板の表面に設ける
ことができる。
電材料はp(ポリ)−ITO(Indium Tin Oxide:インジウム錫酸化物)であることが望
ましい。p−ITOは、いわゆる結晶質ITO又は多結晶ITOである。このp−ITO
は、一般に、透明度が高く且つ抵抗値が低い導電材料である。従って、p−ITOを用い
て第1導電膜を形成すれば、透明度が高く且つ抵抗値が低い導電膜を基板の表面に設ける
ことができる。
次に、本発明に係る基板の製造方法において、前記第2レジスト膜除去工程の後に前記
基板を焼成する焼成工程をさらに有し、前記第2導電膜形成工程では、前記第2導電膜を
a(アモルファス)−ITOを用いて形成し、前記第2導電膜を前記焼成工程においてポ
リ化することが望ましい。a−ITOは、いわゆる非晶質ITOである。このa−ITO
はp−ITOに比べて耐エッチング性が弱いITOである。すなわち、a−ITOは弱い
エッチング液でエッチングすることができる。
基板を焼成する焼成工程をさらに有し、前記第2導電膜形成工程では、前記第2導電膜を
a(アモルファス)−ITOを用いて形成し、前記第2導電膜を前記焼成工程においてポ
リ化することが望ましい。a−ITOは、いわゆる非晶質ITOである。このa−ITO
はp−ITOに比べて耐エッチング性が弱いITOである。すなわち、a−ITOは弱い
エッチング液でエッチングすることができる。
基板の一方の面に形成された第1導電パターンは保護膜によって保護されているのであ
るが、この保護膜が何等かの理由で傷つくことが考えられる。この状態で第2パターニン
グ工程を行うと、第2導電膜をエッチングするためのエッチング液が保護膜の傷の部分か
ら進入して第1導電パターンを腐蝕するおそれがある。本発明態様では、第2導電膜をa
−ITOを用いて形成するので、仮にエッチング液が保護膜から進入して第1導電パター
ンに達したとしても、p−ITOで形成した第1導電パターンが腐蝕することがなくなる
。
るが、この保護膜が何等かの理由で傷つくことが考えられる。この状態で第2パターニン
グ工程を行うと、第2導電膜をエッチングするためのエッチング液が保護膜の傷の部分か
ら進入して第1導電パターンを腐蝕するおそれがある。本発明態様では、第2導電膜をa
−ITOを用いて形成するので、仮にエッチング液が保護膜から進入して第1導電パター
ンに達したとしても、p−ITOで形成した第1導電パターンが腐蝕することがなくなる
。
また、本発明態様では、基板を焼成する焼成工程において、第2導電膜に用いたa−I
TOをポリ化(すなわち、結晶化又は多結晶化)することができる。a−ITOは、透明
度が低く抵抗値が高い導電材料であるが、ポリ化することにより透明度を向上させ、且つ
抵抗値を低くでき、第1導電膜と同等の機能を有することができる。また、a−ITOは
、p−ITOに比べて低い温度で成膜することができる。そのため、第2導電膜形成工程
において第2導電膜を形成する際に、反対側の面に形成された保護膜が、熱で硬化するこ
とを防止できる。
TOをポリ化(すなわち、結晶化又は多結晶化)することができる。a−ITOは、透明
度が低く抵抗値が高い導電材料であるが、ポリ化することにより透明度を向上させ、且つ
抵抗値を低くでき、第1導電膜と同等の機能を有することができる。また、a−ITOは
、p−ITOに比べて低い温度で成膜することができる。そのため、第2導電膜形成工程
において第2導電膜を形成する際に、反対側の面に形成された保護膜が、熱で硬化するこ
とを防止できる。
次に、本発明に係る基板の製造方法において、前記保護膜形成工程では前記基板の一方
の面に感光性樹脂を塗布することにより前記保護膜を形成できる。また、前記保護膜形成
工程では前記基板の一方の面に前記保護膜としての感光性樹脂膜を貼り付ける(すなわち
、ラミネートする)こともできる。保護膜を感光性樹脂で形成すれば、保護膜のパターニ
ングを容易に行うことができる。なお、保護膜を感光性樹脂を塗布することによって設け
る場合には、第1パターニング工程及び第2パターニング工程で形成するレジスト膜と同
じ材料及び装置を用いることができるので、保護膜を容易に形成できる。また、保護膜を
感光性樹脂の膜を貼り付ける(すなわち、ラミネートする)ことによって設ける場合には
、基板の一方の面に感光性樹脂膜を貼り付けるという簡単な作業で保護膜を設けることが
できる。
の面に感光性樹脂を塗布することにより前記保護膜を形成できる。また、前記保護膜形成
工程では前記基板の一方の面に前記保護膜としての感光性樹脂膜を貼り付ける(すなわち
、ラミネートする)こともできる。保護膜を感光性樹脂で形成すれば、保護膜のパターニ
ングを容易に行うことができる。なお、保護膜を感光性樹脂を塗布することによって設け
る場合には、第1パターニング工程及び第2パターニング工程で形成するレジスト膜と同
じ材料及び装置を用いることができるので、保護膜を容易に形成できる。また、保護膜を
感光性樹脂の膜を貼り付ける(すなわち、ラミネートする)ことによって設ける場合には
、基板の一方の面に感光性樹脂膜を貼り付けるという簡単な作業で保護膜を設けることが
できる。
次に、本発明に係る基板の製造方法において、前記第1導電パターンに導電接続される
金属膜を形成する金属膜形成工程を前記第1導電膜形成工程の前に有することが望ましい
。金属膜は低抵抗の導電膜であり、基板表面に低抵抗の電極や配線を形成することができ
る。また、第1導電膜形成工程の前に金属膜を形成することにより、金属膜の上にITO
等といった導電膜を積層することができる。こうすれば、金属膜を導電膜によって保護で
きるので金属膜に電蝕が発生することを防止できる。
金属膜を形成する金属膜形成工程を前記第1導電膜形成工程の前に有することが望ましい
。金属膜は低抵抗の導電膜であり、基板表面に低抵抗の電極や配線を形成することができ
る。また、第1導電膜形成工程の前に金属膜を形成することにより、金属膜の上にITO
等といった導電膜を積層することができる。こうすれば、金属膜を導電膜によって保護で
きるので金属膜に電蝕が発生することを防止できる。
次に、本発明に係る基板の製造方法において、前記金属膜形成工程では、クロム、アル
ミニウム系合金、銀系合金、又は銅系合金のうちの1つを用いた単層の前記金属膜を形成
することができる。また、前記金属膜形成工程では、クロムとアルミニウム系合金を積層
し、又はアルミニウム系合金とモリブデン系合金を積層して前記金属膜を形成することも
できる。これらの金属を用いて金属膜を形成すれば、低抵抗の金属膜を容易に形成できる
。
ミニウム系合金、銀系合金、又は銅系合金のうちの1つを用いた単層の前記金属膜を形成
することができる。また、前記金属膜形成工程では、クロムとアルミニウム系合金を積層
し、又はアルミニウム系合金とモリブデン系合金を積層して前記金属膜を形成することも
できる。これらの金属を用いて金属膜を形成すれば、低抵抗の金属膜を容易に形成できる
。
次に、本発明に係る基板の製造方法において、前記第1レジスト膜除去工程と前記保護
膜形成工程の間に、前記第1導電パターン及び金属膜を覆う樹脂膜を形成する樹脂膜形成
工程を有することが望ましい。本発明に係る基板の製造方法において、金属膜は保護膜に
よって覆われている。しかしながら、保護膜は第2レジスト膜除去工程において除去され
るので、完成した基板には金属膜が覆われていない部分が在る。本発明態様では、保護膜
形成工程の前に金属膜を覆う樹脂膜を形成することにより、保護膜が除去された完成した
基板においても金属膜を当該樹脂膜によって保護することができる。その結果、金属膜に
電蝕が発生することを防止できる。
膜形成工程の間に、前記第1導電パターン及び金属膜を覆う樹脂膜を形成する樹脂膜形成
工程を有することが望ましい。本発明に係る基板の製造方法において、金属膜は保護膜に
よって覆われている。しかしながら、保護膜は第2レジスト膜除去工程において除去され
るので、完成した基板には金属膜が覆われていない部分が在る。本発明態様では、保護膜
形成工程の前に金属膜を覆う樹脂膜を形成することにより、保護膜が除去された完成した
基板においても金属膜を当該樹脂膜によって保護することができる。その結果、金属膜に
電蝕が発生することを防止できる。
(基板の製造方法の第1実施形態)
以下、本発明の一実施形態である両面に導電パターンを有する基板を製造する方法を説
明する。なお、この基板は本発明方法を説明するために例示したものであり、特定の用途
に用いられることを念頭に置いているものではない。また、これ以降に説明する実施形態
は本発明の一例であって、本発明を限定するものではない。また、これからの説明では必
要に応じて図面を参照するが、この図面では、複数の構成要素から成る構造のうち重要な
構成要素をわかり易く示すため、各要素を実際とは異なった相対的な寸法で示している。
以下、本発明の一実施形態である両面に導電パターンを有する基板を製造する方法を説
明する。なお、この基板は本発明方法を説明するために例示したものであり、特定の用途
に用いられることを念頭に置いているものではない。また、これ以降に説明する実施形態
は本発明の一例であって、本発明を限定するものではない。また、これからの説明では必
要に応じて図面を参照するが、この図面では、複数の構成要素から成る構造のうち重要な
構成要素をわかり易く示すため、各要素を実際とは異なった相対的な寸法で示している。
まず、本実施形態の基板の製造方法で製造される基板について説明する。図1は、本発
明に係る製造方法によって製造される基板の側面図である。図2は、図1の矢印Z2方向
から見た基板の平面図であり、図2において、第2面S2上の導電パターンは実線で示さ
れており、第1面S1(すなわち、矢印Z1方向から見た平面)上の導電パターンは破線
で示されている。なお、図1は、図2の矢印Z3方向から見た側面図である。
明に係る製造方法によって製造される基板の側面図である。図2は、図1の矢印Z2方向
から見た基板の平面図であり、図2において、第2面S2上の導電パターンは実線で示さ
れており、第1面S1(すなわち、矢印Z1方向から見た平面)上の導電パターンは破線
で示されている。なお、図1は、図2の矢印Z3方向から見た側面図である。
図1において、基板1は、透光性の基板2と、その透光性基板2の両面に形成された複
数の導電パターンから構成されている。透光性基板2は、例えば透光性のガラス、透光性
のプラスチック等を用いて形成することができる。複数の導電パターンは、透光性基板2
の一方の面である第1面S1と、他方の面である第2面S2とにそれぞれ形成されている
。
数の導電パターンから構成されている。透光性基板2は、例えば透光性のガラス、透光性
のプラスチック等を用いて形成することができる。複数の導電パターンは、透光性基板2
の一方の面である第1面S1と、他方の面である第2面S2とにそれぞれ形成されている
。
まず、透光性基板2の第1面S1上に形成される導電パターンの構成について説明する
。第1面S1上には、金属膜としての配線3と、第1導電パターンとしての第1透光性電
極4aと、同じく第1導電パターンとしての端子部5aとが設けられている。第1透光性
電極4aは、図2において破線で示すように、左右方向Xに延びる帯状に形成されている
。そしてそれら帯状の第1透光性電極4aの複数が、上下方向Yに間隔を空けて設けられ
ている。
。第1面S1上には、金属膜としての配線3と、第1導電パターンとしての第1透光性電
極4aと、同じく第1導電パターンとしての端子部5aとが設けられている。第1透光性
電極4aは、図2において破線で示すように、左右方向Xに延びる帯状に形成されている
。そしてそれら帯状の第1透光性電極4aの複数が、上下方向Yに間隔を空けて設けられ
ている。
本実施形態において、第1透光性電極4aは、透光性の導電材料であるp−ITOを用
いて形成されている。p−ITOは、いわゆる結晶質ITO又は多結晶ITOである。こ
のp−ITOは、一般に、透明度が高く且つ抵抗値が低い導電材料である。従って、p−
ITOを用いて第1導電膜を形成すれば、透明度が高く且つ抵抗値が低い導電膜を基板の
表面に設けることができる。
いて形成されている。p−ITOは、いわゆる結晶質ITO又は多結晶ITOである。こ
のp−ITOは、一般に、透明度が高く且つ抵抗値が低い導電材料である。従って、p−
ITOを用いて第1導電膜を形成すれば、透明度が高く且つ抵抗値が低い導電膜を基板の
表面に設けることができる。
端子部5aは、基板2の表面に形成された第1層6と、当該第1層6を覆う第2層7か
ら形成されている。この端子部5aは、複数個が透光性基板2の端辺2aの近傍に左右方
向Xに間隔を空けて並んで設けられている。個々の端子部5aは、平面的に見て正方形状
、長方形状又は円形状等のドット状に形成されている。本実施形態において、端子部5a
の第1層6は、金属、本実施形態ではCr(クロム)を用いて形成されている。一方、端
子部5aの第2層7は、透光性の導電材料であるp−ITOを用いて形成されている。
ら形成されている。この端子部5aは、複数個が透光性基板2の端辺2aの近傍に左右方
向Xに間隔を空けて並んで設けられている。個々の端子部5aは、平面的に見て正方形状
、長方形状又は円形状等のドット状に形成されている。本実施形態において、端子部5a
の第1層6は、金属、本実施形態ではCr(クロム)を用いて形成されている。一方、端
子部5aの第2層7は、透光性の導電材料であるp−ITOを用いて形成されている。
配線3は複数本設けられている。これらの配線3は、透光性基板2の端面2b及び2c
の近傍に上下方向Yに沿って延在する部分と、左右方向Xへ延在する部分とによって形成
されている。個々の配線3同士は互いに間隔を空けて設けられている。配線3は、本実施
形態ではCrを用いた単層の膜に形成されている。配線3は、既述の端子部5aのところ
まで延びて該端子部5aの第1層6となっている。
の近傍に上下方向Yに沿って延在する部分と、左右方向Xへ延在する部分とによって形成
されている。個々の配線3同士は互いに間隔を空けて設けられている。配線3は、本実施
形態ではCrを用いた単層の膜に形成されている。配線3は、既述の端子部5aのところ
まで延びて該端子部5aの第1層6となっている。
個々の配線3の一方の端部3aには、図1に示すように、第1透光性電極4aが積層さ
れている。これにより、配線3と第1透光性電極4aとが導電接続されている。他方、配
線3の他方の端部3bは、端子部5aの第1層6となっているので、配線3と端子部5a
とは互いに導電接続されている。すなわち、配線3を介して第1透光性電極4aと端子部
5aとが導電接続されている。また、配線3は、Crを覆うp−ITOの積層膜の構成と
することも可能で、この場合は、端子部5aまで同一構造となる。なお、第1透光性電極
4aは、ITO以外の透光性の導電材料を用いて形成することもできる。
れている。これにより、配線3と第1透光性電極4aとが導電接続されている。他方、配
線3の他方の端部3bは、端子部5aの第1層6となっているので、配線3と端子部5a
とは互いに導電接続されている。すなわち、配線3を介して第1透光性電極4aと端子部
5aとが導電接続されている。また、配線3は、Crを覆うp−ITOの積層膜の構成と
することも可能で、この場合は、端子部5aまで同一構造となる。なお、第1透光性電極
4aは、ITO以外の透光性の導電材料を用いて形成することもできる。
次に、透光性基板2の第2面S2上に形成される導電パターンの構成について説明する
。透光性基板2の第2面S2上には、第2導電パターンとしての第2透光性電極4bと、
同じく第2導電パターンとしての端子部5bとが設けられている。第2透光性電極4bは
、図2において実線で示すように、上下方向Yに延びる帯状に形成されている。そしてそ
れら帯状の第2透光性電極4bの複数が、左右方向Xに間隔を空けて設けられている。従
って、帯状に形成された第2透光性電極4bは、透光性基板2の反対側の面である第1面
S1上に設けられた第1透光性電極4aと平面的に見て直交する方向に延びて形成されて
いる。本実施形態において、第2透光性電極4bは、透光性の導電材料であるp−ITO
(すなわち、結晶質ITO又は多結晶ITO)を用いて形成されている。なお、第2透光
性電極4bは、ITO以外の透光性の導電材料を用いて形成することもできる。
。透光性基板2の第2面S2上には、第2導電パターンとしての第2透光性電極4bと、
同じく第2導電パターンとしての端子部5bとが設けられている。第2透光性電極4bは
、図2において実線で示すように、上下方向Yに延びる帯状に形成されている。そしてそ
れら帯状の第2透光性電極4bの複数が、左右方向Xに間隔を空けて設けられている。従
って、帯状に形成された第2透光性電極4bは、透光性基板2の反対側の面である第1面
S1上に設けられた第1透光性電極4aと平面的に見て直交する方向に延びて形成されて
いる。本実施形態において、第2透光性電極4bは、透光性の導電材料であるp−ITO
(すなわち、結晶質ITO又は多結晶ITO)を用いて形成されている。なお、第2透光
性電極4bは、ITO以外の透光性の導電材料を用いて形成することもできる。
端子部5bは、複数個が、透光性基板2の端辺2aの近傍に左右方向Xに間隔を空けて
並んで設けられている。個々の端子部5bは、平面的に見て正方形状、長方形状又は円形
状等のドット状に形成されている。本図面では、これらの端子部5bは、透光性基板2の
反対側の面である第1面S1上に設けられた端子部5aと平面的に重なる位置に設けられ
ているが、必ずしも重ねる位置に配置する必要は無い。本実施形態において、端子部5b
は、透光性の導電材料であるp−ITOを用いて形成されている。なお、端子部5bは、
ITO以外の透光性の導電材料を用いて形成することもできる。
並んで設けられている。個々の端子部5bは、平面的に見て正方形状、長方形状又は円形
状等のドット状に形成されている。本図面では、これらの端子部5bは、透光性基板2の
反対側の面である第1面S1上に設けられた端子部5aと平面的に重なる位置に設けられ
ているが、必ずしも重ねる位置に配置する必要は無い。本実施形態において、端子部5b
は、透光性の導電材料であるp−ITOを用いて形成されている。なお、端子部5bは、
ITO以外の透光性の導電材料を用いて形成することもできる。
以上に説明したように、基板1は、透光性基板2の両面に導電パターンを有する基板で
ある。以下、この基板1を製造する方法について説明する。
本実施形態では、基板を1つずつ作製するのではなく、面積の大きな透光性基板を用い
て複数の基板を同時に作製する、いわゆる多数個取りの手法に基づいて基板を作製するも
のとする。このような多数個取りの製造方法においては、図2に示す基板1を1つずつ形
成するのではなく、図3に示すように、複数の基板1を形成できる大きさの面積を有する
マザー透光性基板2’の上に、基板1の複数個分の要素、すなわち、第1透光性電極4a
や第2透光性電極4b等から成る導電パターンを同時に形成する。こうして、基板1を縦
及び横に複数列含む大きさの大面積のパネル構造体1’を作製する。そして、その大面積
のパネル構造体1’に対して、縦方向及び横方向にスクライブ及びブレイクを行い、個々
の基板1に分割される。
ある。以下、この基板1を製造する方法について説明する。
本実施形態では、基板を1つずつ作製するのではなく、面積の大きな透光性基板を用い
て複数の基板を同時に作製する、いわゆる多数個取りの手法に基づいて基板を作製するも
のとする。このような多数個取りの製造方法においては、図2に示す基板1を1つずつ形
成するのではなく、図3に示すように、複数の基板1を形成できる大きさの面積を有する
マザー透光性基板2’の上に、基板1の複数個分の要素、すなわち、第1透光性電極4a
や第2透光性電極4b等から成る導電パターンを同時に形成する。こうして、基板1を縦
及び横に複数列含む大きさの大面積のパネル構造体1’を作製する。そして、その大面積
のパネル構造体1’に対して、縦方向及び横方向にスクライブ及びブレイクを行い、個々
の基板1に分割される。
図4は、図1の基板1を製造する方法の一実施形態を示している。また、図5〜図14
は、図4の各工程において形成される基板の構造を工程順に示す構造変遷図である。図5
〜図9は、図3のZ5−Z5線に従った断面、すなわち端子部5a及び5bの断面を示し
ている。また、図10〜図14は、図3において矢印Z6で示す基板1の隅の部分を拡大
して示す平面図である。これらの図5〜図9の断面図と図10〜図14の平面図は互いに
対応した状態を示している。以下、図5〜図14を参照しながら図4の製造方法を説明す
る。
は、図4の各工程において形成される基板の構造を工程順に示す構造変遷図である。図5
〜図9は、図3のZ5−Z5線に従った断面、すなわち端子部5a及び5bの断面を示し
ている。また、図10〜図14は、図3において矢印Z6で示す基板1の隅の部分を拡大
して示す平面図である。これらの図5〜図9の断面図と図10〜図14の平面図は互いに
対応した状態を示している。以下、図5〜図14を参照しながら図4の製造方法を説明す
る。
図4において、工程P1〜工程P7は図3の基板2’の第1面S1に導電パターン等を
形成する第1面形成工程Q1である。図4の工程P8〜工程P10は図3の第2面S2に
導電パターンを形成する第2面形成工程Q2である。図4の工程P11及びP12は図3
の基板2’を分割する工程Q3である。
形成する第1面形成工程Q1である。図4の工程P8〜工程P10は図3の第2面S2に
導電パターンを形成する第2面形成工程Q2である。図4の工程P11及びP12は図3
の基板2’を分割する工程Q3である。
まず、図3に示す基板2’の第1面S1形成工程Q1について説明する。基板製造工程
が始まると、まず、図4の工程P1において、図3の透光性基板2’を所定の洗浄液によ
って洗浄する。次に、図4の工程P2において、図5(a)及び図10(a)に示すよう
に、透光性基板2’の第1面S1上に材料層3’を、例えばCrを材料としてスパッタリ
ングによって約2000Åの膜厚に成膜する。材料層3’は、図1の端子部5aの第1層
6及び配線3の材料層である。
が始まると、まず、図4の工程P1において、図3の透光性基板2’を所定の洗浄液によ
って洗浄する。次に、図4の工程P2において、図5(a)及び図10(a)に示すよう
に、透光性基板2’の第1面S1上に材料層3’を、例えばCrを材料としてスパッタリ
ングによって約2000Åの膜厚に成膜する。材料層3’は、図1の端子部5aの第1層
6及び配線3の材料層である。
次に、図4の工程P3において、図5(a)及び図10(a)の材料層3’に対してフ
ォトエッチング処理が行われ、材料層3’がパターニングされる。このパターニング工程
P3の、具体的な工程は以下の通りである。まず、図5(b)及び図10(b)に示すよ
うに、材料層3’上にポジ型の感光性樹脂であるレジスト21aを、例えばスピンコート
によって一様な厚さに塗布する。次に、プレベークを行ってレジスト21a内の溶媒を除
去する。
ォトエッチング処理が行われ、材料層3’がパターニングされる。このパターニング工程
P3の、具体的な工程は以下の通りである。まず、図5(b)及び図10(b)に示すよ
うに、材料層3’上にポジ型の感光性樹脂であるレジスト21aを、例えばスピンコート
によって一様な厚さに塗布する。次に、プレベークを行ってレジスト21a内の溶媒を除
去する。
次に、図5(c)及び図10(c)において、塗布されたレジスト21aに対して露光
処理を実行する。具体的には、基板2’を露光装置、例えば一括露光装置の所定位置に設
置し、さらに、図5(c)に示す露光マスク22Aを基板2’に対向する所定位置に設置
する。露光マスク22Aは、ガラス基板23によって形成された完全光透過領域A0と遮
光パターン24Aによって形成された完全遮光領域A1の2つの領域を有する2階調の露
光マスクである。この露光マスク22Aは、完全光透過領域A0がレジスト21aを除去
する部分に対向し、完全遮光領域A1がレジスト21aを残す部分に対向するように、基
板2’に対向する位置に設置される。この状態で露光マスク22Aを通してレジスト21
aへ一定光量の露光光L1を照射すると、鎖線で示す露光像が形成されて露光された部分
B1が可溶化する。
処理を実行する。具体的には、基板2’を露光装置、例えば一括露光装置の所定位置に設
置し、さらに、図5(c)に示す露光マスク22Aを基板2’に対向する所定位置に設置
する。露光マスク22Aは、ガラス基板23によって形成された完全光透過領域A0と遮
光パターン24Aによって形成された完全遮光領域A1の2つの領域を有する2階調の露
光マスクである。この露光マスク22Aは、完全光透過領域A0がレジスト21aを除去
する部分に対向し、完全遮光領域A1がレジスト21aを残す部分に対向するように、基
板2’に対向する位置に設置される。この状態で露光マスク22Aを通してレジスト21
aへ一定光量の露光光L1を照射すると、鎖線で示す露光像が形成されて露光された部分
B1が可溶化する。
次に、現像処理を行う。具体的には、図5(c)及び図10(c)の基板2’を現像液
に所定時間、浸漬する。すると、図5(c)において可溶化した部分B1のレジスト21
aが除去されて、レジスト21aが図5(d)及び図10(d)に示す形状にパターニン
グされる。次に、ポストベークを行い、後のエッチング処理に用いるエッチング液に対す
るレジスト21の耐性を調整する。その後、材料層3’に対してレジスト21aをマスク
としてエッチング処理を行うことにより、図5(e)及び図10(e)に示すように材料
層3’をパターニングする。そしてさらに、マスクとして使用したレジスト21aを、例
えば硫酸等によって剥離することにより、図6(f)及び図11(f)に示すように金属
膜としての配線3及び端子部5aの第1層6が形成される。
に所定時間、浸漬する。すると、図5(c)において可溶化した部分B1のレジスト21
aが除去されて、レジスト21aが図5(d)及び図10(d)に示す形状にパターニン
グされる。次に、ポストベークを行い、後のエッチング処理に用いるエッチング液に対す
るレジスト21の耐性を調整する。その後、材料層3’に対してレジスト21aをマスク
としてエッチング処理を行うことにより、図5(e)及び図10(e)に示すように材料
層3’をパターニングする。そしてさらに、マスクとして使用したレジスト21aを、例
えば硫酸等によって剥離することにより、図6(f)及び図11(f)に示すように金属
膜としての配線3及び端子部5aの第1層6が形成される。
次に、第1導電膜形成工程としての図4の工程P4において、図6(g)及び図11(
g)の配線3及び第1層6上に、図1の第1透光性電極4aの材料である第1導電膜とし
てのp−(ポリ)ITO膜4a’を、スパッタリングによって約500Åの膜厚に成膜す
る。
g)の配線3及び第1層6上に、図1の第1透光性電極4aの材料である第1導電膜とし
てのp−(ポリ)ITO膜4a’を、スパッタリングによって約500Åの膜厚に成膜す
る。
次に、第1パターニング工程としての図4の工程P5において、図6(h)及び図11
(h)のp−ITO膜4a’に対してフォトエッチング処理が行われ、p−ITO膜4a
’がパターニングされる。このパターニング工程P5の、具体的な工程は以下の通りであ
る。まず、図6(h)及び図11(h)に示すように、p−ITO膜4a’上にポジ型の
感光性樹脂である第1レジスト膜としてのレジスト21bを、例えばスピンコートによっ
て一様な厚さに塗布する。次に、プレベークを行ってレジスト21b内の溶媒を除去する
。
(h)のp−ITO膜4a’に対してフォトエッチング処理が行われ、p−ITO膜4a
’がパターニングされる。このパターニング工程P5の、具体的な工程は以下の通りであ
る。まず、図6(h)及び図11(h)に示すように、p−ITO膜4a’上にポジ型の
感光性樹脂である第1レジスト膜としてのレジスト21bを、例えばスピンコートによっ
て一様な厚さに塗布する。次に、プレベークを行ってレジスト21b内の溶媒を除去する
。
次に、図6(i)及び図11(i)において、塗布されたレジスト21bに対して露光
処理を実行する。具体的には、基板2’を露光装置、例えば一括露光装置の所定位置に設
置し、さらに、露光マスク22Bを基板2’に対向する所定位置に設置する。露光マスク
22Bは、ガラス基板23によって形成された完全光透過領域A0と遮光パターン24B
によって形成された完全遮光領域A1の2つの領域を有する2階調の露光マスクである。
この露光マスク22Bは、完全光透過領域A0がレジスト21bを除去する部分に対向し
、完全遮光領域A1がレジスト21bを残す部分に対向するように、基板2’に対向する
位置に設置される。この状態で露光マスク22Bを通してレジスト21bへ一定光量の露
光光L2を照射すると、破線で示す露光像が形成されて露光された部分B2が可溶化する
。
処理を実行する。具体的には、基板2’を露光装置、例えば一括露光装置の所定位置に設
置し、さらに、露光マスク22Bを基板2’に対向する所定位置に設置する。露光マスク
22Bは、ガラス基板23によって形成された完全光透過領域A0と遮光パターン24B
によって形成された完全遮光領域A1の2つの領域を有する2階調の露光マスクである。
この露光マスク22Bは、完全光透過領域A0がレジスト21bを除去する部分に対向し
、完全遮光領域A1がレジスト21bを残す部分に対向するように、基板2’に対向する
位置に設置される。この状態で露光マスク22Bを通してレジスト21bへ一定光量の露
光光L2を照射すると、破線で示す露光像が形成されて露光された部分B2が可溶化する
。
次に、現像処理を行う。具体的には、図6(i)及び図11(i)の基板2’を現像液
に所定時間、浸漬する。すると、図6(i)において可溶化した部分B2のレジスト21
bが除去されて、図7(j)及び図12(j)に示す形状にパターニングされる。次に、
ポストベークを行い、後のエッチング処理に用いるエッチング液に対するレジスト21b
の耐性を調整する。その後、p−ITO膜4a’に対してレジスト21bをマスクとして
エッチング処理を行うことにより、図7(k)及び図12(k)に示すようにp−ITO
膜4a’をパターニングする。その後、第1レジスト膜除去工程としての図4の工程P6
において、マスクとして使用したレジスト21bを、例えば有機溶剤等によって剥離する
ことにより、図7(l)及び図12(l)に示すように第1透光性電極4a及び端子部5
aの第2層7が形成される。
に所定時間、浸漬する。すると、図6(i)において可溶化した部分B2のレジスト21
bが除去されて、図7(j)及び図12(j)に示す形状にパターニングされる。次に、
ポストベークを行い、後のエッチング処理に用いるエッチング液に対するレジスト21b
の耐性を調整する。その後、p−ITO膜4a’に対してレジスト21bをマスクとして
エッチング処理を行うことにより、図7(k)及び図12(k)に示すようにp−ITO
膜4a’をパターニングする。その後、第1レジスト膜除去工程としての図4の工程P6
において、マスクとして使用したレジスト21bを、例えば有機溶剤等によって剥離する
ことにより、図7(l)及び図12(l)に示すように第1透光性電極4a及び端子部5
aの第2層7が形成される。
次に、図4の工程P7において、図3の基板2’上に保護膜25を形成する。具体的に
は、図7(m)及び図12(m)において、基板2’上の第1透光性電極4a及び端子部
5aを覆う形状に保護膜であるポジ型の感光性樹脂25を、例えばスピンコートによって
1μm〜2μmの厚さに塗布して成膜する。その後、基板2’の第1面S1のうち、図3
において斜線で示す周辺及び境界の領域Tの保護膜25をパターニングにより除去する。
は、図7(m)及び図12(m)において、基板2’上の第1透光性電極4a及び端子部
5aを覆う形状に保護膜であるポジ型の感光性樹脂25を、例えばスピンコートによって
1μm〜2μmの厚さに塗布して成膜する。その後、基板2’の第1面S1のうち、図3
において斜線で示す周辺及び境界の領域Tの保護膜25をパターニングにより除去する。
この領域Tのうちの鎖線X0に沿った境界の領域は、パネル構造体1’を個々の基板1
に分割する際にスクライブする領域を含む領域である。このようにスクライブする領域の
保護膜25を除去しておけば、基板2’をスクライブする際に保護膜25が削られること
によって塵が発生することがなくなる。また、領域Tのうちの基板2’の外周に沿った領
域は、後の工程において基板2’にマガジン等が接触(例えば、把持)する領域である。
このように基板2’の外周に沿った部分の保護膜25を除去しておけば、後の工程におけ
る作業性が向上する。以上により、基板2’の第1面S1形成工程が終了する。
に分割する際にスクライブする領域を含む領域である。このようにスクライブする領域の
保護膜25を除去しておけば、基板2’をスクライブする際に保護膜25が削られること
によって塵が発生することがなくなる。また、領域Tのうちの基板2’の外周に沿った領
域は、後の工程において基板2’にマガジン等が接触(例えば、把持)する領域である。
このように基板2’の外周に沿った部分の保護膜25を除去しておけば、後の工程におけ
る作業性が向上する。以上により、基板2’の第1面S1形成工程が終了する。
次に、基板2’の第2面S2形成工程Q2について説明する。まず、図4の工程P8に
おいて、図3の第2面S2が処理できるように基板の表裏を反転して透光性基板2’を置
き、その第2面S2を所定の洗浄液によって洗浄する。次に、第2導電膜形成工程として
の図4の工程P9において、図8(a)及び図13(a)に示すように、透光性基板2’
の第2面S2上に図2の第2透光性電極4bの材料であるa(アモルファス)−ITO膜
4b’を、スパッタリングによって約500Åの膜厚に成膜する。
おいて、図3の第2面S2が処理できるように基板の表裏を反転して透光性基板2’を置
き、その第2面S2を所定の洗浄液によって洗浄する。次に、第2導電膜形成工程として
の図4の工程P9において、図8(a)及び図13(a)に示すように、透光性基板2’
の第2面S2上に図2の第2透光性電極4bの材料であるa(アモルファス)−ITO膜
4b’を、スパッタリングによって約500Åの膜厚に成膜する。
次に、第2パターニング工程としての図4の工程P10において、図8(a)及び図1
3(a)のa−ITO膜4b’に対してフォトエッチング処理が行われ、a−ITO膜4
b’がパターニングされる。このパターニング工程P10の、具体的な工程は以下の通り
である。まず、図8(b)及び図13(b)に示すように、a−ITO膜4b’上にポジ
型の感光性樹脂である第2レジスト膜としてのレジスト21cを、例えばスピンコートに
よって一様な厚さに塗布する。
3(a)のa−ITO膜4b’に対してフォトエッチング処理が行われ、a−ITO膜4
b’がパターニングされる。このパターニング工程P10の、具体的な工程は以下の通り
である。まず、図8(b)及び図13(b)に示すように、a−ITO膜4b’上にポジ
型の感光性樹脂である第2レジスト膜としてのレジスト21cを、例えばスピンコートに
よって一様な厚さに塗布する。
次に、図8(c)及び図13(c)において、塗布されたレジスト21cに対して露光
処理を実行する。具体的には、基板2’を露光装置、例えば一括露光装置の所定位置に設
置し、さらに、露光マスク22Cを基板2’に対向する所定位置に設置する。このとき、
第1面S1上のパターンと露光マスク22Cとは、透光性基板2’を通してアライメント
が行われる。露光マスク22Cは、ガラス基板23によって形成された完全光透過領域A
0と遮光パターン24Cによって形成された完全遮光領域A1の2つの領域を有する2階
調の露光マスクである。この露光マスク22Cは、完全光透過領域A0がレジスト21c
を除去する部分に対向し、完全遮光領域A1がレジスト21cを残す部分に対向するよう
に、基板2’に対向する位置に設置される。この状態で露光マスク22Cを通してレジス
ト21cへ一定光量の露光光L3を照射すると、破線で示す露光像が形成されて露光され
た部分B3が可溶化する。
処理を実行する。具体的には、基板2’を露光装置、例えば一括露光装置の所定位置に設
置し、さらに、露光マスク22Cを基板2’に対向する所定位置に設置する。このとき、
第1面S1上のパターンと露光マスク22Cとは、透光性基板2’を通してアライメント
が行われる。露光マスク22Cは、ガラス基板23によって形成された完全光透過領域A
0と遮光パターン24Cによって形成された完全遮光領域A1の2つの領域を有する2階
調の露光マスクである。この露光マスク22Cは、完全光透過領域A0がレジスト21c
を除去する部分に対向し、完全遮光領域A1がレジスト21cを残す部分に対向するよう
に、基板2’に対向する位置に設置される。この状態で露光マスク22Cを通してレジス
ト21cへ一定光量の露光光L3を照射すると、破線で示す露光像が形成されて露光され
た部分B3が可溶化する。
次に、現像処理を行う。具体的には、図8(c)及び図13(c)の基板2’を現像液
に所定時間、浸漬する。すると、図8(c)において可溶化した部分B3のレジスト21
cが除去されて、図9(d)及び図14(d)に示す形状にパターニングされる。次に、
ポストベークを行い、後のエッチング処理に用いるエッチング液に対するレジスト21c
の耐性を調整する。その後、a−ITO膜4b’に対してレジスト21cをマスクとして
エッチング処理を行うことにより、図9(e)及び図14(e)に示すようにa−ITO
膜4b’をパターニングする。以上により、基板2’の第2面S2形成工程が終了し、マ
ザー透光性基板2’の両面に導電パターンが形成された図3のパネル構造体1’が完成す
る。但し、第1面S1上には保護膜25が残され、第2面S2上にはレジスト21cが残
された状態である。
に所定時間、浸漬する。すると、図8(c)において可溶化した部分B3のレジスト21
cが除去されて、図9(d)及び図14(d)に示す形状にパターニングされる。次に、
ポストベークを行い、後のエッチング処理に用いるエッチング液に対するレジスト21c
の耐性を調整する。その後、a−ITO膜4b’に対してレジスト21cをマスクとして
エッチング処理を行うことにより、図9(e)及び図14(e)に示すようにa−ITO
膜4b’をパターニングする。以上により、基板2’の第2面S2形成工程が終了し、マ
ザー透光性基板2’の両面に導電パターンが形成された図3のパネル構造体1’が完成す
る。但し、第1面S1上には保護膜25が残され、第2面S2上にはレジスト21cが残
された状態である。
次に、パネル構造体1’を分割する工程Q3を説明する。まず、図4の工程P11のス
クライブ工程を行う。具体的には、図3のパネル構造体1’の鎖線X0に沿って、例えば
ガラススクライバによってスクライブ(すなわち、罫書き)を第1面S1に行う。このと
き、基板2’の第1面S1上に形成された保護膜25は、工程P7においてパターニング
によって除去されていて鎖線X0に沿った部分には設けられていないので、ガラススクラ
イバは基板2’の表面を直接にスクライブできる。また、第2面S2にスクライブを行っ
ても、レジスト21cは、鎖線X0に沿った部分には設けられていないので基板2’の表
面を直接にスクライブできる。次に、図4の工程P12において、例えばブレイクマシン
等を用いて、図3のパネル構造体1’を図2に示す個々の基板1に分割する。
クライブ工程を行う。具体的には、図3のパネル構造体1’の鎖線X0に沿って、例えば
ガラススクライバによってスクライブ(すなわち、罫書き)を第1面S1に行う。このと
き、基板2’の第1面S1上に形成された保護膜25は、工程P7においてパターニング
によって除去されていて鎖線X0に沿った部分には設けられていないので、ガラススクラ
イバは基板2’の表面を直接にスクライブできる。また、第2面S2にスクライブを行っ
ても、レジスト21cは、鎖線X0に沿った部分には設けられていないので基板2’の表
面を直接にスクライブできる。次に、図4の工程P12において、例えばブレイクマシン
等を用いて、図3のパネル構造体1’を図2に示す個々の基板1に分割する。
次に、第2レジスト膜除去工程及び保護膜除去工程としての図4の工程P13において
、基板1の第1透光性電極4a、配線3及び端子部5aを覆う保護膜25と、第2透光性
電極4b及び端子部5bを覆う第2レジスト21cとを剥離する。このとき、個々の基板
1は、例えば治具等によって立掛けられた状態で、基板1を剥離液に所定時間、浸漬する
。このようにして基板1から保護膜25と第2レジスト21cとが除去され、図9(f)
及び図14(f)に示す状態となる。
、基板1の第1透光性電極4a、配線3及び端子部5aを覆う保護膜25と、第2透光性
電極4b及び端子部5bを覆う第2レジスト21cとを剥離する。このとき、個々の基板
1は、例えば治具等によって立掛けられた状態で、基板1を剥離液に所定時間、浸漬する
。このようにして基板1から保護膜25と第2レジスト21cとが除去され、図9(f)
及び図14(f)に示す状態となる。
次に、図4の焼成工程P14において、個々の基板1を所定の温度で焼成する。この焼
成工程P14により、a−ITOで形成された第2透光性電極4bがポリ化(すなわち、
結晶化又は多結晶化)する。これにより、第2透光性電極4bの透光性を向上させ、且つ
抵抗値を低くすることができる。以上の工程により、基板1が完成する。
成工程P14により、a−ITOで形成された第2透光性電極4bがポリ化(すなわち、
結晶化又は多結晶化)する。これにより、第2透光性電極4bの透光性を向上させ、且つ
抵抗値を低くすることができる。以上の工程により、基板1が完成する。
本実施形態の基板の製造方法では、図4の第1レジスト剥離工程P6において、図7(
k)及び図12(k)のレジスト21bを除去した後に、図4の保護膜形成工程P7にお
いて、図7(m)及び図12(m)に示すように、第1透光性電極4a、端子部5a及び
配線3を覆う形状に保護膜25を形成した。図7(m)では第1透光性電極4aと配線3
の図示を省略している。これにより、基板1の一方の面に形成された第1透光性電極4a
、端子部5a及び配線3は保護膜25によって保護されるので、基板1の第2面S2に第
2透光性電極4b及び端子部5bを形成する際に、透光性基板2の第1面S1、第1透光
性電極4a及び端子部5aがスパッタ装置等といった製造装置のテーブルやマガジンに直
接に触れることがなくなる。その結果、透光性基板2の第1面S1の表面、第1透光性電
極4a及び端子部5aに傷がついたり異物が付着することを防止し、第1透光性電極4a
、端子部5a及び配線3に不良が発生することを防止できる。
k)及び図12(k)のレジスト21bを除去した後に、図4の保護膜形成工程P7にお
いて、図7(m)及び図12(m)に示すように、第1透光性電極4a、端子部5a及び
配線3を覆う形状に保護膜25を形成した。図7(m)では第1透光性電極4aと配線3
の図示を省略している。これにより、基板1の一方の面に形成された第1透光性電極4a
、端子部5a及び配線3は保護膜25によって保護されるので、基板1の第2面S2に第
2透光性電極4b及び端子部5bを形成する際に、透光性基板2の第1面S1、第1透光
性電極4a及び端子部5aがスパッタ装置等といった製造装置のテーブルやマガジンに直
接に触れることがなくなる。その結果、透光性基板2の第1面S1の表面、第1透光性電
極4a及び端子部5aに傷がついたり異物が付着することを防止し、第1透光性電極4a
、端子部5a及び配線3に不良が発生することを防止できる。
また、本実施形態の基板の製造方法では、図4の分割工程Q3において、透光性基板2
をスクライブする工程P11においてスクライブされる部分を含む領域である図3の領域
T内の保護膜25を、図4の保護膜形成工程P7において除去することにしたので、スク
ライブ工程P11の際に、保護膜25が削られることがなくなる。これにより、保護膜2
5が削られることによって塵が発生することを防止できる。
をスクライブする工程P11においてスクライブされる部分を含む領域である図3の領域
T内の保護膜25を、図4の保護膜形成工程P7において除去することにしたので、スク
ライブ工程P11の際に、保護膜25が削られることがなくなる。これにより、保護膜2
5が削られることによって塵が発生することを防止できる。
また、本実施形態の基板の製造方法において、図2の第1面S1上の第1透光性電極4
aと端子部5aの第2層7は、図4の第1面形成工程Q1においてp−ITOを用いて形
成した。一方、図2の第2面S2上の第2透光性電極4bと端子部5bは、図4の第2面
形成工程Q2においてa−ITOを用いて形成し、焼成工程P14において焼成すること
によりa−ITOをポリ化することにした。本実施形態では、第2面洗浄工程P8又はa
−ITOスパッタ工程P9において保護膜25に傷がつくかもしれない。すると、a−I
TOパターニング工程P10においてエッチング液が保護膜25についた傷から進入する
おそれがある。しかし、a−ITOはp−ITOに比べて弱いエッチング液でエッチング
することができるので、a−ITOパターニング工程P10において、保護膜25につい
た傷等から仮にエッチング液が進入して、第1透光性電極4a又は端子部5aに達したと
しても、p−ITOで形成した第1透光性電極4aと端子部5aの第2層7とが腐蝕する
ことがなくなる。
aと端子部5aの第2層7は、図4の第1面形成工程Q1においてp−ITOを用いて形
成した。一方、図2の第2面S2上の第2透光性電極4bと端子部5bは、図4の第2面
形成工程Q2においてa−ITOを用いて形成し、焼成工程P14において焼成すること
によりa−ITOをポリ化することにした。本実施形態では、第2面洗浄工程P8又はa
−ITOスパッタ工程P9において保護膜25に傷がつくかもしれない。すると、a−I
TOパターニング工程P10においてエッチング液が保護膜25についた傷から進入する
おそれがある。しかし、a−ITOはp−ITOに比べて弱いエッチング液でエッチング
することができるので、a−ITOパターニング工程P10において、保護膜25につい
た傷等から仮にエッチング液が進入して、第1透光性電極4a又は端子部5aに達したと
しても、p−ITOで形成した第1透光性電極4aと端子部5aの第2層7とが腐蝕する
ことがなくなる。
また、図4の焼成工程P14において、第2透光性電極4bに用いたa−ITOをポリ
化する。これにより、第2透光性電極4bの透明度を向上させ、且つ抵抗値を低くできる
。その結果、第2透光性電極4bはp−ITOを用いて形成した第1透光性電極4aと同
等の機能を有することができる。また、a−ITOは、p−ITOに比べて低い温度で成
膜することができる。そのため、図4のa−ITOスパッタ工程P9においてa−ITO
膜4b’を形成する際に、反対側の面に形成された保護膜25が、熱で硬化することを防
止できる。
化する。これにより、第2透光性電極4bの透明度を向上させ、且つ抵抗値を低くできる
。その結果、第2透光性電極4bはp−ITOを用いて形成した第1透光性電極4aと同
等の機能を有することができる。また、a−ITOは、p−ITOに比べて低い温度で成
膜することができる。そのため、図4のa−ITOスパッタ工程P9においてa−ITO
膜4b’を形成する際に、反対側の面に形成された保護膜25が、熱で硬化することを防
止できる。
(基板の製造方法の第2実施形態)
次に、本発明に係る基板の製造方法の他の実施形態を説明する。本実施形態の製造方法
の全体的な工程は、図4に示した第1実施形態に係る製造方法と同じである。図4に示し
た先の実施形態では、工程P7において、図3の透光性基板2’の第1面S1上に形成さ
れた配線3、第1透光性電極4a、及び端子部5a上に直接に保護膜25を形成する場合
を例示した。これに対し本実施形態では、保護膜25を直接に形成するのではなく、第1
透光性電極4a等の上に樹脂膜を形成した上で、その上に保護膜25を形成することにし
ている。なお、この樹脂膜を形成する工程以外の工程は先の実施形態と同じである。また
、以下の説明では、本実施形態を先の実施形態と異なる点を中心として説明するものとし
、共通する工程については説明を省略する。
次に、本発明に係る基板の製造方法の他の実施形態を説明する。本実施形態の製造方法
の全体的な工程は、図4に示した第1実施形態に係る製造方法と同じである。図4に示し
た先の実施形態では、工程P7において、図3の透光性基板2’の第1面S1上に形成さ
れた配線3、第1透光性電極4a、及び端子部5a上に直接に保護膜25を形成する場合
を例示した。これに対し本実施形態では、保護膜25を直接に形成するのではなく、第1
透光性電極4a等の上に樹脂膜を形成した上で、その上に保護膜25を形成することにし
ている。なお、この樹脂膜を形成する工程以外の工程は先の実施形態と同じである。また
、以下の説明では、本実施形態を先の実施形態と異なる点を中心として説明するものとし
、共通する工程については説明を省略する。
図15は、本実施形態の製造方法で製造される基板31の側面図である。図16は、本
実施形態に係る基板の製造方法の工程のうちの第1面形成工程Q1を示す工程図である。
図17は、図16の第1レジスト剥離工程P26から保護膜形成工程P28に対応する膜
構成の変遷を示す断面図である。本実施形態において、図16のP21〜P26に示す工
程は、図4のP1〜P6に示す工程と同じであるので、これらの工程の詳細な説明は省略
する。
実施形態に係る基板の製造方法の工程のうちの第1面形成工程Q1を示す工程図である。
図17は、図16の第1レジスト剥離工程P26から保護膜形成工程P28に対応する膜
構成の変遷を示す断面図である。本実施形態において、図16のP21〜P26に示す工
程は、図4のP1〜P6に示す工程と同じであるので、これらの工程の詳細な説明は省略
する。
第1レジスト膜除去工程としての図16の工程P26において第1レジストを剥離した
状態が図17(a)に示す状態である。図17(a)において、第1透光性電極4a及び
端子部5aの第2層7の上から第1レジストが剥離されている。この後、図16の工程P
27において、図15に示す樹脂膜32を形成する。具体的には、図17(b)において
、基板2’上の第1透光性電極4a及び端子部5aを覆う形状にネガ型の感光性樹脂膜3
2’(例えばアクリル樹脂)を、例えばスピンコートによって塗布する。その後、樹脂膜
32’に対して露光、現像処理を含むパターニングを行い、基板2’の第1面S1のうち
、図3において斜線で示す周辺及び境界の領域(スクライブする部分を含む領域)T内の
樹脂膜32’を除去する。こうして、個々の基板31に対応した樹脂膜32が形成される
。
状態が図17(a)に示す状態である。図17(a)において、第1透光性電極4a及び
端子部5aの第2層7の上から第1レジストが剥離されている。この後、図16の工程P
27において、図15に示す樹脂膜32を形成する。具体的には、図17(b)において
、基板2’上の第1透光性電極4a及び端子部5aを覆う形状にネガ型の感光性樹脂膜3
2’(例えばアクリル樹脂)を、例えばスピンコートによって塗布する。その後、樹脂膜
32’に対して露光、現像処理を含むパターニングを行い、基板2’の第1面S1のうち
、図3において斜線で示す周辺及び境界の領域(スクライブする部分を含む領域)T内の
樹脂膜32’を除去する。こうして、個々の基板31に対応した樹脂膜32が形成される
。
その後、図16の工程P28において、図17(c)に示すように、樹脂膜32上に保
護膜であるポジ型の感光性樹脂25を、例えばスピンコートによって1μm〜2μmの厚
さに塗布して成膜する。その後、基板2’の第1面S1のうち、図3において斜線で示す
スクライブ領域Tの保護膜25をパターニングにより除去する。以上により、基板2’の
第1面S1形成工程が終了する。
護膜であるポジ型の感光性樹脂25を、例えばスピンコートによって1μm〜2μmの厚
さに塗布して成膜する。その後、基板2’の第1面S1のうち、図3において斜線で示す
スクライブ領域Tの保護膜25をパターニングにより除去する。以上により、基板2’の
第1面S1形成工程が終了する。
この後、先の第1実施形態と同様に図4に示す第2面形成工程Q2及び分割工程Q3が
実行され、続いて工程P13において第2レジスト21c及び保護膜25(図9(e)参
照)を除去し、工程P14において焼成して図15の基板31が完成する。
実行され、続いて工程P13において第2レジスト21c及び保護膜25(図9(e)参
照)を除去し、工程P14において焼成して図15の基板31が完成する。
ところで、仮に基板2の第1面S1に樹脂膜32を設けないものとした場合、配線3は
、基板を製造している途中においては保護膜25によって覆われているのであるが、完成
した状態の基板31は保護膜25が除去された状態(図1の基板1に相当)にあり配線3
が露出する部分が在る。そのため、配線3が露出した部分に汚れや水分等が付着すると配
線3に電蝕が発生するおそれがある。本実施形態では、図16の保護膜形成工程P28の
前に樹脂膜形成工程P27を設けたことにより、金属膜である図15の配線3を覆う樹脂
膜32を形成できるので、保護膜25が除去された後の完成した基板31においても配線
3を樹脂膜32によって保護することができる。その結果、配線3に電蝕が発生すること
を防止できる。このような樹脂膜と同様な電蝕防止特性を有する材料として、ポリミド樹
脂膜や、窒化珪素膜を使用する事も可能である。
、基板を製造している途中においては保護膜25によって覆われているのであるが、完成
した状態の基板31は保護膜25が除去された状態(図1の基板1に相当)にあり配線3
が露出する部分が在る。そのため、配線3が露出した部分に汚れや水分等が付着すると配
線3に電蝕が発生するおそれがある。本実施形態では、図16の保護膜形成工程P28の
前に樹脂膜形成工程P27を設けたことにより、金属膜である図15の配線3を覆う樹脂
膜32を形成できるので、保護膜25が除去された後の完成した基板31においても配線
3を樹脂膜32によって保護することができる。その結果、配線3に電蝕が発生すること
を防止できる。このような樹脂膜と同様な電蝕防止特性を有する材料として、ポリミド樹
脂膜や、窒化珪素膜を使用する事も可能である。
(基板の製造方法の第3実施形態)
次に、本発明に係る基板の製造方法のさらに他の実施形態を説明する。本実施形態の製
造方法の全体的な工程は、図4に示した第1実施形態に係る製造方法と同じである。図4
に示した先の実施形態では、工程P2及び工程P3において、図2の透光性基板2の第1
面S1上に金属膜である配線3を、Crを用いた単層に形成する場合を例示した。これに
対し本実施形態では、配線3をAlとMo(モリブデン)との積層構造としている。なお
、配線を形成する工程以外の工程は先の実施形態と同じである。また、以下の説明では、
本実施形態を先の実施形態と異なる点を中心として説明するものとし、共通する工程につ
いては説明を省略する。
次に、本発明に係る基板の製造方法のさらに他の実施形態を説明する。本実施形態の製
造方法の全体的な工程は、図4に示した第1実施形態に係る製造方法と同じである。図4
に示した先の実施形態では、工程P2及び工程P3において、図2の透光性基板2の第1
面S1上に金属膜である配線3を、Crを用いた単層に形成する場合を例示した。これに
対し本実施形態では、配線3をAlとMo(モリブデン)との積層構造としている。なお
、配線を形成する工程以外の工程は先の実施形態と同じである。また、以下の説明では、
本実施形態を先の実施形態と異なる点を中心として説明するものとし、共通する工程につ
いては説明を省略する。
図18は、本実施形態に係る基板の製造方法の工程のうちの第1面形成工程Q1を示す
工程図である。図19〜図21は、金属膜形成工程としての図18のAlスパッタ工程P
32からMoパターニング工程P35に対応する膜構成の変遷を示す断面図である。なお
、これら図19〜図21は、図2における左辺部のZ7−Z7線に従った断面を示してい
る。本実施形態において、図18の工程P31は図4の工程P1と同じであり、図18の
工程P36〜P39は図4の工程P4〜P7と同じであるので、これらの工程の詳細な説
明は省略する。
工程図である。図19〜図21は、金属膜形成工程としての図18のAlスパッタ工程P
32からMoパターニング工程P35に対応する膜構成の変遷を示す断面図である。なお
、これら図19〜図21は、図2における左辺部のZ7−Z7線に従った断面を示してい
る。本実施形態において、図18の工程P31は図4の工程P1と同じであり、図18の
工程P36〜P39は図4の工程P4〜P7と同じであるので、これらの工程の詳細な説
明は省略する。
図18の工程P31において、図19(a)の基板2’の第1面S1を所定の洗浄液に
よって洗浄した後、図18の工程P32において、図19(b)の材料層34’を成膜す
る。この材料層34’は図2の配線33の第1層34の材料層であり、Alを材料として
スパッタリングによって約2000Åの厚さに成膜される。
よって洗浄した後、図18の工程P32において、図19(b)の材料層34’を成膜す
る。この材料層34’は図2の配線33の第1層34の材料層であり、Alを材料として
スパッタリングによって約2000Åの厚さに成膜される。
次に、図18の工程P33において、図19(b)の配線の材料層34’に対してフォ
トエッチング処理が行われ、材料層34’がパターニングされる。このパターニング工程
P33の具体的な工程を説明すれば、まず、図19(b)において配線の材料層34’上
にポジ型の感光性樹脂であるレジスト21dを一様な厚さに塗布し、プレベークを行って
レジスト21d内の溶媒を除去する。その後、図19(c)において、レジスト21dに
対して露光マスク22Dを用いて露光処理が実施される。このマスク22Dを用いて露光
することにより、図19(c)の露光された部分B4が可溶化する。
トエッチング処理が行われ、材料層34’がパターニングされる。このパターニング工程
P33の具体的な工程を説明すれば、まず、図19(b)において配線の材料層34’上
にポジ型の感光性樹脂であるレジスト21dを一様な厚さに塗布し、プレベークを行って
レジスト21d内の溶媒を除去する。その後、図19(c)において、レジスト21dに
対して露光マスク22Dを用いて露光処理が実施される。このマスク22Dを用いて露光
することにより、図19(c)の露光された部分B4が可溶化する。
次に、基板2’を現像液に所定時間浸漬して、可溶化した部分B4のレジスト21dを
除去する(図19(d))。その後ポストベークを行い、さらに材料層34’に対してレ
ジスト21dをマスクとしてエッチング処理を行うことにより、図19(e)に示すよう
に材料層34’をパターニングする。そしてさらに、マスクとして使用したレジスト21
dを剥離することにより、図20(f)に示す第1層34が形成される。この第1層34
は鎖線で示す配線33の第1層になる層である。
除去する(図19(d))。その後ポストベークを行い、さらに材料層34’に対してレ
ジスト21dをマスクとしてエッチング処理を行うことにより、図19(e)に示すよう
に材料層34’をパターニングする。そしてさらに、マスクとして使用したレジスト21
dを剥離することにより、図20(f)に示す第1層34が形成される。この第1層34
は鎖線で示す配線33の第1層になる層である。
次に、図18の工程P34において、図20(g)に示すように、第1層34上に材料
層35’を成膜する。この材料層35’は、Moを材料としてスパッタリングによって約
500Åの厚さに成膜される。次に、図18の工程P35において、図20(g)の材料
層35’に対してフォトエッチング処理が行われ、材料層35’がパターニングされる。
具体的には、図20(h)において配線の材料層35’上にポジ型の感光性樹脂であるレ
ジスト21eを一様な厚さに塗布し、プレベークを行ってレジスト21e内の溶媒を除去
する。その後、図20(i)において、レジスト21eに対して露光マスク22Eを用い
て露光処理を実施する。これにより、図20(i)の露光された部分B5が可溶化する。
層35’を成膜する。この材料層35’は、Moを材料としてスパッタリングによって約
500Åの厚さに成膜される。次に、図18の工程P35において、図20(g)の材料
層35’に対してフォトエッチング処理が行われ、材料層35’がパターニングされる。
具体的には、図20(h)において配線の材料層35’上にポジ型の感光性樹脂であるレ
ジスト21eを一様な厚さに塗布し、プレベークを行ってレジスト21e内の溶媒を除去
する。その後、図20(i)において、レジスト21eに対して露光マスク22Eを用い
て露光処理を実施する。これにより、図20(i)の露光された部分B5が可溶化する。
次に、図20(i)の基板2’を現像液に所定時間浸漬して、可溶化した部分B5のレ
ジスト21eを除去する(図21(j))。その後ポストベークを行い、材料層35’に
対してレジスト21eをマスクとしてエッチング処理を行うことにより、図21(k)に
示すように材料層35’をパターニングする。そしてさらに、マスクとして使用したレジ
スト21eを剥離することにより、図21(l)に示す配線33の第2層35が形成され
る。以上により、Alから成る第1層34とMoから成る第2層35とを積層して成る配
線33が形成される。
ジスト21eを除去する(図21(j))。その後ポストベークを行い、材料層35’に
対してレジスト21eをマスクとしてエッチング処理を行うことにより、図21(k)に
示すように材料層35’をパターニングする。そしてさらに、マスクとして使用したレジ
スト21eを剥離することにより、図21(l)に示す配線33の第2層35が形成され
る。以上により、Alから成る第1層34とMoから成る第2層35とを積層して成る配
線33が形成される。
この後、先の第1実施形態と同様に図4に示す第2面形成工程Q2及び分割工程Q3が
実行され、続いて工程P13において第2レジスト21c及び保護膜25(図9(e)参
照)を除去し、工程P14において焼成して図1の基板1が完成する。本実施形態では、
図21(l)に示すように、金属膜である配線33を積層構造とし、その配線33の第1
層34をAlを用いて形成し、第2層35をMoを用いて形成した。これにより、低抵抗
の配線を容易に形成できる。
実行され、続いて工程P13において第2レジスト21c及び保護膜25(図9(e)参
照)を除去し、工程P14において焼成して図1の基板1が完成する。本実施形態では、
図21(l)に示すように、金属膜である配線33を積層構造とし、その配線33の第1
層34をAlを用いて形成し、第2層35をMoを用いて形成した。これにより、低抵抗
の配線を容易に形成できる。
(その他の実施形態)
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定さ
れるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。
例えば、第1実施形態では、図1において、配線3は、Crを用いて単層の膜として形
成している。しかしながら、配線3は、Cr以外の材料、例えばAl(アルミニウム)系
合金、Ag(銀)系合金又はCu(銅)系合金を用いて、単層の膜として形成することも
できる。例えば、Cu系合金の添加材としてはMo、Ag系合金の添加材としては、Pd
、Cu、Ge等を用いることができる。Al系合金、Ag系合金、銅系合金では、共に、
2000Åの膜厚に形成することで配線のシート抵抗値を0.3Ω程度にできる。
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定さ
れるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。
例えば、第1実施形態では、図1において、配線3は、Crを用いて単層の膜として形
成している。しかしながら、配線3は、Cr以外の材料、例えばAl(アルミニウム)系
合金、Ag(銀)系合金又はCu(銅)系合金を用いて、単層の膜として形成することも
できる。例えば、Cu系合金の添加材としてはMo、Ag系合金の添加材としては、Pd
、Cu、Ge等を用いることができる。Al系合金、Ag系合金、銅系合金では、共に、
2000Åの膜厚に形成することで配線のシート抵抗値を0.3Ω程度にできる。
また、図21(l)の第3実施形態において、配線33は、AlとMoとを積層して形
成している。しかしながら、配線33は、AlとMo以外の材料、例えば、AlとCrを
積層することもできる。また、配線33は、金属材料を2層より多く積層して形成するこ
ともできる。図18の積層配線構造は、金属成膜を2回、フォトエッチング2回から形成
されているが、連続成膜を1回行って、1回のフォトエッチング処理でパターン形成する
こともできる。例えば、AlとMoを夫々2000Åと200Å連続で成膜し、燐硝酢酸
のエッチング液で同時にエッチングすれば、1回分フォトエッチング工程を削除でき、配
線幅も小さくすることが可能である。
成している。しかしながら、配線33は、AlとMo以外の材料、例えば、AlとCrを
積層することもできる。また、配線33は、金属材料を2層より多く積層して形成するこ
ともできる。図18の積層配線構造は、金属成膜を2回、フォトエッチング2回から形成
されているが、連続成膜を1回行って、1回のフォトエッチング処理でパターン形成する
こともできる。例えば、AlとMoを夫々2000Åと200Å連続で成膜し、燐硝酢酸
のエッチング液で同時にエッチングすれば、1回分フォトエッチング工程を削除でき、配
線幅も小さくすることが可能である。
また、図3において、保護膜25はポジ型の感光性樹脂をスピンコート等によって塗布
することによって成膜している。しかしながら、保護膜25は、感光性樹脂のシートを貼
り付ける、いわゆるラミネートによって設けることもできる。
することによって成膜している。しかしながら、保護膜25は、感光性樹脂のシートを貼
り付ける、いわゆるラミネートによって設けることもできる。
1,31.基板、 1’.パネル構造体、 2.透光性基板、 2’マザー透光性基板、
3,33.配線(金属膜)、 4a.第1透光性電極(第1導電パターン)、
4b.第2透光性電極(第2導電パターン)、
5a.第1端子部(第1導電パターン)、 5b.第2端子部(第2導電パターン)、
6.端子部第1層、 7.端子部第2層、
21a,21d,21e.レジスト、 21b.レジスト(第1レジスト膜)、
21c.レジスト(第2レジスト膜)、
22A,22B,22C,22D,22E.露光マスク、 23.ガラス基板、
24A,24B,24C.遮光パターン、 25.保護膜、 32.樹脂膜、
S1.第1面(一方の面)、 S2.第2面(他方の面)
3,33.配線(金属膜)、 4a.第1透光性電極(第1導電パターン)、
4b.第2透光性電極(第2導電パターン)、
5a.第1端子部(第1導電パターン)、 5b.第2端子部(第2導電パターン)、
6.端子部第1層、 7.端子部第2層、
21a,21d,21e.レジスト、 21b.レジスト(第1レジスト膜)、
21c.レジスト(第2レジスト膜)、
22A,22B,22C,22D,22E.露光マスク、 23.ガラス基板、
24A,24B,24C.遮光パターン、 25.保護膜、 32.樹脂膜、
S1.第1面(一方の面)、 S2.第2面(他方の面)
Claims (12)
- 基板の一方の面に第1の導電膜を形成する第1導電膜形成工程と、
前記第1導電膜上に第1レジスト膜を形成し、前記第1導電膜をパターニングして第1
の導電パターンを形成する第1パターニング工程と、
前記第1レジスト膜を除去する第1レジスト膜除去工程と、
前記基板の一方の面上であって前記第1導電パターンを覆う形状に保護膜を形成する保
護膜形成工程と、
前記基板の他方の面に第2の導電膜を形成する第2導電膜形成工程と、
前記第2導電膜上に第2レジスト膜を形成し、前記第2導電膜をパターニングして第2
の導電パターンを形成する第2パターニング工程と、
前記基板を分割する分割工程と、
前記分割工程の後に前記保護膜を除去する保護膜除去工程と、
前記分割工程の後に前記第2レジスト膜を除去する第2レジスト膜除去工程と
を有することを特徴とする基板の製造方法。 - 請求項1記載の基板の製造方法において、前記保護膜除去工程と前記第2レジスト膜除
去工程とを同時に行うことを特徴とする基板の製造方法。 - 請求項1又は請求項2記載の基板の製造方法において、前記分割工程は、前記基板をス
クライブする工程と前記基板をスクライブした部分で分割する工程とを有し、前記保護膜
形成工程では前記分割工程において前記基板をスクライブする部分に形成した前記保護膜
を除去することを特徴とする基板の製造方法。 - 請求項1から請求項3のいずれか1つに記載の基板の製造方法において、前記基板は透
光性を有し、前記第1導電膜形成工程及び前記第2導電膜形成工程では透光性を有する導
電材料を用いて前記第1導電膜及び前記第2導電膜を形成することを特徴とする基板の製
造方法。 - 請求項4記載の基板の製造方法において、前記第1導電膜形成工程で用いる前記導電材
料はポリITOであることを特徴とする基板の製造方法。 - 請求項1から請求項5のいずれか1つに記載の基板の製造方法において、前記第2レジ
スト膜除去工程の後に前記基板を焼成する焼成工程をさらに有し、前記第2導電膜形成工
程では、前記第2導電膜をアモルファスITOを用いて形成し、前記第2導電膜をパター
ニングして形成した第2導電パターンを前記焼成工程においてポリ化することを特徴とす
る基板の製造方法。 - 請求項1から請求項6のいずれか1つに記載の基板の製造方法において、前記保護膜形
成工程では前記基板の一方の面に感光性樹脂を塗布することにより前記保護膜を形成する
ことを特徴とする基板の製造方法。 - 請求項1から請求項6のいずれか1つに記載の基板の製造方法において、前記保護膜形
成工程では前記基板の一方の面に前記保護膜としての感光性樹脂膜を貼り付けることを特
徴とする基板の製造方法。 - 請求項1から請求項8のいずれか1つに記載の基板の製造方法において、前記第1導電
パターンに導電接続される金属膜を形成する金属膜形成工程を前記第1導電膜形成工程の
前に有することを特徴とする基板の製造方法。 - 請求項9記載の基板の製造方法において、前記金属膜形成工程では、クロム、アルミニ
ウム系合金、銀系合金、又は銅系合金のうちの1つを用いた単層の前記金属膜を形成する
ことを特徴とする基板の製造方法。 - 請求項9記載の基板の製造方法において、前記金属膜形成工程では、クロムとアルミニ
ウム系合金を積層し、又はアルミニウム系合金とモリブデン系合金を積層して前記金属膜
を形成することを特徴とする基板の製造方法。 - 請求項1から請求項11のいずれか1つに記載の基板の製造方法において、前記第1レジ
スト膜除去工程と前記保護膜形成工程の間に、前記第1導電パターン及び前記金属膜を覆
う樹脂膜を形成する樹脂膜形成工程を有することを特徴とする基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006264506A JP2008083495A (ja) | 2006-09-28 | 2006-09-28 | 基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006264506A JP2008083495A (ja) | 2006-09-28 | 2006-09-28 | 基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008083495A true JP2008083495A (ja) | 2008-04-10 |
Family
ID=39354422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006264506A Withdrawn JP2008083495A (ja) | 2006-09-28 | 2006-09-28 | 基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008083495A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010198103A (ja) * | 2009-02-23 | 2010-09-09 | Dainippon Printing Co Ltd | タッチパネルセンサ、タッチパネルセンサを作製するための積層体、および、タッチパネルセンサの製造方法 |
WO2011162221A1 (ja) * | 2010-06-22 | 2011-12-29 | 日本写真印刷株式会社 | 防錆性に優れた狭額縁タッチ入力シートとその製造方法 |
JP2012008621A (ja) * | 2010-06-22 | 2012-01-12 | Nissha Printing Co Ltd | 防錆性に優れた両面透明導電膜シートとその製造方法 |
JP4855536B1 (ja) * | 2010-12-20 | 2012-01-18 | 日本写真印刷株式会社 | 防錆性に優れたタッチ入力シートの製造方法 |
JP4870835B1 (ja) * | 2010-11-19 | 2012-02-08 | 日本写真印刷株式会社 | 狭額縁タッチ入力シートの製造方法 |
JP4870836B1 (ja) * | 2010-11-19 | 2012-02-08 | 日本写真印刷株式会社 | 狭額縁タッチ入力シートの製造方法 |
-
2006
- 2006-09-28 JP JP2006264506A patent/JP2008083495A/ja not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010198103A (ja) * | 2009-02-23 | 2010-09-09 | Dainippon Printing Co Ltd | タッチパネルセンサ、タッチパネルセンサを作製するための積層体、および、タッチパネルセンサの製造方法 |
WO2011162221A1 (ja) * | 2010-06-22 | 2011-12-29 | 日本写真印刷株式会社 | 防錆性に優れた狭額縁タッチ入力シートとその製造方法 |
JP2012008621A (ja) * | 2010-06-22 | 2012-01-12 | Nissha Printing Co Ltd | 防錆性に優れた両面透明導電膜シートとその製造方法 |
CN102947781A (zh) * | 2010-06-22 | 2013-02-27 | 日本写真印刷株式会社 | 防锈性优良的窄边框触摸输入薄片及其制造方法 |
US8723046B2 (en) | 2010-06-22 | 2014-05-13 | Nissha Printing Co., Ltd. | Narrow frame touch input sheet with good anticorrosion property and manufacturing method thereof |
US9023592B2 (en) | 2010-06-22 | 2015-05-05 | Nissha Printing Co., Ltd. | Narrow frame touch input sheet with good anticorrosion property and manufacturing method thereof |
CN102947781B (zh) * | 2010-06-22 | 2016-03-09 | 日本写真印刷株式会社 | 具有防锈性的窄边框触摸输入薄片及其制造方法 |
JP4870835B1 (ja) * | 2010-11-19 | 2012-02-08 | 日本写真印刷株式会社 | 狭額縁タッチ入力シートの製造方法 |
JP4870836B1 (ja) * | 2010-11-19 | 2012-02-08 | 日本写真印刷株式会社 | 狭額縁タッチ入力シートの製造方法 |
JP4855536B1 (ja) * | 2010-12-20 | 2012-01-18 | 日本写真印刷株式会社 | 防錆性に優れたタッチ入力シートの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106226966B (zh) | 阵列基板及其制造方法、显示面板及其缺陷修复方法 | |
US10381382B2 (en) | Array substrate, method for manufacturing the same and display device | |
JP2008083495A (ja) | 基板の製造方法 | |
US10969888B2 (en) | Touch panel manufacturing method, touch panel, and display device | |
JP2008083497A (ja) | 電極基板の製造方法 | |
EP2369456B1 (en) | Touch panel | |
JP5345303B2 (ja) | 表示装置とその製造方法 | |
KR20090121894A (ko) | 플렉서블 표시장치 및 그 제조 방법 | |
JP5331321B2 (ja) | 表示装置の製造方法 | |
JP2008122964A (ja) | セル識別の形成方法及びセル識別を含む表示基板と表示装置 | |
JP2006201793A (ja) | 薄膜トランジスタ表示パネル及びその製造方法 | |
JP2008241921A (ja) | フォトマスク、およびフォトマスクの製造方法 | |
US10879278B2 (en) | Display substrate, manufacturing method therefor, and display device | |
US20140071553A1 (en) | Color filter substrate, tft array substrate, manufacturing method of the same, and liquid crystal display panel | |
JP2007114773A (ja) | アレイ基板及びこれの製造方法 | |
JP2011154080A (ja) | 透明基材両面へのパターン形成方法 | |
TWI487439B (zh) | 撓性電路板及包括該撓性電路板的顯示裝置暨撓性電路板的製造方法 | |
CN111326082B (zh) | 背板单元及其制造方法、显示装置 | |
JP2776360B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
CN109148271B (zh) | 一种显示基板的制备方法、显示基板和显示屏 | |
CN102422212A (zh) | 液晶面板的制造方法、液晶面板用玻璃基板和具备该液晶面板用玻璃基板的液晶面板 | |
US20200075898A1 (en) | Method and Apparatus for Manufacturing Display Substrate | |
JP2008083496A (ja) | 電極基板の製造方法 | |
JP2008170840A (ja) | 基板の製造方法 | |
JP2008170573A (ja) | 基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091201 |