JP2008083457A

JP2008083457A - 液晶表示装置およびその駆動方法

Info

Publication number: JP2008083457A
Application number: JP2006264165A
Authority: JP
Inventors: Hiroshi Ueno; 弘上野; Yasuhiro Arakawa; 康裕荒川
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2006-09-28
Filing date: 2006-09-28
Publication date: 2008-04-10

Abstract

【課題】画質劣化を防ぐことができる液晶表示装置の駆動方法を提供する。
【解決手段】フレームレート変換部３は、入力映像信号（６０Ｈｚ）の１フレーム分の画像をフレームメモリ部２へ記憶した後、２倍のフレームレート（１２０Ｈｚ）で画像信号を第１フィールドと第２フィールドとの２回繰り返し読み出す。擬似インターレース発生部４は、１／１２０秒に時間軸圧縮された垂直同期信号に同期して、１／１２０秒に時間軸圧縮された第１フィールドには奇数ラインのゲイン係数を０とすることで黒信号を挿入し、第２フィールドには偶数ラインのゲイン係数を０とすることで黒信号を挿入する。
【選択図】図２

Description

本発明は、液晶表示装置およびその駆動方法に関し、特に、画質劣化を防ぐための技術に関するものである。

ＬＣＤは、高精細な表示が得られ、かつ低消費電力、省スペースといった特徴を有しており、コンピュータモニタやテレビ表示装置といった様々な用途においてＣＲＴからの代替が加速されている。しかし、ＬＣＤは、ＣＲＴに比べて動画表示における画質が十分でないことから、動画品質の向上が求められている。

ＬＣＤの動画表示上の問題は、一つには、ＬＣＤが、次のフレームの画像情報に書き換えられるまで表示を続けるホールド型駆動であることに起因する。ＬＣＤとして多く用いられているＴＦＴ−ＬＣＤは、液晶に電界を印加することにより蓄えられた電荷が次に電界を印加するまで比較的高い割合で保持される。このため、ＬＣＤの各画素は次のフレームの画素情報に基づく電界印加により書き換えられるまで表示し続ける。一方、電子ビームを操作して蛍光体を発光させて表示を行うＣＲＴ表示装置においては、各画素の発光はインパルス状となる。したがって、ＬＣＤはＣＲＴに比べて画像表示光の時間周波数特性が低く、それにともない空間周波数特性も低下して動画表示の動きぼけが生じる。

この課題に対処するための従来の技術として、特許文献１に、入力映像信号のフレームレートをＮ倍に変換して、入力映像信号の１フレーム期間内における少なくとも一つの垂直表示期間に、黒表示信号あるいは映像信号の振幅を調整したゲイン調整信号を挿入することにより、インパルス応答に近づけ、動きぼけを改善する手段が公開されている。

特開２００２−２１５１１１号公報

しかしながら、特許文献１においては、黒表示信号を挿入する場合には、垂直表示期間単位で画像信号と黒信号とを切り替え出力しているため、画像表示期間にある発光画素数が時間軸上で異なり、ちらつきによる画質劣化が発生する。

また、特許文献１においては、映像信号の振幅を調整したゲイン調整信号を挿入する場合には、ゲイン制御係数を小さくすると輝度は劣化し、ゲイン制御係数を大きくすると、輝度の劣化は抑えられるが、動画ぼけの改善効果は下がる。

黒表示信号および（映像信号の振幅を調整した）ゲイン調整信号のいずれを挿入した場合においても、１フレーム期間を１／Ｎに時間軸短縮することにより、液晶は少なくとも時間軸短縮しない場合のＮ倍の応答速度が求められるが、液晶は一般的に中間階調から中間階調への変化に対する応答特性が悪く、これが達成できない場合は階調電圧に応じた液晶の変化が十分でないために、結果として動画ぼけ、コントラスト低下等の画質劣化が発生する。

すなわち、黒表示信号および（映像信号の振幅を調整した）ゲイン調整信号のいずれを挿入した場合においても、画質劣化が生じる場合があるという問題点があった。

本発明は、以上の問題点を解決するためになされたものであり、画質劣化を防ぐことができる液晶表示装置およびその駆動方法を提供することを目的とする。

本発明に係る液晶表示装置は、入力された第１表示周期を有する第１映像信号を１／２倍に時間軸圧縮するとともに各フレームを２回ずつ第１又は第２フィールドとして繰り返すことにより前記第１表示周期の１／２倍の第２表示周期を有する第２映像信号へ変換するフレームレート変換手段と、前記第２映像信号の表す輝度に関して、前記第１表示周期の前半に相当する前記第１フィールドでは画面中の所定の画素における輝度を選択的にＭ（Ｍは０以上で１より小さい小数）倍に下げ前記第１表示周期の後半に相当する前記第２フィールドでは前記画面中の残りの画素における輝度を選択的にＭ倍に下げる第１輝度制御手段とを備える。

本発明に係る液晶表示装置によれば、入力された第１映像信号が有する第１表示周期において、前半に相当する第１フィールドでは所定の画素における輝度を後半に相当する第２フィールドでは残りの画素における輝度をそれぞれ選択的に下げるので、全ての画素に関して画像信号と黒信号とを切り替え出力する場合に比べて、画質劣化を防ぐことができる。

＜実施の形態１＞
本発明の実施の形態１について、図１から図３にて詳細に説明する。図１は本実施の形態に係る液晶表示装置における主要部ブロック図、図２は本実施の形態に係る液晶表示装置の駆動方法における各動作を説明するタイミングチャート、図３は本実施の形態に係る液晶表示装置の駆動方法におけるガンマ変換に対する液晶応答の一例を示す概略説明図である。

図１に示されるように、本実施の形態に係る液晶表示装置は、入力同期信号の周波数を検出する同期検出部１と、映像信号をフレーム単位、例えば１フレーム分記憶するフレームメモリ部２と、同期検出部１で検出した同期信号に基づいて各部の動作制御を行うＣＰＵ５と、ＣＰＵ５からの制御信号に基づいて入力映像信号のフレーム周波数を２倍に変換するフレームレート変換部３と、ＣＰＵ５からの制御信号に基づいてインターレース画像を生成する擬似インターレース発生部４と、ＣＰＵ５からの制御信号に基づいて映像信号のガンマ曲線を変換するガンマ変換部７と、ガンマ曲線を格納するＬＵＴ（ルックアップテーブル）部８と、液晶パネル６とを備えている。

ＣＰＵ５は、同期検出部１にて検出された垂直同期信号、水平同期信号等に基づいてフレームレート変換用制御信号を生成する。

フレームレート変換部３は、ＣＰＵ５からの制御信号に基づいて、図２（ａ）に示すように、入力映像信号（６０Ｈｚ）の１フレーム分の画像をフレームメモリ部２へ記憶した後、図２（ｂ）に示すように、２倍のフレームレート（１２０Ｈｚ）で画像信号を第１フィールドと第２フィールドとの２回繰り返し読み出すことで、液晶パネル６に対する垂直周期が１／１２０秒に時間軸圧縮された画像を連続して出力する。

すなわち、フレームレート変換部３は、本発明に係るフレームレート変換手段として機能するものであり、液晶表示装置へ入力された第１表示周期（１／６０秒）を有する第１映像信号（入力映像信号）を１／２倍に時間軸圧縮するとともに各フレームを２回ずつ第１又は第２フィールドとして繰り返すことにより第１表示周期の１／２倍の第２表示周期（１／１２０秒）を有する第２映像信号へ変換する。

擬似インターレース発生部４は、図２（ｂ）に示すように、ＣＰＵ５からの制御信号に基づいて、１／１２０秒に時間軸圧縮された垂直同期信号に同期して、１／１２０秒に時間軸圧縮された第１フィールドには１、３、５・・・の奇数ラインのゲイン係数を０とすることで黒信号を挿入し、第２フィールドには２、４、６・・・の偶数ラインのゲイン係数を０とすることで黒信号を挿入し、いわゆる擬似インターレース化を行う。このような制御により、液晶画面内のある一つの画素に着目すると、１／１２０秒毎に映像信号と黒とが繰り返し表示される黒挿入動作となる。一方液晶画面全体に着目すると、時間軸上の画面輝度の変動が抑制されるため、ちらつきが発生しない。なお、上記のゲイン係数は、フレームレート変換部３から出力された第２映像信号を増幅するためのものであり、このゲイン係数を下げることにより輝度を下げることが可能である。

すなわち、擬似インターレース発生部４は、本発明に係る第１輝度制御手段として機能するものであり、第２映像信号の表す輝度に関して、第１表示周期の前半に相当する第１フィールドでは画面中の複数の表示ラインのうちの奇数ラインを構成する画素の輝度を下げ、第１表示周期の後半に相当する第２フィールドでは複数の表示ラインのうちの偶数ラインを構成する画素の輝度を下げる。

ガンマ変換部７に接続しているＬＵＴ部８には映像信号の中間調を変換するガンマ曲線が格納されている。ガンマ変換部７はＣＰＵ５からの制御信号に基づいて、ＬＵＴ部８よりガンマ曲線を呼び出し、中間調変換を行う。

ここで、図３（ａ）に示すように、液晶は１／６０秒から１／１２０秒に時間軸圧縮された垂直周期内に目標階調に到達する必要があるため、通常の２倍の応答速度を必要とする。すなわちＬＵＴ部８には図３（ｂ）に示すように、１／１２０秒以内に液晶が目標階調に到達するように、予め所望の階調より高い階調となる変換テーブルが格納してある。

通常このようなオーバードライブ機能は前フレームの階調データと現フレームの階調データとの比較を行い階調変換する必要があり、フレームメモリを必要とするが、本実施の形態では、映像信号の間に黒信号が挿入されることになるので、映像信号は黒からの変化となるため、フレームメモリなしでＬＵＴのみで実現できる。

また、液晶が１／１２０秒以内に映像信号から黒信号へ応答しきれない場合においても、ＬＵＴ部８に格納する変換テーブルをグレー信号から映像信号へ変化することを前提に作成しておけば良い。

なお、本実施の形態では、同期検出部１で検出した同期信号に基づいてＣＰＵ５が各部の動作制御を行う構成としているが、図４に示すように、同期検出部１で検出した同期信号に基づいて各部がＣＰＵ５を介さずに動作する構成としても良い。

また本実施の形態では、１ラインおきにゲイン係数を０とする構成としているが、Ｎラインおき(Ｎは整数)にゲイン係数を０とする構成としても良いし、ある一つの画素に着目した場合、第１フィールドと第２フィールドとの組み合わせが映像信号と黒信号との組み合わせになるのであれば、横ライン模様ではなく、縦ライン模様、千鳥模様等、何でも良い。また本実施の形態では、ゲイン係数を０とする構成としているが、上述の模様と映像信号のアルファブレンディングで実現しても良い。

このように、本実施の形態に係る液晶表示装置およびその駆動方法においては、擬似インターレース発生部４を用いて、第２映像信号の表す輝度に関して、第１表示周期の前半に相当する第１フィールドでは奇数ライン等を構成する所定の画素における輝度を選択的にＭ倍に下げ第１表示周期の後半に相当する第２フィールドでは残りの画素すなわち偶数ライン等を構成する画素における輝度を選択的にＭ倍に下げている。従って、全ての画素に関して画像信号と黒信号とを切り替え出力する特許文献１に比べて、画質劣化を防ぐことができる。

なお、上述においては、第１フィールドでは奇数ラインを構成する画素における輝度を下げ第２フィールドでは偶数ラインを構成する画素における輝度を下げる場合について説明したが、これに限らず、あるいは、第１フィールドでは偶数ラインを構成する画素における輝度を下げ第２フィールドでは奇数ラインを構成する画素における輝度を下げてもよい。

＜実施の形態２＞
実施の形態１においては、ゲイン係数を０とした黒信号を映像信号に挿入する場合について説明したが、黒信号を挿入することにより映像の輝度が劣化してしまうことがある。これを防ぐためには、黒信号に代えて、映像信号の振幅を（ゲイン係数が０より大きい範囲で）調整したゲイン調整信号を映像信号に挿入すればよい。

本発明の実施の形態２について、図１および図５にて詳細に説明する。なお、図１のうち上述した実施の形態１と同一の部分については説明は省略する。図５は本実施の形態に係る液晶表示装置の駆動方法における各動作を説明するタイミングチャートである。

フレームレート変換部３は、ＣＰＵ５からの制御信号に基づいて、図５（ａ）に示すように、入力映像信号（６０Ｈｚ）の１フレーム分の画像をフレームメモリ部２へ記憶した後、図５（ｂ）に示すように、２倍のフレームレート（１２０Ｈｚ）で画像信号を第１フィールドと第２フィールドとの２回繰り返し読み出すことで、液晶パネル６に対する垂直周期が１／１２０秒に時間軸圧縮された画像を連続して出力する。

擬似インターレース発生部４は、図５（ｂ）に示すように、ＣＰＵ５からの制御信号に基づいて、１／１２０秒に時間軸圧縮された垂直同期信号に同期して、１／１２０秒に時間軸圧縮された第１フィールドには奇数ラインのゲイン係数をＭ(０より大きく１より小さい小数)とすることでコントラストを下げた映像信号を挿入し、第２フィールドには偶数ラインのゲイン係数をＭとすることでコントラストを下げた映像信号を挿入する。なお、ゲイン係数Ｍは外部からのゲイン調整値にて決定される。なお、実施の形態１は、本実施の形態においてＭ＝０とした場合に相当するものである。

本実施の形態によると、実施の形態１にて発生する輝度劣化を防ぐことができる。但しその場合は実施の形態１に比べて動画ぼけの改善効果は下がるが、ゲイン調整値は液晶パネルの特性、入力映像種類、及びユーザの好みにより変更可能であるため、目的にあった画質を実現できる。

ガンマ変換部７に接続しているＬＵＴ部８には映像信号の中間調を変換するガンマ曲線が格納されている。ガンマ変換部７はＣＰＵ５からの制御信号に基づいて、ＬＵＴ部８よりガンマ曲線を呼び出し、中間調変換を行う。このＬＵＴ部８にはゲイン調整値毎に最適化された変換テーブルが格納されている。すなわち、液晶の応答速度不足により１／１２０秒に時間軸圧縮された垂直周期内に目標階調に到達できない場合にガンマ特性が変化してしまうが、ＬＵＴ部８には、この特性変化を補正する変換テーブルが格納されている。

なお、本実施の形態では、実施の形態１の図４と同様に、同期検出部１で検出した同期信号に基づいて各部がＣＰＵ５を介さずに動作する構成としても良い。

また本実施の形態では、１ラインおきにゲイン係数をＭとする構成としているが、Ｎラインおき(Ｎは整数)にゲイン係数をＭとする構成としても良いし、ある一つの画素に着目した場合、第１フィールドと第２フィールドとの組み合わせが映像信号と黒信号との組み合わせになるのであれば、横ライン模様ではなく、縦ライン模様、千鳥模様等、何でも良い。また本実施の形態では、ゲイン係数をＭとする構成としているが、上述の模様と映像信号のアルファブレンディングで実現しても良い。

また、擬似インターレース発生部４は、ゲインをＲＧＢ三色に関してそれぞれ独立に調整可能であってもよい。

このように、本実施の形態に係る液晶表示装置およびその駆動方法においては、ゲイン係数Ｍを０より大きく１より小さく定めている。従って、ゲイン係数Ｍ＝０である実施の形態１の効果に加えて、輝度劣化を防ぐことができるという効果を奏する。

＜実施の形態３＞
実施の形態１〜２では、第１フィールドおよび第２フィールドのそれぞれにおいて全てのラインの１／２の輝度を下げるような制御を行う場合について説明したが、これに限らず、あるいは、一方フィールド（例えば第１フィールド）においてはラインの輝度を全く下げずに他方フィールド（例えば第２フィールド）においては全てのラインの輝度を下げるような制御を行ってもよい。

本発明の実施の形態３について、図６から図１０にて詳細に説明する。図６は本実施の形態に係る液晶表示装置における主要部ブロック図、図７は本実施の形態に係る液晶表示装置の駆動方法における各動作を説明するタイミングチャート、図８は本実施の形態に係る液晶表示装置の駆動方法における各動作を説明するタイミングチャート、図９は本実施の形態に係る液晶表示装置の駆動方法におけるＰＷＭ波形に対する交流電流波形の一例を示す概略説明図である。

図６に示されるように、本実施の形態に係る液晶表示装置は、実施の形態１に係る図１の液晶表示装置において、ＣＰＵ５からの制御信号に基づいてインターレース画像を生成する擬似インターレース発生部４に代えて、ＣＰＵ５からの制御信号に基づいて映像信号のゲイン値を変換するゲイン制御部４ａを設けるとともに、ＣＰＵ５からの制御信号に基づいてバックライト駆動信号のＰＷＭデューティを調整するバックライト制御部９とＰＷＭデューティにより輝度を制御されるバックライト１０とを設けたものである。なお、図６のうち上述した実施の形態１に係る図１と同一の部分については説明は省略する。

フレームレート変換部３は、ＣＰＵ５からの制御信号に基づいて、図７（ａ）に示すように、入力映像信号（６０Ｈｚ）の１フレーム分の画像をフレームメモリ部２へ記憶した後、図７（ｂ）に示すように、２倍のフレームレート（１２０Ｈｚ）で画像信号を第１フィールドと第２フィールドとの２回繰り返し読み出すことで、液晶パネル６に対する垂直周期が１／１２０秒に時間軸圧縮された画像を連続して出力する。

ゲイン制御部４ａは、図７（ｂ）に示すように、ＣＰＵ５からの制御信号に基づいて、１／１２０秒に時間軸圧縮された垂直同期信号に同期して、１／１２０秒に時間軸圧縮された第１フィールドもしくは第２フィールドのどちらか一方の映像信号のゲイン係数を０とすることにより、入力映像信号の１フレーム期間内（１／６０秒）で１／１２０秒に時間軸圧縮された映像信号に続けて黒信号を挿入して出力することが可能となっている。

バックライト制御部９は、図７（ｃ）に示すように、ＣＰＵ５からの制御信号に基づいて、１／１２０秒に時間軸圧縮された垂直同期信号に同期して、映像信号フィールドのＰＷＭデューティを１００％、黒信号フィールドのＰＷＭデューティを０％とする。ここで、図８に示すように、ゲイン未調整時のＰＷＭデューティ、すなわち初期設定値は、フィールドによらずいつでも５０％とする。

通常、バックライト１０に使用される冷陰極管の管電流値は実効値で制限される。すなわち、管電流値の上限値とＰＷＭデューティとが図９（ａ）に示されるような関係であった場合、図９（ｂ）に示すように、ＰＷＭデューティを半分に小さくすると、管電流値のピーク値も半分に減少するため、図９（ｃ）に示すように、管電流値を２倍に増加させることが可能となる（言い換えれば、管電流値を２倍に増加させても上限値を超えることはない）。

従って、上述のように、初期状態においては黒信号挿入時に比較してＰＷＭデューティを５０％に且つ管電流値のピーク値を２倍にしておき、黒信号挿入時は映像信号フィールドのＰＷＭデューティを１００％、黒信号フィールドのＰＷＭデューティを０％とすれば、冷陰極管の管電流値が上限値を超えることなく、黒信号挿入による輝度劣化をバックライト制御により相殺できる。

すなわち、図７では、黒信号が挿入されていない期間における輝値度は図８のほぼ２倍であるが、黒信号が挿入されている期間を含めた輝度値の時間平均は図８とほぼ同じである。

加えて、上述のように映像信号から黒信号への変化が液晶の応答速度特性により十分ではない場合においても、このようなバックライト制御を組み合わせることで、黒信号フィールドのバックライトが消灯するため、動画ぼけの改善効果が低減しない。

なお、本実施の形態では、同期検出部１で検出した同期信号に基づいてＣＰＵ５が各部の動作制御を行う構成としているが、図１０に示すように、同期検出部１で検出した同期信号に基づいて各部がＣＰＵ５を介さずに動作する構成としても良い。

このように、本実施の形態に係る液晶表示装置およびその駆動方法においては、第１フィールドもしくは第２フィールドのどちらか一方のフィールドで、ゲイン制御部４ａを用いて輝度を下げるとともにバックライト制御部９を用いてＰＷＭデューティを下げる。そして、他方のフィールドでは、輝度を下げることなくＰＷＭデューティを上げる。従って、時間平均輝度値を劣化することなく、実施の形態１と同様に、画質劣化を防ぐことができる。

なお、上述においては、第１フィールドにおけるゲイン係数を選択的に０とする場合について説明したが、これに限らず、あるいは第２フィールドにおけるゲイン係数を選択的に０としてもよい。

＜実施の形態４＞
実施の形態３においては、実施の形態１と同様に、ゲイン係数を０とした黒信号を映像信号に挿入する場合について説明したが、黒信号を挿入することにより時間軸上で輝度が大きく異なるためちらつきが発生してしまうことがある。これを防ぐためには、黒信号に代えて、実施の形態２と同様に、映像信号の振幅を（ゲイン係数が０より大きい範囲で）調整したゲイン調整信号を映像信号に挿入すればよい。

本発明の実施の形態４について、図１１および図６にて詳細に説明する。なお、図６のうち上述した実施の形態３と同一の部分については説明は省略する。図１１は本実施の形態に係る液晶表示装置の駆動方法における各動作を説明するタイミングチャートである。

フレームレート変換部３は、ＣＰＵ５からの制御信号に基づいて、図１１（ａ）に示すように、入力映像信号（６０Ｈｚ）の１フレーム分の画像をフレームメモリ部２へ記憶した後、図１１（ｂ）に示すように、２倍のフレームレート（１２０Ｈｚ）で画像信号を第１フィールドと第２フィールドとの２回繰り返し読み出すことで、液晶パネル６に対する垂直周期が１／１２０秒に時間圧縮された画像を連続して出力する。

ゲイン制御部４ａは、図１１（ｂ）に示すように、ＣＰＵ５からの制御信号に基づいて、１／１２０秒に時間軸圧縮された垂直同期信号に同期して、１／１２０秒に時間軸圧縮された第１フィールドもしくは第２フィールドのどちらか一方の映像信号のゲイン係数をＭ(０より大きく１より小さい小数)とすることにより、入力映像信号の１フレーム期間内（１／６０秒）で１／１２０秒に時間軸圧縮された映像信号に続けて、映像信号のコントラストを下げたゲイン調整信号を挿入して出力することが可能となっている。なお、ゲイン係数Ｍは外部からのゲイン調整値にて決定される。

バックライト制御部９は、図１１（ｃ）に示すように、ＣＰＵ５からの制御信号に基づいて、１／１２０秒に時間軸圧縮された垂直同期信号に同期して、映像信号フィールドのＰＷＭデューティを５０×（２−Ｍ）％、ゲイン調整信号フィールドのＰＷＭデューティを５０×Ｍ％とする。なお、実施の形態３は、本実施の形態においてＭ＝０とした場合に相当するものである。

言い換えれば、バックライト制御部９は、ゲイン調整値に基づいて、輝度の重み付けを調整し、ゲイン調整信号挿入による輝度劣化を極力抑え且つ時間軸上の輝度変化を極力抑えている。但しその場合は実施の形態３に比べて動画ぼけの改善効果は下がるが、ゲイン調整値は液晶パネルの特性、入力映像種類、及びユーザの好みにより変更可能であるため、目的にあった画質を実現できる。

すなわち、ゲイン制御部４ａは、本発明に係る第２輝度制御手段として機能するものであり、第２映像信号の表す輝度に関して、第１フィールドでは輝度を下げず第２フィールドでは輝度をＭ倍に下げる。また、バックライト制御部９は、本発明に係るバックライト制御手段として機能するものであり、バックライト駆動信号のＰＷＭデューティを第１フィールドでは５０×（２−Ｍ）％として第２フィールドでは（５０×Ｍ）％とし制御する。なお、あるいは、上記とは順序を逆にして、第１フィールドでは輝度をＭ倍に下げ第２フィールドでは輝度を下げないようにするとともにＰＷＭデューティを第１フィールドでは（５０×Ｍ）％として第２フィールドでは５０×（２−Ｍ）％としてもよい。

なお、本実施の形態では、実施の形態３の図１０と同様に、同期検出部１で検出した同期信号に基づいて各部がＣＰＵ５を介さずに動作する構成としても良い。

また、ゲイン制御部４ａは、ゲインをＲＧＢ三色に関してそれぞれ独立に調整可能であってもよい。

また、本実施の形態では、ＰＷＭデューティ設定値において、ゲイン調整値と同一係数Ｍを用いることによりゲイン調整値に関連づけているが、これに限らず、あるいは、ＰＷＭデューティ設定値をゲイン調整値とは独立して設定してもよい。

このように、本実施の形態に係る液晶表示装置およびその駆動方法においては、ゲイン係数Ｍを０より大きく１より小さく定めている。従って、ゲイン係数Ｍ＝０である実施の形態３の効果に加えて、ちらつきを防ぐことができるという効果を奏する。

実施の形態１に係る液晶表示装置における主要部ブロック図である。実施の形態１に係る液晶表示装置の駆動方法における各動作を説明するタイミングチャートである。実施の形態１に係る液晶表示装置の駆動方法におけるガンマ変換に対する液晶応答の一例を示す概略説明図である。実施の形態１に係る液晶表示装置における主要部ブロック図である。実施の形態２に係る液晶表示装置の駆動方法における各動作を説明するタイミングチャートである。実施の形態３に係る液晶表示装置における主要部ブロック図である。実施の形態３に係る液晶表示装置の駆動方法における各動作を説明するタイミングチャートである。実施の形態３に係る液晶表示装置の駆動方法における各動作を説明するタイミングチャートである。実施の形態３に係る液晶表示装置の駆動方法におけるＰＷＭ動作および電流波形を説明するタイミングチャートである。実施の形態３に係る液晶表示装置における主要部ブロック図である。実施の形態４に係る液晶表示装置の駆動方法における各動作を説明するタイミングチャートである。

符号の説明

１同期検出部、２フレームメモリ部、３フレームレート変換部、４擬似インターレース発生部、４ａゲイン制御部、５ＣＰＵ、６液晶パネル、７ガンマ変換部、８ＬＵＴ部、９バックライト制御部、１０バックライト。

Claims

入力された第１表示周期を有する第１映像信号を１／２倍に時間軸圧縮するとともに各フレームを２回ずつ第１又は第２フィールドとして繰り返すことにより前記第１表示周期の１／２倍の第２表示周期を有する第２映像信号へ変換するフレームレート変換手段と、
前記第２映像信号の表す輝度に関して、前記第１表示周期の前半に相当する前記第１フィールドでは画面中の所定の画素における輝度を選択的にＭ（Ｍは０以上で１より小さい小数）倍に下げ前記第１表示周期の後半に相当する前記第２フィールドでは前記画面中の残りの画素における輝度を選択的にＭ倍に下げる第１輝度制御手段と
を備える液晶表示装置。
請求項１に記載の液晶表示装置であって、
前記所定の画素は、複数の表示ラインのうちの奇数ラインを構成し、
前記残りの画素は、複数の表示ラインのうちの偶数ラインを構成する
液晶表示装置。
請求項１に記載の液晶表示装置であって、
前記所定の画素は、複数の表示ラインのうちの偶数ラインを構成し、
前記残りの画素は、複数の表示ラインのうちの奇数ラインを構成する
液晶表示装置。
入力された第１表示周期を有する第１映像信号を１／２倍に時間軸圧縮するとともに各フレームを２回ずつ第１又は第２フィールドとして繰り返すことにより前記第１表示周期の１／２倍の第２表示周期を有する第２映像信号へ変換するフレームレート変換手段と、
前記第２映像信号の表す輝度に関して、前記第１表示周期の前半に相当する前記第１フィールドでは輝度を下げず前記第１表示周期の後半に相当する前記第２フィールドでは輝度をＭ（Ｍは０以上で１より小さい小数）倍に下げる第２輝度制御手段と、
バックライト駆動信号のＰＷＭデューティを前記第１フィールドでは５０×（２−Ｍ）％とし前記第２フィールドでは（５０×Ｍ）％とし制御するバックライト制御手段と
を備える液晶表示装置。
入力された第１表示周期を有する第１映像信号を１／２倍に時間軸圧縮するとともに各フレームを２回ずつ第１又は第２フィールドとして繰り返すことにより前記第１表示周期の１／２倍の第２表示周期を有する第２映像信号へ変換するフレームレート変換手段と、
前記第２映像信号の表す輝度に関して、前記第１表示周期の前半に相当する前記第１フィールドでは輝度をＭ（Ｍは０以上で１より小さい小数）倍に下げ前記第１表示周期の後半に相当する前記第２フィールドでは輝度を下げない第２輝度制御手段と、
バックライト駆動信号のＰＷＭデューティを前記第１フィールドでは（５０×Ｍ）％とし前記第２フィールドでは５０×（２−Ｍ）％とし制御するバックライト制御手段と
を備える液晶表示装置。
請求項１乃至請求項５のいずれかに記載の液晶表示装置であって、
前記第１又は第２輝度制御手段は、前記第２映像信号を増幅するゲインを下げることにより前記輝度を下げる
液晶表示装置。
請求項６に記載の液晶表示装置であって、
前記第１又は第２輝度制御手段は、前記ゲインをＲＧＢ三色に関してそれぞれ独立に調整可能である
液晶表示装置。
請求項１乃至請求項７のいずれかに記載の液晶表示装置であって、
前記第２映像信号の中間調を変換するガンマ曲線を格納するルックアップテーブル部
をさらに備える液晶表示装置。
入力された第１表示周期を有する第１映像信号を１／２倍に時間軸圧縮するとともに各フレームを２回ずつ第１又は第２フィールドとして繰り返すことにより前記第１表示周期の１／２倍の第２表示周期を有する第２映像信号へ変換するフレームレート変換工程と、
前記第２映像信号の表す輝度に関して、前記第１表示周期の前半に相当する前記第１フィールドでは画面中の所定の画素における輝度を選択的にＭ（Ｍは０以上で１より小さい小数）倍に下げ前記第１表示周期の後半に相当する前記第２フィールドでは前記画面中の残りの画素における輝度を選択的にＭ倍に下げる第１輝度制御工程と
を備える液晶表示装置の駆動方法。
入力された第１表示周期を有する第１映像信号を１／２倍に時間軸圧縮するとともに各フレームを２回ずつ第１又は第２フィールドとして繰り返すことにより前記第１表示周期の１／２倍の第２表示周期を有する第２映像信号へ変換するフレームレート変換工程と、
前記第２映像信号の表す輝度に関して、前記第１表示周期の前半に相当する前記第１フィールドでは輝度を下げず前記第１表示周期の後半に相当する前記第２フィールドでは輝度をＭ（Ｍは０以上で１より小さい小数）倍に下げる第２輝度制御工程と、
バックライト駆動信号のＰＷＭデューティを前記第１フィールドでは５０×（２−Ｍ）％とし前記第２フィールドでは（５０×Ｍ）％とし制御するバックライト制御工程と
を備える液晶表示装置の駆動方法。
入力された第１表示周期を有する第１映像信号を１／２倍に時間軸圧縮するとともに各フレームを２回ずつ第１又は第２フィールドとして繰り返すことにより前記第１表示周期の１／２倍の第２表示周期を有する第２映像信号へ変換するフレームレート変換工程と、
前記第２映像信号の表す輝度に関して、前記第１表示周期の前半に相当する前記第１フィールドでは輝度をＭ（Ｍは０以上で１より小さい小数）倍に下げ前記第１表示周期の後半に相当する前記第２フィールドでは輝度を下げない第２輝度制御工程と、
バックライト駆動信号のＰＷＭデューティを前記第１フィールドでは（５０×Ｍ）％とし前記第２フィールドでは５０×（２−Ｍ）％とし制御するバックライト制御工程と
を備える液晶表示装置の駆動方法。