JP2008078509A - Nonvolatile memory cell equipped with resistive layers of multilayer structure and manufacturing method therefor, as well as, resistance variable nonvolatile memory device using the same - Google Patents
Nonvolatile memory cell equipped with resistive layers of multilayer structure and manufacturing method therefor, as well as, resistance variable nonvolatile memory device using the same Download PDFInfo
- Publication number
- JP2008078509A JP2008078509A JP2006257970A JP2006257970A JP2008078509A JP 2008078509 A JP2008078509 A JP 2008078509A JP 2006257970 A JP2006257970 A JP 2006257970A JP 2006257970 A JP2006257970 A JP 2006257970A JP 2008078509 A JP2008078509 A JP 2008078509A
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- layer
- nonvolatile memory
- electrode
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリに関するものであって、特に、多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置に関するものである。 The present invention relates to a nonvolatile memory cell and a manufacturing method thereof, and a variable resistance nonvolatile memory using the nonvolatile memory cell, and in particular, a nonvolatile memory cell including a multilayer resistance layer, a manufacturing method thereof, and the same The present invention relates to a variable resistance nonvolatile memory device using the above.
現在、主流に用いられているメモリとしては、ＤＲＡＭやフラッシュメモリが挙げられる。上記ＤＲＡＭは、揮発性メモリであり、電力を用いずに情報を記憶しておくことができない。一方、上記フラッシュメモリは、不揮発性メモリであるため、電力を用いずに情報を記憶しておくことができる。 Currently, the mainstream memory includes DRAM and flash memory. The DRAM is a volatile memory and cannot store information without using power. On the other hand, since the flash memory is a non-volatile memory, information can be stored without using power.
近年、記録されたデータが電源オフの状態でも消えない不揮発性メモリは、デジタルスチールカメラや携帯電話などのモバイル機器の発展に伴い、急激に需要が高まっている。ところが、上記フラッシュメモリは、情報の書き込み、読み出しの速度が遅いという問題がある。また、上記フラッシュメモリは、セルの微細化が不利であるという問題がある。さらに、書き換え回数に制限があり、耐久性の面でも問題がある。そこで、上記フラッシュメモリに代わる新たな不揮発性メモリの開発が進められている。そのような新たな不揮発性メモリの１つとして、抵抗可変型不揮発性メモリ（Resistive Random Access Memory、以下「ＲｅＲＡＭ」ともいう）が注目されている。 In recent years, demand for a nonvolatile memory in which recorded data does not disappear even when the power is turned off has increased rapidly with the development of mobile devices such as digital still cameras and mobile phones. However, the flash memory has a problem that information writing / reading speed is slow. In addition, the flash memory has a disadvantage that cell miniaturization is disadvantageous. Furthermore, the number of rewrites is limited, and there is a problem in terms of durability. Therefore, development of a new nonvolatile memory that replaces the flash memory is underway. As one of such new nonvolatile memories, a variable resistance nonvolatile memory (Resistive Random Access Memory, hereinafter also referred to as “ReRAM”) has attracted attention.
ＲｅＲＡＭは、電圧パルスの印加によってメモリセルの抵抗層の抵抗値を可変に設定することにより情報を不揮発で書き込むことができ、かつ情報の非破壊読み出しを行うことができる不揮発性メモリである。ＲｅＲＡＭは、高集積性、および高速性を備え、消費電力を低減させることが可能な不揮発性メモリとして注目されている。現在、開発されているＲｅＲＡＭのほとんどは、薄膜の酸化物からなる酸化物層を電極で挟んだ構成を有している。上記酸化物層における酸化物としては、Ｐｒ０．７Ｃａ０．３ＭｎＯ３（以下、「ＰＣＭＯ」ともいう）、Ｃｒドープ、ＳｒＺｒＯ３、ＳｅＴｉＯ３（以下、「ＳＴＯ」ともいう）、ＮｉＯなどが用いられている（特許文献１および特許文献２を参照）。
The ReRAM is a nonvolatile memory in which information can be written in a nonvolatile manner and non-destructive reading of information can be performed by variably setting a resistance value of a resistance layer of the memory cell by applying a voltage pulse. ReRAM has attracted attention as a non-volatile memory that has high integration and high speed and can reduce power consumption. Currently, most ReRAMs that have been developed have a structure in which an oxide layer made of a thin film oxide is sandwiched between electrodes. Examples of the oxide in the oxide layer include Pr 0.7 Ca 0.3 MnO 3 (hereinafter also referred to as “PCMO”), Cr-doped, SrZrO 3 , SeTiO 3 (hereinafter also referred to as “STO”), NiO, and the like. Is used (see
また、近年、電界効果トランジスタに、カーボンナノチューブを用いる試みもなされている（非特許文献１を参照）。
しかしながら、現在、ＲｅＲＡＭに用いられている酸化物には、様々な問題がある。具体的には、ＰＣＭＯ、Ｃｒをドープした（Ｂａ，Ｓｒ）ＴｉＯ３、ＣｒをドープしたＳｒＺｒＯ３、およびＳＴＯは、多元系酸化物であり、結晶構造が複雑である。そのため、結晶性を制御することが難しい上、同質の結晶を再現よく作製することが困難であるという問題がある。さらに、半導体基板に用いられるシリコンのＣＭＯＳプロセスとの整合性が悪く、量産には不向きであるという問題がある。 However, oxides currently used for ReRAM have various problems. Specifically, PCMO, Cr-doped (Ba, Sr) TiO 3 , Cr-doped SrZrO 3 , and STO are multi-element oxides and have a complicated crystal structure. Therefore, there are problems that it is difficult to control the crystallinity and it is difficult to produce a homogeneous crystal with good reproducibility. Furthermore, there is a problem that the compatibility with the CMOS process of silicon used for the semiconductor substrate is poor and it is not suitable for mass production.
また、ＮｉＯは、２元系酸化物であり、ＮａＣｌ型結晶構造を有する。このようなＮｉＯは、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比は大きいが、応答速度が低い。そのため、高速のＲｅＲＡＭにおいて実用化するには不向きであるという問題がある。 NiO is a binary oxide and has a NaCl-type crystal structure. Such NiO has a large resistance ratio between the resistance before applying the voltage and the resistance after applying the voltage, but the response speed is low. Therefore, there is a problem that it is not suitable for practical use in a high-speed ReRAM.
さらに、カーボンナノチューブは、電界効果トランジスタとしての開発が行われているが、カーボンナノチューブの特性には、半導体としてのキラリティー制御が実現できていないため、再現性がなく、トランジスタ特性としてのバラツキが大きいため、実用化されるには至っていない。 In addition, carbon nanotubes have been developed as field effect transistors, but the characteristics of carbon nanotubes are not reproducible because of the lack of chirality control as a semiconductor, and there are variations in transistor characteristics. Since it is large, it has not been put into practical use.
そのため、現在、ＲｅＲＡＭの開発においては、ＲｅＲＡＭに用いる好適な物質の探索が行われているが、試行錯誤的であり、未だ決定的な物質は得られていない。さらに、加えて、ＲｅＲＡＭのＯＮ／ＯＦＦ時の抵抗比の発生メカニズムそのものの解明が十分になされていないため、最適な物質材料、およびデバイス構造を科学的に見出すことができていないのが現状である。 Therefore, currently, in the development of ReRAM, a search for a suitable material for use in ReRAM is being carried out, but it is a trial and error process, and no decisive material has been obtained yet. In addition, since the mechanism for generating the resistance ratio during ON / OFF of ReRAM has not been fully elucidated, the optimal material and device structure cannot be found scientifically. is there.
本発明は、上記問題点に鑑みなされたものであって、その目的は、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比が大きいことに加えて、高速応答性を示す、多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置を提供することにある。 The present invention has been made in view of the above problems, and its purpose is to exhibit a high-speed response in addition to a large resistance ratio between the resistance before applying the voltage and the resistance after applying the voltage. It is an object of the present invention to provide a nonvolatile memory cell having a multi-layered resistance layer, a manufacturing method thereof, and a variable resistance nonvolatile memory device using the nonvolatile memory cell.
本発明者らは、上記課題に鑑み、本発明者らが提唱しているＣＭＤ（Computational Material Design）（計算機マテリアルデザイン入門（笠井秀明他編、大阪大学出版会、２００５年１０月２０日発行）を参照）を用いて第１原理計算を実行してＲｅＲＡＭのメカニズムを解明し、さらに鋭意検討した結果、現在の半導体プロセスで用いられている物質で多層膜構造の薄膜の酸化物層を形成することにより、高い抵抗比をもちながら、微細化が可能で高速応答が可能な不揮発性メモリセル構造を実現できることを独自に見出し、本発明を完成させるに至った。すなわち、本発明は、以下の発明を包含する。 In light of the above problems, the present inventors have proposed CMD (Computational Material Design) proposed by the present inventors (Introduction to Computer Material Design (Hideaki Kasai et al., Osaka University Press, issued on October 20, 2005)) As a result of conducting first-principles calculations to clarify the mechanism of ReRAM and further earnestly studying it, a thin-film oxide layer with a multilayer structure is formed using the materials used in current semiconductor processes. As a result, it has been found uniquely that a nonvolatile memory cell structure capable of being miniaturized and capable of high-speed response while having a high resistance ratio, and has completed the present invention. That is, the present invention includes the following inventions.
（１）第１電極と、第２電極と、該第１電極と第２電極との間に配置された抵抗層と、を備え、上記抵抗層は、第１物質層、第２物質層、および第３物質層を含み、上記第３物質層は、上記第１物質層と第２物質層との間に配置されており、上記第３物質層の電子相関は、上記第１物質層および第２物質層の電子相関よりも強く、上記第１電極と第２電極との間に電流あるいは電圧を印加することで抵抗が変化することを特徴とする不揮発性メモリセル。 (1) comprising a first electrode, a second electrode, and a resistance layer disposed between the first electrode and the second electrode, wherein the resistance layer comprises a first material layer, a second material layer, And a third material layer, wherein the third material layer is disposed between the first material layer and the second material layer, and the electronic correlation of the third material layer is determined by the first material layer and the third material layer. A non-volatile memory cell characterized in that the resistance is changed by applying a current or a voltage between the first electrode and the second electrode, which is stronger than the electron correlation of the second material layer.
（２）上記第１物質層および第２物質層、並びに第３物質層は、遷移金属の酸化物を含有することを特徴とする（１）に記載の不揮発性メモリセル。 (2) The nonvolatile memory cell according to (1), wherein the first material layer, the second material layer, and the third material layer contain an oxide of a transition metal.
（３）上記第１物質層および第２物質層はＣｏＯ、ＦｅＯ、ＭｎＯ、ＣｒＯ、ＶＯ、ＴｉＯ、ＴａＯ、およびＨｆＯからなる群より選択される少なくとも１つの酸化物を含有することを特徴とする（１）に記載の不揮発性メモリセル。 (3) The first material layer and the second material layer contain at least one oxide selected from the group consisting of CoO, FeO, MnO, CrO, VO, TiO, TaO, and HfO. The nonvolatile memory cell according to (1).
（４）上記第３物質層はＮｉＯまたはＣｕＯを含有することを特徴とする（１）に記載の不揮発性メモリセル。 (4) The nonvolatile memory cell according to (1), wherein the third material layer contains NiO or CuO.
（５）第１電極と、第２電極と、該第１電極と第２電極との間に配置された抵抗層と、を備え、上記抵抗層は、第１物質層、第２物質層、および第３物質層を含み、上記第３物質層は、上記第１物質層と第２物質層との間に配置されており、上記第１物質層および第２物質層は、導電性カーボンナノチューブからなり、上記第３物質層は遷移金属の酸化物を含有し、上記第１電極と第２電極との間に電流あるいは電圧を印加することで抵抗が変化することを特徴とする不揮発性メモリセル。 (5) comprising a first electrode, a second electrode, and a resistance layer disposed between the first electrode and the second electrode, wherein the resistance layer comprises a first material layer, a second material layer, And the third material layer, the third material layer being disposed between the first material layer and the second material layer, wherein the first material layer and the second material layer are conductive carbon nanotubes. And the third material layer contains an oxide of a transition metal, and the resistance is changed by applying a current or voltage between the first electrode and the second electrode. cell.
（６）上記第１電極と上記第３物質層との間、および上記第３物質層と上記第２電極との間のそれぞれにはビアホールまたはコンタクトホールが形成されており、該ビアホールまたはコンタクトホールの内部で導電性カーボンナノチューブを成長させることによって、上記第１物質層および第２物質層が形成されていることを特徴とする（５）に記載の不揮発性メモリセル。 (6) Via holes or contact holes are formed between the first electrode and the third material layer, and between the third material layer and the second electrode, respectively. The non-volatile memory cell according to (5), wherein the first material layer and the second material layer are formed by growing conductive carbon nanotubes inside the device.
（７）上記第３物質層はＮｉＯ、ＣｕＯ、およびＣｏＯからなる群より選択される少なくとも１つの酸化物を含有することを特徴とする（５）または（６）に記載の不揮発性メモリセル。 (7) The nonvolatile memory cell according to (5) or (6), wherein the third material layer contains at least one oxide selected from the group consisting of NiO, CuO, and CoO.
（８）（１）〜（７）のいずれかに記載の不揮発性メモリセルを、スイッチング素子と電気的に接続することにより構成されることを特徴とする抵抗可変型不揮発性メモリ装置。 (8) A variable resistance nonvolatile memory device configured by electrically connecting the nonvolatile memory cell according to any one of (1) to (7) to a switching element.
（９）第１電極上に、導電性カーボンナノチューブからなる第１物質層を形成させる第１工程と、上記第１物質層上に、遷移金属の酸化物を含有する第３物質層を形成させる第２工程と、上記第３物質層上に、導電性カーボンナノチューブからなる第２物質層を形成させる第３工程とを含み、上記第１工程は、上記第１電極上に絶縁膜層に設け、該絶縁膜層に第１のビアホールまたはコンタクトホールを形成させ、該第１のビアホールまたはコンタクトホールの内部で、導電性カーボンナノチューブを成長させることによって、上記第１物質層を形成させる工程であり、上記第３工程は、上記第３物質層上に絶縁膜層を設け、該絶縁膜層に第２のビアホールまたはコンタクトホールを形成させ、該第２のビアホールまたはコンタクトホールの内部で、導電性カーボンナノチューブを成長させることによって、上記第２物質層を形成させる工程であることを特徴とする不揮発性メモリセルの製造方法。 (9) A first step of forming a first material layer made of conductive carbon nanotubes on the first electrode, and a third material layer containing an oxide of a transition metal is formed on the first material layer. A second step and a third step of forming a second material layer made of conductive carbon nanotubes on the third material layer, wherein the first step is provided on an insulating film layer on the first electrode. A step of forming the first material layer by forming a first via hole or contact hole in the insulating film layer and growing conductive carbon nanotubes inside the first via hole or contact hole. In the third step, an insulating film layer is provided on the third material layer, a second via hole or contact hole is formed in the insulating film layer, and the second via hole or contact hole is formed. In part, by growing the conductive carbon nanotubes, a method of manufacturing a nonvolatile memory cell which is a step of forming the second material layer.
本発明にかかる不揮発性メモリセルは、電子相関が強い物質層を、該物質層よりも電子相関が弱い２つの物質層、または導電性カーボンナノチューブからなる２つの物質層の間に配置した多層構造の抵抗層を有しているため、抵抗層と電極との界面では、電子移動がスムーズに行われる。また、抵抗層の中心層は、電圧によって誘起される金属−絶縁体転移（モット転移）により、抵抗が大きく変化する。それゆえ、本発明にかかる不揮発性メモリセルは、電圧印加前の抵抗と印加後の抵抗との抵抗比が大きい上に、微細化が可能で高速応答できるという効果を奏する。 The nonvolatile memory cell according to the present invention has a multilayer structure in which a material layer having a strong electron correlation is disposed between two material layers having a weaker electron correlation than the material layer or two material layers made of conductive carbon nanotubes. Therefore, electrons move smoothly at the interface between the resistance layer and the electrode. Further, the resistance of the central layer of the resistance layer changes greatly due to a metal-insulator transition (Mott transition) induced by voltage. Therefore, the nonvolatile memory cell according to the present invention has an effect that the resistance ratio between the resistance before the voltage application and the resistance after the application is large, and further miniaturization is possible and high-speed response is possible.
本発明の一実施形態について以下説明するが、ここでは、まず、本発明の基礎であり、本発明者らが独自に見出した知見について説明し、その後、本発明にかかる不揮発性メモリセルおよびそれを用いた抵抗可変型不揮発性メモリ装置の一実施形態について、詳細に説明することにする。 An embodiment of the present invention will be described below. First, the knowledge that is the basis of the present invention and found by the present inventors will be described first, and then the nonvolatile memory cell and the An embodiment of a variable resistance nonvolatile memory device using the above will be described in detail.
＜１．本発明の背景として、本発明者らが独自に見出した知見＞
以下、本発明にかかる不揮発性メモリセルを完成させるに至るまでの背景として、本発明者らが独自に見出した知見について、図１〜図４に基づいて詳細に説明する。
<1. As a background of the present invention, the knowledge uniquely found by the present inventors>
Hereinafter, as a background to the completion of the nonvolatile memory cell according to the present invention, the knowledge uniquely found by the present inventors will be described in detail with reference to FIGS.
（Ｉ）単体からなる酸化物層における状態密度の第１原理シミュレーション
金属層で挟まれたＣｏＯまたはＮｉＯの単体３層からなる酸化物層（図１（ａ）を参照）における状態密度を、本発明者らが提唱したＣＭＤを用いた第１原理計算により、計算した。なお、第１原理計算とは、「相互作用する多電子系の基底状態のエネルギーは電子の密度分布により決められる」ことを示した密度汎関数理論を基にした計算手法である（P. Hohenberg and W. Kohn, Phys. Rev. 136, B864 (1964）、W. Kohn and L. J. Sham, Phys. Rev. 140, A1133 (1965)、または、藤原毅夫著「固体電子構造」朝倉書店発行第３章を参照）。また、本シミュレーションにおいて、銅電極における銅原子間の距離は、２．７７Åとした。銅電極の銅原子と、酸化物層のＣｏ原子との最短の原子間距離を２．７７Åとした（図３を参照）。
(I) First-principles simulation of density of states in oxide layer consisting of simple substance The density of states in an oxide layer consisting of three simple layers of CoO or NiO sandwiched between metal layers (see FIG. 1A) It calculated by the 1st principle calculation using CMD which inventors proposed. The first-principles calculation is a calculation method based on the density functional theory showing that “the energy of the ground state of the interacting multi-electron system is determined by the density distribution of electrons” (P. Hohenberg and W. Kohn, Phys. Rev. 136, B864 (1964), W. Kohn and LJ Sham, Phys. Rev. 140, A1133 (1965), or “Solid-state Electronic Structure” written by Asakura Shoten 3 See chapter). In this simulation, the distance between copper atoms in the copper electrode was 2.77 mm. The shortest interatomic distance between the copper atom of the copper electrode and the Co atom of the oxide layer was 2.77 mm (see FIG. 3).
第１原理計算によれば、物質の電子構造を経験的なパラメータなしに定量的に議論できるようになり、実際、多くの実証により、実験に匹敵する有効性が示されている。第１原理計算の中でも現在もっとも精度の高い、一般密度勾配近似法を用いて計算した。 First-principles calculations allow the electronic structure of materials to be discussed quantitatively without empirical parameters, and in fact, many demonstrations have shown effectiveness comparable to experiments. The calculation was performed using the general density gradient approximation method, which is the most accurate among the first principle calculations.
その結果、図２（ａ）に示すように、金属層で挟まれたＣｏＯ単体３層からなる酸化物層では、全てのエネルギー領域に状態が存在した。これは、金属層で挟まれたＣｏＯ単体３層からなる酸化物層は、金属的であり、電気伝導性を有することを示している。 As a result, as shown in FIG. 2A, in the oxide layer composed of three CoO single layers sandwiched between the metal layers, states exist in all energy regions. This indicates that an oxide layer composed of three CoO single layers sandwiched between metal layers is metallic and has electrical conductivity.
一方、図２（ｂ）に示すように、金属層で挟まれたＮｉＯ単体３層からなる酸化物層には、状態がないエネルギー領域、すなわち、エネルギーギャップが存在した。これは、金属層で挟まれたＮｉＯ単体３層からなる酸化物層は、電圧の印加に対して絶縁体的であり、電気絶縁性を有することを示している。つまり、価電子を含むバンドに空き準位がある、すなわち、価電子を含むバンドにフェルミ準位があるため、電圧印加により電子が注入され、価電子帯が完全に電子によって満たされると、強い電子相関が作用して、電子が局在化した状態となり、電圧印加型の金属−絶縁体転移（モット転移）が起こることを明らかにした。なお、図２（ａ）および図２（ｂ）において、ＥＦ＝０は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。 On the other hand, as shown in FIG. 2B, the oxide layer composed of the three NiO single layers sandwiched between the metal layers has an energy region without a state, that is, an energy gap. This indicates that an oxide layer composed of three NiO single layers sandwiched between metal layers is insulative to voltage application and has electrical insulation. In other words, there is a vacant level in the band containing the valence electrons, that is, there is a Fermi level in the band containing the valence electrons, so that when the voltage is applied, electrons are injected and the valence band is completely filled with electrons. It has been clarified that the electron correlation is applied, the electrons are localized, and a voltage-applied metal-insulator transition (Mott transition) occurs. 2A and 2B, E F = 0 indicates a Fermi level, and the black-filled valence band below the Fermi level is filled with valence electrons. Show.
（ＩＩ）多層構造の抵抗層を有するメモリセルにおける状態密度のシミュレーション
先端の半導体プロセスで用いられる物質材料として、Ｃｕ、Ｎｉ、およびＣｏとそれら酸化物とを用いて、多層構造の抵抗層を有するメモリセルを作製した。具体的には、電極として、銅電極を用い、ＣｏＯ／ＮｉＯ／ＣｏＯの３層構造の酸化物層を２つの上記電極の間に配置したセルの構造（図１（ｂ）を参照）について、第１原理計算により、各原子の状態密度を計算した。また、上記素子の構造において、銅電極における銅原子間の距離は、２．７７Åとした。また、銅電極の銅原子と、酸化物層のＣｏ原子との最短の原子間距離を２．７７Åとした。さらに、酸化物層におけるＣｏ原子とＮｉ原子との最短の原子間距離を２．９５Åとした（図３を参照）。
(II) Simulation of density of states in a memory cell having a multi-layered resistive layer Cu, Ni, and Co and their oxides are used as material materials used in advanced semiconductor processes, and the multi-layered resistive layer is provided. A memory cell was fabricated. Specifically, a copper electrode is used as an electrode, and a cell structure in which an oxide layer having a three-layer structure of CoO / NiO / CoO is disposed between two electrodes (see FIG. 1B), The density of states of each atom was calculated by the first principle calculation. In the element structure, the distance between copper atoms in the copper electrode was 2.77 mm. The shortest interatomic distance between the copper atom of the copper electrode and the Co atom of the oxide layer was 2.77 mm. Further, the shortest interatomic distance between Co atoms and Ni atoms in the oxide layer was set to 2.95 mm (see FIG. 3).
その結果、図４に示すように、上記酸化物層におけるＣｏＯ層では、全てのエネルギー領域に状態が存在した。これは、上記酸化物層におけるＣｏＯ層は、金属的であり、電気伝導性を有することを示している。 As a result, as shown in FIG. 4, in the CoO layer in the oxide layer, states exist in all energy regions. This indicates that the CoO layer in the oxide layer is metallic and has electrical conductivity.
一方、上記酸化物層におけるＮｉＯ層では、価電子帯が電子で満たされておらず、波動関数が広がった状態と、状態の存在しないエネルギー領域、すなわち、エネルギーギャップと、該エネルギーギャップを介して、価電子帯の上に導電帯とが存在した。これは、上記酸化物層におけるＮｉＯ層は、低電圧の印加に対しては金属的で導電性を示し、より高電圧の印加に対して絶縁体的であり、電圧印加型の金属−絶縁体転移（モット転移）を起こし、さらに高電圧の印加に対しては、再び金属的となり、導電性を有するようになることを示している。つまり、上記モット転移状態は、さらに印加電圧を高くすると、エネルギーギャップを介して価電子帯の上にある導電帯に電子が流れ、電子間相関が弱まり、壊すことができる。これにより、上記ＮｉＯ層は、再び金属的となり、導電状態となる。 On the other hand, in the NiO layer in the oxide layer, the valence band is not filled with electrons, the state where the wave function spreads, the energy region where the state does not exist, that is, the energy gap, and the energy gap There was a conductive band above the valence band. This is because the NiO layer in the oxide layer is metallic and conductive when applied with a low voltage, and is insulating when applied with a higher voltage. It shows that when a transition (Mott transition) occurs and a higher voltage is applied, it becomes metallic again and becomes conductive. That is, in the Mott transition state, when the applied voltage is further increased, electrons flow to the conduction band above the valence band through the energy gap, and the correlation between electrons weakens and can be broken. Thereby, the NiO layer becomes metallic again and becomes conductive.
このことは、図示していないが、酸化物層の原子の電子波動関数の第１原理計算により、低電圧の印加では波動関数は広がっているが、より高電圧を印加すると、波動関数が局在し、また、その原子がスピンをもち、さらに高電圧を印加すると、再び波動関数は広がることを計算的に実証したことからも明らかである。 Although this is not shown in the figure, the first wave calculation of the electron wave function of the atoms in the oxide layer shows that the wave function spreads when a low voltage is applied, but when a higher voltage is applied, the wave function becomes local. It is also clear from the numerical demonstration that the wave function spreads again when the atom has a spin and a higher voltage is applied.
このように、上記酸化物層は金属性のＣｏＯ層の間に絶縁性のＮｉＯ層が配置される構造を有するが、酸化物層全体として見ると、上記酸化物層は、０．６ｅＶの有効エネルギーギャップをもつ絶縁体であることが分かった。なお、図４において、ＥＦ＝０は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。 As described above, the oxide layer has a structure in which an insulating NiO layer is disposed between metallic CoO layers. When viewed as a whole oxide layer, the oxide layer has an effective value of 0.6 eV. It was found to be an insulator with an energy gap. In FIG. 4, E F = 0 indicates the Fermi level, and the black-filled valence band below the Fermi level indicates that it is filled with valence electrons.
つまり、上記セルの構造のように、酸化物層を多層構造にすることにより、電極と酸化物層との界面層（図４ではＣｏＯ）は金属的でありながら、酸化物層全体（図４ではＣｏＯ／ＮｉＯ／ＣｏＯ）としては、電気絶縁性を有することが明らかとなった。 That is, by forming the oxide layer into a multilayer structure as in the cell structure described above, the interface layer (CoO in FIG. 4) between the electrode and the oxide layer is metallic, but the entire oxide layer (FIG. 4). Then, it was revealed that CoO / NiO / CoO) has electrical insulation.
このようなセルの構造によれば、酸化物層の中心層（図４ではＮｉＯ層）がエネルギーギャップを有する。したがって、Ｃｕ電極間に電圧を印加すると、上記酸化物層に電子が注入される。上記酸化物層の中心層はエネルギーギャップを有するため、電圧を印加し、価電子帯が全て電子で充填されると、電子の流れが止められ、電子が局在化した状態となり、金属−絶縁体転移（モット転移）が誘起される。よって、このモット転移による極めて大きな抵抗変化率が得られる。 According to such a cell structure, the central layer (NiO layer in FIG. 4) of the oxide layer has an energy gap. Therefore, when a voltage is applied between the Cu electrodes, electrons are injected into the oxide layer. Since the central layer of the oxide layer has an energy gap, when a voltage is applied and the valence band is completely filled with electrons, the flow of electrons is stopped and the electrons are localized, and metal-insulation Body transition (Mott transition) is induced. Therefore, an extremely large resistance change rate due to the Mott transition can be obtained.
また、電極と酸化物層との界面が金属層（図４ではＣｏＯ層）であるため、酸化物層と電極との間での電子移動がスムーズである。よって、高速応答性が得られる。 In addition, since the interface between the electrode and the oxide layer is a metal layer (CoO layer in FIG. 4), the electron transfer between the oxide layer and the electrode is smooth. Therefore, high speed response can be obtained.
なお、図示していないが、ＦｅＯ／ＮｉＯ／ＦｅＯ、ＦｅＯ／ＣｕＯ／ＦｅＯ、およびＣｏＯ／ＣｕＯ／ＣｏＯについて、ＣＭＤを用いた第１原理計算を行い、第１物質層および第２物質層が金属的であり、第３物質層が所定のエネルギーギャップをもち、モット転移を示す状態密度を得た。また、このモット転移は、１０３個程度の電子が存在するだけで、起こりうる。 Although not shown, first principle calculation using CMD is performed for FeO / NiO / FeO, FeO / CuO / FeO, and CoO / CuO / CoO, and the first material layer and the second material layer are made of metal. The third material layer had a predetermined energy gap, and a density of states showing a Mott transition was obtained. This Mott transition can occur only when there are about 10 3 electrons.
したがって、上記素子の構造によれば、高抵抗変化率と高速応答性との両方を示す不揮発性メモリセルが実現できる。また、上記素子の構造は、現在の半導体プロセスで用いられている物質を用いて、高抵抗変化率と高速応答性との両方を示す不揮発性メモリセルが実現できるとの利点がある。さらに、上記第１物質層および第２物質層として、上記ＣｏＯ層等の代わりに、導電性カーボンナノチューブを用いると、電子の注入や移動がさらにしやすくなり、高速性や微細化でさらに有利である。また、上記の通り、１０３個程度の電子が存在するだけで、モット転移が起こるので、不揮発性メモリセルのセル構造を縦方向および横方向のいずれの方向にも３次元的に微細化を図ることができる。 Therefore, according to the structure of the element, a nonvolatile memory cell that exhibits both a high resistance change rate and a high-speed response can be realized. In addition, the structure of the element has an advantage that a nonvolatile memory cell exhibiting both a high resistance change rate and a high-speed response can be realized by using a material used in the current semiconductor process. Further, when conductive carbon nanotubes are used as the first material layer and the second material layer instead of the CoO layer, electrons are more easily injected and transferred, which is further advantageous in terms of high speed and miniaturization. is there. Further, as described above, only 10 3 or so electrons exist, since Mott transition occurs, a three-dimensional miniaturization of the cell structure of the nonvolatile memory cell in the longitudinal direction and any direction transverse Can be planned.
このように、本発明者らは、本発明者らが提唱したＣＭＤ（Computational Material Design）を用いて第１原理計算を実行し、多層構造の電子の状態密度の計算結果を用いることにより、ＲｅＲＡＭのメカニズムを解明することができた。これにより、現在の半導体プロセスで用いられている物質で多層膜構造の酸化物層を形成すれば、印加電圧に応じて高い抵抗比をもちながら、微細化が可能で高速応答が可能な不揮発性メモリセル構造を実現できることを独自に見出した。本発明者らは、上記知見に基づき鋭意検討した結果、本発明を完成させるに至ったのである。以下、本発明にかかる不揮発性メモリセルおよびそれを用いた抵抗可変型不揮発性メモリ装置の一実施形態について、図５〜図９に基づき、詳細に説明する。 As described above, the present inventors perform the first principle calculation using the CMD (Computational Material Design) proposed by the present inventors, and use the calculation result of the state density of the electrons of the multilayer structure to obtain the ReRAM. We were able to elucidate the mechanism. As a result, if an oxide layer with a multilayer structure is formed of a material used in the current semiconductor process, it can be miniaturized and has a high-speed response while having a high resistance ratio according to the applied voltage. We have uniquely found that a memory cell structure can be realized. As a result of intensive studies based on the above findings, the present inventors have completed the present invention. Hereinafter, a nonvolatile memory cell according to an embodiment of the present invention and a variable resistance nonvolatile memory device using the nonvolatile memory cell will be described in detail with reference to FIGS.
＜２．本発明にかかる不揮発性メモリセル＞
本実施形態にかかる不揮発性メモリセル１は、図５に示すように、電極１０（第１電極）、電極２０（第２電極）、および抵抗層３０を備えている。上記抵抗層３０は、上記電極１０と電極２０との両方に接しており、両電極（電極１０および電極２０）に挟まれた構造をしている。
<2. Nonvolatile Memory Cell According to the Present Invention>
As illustrated in FIG. 5, the
上記電極１０および電極２０は、種々の材料によって形成することができる。具体的には、金属電極を用いることができる。より具体的には、Ｗ、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔｉ、Ｔａ、Ａｕ、Ｃｒ、Ｎｉ、ＣｕおよびＡｌからなる群より選ばれた少なくとも１種（単体金属または合金）からなる電極であることが好ましく、特にＣｕからなる電極であることが好ましい。また、上記電極１０および電極２０は、単層構造であってもよいし、微細半導体デバイスで用いられているバリアメタルを含む多層構造であってもよい。上記バリアメタルとしては、例えば、Ｔｉ／ＴｉＮや、Ｔａ／ＴａＮを挙げることができる。さらに、上記電極１０と電極２０とは、同一であることが好ましいが、同一でなくてもよい。
The
また、上記電極１０および電極２０の膜厚は、特に限定されるものではないが、一般的には、１０ｎｍ〜５００ｎｍとすることが好ましい。
The film thicknesses of the
図５には図示していないが、電極１０は、基板上に形成されてもよい。この基板は、具体的には、シリコン基板、ポリシリコン基板、ＳＯＩ（Silicon on Insulator）基板、ＳｉＣ（Silicon carbide）基板、ガラス基板、プラスチック基板等を用いることができる。中でも、現状のＬＳＩ技術と整合し、また、安価で大口径のものも容易に得られることから、単結晶のシリコン基板を用いることが好ましい。なお、本発明において、上記基板は必須の構成ではない。
Although not shown in FIG. 5, the
以下、上記抵抗層３０について、詳細に説明する。
Hereinafter, the
従来の不揮発性メモリセルは、図１（ａ）に示すように、抵抗層３００として、単体の金属酸化物からなる酸化物層を備えている。このような構成では、上記金属酸化物として、電極と酸化物層との間の電子移動をスムーズに行うことを可能にし、さらに、電圧または電流を印加したときに、抵抗値の変化が大きい金属酸化物を用いる必要がある。そのため、例えば、ＮｉＯのように電圧または電流を印加したときの抵抗値の変化は大きいが、界面での電子移動がスムーズに行えない金属酸化物を用いては、高速の不揮発性メモリセルを製造することができなかった。 As shown in FIG. 1A, the conventional nonvolatile memory cell includes an oxide layer made of a single metal oxide as the resistance layer 300. In such a configuration, as the metal oxide, it is possible to smoothly perform electron transfer between the electrode and the oxide layer, and further, a metal having a large change in resistance value when a voltage or a current is applied. It is necessary to use an oxide. Therefore, for example, a high-speed nonvolatile memory cell is manufactured using a metal oxide that has a large change in resistance when a voltage or current is applied, such as NiO, but that cannot smoothly move electrons at the interface. I couldn't.
それに対して、本実施形態における抵抗層３０は、（ａ）電子相関が弱い第１物質層および第２物質層の間に、第１物質層および第２物質層よりも電子相関が強い第３物質層が配置された多層構造、（ｂ）電子相関が弱い第１物質層と、該第１物質層よりも電子相関が強い第３物質層とからなる２層構造、（ｃ）導電性カーボンナノチューブからなる第１物質層および第２物質層の間に、遷移金属の酸化物を含有する第３物質層が配置された多層構造、および（ｄ）導電性カーボンナノチューブからなる第１物質層と、遷移金属の酸化物を含有する第３物質層とからなる２層構造のいずれかの構造を有している。
On the other hand, the
ここで、上記抵抗層３０の上記（ａ）〜（ｄ）の構造および上記（ａ）〜（ｄ）の構造を有する抵抗層３０を備える不揮発性メモリセルの製造方法について、それぞれ説明する。なお、以下、上記（ａ）の構造を有する抵抗層３０、上記（ｂ）の構造を有する抵抗層３０、上記（ｃ）の構造を有する抵抗層３０、および上記（ｄ）の構造を有する抵抗層３０を、それぞれ抵抗層３０ａ、抵抗層３０ｂ、抵抗層３０ｃ、および抵抗層３０ｄとも称する。
Here, a method of manufacturing a nonvolatile memory cell including the
（ａ）抵抗層３０ａ
抵抗層３０ａは、電子相関が弱い第１物質層および第２物質層と、該第１物質層および第２物質層よりも電子相関が強い第３物質層とを含む多層構造を有している。図１（ｂ）に示すように、上記第３物質層は、上記第１物質層と第２物質層との間に配置されている。また、上記第３物質層は、異なる電圧印加値により異なる電気伝導性を有する層である。なお、「異なる電圧印加値により異なる電気伝導性を有する層」とは、該層に印加された電圧値によって、電気伝導性が異なる層ことを意味する。例えば、ある電圧を印加した場合には導電性であるが、それとは異なる電圧、具体的にはそれよりも高い電圧を印加すると、絶縁性となり、電圧の印加を停止してもその状態、すなわち絶縁性の状態が保たれる。一方、絶縁性の状態にある時に、さらに強い電圧を印加すると、再び導電性の状態となり、電圧の印加を停止してもその状態、すなわち導電性の状態が保たれる。このような特性を有する層を、異なる電圧印加値により異なる電気伝導性を有する層という。
(A) Resistance layer 30a
The resistance layer 30a has a multilayer structure including a first material layer and a second material layer having a weak electron correlation, and a third material layer having a stronger electron correlation than the first material layer and the second material layer. . As shown in FIG. 1B, the third material layer is disposed between the first material layer and the second material layer. The third material layer is a layer having different electrical conductivity depending on different voltage application values. Note that “a layer having different electrical conductivity depending on different voltage application values” means a layer having different electric conductivity depending on the voltage value applied to the layer. For example, when a certain voltage is applied, it is conductive, but when a voltage different from it, specifically, a voltage higher than that is applied, it becomes insulative, and even if the voltage application is stopped, that state, that is, An insulating state is maintained. On the other hand, when a stronger voltage is applied in the insulating state, the state becomes conductive again, and the state, that is, the conductive state is maintained even when the voltage application is stopped. A layer having such characteristics is referred to as a layer having different electrical conductivity depending on different voltage application values.
具体的には、上記第１物質層および第２物質層、並びに第３物質層は、遷移金属の酸化物を含有している。すなわち、上記抵抗層３０ａは、遷移金属の酸化物を含有する３つの酸化物が積層された構造、換言すれば、酸化物多層膜からなる。また、上記第１物質層および第２物質層に含有される遷移金属の酸化物は、単体で、金属的であり、電気伝導性を有するものである。なお、本明細書において、「金属的」なる用語は、導体と置き換え可能に用いられるものであって、電気伝導率が比較的大きいことを意味するものである。 Specifically, the first material layer, the second material layer, and the third material layer contain an oxide of a transition metal. That is, the resistance layer 30a has a structure in which three oxides containing transition metal oxides are stacked, in other words, an oxide multilayer film. The transition metal oxides contained in the first material layer and the second material layer are simple, metallic, and have electrical conductivity. In this specification, the term “metallic” is used interchangeably with a conductor, and means that the electrical conductivity is relatively large.
上記第１物質層および第２物質層に含有される遷移金属の酸化物としては、具体的には、Ｃｏ、Ｆｅ、Ｍｎ、Ｃｒ、Ｖ、Ｔｉ、Ｔａ、およびＨｆの酸化物、例えば、ＣｏＯ、ＦｅＯ、ＭｎＯ、ＣｒＯ、ＶＯ、ＴｉＯ、ＴａＯ、およびＨｆＯを挙げることができるが、本発明は、これらの金属酸化物に限定されるものでない。また、これらは単独で用いてもよいし、複数を組み合わせて用いてもよい。なお、上記第１物質層および第２物質層に含有される遷移金属の酸化物は、同一であってもよいし、異なっていてもよい。すなわち、上記第１物質層および第２物質層は、同一の組成の層であってもよいし、異なる組成の層であってもよい。 Specific examples of the transition metal oxides contained in the first material layer and the second material layer include Co, Fe, Mn, Cr, V, Ti, Ta, and Hf oxides such as CoO. , FeO, MnO, CrO, VO, TiO, TaO, and HfO, but the present invention is not limited to these metal oxides. These may be used alone or in combination. The transition metal oxides contained in the first material layer and the second material layer may be the same or different. That is, the first material layer and the second material layer may be layers having the same composition or different compositions.
一方、上記第３物質層に含有される遷移金属の酸化物は、印加電圧によって、金属的から絶縁体的への転移（モット転移）が誘起されるものである。また、さらに印加電圧を高くすると、モット転移が壊され、再び、金属的となるものである。つまり、上記第３物質層に含有される遷移金属の酸化物は、大きなエネルギーギャップを有するものである。本明細書において、「絶縁体的」なる用語は、絶縁体や誘電体と置き換え可能に用いられるものであって、電気が極めて流れにくいことを意味するものである。また、ここでいう金属とは、上記「金属的」なる用語と同義で用いられるものである。 On the other hand, the transition metal oxide contained in the third material layer induces a transition from metal to insulator (Mott transition) by the applied voltage. Further, when the applied voltage is further increased, the Mott transition is broken and becomes metallic again. That is, the transition metal oxide contained in the third material layer has a large energy gap. In this specification, the term “insulating” is used interchangeably with an insulator or a dielectric, and means that electricity hardly flows. In addition, the term “metal” used herein has the same meaning as the term “metallic”.
上記第３物質層に含有される遷移金属の酸化物としては、具体的には、Ｎｉ、Ｃｕ、およびＣｏの酸化物、例えば、ＮｉＯ、ＣｕＯ、およびＣｏＯを挙げることができるが、本発明は、これら金属酸化物に限定されるものではない。また、これらは単独で用いてもよいし、複数を組み合わせて用いてもよい。 Specific examples of transition metal oxides contained in the third material layer include oxides of Ni, Cu, and Co, such as NiO, CuO, and CoO. However, it is not limited to these metal oxides. These may be used alone or in combination.
抵抗層３０として抵抗層３０ａを備える不揮発性メモリセル１を製造する方法は、特に限定されるものではなく、従来公知の薄膜プロセスおよび微細加工プロセスを用いて製造することができる。例えば、まず、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により形成された電極１０の表面をＣＭＰ（Chemical Mechanical Polishing）等により平坦化する。平坦化された電極１０上に、抵抗層３０ａの第１物質層、抵抗層３０ａの第３物質層、および抵抗層３０ａの第２物質層を順に、アトミックレイヤーデポジション（ＡＬＤ）やＭＯＣＶＤ（Metal Organic ChemicalVapor Deposition）等により形成し、積層させる。そして、上記第２物質層上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極２０を形成させる。上記工程を経ることにより、抵抗層３０として抵抗層３０ａを備える不揮発性メモリセル１を製造することができる。
The method of manufacturing the
ここでは、上記抵抗層３０ａとして、３層構造からなるものについて説明したが、本発明はこれに限定されるものではない。例えば、電気伝導性を有する物質を含有し、電極１０と接する層、電気伝導性を有する物質を含有し、電極２０と接する層、およびそれらの層の間に異なる電圧印加値により異なる電気伝導性を有する物質を含有する層を備え、抵抗層３０ａ全体として電気絶縁性を有する構造であり、電流または電圧の印加により抵抗が変化するものであれば、４層以上の多層構造によって構成されてもよい。
Although the resistance layer 30a has a three-layer structure, the present invention is not limited to this. For example, a layer containing a substance having electrical conductivity and in contact with the
（ｂ）抵抗層３０ｂ
抵抗層３０ｂは、第１物質層と、第３物質層とからなる２層構造を有しており、上記第１物質層の電子相関は、上記第３物質層の電子相関よりも弱い。また、上記第３物質層は、上記抵抗層３０ａの第３物質層と同様に、異なる電圧印加値により異なる電気伝導性を有し、上記抵抗層３０ａの第３物質層として例示したものを同様に用いることができる。さらに、抵抗層３０ｂの第１物質層は、上記抵抗層３０ａの第１物質層および第２物質層と同様のものを用いることができる。また、抵抗層３０ｂにおける第１物質層と第３物質層との位置関係は、上記抵抗層３０ａにおける第１物質層と第３物質層との位置関係および第２物質層と第３物質層との位置関係のいずれであってもよい。
(B) Resistance layer 30b
The resistance layer 30b has a two-layer structure including a first material layer and a third material layer, and the electron correlation of the first material layer is weaker than the electron correlation of the third material layer. In addition, the third material layer has different electrical conductivity depending on different voltage application values, similarly to the third material layer of the resistance layer 30a, and the same as those exemplified as the third material layer of the resistance layer 30a. Can be used. Further, the first material layer of the resistance layer 30b may be the same as the first material layer and the second material layer of the resistance layer 30a. In addition, the positional relationship between the first material layer and the third material layer in the resistance layer 30b is the positional relationship between the first material layer and the third material layer in the resistance layer 30a and the second material layer and the third material layer. Any of the positional relationships may be used.
また、抵抗層３０として上記抵抗層３０ｂを備える不揮発性メモリセル１は、上記抵抗層３０ａを備える不揮発性メモリセル１と同様の方法により製造することができる。すなわち、上記抵抗層３０ａを備える不揮発性メモリセル１の製造方法において、第１物質層および第２物質層のいずれか一方のみを形成すればよい。
In addition, the
（ｃ）抵抗層３０ｃ
上記抵抗層３０ｃは、図６に示すように、遷移金属の酸化物を含有する酸化物層３３（第３物質層）を、導電性カーボンナノチューブからなる層３１（第１物質層）および導電性カーボンナノチューブからなる層３２（第２物質層）で挟持した構造を有する。上記導電性カーボンナノチューブとしては、単層カーボンナノチューブおよび多層カーボンナノチューブのいずれを用いてもよい。すなわち、抵抗層３０として抵抗層３０ｃを備える不揮発性メモリセル１では、遷移金属の酸化物を含有する酸化物層３３と、電極１０および電極２０のそれぞれとが、導電性カーボンナノチューブで接続された構造である。導電性カーボンナノチューブは、金属的であり、バリスティック伝導性を示す。また、銅よりも大きい電気伝導性を有するという特性を有する。また、導電性カーボンナノチューブの先端は非常に細いため、印加電圧が低くても、その先端から電子が放出されやすい。それゆえ、電極１０と導電性カーボンナノチューブからなる層３１および電極２０と導電性カーボンナノチューブからなる層３２との間での電子移動をスムーズに行うことができる。また、導電性カーボンナノチューブからなる層３１および導電性カーボンナノチューブからなる層３２と酸化物層３３との間の電子の注入および移動がスムーズに行えるため、抵抗層３０として、抵抗層３０ａや抵抗層３０ｂを備える場合よりも、より高速かつ低電圧で駆動できる。
(C)
As shown in FIG. 6, the
遷移金属の酸化物を含有する酸化物層３３と電極１０または電極２０とを接続する導電性カーボンナノチューブの数、すなわち、導電性カーボンナノチューブからなる層３１および導電性カーボンナノチューブからなる層３２を構成する導電性カーボンナノチューブの数は特に限定されないが、電極１０と導電性カーボンナノチューブからなる層３１および電極２０と導電性カーボンナノチューブからなる層３２との間での電子移動をスムーズにする観点から、複数の導電性カーボンナノチューブからなる束で接続することが好ましい。これにより、接続歩留まりを極めて大きく向上させることができる。
The number of conductive carbon nanotubes connecting the
また、電極１０と導電性カーボンナノチューブからなる層３１および電極２０と導電性カーボンナノチューブからなる層３２との間に、ＦｅやＮｉ等の触媒金属の層が設けられていてもよい。このような触媒金属の層を設けることにより、上記電極１０または電極２０上に導電性カーボンナノチューブを安定かつ容易に成長させることができる。
Further, a layer of a catalytic metal such as Fe or Ni may be provided between the
また、抵抗層３０ｃの上記酸化物層３３に含有される遷移金属の酸化物には、印加電圧によって、金属的から絶縁体的への転移（モット転移）が誘起され、さらに印加電圧を高くすると、モット転移が壊され、再び、金属的となるものが用いられる。具体的には、Ｎｉ、Ｃｕ、Ｃｏ、およびＦｅの酸化物、例えばＮｉＯ、ＣｕＯ、ＣｏＯ、およびＦｅＯを挙げることができるが、本発明は、これら金属酸化物に限定されるものではない。また、その電子状態において特徴的な構造をもつ金属酸化物、または金属窒化物を用いてもよい。これら金属酸化物または金属窒化物は、単独で用いてもよいし、複数を組み合わせて用いてもよい。
Further, the transition metal oxide contained in the
抵抗層３０として上記抵抗層３０ｃを備える不揮発性メモリセル１を製造する方法は、特に限定されるものではないが、例えば、プラズマＣＶＤ法等を用いて、電極１０および電極２０と、上記酸化物層３３とを導電性カーボンナノチューブ、好ましくは、導電性カーボンナノチューブの束で接続することによって製造することができる。
A method for manufacturing the
より具体的には、次の方法により製造することができる。図６に示すように、まず、上記電極１０上に絶縁膜層４６に設ける。該絶縁膜層４６にビアホール３４（第１のビアホール）を形成させる。該ビアホール３４の内部で、プラズマＣＶＤ法等により導電性カーボンナノチューブを成長させる。次に、ＣＭＰ法により該導電性カーボンナノチューブの先端を研磨し、平坦化させる。これにより、電極１０上に、導電性カーボンナノチューブからなる層３１（第１物質層）を形成できる。次に、該導電性カーボンナノチューブからなる層３１の上に、遷移金属の単一の酸化物を含有する酸化物層３３（第３物質層）を形成させる。さらに、上記酸化物層３３の上に、絶縁膜層４７を設ける。該絶縁膜層４７にビアホール３５（第２のビアホール）を形成させる。該ビアホール３５の内部で、プラズマＣＶＤ法等により導電性カーボンナノチューブを成長させる。次に、ＣＭＰ法により導電性カーボンナノチューブの先端を研磨し、平坦化させる。これにより、上記酸化物層３３の上に、導電性カーボンナノチューブからなる層３２（第２物質層）を形成できる。さらに、上記導電性カーボンナノチューブからなる層３２上に、電極２０を金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により形成する。以上の工程を経ることにより、抵抗層３０として上記抵抗層３０ｃを備える不揮発性メモリセル１を製造することができる。
More specifically, it can be produced by the following method. As shown in FIG. 6, first, an insulating
なお、図６では、該導電性カーボンナノチューブからなる層３１は、ビアホール３５内に形成されているが、図８に示すように、コンタクトホール３６内に形成させる構成としてもよい。コンタクトホール内やビアホール内に導電性カーボンナノチューブを用いたセルは非常に微細化設計ができるので、高集積化に非常に有利である。
In FIG. 6, the
（ｄ）抵抗層３０ｄ
上記抵抗層３０ｄは、図７に示すように、導電性カーボンナノチューブからなる層３１（第１物質層）と、遷移金属の酸化物を含有する酸化物層３３（第３物質層）とからなる２層構造を形成している。上記導電性カーボンナノチューブからなる層３１は、導電性カーボンナノチューブからなり、上記抵抗層３０ｃの導電性カーボンナノチューブからなる層３１および導電性カーボンナノチューブからなる層３２と同一のものを用いることができる。また、上記酸化物層３３は、上記抵抗層３０ｃの酸化物層３３と同一のものを用いることができる。また、図７において、導電性カーボンナノチューブからなる層３１は、酸化物層３３の下に位置しているが、上記導電性カーボンナノチューブからなる層３１は、酸化物層３３の上に位置していてもよい。
(D)
As shown in FIG. 7, the
また、抵抗層３０として抵抗層３０ｄを備える不揮発性メモリセル１は、上記抵抗層３０ｃを備える不揮発性メモリセル１と同様の方法により、製造することができる。すなわち、図７に示すように、抵抗層３０ｃを備える不揮発性メモリセル１における導電性カーボンナノチューブからなる層３１のみを形成する構成とすればよい。なお、図７では、抵抗層３０ｃを備える不揮発性メモリセル１における導電性カーボンナノチューブからなる層３１のみを形成する構成が記載されているが、導電性カーボンナノチューブからなる層３２のみを形成する構成としてもよい。また、導電性カーボンナノチューブからなる層３１（第１物質層）は、図８に示すように、ビアホール３４内に形成せず、コンタクトホール３６（第１のコンタクトホール）内に形成させてもよい。
Further, the
さらに、図６および図７では、電極１０の下に埋め込み金属４０が設けられているが、埋め込み金属４０は必須のものではなく、図８に示すように、埋め込み金属４０を備えない構成としてもよい。
Further, in FIG. 6 and FIG. 7, the embedded
本実施形態にかかる不揮発性メモリセル１では、上記抵抗層３０ａ〜３０ｄのいずれの形態の抵抗層３０を備えていてもよい。上記抵抗層３０が、上記抵抗層３０ａ〜３０ｄのいずれであっても、その層厚は、特に限定されるものではない。一般的には、１ｎｍ〜５０ｎｍとすることが好ましい。
The
上記構成によれば、電極との界面層、すなわち上記第１物質層および第２物質層と電極との界面層は、金属的でありながら、抵抗層３０全体としては電圧印加により絶縁体的な性質を示す。よって、抵抗層３０と電極１０および電極２０との間の電子移動がスムーズである。また、抵抗層３０の中心層、すなわち第３物質層はエネルギーギャップを有するため、電圧を印加したときに、大きな抵抗変化率を示す。
According to the above configuration, the interface layer between the electrode, that is, the interface layer between the first material layer and the second material layer and the electrode is metallic, but the
つまり、不揮発性メモリセル１において、電極１０と電極２０とに電流あるいは電圧を印加することにより、抵抗層３０と電極１０および電極２０との間の電子移動がスムーズに行われる。また、第３物質層は大きなエネルギーギャップを有するため、抵抗層３０の抵抗が大きく変化する。そして、大きく変化した抵抗値が保持されることで、不揮発性メモリセルとしての機能を実現することができる。このように、不揮発性メモリセル１は、高速応答性を有し、かつ、高抵抗変化率を示す。このような高速応答性と高抵抗変化率との両方を有することは、後述する抵抗可変型不揮発性メモリ装置等の用途に好適に用いることができる。さらに、不揮発性メモリセル１では、現在の半導体プロセスで用いられている物質を用いて抵抗層が形成されている。そのため、半導体プロセスとの整合性も良く、製造が容易で、低コストで製造可能となり、様々な機能デバイスへの利用が可能である。
That is, in the
不揮発性メモリセル１において、抵抗層３０の抵抗を変化させるために印加する電流または電圧については、特に限定されるものではなく、抵抗層３０の抵抗値を変化させることが可能な電流または電圧であればよい。しかし、ＣＭＯＳ ＬＳＩプロセスとの整合上、低電圧および低電流であることが好ましい。さらに、情報の書き込みおよび読み出し速度は、特に限定されるものではないが、１μ秒間以下で書き込み、読み出し可能であることが好ましく、１００ナノ秒間以下で書き込み、読み出し可能であることがより好ましい。特に、１００ナノ秒間以下での書き込み、読み出しが可能な形態とすることにより、不揮発性メモリセル１をＤＲＡＭに代用することが可能となる。
In the
＜３．本発明にかかる抵抗可変型不揮発性メモリ装置＞
本発明にかかる不揮発性メモリセルは、上述したような構造を有し、電子の状態のみで制御しているため、繰り返しの書き込み・消去に対する動作の安定性・再現性に優れている。したがって、本発明にかかる不揮発性メモリセルは、抵抗可変型不揮発性メモリ装置に適用することができる。つまり、本発明には、本発明にかかる不揮発性メモリセルを用いたデバイス、例えば、抵抗可変型不揮発性メモリ装置、さらには、該抵抗可変型不揮発性メモリ装置を備えるシステムＬＳＩのような各種装置も含まれる。ここでは、本発明にかかる不揮発性メモリセルの利用形態として、抵抗可変型不揮発性メモリ装置について説明する。
<3. Variable Resistance Nonvolatile Memory Device According to the Present Invention>
Since the nonvolatile memory cell according to the present invention has the above-described structure and is controlled only by the state of electrons, the nonvolatile memory cell is excellent in operation stability and reproducibility for repeated writing / erasing. Therefore, the nonvolatile memory cell according to the present invention can be applied to a resistance variable nonvolatile memory device. That is, the present invention includes a device using the nonvolatile memory cell according to the present invention, such as a variable resistance nonvolatile memory device, and various devices such as a system LSI including the variable resistance nonvolatile memory device. Is also included. Here, a variable resistance nonvolatile memory device will be described as a usage form of the nonvolatile memory cell according to the present invention.
本発明にかかる抵抗可変型不揮発性メモリ装置は、上述した本発明にかかる不揮発性メモリセルを集積化したものである。例えば、電気的に接続された上記不揮発性メモリセルとスイッチング素子とのセットを基板上にアレイ状に配した構成のものを挙げることができる。ここで、本発明にかかる抵抗可変型不揮発性メモリの一実施形態として、本発明にかかる不揮発性メモリセルをＭＯＳ ＦＥＴを用いたスイッチング素子と電気的に接続し、高集積化された抵抗可変型不揮発性メモリ装置についてより具体的に説明する。 A variable resistance nonvolatile memory device according to the present invention is obtained by integrating the above-described nonvolatile memory cells according to the present invention. For example, a configuration in which a set of electrically connected nonvolatile memory cells and switching elements are arranged in an array on a substrate can be given. Here, as an embodiment of the variable resistance nonvolatile memory according to the present invention, the nonvolatile memory cell according to the present invention is electrically connected to a switching element using a MOS FET, and the resistance variable type is highly integrated. The non-volatile memory device will be described more specifically.
本実施形態にかかる抵抗可変型不揮発性メモリ装置３は、複数のトランジスタ４（スイッチング素子）が設けられた基板と、該基板上に設けられた複数の電極１０および電極２０と、複数の電極１０と電極２０との間に配置された抵抗層３０とを備えている。つまり、抵抗可変型不揮発性メモリ装置３は、基板上に、複数のトランジスタ４と、複数の不揮発性メモリセル１とが設けられた構造を有する（図６〜図８を参照）。
The variable resistance
上記複数の電極１０または電極２０は、複数のトランジスタ４と電気的に接続されて構成されている。つまり、図９に示すように、各不揮発性メモリセル１は、各トランジスタ４と電気的に接続されている。また、複数のトランジスタ４は、それぞれワード線５０と接続されている。一方、複数の不揮発性メモリセル１は、それぞれビット線５１に接続されている。
The plurality of
上記構成によれば、電極１０と電極２０との間に電流または電圧を印加することで抵抗が変化する。したがって、例えば、複数のビット線５１のうちのＢｎと、複数のワード線５０のうちのＷｎとを選択することによって、（Ｂｎ，Ｗｎ）の不揮発性メモリセル１への書き込みまたは読み出しを所定の印加電圧を可変にして行うことが可能となる。
According to the above configuration, the resistance is changed by applying a current or a voltage between the
上記トランジスタ４は、特に限定されるものではなく、あらゆるトランジスタを用いることができる。例えば、ＭＯＳトランジスタを好適に用いることができる。
The
なお、電極１０、電極２０、並びに抵抗層３０については、＜２．本発明にかかる不揮発性メモリセル＞で説明したものと同一であるので、ここでは説明を省略する。
For the
本実施形態にかかる抵抗可変型不揮発性メモリ装置３は、ＭＯＳ ＦＥＴを用いたスイッチング素子上に、不揮発性メモリセル１を形成することにより製造することができる。ここで、本実施形態にかかる抵抗可変型不揮発性メモリ装置３の製造方法について、上記抵抗層３０として抵抗層３０ａを備える場合と、抵抗層３０ｃを備える場合とに分けて具体的に説明する。なお、上記抵抗層３０として抵抗層３０ｂおよび抵抗層３０ｄを備える場合については、それぞれ、抵抗層３０ａおよび抵抗層３０ｃを備える場合と原理的に同一の方法で製造できるため、ここではその説明を省略する。
The variable resistance
（Ｉ）抵抗層３０として抵抗層３０ａを備える場合
複数のトランジスタ４（スイッチング素子）がアレイ状に設けられた基板上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極１０を形成させる。次に、電極１０の表面をＣＭＰ（Chemical Mechanical Polishing）等により平坦化する。そして、平坦化された電極１０上に、抵抗層３０の第１物質層、抵抗層３０の第３物質層、および抵抗層３０の第２物質層を順に、アトミックレイヤーデポジション（Atomic Layer Deposition；ＡＬＤ）やＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）等により形成し、積層させる。そして、上記第２物質層上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極２０を形成させる。続いて、所望の微細形状の加工を行う。その際、加工方法は特に限定されるものではなく、半導体プロセスや、ＧＭＲやＴＭＲ磁気ヘッドや磁気メモリ（ＭＲＡＭ）などの磁性デバイス作製プロセス等で用いられる従来公知の方法を用いることができる。例えば、ステッパー等を用いたフォトリソグラフィー技術により、微細パタ−ン形成し、ＲＩＥ（Reactive Ion Etching）等のエッチング法によりエッチングする。上記工程を経ることにより、ＭＯＳ ＦＥＴを用いたスイッチング素子上に、抵抗層３０として抵抗層３０ａを備える不揮発性メモリセル１が集積化された抵抗可変型不揮発性メモリ装置３を製造することができる。
(I) When the resistive layer 30a is provided as the
なお、上記電極１０および電極２０として、Ｃｕ電極を用いる場合、上記抵抗層３０の第２物質層を積層した後、上記微細形状の加工を行い、上記電極２０を形成すればよい。
When Cu electrodes are used as the
（ＩＩ）抵抗層３０として抵抗層３０ｃを備える場合
複数のトランジスタ４（スイッチング素子）がアレイ状に設けられた基板上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極１０を形成させる。上記電極１０上に絶縁膜層に設ける。該絶縁膜層にビアホールを形成させる。該ビアホールの内部で、プラズマＣＶＤ法等により導電性カーボンナノチューブを成長させる。次に、ＣＭＰ法により導電性カーボンナノチューブの先端と上記絶縁膜層とを研磨し、平坦化させる。これにより、電極１０上に、導電性カーボンナノチューブからなる層（第１物質層）を形成できる。次に、該第１物質層の上に、遷移金属の単一の酸化物を含有する酸化物層（第３物質層）を形成させる。さらに、上記酸化物層の上に、絶縁膜層を設ける。該絶縁膜層にビアホールを形成させる。該ビアホールの内部で、プラズマＣＶＤ法等により導電性カーボンナノチューブを成長させる。次に、ＣＭＰ法により導電性カーボンナノチューブの先端と上記絶縁膜層とを研磨し、平坦化させる。これにより、上記酸化物層の上に、導電性カーボンナノチューブからなる層（第２物質層）を形成できる。さらに、上記第２物質層上に、電極２０を金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により形成させる。続いて、所望の微細形状の加工を行う。その際、加工方法は特に限定されるものではなく、半導体プロセスや、ＧＭＲやＴＭＲ磁気ヘッドや磁気メモリ（ＭＲＡＭ）などの磁性デバイス作製プロセス等で用いられる従来公知の方法を用いることができる。例えば、ステッパー等を用いたフォトリソグラフィー技術により、微細パタ−ン形成し、ＲＩＥ（Reactive Ion Etching）等のエッチング法によりエッチングする。上記工程を経ることにより、ＭＯＳ ＦＥＴを用いたスイッチング素子上に、抵抗層３０として抵抗層３０ｃを備える不揮発性メモリセル１を集積化させた抵抗可変型不揮発性メモリ装置３を製造することができる（図６を参照）。
(II) When the
本実施形態にかかる抵抗可変型不揮発性メモリ装置３への書き込みおよび読み出しは、印加する電圧または電流の大きさを変更することにより行うことができる。例えば、電極１０に対して電極２０にプラスの電圧を印加することにより、書き込みを行い、電極１０に対して電極２０にマイナスの電圧を印加することにより、消去を行う構成とすることができる。また、読み出しについては、書き込みや消去の際の電圧よりも十分に小さい電圧、例えば、書き込みや消去の際の電圧の１／１００〜１／２の電圧を印加したときの電流の変化を検出することによって、行うことができる。上記電流の変化を検出する方法は、特に限定されるものではないが、例えば、各不揮発性メモリセル１と参照抵抗との差分を検出する方法などを用いることができる。なお、上記参照抵抗として、抵抗可変型不揮発性メモリを構成する不揮発性メモリセル１の１つを用いることができる。また、上記参照抵抗は、読み出しを行う不揮発性メモリセル１の近傍に位置する素子を選択することが好ましい。これにより、ウェハー内の抵抗特性のばらつきに対して、読み出し信号への影響を低減することができる。
Writing to and reading from the variable resistance
本発明にかかる抵抗可変型不揮発性メモリ装置は、上記の実施形態で説明したように、本発明にかかる不揮発性メモリセルを備えているため、情報の書き込み、読み出し、および消去を高速に行うことができる。また、したがって、本発明にかかる抵抗可変型不揮発性メモリ装置は、デジタルスチールカメラや携帯電話などのモバイル機器に搭載する不揮発性メモリとして好適に用いることができる。 Since the variable resistance nonvolatile memory device according to the present invention includes the nonvolatile memory cell according to the present invention as described in the above embodiment, information writing, reading, and erasing can be performed at high speed. Can do. Therefore, the variable resistance nonvolatile memory device according to the present invention can be suitably used as a nonvolatile memory mounted on a mobile device such as a digital still camera or a mobile phone.
なお本発明は、以上説示した各構成に限定されるものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示した技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。また、本明細書中に記載された学術文献および特許文献の全てが、本明細書中において参考として援用される。 The present invention is not limited to the configurations described above, and various modifications can be made within the scope of the claims, and the technical means disclosed in different embodiments can be appropriately combined. Such embodiments are also included in the technical scope of the present invention. Moreover, all the academic literatures and patent literatures described in this specification are incorporated herein by reference.
以上のように、本発明では、抵抗層が、電子相関が強い物質層を、該物質層よりも電子相関が弱い２つの物質層、または導電性カーボンナノチューブからなる２つの物質層によって挟持する構造を有しているため、高速応答性および高抵抗変化率を有する不揮発性メモリセルが実現できる。そのため、本発明は、情報通信端末などに使用される不揮発性メモリや抵抗可変型不揮発性メモリに代表される各種記憶装置に利用できるだけではなく、センサや画像表示器といったランダムアクセス機能が必要とされる電子機器全般にも利用可能である。また、それだけではなく、電流または電圧の印加によりスイッチングを行うあらゆる用途に用いることができる。さらに、適用可能な産業分野は、電子・機械産業だけではなく、医療産業、化学産業、バイオ産業など幅広い産業に適用可能である。 As described above, in the present invention, the resistance layer has a structure in which a substance layer having a strong electron correlation is sandwiched between two substance layers having a weaker electron correlation than the substance layer or two substance layers made of conductive carbon nanotubes. Therefore, a nonvolatile memory cell having high-speed response and a high resistance change rate can be realized. Therefore, the present invention not only can be used for various storage devices typified by nonvolatile memories and variable resistance nonvolatile memories used for information communication terminals, but also requires random access functions such as sensors and image displays. It can also be used for general electronic devices. Moreover, it can be used not only for it but for every use which switches by application of an electric current or a voltage. Furthermore, applicable industrial fields are applicable not only to the electronics / mechanical industry but also to a wide range of industries such as the medical industry, the chemical industry, and the bio industry.
１ 不揮発性メモリセル
２ 基板
３ 抵抗可変型不揮発性メモリ装置
４ トランジスタ
１０ 電極（第１電極）
２０ 電極（第２電極）
３０ 抵抗層
３０ａ 抵抗層
３０ｂ 抵抗層
３０ｃ 抵抗層
３０ｄ 抵抗層
３１ 導電性カーボンナノチューブからなる層（第１物質層）
３２ 導電性カーボンナノチューブ（第２物質層）
３３ 酸化物層（第３物質層）
３４ ビアホール（第１のビアホール）
３５ ビアホール（第２のビアホール）
３６ コンタクトホール（第１のコンタクトホール）
４０ 埋め込み金属
４１ ＭＯＳゲート
４２ ＭＯＳソース
４３ ＭＯＳドレイン
４４ 絶縁膜層
４５ 絶縁膜層
４６ 絶縁膜層
４７ 絶縁膜層
４８ 絶縁膜層
４９ 絶縁膜層
DESCRIPTION OF
20 electrodes (second electrode)
30 resistance layer 30a resistance layer
32 Conductive carbon nanotube (second material layer)
33 Oxide layer (third material layer)
34 Via hole (first via hole)
35 Via hole (second via hole)
36 Contact hole (first contact hole)
40 embedded
Claims (9)
上記抵抗層は、第１物質層、第２物質層、および第３物質層を含み、
上記第３物質層は、上記第１物質層と第２物質層との間に配置されており、
上記第３物質層の電子相関は、上記第１物質層および第２物質層の電子相関よりも強く、
上記第１電極と第２電極との間に電流あるいは電圧を印加することで抵抗が変化することを特徴とする不揮発性メモリセル。 A first electrode, a second electrode, and a resistance layer disposed between the first electrode and the second electrode,
The resistance layer includes a first material layer, a second material layer, and a third material layer,
The third material layer is disposed between the first material layer and the second material layer;
The electron correlation of the third material layer is stronger than the electron correlation of the first material layer and the second material layer,
A non-volatile memory cell, wherein resistance is changed by applying a current or voltage between the first electrode and the second electrode.
上記抵抗層は、第１物質層、第２物質層、および第３物質層を含み、
上記第３物質層は、上記第１物質層と第２物質層との間に配置されており、
上記第１物質層および第２物質層は、導電性カーボンナノチューブからなり、
上記第３物質層は遷移金属の酸化物を含有し、
上記第１電極と第２電極との間に電流あるいは電圧を印加することで抵抗が変化することを特徴とする不揮発性メモリセル。 A first electrode, a second electrode, and a resistance layer disposed between the first electrode and the second electrode,
The resistance layer includes a first material layer, a second material layer, and a third material layer,
The third material layer is disposed between the first material layer and the second material layer;
The first material layer and the second material layer are made of conductive carbon nanotubes,
The third material layer contains an oxide of a transition metal,
A non-volatile memory cell, wherein resistance is changed by applying a current or voltage between the first electrode and the second electrode.
該ビアホールまたはコンタクトホールの内部で、導電性カーボンナノチューブを成長させることによって、上記第１物質層および第２物質層が形成されていることを特徴とする請求項５に記載の不揮発性メモリセル。 Via holes or contact holes are formed between the first electrode and the third material layer, and between the third material layer and the second electrode,
6. The nonvolatile memory cell according to claim 5, wherein the first material layer and the second material layer are formed by growing conductive carbon nanotubes in the via hole or the contact hole.
上記第１物質層上に、遷移金属の酸化物を含有する第３物質層を形成させる第２工程と、
上記第３物質層上に、導電性カーボンナノチューブからなる第２物質層を形成させる第３工程とを含み、
上記第１工程は、上記第１電極上に絶縁膜層に設け、該絶縁膜層に第１のビアホールまたはコンタクトホールを形成させ、該第１のビアホールまたはコンタクトホールの内部で、導電性カーボンナノチューブを成長させることによって、上記第１物質層を形成させる工程であり、
上記第３工程は、上記第３物質層上に絶縁膜層を設け、該絶縁膜層に第２のビアホールまたはコンタクトホールを形成させ、該第２のビアホールまたはコンタクトホールの内部で、導電性カーボンナノチューブを成長させることによって、上記第２物質層を形成させる工程であることを特徴とする不揮発性メモリセルの製造方法。 A first step of forming a first material layer made of conductive carbon nanotubes on the first electrode;
A second step of forming a third material layer containing an oxide of a transition metal on the first material layer;
Forming a second material layer made of conductive carbon nanotubes on the third material layer, and
In the first step, an insulating film layer is provided on the first electrode, a first via hole or contact hole is formed in the insulating film layer, and a conductive carbon nanotube is formed inside the first via hole or contact hole. And forming the first material layer by growing
In the third step, an insulating film layer is provided on the third material layer, a second via hole or contact hole is formed in the insulating film layer, and a conductive carbon is formed inside the second via hole or contact hole. A method for manufacturing a nonvolatile memory cell, the method comprising forming a second material layer by growing nanotubes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006257970A JP5223084B2 (en) | 2006-09-22 | 2006-09-22 | Nonvolatile memory cell having multi-layered resistance layer, manufacturing method thereof, and variable resistance nonvolatile memory device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006257970A JP5223084B2 (en) | 2006-09-22 | 2006-09-22 | Nonvolatile memory cell having multi-layered resistance layer, manufacturing method thereof, and variable resistance nonvolatile memory device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008078509A true JP2008078509A (en) | 2008-04-03 |
| JP5223084B2 JP5223084B2 (en) | 2013-06-26 |
Family
ID=39350238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006257970A Active JP5223084B2 (en) | 2006-09-22 | 2006-09-22 | Nonvolatile memory cell having multi-layered resistance layer, manufacturing method thereof, and variable resistance nonvolatile memory device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5223084B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009114796A1 (en) * | 2008-03-13 | 2009-09-17 | Symetrix Corporation | Correlated electron material with morphological formations |
| WO2010009364A1 (en) * | 2008-07-18 | 2010-01-21 | Sandisk 3D, Llc | Carbon-based resistivity-switching materials and methods of forming the same |
| WO2010073897A1 (en) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | Variable resistance element |
| WO2010084774A1 (en) * | 2009-01-26 | 2010-07-29 | 国立大学法人大阪大学 | Nonvolatile memory cell, resistance variable nonvolatile memory device and method for designing nonvolatile memory cell |
| US7977667B2 (en) | 2008-04-11 | 2011-07-12 | Sandisk 3D Llc | Memory cell that includes a carbon nano-tube reversible resistance-switching element and methods of forming the same |
| US8467224B2 (en) | 2008-04-11 | 2013-06-18 | Sandisk 3D Llc | Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom |
| WO2017141042A1 (en) * | 2016-02-19 | 2017-08-24 | Arm Ltd | Method providing for a storage element |
| CN108140665A (en) * | 2015-09-30 | 2018-06-08 | Arm有限公司 | More impedances are associated with electronic switch structure |
| US10170700B2 (en) | 2016-02-19 | 2019-01-01 | Arm Ltd. | Fabrication of correlated electron material devices method to control carbon |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269367A (en) * | 1999-03-19 | 2000-09-29 | Nec Corp | Semiconductor storage device |
| JP2005317976A (en) * | 2004-04-28 | 2005-11-10 | Samsung Electronics Co Ltd | Memory device utilizing multilayer structure with stepwise resistance value |
| WO2007083362A1 (en) * | 2006-01-18 | 2007-07-26 | Fujitsu Limited | Resistive storage element and method for manufacturing same |
| WO2007138646A1 (en) * | 2006-05-25 | 2007-12-06 | Hitachi, Ltd. | Nonvolatile memory element, its manufacturing method, and semiconductor device using the nonvolatile memory element |
-
2006
- 2006-09-22 JP JP2006257970A patent/JP5223084B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269367A (en) * | 1999-03-19 | 2000-09-29 | Nec Corp | Semiconductor storage device |
| JP2005317976A (en) * | 2004-04-28 | 2005-11-10 | Samsung Electronics Co Ltd | Memory device utilizing multilayer structure with stepwise resistance value |
| WO2007083362A1 (en) * | 2006-01-18 | 2007-07-26 | Fujitsu Limited | Resistive storage element and method for manufacturing same |
| WO2007138646A1 (en) * | 2006-05-25 | 2007-12-06 | Hitachi, Ltd. | Nonvolatile memory element, its manufacturing method, and semiconductor device using the nonvolatile memory element |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009114796A1 (en) * | 2008-03-13 | 2009-09-17 | Symetrix Corporation | Correlated electron material with morphological formations |
| US7977667B2 (en) | 2008-04-11 | 2011-07-12 | Sandisk 3D Llc | Memory cell that includes a carbon nano-tube reversible resistance-switching element and methods of forming the same |
| US8467224B2 (en) | 2008-04-11 | 2013-06-18 | Sandisk 3D Llc | Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom |
| WO2010009364A1 (en) * | 2008-07-18 | 2010-01-21 | Sandisk 3D, Llc | Carbon-based resistivity-switching materials and methods of forming the same |
| WO2010073897A1 (en) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | Variable resistance element |
| JP5464148B2 (en) * | 2008-12-26 | 2014-04-09 | 日本電気株式会社 | Variable resistance element |
| WO2010084774A1 (en) * | 2009-01-26 | 2010-07-29 | 国立大学法人大阪大学 | Nonvolatile memory cell, resistance variable nonvolatile memory device and method for designing nonvolatile memory cell |
| CN108140665A (en) * | 2015-09-30 | 2018-06-08 | Arm有限公司 | More impedances are associated with electronic switch structure |
| WO2017141042A1 (en) * | 2016-02-19 | 2017-08-24 | Arm Ltd | Method providing for a storage element |
| GB2563520A (en) * | 2016-02-19 | 2018-12-19 | Advanced Risc Mach Ltd | Method providing for a storage element |
| US10170700B2 (en) | 2016-02-19 | 2019-01-01 | Arm Ltd. | Fabrication of correlated electron material devices method to control carbon |
| US10580982B2 (en) | 2016-02-19 | 2020-03-03 | Arm Limited | Fabrication of correlated electron material devices method to control carbon |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5223084B2 (en) | 2013-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5223084B2 (en) | Nonvolatile memory cell having multi-layered resistance layer, manufacturing method thereof, and variable resistance nonvolatile memory device using the same | |
| JP5119436B2 (en) | Nonvolatile memory cell and manufacturing method thereof, variable resistance nonvolatile memory device, and nonvolatile memory cell design method | |
| Hwang | Prospective of semiconductor memory devices: from memory system to materials | |
| US9208873B2 (en) | Non-volatile storage system biasing conditions for standby and first read | |
| TWI260744B (en) | Asymmetric-area memory cell | |
| JP5477371B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| TWI540775B (en) | Resistance change nonvolatile memory device, semiconductor device, and method of operating resistance change nonvolatile memory device | |
| JP2019114816A (en) | Manufacturing method of magnetic resistance random access memory | |
| CN104813471B (en) | Square crossing point in-line memory framework for metal-conductive oxide-metal (MCOM) memory component | |
| KR101162447B1 (en) | Nonvolatile memory device and method for manufacturing same | |
| WO2011105060A1 (en) | Method for manufacturing nonvolatile memory device, nonvolatile memory element, and nonvolatile memory device | |
| US20100109085A1 (en) | Memory device design | |
| JP4555780B2 (en) | High density and high programming efficiency MRAM design | |
| JP2009081251A (en) | Resistance change element, production method thereof, and resistance change memory | |
| WO2006009090A1 (en) | Storage element | |
| US8097870B2 (en) | Memory cell with alignment structure | |
| US7964869B2 (en) | Memory element, memory apparatus, and semiconductor integrated circuit | |
| CN104900805A (en) | Memory | |
| JP2007103945A (en) | Phase change memory devices using magnetic resistance effect, methods of operating and methods of fabricating same | |
| KR20120014150A (en) | Three dimensionally stacked non-volatile memory units | |
| US8446752B2 (en) | Programmable metallization cell switch and memory units containing the same | |
| KR102602498B1 (en) | Memory cell device with thin-film transistor selector and methods for forming the same | |
| US20210408117A1 (en) | Multi-gate selector switches for memory cells and methods of forming the same | |
| KR20220145829A (en) | Memory Cells and Memory Cell Arrays | |
| KR20220039655A (en) | Nonvolatile memory cell, nonvolatile memory cell array, and method of writing information in nonvolatile memory cell array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |