JP2008077060A - 液晶装置および電子機器 - Google Patents
液晶装置および電子機器 Download PDFInfo
- Publication number
- JP2008077060A JP2008077060A JP2007190432A JP2007190432A JP2008077060A JP 2008077060 A JP2008077060 A JP 2008077060A JP 2007190432 A JP2007190432 A JP 2007190432A JP 2007190432 A JP2007190432 A JP 2007190432A JP 2008077060 A JP2008077060 A JP 2008077060A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electrode
- insulating film
- film
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 239000011229 interlayer Substances 0.000 claims abstract description 95
- 239000000463 material Substances 0.000 claims abstract description 55
- 239000010410 layer Substances 0.000 claims description 95
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 230000005684 electric field Effects 0.000 claims description 20
- 239000010408 film Substances 0.000 description 342
- 238000000034 method Methods 0.000 description 39
- 238000004519 manufacturing process Methods 0.000 description 23
- 238000002161 passivation Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 18
- 238000005260 corrosion Methods 0.000 description 15
- 230000007797 corrosion Effects 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000003628 erosive effect Effects 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13456—Cell terminals located on one side of the display only
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】オーバーレイヤー構造を採用した液晶装置において、実装部品と接続する端子を
形成する。
【解決手段】ＦＦＳ方式の液晶装置において、ＴＦＴアレイ基板１０上の平坦化膜の非形
成領域（領域６１）に、実装部品を接続する端子２０２が設けられており、端子２０２は
、データ線３と同一材質の端子本体部７０と、第４層間絶縁膜２７と同一材質であって、
少なくとも端子本体部７０の側部６４を覆うように端子本体部７０上に部分的に形成され
た端子絶縁膜７７と、共通電極１７と同一材質であって、少なくとも端子本体部７０上の
端子絶縁膜７７の開口部８２と端子本体部７０の側部６４とを覆って形成され、端子本体
部７０と電気的に接続された端子電極部７１と、を有する。
【選択図】図６
形成する。
【解決手段】ＦＦＳ方式の液晶装置において、ＴＦＴアレイ基板１０上の平坦化膜の非形
成領域（領域６１）に、実装部品を接続する端子２０２が設けられており、端子２０２は
、データ線３と同一材質の端子本体部７０と、第４層間絶縁膜２７と同一材質であって、
少なくとも端子本体部７０の側部６４を覆うように端子本体部７０上に部分的に形成され
た端子絶縁膜７７と、共通電極１７と同一材質であって、少なくとも端子本体部７０上の
端子絶縁膜７７の開口部８２と端子本体部７０の側部６４とを覆って形成され、端子本体
部７０と電気的に接続された端子電極部７１と、を有する。
【選択図】図６
Description
本発明は、液晶装置および電子機器に関するものである。
従来のＴＮ（Twisted Nematic）方式などの液晶装置は、一対の基板間に液晶を封入し
た構成を有しており、各基板上の電極で基板面に垂直な方向に電界を印加することによっ
て液晶分子の配向を制御し、光透過率を変調している。これに対し、液晶装置の広視野角
化を図る一つの手段として、液晶に印加する電界の方向を基板面に略平行な方向とし、こ
の電界によって液晶を基板に略平行な面内で回転させる方式が知られている。つまり、一
つの基板上に一対の電極を形成して電界を発生させる方式である。この種の方式としては
、ＩＰＳ（In- Plane Switching）方式、ＦＦＳ（Fringe-Field Switching）方式などが
知られている。
た構成を有しており、各基板上の電極で基板面に垂直な方向に電界を印加することによっ
て液晶分子の配向を制御し、光透過率を変調している。これに対し、液晶装置の広視野角
化を図る一つの手段として、液晶に印加する電界の方向を基板面に略平行な方向とし、こ
の電界によって液晶を基板に略平行な面内で回転させる方式が知られている。つまり、一
つの基板上に一対の電極を形成して電界を発生させる方式である。この種の方式としては
、ＩＰＳ（In- Plane Switching）方式、ＦＦＳ（Fringe-Field Switching）方式などが
知られている。
ＦＦＳ方式は、ＩＰＳ方式の技術を更に改良した技術であり、構造上異なるのは、ＩＰ
Ｓ方式の場合は一対の櫛歯状電極が同層に形成されているのに対し、ＦＦＳ方式の場合は
一対の電極が異なる層に形成されている点である。すなわち、ＦＦＳ方式はベタ状電極の
上方に層間絶縁膜を介して櫛歯状電極が積層されている。この電極構成の違いにより、発
生する電界の方向が若干変わり、ＩＰＳ方式での電界方向は電極が対向する横方向である
が、ＦＦＳ方式での電界方向は電極が異なる層に形成されているため、横方向に加えて、
特に電極の縁の近傍で基板面に垂直な方向にも強い電界成分を持っている。なお、下記の
特許文献１は、電極形状はＩＰＳ方式の一種であるが、一対の電極が異なる層に形成され
ていることで電界方向はＦＦＳ方式と類似している。
Ｓ方式の場合は一対の櫛歯状電極が同層に形成されているのに対し、ＦＦＳ方式の場合は
一対の電極が異なる層に形成されている点である。すなわち、ＦＦＳ方式はベタ状電極の
上方に層間絶縁膜を介して櫛歯状電極が積層されている。この電極構成の違いにより、発
生する電界の方向が若干変わり、ＩＰＳ方式での電界方向は電極が対向する横方向である
が、ＦＦＳ方式での電界方向は電極が異なる層に形成されているため、横方向に加えて、
特に電極の縁の近傍で基板面に垂直な方向にも強い電界成分を持っている。なお、下記の
特許文献１は、電極形状はＩＰＳ方式の一種であるが、一対の電極が異なる層に形成され
ていることで電界方向はＦＦＳ方式と類似している。
その結果、通常のＩＰＳ方式では電極間に位置する液晶分子が駆動されたとしても電極
の直上に位置する液晶分子はほとんど駆動されないため、電極部分が表示に寄与できず、
この部分が遮光膜で遮光されることで開口率が低下する。これに対して、ＦＦＳ方式の場
合、電極間に位置する液晶分子は勿論のこと、電極の直上に位置する液晶分子も駆動され
やすいという特徴を持っている。したがって、ＦＦＳ方式においては、電極を透明導電膜
で形成すれば、電極の部分もある程度表示に寄与させることができ、同じ条件のＩＰＳ方
式に比べて開口率を大きくできるという利点を有している。
特開２００３−１５１４６号公報
の直上に位置する液晶分子はほとんど駆動されないため、電極部分が表示に寄与できず、
この部分が遮光膜で遮光されることで開口率が低下する。これに対して、ＦＦＳ方式の場
合、電極間に位置する液晶分子は勿論のこと、電極の直上に位置する液晶分子も駆動され
やすいという特徴を持っている。したがって、ＦＦＳ方式においては、電極を透明導電膜
で形成すれば、電極の部分もある程度表示に寄与させることができ、同じ条件のＩＰＳ方
式に比べて開口率を大きくできるという利点を有している。
このように、液晶装置の高輝度化を図る手段としては、上記ＦＦＳ方式の採用が有効で
ある。ここで、液晶装置のスイッチング素子には、Ｐ−Ｓｉ（ポリシリコン）型薄膜トラ
ンジスタ（Thin Film Transistor、以下ＴＦＴと略記する）素子またはα―Ｓｉ（アモル
ファスシリコン）型ＴＦＴ素子などが用いられている。そして、主にＰ−Ｓｉ型ＴＦＴ素
子を用いたときには、ＴＦＴ素子を覆う絶縁膜を形成して表面を平坦化し、かかる絶縁膜
上に液晶駆動用の電極を形成した、いわゆるオーバーレイヤー構造が採用されている。
ところで、液晶装置には駆動ＩＣやフレキシブル基板などの実装部品を接続するための
端子を形成する必要がある。
本発明は、上述の事情を鑑みてなされたものであり、オーバーレイヤー構造とする場合
に、ＴＦＴ素子に接続される走査線やデータ線を形成するための金属膜や絶縁膜などを用
いて耐食性に優れた端子を形成する技術を提供することを目的の一つとしている。
ある。ここで、液晶装置のスイッチング素子には、Ｐ−Ｓｉ（ポリシリコン）型薄膜トラ
ンジスタ（Thin Film Transistor、以下ＴＦＴと略記する）素子またはα―Ｓｉ（アモル
ファスシリコン）型ＴＦＴ素子などが用いられている。そして、主にＰ−Ｓｉ型ＴＦＴ素
子を用いたときには、ＴＦＴ素子を覆う絶縁膜を形成して表面を平坦化し、かかる絶縁膜
上に液晶駆動用の電極を形成した、いわゆるオーバーレイヤー構造が採用されている。
ところで、液晶装置には駆動ＩＣやフレキシブル基板などの実装部品を接続するための
端子を形成する必要がある。
本発明は、上述の事情を鑑みてなされたものであり、オーバーレイヤー構造とする場合
に、ＴＦＴ素子に接続される走査線やデータ線を形成するための金属膜や絶縁膜などを用
いて耐食性に優れた端子を形成する技術を提供することを目的の一つとしている。
上記の目的を達成するために、本発明の液晶装置は、液晶を挟持して互いに対向する第
１基板と第２基板とを具備し、前記第１基板上に、スイッチング素子と、該スイッチング
素子に接続された信号配線と、該信号配線および前記スイッチング素子の上側に設けられ
た平坦性を有する絶縁膜からなる平坦化膜と、該平坦化膜の上側に設けられた第１電極と
、該第１電極の上側に設けられた電極絶縁膜と、該電極絶縁膜の上側に設けられ、複数の
スリットを有するとともに前記第１電極との間で前記スリットの各々を通じて電界を発生
させる第２電極と、を備え、前記第１基板上の前記平坦化膜の非形成領域の少なくとも一
部に、実装部品を接続する端子が設けられており、該端子は、前記信号配線と同一材質の
端子本体部と、前記電極絶縁膜と同一材質であって、前記端子本体部の側面を覆うととも
に、前記端子本体部における開口領域で開口するように該端子本体部上に形成された端子
絶縁膜と、前記第２電極と同一材質であって、前記開口領域と前記端子本体部の側面とを
覆って形成され、前記端子本体部とは前記開口領域を介して電気的に接続された端子電極
部と、を有することを特徴とする。
１基板と第２基板とを具備し、前記第１基板上に、スイッチング素子と、該スイッチング
素子に接続された信号配線と、該信号配線および前記スイッチング素子の上側に設けられ
た平坦性を有する絶縁膜からなる平坦化膜と、該平坦化膜の上側に設けられた第１電極と
、該第１電極の上側に設けられた電極絶縁膜と、該電極絶縁膜の上側に設けられ、複数の
スリットを有するとともに前記第１電極との間で前記スリットの各々を通じて電界を発生
させる第２電極と、を備え、前記第１基板上の前記平坦化膜の非形成領域の少なくとも一
部に、実装部品を接続する端子が設けられており、該端子は、前記信号配線と同一材質の
端子本体部と、前記電極絶縁膜と同一材質であって、前記端子本体部の側面を覆うととも
に、前記端子本体部における開口領域で開口するように該端子本体部上に形成された端子
絶縁膜と、前記第２電極と同一材質であって、前記開口領域と前記端子本体部の側面とを
覆って形成され、前記端子本体部とは前記開口領域を介して電気的に接続された端子電極
部と、を有することを特徴とする。
このように構成することで、平坦化膜を備えたＦＦＳ方式の液晶装置において、第１電
極と第２電極との間に設けられた電極絶縁膜が端子領域（平坦化膜の非形成領域）に端子
絶縁膜として配置するので、当該端子絶縁膜は、端子のパッシベーション膜として機能す
る。また、実装部品と端子との接続部が端子電極部の１層で構成されるので、接続部の面
積をより広く確保することができる。さらに、端子本体部は、信号配線と同一材質である
ため、同時に形成でき、端子と信号配線との接続を簡便にすることができる。
端子領域において、平坦化膜が存置していると、当該平坦化膜に対して数ミクロン程度
の貫通孔を形成しなければならず、深い貫通孔の底部にある電極への接続は接触不良を生
じやすい。また、第１電極、第２電極を形成するための導電膜を用いて端子の電極を形成
するにも、貫通孔が深いと付き回りが悪くなって電気的信頼性を確保できなくなるおそれ
がある。上記構成では、端子領域では、平坦化膜の非形成領域に設けられるので、端子領
域の凹凸は少なくなり、接続部において良好な導通性能を確保することができる。くわえ
て、端子本体部の側面は、端子絶縁膜および端子電極部により覆われるので、高い耐腐食
性を確保することができる。
極と第２電極との間に設けられた電極絶縁膜が端子領域（平坦化膜の非形成領域）に端子
絶縁膜として配置するので、当該端子絶縁膜は、端子のパッシベーション膜として機能す
る。また、実装部品と端子との接続部が端子電極部の１層で構成されるので、接続部の面
積をより広く確保することができる。さらに、端子本体部は、信号配線と同一材質である
ため、同時に形成でき、端子と信号配線との接続を簡便にすることができる。
端子領域において、平坦化膜が存置していると、当該平坦化膜に対して数ミクロン程度
の貫通孔を形成しなければならず、深い貫通孔の底部にある電極への接続は接触不良を生
じやすい。また、第１電極、第２電極を形成するための導電膜を用いて端子の電極を形成
するにも、貫通孔が深いと付き回りが悪くなって電気的信頼性を確保できなくなるおそれ
がある。上記構成では、端子領域では、平坦化膜の非形成領域に設けられるので、端子領
域の凹凸は少なくなり、接続部において良好な導通性能を確保することができる。くわえ
て、端子本体部の側面は、端子絶縁膜および端子電極部により覆われるので、高い耐腐食
性を確保することができる。
また、液晶を挟持して互いに対向する第１基板と第２基板とを具備し、前記第１基板上
に、スイッチング素子と、該スイッチング素子に接続された信号配線と、該信号配線およ
び前記スイッチング素子の上側に設けられた平坦性を有する絶縁膜からなる平坦化膜と、
該平坦化膜の上側に設けられた第１電極と、該第１電極の上側に設けられた電極絶縁膜と
、該電極絶縁膜の上側に設けられ、複数のスリットを有するとともに前記第１電極との間
で前記スリットの各々を通じて電界を発生させる第２電極と、を備え、前記第１基板上の
前記平坦化膜の非形成領域の少なくとも一部に、実装部品を接続する端子が設けられてお
り、該端子は、前記信号配線と同一材質の端子本体部と、前記第１電極と同一材質であっ
て、少なくとも前記端子本体部を覆うように形成され、該端子本体部と電気的に接続され
た第１端子電極部と、前記電極絶縁膜と同一材質であって、前記端子本体部の側面を覆う
とともに、前記端子本体部における開口領域で開口するように該端子本体部上に形成され
た端子絶縁膜と、前記第２電極と同一材質であって、前記開口領域と前記端子本体部の側
面とを覆うように形成され、前記第１端子電極部とは前記開口領域を介して電気的に接続
された第２端子電極部と、を有することを特徴とする。
に、スイッチング素子と、該スイッチング素子に接続された信号配線と、該信号配線およ
び前記スイッチング素子の上側に設けられた平坦性を有する絶縁膜からなる平坦化膜と、
該平坦化膜の上側に設けられた第１電極と、該第１電極の上側に設けられた電極絶縁膜と
、該電極絶縁膜の上側に設けられ、複数のスリットを有するとともに前記第１電極との間
で前記スリットの各々を通じて電界を発生させる第２電極と、を備え、前記第１基板上の
前記平坦化膜の非形成領域の少なくとも一部に、実装部品を接続する端子が設けられてお
り、該端子は、前記信号配線と同一材質の端子本体部と、前記第１電極と同一材質であっ
て、少なくとも前記端子本体部を覆うように形成され、該端子本体部と電気的に接続され
た第１端子電極部と、前記電極絶縁膜と同一材質であって、前記端子本体部の側面を覆う
とともに、前記端子本体部における開口領域で開口するように該端子本体部上に形成され
た端子絶縁膜と、前記第２電極と同一材質であって、前記開口領域と前記端子本体部の側
面とを覆うように形成され、前記第１端子電極部とは前記開口領域を介して電気的に接続
された第２端子電極部と、を有することを特徴とする。
このように構成することで、平坦化膜を備えたＦＦＳ方式の液晶装置において、第１電
極と第２電極との間に設けられた電極絶縁膜が端子領域（平坦化膜の非形成領域）に端子
絶縁膜として配置するので、当該端子絶縁膜は、端子のパッシベーション膜として機能す
る。
端子領域において、平坦化膜が存置していると、当該平坦化膜に対して数ミクロン程度
の貫通孔を形成しなければならず、深い貫通孔の底部にある電極への接続は接触不良を生
じやすい。また、第１電極、第２電極を形成するための導電膜を用いて端子の電極を形成
するにも、貫通孔が深いと付き回りが悪くなって電気的信頼性を確保できなくなるおそれ
がある。上記構成では、端子領域では、平坦化膜の非形成領域に設けられるので、端子領
域の凹凸は少なくなり、接続部において良好な導通性能を確保することができる。くわえ
て、端子本体部の側面は、第１端子電極部、端子絶縁膜および第２端子電極部により覆わ
れるので、より高い耐腐食性を確保することができる。
極と第２電極との間に設けられた電極絶縁膜が端子領域（平坦化膜の非形成領域）に端子
絶縁膜として配置するので、当該端子絶縁膜は、端子のパッシベーション膜として機能す
る。
端子領域において、平坦化膜が存置していると、当該平坦化膜に対して数ミクロン程度
の貫通孔を形成しなければならず、深い貫通孔の底部にある電極への接続は接触不良を生
じやすい。また、第１電極、第２電極を形成するための導電膜を用いて端子の電極を形成
するにも、貫通孔が深いと付き回りが悪くなって電気的信頼性を確保できなくなるおそれ
がある。上記構成では、端子領域では、平坦化膜の非形成領域に設けられるので、端子領
域の凹凸は少なくなり、接続部において良好な導通性能を確保することができる。くわえ
て、端子本体部の側面は、第１端子電極部、端子絶縁膜および第２端子電極部により覆わ
れるので、より高い耐腐食性を確保することができる。
また、液晶を挟持して互いに対向する第１基板と第２基板とを具備し、前記第１基板上
に、スイッチング素子と、該スイッチング素子に接続された信号配線と、該信号配線およ
び前記スイッチング素子の上側に設けられた平坦性を有する絶縁膜からなる平坦化膜と、
該平坦化膜の上側に設けられた第１電極と、該第１電極の上側に設けられた電極絶縁膜と
、該電極絶縁膜の上側に設けられ、複数のスリットを有するとともに前記第１電極との間
で前記スリットの各々を通じて電界を発生させる第２電極と、を備え、前記第１基板上の
前記平坦化膜の非形成領域の少なくとも一部に、実装部品を接続する端子が設けられてお
り、該端子は、前記信号配線と同一材質の端子本体部と、前記第１電極と同一材質であっ
て、少なくとも前記端子本体部の側面を覆うように形成され、前記端子本体部上に第１開
口領域を有する第１端子電極部と、前記電極絶縁膜と同一材質であって、少なくとも前記
第１端子電極部を覆うように形成され、前記第１開口領域内に第２開口領域を有する端子
絶縁膜と、前記第２電極と同一材質であって、少なくとも前記端子本体部上の前記端子絶
縁膜の前記第２開口領域と前記端子本体部の側面とを覆うように形成され、前記端子本体
部とは前記第２開口領域を介して電気的に接続された第２端子電極部と、を有することを
特徴とする液晶装置。
に、スイッチング素子と、該スイッチング素子に接続された信号配線と、該信号配線およ
び前記スイッチング素子の上側に設けられた平坦性を有する絶縁膜からなる平坦化膜と、
該平坦化膜の上側に設けられた第１電極と、該第１電極の上側に設けられた電極絶縁膜と
、該電極絶縁膜の上側に設けられ、複数のスリットを有するとともに前記第１電極との間
で前記スリットの各々を通じて電界を発生させる第２電極と、を備え、前記第１基板上の
前記平坦化膜の非形成領域の少なくとも一部に、実装部品を接続する端子が設けられてお
り、該端子は、前記信号配線と同一材質の端子本体部と、前記第１電極と同一材質であっ
て、少なくとも前記端子本体部の側面を覆うように形成され、前記端子本体部上に第１開
口領域を有する第１端子電極部と、前記電極絶縁膜と同一材質であって、少なくとも前記
第１端子電極部を覆うように形成され、前記第１開口領域内に第２開口領域を有する端子
絶縁膜と、前記第２電極と同一材質であって、少なくとも前記端子本体部上の前記端子絶
縁膜の前記第２開口領域と前記端子本体部の側面とを覆うように形成され、前記端子本体
部とは前記第２開口領域を介して電気的に接続された第２端子電極部と、を有することを
特徴とする液晶装置。
このように構成することで、平坦化膜を備えたＦＦＳ方式の液晶装置において、第１電
極と第２電極との間に設けられた電極絶縁膜が端子領域（平坦化膜の非形成領域）に端子
絶縁膜として配置するので、当該端子絶縁膜は、端子のパッシベーション膜として機能す
る。また、実装部品と端子との接続部が端子電極部の１層で構成されるので、接続部の面
積をより広く確保することができる。さらに、端子本体部は、信号配線と同一材質である
ため、同時に形成でき、端子と信号配線との接続を簡便にすることができる。
端子領域において、平坦化膜が存置していると、当該平坦化膜に対して数ミクロン程度
の貫通孔を形成しなければならず、深い貫通孔の底部にある電極への接続は接触不良を生
じやすい。また、第１電極、第２電極を形成するための導電膜を用いて端子の電極を形成
するにも、貫通孔が深いと付き回りが悪くなって電気的信頼性を確保できなくなるおそれ
がある。上記構成では、端子領域では、平坦化膜の非形成領域に設けられるので、端子領
域の凹凸は少なくなり、接続部において良好な導通性能を確保することができる。くわえ
て、端子本体部の側面は、第１端子電極部、端子絶縁膜および第２端子電極部により覆わ
れるので、より高い耐腐食性を確保することができる。
極と第２電極との間に設けられた電極絶縁膜が端子領域（平坦化膜の非形成領域）に端子
絶縁膜として配置するので、当該端子絶縁膜は、端子のパッシベーション膜として機能す
る。また、実装部品と端子との接続部が端子電極部の１層で構成されるので、接続部の面
積をより広く確保することができる。さらに、端子本体部は、信号配線と同一材質である
ため、同時に形成でき、端子と信号配線との接続を簡便にすることができる。
端子領域において、平坦化膜が存置していると、当該平坦化膜に対して数ミクロン程度
の貫通孔を形成しなければならず、深い貫通孔の底部にある電極への接続は接触不良を生
じやすい。また、第１電極、第２電極を形成するための導電膜を用いて端子の電極を形成
するにも、貫通孔が深いと付き回りが悪くなって電気的信頼性を確保できなくなるおそれ
がある。上記構成では、端子領域では、平坦化膜の非形成領域に設けられるので、端子領
域の凹凸は少なくなり、接続部において良好な導通性能を確保することができる。くわえ
て、端子本体部の側面は、第１端子電極部、端子絶縁膜および第２端子電極部により覆わ
れるので、より高い耐腐食性を確保することができる。
ここで、前記第１基板上に、互いに交差して延びる走査線とデータ線とが形成され、前
記端子に電気的に接続された端子配線は、前記走査線と同一材質であり、前記端子本体部
は、前記データ線と同一材質である構成が好ましい。
このように構成することで、データ線と層の異なる走査線と同一材質の配線を端子配線
として利用することでできるため、端子と走査線とが接近している場合でも短絡すること
がない。したがって、端子の配置や端子配線パターンの自由度を増すことができる。
記端子に電気的に接続された端子配線は、前記走査線と同一材質であり、前記端子本体部
は、前記データ線と同一材質である構成が好ましい。
このように構成することで、データ線と層の異なる走査線と同一材質の配線を端子配線
として利用することでできるため、端子と走査線とが接近している場合でも短絡すること
がない。したがって、端子の配置や端子配線パターンの自由度を増すことができる。
このような構成において、前記データ線を覆うとともに、前記第１電極よりも下層に位
置する下層絶縁膜を有し、前記端子本体部の側面が当該下層絶縁膜および前記端子絶縁膜
によって覆っても良い。このようにすると、下層絶縁膜および端子絶縁膜の２層が端子本
体部のパッシベーション膜として機能するので、対腐食性を高めることが可能となる。
置する下層絶縁膜を有し、前記端子本体部の側面が当該下層絶縁膜および前記端子絶縁膜
によって覆っても良い。このようにすると、下層絶縁膜および端子絶縁膜の２層が端子本
体部のパッシベーション膜として機能するので、対腐食性を高めることが可能となる。
また、上記構成において、前記端子に電気的に接続された端子配線と前記端子本体部と
が、層間絶縁膜を介し異なる配線層で、前記端子配線が前記端子本体部よりも下層に位置
するように形成されるとともに、前記層間絶縁膜に形成された貫通孔を介して電気的に接
続されても良い。このようにことで、貫通孔を介して確実に電気的接続することができる
ため、良好な導通性能を確保することができる。
さらに、前記貫通孔が、前記端子本体部と平面視で重なる位置に形成されていると、端
子接続部を突出させることができる。
が、層間絶縁膜を介し異なる配線層で、前記端子配線が前記端子本体部よりも下層に位置
するように形成されるとともに、前記層間絶縁膜に形成された貫通孔を介して電気的に接
続されても良い。このようにことで、貫通孔を介して確実に電気的接続することができる
ため、良好な導通性能を確保することができる。
さらに、前記貫通孔が、前記端子本体部と平面視で重なる位置に形成されていると、端
子接続部を突出させることができる。
一方、液晶を挟持して互いに対向する第１基板と第２基板とを具備し、前記第１基板上
に、スイッチング素子と、該スイッチング素子に接続された信号配線と、該信号配線およ
び前記スイッチング素子の上側に設けられた平坦性を有する絶縁膜からなる平坦化膜と、
該平坦化膜の上側に設けられた第１電極と、該第１電極の上側に設けられた電極絶縁膜と
、該電極絶縁膜の上側に設けられ、複数のスリットを有するとともに前記第１電極との間
で前記スリットの各々を通じて電界を発生させる第２電極と、を備え、前記第１基板上の
前記平坦化膜の非形成領域の少なくとも一部に、実装部品を接続する端子が設けられてお
り、該端子は、前記信号配線と同一材質の端子本体部と、前記電極絶縁膜と同一材質であ
って、少なくとも前記端子本体部の側面を覆うように該端子本体部上に形成された端子絶
縁膜と、を有することを特徴とする。
に、スイッチング素子と、該スイッチング素子に接続された信号配線と、該信号配線およ
び前記スイッチング素子の上側に設けられた平坦性を有する絶縁膜からなる平坦化膜と、
該平坦化膜の上側に設けられた第１電極と、該第１電極の上側に設けられた電極絶縁膜と
、該電極絶縁膜の上側に設けられ、複数のスリットを有するとともに前記第１電極との間
で前記スリットの各々を通じて電界を発生させる第２電極と、を備え、前記第１基板上の
前記平坦化膜の非形成領域の少なくとも一部に、実装部品を接続する端子が設けられてお
り、該端子は、前記信号配線と同一材質の端子本体部と、前記電極絶縁膜と同一材質であ
って、少なくとも前記端子本体部の側面を覆うように該端子本体部上に形成された端子絶
縁膜と、を有することを特徴とする。
このように構成することで、平坦化膜を備えたＦＦＳ方式の液晶装置において、第１電
極と第２電極との間に設けられた電極絶縁膜が端子領域（平坦化膜の非形成領域）に端子
絶縁膜として配置するので、当該端子絶縁膜は、端子のパッシベーション膜として機能す
る。また、実装部品と端子との接続部は、端子本体部のみで構成されるので、接続部の面
積をより広く確保することができる。さらに、端子本体部は、信号配線と同一材質である
ため、同時に形成でき、端子と信号配線との接続を簡便にすることができる。
端子領域において、平坦化膜が存置していると、当該平坦化膜に対して数ミクロン程度
の貫通孔を形成しなければならず、深い貫通孔の底部にある電極への接続は接触不良を生
じやすい。また、第１電極、第２電極を形成するための導電膜を用いて端子の電極を形成
するにも、貫通孔が深いと付き回りが悪くなって電気的信頼性を確保できなくなるおそれ
がある。上記構成では、端子領域では、平坦化膜の非形成領域に設けられるので、端子領
域の凹凸は少なくなり、接続部において良好な導通性能を確保することができる。くわえ
て、端子本体部の側面は、端子絶縁膜により覆われるので、耐腐食性を確保することがで
きる。
極と第２電極との間に設けられた電極絶縁膜が端子領域（平坦化膜の非形成領域）に端子
絶縁膜として配置するので、当該端子絶縁膜は、端子のパッシベーション膜として機能す
る。また、実装部品と端子との接続部は、端子本体部のみで構成されるので、接続部の面
積をより広く確保することができる。さらに、端子本体部は、信号配線と同一材質である
ため、同時に形成でき、端子と信号配線との接続を簡便にすることができる。
端子領域において、平坦化膜が存置していると、当該平坦化膜に対して数ミクロン程度
の貫通孔を形成しなければならず、深い貫通孔の底部にある電極への接続は接触不良を生
じやすい。また、第１電極、第２電極を形成するための導電膜を用いて端子の電極を形成
するにも、貫通孔が深いと付き回りが悪くなって電気的信頼性を確保できなくなるおそれ
がある。上記構成では、端子領域では、平坦化膜の非形成領域に設けられるので、端子領
域の凹凸は少なくなり、接続部において良好な導通性能を確保することができる。くわえ
て、端子本体部の側面は、端子絶縁膜により覆われるので、耐腐食性を確保することがで
きる。
液晶を挟持して互いに対向する第１基板と第２基板とを具備し、前記第１基板上に、ス
イッチング素子と、該スイッチング素子に接続された信号配線と、該信号配線および前記
スイッチング素子の上側に設けられた平坦性を有する絶縁膜からなる平坦化膜と、該平坦
化膜の上側に設けられた第１電極と、該第１電極の上側に設けられた電極絶縁膜と、該電
極絶縁膜の上側に設けられ、複数のスリットを有するとともに前記第１電極との間で前記
スリットの各々を通じて電界を発生させる第２電極と、を備え、前記第１基板上の前記平
坦化膜の形成領域に、実装部品を接続する端子が設けられており、該端子は、前記信号配
線と同一材質の端子本体部と、前記端子本体部上で前記平坦化膜を開口する開口部と、前
記電極絶縁膜と同一材質であって、前記平坦化膜を覆うとともに、前記開口領域で開口す
るように形成された端子絶縁膜と、前記第２電極と同一材質であって、前記端子本体部と
は前記開口部を介して電気的に接続された端子電極部と、を有することを特徴とする。
イッチング素子と、該スイッチング素子に接続された信号配線と、該信号配線および前記
スイッチング素子の上側に設けられた平坦性を有する絶縁膜からなる平坦化膜と、該平坦
化膜の上側に設けられた第１電極と、該第１電極の上側に設けられた電極絶縁膜と、該電
極絶縁膜の上側に設けられ、複数のスリットを有するとともに前記第１電極との間で前記
スリットの各々を通じて電界を発生させる第２電極と、を備え、前記第１基板上の前記平
坦化膜の形成領域に、実装部品を接続する端子が設けられており、該端子は、前記信号配
線と同一材質の端子本体部と、前記端子本体部上で前記平坦化膜を開口する開口部と、前
記電極絶縁膜と同一材質であって、前記平坦化膜を覆うとともに、前記開口領域で開口す
るように形成された端子絶縁膜と、前記第２電極と同一材質であって、前記端子本体部と
は前記開口部を介して電気的に接続された端子電極部と、を有することを特徴とする。
このように構成することで、平坦化膜を備えたＦＦＳ方式の液晶装置において、第１電
極と第２電極との間に設けられた電極絶縁膜が端子領域（平坦化膜の形成領域）に端子絶
縁膜として配置するので、当該端子絶縁膜は、端子のパッシベーション膜として機能する
。さらに、端子本体部は、信号配線と同一材質であるため、同時に形成でき、端子と信号
配線との接続を簡便にすることができる。くわえて、端子本体部の側面は、端子絶縁膜、
平坦化膜および端子により覆われるので、極めて高い耐腐食性を確保することができる。
極と第２電極との間に設けられた電極絶縁膜が端子領域（平坦化膜の形成領域）に端子絶
縁膜として配置するので、当該端子絶縁膜は、端子のパッシベーション膜として機能する
。さらに、端子本体部は、信号配線と同一材質であるため、同時に形成でき、端子と信号
配線との接続を簡便にすることができる。くわえて、端子本体部の側面は、端子絶縁膜、
平坦化膜および端子により覆われるので、極めて高い耐腐食性を確保することができる。
また、本発明の液晶装置は、前記入力端子を介して前記実装部品が接続されていること
を特徴とする。さらに、本発明の電子機器は、上記本発明の液晶装置を備えたことを特徴
とする。
こうすると、高い耐腐食性と良好な導通性能を有する端子構造の液晶表示部を備えた電
子機器を実現することができる。
を特徴とする。さらに、本発明の電子機器は、上記本発明の液晶装置を備えたことを特徴
とする。
こうすると、高い耐腐食性と良好な導通性能を有する端子構造の液晶表示部を備えた電
子機器を実現することができる。
以下、本発明の実施形態について図面を参照して説明する。
＜第１実施形態＞
まず、本発明の第１実施形態に係る液晶装置について図１〜図５を参照して説明する。
第１実施形態に係る液晶装置は、ＬＴＰＳ（低温ポリシリコン）型ＴＦＴ素子を画素ス
イッチング素子として用いたアクティブ・マトリクス型であって、ＦＦＳ方式の透過型の
例である。
まず、本発明の第１実施形態に係る液晶装置について図１〜図５を参照して説明する。
第１実施形態に係る液晶装置は、ＬＴＰＳ（低温ポリシリコン）型ＴＦＴ素子を画素ス
イッチング素子として用いたアクティブ・マトリクス型であって、ＦＦＳ方式の透過型の
例である。
図１は、本実施形態の液晶装置を各構成要素とともに対向基板の側から見た平面図であ
り、図２は、図１のＨ−Ｈ´線に沿う断面図である。図３Ａおよび図３Ｂは、同液晶装置
の素子基板における各画素の拡大平面図であり、図４は、図３Ａまたは図３ＢにおけるＡ
−Ａ´線およびａ−ａ’線に沿う同液晶装置の断面図であり、図５は、同液晶装置の製造
プロセスを示す工程断面図である。
なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の
大きさとするため、各層や各部材毎に縮尺を異ならせてある。
り、図２は、図１のＨ−Ｈ´線に沿う断面図である。図３Ａおよび図３Ｂは、同液晶装置
の素子基板における各画素の拡大平面図であり、図４は、図３Ａまたは図３ＢにおけるＡ
−Ａ´線およびａ−ａ’線に沿う同液晶装置の断面図であり、図５は、同液晶装置の製造
プロセスを示す工程断面図である。
なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の
大きさとするため、各層や各部材毎に縮尺を異ならせてある。
図１および図２に示すように、第１実施形態に係る液晶装置１００は、ＴＦＴアレイ基
板１０（第１基板）と対向基板２０（第２基板）とがシール材５２によって貼り合わされ
、このシール材５２によって区画された領域内に液晶層５０が封入されている。液晶層５
０は、正の誘電率異方性を有する液晶から構成されている。シール材５２の形成領域の内
側領域には、遮光性材料からなる遮光膜（周辺見切り）５３が形成されている。シール材
５２の外側領域であって、ＴＦＴアレイ基板１０の一辺に沿った領域には、データ線駆動
回路２０１であるＩＣチップがＣＯＧ技術などにより実装され、さらに、その外側の領域
には、フレキシブル基板に接続するための入力端子２２２が複数設けられている。また、
データ線駆動回路２０１が実装される領域に隣接する二辺に沿って走査線駆動回路１０４
であるＩＣチップがそれぞれ実装されている。ＴＦＴアレイ基板１０の残る一辺には、表
示領域の周囲両側に設けられた走査線駆動回路１０４同士を接続するための複数の配線１
０５が設けられている。
板１０（第１基板）と対向基板２０（第２基板）とがシール材５２によって貼り合わされ
、このシール材５２によって区画された領域内に液晶層５０が封入されている。液晶層５
０は、正の誘電率異方性を有する液晶から構成されている。シール材５２の形成領域の内
側領域には、遮光性材料からなる遮光膜（周辺見切り）５３が形成されている。シール材
５２の外側領域であって、ＴＦＴアレイ基板１０の一辺に沿った領域には、データ線駆動
回路２０１であるＩＣチップがＣＯＧ技術などにより実装され、さらに、その外側の領域
には、フレキシブル基板に接続するための入力端子２２２が複数設けられている。また、
データ線駆動回路２０１が実装される領域に隣接する二辺に沿って走査線駆動回路１０４
であるＩＣチップがそれぞれ実装されている。ＴＦＴアレイ基板１０の残る一辺には、表
示領域の周囲両側に設けられた走査線駆動回路１０４同士を接続するための複数の配線１
０５が設けられている。
液晶装置１００の表示領域内には、複数の画素がマトリクス状に配置されている。
図３Ａおよび図３Ｂは、いずれもＴＦＴアレイ基板１０における画素の要部構成を示す
平面図である。後述するように、本実施形態に係る液晶装置では、透明性を有する画素電
極１１と共通電極１７とが絶縁膜を介し積層されるので、そのままでは電極の構成が判り
にくくなる。このため、画素電極１１およびその下層の配線構成を図３Ａに示し、主に共
通電極１７の構成を示す図３Ｂに示すことにしている。
これらの図に示すように、走査線１および共通線２が水平方向（図３Ａまたは図３Ｂに
おける横方向）に延在するとともに、データ線３が垂直方向（図３Ａまたは図３Ｂにおけ
る縦方向）に延在し、これら走査線１および共通線２と、データ線３とに四方を囲まれた
領域が１つの画素領域を構成している。
多結晶シリコン膜からなる半導体層４は、データ線３と走査線１との交差点の近傍で略
Ｕ字状に形成されている。半導体層４の両端にはコンタクトホール５、６が形成されてお
り、一方のコンタクトホール５は、半導体層４のソース領域４ｓをデータ線３に電気的に
接続するためのソースコンタクトホールであり、他方のコンタクトホール６は、半導体層
４のドレイン領域４ｄをドレイン電極７に電気的に接続するためのドレインコンタクトホ
ールである。ドレイン電極７において、コンタクトホール６が設けられた側と反対側には
、後述する画素電極１１に電気的に接続するための画素コンタクトホール１２が形成され
ている。
平面図である。後述するように、本実施形態に係る液晶装置では、透明性を有する画素電
極１１と共通電極１７とが絶縁膜を介し積層されるので、そのままでは電極の構成が判り
にくくなる。このため、画素電極１１およびその下層の配線構成を図３Ａに示し、主に共
通電極１７の構成を示す図３Ｂに示すことにしている。
これらの図に示すように、走査線１および共通線２が水平方向（図３Ａまたは図３Ｂに
おける横方向）に延在するとともに、データ線３が垂直方向（図３Ａまたは図３Ｂにおけ
る縦方向）に延在し、これら走査線１および共通線２と、データ線３とに四方を囲まれた
領域が１つの画素領域を構成している。
多結晶シリコン膜からなる半導体層４は、データ線３と走査線１との交差点の近傍で略
Ｕ字状に形成されている。半導体層４の両端にはコンタクトホール５、６が形成されてお
り、一方のコンタクトホール５は、半導体層４のソース領域４ｓをデータ線３に電気的に
接続するためのソースコンタクトホールであり、他方のコンタクトホール６は、半導体層
４のドレイン領域４ｄをドレイン電極７に電気的に接続するためのドレインコンタクトホ
ールである。ドレイン電極７において、コンタクトホール６が設けられた側と反対側には
、後述する画素電極１１に電気的に接続するための画素コンタクトホール１２が形成され
ている。
本実施形態におけるＴＦＴ１３は、略Ｕ字状の半導体層４が走査線１と交差しており、
半導体層４と走査線１とが２箇所で交差しているため、１つの半導体層上に２つのゲート
を有する、いわゆるデュアルゲート型となっている。
なお、図３Ａおよび図３Ｂにおいて、ＴＦＴ１３は、デュアルゲート型であるが、後述
する断面構造を示す図４では、シングルゲートのように示されている。ただし、これは、
図３Ａおよび図３Ｂにおける破断線であるＡ−Ａ’線の引き廻しのためである。
半導体層４と走査線１とが２箇所で交差しているため、１つの半導体層上に２つのゲート
を有する、いわゆるデュアルゲート型となっている。
なお、図３Ａおよび図３Ｂにおいて、ＴＦＴ１３は、デュアルゲート型であるが、後述
する断面構造を示す図４では、シングルゲートのように示されている。ただし、これは、
図３Ａおよび図３Ｂにおける破断線であるＡ−Ａ’線の引き廻しのためである。
画素電極１１（第１電極）は、例えばインジウム錫酸化物（Indium Tin Oxide、以下Ｉ
ＴＯと略記する）などの材料により形成され、図３Ａに示すように、１つの画素領域に対
応して略矩形状にパターニングされている。一方、共通電極１７（第２電極）は、例えば
同じくＩＴＯなどの材料により形成され、図３Ｂに示すように、複数の画素がマトリクス
状に配置された表示領域全体に亘って形成されている。
また、共通電極１７は、画素電極１１との重なり部分においてスリット状の開口部１７
ａを有している。このため、隣接する開口部１７ａ同士の間において帯状の電極部１７ｂ
が構成される。なお、共通電極１７には、コンタクトホール６、１２が設けられた部分を
避けるように開口部１７ｃが設けられている。
そして、共通電極１７と共通線２とが、データ線３と同一材料からなる接続電極１４を
介して接続されている。接続コンタクトホール１５は、共通線２を接続電極１４の一端に
電気的に接続するためのものであり、共通コンタクトホール１６は、接続電極１４の他端
を、共通電極１７に電気的に接続するためのものである。
ＴＯと略記する）などの材料により形成され、図３Ａに示すように、１つの画素領域に対
応して略矩形状にパターニングされている。一方、共通電極１７（第２電極）は、例えば
同じくＩＴＯなどの材料により形成され、図３Ｂに示すように、複数の画素がマトリクス
状に配置された表示領域全体に亘って形成されている。
また、共通電極１７は、画素電極１１との重なり部分においてスリット状の開口部１７
ａを有している。このため、隣接する開口部１７ａ同士の間において帯状の電極部１７ｂ
が構成される。なお、共通電極１７には、コンタクトホール６、１２が設けられた部分を
避けるように開口部１７ｃが設けられている。
そして、共通電極１７と共通線２とが、データ線３と同一材料からなる接続電極１４を
介して接続されている。接続コンタクトホール１５は、共通線２を接続電極１４の一端に
電気的に接続するためのものであり、共通コンタクトホール１６は、接続電極１４の他端
を、共通電極１７に電気的に接続するためのものである。
ここで、共通線２は、ＩＴＯなどからなる共通電極１７の時定数を低くするために設け
られる。したがって、共通電極１７の時定数が十分に低い場合には、この共通線２を省略
しても良い。
また、図において矩形状の画素電極１１が、共通電極１７よりも下層側に位置している
が、共通電極１７よりも上層側に位置しても良い。画素電極１１が共通電極１７よりも上
層側に位置する場合には、スリット状の開口部１７ａは、共通電極１７ではなく、画素電
極１１に設けられる。いずれにしても、スリット状の開口部は、２層あるＩＴＯ電極のう
ち、上層側、すなわち、液晶層５０に近い側に設けられる。
なお、以下の説明では、図３Ａおよび図３Ｂに示されるように、画素電極１１が、共通
電極１７よりも下層側に位置した場合を例にとって説明する。
られる。したがって、共通電極１７の時定数が十分に低い場合には、この共通線２を省略
しても良い。
また、図において矩形状の画素電極１１が、共通電極１７よりも下層側に位置している
が、共通電極１７よりも上層側に位置しても良い。画素電極１１が共通電極１７よりも上
層側に位置する場合には、スリット状の開口部１７ａは、共通電極１７ではなく、画素電
極１１に設けられる。いずれにしても、スリット状の開口部は、２層あるＩＴＯ電極のう
ち、上層側、すなわち、液晶層５０に近い側に設けられる。
なお、以下の説明では、図３Ａおよび図３Ｂに示されるように、画素電極１１が、共通
電極１７よりも下層側に位置した場合を例にとって説明する。
次に、液晶装置１００の断面構造について、図４を参照して説明する。
ＴＦＴアレイ基板１０（図４における下側基板）、および、対向基板２０（図４におけ
る上側基板）は、いずれもガラス等の透明性を有し、図４に示すように、両基板間に液晶
層５０が挟持されている。
ＴＦＴアレイ基板１０の機材たる透明基板２１上には、多結晶シリコンからなる半導体
層４が設けられ、この半導体層４および透明基板２１を覆うようにシリコン酸化膜などか
らなるゲート絶縁膜２３が形成されている。半導体層４は、各画素電極１１をスイッチ制
御するＴＦＴ１３を構成する。
この半導体層４は、ゲート電極からの電界によりチャネルが形成される半導体層４のチ
ャネル領域４ｃ、ソース領域４ｓおよびドレイン領域４ｄを有する。ゲート電極は、モリ
ブデンなどからなる走査線１であり、半導体層４とは、ゲート絶縁膜２３によって絶縁さ
れる。なお、共通線２は、ＴＦＴ１３におけるゲート電極と同層であり、当該ゲート電極
をパターニングする際に同時に形成される。
ＴＦＴアレイ基板１０（図４における下側基板）、および、対向基板２０（図４におけ
る上側基板）は、いずれもガラス等の透明性を有し、図４に示すように、両基板間に液晶
層５０が挟持されている。
ＴＦＴアレイ基板１０の機材たる透明基板２１上には、多結晶シリコンからなる半導体
層４が設けられ、この半導体層４および透明基板２１を覆うようにシリコン酸化膜などか
らなるゲート絶縁膜２３が形成されている。半導体層４は、各画素電極１１をスイッチ制
御するＴＦＴ１３を構成する。
この半導体層４は、ゲート電極からの電界によりチャネルが形成される半導体層４のチ
ャネル領域４ｃ、ソース領域４ｓおよびドレイン領域４ｄを有する。ゲート電極は、モリ
ブデンなどからなる走査線１であり、半導体層４とは、ゲート絶縁膜２３によって絶縁さ
れる。なお、共通線２は、ＴＦＴ１３におけるゲート電極と同層であり、当該ゲート電極
をパターニングする際に同時に形成される。
ＴＦＴ１３および共通線２の上には、シリコン酸化膜からなる第１層間絶縁膜２４が設
けられ、ソース領域４ｓへ通じるソースコンタクトホール５、ドレイン領域４ｄへ通じる
ドレインコンタクトホール６、および、共通線２へ通じる接続コンタクトホール１５が、
それぞれ形成されている。
データ線３は、第１層間絶縁膜２４を貫通するソースコンタクトホール５を介して半導
体層４のソース領域４ｓに電気的に接続され、ドレイン電極７は、第１層間絶縁膜２４を
貫通するドレインコンタクトホール６を介して半導体層４のドレイン領域４ｄに電気的に
接続される。また、接続電極１４の一端は、第１層間絶縁膜２４を貫通する接続コンタク
トホール１５を介して共通線２に接続される。ここで、ドレイン電極７および接続電極１
４は、データ線３と同一層であり、アルミニウムなどの材料によって第１層間絶縁膜２４
上に形成される。
さらに、第２層間絶縁膜２５および第３層間絶縁膜２６が順次積層されている。このう
ち、第２層間絶縁膜２５は、シリコン窒化（ＳｉＮ）膜などにより構成され、特にデータ
線３、ドレイン電極７、接続電極１４などのアルミ表面を保護するために設けられる。ま
た、第３層間絶縁膜２６は、アクリル樹脂により構成され、下地の段差を平坦化するため
に設けられる。
なお、第２層間絶縁膜２５および第３層間絶縁膜２６には、ドレイン電極７へ通じる画
素コンタクトホール１２、および、接続電極４の他端に通じる共通コンタクトホール１６
がそれぞれ設けられる。
けられ、ソース領域４ｓへ通じるソースコンタクトホール５、ドレイン領域４ｄへ通じる
ドレインコンタクトホール６、および、共通線２へ通じる接続コンタクトホール１５が、
それぞれ形成されている。
データ線３は、第１層間絶縁膜２４を貫通するソースコンタクトホール５を介して半導
体層４のソース領域４ｓに電気的に接続され、ドレイン電極７は、第１層間絶縁膜２４を
貫通するドレインコンタクトホール６を介して半導体層４のドレイン領域４ｄに電気的に
接続される。また、接続電極１４の一端は、第１層間絶縁膜２４を貫通する接続コンタク
トホール１５を介して共通線２に接続される。ここで、ドレイン電極７および接続電極１
４は、データ線３と同一層であり、アルミニウムなどの材料によって第１層間絶縁膜２４
上に形成される。
さらに、第２層間絶縁膜２５および第３層間絶縁膜２６が順次積層されている。このう
ち、第２層間絶縁膜２５は、シリコン窒化（ＳｉＮ）膜などにより構成され、特にデータ
線３、ドレイン電極７、接続電極１４などのアルミ表面を保護するために設けられる。ま
た、第３層間絶縁膜２６は、アクリル樹脂により構成され、下地の段差を平坦化するため
に設けられる。
なお、第２層間絶縁膜２５および第３層間絶縁膜２６には、ドレイン電極７へ通じる画
素コンタクトホール１２、および、接続電極４の他端に通じる共通コンタクトホール１６
がそれぞれ設けられる。
第３層間絶縁膜２６上に、ＩＴＯなどの透明導電膜を略矩形形状にパターニングした画
素電極１１が形成される。このため、画素電極１１は、ドレイン電極７を中継層として半
導体層４のドレイン領域４ｄと電気的に接続されることになる。
画素電極１１上を含む第３層間絶縁膜２６上には、シリコン窒化膜などからなる第４層
間絶縁膜２７が形成されている。なお、この第４層間絶縁膜２７は、共通コンタクトホー
ル１６において開孔される。
第４層間絶縁膜２７上には、ＩＴＯなどの透明導電膜をパターニングすることにより、
スリット状の開口部１７ａ、１７ｃを有する共通電極１７が設けられる。なお、この共通
電極１７は、表示領域にあっては、開口部１７ａ、１７ｃ以外では、ほぼ一面にわたって
ベタ状である。
なお、ＴＦＴアレイ基板１０の最上層であって液晶層５０に接する面には、ポリイミド
などからなる配向膜が設けられるが、図示省略している。
素電極１１が形成される。このため、画素電極１１は、ドレイン電極７を中継層として半
導体層４のドレイン領域４ｄと電気的に接続されることになる。
画素電極１１上を含む第３層間絶縁膜２６上には、シリコン窒化膜などからなる第４層
間絶縁膜２７が形成されている。なお、この第４層間絶縁膜２７は、共通コンタクトホー
ル１６において開孔される。
第４層間絶縁膜２７上には、ＩＴＯなどの透明導電膜をパターニングすることにより、
スリット状の開口部１７ａ、１７ｃを有する共通電極１７が設けられる。なお、この共通
電極１７は、表示領域にあっては、開口部１７ａ、１７ｃ以外では、ほぼ一面にわたって
ベタ状である。
なお、ＴＦＴアレイ基板１０の最上層であって液晶層５０に接する面には、ポリイミド
などからなる配向膜が設けられるが、図示省略している。
他方、対向基板２０は、透明基板２２上にカラーフィルターを構成する赤（Ｒ）、緑（
Ｇ）、青（Ｂ）のいずれかの色材層３１が画素毎に形成されている。また、色材層３１を
保護するとともに色材層３１による段差を平坦化するためのオーバーコート層３２が形成
される。さらに、オーバーコート層３２の上（図４では下側）には、ＴＦＴアレイ基板１
０側と同様の配向膜が設けられるが、図示省略している。
Ｇ）、青（Ｂ）のいずれかの色材層３１が画素毎に形成されている。また、色材層３１を
保護するとともに色材層３１による段差を平坦化するためのオーバーコート層３２が形成
される。さらに、オーバーコート層３２の上（図４では下側）には、ＴＦＴアレイ基板１
０側と同様の配向膜が設けられるが、図示省略している。
＜ＴＦＴ等の製造プロセス＞
次に、上記の構成の液晶装置１００のうち、特にＴＦＴアレイ基板１０におけるＴＦＴ
１３周辺の製造プロセスについて図５を用いて説明する。
まず、図５（ａ）に示すように、ガラス、石英などの透明基板２１を準備する。この透
明基板２１に対し、膜厚４０ｎｍ程度の非晶質シリコン膜をＣＶＤ法などにより成膜し、
非晶質シリコン膜を成膜した後、レーザアニールなどを施して再結晶化させることによっ
て多結晶シリコン膜とする。その後、この多結晶シリコン膜を周知のフォトリソグラフィ
ー、エッチング法によりパターニングして半導体層４とする。これにより、図５（ｂ）に
示される状態となる。
次に、上記の構成の液晶装置１００のうち、特にＴＦＴアレイ基板１０におけるＴＦＴ
１３周辺の製造プロセスについて図５を用いて説明する。
まず、図５（ａ）に示すように、ガラス、石英などの透明基板２１を準備する。この透
明基板２１に対し、膜厚４０ｎｍ程度の非晶質シリコン膜をＣＶＤ法などにより成膜し、
非晶質シリコン膜を成膜した後、レーザアニールなどを施して再結晶化させることによっ
て多結晶シリコン膜とする。その後、この多結晶シリコン膜を周知のフォトリソグラフィ
ー、エッチング法によりパターニングして半導体層４とする。これにより、図５（ｂ）に
示される状態となる。
次に、図５（ｃ）に示すように、膜厚７５ｎｍ程度のシリコン酸化膜をスパッタ法やＣ
ＶＤ法などにより基板全面に成膜し、ゲート絶縁膜２３とする。
続いて、ゲート絶縁膜２３の上面に、膜厚３００ｎｍ程度のモリブデン膜をスパッタ法
などにより基板全面に成膜した後、このモリブデン膜を周知のフォトリソグラフィー、エ
ッチング法によりパターニングして走査線１を形成する。これにより、図５（ｄ）に示さ
れる状態となる。なお、モリブデン膜のパターニング時において、走査線１と同時に、こ
こでは図示省略した共通線２も形成する。
ＶＤ法などにより基板全面に成膜し、ゲート絶縁膜２３とする。
続いて、ゲート絶縁膜２３の上面に、膜厚３００ｎｍ程度のモリブデン膜をスパッタ法
などにより基板全面に成膜した後、このモリブデン膜を周知のフォトリソグラフィー、エ
ッチング法によりパターニングして走査線１を形成する。これにより、図５（ｄ）に示さ
れる状態となる。なお、モリブデン膜のパターニング時において、走査線１と同時に、こ
こでは図示省略した共通線２も形成する。
次に、シリコン酸化膜をＣＶＤ法などにより基板全面に成膜し、第１層間絶縁膜２４と
する。その後、周知のフォトリソグラフィー、エッチング法により第１層間絶縁膜２４、
ゲート絶縁膜２３を貫通して半導体層４のソース領域４ｓに達するソースコンタクトホー
ル５、および、ドレイン領域４ｄに達するドレインコンタクトホール６をそれぞれ形成す
る。このとき、図５では省略された、共通線２に達する接続コンタクトホール１５も同時
に形成する。その後、膜厚５００ｎｍ程度のアルミニウム膜をスパッタ法などにより基板
全面に成膜した後、このアルミニウム膜を周知のフォトリソグラフィー、エッチング法に
よりパターニングしてデータ線３およびドレイン電極７をそれぞれ形成して、図５（ｅ）
に示される状態となる。なお、アルミニウム膜のパターニング時において、データ線３お
よびドレイン電極７と同時に、ここでは図示省略した接続電極１４も形成する。
次に、図５（ｆ）に示すように、シリコン窒化膜などＣＶＤ法などにより基板全面に成
膜して第２層間絶縁膜２５を形成し、次いで、膜厚１〜３μｍ程度のアクリル樹脂膜を基
板全面に塗布、硬化させて第３層間絶縁膜２６を形成する。
する。その後、周知のフォトリソグラフィー、エッチング法により第１層間絶縁膜２４、
ゲート絶縁膜２３を貫通して半導体層４のソース領域４ｓに達するソースコンタクトホー
ル５、および、ドレイン領域４ｄに達するドレインコンタクトホール６をそれぞれ形成す
る。このとき、図５では省略された、共通線２に達する接続コンタクトホール１５も同時
に形成する。その後、膜厚５００ｎｍ程度のアルミニウム膜をスパッタ法などにより基板
全面に成膜した後、このアルミニウム膜を周知のフォトリソグラフィー、エッチング法に
よりパターニングしてデータ線３およびドレイン電極７をそれぞれ形成して、図５（ｅ）
に示される状態となる。なお、アルミニウム膜のパターニング時において、データ線３お
よびドレイン電極７と同時に、ここでは図示省略した接続電極１４も形成する。
次に、図５（ｆ）に示すように、シリコン窒化膜などＣＶＤ法などにより基板全面に成
膜して第２層間絶縁膜２５を形成し、次いで、膜厚１〜３μｍ程度のアクリル樹脂膜を基
板全面に塗布、硬化させて第３層間絶縁膜２６を形成する。
さらに、周知のフォトリソグラフィー、エッチング法により第３層間絶縁膜２６、第２
層間絶縁膜２５を貫通してドレイン電極７に達する画素コンタクトホール１２を形成する
。このとき、図５では省略された、接続電極１４に達する共通コンタクトホール１６も同
時に形成する。
この後、膜厚７５ｎｍ程度のＩＴＯ膜をスパッタ法などにより基板全面に成膜し、この
ＩＴＯ膜を周知のフォトリソグラフィー、エッチング法によりパターニングして画素電極
１１を形成する。これにより、図５（ｇ）に示される状態となる。
層間絶縁膜２５を貫通してドレイン電極７に達する画素コンタクトホール１２を形成する
。このとき、図５では省略された、接続電極１４に達する共通コンタクトホール１６も同
時に形成する。
この後、膜厚７５ｎｍ程度のＩＴＯ膜をスパッタ法などにより基板全面に成膜し、この
ＩＴＯ膜を周知のフォトリソグラフィー、エッチング法によりパターニングして画素電極
１１を形成する。これにより、図５（ｇ）に示される状態となる。
次に、図５（ｈ）に示すように、膜厚５０〜４００ｎｍ程度のシリコン窒化膜をスパッ
タ法やＣＶＤ法などにより基板全面に成膜して第４層間絶縁膜２７を形成する。
この後、図５では省略された共通コンタクトホール１６において接続電極１４を覆う第
４層間絶縁膜２７を除去した後、膜厚７５ｎｍ程度のＩＴＯ膜をスパッタ法などにより基
板全面に成膜し、このＩＴＯ膜を周知のフォトリソグラフィー、エッチング法によりパタ
ーニングして開口部１７ａ、１７ｃを有する共通電極１７を形成する。これにより、図５
（ｉ）に示される状態となる。
なお、この後、特に図示しないが、基板全面にポリイミド膜を成膜し、ラビング処理を
施すことによって配向膜を形成する。
以上の工程により、ＴＦＴアレイ基板１０のうち、表示領域に相当する部分が形成され
る。
タ法やＣＶＤ法などにより基板全面に成膜して第４層間絶縁膜２７を形成する。
この後、図５では省略された共通コンタクトホール１６において接続電極１４を覆う第
４層間絶縁膜２７を除去した後、膜厚７５ｎｍ程度のＩＴＯ膜をスパッタ法などにより基
板全面に成膜し、このＩＴＯ膜を周知のフォトリソグラフィー、エッチング法によりパタ
ーニングして開口部１７ａ、１７ｃを有する共通電極１７を形成する。これにより、図５
（ｉ）に示される状態となる。
なお、この後、特に図示しないが、基板全面にポリイミド膜を成膜し、ラビング処理を
施すことによって配向膜を形成する。
以上の工程により、ＴＦＴアレイ基板１０のうち、表示領域に相当する部分が形成され
る。
＜第１実施形態における端子＞
ＴＦＴアレイ基板１０の表示領域外における入力端子２２２や、走査線駆動回路１０４
およびデータ線駆動回路２０１と接続される端子は、上述した表示領域と同時並行的に形
成される。
ここで、走査線駆動回路１０４と接続される端子には、入力端子２２２に接続されて外
部制御回路からＦＰＣ基板を介してクロック信号や制御信号などが供給されるものと、走
査線１に接続されるものとがあり、同様に、データ線駆動回路２０１と接続される端子に
は、入力端子２２２に接続されて外部制御回路から制御信号や表示データなどを供給する
ものと、データ線３に接続されるものとがある。
本実施形態において、走査線駆動回路１０４およびデータ線駆動回路２０１と接続され
る端子は、ＦＰＣ基板を介して外部制御回路に接続される入力端子２２２と基本的に同構
造であるが、ここでは、端子２０２の構造について、図６〜図８を参照して説明する。
ＴＦＴアレイ基板１０の表示領域外における入力端子２２２や、走査線駆動回路１０４
およびデータ線駆動回路２０１と接続される端子は、上述した表示領域と同時並行的に形
成される。
ここで、走査線駆動回路１０４と接続される端子には、入力端子２２２に接続されて外
部制御回路からＦＰＣ基板を介してクロック信号や制御信号などが供給されるものと、走
査線１に接続されるものとがあり、同様に、データ線駆動回路２０１と接続される端子に
は、入力端子２２２に接続されて外部制御回路から制御信号や表示データなどを供給する
ものと、データ線３に接続されるものとがある。
本実施形態において、走査線駆動回路１０４およびデータ線駆動回路２０１と接続され
る端子は、ＦＰＣ基板を介して外部制御回路に接続される入力端子２２２と基本的に同構
造であるが、ここでは、端子２０２の構造について、図６〜図８を参照して説明する。
図６は、端子が形成される領域の拡大平面図であり、図７は、図６のＢ−Ｂ´線に沿う
断面図であり、図８は、図６のＣ−Ｃ´線に沿う断面図である。なお、図６〜図８は、走
査線駆動回路１０４、データ線駆動回路２０１、ＦＰＣ基板などの実装部品を省略した状
態を示している。
これらの図に示すように、複数の端子２０２が領域６１に配列している。端子２０２の
上面には、実装部品と接続するための端子接続部６３が略矩形状に形成されている。領域
６１よりも表示領域寄りに位置する領域８１には、平坦化膜としての第３層間絶縁膜２６
が残されているが、領域６１では、第３層間絶縁膜２６を選択的に除去されている。
断面図であり、図８は、図６のＣ−Ｃ´線に沿う断面図である。なお、図６〜図８は、走
査線駆動回路１０４、データ線駆動回路２０１、ＦＰＣ基板などの実装部品を省略した状
態を示している。
これらの図に示すように、複数の端子２０２が領域６１に配列している。端子２０２の
上面には、実装部品と接続するための端子接続部６３が略矩形状に形成されている。領域
６１よりも表示領域寄りに位置する領域８１には、平坦化膜としての第３層間絶縁膜２６
が残されているが、領域６１では、第３層間絶縁膜２６を選択的に除去されている。
配線６２は、表示領域におけるデータ線３（ドレイン電極７および接続電極１４）を構
成するアルミニウム膜と同一膜により形成され、走査線１、共通線２またはデータ線３に
電気的に接続される。なお、データ線３に接続される場合、配線６２は、データ線３その
ものとなる。この配線６２は、表示領域の端部より第３層間絶縁膜２６の下層から領域６
１に突出し、端子２０２において端子本体部７０となる。
端子本体部７０と第１層間絶縁膜２４との上面には、端子絶縁膜７７が形成される。こ
の端子絶縁膜７７は、表示領域における第４層間絶縁膜２７であり、端子本体部７０上の
開口部８２において略矩形状に開口している。
端子本体部７０と、その上面の端子絶縁膜７７における開口部８２とを覆うように、端
子電極部７１が矩形状に形成されている。端子電極部７１は、表示領域における共通電極
１７と同層であって共通電極１７のパターニングによって形成され、開口部８２において
端子本体部７０と接続されて、端子接続部６３を構成している。
このため、領域６１にあって、配線６２および端子本体部７０のアルミ部分は、端子部
分では端子絶縁膜７７および端子電極部７１の両者によって、それ以外では端子絶縁膜７
７によって覆われる。
成するアルミニウム膜と同一膜により形成され、走査線１、共通線２またはデータ線３に
電気的に接続される。なお、データ線３に接続される場合、配線６２は、データ線３その
ものとなる。この配線６２は、表示領域の端部より第３層間絶縁膜２６の下層から領域６
１に突出し、端子２０２において端子本体部７０となる。
端子本体部７０と第１層間絶縁膜２４との上面には、端子絶縁膜７７が形成される。こ
の端子絶縁膜７７は、表示領域における第４層間絶縁膜２７であり、端子本体部７０上の
開口部８２において略矩形状に開口している。
端子本体部７０と、その上面の端子絶縁膜７７における開口部８２とを覆うように、端
子電極部７１が矩形状に形成されている。端子電極部７１は、表示領域における共通電極
１７と同層であって共通電極１７のパターニングによって形成され、開口部８２において
端子本体部７０と接続されて、端子接続部６３を構成している。
このため、領域６１にあって、配線６２および端子本体部７０のアルミ部分は、端子部
分では端子絶縁膜７７および端子電極部７１の両者によって、それ以外では端子絶縁膜７
７によって覆われる。
＜端子の製造プロセス＞
図９は、領域６１の製造プロセスを示す工程断面図（図６のＢ−Ｂ´線）である。
なお、上述したように、端子２０２は、ＴＦＴアレイ基板１０における表示領域と並行
して形成されるので、状況に応じて図５を併用して説明する。
図９は、領域６１の製造プロセスを示す工程断面図（図６のＢ−Ｂ´線）である。
なお、上述したように、端子２０２は、ＴＦＴアレイ基板１０における表示領域と並行
して形成されるので、状況に応じて図５を併用して説明する。
まず、端子２０２が形成される領域６１では、図５（ｅ）に示した工程から開始となる
。したがって、領域６１では、ゲート絶縁膜２３が形成されない。
はじめに、透明基板２１の全面に第１層間絶縁膜２４が成膜される（図９（ａ）・第１
工程）。
次に、図５（ｅ）のデータ線３、ドレイン電極７および接続電極１４の形成工程時にお
いて、アルミニウム膜を領域６１にも成膜し、当該アルミニウム膜をパターニングして配
線６２、端子本体部７０をそれぞれ形成する（図９（ｂ）・第２工程）。
なお、この後、表示領域では、第２層間絶縁膜２５、第３層間絶縁膜２６および画素電
極１１が設けられるが、この実施形態において領域６１では、これらは設けられない。
。したがって、領域６１では、ゲート絶縁膜２３が形成されない。
はじめに、透明基板２１の全面に第１層間絶縁膜２４が成膜される（図９（ａ）・第１
工程）。
次に、図５（ｅ）のデータ線３、ドレイン電極７および接続電極１４の形成工程時にお
いて、アルミニウム膜を領域６１にも成膜し、当該アルミニウム膜をパターニングして配
線６２、端子本体部７０をそれぞれ形成する（図９（ｂ）・第２工程）。
なお、この後、表示領域では、第２層間絶縁膜２５、第３層間絶縁膜２６および画素電
極１１が設けられるが、この実施形態において領域６１では、これらは設けられない。
続いて、図５（ｈ）の第４層間絶縁膜２７の形成工程時に、シリコン窒化膜を領域６１
にも成膜して、端子絶縁膜７７を形成する（図９（ｃ）・第３工程）。
さらに、端子絶縁膜７７を周知のフォトリソグラフィー、エッチング法によりパターニ
ングして、端子接続部６３となるべき部分の開口部８２において開口させる（図９（ｄ）
・第４工程）。
そして、図５（ｉ）の共通電極１７（第２電極）の形成工程時に、ＩＴＯ膜を領域６１
にも成膜し、当該ＩＴＯ膜をパターニングして開口部８２および端子本体部７０の側部６
４を覆うように端子電極部７１を形成する（図９（ｅ）・第５工程）。
にも成膜して、端子絶縁膜７７を形成する（図９（ｃ）・第３工程）。
さらに、端子絶縁膜７７を周知のフォトリソグラフィー、エッチング法によりパターニ
ングして、端子接続部６３となるべき部分の開口部８２において開口させる（図９（ｄ）
・第４工程）。
そして、図５（ｉ）の共通電極１７（第２電極）の形成工程時に、ＩＴＯ膜を領域６１
にも成膜し、当該ＩＴＯ膜をパターニングして開口部８２および端子本体部７０の側部６
４を覆うように端子電極部７１を形成する（図９（ｅ）・第５工程）。
ここで、図５の製造工程では形成されているが、図９の端子形成工程では形成されてい
ない層（例えば、第２層間絶縁膜２５や、第３層間絶縁膜２６、画素電極１１など）につ
いては、各層を形成する工程において、領域６１となるべき領域にマスクを形成して各層
が形成されないようにするか、各層が領域６１全面に形成された後に、各層を除去するか
などして、領域６１に形成されないようにする。
ない層（例えば、第２層間絶縁膜２５や、第３層間絶縁膜２６、画素電極１１など）につ
いては、各層を形成する工程において、領域６１となるべき領域にマスクを形成して各層
が形成されないようにするか、各層が領域６１全面に形成された後に、各層を除去するか
などして、領域６１に形成されないようにする。
このように端子２０２を構成すると、画素電極１１と共通電極１７との間に設けられた
第４層間絶縁膜２７と同時に形成される端子絶縁膜７７を、端子本体部７０（配線６２、
データ線３）のパッシベーション膜として機能させることができる。また、端子本体部７
０がデータ線３と同時に形成されるので、端子２０２から配線６２を経由してデータ線３
に至るまで一体化される。
第４層間絶縁膜２７と同時に形成される端子絶縁膜７７を、端子本体部７０（配線６２、
データ線３）のパッシベーション膜として機能させることができる。また、端子本体部７
０がデータ線３と同時に形成されるので、端子２０２から配線６２を経由してデータ線３
に至るまで一体化される。
一方、領域６１において、平坦化膜（第３層間絶縁膜２６）が形成されていると、厚み
のある平坦化膜に貫通孔を形成しなければならず、深い貫通孔の底部にある端子本体部７
０への接続は接続不良を生じやすい。さらに、貫通孔が深いと、パッドを形成するための
導電膜の付き回りが悪くなって電気的信頼性を確保できなくなるおそれがある。そこで、
本実施形態では、表示領域において平坦化膜として形成された第３層間絶縁膜２６を、領
域６１において除去する（または形成しない）ことにしている。このため、領域６１の凹
凸が少なくなるため、端子接続部６３において良好な導通性能を確保することができる。
のある平坦化膜に貫通孔を形成しなければならず、深い貫通孔の底部にある端子本体部７
０への接続は接続不良を生じやすい。さらに、貫通孔が深いと、パッドを形成するための
導電膜の付き回りが悪くなって電気的信頼性を確保できなくなるおそれがある。そこで、
本実施形態では、表示領域において平坦化膜として形成された第３層間絶縁膜２６を、領
域６１において除去する（または形成しない）ことにしている。このため、領域６１の凹
凸が少なくなるため、端子接続部６３において良好な導通性能を確保することができる。
また、端子絶縁膜７７および端子電極部７１により端子本体部７０の側部６４を被覆す
ることで、端子本体部７０を保護することができる。したがって、端子２０２の高い耐腐
食性を確保することができる。
特に、端子絶縁膜７７がパッシベーション膜として機能するので、端子電極部７１（共
通電極１７）のエッチング時に用いるエッチャントによって端子本体部７０が侵食される
のを防ぐことができる。
ることで、端子本体部７０を保護することができる。したがって、端子２０２の高い耐腐
食性を確保することができる。
特に、端子絶縁膜７７がパッシベーション膜として機能するので、端子電極部７１（共
通電極１７）のエッチング時に用いるエッチャントによって端子本体部７０が侵食される
のを防ぐことができる。
さらに、領域６１において端子２０２が基板面から突出しているため、ＡＣＦ、ＡＣＰ
を用いて実装部品と接続する際に、端子接続部６３と実装部品の端子との距離が基板面と
実装部品の端子との距離よりも狭くなり、異方性導電粒子による接続が確実になる。
を用いて実装部品と接続する際に、端子接続部６３と実装部品の端子との距離が基板面と
実装部品の端子との距離よりも狭くなり、異方性導電粒子による接続が確実になる。
なお、本実施形態では、領域６１に第２層間絶縁膜２５を用いなかったが、第２層間絶
縁膜２５を領域６１に延設しても良い。図１０は、第２層間絶縁膜２５を領域６１に延設
する場合における図６のＢ−Ｂ´線に沿う断面図であり、図１１は、同場合における図６
のＣ−Ｃ´線に沿う断面図である。
このような構成は、図９（ａ）の第１工程の後であって図９（ｂ）の第２工程前に、図
５（ｆ）の第２層間絶縁膜２５の形成工程時にシリコン窒化膜を領域６１にも成膜し、図
９（ｄ）の第４工程において開口部８２を設ける際に、当該第２層間絶縁膜２５と端子絶
縁膜７７とを開口部８２において開口させれば良い。
このような構成によれば、端子本体部７０（配線６２）のパッシベーション膜が端子絶
縁膜７７たる第４層間絶縁膜２７にくわえて第２層間絶縁膜２５との２層構造となるので
、端子本体部７０の侵食を、より効果的に防止することができる。
縁膜２５を領域６１に延設しても良い。図１０は、第２層間絶縁膜２５を領域６１に延設
する場合における図６のＢ−Ｂ´線に沿う断面図であり、図１１は、同場合における図６
のＣ−Ｃ´線に沿う断面図である。
このような構成は、図９（ａ）の第１工程の後であって図９（ｂ）の第２工程前に、図
５（ｆ）の第２層間絶縁膜２５の形成工程時にシリコン窒化膜を領域６１にも成膜し、図
９（ｄ）の第４工程において開口部８２を設ける際に、当該第２層間絶縁膜２５と端子絶
縁膜７７とを開口部８２において開口させれば良い。
このような構成によれば、端子本体部７０（配線６２）のパッシベーション膜が端子絶
縁膜７７たる第４層間絶縁膜２７にくわえて第２層間絶縁膜２５との２層構造となるので
、端子本体部７０の侵食を、より効果的に防止することができる。
＜第２実施形態＞
次に、本発明の第２実施形態以降に係る液晶装置について説明する。なお、第２実施形
態以降に係る液晶装置では、表示領域における構成については第１実施形態と同様である
が、表示領域外の領域６１において形成される端子２０２については第１実施形態と相違
する。このため、第２実施形態以降の液晶装置については、端子２０２の製造プロセスお
よび構造を中心にして説明することにする。
第２実施形態に係る液晶装置は、端的にいえば、端子本体部７０および側部６４を、端
子絶縁膜７７と共通電極と同層の端子電極部７１とに加えて、画素電極と同層のＩＴＯ膜
で覆う構成としたものである。すなわち、第２実施形態では、端子接続部６３および側部
６４を覆うＩＴＯ膜を２層としたものである。
次に、本発明の第２実施形態以降に係る液晶装置について説明する。なお、第２実施形
態以降に係る液晶装置では、表示領域における構成については第１実施形態と同様である
が、表示領域外の領域６１において形成される端子２０２については第１実施形態と相違
する。このため、第２実施形態以降の液晶装置については、端子２０２の製造プロセスお
よび構造を中心にして説明することにする。
第２実施形態に係る液晶装置は、端的にいえば、端子本体部７０および側部６４を、端
子絶縁膜７７と共通電極と同層の端子電極部７１とに加えて、画素電極と同層のＩＴＯ膜
で覆う構成としたものである。すなわち、第２実施形態では、端子接続部６３および側部
６４を覆うＩＴＯ膜を２層としたものである。
図１２は、第２実施形態に係る液晶装置のうち、ＴＦＴアレイ基板１０における領域６
１の製造プロセスを示す工程断面図（図６のＢ−Ｂ´線）である。
図１２（ａ）は、第１実施形態の第１工程（図９（ａ））と同様であり、図１２（ｂ）
についても、同第２工程（図９（ｂ））と同様である。
第２実施形態では、領域６１においてデータ線３と同層からなる配線６２および端子本
体部７０をそれぞれ形成した後、図５（ｇ）における画素電極１１（第１電極）の形成工
程時に、ＩＴＯ膜を領域６１にも成膜し、このＩＴＯ膜をパターニングして端子本体部７
０を覆うように下層端子電極部７２を形成する（第２−１工程）。これにより、図１２（
ｃ）に示される状態となる。なお、当該ＩＴＯ膜は、配線６２も覆うようにしても良い。
図１２（ｄ）は、第１実施形態の第３工程（図９（ｃ））と同様であり、図１２（ｅ）
は、第４工程（図９（ｄ））と同様であり、図１２（ｆ）は、第５工程（図９（ｅ））と
同様である。
１の製造プロセスを示す工程断面図（図６のＢ−Ｂ´線）である。
図１２（ａ）は、第１実施形態の第１工程（図９（ａ））と同様であり、図１２（ｂ）
についても、同第２工程（図９（ｂ））と同様である。
第２実施形態では、領域６１においてデータ線３と同層からなる配線６２および端子本
体部７０をそれぞれ形成した後、図５（ｇ）における画素電極１１（第１電極）の形成工
程時に、ＩＴＯ膜を領域６１にも成膜し、このＩＴＯ膜をパターニングして端子本体部７
０を覆うように下層端子電極部７２を形成する（第２−１工程）。これにより、図１２（
ｃ）に示される状態となる。なお、当該ＩＴＯ膜は、配線６２も覆うようにしても良い。
図１２（ｄ）は、第１実施形態の第３工程（図９（ｃ））と同様であり、図１２（ｅ）
は、第４工程（図９（ｄ））と同様であり、図１２（ｆ）は、第５工程（図９（ｅ））と
同様である。
ここで、図１２（ｆ）は、第２実施形態における領域６１の構成を示す。
配線６２および端子本体部７０は、データ線３と同時に形成された同一材質の導電膜で
ある。
第２実施形態では、端子本体部７０が下層端子電極部７２で覆われる。このように下層
端子電極７２で覆われた端子本体部７０が、さらに端子絶縁膜７７で覆われる。ただし、
端子絶縁膜７７は、端子本体部７０の端子接続部６３において、開口部８２において略矩
形状の開口しており、この開口部８２および端子本体部７０の裾野を覆うように端子電極
部７１が設けられる。なお、端子絶縁膜７７は配線６２も覆っている。
配線６２および端子本体部７０は、データ線３と同時に形成された同一材質の導電膜で
ある。
第２実施形態では、端子本体部７０が下層端子電極部７２で覆われる。このように下層
端子電極７２で覆われた端子本体部７０が、さらに端子絶縁膜７７で覆われる。ただし、
端子絶縁膜７７は、端子本体部７０の端子接続部６３において、開口部８２において略矩
形状の開口しており、この開口部８２および端子本体部７０の裾野を覆うように端子電極
部７１が設けられる。なお、端子絶縁膜７７は配線６２も覆っている。
第２実施形態のように端子２０２を構成すると、第１実施形態と同様に、画素電極１１
と共通電極１７との間に設けられた第４層間絶縁膜２７と同時に形成される端子絶縁膜７
７を、端子本体部７０（配線６２、データ線３）のパッシベーション膜として機能させる
ことができ、また、端子本体部７０が第３層間絶縁膜２６の下層に形成されたデータ線３
と同時に形成されるので、端子２０２から配線６２を経由してデータ線３に至るまで一体
化される。さらに、第２実施形態では、端子２０２において、実装部品との接続部分であ
る端子接続部６３が、下層端子電極部７２と端子電極部７１の２層で構成されるので、メ
タル部である端子本体部７０を確実にオーバーラップすることができる。
と共通電極１７との間に設けられた第４層間絶縁膜２７と同時に形成される端子絶縁膜７
７を、端子本体部７０（配線６２、データ線３）のパッシベーション膜として機能させる
ことができ、また、端子本体部７０が第３層間絶縁膜２６の下層に形成されたデータ線３
と同時に形成されるので、端子２０２から配線６２を経由してデータ線３に至るまで一体
化される。さらに、第２実施形態では、端子２０２において、実装部品との接続部分であ
る端子接続部６３が、下層端子電極部７２と端子電極部７１の２層で構成されるので、メ
タル部である端子本体部７０を確実にオーバーラップすることができる。
なお、第２実施形態において、領域６１に平坦化膜としての第３層間絶縁膜２６を設け
ないことによる導通性能の確保や、端子絶縁膜７７がパッシベーション膜として機能する
ことによる端子本体部７０の対腐食性の改善、接続確実性の向上などの効果について第１
実施形態と同様である。
ないことによる導通性能の確保や、端子絶縁膜７７がパッシベーション膜として機能する
ことによる端子本体部７０の対腐食性の改善、接続確実性の向上などの効果について第１
実施形態と同様である。
第２実施形態においても、第１実施形態における図１０および図１１と同様に、第２層
間絶縁膜２５を領域６１に延設し、端子本体部７０（配線６２）のパッシベーション膜を
、端子絶縁膜７７たる第４層間絶縁膜２７にくわえて第２層間絶縁膜２５との２層構造と
して、端子本体部７０の侵食を、より効果的に防止しても良い。
また、第２実施形態では、領域６１において、端子絶縁膜７７が開口部８２以外の全て
の領域に形成されているが、下層端子電極部７２が形成された領域は、すでに当該下層端
子電極部７２で覆われているので、当該領域における端子絶縁膜７７を除去しても良い。
間絶縁膜２５を領域６１に延設し、端子本体部７０（配線６２）のパッシベーション膜を
、端子絶縁膜７７たる第４層間絶縁膜２７にくわえて第２層間絶縁膜２５との２層構造と
して、端子本体部７０の侵食を、より効果的に防止しても良い。
また、第２実施形態では、領域６１において、端子絶縁膜７７が開口部８２以外の全て
の領域に形成されているが、下層端子電極部７２が形成された領域は、すでに当該下層端
子電極部７２で覆われているので、当該領域における端子絶縁膜７７を除去しても良い。
＜第３実施形態＞
次に、本発明の第３実施形態に係る液晶装置について説明する。
第３実施形態に係る液晶装置は、端的にいえば、第２実施形態において端子本体部７０
を覆っていた下層端子電極７２を、端子接続部６３では除去し、側部６４では存置させた
ものである。すなわち、第３実施形態では、側部６４を覆うＩＴＯ膜を２層とし、端子接
続部６３を覆うＩＴＯ膜を１層としたものである。
次に、本発明の第３実施形態に係る液晶装置について説明する。
第３実施形態に係る液晶装置は、端的にいえば、第２実施形態において端子本体部７０
を覆っていた下層端子電極７２を、端子接続部６３では除去し、側部６４では存置させた
ものである。すなわち、第３実施形態では、側部６４を覆うＩＴＯ膜を２層とし、端子接
続部６３を覆うＩＴＯ膜を１層としたものである。
図１３は、第３実施形態に係る液晶装置のうち、ＴＦＴアレイ基板１０における領域６
１の製造プロセスを示す工程断面図（図６のＢ−Ｂ´線）である。
図１３（ａ）は、第１実施形態の第１工程（図９（ａ））と同様であり、図１３（ｂ）
についても、同第２工程（図９（ｂ））と同様である。
第３実施形態では、領域６１においてデータ線３と同層からなる配線６２および端子本
体部７０を形成した後、図５（ｇ）における画素電極１１（第１電極）の形成工程時に、
ＩＴＯ膜を領域６１にも成膜し、このＩＴＯ膜をパターニングして端子本体部７０の側部
６４を覆い、かつ、第１開口部８３において開口するように下層端子電極部７２を形成す
る（第２−２工程）。これにより、図１３（ｃ）に示される状態となる。
図１３（ｄ）は、第１実施形態の第３工程（図９（ｃ））と同様であり、図１３（ｅ）
は、第４工程（図９（ｄ））と同様であり、図１３（ｆ）は、第５工程（図９（ｅ））と
同様である。
１の製造プロセスを示す工程断面図（図６のＢ−Ｂ´線）である。
図１３（ａ）は、第１実施形態の第１工程（図９（ａ））と同様であり、図１３（ｂ）
についても、同第２工程（図９（ｂ））と同様である。
第３実施形態では、領域６１においてデータ線３と同層からなる配線６２および端子本
体部７０を形成した後、図５（ｇ）における画素電極１１（第１電極）の形成工程時に、
ＩＴＯ膜を領域６１にも成膜し、このＩＴＯ膜をパターニングして端子本体部７０の側部
６４を覆い、かつ、第１開口部８３において開口するように下層端子電極部７２を形成す
る（第２−２工程）。これにより、図１３（ｃ）に示される状態となる。
図１３（ｄ）は、第１実施形態の第３工程（図９（ｃ））と同様であり、図１３（ｅ）
は、第４工程（図９（ｄ））と同様であり、図１３（ｆ）は、第５工程（図９（ｅ））と
同様である。
ここで、図１３（ｆ）は、第３実施形態における領域６１の構成を示す。
配線６２および端子本体部７０は、データ線３と同時に形成された同一材質の導電膜で
ある。
配線６２および端子本体部７０は、データ線３と同時に形成された同一材質の導電膜で
ある。
第３実施形態において、下層端子電極部７２は、端子本体部７０の側部６４を覆うが、
端子接続部６３では、第１開口部８３において開口する。このように下層端子電極７２で
覆われた端子本体部７０が、さらに端子絶縁膜７７で覆われているが、端子絶縁膜７７は
、端子本体部７０の端子接続部６３において、開口部８２で略矩形状の開口し、この開口
部８２および端子本体部７０の裾野を覆うように端子電極部７１が設けられる。なお、端
子絶縁膜７７は配線６２も覆っている。
端子接続部６３では、第１開口部８３において開口する。このように下層端子電極７２で
覆われた端子本体部７０が、さらに端子絶縁膜７７で覆われているが、端子絶縁膜７７は
、端子本体部７０の端子接続部６３において、開口部８２で略矩形状の開口し、この開口
部８２および端子本体部７０の裾野を覆うように端子電極部７１が設けられる。なお、端
子絶縁膜７７は配線６２も覆っている。
第３実施形態のように端子２０２を構成すると、第１実施形態と同様に、画素電極１１
と共通電極１７との間に設けられた第４層間絶縁膜２７と同時に形成される端子絶縁膜７
７を、端子本体部７０（配線６２、データ線３）のパッシベーション膜として機能させる
ことができ、また、端子本体部７０が第３層間絶縁膜２６の下層に形成されたデータ線３
と同時に形成されるので、端子２０２から配線６２を経由してデータ線３に至るまで一体
化される。
また、端子本体部７０の側部６４は、第１実施形態にあっては、端子絶縁膜７７および
端子電極部７１の二層で保護されるのに対し、第３実施形態にあっては、下層端子電極部
７２、端子絶縁膜７７および端子電極部７１の三層で保護される。したがって、端子本体
部７０の側部６４は、第１実施形態よりも、第３実施形態の方が、より確実に保護するこ
とができる。なお、この保護については、第２実施形態においても同様である。
と共通電極１７との間に設けられた第４層間絶縁膜２７と同時に形成される端子絶縁膜７
７を、端子本体部７０（配線６２、データ線３）のパッシベーション膜として機能させる
ことができ、また、端子本体部７０が第３層間絶縁膜２６の下層に形成されたデータ線３
と同時に形成されるので、端子２０２から配線６２を経由してデータ線３に至るまで一体
化される。
また、端子本体部７０の側部６４は、第１実施形態にあっては、端子絶縁膜７７および
端子電極部７１の二層で保護されるのに対し、第３実施形態にあっては、下層端子電極部
７２、端子絶縁膜７７および端子電極部７１の三層で保護される。したがって、端子本体
部７０の側部６４は、第１実施形態よりも、第３実施形態の方が、より確実に保護するこ
とができる。なお、この保護については、第２実施形態においても同様である。
なお、第３実施形態において、領域６１に平坦化膜としての第３層間絶縁膜２６を設け
ないことによる導通性能の確保や、端子絶縁膜７７がパッシベーション膜として機能する
ことによる端子本体部７０の対腐食性の改善、接続確実性の向上などの効果について第１
実施形態と同様である。
また、第３実施形態においても、第１実施形態における図１０および図１１と同様に、
第２層間絶縁膜２５を領域６１に延設し、端子本体部７０（配線６２）のパッシベーショ
ン膜を、端子絶縁膜７７たる第４層間絶縁膜２７にくわえて第２層間絶縁膜２５との２層
構造として、端子本体部７０の侵食を、より効果的に防止しても良い。
第３実施形態では、領域６１において、端子絶縁膜７７が開口部８２以外の全ての領域
に形成されているが、下層端子電極部７２が形成された領域は、すでに当該下層端子電極
部７２で覆われているので、当該領域における端子絶縁膜７７を除去しても良い点につい
ても同様である。
ないことによる導通性能の確保や、端子絶縁膜７７がパッシベーション膜として機能する
ことによる端子本体部７０の対腐食性の改善、接続確実性の向上などの効果について第１
実施形態と同様である。
また、第３実施形態においても、第１実施形態における図１０および図１１と同様に、
第２層間絶縁膜２５を領域６１に延設し、端子本体部７０（配線６２）のパッシベーショ
ン膜を、端子絶縁膜７７たる第４層間絶縁膜２７にくわえて第２層間絶縁膜２５との２層
構造として、端子本体部７０の侵食を、より効果的に防止しても良い。
第３実施形態では、領域６１において、端子絶縁膜７７が開口部８２以外の全ての領域
に形成されているが、下層端子電極部７２が形成された領域は、すでに当該下層端子電極
部７２で覆われているので、当該領域における端子絶縁膜７７を除去しても良い点につい
ても同様である。
ここで、端子接続部６３の面積について比較すると、端子本体部７０の大きさが同じ場
合には、端子接続部６３の面積は、第１実施形態の方が第３実施形態よりも広くすること
ができる。これは、第１実施形態によれば、開口部８２に対して端子電極部７１が直接形
成されるためである。
一方、第３実施形態において、端子接続部６３は、第１開口部８３の内側に開口部８２
が形成されるので、第１実施形態の開口部８２よりも若干狭くなっている。
このため、端子接続部６３の面積を広くして、良好な導電性能を確保する、という観点
においては、第１実施形態の方が、第３実施形態よりも好ましいといえる。
合には、端子接続部６３の面積は、第１実施形態の方が第３実施形態よりも広くすること
ができる。これは、第１実施形態によれば、開口部８２に対して端子電極部７１が直接形
成されるためである。
一方、第３実施形態において、端子接続部６３は、第１開口部８３の内側に開口部８２
が形成されるので、第１実施形態の開口部８２よりも若干狭くなっている。
このため、端子接続部６３の面積を広くして、良好な導電性能を確保する、という観点
においては、第１実施形態の方が、第３実施形態よりも好ましいといえる。
＜第４実施形態＞
次に、本発明の第４実施形態に係る液晶装置の端子について図１４〜図１６を参照して
説明する。
この第４実施形態に係る液晶装置は、端的にいえば、第１実施形態における端子２０２
の一部について、端子本体部７０の引き廻し先（または元）を、走査線１と同層の配線６
７に変更したものである。
次に、本発明の第４実施形態に係る液晶装置の端子について図１４〜図１６を参照して
説明する。
この第４実施形態に係る液晶装置は、端的にいえば、第１実施形態における端子２０２
の一部について、端子本体部７０の引き廻し先（または元）を、走査線１と同層の配線６
７に変更したものである。
図１４は、第４実施形態において端子が形成される領域の拡大平面図であり、図１５は
、図１４のＤ−Ｄ´線に沿う断面図であり、図１６は、図１４のＥ−Ｅ´線に沿う断面図
である。
している。
、図１４のＤ−Ｄ´線に沿う断面図であり、図１６は、図１４のＥ−Ｅ´線に沿う断面図
である。
している。
図１４に示すように、領域６１には、複数の端子２０２が２行にわたって配列している
が、このうち、同図において上側の１行、すなわち、領域８１寄りの１行の端子２０２に
おける端子本体部７０は、第１実施形態と同一構成である。一方、図１４において下側の
１行の端子２０２における端子本体部７０は、表示領域における走査線１（共通線２）を
構成するゲート膜と同一膜により形成される配線６７にコンタクトホール（貫通孔）８５
を介して電気的に接続される。
詳細には、図１６に示すように、下側の１行の端子２０２における端子本体部７０では
、配線６７を覆う第１層間絶縁膜２４がコンタクトホール８５により開口して、端子電極
部７１が当該コンタクトホール８５を介して端子本体部７０に接続された構成となってい
る。なお、端子本体部７０を覆う端子絶縁膜７７が、端子接続部６３の開口部８２で開口
し、端子電極部７１が、この開口部８２を介して端子本体部７０に接続されるとともに、
端子本体部７０の側部６４を覆うように形成される点は、第１実施形態と同様である。
が、このうち、同図において上側の１行、すなわち、領域８１寄りの１行の端子２０２に
おける端子本体部７０は、第１実施形態と同一構成である。一方、図１４において下側の
１行の端子２０２における端子本体部７０は、表示領域における走査線１（共通線２）を
構成するゲート膜と同一膜により形成される配線６７にコンタクトホール（貫通孔）８５
を介して電気的に接続される。
詳細には、図１６に示すように、下側の１行の端子２０２における端子本体部７０では
、配線６７を覆う第１層間絶縁膜２４がコンタクトホール８５により開口して、端子電極
部７１が当該コンタクトホール８５を介して端子本体部７０に接続された構成となってい
る。なお、端子本体部７０を覆う端子絶縁膜７７が、端子接続部６３の開口部８２で開口
し、端子電極部７１が、この開口部８２を介して端子本体部７０に接続されるとともに、
端子本体部７０の側部６４を覆うように形成される点は、第１実施形態と同様である。
図１７は、第４実施形態に係る液晶装置のうち、ＴＦＴアレイ基板１０における領域６
１の製造プロセスを示す工程断面図（図１４のＥ−Ｅ´線）である。
領域６１、８１では、表示領域におけるゲート絶縁膜２３が設けられていない。このた
め、図５（ｄ）の走査線１、共通線２の形成工程時において、モリブデン膜を領域６１に
成膜して、配線６７をパターニングすると、当該配線６７は、図１７（ａ）に示すように
透明基板２１の直上に形成される（第１−１工程）。
１の製造プロセスを示す工程断面図（図１４のＥ−Ｅ´線）である。
領域６１、８１では、表示領域におけるゲート絶縁膜２３が設けられていない。このた
め、図５（ｄ）の走査線１、共通線２の形成工程時において、モリブデン膜を領域６１に
成膜して、配線６７をパターニングすると、当該配線６７は、図１７（ａ）に示すように
透明基板２１の直上に形成される（第１−１工程）。
図５（ｅ）の第１層間絶縁膜２４を成膜した後、この膜を周知のフォトリソグラフィー
、エッチング法によりパターニングして配線６７の上部にコンタクトホール８５を形成す
る（第１−２工程）。これにより、図１７（ｂ）に示される状態となる。
図１７（ｃ）は、第１実施形態の第２工程（図９（ｂ））と同様であり、図１７（ｄ）
は、同第３工程（図９（ｃ））と同様である。図１７（ｅ）は、同第４工程（図９（ｄ）
）と同様であり、図１７（ｆ）は、同第５工程（図９（ｅ））と同様である。
、エッチング法によりパターニングして配線６７の上部にコンタクトホール８５を形成す
る（第１−２工程）。これにより、図１７（ｂ）に示される状態となる。
図１７（ｃ）は、第１実施形態の第２工程（図９（ｂ））と同様であり、図１７（ｄ）
は、同第３工程（図９（ｃ））と同様である。図１７（ｅ）は、同第４工程（図９（ｄ）
）と同様であり、図１７（ｆ）は、同第５工程（図９（ｅ））と同様である。
このように端子２０２を構成すると、第１実施形態の作用効果に加え、配線６７が、走
査線１（共通線２）と同時に、配線６７よりも深い層に形成されるので、端子２０２同士
がかなり接近する場合などでも互いに短絡することなく、多数の端子２０２を配置するこ
とができる上、配線６７の腐食性を更に向上させることができる。
査線１（共通線２）と同時に、配線６７よりも深い層に形成されるので、端子２０２同士
がかなり接近する場合などでも互いに短絡することなく、多数の端子２０２を配置するこ
とができる上、配線６７の腐食性を更に向上させることができる。
＜第５実施形態＞
本発明の第５実施形態に係る液晶装置の端子について説明する。
この第５実施形態は、端的にいえば、第２実施形態における端子２０２の一部について
、端子本体部７０の引き廻し先（または元）を、第４実施形態と同様に、走査線１と同層
の配線６７に変更したものである。
本発明の第５実施形態に係る液晶装置の端子について説明する。
この第５実施形態は、端的にいえば、第２実施形態における端子２０２の一部について
、端子本体部７０の引き廻し先（または元）を、第４実施形態と同様に、走査線１と同層
の配線６７に変更したものである。
図１８は、第５実施形態に係る液晶装置のうち、ＴＦＴアレイ基板１０における領域６
１の製造プロセスを示す工程断面図（図１４のＥ−Ｅ´線）である。
図１８（ａ）から図１８（ｃ）までは、第４実施形態における図１７（ａ）から図１７
（ｃ）までと同様である。第５実施形態では、領域６１においてデータ線３と同層からな
る端子本体部７０（配線６２）を形成した後、画素電極１１（第１電極）の形成工程時に
、ＩＴＯ膜を領域６１にも成膜し、このＩＴＯ膜をパターニングして端子本体部７０を覆
うように下層端子電極部７２を形成する。これにより、図１８（ｄ）に示される状態とな
る。なお、図１８（ｅ）から図１８（ｇ）までは、第４実施形態における図１７（ｄ）か
ら図１７（ｆ）までと同様である。
１の製造プロセスを示す工程断面図（図１４のＥ−Ｅ´線）である。
図１８（ａ）から図１８（ｃ）までは、第４実施形態における図１７（ａ）から図１７
（ｃ）までと同様である。第５実施形態では、領域６１においてデータ線３と同層からな
る端子本体部７０（配線６２）を形成した後、画素電極１１（第１電極）の形成工程時に
、ＩＴＯ膜を領域６１にも成膜し、このＩＴＯ膜をパターニングして端子本体部７０を覆
うように下層端子電極部７２を形成する。これにより、図１８（ｄ）に示される状態とな
る。なお、図１８（ｅ）から図１８（ｇ）までは、第４実施形態における図１７（ｄ）か
ら図１７（ｆ）までと同様である。
結局、第５実施形態に係る液晶装置の端子は、図１８（ｇ）に示される構成となる。こ
のため、第５実施形態では、第２実施形態の作用効果に加えて、端子２０２同士がかなり
接近する場合などでも互いに短絡することなく、多数の端子２０２を配置することができ
る上、配線６７の腐食性を更に向上させることができるという、第４実施形態と同様な効
果を奏することになる。
のため、第５実施形態では、第２実施形態の作用効果に加えて、端子２０２同士がかなり
接近する場合などでも互いに短絡することなく、多数の端子２０２を配置することができ
る上、配線６７の腐食性を更に向上させることができるという、第４実施形態と同様な効
果を奏することになる。
＜第６実施形態＞
本発明の第６実施形態に係る液晶装置の端子について説明する。
この第６実施形態は、端的にいえば、第３実施形態における端子２０２の一部について
、端子本体部７０の引き廻し先（または元）を、第４実施形態と同様に、走査線１と同層
の配線６７に変更したものである。
本発明の第６実施形態に係る液晶装置の端子について説明する。
この第６実施形態は、端的にいえば、第３実施形態における端子２０２の一部について
、端子本体部７０の引き廻し先（または元）を、第４実施形態と同様に、走査線１と同層
の配線６７に変更したものである。
図１９は、第６実施形態に係る液晶装置のうち、ＴＦＴアレイ基板１０における領域６
１の製造プロセスを示す工程断面図（図１４のＥ−Ｅ´線）である。
図１９（ａ）から図１９（ｃ）までは、第４実施形態における図１７（ａ）から図１７
（ｃ）までと同様である。第６実施形態では、領域６１においてデータ線３と同層からな
る端子本体部７０（配線６２）を形成した後、画素電極１１（第１電極）の形成工程時に
、ＩＴＯ膜を領域６１にも成膜し、このＩＴＯ膜をパターニングして端子本体部７０を覆
うように、かつ、第１開口部８３で開口するように下層端子電極部７２を形成する。これ
により、図１９（ｄ）に示される状態となる。なお、図１９（ｅ）から図１９（ｇ）まで
は、第４実施形態における図１７（ｄ）から図１７（ｆ）までと同様である。
１の製造プロセスを示す工程断面図（図１４のＥ−Ｅ´線）である。
図１９（ａ）から図１９（ｃ）までは、第４実施形態における図１７（ａ）から図１７
（ｃ）までと同様である。第６実施形態では、領域６１においてデータ線３と同層からな
る端子本体部７０（配線６２）を形成した後、画素電極１１（第１電極）の形成工程時に
、ＩＴＯ膜を領域６１にも成膜し、このＩＴＯ膜をパターニングして端子本体部７０を覆
うように、かつ、第１開口部８３で開口するように下層端子電極部７２を形成する。これ
により、図１９（ｄ）に示される状態となる。なお、図１９（ｅ）から図１９（ｇ）まで
は、第４実施形態における図１７（ｄ）から図１７（ｆ）までと同様である。
結局、第６実施形態に係る液晶装置の端子は、図１９（ｇ）に示される構成となる。こ
のため、第６実施形態では、第３実施形態の作用効果に加えて、端子２０２同士がかなり
接近する場合などでも互いに短絡することなく、多数の端子２０２を配置することができ
る上、配線６７の腐食性を更に向上させることができるという、第４実施形態と同様な効
果を奏することになる。
のため、第６実施形態では、第３実施形態の作用効果に加えて、端子２０２同士がかなり
接近する場合などでも互いに短絡することなく、多数の端子２０２を配置することができ
る上、配線６７の腐食性を更に向上させることができるという、第４実施形態と同様な効
果を奏することになる。
なお、第４〜第６実施形態においても、第１実施形態における図１０および図１１と同
様に、第２層間絶縁膜２５を領域６１に延設し、端子本体部７０（配線６２）のパッシベ
ーション膜を、端子絶縁膜７７たる第４層間絶縁膜２７にくわえて第２層間絶縁膜２５と
の２層構造として、端子本体部７０の侵食を、より効果的に防止しても良い。
様に、第２層間絶縁膜２５を領域６１に延設し、端子本体部７０（配線６２）のパッシベ
ーション膜を、端子絶縁膜７７たる第４層間絶縁膜２７にくわえて第２層間絶縁膜２５と
の２層構造として、端子本体部７０の侵食を、より効果的に防止しても良い。
＜第７実施形態＞
本発明の第７実施形態に係る液晶装置の端子について説明する。
図２０は、第７実施形態において端子が形成される領域の拡大平面図であり、図２１は
、図２０のＦ−Ｆ´線に沿う断面図であり、図２２は、図２０のＧ−Ｇ´線に沿う断面図
である。
これらの図に示されるように、第７実施形態は、第１実施形態における端子２０２につ
いて、開口部８２を覆うＩＴＯ膜の端子電極部７１を設けない構成としたものである。し
たがって、端子２０２のうち、端子絶縁膜７７の開口部８２において、データ線３と同質
である端子本体部７０の表面が露出することになるが、それ以外では、側部６４を含めて
端子絶縁膜７７により覆われて、保護されることになる。
本発明の第７実施形態に係る液晶装置の端子について説明する。
図２０は、第７実施形態において端子が形成される領域の拡大平面図であり、図２１は
、図２０のＦ−Ｆ´線に沿う断面図であり、図２２は、図２０のＧ−Ｇ´線に沿う断面図
である。
これらの図に示されるように、第７実施形態は、第１実施形態における端子２０２につ
いて、開口部８２を覆うＩＴＯ膜の端子電極部７１を設けない構成としたものである。し
たがって、端子２０２のうち、端子絶縁膜７７の開口部８２において、データ線３と同質
である端子本体部７０の表面が露出することになるが、それ以外では、側部６４を含めて
端子絶縁膜７７により覆われて、保護されることになる。
図２３は、第７実施形態に係る液晶装置のうち、ＴＦＴアレイ基板１０における領域６
１の製造プロセスを示す工程断面図（図２０のＦ−Ｆ´線）である。
上述したように第７実施形態は、第１実施形態における端子電極部７１を除去したもの
であるので、製造プロセスを示す工程断面図の図２３は、第１実施形態における図９（ｅ
）を除いたものとなり、他は同一である。すなわち、図２３（ａ）〜図２３（ｄ）は、第
１実施形態における図９（ａ）〜図９（ｄ）とそれぞれ同様である。
１の製造プロセスを示す工程断面図（図２０のＦ−Ｆ´線）である。
上述したように第７実施形態は、第１実施形態における端子電極部７１を除去したもの
であるので、製造プロセスを示す工程断面図の図２３は、第１実施形態における図９（ｅ
）を除いたものとなり、他は同一である。すなわち、図２３（ａ）〜図２３（ｄ）は、第
１実施形態における図９（ａ）〜図９（ｄ）とそれぞれ同様である。
第７実施形態のように端子２０２を構成すると、端子接続部６３は、ＩＴＯ膜からなる
端子電極部７１を介することなく、端子本体部７０そのものとなるので、実装部品との接
続抵抗をその分だけ下げることが可能となる。さらに、端子電極部７１を設けない分だけ
、端子接続部６３の面積を広くすることができるので、実装部品との接続がより確実なも
のとすることが可能である。
なお、端子接続部６３において端子本体部７０は、製造工程において一時的に露出する
ことになるが、最終的には実装部品が接続されるので、異方性接着剤が充填される。この
ため、実際上、長期間にわたって端子本体部７０が外気に露出することはない。
また、第７実施形態において、領域６１に平坦化膜としての第３層間絶縁膜２６を設け
ないことによる導通性能の確保や、端子絶縁膜７７がパッシベーション膜として機能する
ことによる端子本体部７０の対腐食性の改善、接続確実性の向上などの効果について第１
実施形態と同様である。
端子電極部７１を介することなく、端子本体部７０そのものとなるので、実装部品との接
続抵抗をその分だけ下げることが可能となる。さらに、端子電極部７１を設けない分だけ
、端子接続部６３の面積を広くすることができるので、実装部品との接続がより確実なも
のとすることが可能である。
なお、端子接続部６３において端子本体部７０は、製造工程において一時的に露出する
ことになるが、最終的には実装部品が接続されるので、異方性接着剤が充填される。この
ため、実際上、長期間にわたって端子本体部７０が外気に露出することはない。
また、第７実施形態において、領域６１に平坦化膜としての第３層間絶縁膜２６を設け
ないことによる導通性能の確保や、端子絶縁膜７７がパッシベーション膜として機能する
ことによる端子本体部７０の対腐食性の改善、接続確実性の向上などの効果について第１
実施形態と同様である。
第７実施形態においても、第１実施形態における図１０および図１１と同様に、第２層
間絶縁膜２５を領域６１に延設し、端子本体部７０（配線６２）のパッシベーション膜を
、端子絶縁膜７７たる第４層間絶縁膜２７にくわえて第２層間絶縁膜２５との２層構造と
して、端子本体部７０の侵食を、より効果的に防止しても良い。
また、第７実施形態では、領域６１において、端子絶縁膜７７が開口部８２以外の全て
の領域に形成されているが、第３実施形態のように端子本体部７０を覆うように下層端子
電極部７２を形成して、当該第１開口部８３で開口させても良い。
さらに、第７実施形態を第４〜第６実施形態にそれぞれ適用して、端子電極部７１を設
けない構成としても良い。
間絶縁膜２５を領域６１に延設し、端子本体部７０（配線６２）のパッシベーション膜を
、端子絶縁膜７７たる第４層間絶縁膜２７にくわえて第２層間絶縁膜２５との２層構造と
して、端子本体部７０の侵食を、より効果的に防止しても良い。
また、第７実施形態では、領域６１において、端子絶縁膜７７が開口部８２以外の全て
の領域に形成されているが、第３実施形態のように端子本体部７０を覆うように下層端子
電極部７２を形成して、当該第１開口部８３で開口させても良い。
さらに、第７実施形態を第４〜第６実施形態にそれぞれ適用して、端子電極部７１を設
けない構成としても良い。
＜第８実施形態＞
本発明の第８実施形態に係る液晶装置の端子について説明する。
図２４は、第８実施形態において端子が形成される領域の拡大平面図であり、図２５は
、図２４のＩ−Ｉ´線に沿う断面図であり、図２６は、図２４のＪ−Ｊ´線に沿う断面図
である。
これらの図に示すように、第８実施形態では、ゲート電極（走査線１）と同層からなる
配線６７とデータ線３と同層からなる端子本体部７０とが第１層間絶縁膜２４のコンタク
トホール８５を介して接続される第４実施形態において、配線６７の形状を端子本体部７
０とを平面視略同一形状として平面視略同一位置にて接続した構成となっている。
本発明の第８実施形態に係る液晶装置の端子について説明する。
図２４は、第８実施形態において端子が形成される領域の拡大平面図であり、図２５は
、図２４のＩ−Ｉ´線に沿う断面図であり、図２６は、図２４のＪ−Ｊ´線に沿う断面図
である。
これらの図に示すように、第８実施形態では、ゲート電極（走査線１）と同層からなる
配線６７とデータ線３と同層からなる端子本体部７０とが第１層間絶縁膜２４のコンタク
トホール８５を介して接続される第４実施形態において、配線６７の形状を端子本体部７
０とを平面視略同一形状として平面視略同一位置にて接続した構成となっている。
このような第８実施形態によれば、第４実施形態と比較して端子２０２における段差が
少なくなるだけでなく、端子接続部６３がより上側に突出するので、異方性導電粒子によ
る接続を、より確実にすることが可能になる。
少なくなるだけでなく、端子接続部６３がより上側に突出するので、異方性導電粒子によ
る接続を、より確実にすることが可能になる。
なお、図２４〜図２６は、第４実施形態において、配線６７の形状と端子本体部７０と
を平面視略同一形状として平面視略同一位置にて接続したが、第８実施形態については、
端子接続部６３および側部６４を覆うＩＴＯ膜を２層とした第５実施形態や、側部６４を
覆うＩＴＯ膜を２層とし、端子接続部６３を覆うＩＴＯ膜を１層とした第６実施形態に適
用しても良い。
さらに、第８実施形態においても、第１実施形態における図１０および図１１と同様に
、第２層間絶縁膜２５を領域６１に延設し、端子本体部７０（配線６２）のパッシベーシ
ョン膜を、端子絶縁膜７７たる第４層間絶縁膜２７にくわえて第２層間絶縁膜２５との２
層構造としても良い。
を平面視略同一形状として平面視略同一位置にて接続したが、第８実施形態については、
端子接続部６３および側部６４を覆うＩＴＯ膜を２層とした第５実施形態や、側部６４を
覆うＩＴＯ膜を２層とし、端子接続部６３を覆うＩＴＯ膜を１層とした第６実施形態に適
用しても良い。
さらに、第８実施形態においても、第１実施形態における図１０および図１１と同様に
、第２層間絶縁膜２５を領域６１に延設し、端子本体部７０（配線６２）のパッシベーシ
ョン膜を、端子絶縁膜７７たる第４層間絶縁膜２７にくわえて第２層間絶縁膜２５との２
層構造としても良い。
＜第９実施形態＞
本発明の第９実施形態に係る液晶装置の端子について説明する。
図２７は、第９実施形態において端子が形成される領域の拡大平面図であり、図２８は
、図２７のＫ−Ｋ´線に沿う断面図であり、図２９は、図２７のＬ−Ｌ´線に沿う断面図
である。
これらの図に示すように、第９実施形態では、上述した第１〜第８実施形態とは異なり
、端子２０２が配列する領域６１においても、平坦化膜としての第３層間絶縁膜２６が残
されている。
第９実施形態では、端子２０２において、端子本体部７０を外部に導くために、第３層
間絶縁膜２６は、第２開口部８９において略矩形状に開口している。端子絶縁膜７７は、
このような第２開口部８９が設けられた第３層間絶縁膜２６および端子本体部７０の表面
を覆うように端子絶縁膜７７が設けられるが、端子本体部７０上の開口部８２において略
矩形状に開口している。なお、端子絶縁膜７７は、表示領域における第４層間絶縁膜２７
である。
そして、端子本体部７０と、その上面の第３層間絶縁膜２６における第２開口部８９と
を覆うように、端子電極部７１が矩形状に形成されている。
本発明の第９実施形態に係る液晶装置の端子について説明する。
図２７は、第９実施形態において端子が形成される領域の拡大平面図であり、図２８は
、図２７のＫ−Ｋ´線に沿う断面図であり、図２９は、図２７のＬ−Ｌ´線に沿う断面図
である。
これらの図に示すように、第９実施形態では、上述した第１〜第８実施形態とは異なり
、端子２０２が配列する領域６１においても、平坦化膜としての第３層間絶縁膜２６が残
されている。
第９実施形態では、端子２０２において、端子本体部７０を外部に導くために、第３層
間絶縁膜２６は、第２開口部８９において略矩形状に開口している。端子絶縁膜７７は、
このような第２開口部８９が設けられた第３層間絶縁膜２６および端子本体部７０の表面
を覆うように端子絶縁膜７７が設けられるが、端子本体部７０上の開口部８２において略
矩形状に開口している。なお、端子絶縁膜７７は、表示領域における第４層間絶縁膜２７
である。
そして、端子本体部７０と、その上面の第３層間絶縁膜２６における第２開口部８９と
を覆うように、端子電極部７１が矩形状に形成されている。
このような第９実施形態によれば、端子本体部７０が、第１実施形態における端子電極
部７１および第４層間絶縁膜２７にくわえて、さらに平坦膜としての第３層間絶縁膜２６
によって覆われるので、より強固に保護されることになる。
なお、第９実施形態においても、第１実施形態における図１０および図１１と同様に、
第２層間絶縁膜２５を領域６１に延設し、端子本体部７０（配線６２）のパッシベーショ
ン膜として、端子絶縁膜７７たる第４層間絶縁膜２７をくわえた構造としても良い。
部７１および第４層間絶縁膜２７にくわえて、さらに平坦膜としての第３層間絶縁膜２６
によって覆われるので、より強固に保護されることになる。
なお、第９実施形態においても、第１実施形態における図１０および図１１と同様に、
第２層間絶縁膜２５を領域６１に延設し、端子本体部７０（配線６２）のパッシベーショ
ン膜として、端子絶縁膜７７たる第４層間絶縁膜２７をくわえた構造としても良い。
＜第１０実施形態＞
本発明の第１０実施形態に係る液晶装置の端子について説明する。
図３０は、第１０実施形態において端子が形成される領域の拡大平面図であり、図３１
は、図３０のＭ−Ｍ´線に沿う断面図であり、図３２は、図３０のＮ−Ｎ´線に沿う断面
図である。
これらの図に示すように、特に図３２に示すように、第１０実施形態では、上述した第
１〜第８実施形態とは異なり、領域６１においても、平坦化膜としての第３層間絶縁膜２
６が存在しない。逆にいえば、第１０実施形態では、表示領域において平坦化膜としての
第３層間絶縁膜２６を用いない構成にも適用される。なお、第１０実施形態において端子
２０２についてのみいえば、第１実施形態と同構造である。
このため、第１０実施形態によれば、端子２０２について第１実施形態と同様な作用・
効果を奏することになる。
本発明の第１０実施形態に係る液晶装置の端子について説明する。
図３０は、第１０実施形態において端子が形成される領域の拡大平面図であり、図３１
は、図３０のＭ−Ｍ´線に沿う断面図であり、図３２は、図３０のＮ−Ｎ´線に沿う断面
図である。
これらの図に示すように、特に図３２に示すように、第１０実施形態では、上述した第
１〜第８実施形態とは異なり、領域６１においても、平坦化膜としての第３層間絶縁膜２
６が存在しない。逆にいえば、第１０実施形態では、表示領域において平坦化膜としての
第３層間絶縁膜２６を用いない構成にも適用される。なお、第１０実施形態において端子
２０２についてのみいえば、第１実施形態と同構造である。
このため、第１０実施形態によれば、端子２０２について第１実施形態と同様な作用・
効果を奏することになる。
なお、上述した各実施形態では、データ線駆動回路２０１や走査線駆動回路１０４をＣ
ＯＧ実装するための端子２０２について説明したが、フレキシブル基板が接続される入力
端子２２２（図１参照）においても、同様な構成である。このため、入力端子２２２につ
いても、端子２０２と同様に高い対腐食性や、良好な導通性能を確保することができる。
ＯＧ実装するための端子２０２について説明したが、フレキシブル基板が接続される入力
端子２２２（図１参照）においても、同様な構成である。このため、入力端子２２２につ
いても、端子２０２と同様に高い対腐食性や、良好な導通性能を確保することができる。
また、各実施形態（第７実施形態を除く）のいずれにおいても、端子電極部７１（下層
端子電極部７２）は、第４層間絶縁膜２７（第２層間絶縁膜２５）とともに、端子本体部
７０を覆う構成としたが、配線６２その他のアルミ表面を覆う構成としても良い。
本発明の技術範囲は、上述した実施形態に限られるものではなく、本発明の趣旨を逸脱
しない範囲において種々の変更を加えることが可能である。例えば、ＴＦＴアレイ基板上
の各配線、各電極などのパターン形状、材料、膜厚などの具体的な構成については上記実
施形態に限ることなく適宜変更が可能である。また、各実施形態では透過型液晶装置を例
にとって説明したが、それに限らず、反射型、半透過反射型の液晶装置に適用しても良い
。
端子電極部７２）は、第４層間絶縁膜２７（第２層間絶縁膜２５）とともに、端子本体部
７０を覆う構成としたが、配線６２その他のアルミ表面を覆う構成としても良い。
本発明の技術範囲は、上述した実施形態に限られるものではなく、本発明の趣旨を逸脱
しない範囲において種々の変更を加えることが可能である。例えば、ＴＦＴアレイ基板上
の各配線、各電極などのパターン形状、材料、膜厚などの具体的な構成については上記実
施形態に限ることなく適宜変更が可能である。また、各実施形態では透過型液晶装置を例
にとって説明したが、それに限らず、反射型、半透過反射型の液晶装置に適用しても良い
。
続いて、各実施形態で説明した端子に実装部品が接続される状態について図３３を参照
して説明する。
この図に示すように、ＴＦＴアレイ基板１０に形成された端子には、実装部品が、導電
性粒子が適切な割合で分散する異方導電性フィルム（ＡＣＦ）６６によって接続される。
詳細には、入力端子２２２は、フレキシブル基板６５（の端子）と接続され、端子２０２
は、データ線駆動回路２０１または走査線駆動回路１０４（の端子）と接続される。
このような構成によれば、各実施形態の端子構造によって、良好なパッシベーション機
能による対腐食性や、実装部品との導通性能を、良好に確保することができる。
して説明する。
この図に示すように、ＴＦＴアレイ基板１０に形成された端子には、実装部品が、導電
性粒子が適切な割合で分散する異方導電性フィルム（ＡＣＦ）６６によって接続される。
詳細には、入力端子２２２は、フレキシブル基板６５（の端子）と接続され、端子２０２
は、データ線駆動回路２０１または走査線駆動回路１０４（の端子）と接続される。
このような構成によれば、各実施形態の端子構造によって、良好なパッシベーション機
能による対腐食性や、実装部品との導通性能を、良好に確保することができる。
＜電子機器＞
次に、上記液晶装置を適用した電子機器について説明する。図３４は、この電子機器の
一例たる携帯電話の構成を示す斜視図である。
この図に示すように、携帯電話３００は、複数の操作ボタン３０２、受話口３０３、送
話口３０４とともに、上記実施形態の液晶装置からなる表示部３０１を備えている。
このような電子機器によれば、液晶装置の端子部分において高い耐腐食性と良好な導通
性を実現することができる。
次に、上記液晶装置を適用した電子機器について説明する。図３４は、この電子機器の
一例たる携帯電話の構成を示す斜視図である。
この図に示すように、携帯電話３００は、複数の操作ボタン３０２、受話口３０３、送
話口３０４とともに、上記実施形態の液晶装置からなる表示部３０１を備えている。
このような電子機器によれば、液晶装置の端子部分において高い耐腐食性と良好な導通
性を実現することができる。
なお、電子機器として携帯電話を例にとって説明をしたが、それに限らず、電子ブック
、パーソナルコンピュータ、デジタルスチルカメラ、映像モニタ、ビューファインダ型あ
るいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子
手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチ
パネルを備えた機器などの画像表示手段として好適に用いることができる。
、パーソナルコンピュータ、デジタルスチルカメラ、映像モニタ、ビューファインダ型あ
るいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子
手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチ
パネルを備えた機器などの画像表示手段として好適に用いることができる。
１…走査線、３…データ線（信号配線）、１０…ＴＦＴアレイ基板（第１基板）、１１
…画素電極（第１電極）、１３…ＴＦＴ（スイッチング素子）、１７…共通電極（第２電
極）、２０…対向基板（第２基板）、２４…第１層間絶縁膜（層間絶縁膜）、２５…第２
層間絶縁膜、２６…第３層間絶縁膜（平坦化膜）、２７…第４層間絶縁膜（電極絶縁膜）
、６１…領域（平坦化膜の非形成領域）、６２、６７…配線（端子配線）、６３…端子接
続部（接続部）、６４…側部（側面）、６５…実装部品、７０…端子本体部、７１…端子
電極部（端子電極部、第２端子電極部）、７２…下層端子電極部（第１端子電極部）、７
７…端子絶縁膜、８２…開口（開口領域、第２開口領域）、８３…第１開口（第１開口領
域） ８５…コンタクトホール、１００…液晶装置、１０４…走査線駆動回路（実装部品
）、２０１…データ線駆動回路（実装部品）、２０２…端子 ３００…電子機器
…画素電極（第１電極）、１３…ＴＦＴ（スイッチング素子）、１７…共通電極（第２電
極）、２０…対向基板（第２基板）、２４…第１層間絶縁膜（層間絶縁膜）、２５…第２
層間絶縁膜、２６…第３層間絶縁膜（平坦化膜）、２７…第４層間絶縁膜（電極絶縁膜）
、６１…領域（平坦化膜の非形成領域）、６２、６７…配線（端子配線）、６３…端子接
続部（接続部）、６４…側部（側面）、６５…実装部品、７０…端子本体部、７１…端子
電極部（端子電極部、第２端子電極部）、７２…下層端子電極部（第１端子電極部）、７
７…端子絶縁膜、８２…開口（開口領域、第２開口領域）、８３…第１開口（第１開口領
域） ８５…コンタクトホール、１００…液晶装置、１０４…走査線駆動回路（実装部品
）、２０１…データ線駆動回路（実装部品）、２０２…端子 ３００…電子機器
Claims (11)
- 液晶を挟持して互いに対向する第１基板と第２基板とを具備し、
前記第１基板上に、
スイッチング素子と、
該スイッチング素子に接続された信号配線と、
該信号配線および前記スイッチング素子の上側に設けられた平坦性を有する絶縁膜から
なる平坦化膜と、
該平坦化膜の上側に設けられた第１電極と、
該第１電極の上側に設けられた電極絶縁膜と、
該電極絶縁膜の上側に設けられ、複数のスリットを有するとともに前記第１電極との間
で前記スリットの各々を通じて電界を発生させる第２電極と、
を備え、
前記第１基板上の前記平坦化膜の非形成領域の少なくとも一部に、実装部品を接続する
端子が設けられており、
該端子は、
前記信号配線と同一材質の端子本体部と、
前記電極絶縁膜と同一材質であって、前記端子本体部の側面を覆うとともに、前記端子
本体部における開口領域で開口するように該端子本体部上に形成された端子絶縁膜と、
前記第２電極と同一材質であって、前記開口領域と前記端子本体部の側面とを覆って形
成され、前記端子本体部とは前記開口領域を介して電気的に接続された端子電極部と、
を有することを特徴とする液晶装置。 - 液晶を挟持して互いに対向する第１基板と第２基板とを具備し、
前記第１基板上に、
スイッチング素子と、
該スイッチング素子に接続された信号配線と、
該信号配線および前記スイッチング素子の上側に設けられた平坦性を有する絶縁膜から
なる平坦化膜と、
該平坦化膜の上側に設けられた第１電極と、
該第１電極の上側に設けられた電極絶縁膜と、
該電極絶縁膜の上側に設けられ、複数のスリットを有するとともに前記第１電極との間
で前記スリットの各々を通じて電界を発生させる第２電極と、
を備え、
前記第１基板上の前記平坦化膜の非形成領域の少なくとも一部に、実装部品を接続する
端子が設けられており、
該端子は、
前記信号配線と同一材質の端子本体部と、
前記第１電極と同一材質であって、少なくとも前記端子本体部を覆うように形成され、
該端子本体部と電気的に接続された第１端子電極部と、
前記電極絶縁膜と同一材質であって、前記端子本体部の側面を覆うとともに、前記端子
本体部における開口領域で開口するように該端子本体部上に形成された端子絶縁膜と、
前記第２電極と同一材質であって、前記開口領域と前記端子本体部の側面とを覆うよう
に形成され、前記第１端子電極部とは前記開口領域を介して電気的に接続された第２端子
電極部と、
を有することを特徴とする液晶装置。 - 液晶を挟持して互いに対向する第１基板と第２基板とを具備し、
前記第１基板上に、
スイッチング素子と、
該スイッチング素子に接続された信号配線と、
該信号配線および前記スイッチング素子の上側に設けられた平坦性を有する絶縁膜から
なる平坦化膜と、
該平坦化膜の上側に設けられた第１電極と、
該第１電極の上側に設けられた電極絶縁膜と、
該電極絶縁膜の上側に設けられ、複数のスリットを有するとともに前記第１電極との間
で前記スリットの各々を通じて電界を発生させる第２電極と、
を備え、
前記第１基板上の前記平坦化膜の非形成領域の少なくとも一部に、実装部品を接続する
端子が設けられており、
該端子は、
前記信号配線と同一材質の端子本体部と、
前記第１電極と同一材質であって、少なくとも前記端子本体部の側面を覆うように形成
され、前記端子本体部上に第１開口領域を有する第１端子電極部と、
前記電極絶縁膜と同一材質であって、少なくとも前記第１端子電極部を覆うように形成
され、前記第１開口領域内に第２開口領域を有する端子絶縁膜と、
前記第２電極と同一材質であって、少なくとも前記端子本体部上の前記端子絶縁膜の前
記第２開口領域と前記端子本体部の側面とを覆うように形成され、前記端子本体部とは前
記第２開口領域を介して電気的に接続された第２端子電極部と、
を有することを特徴とする液晶装置。 - 前記第１基板上に、互いに交差して延びる走査線とデータ線とが形成され、
前記端子に電気的に接続された端子配線は、前記走査線と同一材質であり、
前記端子本体部は、前記データ線と同一材質である
ことを特徴とする請求項１乃至３のいずれかに記載の液晶装置。 - 前記データ線を覆うとともに、前記第１電極よりも下層に位置する下層絶縁膜を有し、
前記端子本体部の側面が当該下層絶縁膜および前記端子絶縁膜によって覆われた
ことを特徴とする請求項４に記載の液晶装置。 - 前記端子に電気的に接続された端子配線と前記端子本体部とが、層間絶縁膜を介し異な
る配線層で、前記端子配線が前記端子本体部よりも下層に位置するように形成されるとと
もに、前記層間絶縁膜に形成された貫通孔を介して電気的に接続された
ことを特徴とする請求項１乃至３のいずれかに記載の液晶装置。 - 前記貫通孔は、前記端子本体部と平面視で重なる位置に形成されている
ことを特徴とする請求項６に記載の液晶装置。 - 液晶を挟持して互いに対向する第１基板と第２基板とを具備し、
前記第１基板上に、
スイッチング素子と、
該スイッチング素子に接続された信号配線と、
該信号配線および前記スイッチング素子の上側に設けられた平坦性を有する絶縁膜から
なる平坦化膜と、
該平坦化膜の上側に設けられた第１電極と、
該第１電極の上側に設けられた電極絶縁膜と、
該電極絶縁膜の上側に設けられ、複数のスリットを有するとともに前記第１電極との間
で前記スリットの各々を通じて電界を発生させる第２電極と、
を備え、
前記第１基板上の前記平坦化膜の非形成領域の少なくとも一部に、実装部品を接続する
端子が設けられており、
該端子は、
前記信号配線と同一材質の端子本体部と、
前記電極絶縁膜と同一材質であって、少なくとも前記端子本体部の側面を覆うように該
端子本体部上に形成された端子絶縁膜と、
を有することを特徴とする液晶装置。 - 液晶を挟持して互いに対向する第１基板と第２基板とを具備し、
前記第１基板上に、
スイッチング素子と、
該スイッチング素子に接続された信号配線と、
該信号配線および前記スイッチング素子の上側に設けられた平坦性を有する絶縁膜から
なる平坦化膜と、
該平坦化膜の上側に設けられた第１電極と、
該第１電極の上側に設けられた電極絶縁膜と、
該電極絶縁膜の上側に設けられ、複数のスリットを有するとともに前記第１電極との間
で前記スリットの各々を通じて電界を発生させる第２電極と、
を備え、
前記第１基板上の前記平坦化膜の形成領域に、実装部品を接続する端子が設けられてお
り、
該端子は、
前記信号配線と同一材質の端子本体部と、
前記端子本体部上で前記平坦化膜を開口する開口部と、
前記電極絶縁膜と同一材質であって、前記平坦化膜を覆うとともに、前記開口領域で開
口するように形成された端子絶縁膜と、
前記第２電極と同一材質であって、前記端子本体部とは前記開口部を介して電気的に接
続された端子電極部と、
を有することを特徴とする液晶装置。 - 前記端子を介して前記実装部品が接続される
ことを特徴とする請求項１〜９のいずれかに記載の液晶装置。 - 請求項１〜１０のいずれか一項に記載の液晶装置を備えたことを特徴とする電子機器。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007190432A JP4952425B2 (ja) | 2006-08-21 | 2007-07-23 | 液晶装置および電子機器 |
| TW096130523A TW200825587A (en) | 2006-08-21 | 2007-08-17 | Liquid crystal device and electronic equipment |
| KR1020070083423A KR100906277B1 (ko) | 2006-08-21 | 2007-08-20 | 액정 장치 및 전자기기 |
| EP08075211A EP1944645A3 (en) | 2006-08-21 | 2007-08-21 | Liquid crystal device using fringe fields and terminals for mounting components |
| EP07253291A EP1892561A3 (en) | 2006-08-21 | 2007-08-21 | Liquid crystal device using fringe fields and terminals for mounting components |
| US11/892,288 US7671958B2 (en) | 2006-08-21 | 2007-08-21 | Liquid crystal device and electronic apparatus |
| CN2007101465665A CN101131518B (zh) | 2006-08-21 | 2007-08-21 | 液晶装置及电子设备 |
| KR1020090004495A KR100927503B1 (ko) | 2006-08-21 | 2009-01-20 | 액정 장치 및 전자기기 |
| KR1020090004505A KR100926404B1 (ko) | 2006-08-21 | 2009-01-20 | 액정 장치 및 전자기기 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006223920 | 2006-08-21 | ||
| JP2006223920 | 2006-08-21 | ||
| JP2007190432A JP4952425B2 (ja) | 2006-08-21 | 2007-07-23 | 液晶装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008077060A true JP2008077060A (ja) | 2008-04-03 |
| JP4952425B2 JP4952425B2 (ja) | 2012-06-13 |
Family
ID=38658013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007190432A Active JP4952425B2 (ja) | 2006-08-21 | 2007-07-23 | 液晶装置および電子機器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7671958B2 (ja) |
| EP (2) | EP1944645A3 (ja) |
| JP (1) | JP4952425B2 (ja) |
| KR (3) | KR100906277B1 (ja) |
| CN (1) | CN101131518B (ja) |
| TW (1) | TW200825587A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009157368A (ja) * | 2007-12-07 | 2009-07-16 | Sony Corp | 表示装置および電子機器 |
| JP2010079150A (ja) * | 2008-09-29 | 2010-04-08 | Epson Imaging Devices Corp | 液晶表示装置及び電子機器 |
| US9285619B2 (en) | 2013-06-04 | 2016-03-15 | Mitsubishi Electric Corporation | Display panel, method of manufacturing the same, and liquid crystal display panel |
| JP2017027081A (ja) * | 2016-10-26 | 2017-02-02 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US10141343B2 (en) | 2008-10-24 | 2018-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor, thin film transistor, and display device |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101189275B1 (ko) * | 2005-08-26 | 2012-10-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP4442684B2 (ja) * | 2007-11-29 | 2010-03-31 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
| US8710375B2 (en) * | 2008-03-04 | 2014-04-29 | Sharp Kabushiki Kaisha | Display device substrate, method for manufacturing the same, display device, method for forming multi-layer wiring, and multi-layer wiring substrate |
| FR2942808B1 (fr) | 2009-03-03 | 2011-02-18 | Vallourec Mannesmann Oil & Gas | Acier faiblement allie a limite d'elasticite elevee et haute resistance a la fissuration sous contrainte par les sulfures. |
| CN101533172B (zh) * | 2009-05-04 | 2010-07-07 | 友达光电股份有限公司 | 触控式显示面板 |
| FR2960883B1 (fr) | 2010-06-04 | 2012-07-13 | Vallourec Mannesmann Oil & Gas | Acier faiblement allie a limite d'elasticite elevee et haute resistance a la fissuration sous contrainte par les sulfures |
| CN103154863A (zh) * | 2010-10-08 | 2013-06-12 | 夏普株式会社 | 电子设备 |
| EP2451258A1 (fr) * | 2010-11-05 | 2012-05-09 | The Swatch Group Research and Development Ltd. | Ensemble formé d'au moins deux dispositifs électroniques à couches actives superposés et moyens pour la connexion électrique de ces deux dispositifs à un circuit électronique de commande |
| JP5730062B2 (ja) | 2011-02-21 | 2015-06-03 | 株式会社ジャパンディスプレイ | 表示装置 |
| TWI495941B (zh) * | 2012-07-13 | 2015-08-11 | Innocom Tech Shenzhen Co Ltd | 顯示器 |
| CN103793089B (zh) * | 2012-10-30 | 2017-05-17 | 宸鸿科技(厦门)有限公司 | 触控面板 |
| KR102020353B1 (ko) * | 2013-03-20 | 2019-11-05 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| CN104317470B (zh) * | 2014-11-14 | 2017-06-13 | 深圳市华星光电技术有限公司 | 互电容式ogs触摸面板及其制造方法 |
| JP6747068B2 (ja) * | 2016-06-07 | 2020-08-26 | 三菱電機株式会社 | 液晶表示パネルおよび当該液晶表示パネルを備えた液晶表示装置 |
| JP2019066719A (ja) * | 2017-10-03 | 2019-04-25 | シャープ株式会社 | 表示パネル |
| GB2568515A (en) * | 2017-11-17 | 2019-05-22 | Flexenable Ltd | Display devices |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001018597A1 (fr) * | 1999-09-07 | 2001-03-15 | Hitachi, Ltd | Afficheur à cristaux liquides |
| JP2001091972A (ja) * | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 液晶表示装置 |
| JP2002328395A (ja) * | 2001-04-26 | 2002-11-15 | Nec Corp | 液晶表示装置の製造方法 |
| JP2003167258A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 液晶表示装置 |
| JP2003207797A (ja) * | 2002-01-17 | 2003-07-25 | Hitachi Ltd | 液晶表示装置および画像表示装置 |
| JP2004163922A (ja) * | 2002-10-25 | 2004-06-10 | Nec Kagoshima Ltd | 液晶表示装置の製造方法 |
| JP2006285257A (ja) * | 2005-03-31 | 2006-10-19 | Lg Phillips Lcd Co Ltd | 横電界方式の液晶表示装置用アレイ基板とその製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3516138B2 (ja) | 1993-01-18 | 2004-04-05 | 株式会社日立製作所 | 液晶表示装置 |
| JPH10133216A (ja) | 1996-11-01 | 1998-05-22 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| KR100325079B1 (ko) | 1999-12-22 | 2002-03-02 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정표시장치의 제조방법 |
| JP2002333845A (ja) | 2000-04-21 | 2002-11-22 | Matsushita Electric Ind Co Ltd | 表示パネル用基板、その製造方法およびそれに用いる薄膜形成装置 |
| JP2001311965A (ja) | 2000-04-28 | 2001-11-09 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
| KR100482468B1 (ko) | 2000-10-10 | 2005-04-14 | 비오이 하이디스 테크놀로지 주식회사 | 프린지 필드 구동 액정 표시 장치 |
| TW575775B (en) * | 2001-01-29 | 2004-02-11 | Hitachi Ltd | Liquid crystal display device |
| JP2003015146A (ja) | 2001-07-04 | 2003-01-15 | Hitachi Ltd | 液晶表示装置 |
| TWI298110B (en) * | 2001-07-31 | 2008-06-21 | Hitachi Ltd | Liquid crystal display device |
| JP4054633B2 (ja) * | 2002-08-20 | 2008-02-27 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法、並びに、それを備えた液晶表示装置 |
| JP4525011B2 (ja) | 2002-09-12 | 2010-08-18 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| JP4451692B2 (ja) * | 2004-03-26 | 2010-04-14 | 株式会社 日立ディスプレイズ | 表示装置 |
| KR101087398B1 (ko) * | 2004-06-30 | 2011-11-25 | 엘지디스플레이 주식회사 | 액정표시장치의 패드 구조 및 그 제조방법 |
| JP2006047827A (ja) | 2004-08-06 | 2006-02-16 | Mitsubishi Electric Corp | 液晶表示装置およびその製造方法 |
| KR101167304B1 (ko) | 2004-12-31 | 2012-07-19 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
| JP4813842B2 (ja) * | 2005-07-29 | 2011-11-09 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| US20070030428A1 (en) * | 2005-08-05 | 2007-02-08 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| JP4797740B2 (ja) * | 2006-03-27 | 2011-10-19 | ソニー株式会社 | 液晶表示装置 |
| JP4622917B2 (ja) * | 2006-03-30 | 2011-02-02 | エプソンイメージングデバイス株式会社 | 液晶パネル用アレイ基板および液晶パネル |
-
2007
- 2007-07-23 JP JP2007190432A patent/JP4952425B2/ja active Active
- 2007-08-17 TW TW096130523A patent/TW200825587A/zh unknown
- 2007-08-20 KR KR1020070083423A patent/KR100906277B1/ko active IP Right Grant
- 2007-08-21 US US11/892,288 patent/US7671958B2/en active Active
- 2007-08-21 EP EP08075211A patent/EP1944645A3/en not_active Withdrawn
- 2007-08-21 CN CN2007101465665A patent/CN101131518B/zh active Active
- 2007-08-21 EP EP07253291A patent/EP1892561A3/en not_active Withdrawn
-
2009
- 2009-01-20 KR KR1020090004505A patent/KR100926404B1/ko active IP Right Grant
- 2009-01-20 KR KR1020090004495A patent/KR100927503B1/ko active IP Right Grant
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001018597A1 (fr) * | 1999-09-07 | 2001-03-15 | Hitachi, Ltd | Afficheur à cristaux liquides |
| JP2001091972A (ja) * | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 液晶表示装置 |
| JP2002328395A (ja) * | 2001-04-26 | 2002-11-15 | Nec Corp | 液晶表示装置の製造方法 |
| JP2003167258A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 液晶表示装置 |
| JP2003207797A (ja) * | 2002-01-17 | 2003-07-25 | Hitachi Ltd | 液晶表示装置および画像表示装置 |
| JP2004163922A (ja) * | 2002-10-25 | 2004-06-10 | Nec Kagoshima Ltd | 液晶表示装置の製造方法 |
| JP2006285257A (ja) * | 2005-03-31 | 2006-10-19 | Lg Phillips Lcd Co Ltd | 横電界方式の液晶表示装置用アレイ基板とその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009157368A (ja) * | 2007-12-07 | 2009-07-16 | Sony Corp | 表示装置および電子機器 |
| US8493531B2 (en) | 2007-12-07 | 2013-07-23 | Japan Display West Inc. | Display device and electronic apparatus |
| JP2010079150A (ja) * | 2008-09-29 | 2010-04-08 | Epson Imaging Devices Corp | 液晶表示装置及び電子機器 |
| US10141343B2 (en) | 2008-10-24 | 2018-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor, thin film transistor, and display device |
| US10692894B2 (en) | 2008-10-24 | 2020-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor, thin film transistor, and display device |
| US10978490B2 (en) | 2008-10-24 | 2021-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor, thin film transistor, and display device |
| US11594555B2 (en) | 2008-10-24 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor, thin film transistor, and display device |
| US9285619B2 (en) | 2013-06-04 | 2016-03-15 | Mitsubishi Electric Corporation | Display panel, method of manufacturing the same, and liquid crystal display panel |
| JP2017027081A (ja) * | 2016-10-26 | 2017-02-02 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200825587A (en) | 2008-06-16 |
| JP4952425B2 (ja) | 2012-06-13 |
| US20080043196A1 (en) | 2008-02-21 |
| EP1892561A3 (en) | 2008-06-04 |
| CN101131518A (zh) | 2008-02-27 |
| KR100927503B1 (ko) | 2009-11-17 |
| EP1892561A2 (en) | 2008-02-27 |
| CN101131518B (zh) | 2010-09-29 |
| EP1944645A2 (en) | 2008-07-16 |
| KR100926404B1 (ko) | 2009-11-12 |
| KR20080017269A (ko) | 2008-02-26 |
| KR20090016756A (ko) | 2009-02-17 |
| US7671958B2 (en) | 2010-03-02 |
| TWI372926B (ja) | 2012-09-21 |
| EP1944645A3 (en) | 2009-06-17 |
| KR20090015167A (ko) | 2009-02-11 |
| KR100906277B1 (ko) | 2009-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4952425B2 (ja) | 液晶装置および電子機器 | |
| JP5392670B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7459753B2 (en) | Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus | |
| US9513514B2 (en) | Display device | |
| JP2008003118A (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 | |
| JP2002040472A (ja) | 液晶装置の製造方法および液晶装置と電子機器 | |
| JP2008058573A (ja) | 液晶装置及び電子機器 | |
| JP2006178426A (ja) | 表示装置および表示装置の製造方法 | |
| JP5171412B2 (ja) | 液晶表示装置及び電子機器 | |
| JP2007293072A (ja) | 電気光学装置の製造方法、電気光学装置および電子機器 | |
| JP2009031362A (ja) | 配線基板、その製造方法、及び表示装置 | |
| JP3838047B2 (ja) | 電気光学装置、および、その製造方法 | |
| US20090057924A1 (en) | Semiconductor device, semiconductor mounting structure, and electro-optical device | |
| JP2007093859A (ja) | 液晶装置および電子機器 | |
| JP2009151285A (ja) | 液晶表示装置及びその製造方法 | |
| JP2008130967A (ja) | 電気光学装置及び電子機器 | |
| JP7274627B2 (ja) | 表示装置 | |
| KR100303440B1 (ko) | 평면구동방식의액정표시장치 | |
| JP5207947B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP5072530B2 (ja) | 液晶装置及びそれを備えた電子機器 | |
| JP7027470B2 (ja) | 表示装置 | |
| US9064756B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP2008185801A (ja) | 電気光学装置の製造方法及び電気光学装置並びに電子機器 | |
| JP2008040122A (ja) | 電気光学装置、電子機器、および実装構造体 | |
| JP2004104096A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101222 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4952425 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |