JP2008071151A - 非同期データ保持回路 - Google Patents
非同期データ保持回路 Download PDFInfo
- Publication number
- JP2008071151A JP2008071151A JP2006249601A JP2006249601A JP2008071151A JP 2008071151 A JP2008071151 A JP 2008071151A JP 2006249601 A JP2006249601 A JP 2006249601A JP 2006249601 A JP2006249601 A JP 2006249601A JP 2008071151 A JP2008071151 A JP 2008071151A
- Authority
- JP
- Japan
- Prior art keywords
- enable signal
- clock
- data
- output
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】受信側同期化部28によって、システムクロックに同期したイネーブル信号の立ち上がりに応じて、イネーブル信号を取り込み、取り込んだイネーブル信号を通信クロックと同期させて出力する。そして、受信側同期化部28から出力されたイネーブル信号及び通信クロックに応じて、受信データのデータ信号を受信データ保持レジスタ24に取り込んで保持する。また、システム側同期化部30によって、受信側同期化部28から出力されたイネーブル信号を、システムクロックと同期させて出力し、そして、システム側同期化部30から出力されたイネーブル信号及びシステムクロックに応じて、受信データ保持レジスタ24からデータ信号をシステム側データ保持レジスタ26に取り込んで保持する。
【選択図】図2
Description
14 CPU
16 クロックジェネレータ
20、220 非同期データ乗せ替え回路
22 受信データレジスタ
22 受信データ保持レジスタ
24 受信データ保持レジスタ
26 システム側データ保持レジスタ
28A、28A、30A、30B、230A、230C Dフリップフロップ
28 受信側同期化部
30 システム側同期化部
230 イネーブル信号遅延部
Claims (6)
- 入力側のクロックに同期したイネーブル信号の立ち上がり及び立下りの一方に応じて、前記イネーブル信号を取り込み、出力側のクロックと同期して、前記イネーブル信号の立ち上がり及び立下りの他方を取り込むと共に、前記取り込んだイネーブル信号を前記出力側のクロックと同期させて出力する出力側同期手段と、
前記出力側同期手段から出力されたイネーブル信号及び前記出力側のクロックに応じて、出力側から出力されたデータ信号を取り込んで保持する第1のデータ保持手段と、
前記出力側同期手段から出力されたイネーブル信号を、前記入力側のクロックと同期させて出力する入力側同期手段と、
前記入力側同期手段から出力されたイネーブル信号及び前記入力側のクロックに応じて、前記第1のデータ保持手段に保持されたデータ信号を取り込んで保持する第2のデータ保持手段と、
を含む非同期データ保持回路。 - 入力側のクロックに同期したイネーブル信号の立ち上がり及び立下りの一方に応じて、前記イネーブル信号を取り込み、出力側のクロックと同期して、前記イネーブル信号の立ち上がり及び立下りの他方を取り込むと共に、前記取り込んだイネーブル信号を前記出力側のクロックと同期させて出力する出力側同期手段と、
前記出力側同期手段から出力されたイネーブル信号及び前記出力側のクロックに応じて、出力側から出力されたデータ信号を取り込んで保持する第1のデータ保持手段と、
前記入力側のクロックに同期したイネーブル信号を、前記入力側のクロックの所定クロック数分遅延させて出力する遅延手段と、
前記遅延手段から出力されたイネーブル信号及び前記入力側のクロックに応じて、前記第1のデータ保持手段に保持されたデータ信号を取り込んで保持する第2のデータ保持手段と、
を含む非同期データ保持回路。 - 前記入力側同期手段は、データ端子に前記出力側同期手段から出力されるイネーブル信号が入力され、クロック端子に前記入力側のクロックが入力される第1のDフリップフロップと、データ端子に前記第1のDフリップフロップの出力端子が接続され、クロック端子に前記入力側のクロックが入力され、出力端子から前記入力側のクロック信号と同期させた前記イネーブル信号を出力する第2のDフリップフロップとから構成される請求項1記載の非同期データ保持回路。
- 前記遅延手段は、前記所定クロック数分のDフリップフロップを接続して構成した請求項2記載の非同期データ保持回路。
- 前記出力側同期手段は、データ端子及びセット端子に前記イネーブル信号が入力され、クロック端子に前記出力側のクロックが入力された第3のDフリップフロップと、データ端子が前記第3のDフリップフロップの出力端子に接続され、クロック端子に前記出力側のクロックが入力され、出力端子から前記出力側クロックと同期させた前記イネーブル信号を出力する第4のDフリップフロップとから構成される請求項1〜請求項4の何れか1項記載の非同期データ保持回路。
- 前記第1のデータ保持手段及び前記第2のデータ保持手段は、複数ビットのデータ信号を保持する請求項1〜請求項5の何れか1項記載の非同期データ保持回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006249601A JP4758311B2 (ja) | 2006-09-14 | 2006-09-14 | 非同期データ保持回路 |
US11/889,860 US7937607B2 (en) | 2006-09-14 | 2007-08-17 | Asynchronous data holding circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006249601A JP4758311B2 (ja) | 2006-09-14 | 2006-09-14 | 非同期データ保持回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008071151A true JP2008071151A (ja) | 2008-03-27 |
JP4758311B2 JP4758311B2 (ja) | 2011-08-24 |
Family
ID=39190093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006249601A Active JP4758311B2 (ja) | 2006-09-14 | 2006-09-14 | 非同期データ保持回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7937607B2 (ja) |
JP (1) | JP4758311B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4998519B2 (ja) * | 2009-05-29 | 2012-08-15 | 富士通株式会社 | 非同期インタフェース回路及び非同期データ転送方法 |
US9213388B2 (en) | 2012-09-21 | 2015-12-15 | Atmel Corporation | Delaying reset signals in a microcontroller system |
US9323312B2 (en) * | 2012-09-21 | 2016-04-26 | Atmel Corporation | System and methods for delaying interrupts in a microcontroller system |
US9213397B2 (en) | 2012-09-21 | 2015-12-15 | Atmel Corporation | Changing power modes of a microcontroller system |
US9507406B2 (en) | 2012-09-21 | 2016-11-29 | Atmel Corporation | Configuring power domains of a microcontroller system |
US9383807B2 (en) | 2013-10-01 | 2016-07-05 | Atmel Corporation | Configuring power domains of a microcontroller system |
US9684367B2 (en) | 2014-06-26 | 2017-06-20 | Atmel Corporation | Power trace port for tracing states of power domains |
US9680459B2 (en) | 2014-12-11 | 2017-06-13 | Intel Corporation | Edge-aware synchronization of a data signal |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001222407A (ja) * | 2000-02-08 | 2001-08-17 | Matsushita Electric Ind Co Ltd | Fifo回路 |
JP2002269036A (ja) * | 2001-03-12 | 2002-09-20 | Sharp Corp | 非同期転送装置および非同期転送方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3222361B2 (ja) * | 1995-08-15 | 2001-10-29 | キヤノン株式会社 | 太陽電池モジュールの製造方法及び太陽電池モジュール |
JP3825843B2 (ja) * | 1996-09-12 | 2006-09-27 | キヤノン株式会社 | 太陽電池モジュール |
JPH11103238A (ja) | 1997-09-26 | 1999-04-13 | Sharp Corp | ディジタルフィルタ回路 |
EP1124179B1 (en) * | 2000-02-09 | 2007-10-17 | Texas Instruments Incorporated | An apparatus for signal synchronization between two clock domains |
US20020199124A1 (en) * | 2001-06-22 | 2002-12-26 | Adkisson Richard W. | System and method for synchronizing data transfer across a clock domain boundary |
JP2003124491A (ja) * | 2001-10-15 | 2003-04-25 | Sharp Corp | 薄膜太陽電池モジュール |
DE10393252T5 (de) * | 2002-09-06 | 2005-09-08 | Dai Nippon Printing Co., Ltd. | Rückseitenschutzschicht für ein Solarzellenmodul und Solarzellenmodul unter Verwendung derselben |
US8132036B2 (en) * | 2008-04-25 | 2012-03-06 | International Business Machines Corporation | Reducing latency in data transfer between asynchronous clock domains |
-
2006
- 2006-09-14 JP JP2006249601A patent/JP4758311B2/ja active Active
-
2007
- 2007-08-17 US US11/889,860 patent/US7937607B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001222407A (ja) * | 2000-02-08 | 2001-08-17 | Matsushita Electric Ind Co Ltd | Fifo回路 |
JP2002269036A (ja) * | 2001-03-12 | 2002-09-20 | Sharp Corp | 非同期転送装置および非同期転送方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080072094A1 (en) | 2008-03-20 |
US7937607B2 (en) | 2011-05-03 |
JP4758311B2 (ja) | 2011-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8301932B2 (en) | Synchronising between clock domains | |
JP4758311B2 (ja) | 非同期データ保持回路 | |
US8520464B2 (en) | Interface circuit and semiconductor device incorporating same | |
US7802123B2 (en) | Data processing apparatus and method using FIFO device | |
US6943595B2 (en) | Synchronization circuit | |
JPWO2003010674A1 (ja) | 位相補正回路 | |
US7990295B2 (en) | Data transfer apparatus | |
CN108471308B (zh) | 半导体装置以及数据同步方法 | |
US7260166B2 (en) | Systems for synchronizing resets in multi-clock frequency applications | |
US7692564B2 (en) | Serial-to-parallel conversion circuit and method of designing the same | |
US7650523B2 (en) | Interface apparatus and method for synchronization of data | |
CN114185397B (zh) | 跨时钟域数据传输电路及方法 | |
EP1612690A2 (en) | Apparatus and method for receiving parallel data | |
JP5915105B2 (ja) | データ転送システム、受信回路、及び受信方法 | |
CN114115443A (zh) | 一种跨时钟域的数据信号同步方法、***、设备以及介质 | |
JP3039441B2 (ja) | 異クロック間同期エッジ検出方法および異クロック間同期エッジ検出方式 | |
KR101006843B1 (ko) | 출력신호를 안정적으로 생성하는 동기화 회로 | |
KR100667546B1 (ko) | 직렬 데이터 링크의 테스트 장치 및 방법 | |
JP2018201252A (ja) | 受信回路及び半導体集積回路 | |
JP6492467B2 (ja) | 受信回路及び半導体集積回路 | |
JP3388656B2 (ja) | シフトレジスタ | |
US6801055B1 (en) | Data driven clocking | |
CN117785792A (zh) | 跨同频异步时钟域的信号处理方法及装置 | |
JP5910383B2 (ja) | スキュー低減回路 | |
KR100546189B1 (ko) | 데이타 입출력 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080922 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4758311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |