JP2008067402A - 加入者宅側光回線終端装置及び光伝送システム - Google Patents

Abstract

【課題】加入者側光回線終端装置であって、光ファイバと複数の端末の接続を容易し、さらに、機器の配置スペースを従来よりも狭くするとともに機器の信頼性を向上すること。
【解決手段】センタ側の光伝送路２に接続されて光電気変換、逆光電気変換を行う電気／光変換手段６と、電気／光変換手段６の電気信号入出力端に接続される光回線終端装置機能部７と、光回線終端装置機能部７のパラレル信号端に接続されてシリアル・パラレル変換、逆シリアル・パラレル変換を行うシリアル／パラレル変換手段８と、シリアル／パラレル変換手段８のシリアル信号端に接続されるマルチソースアグリーメントインタフェース９とを有する。
【選択図】図１

Description

本発明は、加入者宅側光回線終端装置及び光伝送システムに関し、より詳しくは、光伝送路の加入者宅側の終端に取り付けられるマルチソースアグリーメントインタフェースモジュールを備えた光回線終端装置、及びこの装置を備えた光伝送システムに関する。

ＦＴＴＨ、ＣＡＴＶ等の光ネットワークでは、下記の特許文献１に記載されているように、センタに接続される光伝送路を受動型スプリッタにより分岐して複数の加入者宅まで敷設するＰＯＮ(Passive Optical Network)型の光伝送システムが使用されている。その
ような光伝送システムは、ＰＤＳ(Passive Double Star)とも呼ばれる。

そのような光伝送システムでは、図８に示すように、センタの光回線終端装置（ＯＬＴ：Optical Line Termination）１０１からユーザ側に引き出される光ファイバ１０２にスプリッタ１０３が接続され、そのスプリッタ１０３により分岐された複数の光伝送路には光ファイバ１０４−１、…１０４−ｎを介して加入者宅の光回線終端装置（ＯＮＵ：Optical Network Unit）１０５−１、…１０５−ｎが接続される。

ＯＮＵ１０５−１、…１０５−ｎは、図９に示すように、光トランシーバ部１０６とＯＮＵ機能部１０７から構成され、屋内に設置される。光トランシーバ部１０６には、例えば屋外から光成端ユニット１０８を介して屋内に引き込まれた光ファイバ１０４−ｎが接続される。

ＯＮＵ機能部１０７の１００・１０００ＢＡＳＥ−ＴＸといったイーサネット（登録商標）インタフェース１０７ａには例えばＬＡＮケーブル１１０が接続され、ＬＡＮケーブル１１０には、コンピュータ１１１、ルータ１１２、スイッチングハブ１１３等が接続される。さらに、ルータ１１２やスイッチングハブ１１３にはコンピュータ、プリンタ等の端末機器１１４が接続される。
イーサネット（登録商標）インタフェース１０７ａは、ＯＮＵ用ＬＳＩのメディア非従属型インタフェース（ＭＩＩ：Media Independent Interface）に接続される物理層（Ｐ
ＨＹ：Physical Layer）と、これに順に接続されるトランスファ、コネクタとから構成されている。
特開平９−２１４５４１号公報

ＯＮＵ１０５−１，…１０５−ｎに複数台の端末機器１１４を接続するためにはルータ１１２又はスイッチングハブ１１３が必要となるので、光成端ユニット１０８と端末機器１１４の間には複数の機器やケーブルが介在することになる。

このため、複数台の端末機器を光伝送路の終端に接続しようとする場合にＯＮＵをその終端に接続し、さらに、ＯＮＵとルータ又はスイッチングハブの間をケーブルで接続する煩わしさがある。しかも、それらの装置及びそのＯＮＵ用の電源の配置やケーブルの引き回しのために機器設置スペースを広く確保しなければならない一方、ＯＮＵ用の電源やケーブルによる構成機器全体の信頼性の低下といった問題がある。

本発明の目的は、光伝送路と複数の端末機器の接続を容易にし、機器の配置スペースを
従来よりも狭くするとともにＯＮＵ用電源やケーブルの削減により構成機器の信頼性を向上することができる加入者宅側光回線終端装置とこの装置を備えた光伝送システムを提供することにある。

上記の課題を解決するための本発明の第１の態様は、ＰＯＮ型光伝送システムにスイッチ等の外部のノードを接続するためのＰＯＮインタフェースを備えた加入者宅側光回線終端装置であって、センタ側の光伝送路に接続されて光電気変換、逆光電気変換を行う電気／光変換手段と、前記電気／光変換手段の電気信号入出力端に接続される光回線終端装置機能部と、前記光回線終端装置機能部のパラレル信号端に接続されてシリアル・パラレル変換、逆シリアル・パラレル変換を行うシリアル／パラレル変換手段と、前記シリアル／パラレル変換手段のシリアル信号端に接続され、外部のノードに設けられたマルチソースアグリーメントインタフェーススロットに直接接続可能な規格に対応させたマルチソースアグリーメントインタフェースモジュールとを有することを特徴とする加入者宅側光回線終端装置である。

本発明の第２の態様は、前記第１の態様に係る加入者宅側光回線終端装置において、前記マルチソースアグリーメントインタフェースモジュールは、ＧＢＩＣ、ＳＦＰのいずれかの規格に対応させたモジュールであることを特徴とする。

本発明の第３の態様は、前記第１又は第２の態様に係る加入者宅側光回線終端装置において、前記パラレル信号は入力信号、出力信号ともに１０ビットで構成されることを特徴とする。

本発明の第４の態様は、前記第１の態様乃至第３の態様のいずれかに係る加入者宅側光回線終端装置と、前記加入者宅側光回線終端装置に第１の光伝送路を介して接続される加入者宅側ポートを有する光合分波部と、前記光合分波部のセンタ側ポートに接続される第２の光伝送路と、前記第２の光伝送路に接続される前記センタ側の光回線終端装置とを有することを特徴とする光伝送システムである。

本発明の第５の態様は、前記第４の態様の光伝送システムにおいて、前記加入者宅側光回線終端装置の前記マルチソースアグリーメントインタフェースモジュールは、その外部に配置されるノードのマルチソースアグリーメントインタフェーススロットに直接に接続されることを特徴とする。

本発明の第６の態様は、前記第５の態様の光伝送システムにおいて、前記ノードは、複数のポートを有するスイッチであることを特徴とする。

本発明に係る加入者宅側光回線終端装置（ＯＮＵ）は、センタ側の光伝送路に接続される電気／光変換手段と、この電気／光変換手段の電気信号入出力端に接続される光回線終端装置機能部と、その光回線終端装置機能部のパラレル信号端に接続されるシリアル／パラレル変換手段と、そのシリアル／パラレル変換手段のシリアル信号端に接続されるマルチソースアグリーメントインタフェースモジュールとから構成されている。

マルチソースアグリーメントインタフェースモジュールとしてＧＢＩＣ、ＳＦＰ等のモジュールがあり、これをイーサネット（登録商標）スイッチ等のノードのＧＢＩＣ、ＳＦＰ等のスロットに差し込むことにより、配線の引き回しをすることなく加入者宅側光回線終端装置とノードを直接に接続することが可能になる。また、加入者宅側光回線終端装置は、コンパクトに構成することが可能であり、狭い設置場所で足りる。また、加入者宅側光回線醜態装置用の電源アダプタやＬＡＮケーブルが不要となり構成機器の信頼性が向上できる。

以下に本発明の実施の形態を図面に基づいて詳細に説明する。
図１は、本発明の実施形態に係るＰＯＮ型光伝送システムの構成図である。

図１に示すＰＯＮシステムおいて、センタに設けられるＰＯＮインタフェースカード１は光回線終端装置（ＯＬＴ）１ａと認証機能部１ｂを有し、ＯＬＴ１ａの光入出力端には光伝送路である光ファイバ２の一端が接続されている。また、光ファイバ２の他端、即ち加入者宅側には光カプラ（光合分波部）３が接続されている。

光カプラ３により複数に分岐される光伝送路は、光ファイバ４−１，…４−ｎを介して加入者宅側の複数の光終端装置（ＯＮＵ）５−１，…５−ｎ（ｎ：自然数）に接続されている。

センタのＯＬＴ１ａは、ＯＮＵ５−１，…５−ｎとの接続に際し、ＯＮＵ５−１，…５−ｎとの間で信号を交換して所定の条件を満たしているかどうかを判断し、満たしている場合にはデータリンクの確立が正常であると判断する。これにより、ＯＬＴ１ａとＯＮＵ５−１，…５−ｎは、ＰＯＮリンクが確立した状態となる。

ＰＯＮリンクの確立は、ＯＳＩ(Open Systems Interconnection)参照モデルでいうならば第２層のリンク確立に相当する。例えば、ＯＬＴ１ａ、ＯＮＵ５−１，…５−ｎのシステムがＧＥ−ＰＯＮの場合には、このＰＯＮリンクの確立は、ＩＥＥＥ８０２．３ａｈ規格の手順に準ずることになる。

認証機能部１ｂは、認証機能を有し、ＯＬＴ１ａとＯＮＵ５−１，…５−ｎの間がＰＯＮリンク確立状態となった後に、ＯＮＵ５−１，…５−ｎの接続相手を識別するために、ＯＮＵ５−１，…５−ｎにアクセスしてその中の認証モードのデータを取得して認証を行う。認証モードとして、ＭＡＣアドレス認証モード、自動認証モード等がある。

ＭＡＣアドレス認証モードは、各ＯＮＵ５−１，…５−ｎに設定された個別のＭＡＣアドレスを元に管理を行い、ＯＮＵ５−１，…５−ｎの各ＭＡＣアドレスを予め認証機能部１ｂに登録することでＯＮＵ５−１，…５−ｎを識別することができる。また、自動認証モードは、接続されたロジカルリンクを全て認証し、主信号の疎通を許容するモードであり、ＯＮＵ５−１，…５−ｎのＭＡＣアドレス登録等の作業を必要とせず、例えばＯＮＵ５−１，…５−ｎに実装されているＯＮＵ番号スイッチの値で管理することが可能である。

ＯＬＴ１、ＯＮＵ５−１，…５−ｎは、ＧＰＯＮ(Gigabit Passive Optical Networkの略であり、ＩＴＵ規格G.984.xに準拠した方式)、ＧＥＰＯＮ(Gigabit Ethernet（登録商
標） PONの略であり、ＩＥＥＥ８０２．３ａｈ規格に準拠した方式)の規定に適合した装
置が使用される。

ＯＮＵ５−１，…５−ｎのうちの少なくとも１つとしてマルチソースアグリーメント（ＭＳＡ：Multi-Source Agreement）・ＯＮＵ５が採用される。ＭＳＡ・ＯＮＵ５は、図１、図２に示すように、光トランシーバ６、ＯＮＵ機能部７、シリアル／パラレル変換部（SERDES）８及びＭＳＡインタフェースモジュール９とそれらを収納する筐体１３から構成される。

ＭＳＡ・ＯＮＵ５内でシリアル／パラレル変換部８に接続されるＭＳＡインタフェースモジュール９は、例えばＬ２スイッチ、Ｌ３スイッチ、ルータ等のような外部のノード２０に設けられたＭＳＡインタフェーススロット２１に直接に接続可能な規格に対応している。ＭＳＡインタフェースモジュール９としてＧＢＩＣ、ＳＦＰ等のモジュールがある。

ＧＢＩＣ(Gigabit Interface Converter)モジュールは、ギガビットイーサネット（登録商標）（Gigabit Ethernet（登録商標））対応のネットワーク機器（Ｌ２、Ｌ３スイッチ）に接続されるモジュールであり、ファイバチャンネルとギガビットイーサネット（登録商標）物理層の伝送を可能にする取り外し可能なモジュールである。また、ＳＦＰ(Small Form Factor Pluggable)は、ＧＢＩＣよりもコンパクトな外形を有するモジュールで
ある。

ノード２０となるＬ２スイッチは、ＯＳＩ参照モデルのデータリンク層（第２層）のデータに基づいてパケットの行き先を判断してデータ転送を行うネットワークの中継機器である。また、Ｌ３スイッチは、ＯＳＩ参照モデルのネットワーク層（第３層）のデータに基づいてパケットの行き先を判断してデータ転送を行うネットワークの中継器である。

ＭＳＡインタフェースモジュール９が接続されるノード２０に設けられた複数のポート２２−１，…２−ｎにはそれぞれパーソナルコンピュータ等の端末機器２３−１，…２３−ｎがケーブル２４を介して接続される。

ＭＳＡ・ＯＮＵ５は、より具体的には例えば図２に示すような構成を有している。 図２において、光トランシーバ６は、ＯＬＴ１側の光ファイバ４−１に接続される光合分波部６ａと、この光合分波部６ａにより分岐された第１の光伝送路に光結合される受光素子（不図示）を有する光・電気変換回路部６ｂと、光合分波部６ａにより分岐された第２の光伝送路に光結合される発光素子（不図示）を有する逆光・電気変換回路６ｃとを有している。

ＯＮＵ機能部７は電気回路であって、光トランシーバ６に接続されるＰＯＮ処理用の集積回路（ＬＳＩ）デバイス１０と、このＬＳＩデバイス１０に接続される同期式スタティックＲＡＭ１１及びフラッシュメモリ１２とを有し、フラッシュメモリ１２にはプログラが書き込まれている。なお、ＭＡＣアドレスは、フラッシュメモリ１２や図示しないＲＯ
Ｍに書き込まれている。また、ＯＮＵ機能部７は、ＬＳＩデバイス１０に接続されるＯＮＵ番号スイッチ（不図示）を有している。

ＬＳＩデバイス１０は、図３に示すように、ギガビット・シリアライザ／デシリアライザ（Gigabit SERDES）１０ａを介して光トランシーバ６の電気信号端に接続されるＩＥＥＥ８０２．３ａｈ準拠の媒体アクセス制御（ＭＡＣ：Media Access Control）部１０ｂを有している。ＭＡＣ部１０ｂは、ＥＰＯＮ(Ethernet（登録商標） Passive Optical Network)ルックアップエンジン１０ｃ、スイッチ１０ｄ及びギガビット・イーサネット（登録商標）ルックアップエンジン１０ｅを介して１００／１０００ＭＡＣインタフェース１０ｆに接続されている。また、ＬＳＩデバイス１０内のスイッチ１０ｄには、上記の同期式ＳＲＡＭ１１との間に介在されるＦＩＦＯ１０ｐが接続されている。

ＭＡＣ部１０ｂは、管理用インタフェース（management interface）１０ｇを介して、８０Ｃ５１ファミリーのＣＰＵ１０ｈ及びＧＰＩＯ(General Purpose I/O)インタフェー
ス１０ｉに接続されている。さらに、ＣＰＵ１０ｈには、ＳＲＡＭ１０ｊ及び上記のフラッシュメモリ１２が接続されている。

管理用インタフェース１０ｇは、光トランシーバ６、シリアライザ／デシリアライザ１０ａ、ＭＡＣ部１０ｂを介してＯＬＴ１ａとの間でＰＯＮリンク確立の手順を行い、ＰＯＮリンクが確立する前には「１」信号となる一方、ＰＯＮリンクが確立した後には「０」信号となるＧＰＩＯ信号３０を出力する。

ＬＳＩデバイス１０のうちＧＰＩＯ信号３０を出力するＧＰＩＯ端子１０ｍは、ＭＳＡインタフェースモジュール９の端子の１つに接続されてＭＳＡ・ＯＮＵ５とＯＬＴ１ａのリンク状態をノード２０に伝えるための機能として利用される。

即ち、ＧＰＩＯ端子１０ｍは、ＭＳＡインタフェースモジュール９を介して、ＧＰＩＯ信号３０をノード２０にＲＸ−ＬＯＳＳ信号３１ｂとして伝送する。ＧＰＩＯ端子１０ｍから出力されるＧＰＩＯ信号３０は、ＰＯＮリンクが確立していないときに「１」を出力し、逆に、ＰＯＮリンクが確立したときにＰＯＮリンク確立信号３１ａを示す「０」信号をＭＳＡインタフェースモジュール９の端子に出力することによりＯＬＴ１ａとＯＮＵ機能部７のリンクが確立したことをノード２０に伝達する。

また、管理用インタフェース１０ｇのＧＰＩＯ端子１０ｍは、シリアル／パラレル変換部８にも接続され、ＧＰＩＯ信号３０を制御信号３２としてシリアル／パラレル変換部８に出力する。即ち、ＧＰＩＯ信号端子１０ｍから出力される制御信号３２は、シリアル／パラレル変換部８を制御してＬＳＩデバイス１０とノード２０との間の通信状態を確立する機能として利用される。

ＬＳＩデバイス１０は、ＰＯＮリンクが確立することにより、ＧＰＩＯ端子１０ｍから「０」の制御信号３２をシリアル／パラレル変換部８に出力する。また、「０」信号を入力したシリアル／パラレル変換部８は、ＬＳＩデバイス１０とＭＳＡインタフェース９の相互間の信号伝達を可能にする。

ＬＳＩデバイス１０のＧＰＩＯ端子１０ｍには、ＧＰＩＯ信号をシリアル／パラレル変換部８とＭＳＡインタフェース９の双方に送信する分岐部３３が接続されている。分岐部３３には、シリアル／パラレル変換部８へのＧＰＩＯ信号３０の到達時間とＭＳＡインタフェース９へのＧＰＩＯ信号３０の到達時間を調整する時間調整回路機能を設けるようにしてもよい。

ＬＳＩデバイス１０内の１００／１０００ＭＡＣインタフェース１０ｆは、１００Ｍｂｐｓおよび１Ｇｂｐｓイーサネット（登録商標）のＭＡＣ機能を有している。また、１０
０／１０００ＭＡＣインタフェース１０ｆはパラレルインタフェースであって１０ビットインタフェース（ＴＢＩ）部１０ｋを有している。ＴＢＩ部１０ｋは、１０本の出力用配線８ｘと１０本の入力用配線８ｙを介してシリアル／パラレル変換部８に接続される。

シリアル／パラレル変換部８は、シリアル出力配線９ｘとシリアル入力配線９ｙを介してＭＳＡインタフェース９に接続されている。
以上のような構成を有するＬＳＩデバイス１０として、テクノバス社（Teknovus Inc.
）のＥＰＯＮに準拠したチップがある。

ＬＳＩデバイス１０のＴＢＩ部１０ｋに接続されるシリアル／パラレル変換(SerDes)部８は、図４に例示するように、パラレル信号をシリアル信号に変換する逆シリアル・パラレル変換部８Ａと、シリアル信号をパラレル信号に変換するシリアル・パラレル変換部８Ｂと、ループバック設定部８Ｌとを有している。

逆シリアル・パラレル変換部８Ａは、ＬＳＩデバイス１０のＴＢＩ部１０ｋからパラレル信号を入力して一時的に保持する第１のラッチ８ａと、第１のラッチ８ａに保持されたパラレル信号をクロック発生器８ｂからの基準クロック信号に同期させてシリアル信号に変換して出力する第１のシリアル／パラレル変換回路８ｃと、第１のシリアル／パラレル変換回路８ｃから出力されたシリアル信号を一時的に保持する第２のラッチ８ｄと、基準クロックに同期させて第２のラッチ８ｄから出力されたシリアル信号を２つに分けてＭＳＡインタフェース９に出力する分岐部８ｅとを有している。

また、シリアル・パラレル変換部８Ｂは、ＭＳＡインタフェースモジュール９から出力されたシリアル信号を入力する合波部８ｆと、合波部８ｆの出力信号に基づいてクロックを再生するクロック再生部８ｇと、合波部８ｆから出力されたシリアル信号を一時的に保持してクロック再生部８ｇのクロック信号に同期させてシリアル信号を出力する第３のラッチ８ｈと、第３のラッチ８ｈから出力されたシリアル信号をクロックに同期させてパラレル信号に変換する第２のシリアル／パラレル変換回路８ｉと、第２のシリアル／パラレル変換回路８ｉから出力されたパラレル信号を一時的に保持するとともにクロック再生部８ｇからのクロック信号に同期させてＬＩＳチップ１０のＴＢＩ部１０ｋに出力する第４のラッチ８ｊとを有している。

ループバック設定部８Ｌは、ＬＳＩデバイス１０からのＧＰＩＯ信号３０が初期状態の「１」となった時に、シリアル・パラレル変換部８Ｂ内で合波部８ｆから第３のラッチ８ｈへの信号の伝送を遮断するとともに逆シリアル・パラレル変換部８Ａの第２のラッチ８ｄの出力端とシリアル・パラレル変換部８Ｂの第３のラッチ８ｈの入力端を接続してループバック状態とする一方、ＧＰＩＯ信号３０が「０」となった時に合波部８ｆから第３のラッチ８ｈへの信号伝達を可能にするとともに第２のラッチ８ｄと第３のラッチ８ｈの接続を切断してループバック状態を解除する構成を有している。

ＭＳＡインタフェースモジュール９が差し込まれるスロット２０ｓを有するノード２０として、例えば図５に示すような構成を有するＬ３イーサネット（登録商標）スイッチがある。

Ｌ３イーサネット（登録商標）スイッチにおけるＭＳＡインタフェーススロット２０ａ、例えばＧＢＩＣインタフェーススロットは、シリアル／パラレル変換(SerDes)部２０ｂを介してスイッチコア部２０ｃのＴＢＩ部２０ｔに接続される。また、スイッチコア部２０ｃには、ＲＸ−ＬＯＳＳ信号に接続される端子２０ｒを有している。なお、スイッチコア部２０ｃはＩＣから構成される。

また、スイッチコア部２０ｃのＭＡＣ層のメディア非従属型インタフェース（ＭＩＩ）
には、ＰＨＹ２０ｄ、トランス２０ｅ及び１０／１００ＢＡＳＥ−ＴＸ規格のコネクタ２０ｆが接続されている。また、スイッチコア部２０ｃのＭＡＣ層のギガビットＭＩＩ（ＧＭＩＩ）には、ＰＨＹ２０ｇ、トランス２０ｈ及び１０／１００／１０００ＢＡＳＥ−Ｔ規格のコネクタ２０ｉが接続されている。コネクタ２０ｆ、２０ｉには、ＬＡＮケーブルが接続される。

なお、ＭＳＡインタフェーススロット２０ａは、ノード２０内の電源（不図示）から印可される電圧Ｖcを出力させるピン（不図示）を有し、このピンを介してＭＳＡ・ＯＮＵ
５内に電源を供給する。

上記の光伝送システムにおいて、センタ側のＯＬＴ１ａに接続された光ファイバ２が光カプラ３を介して加入者宅側の光ファイバ４−１に接続された状態で、まず、図１に示すように光ファイバ４−１をＭＳＡ・ＯＮＵ５の光トランシーバ６の光コネクタ６Ａに接続する。さらに、図５に示すように、ＭＳＡ・ＯＮＵ５のＭＳＡインタフェースモジュール９をノード２０のスロット２０ｓに差し込んでＭＳＡインタフェーススロット２０ａに接続する。

これにより、ＭＳＡインタフェーススロット２０ａからＭＳＡインタフェースモジュールに電圧Ｖcの電源が供給され、ＭＳＡ・ＯＮＵ５が駆動状態となる。

この初期状態では、ＭＳＡ・ＯＮＵ５のＯＮＵ用ＬＳＩデバイス１０内の管理用インタフェース１０ｇから出力されるＧＰＩＯ信号３０は「１」となり、シリアル／パラレル変換部８のループバック設定部８Ｌは、その内部の第３のラッチ８ｈとシリアル入力配線９ｙの接続を切断するとともにシリアル／パラレル変換部８内の第２のラッチ８ｄと第３のラッチ８ｈを接続してループバック状態とする。

また、ＭＳＡインタフェースモジュール９からＭＳＡインタフェーススロット２０ａにはＧＰＩＯ信号３０がＲＸ−ＬＯＳＳ信号３１ｂとして出力され、ＲＸ−ＬＯＳＳ信号３１ｂが「１」の状態では、ノード２０のＭＳＡインタフェーススロット２０ａからＭＳＡ・ＯＮＵ７内のＬＳＩデバイス１０には信号が伝送されない状態となる。

ここで、ＯＬＴ１ａに光接続されたＯＮＵＭＳＡ・ＯＮＵ５のインタフェースモジュール９がノード２０に差し込まれてＯＮＵＭＳＡ・ＯＮＵ５の動作が開始すると（図６のＳ０）、ＯＬＴ１とＭＳＡ・ＯＮＵ５間において、ＰＯＮリンク確立手順のための通信が開始される。

一方、シリアル／パラレル変換部８のループバック設定部８Ｌは、初期状態ではループバック状態となっているので、仮にノード２０側から信号９ｙが入ってきてもループバック状態のシリアル／パラレル変換部８で破棄されることにより、ＬＳＩデバイス１０側との早まったリンク確立を行わないように防止できる。ＯＬＴ１とＭＳＡ・ＯＮＵ５間は、然るべき手順の後にＰＯＮリンクを確立する（図６のＳ１、Ｓ２）。

ＰＯＮリンクを確立したＬＳＩデバイス１０は、パラレル／シリアル変換部８内のループバック設定部８Ｌに「０」のＧＰＩＯ信号３０（制御信号３２）を出力してループバックを解除するとともに、パラレル／シリアル変換部８内においてＭＳＡインタフェースモジュール９とＬＳＩデバイス１０の相互間を通信状態にする（図６のＳ３）。

さらに、ＰＯＮリンクを確立したＬＳＩデバイス１０は、正常状態を示す「０」のＲＸ−ＬＯＳＳ信号３１ｂをＭＳＡインタフェースモジュール９及びＭＳＡインタフェーススロット２０ａを介してノード２０に送信することにより、ノード２０へのロス状態通知を
解除してノード２０を受信確立状態に変える（図６のＳ４）。
これにより、ＭＳＡ・ＯＮＵ５を介してＯＬＴ１ａとノード２０の間で、物理層、Ｌ１、Ｌ２等のデータが伝送される状態となる。

ＯＬＴ１ａとノード２０の間で通信が可能になった状態では、ＯＬＴ１から光ファイバ２を伝搬する光信号は、光カプラ３により分岐され、さらに光ファイバ４−１，…４−ｎを介して複数のＯＮＵ５−１，…５−ｎに入力する。
ＯＮＵ５−１，…５−ｎのうち少なくとも１つを構成するＭＳＡ・ＯＮＵ５において、光信号は光トランシーバ６内で光合分波部６ａを介して光・電気変換部６ｂに入力し、ここで電気信号に変換されてＯＵＮ機能部７内のＬＳＩデバイス１０に入力する。

また、ＬＳＩデバイス１０内では電気信号であるシリアル信号がギガビット・シリアライザ／デシリアライザ（Gigabit SerDes）１０ａによってパラレル信号に変換され、さらに所定の様々なＬＳＩデバイス１０内の機能処理を経てＴＢＩ部１０ｋから出力される。そのパラレル信号は、さらにシリアル／パラレル変換部８によりシリアル信号に変換されてＭＳＡインタフェースモジュール９に出力される。

ＭＳＡインタフェースモジュール９から出力されたシリアル信号は、ＭＳＡインタフェーススロット２０ａ、シリアル／パラレル変換部２０ｂを介してスイッチコア部２０ｃのＴＢＩ部２０ｔに入力する。この場合、スイッチコア部２０ｃは、入力した信号に基づいてその宛先を判断し、その宛先に対応するコネクタ２０ｆ、２０ｉに信号を伝送する。宛先に対応するコネクタ２０ｆ、２０ｉにケーブル２４を介して接続されたコンピュータ２３−１，…２３−ｎにはスイッチコア部２０ｃから信号が伝送される。

一方、コンピュータ２３−１，…２３−ｎから出力された信号は、コネクタ２０ｆ、２０ｉを介してスイッチコア部２０ｃに入力する。そして、光ネットワークに出力される信号は、スイッチコア部２０ｃのＴＢＩ部２０ｔからシリアル／パラレル変換部２０ｂに出力され、ここでシリアル信号に変換される。

また、シリアル／パラレル変換部２０ｂから出力されたシリアル信号は、ＭＳＡインタフェーススロット２０ａを介してＭＳＡ・ＯＮＵ５内のＭＳＡインタフェースモジュール９に入力し、さらにシリアル／パラレル変換部８によりパラレル信号に変換されてＯＮＵ機能部７内のＬＳＩデバイス１０のＴＢＩ部１０ｋに入力する。

さらに、ＯＮＵ機能部７では所定の処理が行われ、ＴＢＩ部１０ｋに入力したパラレル信号はＬＳＩデバイス１０のシリアル／パラレル変換部１０ａによってシリアル信号に変換されて光トランシーバ６の逆光・電気変換部６ｃに出力される。逆光・電気変換部６ｃは、ＯＮＵ機能部７から伝送されたシリアル電気信号を光信号に変換し、さらに光合分波部６ａを介して光ファイバ４−１に出力する。
ＭＳＡ・ＯＮＵ５から出力された光信号は、光ファイバ４−１、光カプラ３、光ファイバ２を介してＯＬＴ１に伝送される。

以上のことから、ＯＬＴ１ａとＭＳＡ・ＯＮＵ５の間で送信されるＰＯＮリンクが確立することにより得られるＰＯＮリンク確立信号の１つは、ＭＳＡ・ＯＮＵ５内でＰＯＮリンク確立信号３１ａとしてＭＳＡインタフェースモジュール９へ出力され、さらに、ＭＳＡインタフェースモジュール９からノード２０へのＲＸ−ＬＯＳＳ信号３１ｂとして出力され、これにより、ＯＬＴ／ＯＮＵ間ＰＯＮリンクが確立したことをノード２０に伝えることができる。

もう１つは、シリアル／パラレル変換部８へのループバック制御信号３２として接続す
ることにより、ＯＬＴ／ＯＮＵ間ＰＯＮリンクが確立していない間は、ＬＳＩデバイス１０からシリアル／パラレル変換部８への信号をループバック状態にしてシリアル／パラレル変換部８とノード２０の通信状態を遮断し、逆にＯＬＴ／ＯＮＵ間ＰＯＮリンクが確立したときにはループバック状態を解除してシリアル／パラレル変換部８とノード２０との信号を正常に接続することにより、ＯＬＴ／ＯＮＵ間のＰＯＮリンク状態とＭＳＡインタフェース９の状態を連動させることができる。

ところで、ＭＡＳ・ＯＮＵ５内において、ＬＳＩデバイス１０から出力されるＧＰＩＯ信号３０の出力は、ＰＯＮリンクの確立に基づく代わりに、センタに設けられたＰＯＮインタフェースカード１の認証機能部１ｂによりＯＮＵ５−１，…５−ｎの接続相手を識別したことを示す認証確立による信号に基づいて制御されるようにしてもよい。
即ち、ＰＯＮリンクが確立した場合であっても、ＬＳＩデバイス１０はＧＰＩＯ信号３０を「０」に変えないようにする。

ＯＬＴ１ａに光接続されたＭＳＡ・ＯＮＵ５のＭＳＡインタフェーススロット２０ａがノード２０に差し込まれて動作が開始され（図７のＳ０）、さらにＰＯＮリンクが確立すると（図７のＳ１）、認証機能部１ｂは、ＯＬＴ１ａがＰＯリンクを正常に確立した後ににＯＮＵ５を識別するための認証手順を開始する（図７のＳ５）。そして、ＯＬＴ１ａを介して認証機能部１ｂとＭＡＳ・ＯＮＵ５の間で認証が成立すると、認証完了状態となる（図７のＳ６）。

認証確立状態となったＯＮＵ機能部７内のＬＳＩデバイス１０は、ＧＰＩＯ信号３０を「１」から「０」に変更してシリアル／パラレル変換部８とＭＳＡインタフェースモジュール９に出力する。

これにより、ＰＯＮリンクが確立した状態になったＬＳＩデバイス１０は、パラレル／シリアル変換部８内のループバック設定部８Ｌに「０」のＧＰＩＯ信号３０を出力してループバックを解除するとともに、ＭＳＡインタフェースモジュール９とＬＳＩデバイス１０の相互間を通信状態に変える（図７のＳ７）。

さらに、ＰＯＮリンクが確立した状態になったＬＳＩデバイス１０は、正常状態を示す「０」のＲＸ−ＬＯＳＳ信号３１ｂをＭＳＡインタフェースモジュール９及びＭＳＡインタフェーススロット２０ａを介してノード２０に送信することにより、ノード２０へのロス状態通知を解除してノード２０を受信確立状態に変える（図７のＳ８）。
これにより、ＭＳＡ・ＯＮＵ５を介してＯＬＴ１ａとノード２０との間で、物理層、Ｌ２、Ｌ３等のデータ送信が正常に伝送される状態となる。

以上述べたＭＳＡ・ＯＮＵ５によれば、ＯＮＵ用ＬＳＩデバイス１０のＴＢＩ出力を利用してファイバ系信号の送受信状態としたので、ＰＨＹ、トランス及び１０００ＢＡＳＥ−Ｔや１０００ＢＡＳＥ−Ｔのコネクタを用いる必要がなく、回路規模を縮小することができ、設置スペースの縮小化が図られる。

しかも、ＭＳＡ・ＯＮＵ５のＭＳＡインタフェースモジュール９をノード２０側のＭＳＡインタフェーススロット２０ａのスロット２０ｓに差し込むことにより、ＯＮＵ機能部７とスイッチングコア部２０ｃを接続することが可能になり、ＯＮＵ５−１とノード２０との間でケーブルを引き回したり接続したりする手間が不要となる。

また、ＭＳＡ・ＯＮＵ５の動作に必要な電力は、ノード２０のＭＳＡインタフェーススロット２０ａからＭＳＡインタフェースモジュール９を介して供給されるので、ＯＮＵ外部で電源部及び電源配線が不要となり、電源コンセントに電源ケーブルを接続する作業や
それに必要なスペースも省くことができる、かつ構成全体の信頼性を向上できる。

なお上記では、ＯＮＵ５を外部のノード２０に接続するためのインタフェース或いはインタフェースモジュールとして、いずれもＧＢＩＣやＳＦＰといったマルチソースアグリーメントインタフェースを用いた実施形態を説明したが、これに限らず、形状やインタフェース信号が独自のインタフェース或いはインタフェースモジュールを用いてもよい。一例として、図１に示すノード２０は独自のインタフェースを有する基地局などであり、これに接続されるＯＮＵ５−１も、ノード２０のインタフェースと接続可能な独自のインタフェースを有しているケースが考えられる。

上記のように、マルチソースアグリーメントインタフェース以外の独自のインタフェース或いはインタフェースモジュールを用いた場合であっても、上記実施形態で説明した本発明の効果を得ることができる。

図１は、本発明の実施形態に係る光伝送システムの構成図である。 図２は、本発明の実施形態に係る光伝送システムに使用されるＭＳＡ・ＯＮＵ５の構成を示すブロック図である。 図３は、本発明の実施形態に係る光伝送システムに使用されるＭＳＡ・ＯＮＵ内のＬＳＩの構成を示すブロック図である。 図４は、本発明の実施形態に係る光伝送システムに使用されるＭＳＡ・ＯＮＵ内のシリアル／パラレル変換部の構成を示すブロック図である。 図５は、本発明の実施形態に係る光伝送システムに使用されるＭＳＡ・ＯＮＵに接続されるノードの一例を示すブロック図である。 図６は、本発明の実施形態に係る光伝送システムにおいてセンタとの間でのＰＯＮリンクの確立によるＯＮＵでの通信状態を示すフローチャートである。 図７は、本発明の実施形態に係る光伝送システムにおいてセンタとの間での認証の確立によるＯＮＵでの通信状態を示すフローチャートである。 図８は、従来の光伝送システムを示す構成図である。 図９は、従来の光伝送システムの加入者宅のシステムを示す構成図である。

符号の説明

１：ＯＬＴ
２：光ファイバ
３：光カプラ
４−１，…４−ｍ：光ファイバ
５：ＭＳＡ・ＯＮＵ
５−１，…５−ｎ：ＯＮＵ
６：光トランシーバ
７：ＯＮＵ機能部
８：シリアル／パラレル変換部
９：ＭＳＡインタフェースモジュール
１０：ＯＮＵ用ＬＳＩ
１０ｋ：ＴＢＩ端子
１０ｍ：ＧＰＩＯ端子
２０：ノード
２０ａ、２１：ＭＳＡインタフェーススロット
３０：ＧＰＩＯ信号
３１ａ：ＰＯＮリンク確立信号
３１ｂ：ＲＸ−ＬＯＳＳ信号
３２：制御信号

Claims (6)

1. ＰＯＮ型光伝送システムにスイッチ等の外部のノードを接続するためのＰＯＮインタフェースを備えた加入者宅側光回線終端装置であって、
   センタ側の光伝送路に接続されて光電気変換、逆光電気変換を行う電気／光変換手段と、
   前記電気／光変換手段の電気信号入出力端に接続される光回線終端装置機能部と、
   前記光回線終端装置機能部のパラレル信号端に接続されてシリアル・パラレル変換、逆シリアル・パラレル変換を行うシリアル／パラレル変換手段と、
   前記シリアル／パラレル変換手段のシリアル信号端に接続され、外部のノードに設けられたマルチソースアグリーメントインタフェーススロットに直接接続可能な規格に対応させたマルチソースアグリーメントインタフェースモジュールと
   を有することを特徴とする加入者宅側光回線終端装置。
2. 前記マルチソースアグリーメントインタフェースモジュールは、ＧＢＩＣ、ＳＦＰのいずれかの規格に対応させたモジュールであることを特徴とする請求項１に記載の加入者宅側光回線終端装置。
3. 前記パラレル信号は入力信号、出力信号ともに１０ビットで構成されることを特徴とする請求項１又は請求項２に記載の加入者宅側光回線終端装置。
4. 請求項１乃至請求項３のいずれかに記載の加入者宅側光回線終端装置と、
   前記加入者宅側光回線終端装置に第１の光伝送路を介して接続される加入者宅側ポートを有する光合分波部と、
   前記光合分波部のセンタ側ポートに接続される第２の光伝送路と、
   前記第２の光伝送路に接続される前記センタ側の光回線終端装置と
   を有することを特徴とする光伝送システム。
5. 前記加入者宅側光回線終端装置の前記マルチソースアグリーメントインタフェースモジュールは、その外部に配置されるノードのマルチソースアグリーメントインタフェーススロットに直に接続されることを特徴とする請求項４に記載の光伝送システム。
6. 前記ノードは、複数のポートを有するスイッチであることを特徴とする請求項５に記載の光伝送システム。