JP2008066467A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2008066467A
JP2008066467A JP2006241808A JP2006241808A JP2008066467A JP 2008066467 A JP2008066467 A JP 2008066467A JP 2006241808 A JP2006241808 A JP 2006241808A JP 2006241808 A JP2006241808 A JP 2006241808A JP 2008066467 A JP2008066467 A JP 2008066467A
Authority
JP
Japan
Prior art keywords
film
pattern
resist
resist film
coating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006241808A
Other languages
English (en)
Inventor
Hirokazu Kato
寛和 加藤
Kenji Chiba
謙治 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006241808A priority Critical patent/JP2008066467A/ja
Publication of JP2008066467A publication Critical patent/JP2008066467A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】パターン倒れが抑制された、高アスペクト比のレジストパターンを形成することができるパターン形成方法を提供すること。
【解決手段】パターン形成方法は、半導体基板10の上にレジスト膜13を形成する工程と、前記レジスト膜13にエネルギー線の照射によりパターンを露光する工程と、前記パターンが露光された前記レジスト膜13を現像するために、前記レジスト膜13上に現像液を供給する工程と、前記半導体基板の上に、溶媒と前記レジスト膜とは異なる溶質とを含んだ塗布膜用材料を供給することにより、前記現像液を前記塗布膜用材料に置換する工程と、前記塗布膜用材料の中の前記溶媒を揮発させることにより、前記レジスト膜13の前記現像によって溶解した部分を埋め込むように塗布膜17を形成する工程と、前記塗布膜17をドライエッチングによって除去する工程とを含む。
【選択図】 図8

Description

本発明は、半導体装置の製造工程に関し、特にリソグラフィ工程およびドライエッチング工程におけるパターン形成方法に関する。
近年、パターンの微細化が進み、リソグラフィ工程におけるレジストのパターン倒れが大きな問題となっている。倒れの主な原因としては、リンス液を乾燥させる際のリンス液の表面張力と水流抗力が考えられる。とりわけ、微細パターンにおいては表面張力の影響が大きくなる。
リンス液乾燥時にレジストパターンに掛かる垂直応力σは、ライン幅をW、スペース幅をD、パターン高さをH、リンス液の表面張力をγ、リンス液界面とレジスト側壁の為す角をθとして、
σ=6γcosθ/D×(H/W) …(1)
と表される(例えば、非特許文献1参照)。
この問題の解決方法として、最も有効であるのはレジストの薄膜化であるが、基板加工の観点からもはや限界に達しつつある。近年では、この限界よりもさらにレジストを薄くすべく、三層レジストプロセスやハードマスクプロセスなどが使用されているが、薄膜化に限界があることに変わりはなく、問題の本質的な解決は出来ていない。
H.Namatsu et al.,Appl.Phys.Lett.66(20),pp.2655,15 May 1995
本発明は、パターン倒れが抑制された、高アスペクト比のレジストパターンを形成することができるパターン形成方法を提供する。
この発明の1態様に係るパターン形成方法は、半導体基板の上にレジスト膜を形成する工程と、前記レジスト膜にエネルギー線の照射によりパターンを露光する工程と、前記パターンが露光された前記レジスト膜を現像するために、前記レジスト膜上に現像液を供給する工程と、前記半導体基板の上に、溶媒と前記レジスト膜とは異なる溶質とを含んだ塗布膜用材料を供給することにより、前記現像液を前記塗布膜用材料に置換する工程と、前記塗布膜用材料の中の前記溶媒を揮発させることにより、前記レジスト膜の前記現像によって溶解した部分を埋め込むように塗布膜を形成する工程と、前記塗布膜をドライエッチングによって除去する工程とを含む。
本発明によれば、パターン倒れが抑制された、高アスペクト比のレジストパターンを形成することができるパターン形成方法の提供が可能となる。
以下、図面を参照して本発明の実施形態について詳細に説明する。
(第1の実施形態)
本発明の第1の実施形態に係わるパターン形成方法の各製造工程における断面図を図1乃至図11に示す。
まず図1に示すように、半導体基板10上に、被加工膜として、例えば層間絶縁膜11を形成する。この被加工膜としては、層間絶縁膜に限らず、半導体基板10上に形成できるものであれば、メタル膜、low-k(低誘電率)膜等他のものであってもかまわない。
引き続き、図2に示すように、層間絶縁膜11の上に膜厚500nmのノボラック膜(下層マスク)12を形成する。
さらに、図3に示すように、ノボラック膜12上に膜厚200nmのSi(シリコン)含有ArFレジスト膜13を形成する。ArFレジストは、例えば、アクリル樹脂或いはメタクリル樹脂であり、ここでは、それがさらにSiを含有したものをレジスト膜として用いている。
次に、図4に示すように、ArFエキシマーレーザー露光装置を用いてマスクに形成されたパターンをレジスト膜13に露光する。レジスト膜13は、例えば化学増幅型レジストであり光酸発生剤を含んでいるので、露光による光化学反応によって酸を発生する。その後、レジスト膜13に対して130℃で60秒間ベークを行う。これにより、酸が熱で拡散してレジスト膜13の樹脂と反応することによりレジスト膜13の中に潜像13−1が形成される。なお、潜像13−1は、被加工膜に対する所望のパターンの反転パターンとなっている。
次いで、図5に示すように、例えば、TMAH(TetraMethylAmmonium Hydroxide)等である現像液14をArFレジスト膜13上に塗り広げ、60秒間現像を行い、潜像13−1を除去することによりレジストパターン13を形成する。レジストパターン13に形成されるパターンは、ライン幅及びスペース幅が70nmのラインアンドスペースパターンである。
次いで、図6に示すように、レジストパターン13上に、例えば純水であるリンス液15を供給し、現像液14の全て或いは少なくとも一部をリンス液15に置換する。
次いで、図7に示すように、レジストパターン13上に水溶性有機物溶液16を吐出し、リンス液15の全部或いは少なくとも一部、或いは、リンス液15と残存する現像液14の全部或いは少なくとも一部を水溶性有機物溶液16に置換する。
また、上記それぞれの置換処理の間、半導体基板10は静止していてもよいし、回転していてもよい。
なお、現像液14の供給後にリンス液15を供給しないで、水溶性有機物溶液16を供給して、現像液14の全て或いは少なくとも一部を水溶性有機物溶液16に置換しても良い。
ここで、水溶性有機物溶液16はレジストパターン13に用いられたレジストとは異なる溶質を含む塗布膜用材料であり、この後の溶媒揮発後のエッチング工程において、レジストパターン13よりもエッチング速度が大きくなるものを選択する。
本実施形態においては、レジストパターン13はSi(シリコン)含有のArFレジスト膜であり、この後の酸素ガスプラズマによるRIE処理において非常にエッチングされにくい。従って、水溶性有機物溶液16としては、レジストパターン13を溶解させない材料であれば足り、具体的には市販されている水溶性TARC(Top Anti-Reflective Coating)を用いたり、現像液からの直接置換の場合には、水溶性ではないがアルカリ可溶性の液浸保護膜を用いたりすることが可能である。
図7の後、図8に示すように、半導体基板10を回転させて水溶性有機物溶液16中の溶媒を揮発させ、レジストパターン13を覆うように水溶性有機物膜17を形成する。さらに、100℃で60秒間ベークを行い、水溶性有機物膜17のキュア(焼きしめ)を行う。
次いで、図9に示すように、レジストパターン13をマスクにして酸素ガスプラズマで水溶性有機物膜17の除去とノボラック膜12のエッチング加工を一括して行う。これは、レジストパターン13が酸素ガスプラズマによるRIE処理において非常にエッチングされにくいSi(シリコン)含有ArFレジスト膜であることから可能となる。これにより、工程数の削減となってコストを低減することができる。
次いで、図10に示すように、ノボラック膜12をマスクに用いて、層間絶縁膜11をドライエッチングする。層間絶縁膜11をエッチングするのにレジストパターン13に比べ膜厚の厚いノボラック膜12を一旦介しているのは、レジストパターン13には微細なパターンを形成するのであまり膜厚を厚くできないからである。
本実施形態においては、リンス液15を水溶性有機物溶液16に置換し、溶媒を揮発させて水溶性有機物膜17を形成し、最後に水溶性有機物膜17の選択除去を行っている。従来のパターン形成方法によると、レジストパターン13のパターン倒れはリンス液15の乾燥処理時に起こりやすいのであるが、本実施形態においては、以上に説明したようにリンス液15の乾燥処理を回避することができる。従って、高いアスペクト比(レジスト膜厚/レジストパターン幅)を有するレジストパターン13に対しても乾燥処理に伴うパターン倒れを抑制することが可能となる。
よって、本実施形態のパターン形成方法を用いてレジストパターンを形成し、それをマスクにして半導体基板を加工することにより、半導体装置を高い精度で製造することが可能になる。
本実施形態においては、レジスト膜としてSi含有ArFレジスト膜を用い、露光装置としてArF露光装置を用いた例を示したが、これに限られるものではない。g線、i線、KrF、F、EUV、電子ビーム等の光源に感度を有するレジスト膜と、それぞれに対応した露光装置を用いることが可能である。
本実施形態においては、水溶性有機物膜17の除去を酸素ガスプラズマを用いて行ったが、途中までをウェットエッチングなどの方法によって行うことによりプロセスの効率化を図ってもかまわない。途中までとしたのは、全て除去されるまでウェットエッチングを用いると、ウェット液を乾燥させる工程が必要となってしまうからである。ウェット液の乾燥工程は、レジストパターン13の倒壊を引き起こすので、これを回避するために、途中で酸素ガスプラズマによるエッチングに切り替える。また、途中まで別のガス及び条件を用いたドライエッチングを用いてもかまわない。
(第2の実施形態)
本発明の第2の実施形態に係わるパターン形成方法の各製造工程における断面図を図11乃至図22に示す。
まず図11に示すように、半導体基板10上に、被加工膜として、例えば層間絶縁膜11を形成する。この被加工膜としては、層間絶縁膜に限らず、半導体基板10上に形成できるものであれば、メタル膜、low-k(低誘電率)膜等他のものであってもかまわない。
引き続き、図12に示すように、層間絶縁膜11の上に膜厚500nmのノボラック膜(下層マスク)12およびSOG(Spin on Glass)膜18を形成する。SOG膜とは、回転塗布後に熱処理で溶媒を蒸発させて形成した塗布酸化膜である。
さらに、図13に示すように、SOG膜18上に膜厚200nmのArFレジスト膜23を形成する。ArFレジストは、例えば、アクリル樹脂或いはメタクリル樹脂よりなる。
次に、図14に示すように、ArFエキシマーレーザー露光装置を用いてマスクに形成されたパターンをレジスト膜23に露光する。レジスト膜23は、例えば化学増幅型レジストであり光酸発生剤を含んでいるので、露光による光化学反応によって酸を発生する。その後、レジスト膜23に対して130℃で60秒間ベークを行う。これにより、酸が熱で拡散してレジスト膜23の樹脂と反応することによりレジスト膜23の中に潜像23−1が形成される。なお、潜像23−1は、被加工膜に対する所望のパターンの反転パターンとなっている。
次いで、図15に示すように、例えば、TMAH等である現像液14をArFレジスト膜23上に塗り広げ、60秒間現像を行い、潜像23−1を除去することによりレジストパターン23を形成する。レジストパターン23に形成されるパターンは、ライン幅及びスペース幅が70nmのラインアンドスペースパターンである。
次いで、図16に示すように、レジストパターン23上に、例えば純水であるリンス液15を供給し、現像液14の全て或いは少なくとも一部をリンス液15に置換する。
次いで、図17に示すように、レジストパターン23上に水溶性F(フッ素)含有有機物溶液26を吐出し、リンス液15の全部或いは少なくとも一部、或いは、リンス液15と残存する現像液14の全部或いは少なくとも一部を水溶性F含有有機物溶液26に置換する。
また、上記それぞれの置換処理の間、半導体基板10は静止していてもよいし、回転していてもよい。
なお、現像液14の供給後にリンス液15を供給しないで、水溶性F含有有機物溶液26を供給して、現像液14の全て或いは少なくとも一部を水溶性F含有有機物溶液26に置換しても良い。
ここで、水溶性F(フッ素)含有有機物溶液26はレジストパターン23に用いられたレジストとは異なる溶質を含む塗布膜用材料であり、この後の溶媒揮発後のエッチング工程において、レジストパターン23よりもエッチング速度が大きくなるように選択した。
本実施形態においては、レジストパターン23は通常のレジストであるArFレジスト膜である。従って、この後の塩素ガスプラズマによるRIE処理において、レジストパターン23よりエッチングされやすいように、F(フッ素)を含有した水溶性有機物溶液を塗布膜用材料として用いた。
図17の後、図18に示すように、半導体基板10を回転させて水溶性F含有有機物溶液26中の溶媒を揮発させ、レジストパターン23を覆うように水溶性F含有有機物膜27を形成する。さらに、100℃で60秒間ベークを行い、水溶性F含有有機物膜27のキュア(焼きしめ)を行う。
次いで、図19に示すように、塩素ガスプラズマで水溶性F含有有機物膜27の除去を行う。次いで、図20に示すように、レジスト膜23をマスクに、SOG膜18をフッ素系ガスのプラズマでドライエッチングする。
次に、図21に示すように、SOG膜18をマスクに用いて、ノボラック膜12を酸素ガスプラズマでエッチングする。最後に図22に示すように、ノボラック膜12をマスクに用いて、層間絶縁膜11をドライエッチングする。
ここで、層間絶縁膜11をエッチングするのにレジストパターン23に比べ膜厚の厚いノボラック膜12を一旦介しているのは、レジストパターン23には微細なパターンを形成するのであまり膜厚を厚くできないからである。また、SOG膜18は、ノボラック膜12を酸素ガスプラズマでエッチングするときに選択比のとれるシリコン系の膜をマスクとする必要があるために用いられる。
本実施形態においても、リンス液15を水溶性F含有有機物溶液26に置換し、溶媒を揮発させて水溶性F含有有機物膜27を形成し、最後に水溶性F含有有機物膜27の選択除去を行っているので、リンス液15の乾燥処理を回避することができる。従って、高いアスペクト比を有するレジストパターン23に対しても乾燥処理に伴うパターン倒れを抑制することが可能となる。
よって、本実施形態のパターン形成方法を用いてレジストパターンを形成し、それをマスクにして半導体基板を加工することにより、半導体装置を高い精度で製造することが可能になる。
本実施形態においては、レジスト膜としてArFレジスト膜を用い、露光装置としてArF露光装置を用いた例を示したが、これに限られるものではない。g線、i線、KrF、F、EUV、電子ビーム等の光源に感度を有するレジスト膜と、それぞれに対応した露光装置を用いることが可能である。
本実施形態においては、水溶性F含有有機物膜27の除去を塩素ガスプラズマを用いて行ったが、第1の実施形態と同様に途中まで、ウェットエッチング、或いは他の条件のドライエッチングなどでエッチングすることによりプロセスの効率化を図ってもかまわない。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
本発明の第1の実施形態に係るパターン形成方法の一製造工程を示す断面図。 図1に続くパターン形成方法の一製造工程を示す断面図。 図2に続くパターン形成方法の一製造工程を示す断面図。 図3に続くパターン形成方法の一製造工程を示す断面図。 図4に続くパターン形成方法の一製造工程を示す断面図。 図5に続くパターン形成方法の一製造工程を示す断面図。 図6に続くパターン形成方法の一製造工程を示す断面図。 図7に続くパターン形成方法の一製造工程を示す断面図。 図8に続くパターン形成方法の一製造工程を示す断面図。 図9に続くパターン形成方法の一製造工程を示す断面図。 本発明の第2の実施形態に係るパターン形成方法の一製造工程を示す断面図。 図11に続くパターン形成方法の一製造工程を示す断面図。 図12に続くパターン形成方法の一製造工程を示す断面図。 図13に続くパターン形成方法の一製造工程を示す断面図。 図14に続くパターン形成方法の一製造工程を示す断面図。 図15に続くパターン形成方法の一製造工程を示す断面図。 図16に続くパターン形成方法の一製造工程を示す断面図。 図17に続くパターン形成方法の一製造工程を示す断面図。 図18に続くパターン形成方法の一製造工程を示す断面図。 図19に続くパターン形成方法の一製造工程を示す断面図。 図20に続くパターン形成方法の一製造工程を示す断面図。 図21に続くパターン形成方法の一製造工程を示す断面図。
符号の説明
10…半導体基板、11…層間絶縁膜、12…ノボラック膜、
13…Si含有ArFレジスト膜、13−1、23−1…潜像、14…現像液、
15…リンス液、16…水溶性有機物溶液、17…水溶性有機物膜、18…SOG膜、
23…ArFレジスト膜、26…水溶性F含有有機物溶液、27…水溶性F含有有機物膜。

Claims (5)

  1. 半導体基板の上にレジスト膜を形成する工程と、
    前記レジスト膜にエネルギー線の照射によりパターンを露光する工程と、
    前記パターンが露光された前記レジスト膜を現像するために、前記レジスト膜上に現像液を供給する工程と、
    前記半導体基板の上に、溶媒と前記レジスト膜とは異なる溶質とを含んだ塗布膜用材料を供給することにより、前記現像液を前記塗布膜用材料に置換する工程と、
    前記塗布膜用材料の中の前記溶媒を揮発させることにより、前記レジスト膜の前記現像によって溶解した部分を埋め込むように塗布膜を形成する工程と、
    前記塗布膜をドライエッチングによって除去する工程と
    を含むことを特徴とするパターン形成方法。
  2. 前記置換する工程は、
    前記半導体基板上にリンス液を供給することにより、前記現像液を前記リンス液に置換する工程と、
    前記半導体基板の上に、溶媒と前記レジスト膜とは異なる溶質とを含んだ塗布膜用材料を供給することにより、前記リンス液を前記塗布膜用材料に置換する工程と
    からなることを特徴とする請求項1に記載のパターン形成方法。
  3. 前記ドライエッチングの前に、前記塗布膜の表面を前記ドライエッチングとは異なる方法でエッチングする工程をさらに含む
    ことを特徴とする請求項1又は2に記載のパターン形成方法。
  4. 前記レジスト膜はシリコン原子を含有し、前記ドライエッチングは酸素ガスを用いたドライエッチングである
    ことを特徴とする請求項1乃至3のいずれか1項に記載のパターン形成方法。
  5. 前記塗布膜はフッ素原子を含有し、前記ドライエッチングは塩素ガスを用いたドライエッチングである
    ことを特徴とする請求項1乃至3のいずれか1項に記載のパターン形成方法。
JP2006241808A 2006-09-06 2006-09-06 パターン形成方法 Pending JP2008066467A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006241808A JP2008066467A (ja) 2006-09-06 2006-09-06 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006241808A JP2008066467A (ja) 2006-09-06 2006-09-06 パターン形成方法

Publications (1)

Publication Number Publication Date
JP2008066467A true JP2008066467A (ja) 2008-03-21

Family

ID=39288913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006241808A Pending JP2008066467A (ja) 2006-09-06 2006-09-06 パターン形成方法

Country Status (1)

Country Link
JP (1) JP2008066467A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016081065A (ja) * 2014-10-16 2016-05-16 東京エレクトロン株式会社 Euvレジストエッチング耐久性を向上しパターン崩壊の軽減するパターン化の方法。
US9437599B2 (en) 2014-08-12 2016-09-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
JP2018132669A (ja) * 2017-02-15 2018-08-23 大日本印刷株式会社 Hazeの除去方法、及びフォトマスクの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437599B2 (en) 2014-08-12 2016-09-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
JP2016081065A (ja) * 2014-10-16 2016-05-16 東京エレクトロン株式会社 Euvレジストエッチング耐久性を向上しパターン崩壊の軽減するパターン化の方法。
US9791779B2 (en) 2014-10-16 2017-10-17 Tokyo Electron Limited EUV resist etch durability improvement and pattern collapse mitigation
JP2018132669A (ja) * 2017-02-15 2018-08-23 大日本印刷株式会社 Hazeの除去方法、及びフォトマスクの製造方法
JP7009746B2 (ja) 2017-02-15 2022-01-26 大日本印刷株式会社 Hazeの除去方法、及びフォトマスクの製造方法

Similar Documents

Publication Publication Date Title
JP4476979B2 (ja) 半導体基板の液浸リソグラフィ形成方法および半導体ウェハの処理方法
JP4921898B2 (ja) 半導体素子の製造方法
TWI387998B (zh) 微影方法
JP6045504B2 (ja) 側壁像転写ピッチダブリング及びインライン限界寸法スリミング
US8435728B2 (en) Method of slimming radiation-sensitive material lines in lithographic applications
US6599844B2 (en) Method and forming fine patterns of semiconductor devices using passivation layers
US9323155B2 (en) Double patterning strategy for contact hole and trench in photolithography
TW200523989A (en) Method for forming resist pattern and method for manufacturing semiconductor device
JP4016009B2 (ja) パターン形成方法及び半導体装置の製造方法
JP2005203563A (ja) パターン形成方法
JP4302065B2 (ja) パターン形成方法
TWI324791B (ja)
JP3964913B2 (ja) パターン形成方法及び半導体装置の製造方法
JP2008066467A (ja) パターン形成方法
JP2008177532A (ja) 半導体ウェハーの処理方法
JP2010156819A (ja) 半導体装置の製造方法
JP2009139695A (ja) 半導体装置の製造方法
JP2009194207A (ja) パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
US8138059B2 (en) Semiconductor device manufacturing method
JP2009004478A (ja) パターン形成方法及び半導体装置の製造方法
JP2009105218A (ja) パターン形成方法
KR101080908B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2009105248A (ja) パターン形成方法
JP4512979B2 (ja) 半導体装置の製造方法
JP2015528644A (ja) Euvレジスト感度の減少