JP2008049501A - 画像信号処理装置およびそれを備えてなる画像形成装置 - Google Patents

Abstract

【課題】主走査同期信号に混入したノイズの混入箇所とそのタイミング把握して、ノイズの混入箇所とタイミング、さらに好ましくはその発生源を容易に把握できる手法を提供する。
【解決手段】予め定められた周期の基準パルス信号を外部から受ける基準パルス信号受領部と、前記基準パルス信号に対して遅延し得る同期信号と前記同期信号に同期した画像信号とを外部のユニットから受ける画像信号受領部と、受領した画像信号を処理する画像信号処理部と、前記同期信号が前記基準パルス信号に対して予め定められた第１範囲にない場合にその遅延時間を記憶する遅延時間記憶部とを備えることを特徴とする画像信号処理装置。
【選択図】図１

Description

この発明は、画像信号処理装置およびそれを備えてなる画像形成装置に関する。プリンタ、デジタル複写機、ファクシミリおよびそれらの機能を組み合わせたデジタル複合機は、この発明の画像形成装置に含まれる。

一つの画像を画素の集まりとして表現した画像信号に基づいて画像形成を行う画像形成装置が知られている。前記画像信号は、一方向（主走査方向）の画素の並びを１ラインとし、所定数のラインで１ページの画像を表現する。画像信号は、ラインごとの同期をとるための主走査同期信号（水平同期信号）と、ページごとの同期をとるための副走査同期信号（垂直同期信号）とともに送受される。主走査同期信号および副走査同期信号は、パルス状の信号である。画像信号は、回路構成の容易さや処理のし易さからデジタル信号で表現されることが多い。ただし、アナログ信号が用いられる場合もある。この発明では、画像信号の種類は問わない。

主走査同期信号および／または副走査同期信号にノイズが混入すると、画像信号がノイズに対して同期してしまい、そのラインだけ主走査方向に画像がずれてしまう。これが、いわゆる印字ズレである。特に、主走査同期信号にノイズが混入すると、ライン単位で画像が乱れるので、前後の正常なラインに対して同期の乱れが目立ち易い。

そこで、主走査同期信号の時間間隔が所定の周期に対して極端にずれた場合は、その信号を除去するノイズマスク回路を設けて、主走査同期信号がノイズの影響を受けにくくする手法がとられている（例えば、特許文献１、２参照）。
特開平０５−２７３４８０号公報 特開平０８−０７９４６８号公報

しかし、主走査同期信号の周期は、個体によって若干バラツキがある。また、モードによって画像形成を行う速度（プロセス速度）を切り替えるものでは、プロセス速度に応じて周期が異なる。さらに、輻射ノイズ対策のために意図的に周期を変化させるべく、スペクトラム拡散クロック・ジェネレータを用いたものでは、その周期変動分だけ余裕を持たせてマスクの期間を設定する必要がある。従って、ノイズマスクは、実際の周期に対して前述した諸要因を考慮した期間だけ短めに設定される。

さらに、ノイズマスクの回路を複数の機種で共通使用する場合を考慮すると、ノイズマスクの期間は、ＣＰＵ等からの設定によって可変であることが好ましい。しかし、その一方でノイズマスクの期間をＣＰＵが設定するように構成すると、ＣＰＵが実行する制御プログラムのバグにより、正しい設定がなされないおそれがある。前述のように、機種やモードに応じてノイズマスクの設定を変えるようにした場合、レジスタ更新忘れ等のバグが発生する可能性がより高くなる。とくに、開発期間中はそのリスクが大きい。

また、通常、画像形成装置内で主走査同期信号を受ける部分は、複数個所ある。例えば、原稿を読み取ったイメージセンサからの画像信号を受ける部分、通信線を介して外部のホストから印字データを受ける部分などがある。さらに、前記画像信号あるいは印字データが処理された信号をプリンタエンジン部が受け取る部分もある。これらの各部分にノイズマスクが適用される。一旦、印字ズレが発生すると、前述した各部分のうちどの部分にノイズが混入したのかを究明するには手間と時間を要する。特に、開発段階あるいは電磁環境的に厳しい使用条件下で印字ズレは、再現性の乏しいケースが多い。印字ズレの原因究明を効率的に進めることのできる手段が望まれている。この発明は、以上のような事情を考慮してなされたものであって、主走査同期信号に混入したノイズの混入箇所とそのタイミング把握し、その発生源を容易に絞り込むことのできる手法を提供するものである。

この発明は、予め定められた周期の基準パルス信号を外部から受ける基準パルス信号受領部と、前記基準パルス信号に対して遅延し得る同期信号と前記同期信号に同期した画像信号とを外部のユニットから受ける画像信号受領部と、受領した画像信号を処理する画像信号処理部と、前記同期信号が前記基準パルス信号に対して予め定められた第１範囲にない場合にその遅延時間を記憶する遅延時間記憶部とを備えることを特徴とする画像信号処理装置を提供する。
さらに、この発明は、前記画像信号処理装置を備えてなり、画像信号に応じた画像を形成する画像形成装置を提供する。

この発明の画像信号処理装置は、前記同期信号が前記基準パルス信号に対して予め定められた第１範囲にない場合にその遅延時間を記憶する遅延時間記憶部を備えるので、同期信号に混入したノイズの混入箇所とそのタイミング把握し、その発生源を容易に絞り込むことができる。

また、この発明の画像形成装置は、前記画像信号処理装置を備えてなるので、印字ズレが発生した場合に、その原因究明を効率的に進めることができる。
この発明の画像信号処理装置において、前記基準パルス信号の前後のパルスの間隔が予め定められた第２範囲にない場合にその間隔を記憶するパルス間隔記憶部をさらに備えていてもよい。このようにすれば、基準パルス信号にノイズが混入した場合にも、基準パルス信号に混入したノイズの混入箇所とそのタイミング把握し、その発生源を容易に絞り込むことができる。

さらにまた、前記基準パルス信号の前後のパルスの間隔が予め定められた第３範囲にない場合にそのパルス信号を除去するノイズ除去部と、ノイズ除去部で処理された基準パルス信号を前記外部のユニットへ供給する基準パルス信号供給部とをさらに備えていてもよい。このようにすれば、基準パルス信号にノイズが混入しても、ノイズが除去された信号を用いて画像信号の処理を行うことが可能になる。

前記遅延時間記憶部は、複数の遅延時間を記憶し得るように構成されてもよい。このようにすれば、複数回のノイズ混入があっても、それらの遅延時間を記憶することができる。
さらに、前記遅延時間記憶部は、記憶されている遅延時間と異なる遅延時間のみを新たに記憶し得るように構成されてもよい。このようにすれば、ノイズ混入のタイミングが互いに異なる複数のケースを記憶することができる。

前記画像信号は、主走査方向に１ラインを構成する複数画素を前記同期信号の１周期ごとに表し、所定数のラインで１ページの画像を表す信号であってもよい。
また、この発明の画像形成装置において、前記基準パルス信号は、画像形成装置が主走査方向に１ラインの画像を形成する周期に対応する信号であってもよい。

さらにまた、前記画像形成装置は、電子写真方式の装置であり、前記画像信号処理装置は、画像信号に応じて電子写真感光体を露光する露光制御部であってもよい。
前記画像形成装置は、原稿画像を読み取る原稿読取部を備えてなり、前記画像信号処理装置は、原稿読取部から原稿画像の信号を受領し、受領した画像信号を処理する画像処理部であってもよい。

あるいは、前記画像形成装置は、通信線を介して外部の機器から印字データを受信し、受信した印字データを印字するプリンタであり、前記画像信号処理装置は、外部のホストから受信した印字データを展開処理するプリンタコントローラ部から画像信号を受領し、受領した画像信号を処理する画像処理部であってもよい。

以下、図面を用いてこの発明をさらに詳述する。以下の説明により、この発明をよりよく理解することが可能であろう。なお、以下の説明は、すべての点で例示であって、限定的なものではないと解されるべきである。

図２は、この発明に係る画像形成装置１１において、画像信号に関する回路構成の例を示すブロック図である。図２で、画像形成装置１１は、ＣＣＤ１３、プリンタコントローラ１５、画像処理部１７、レーザー制御部１９、プリンタエンジン２１、画像記憶ＲＡＭ２３、レーザー制御ＣＰＵ２５、画像処理ＣＰＵ２７の各ブロックを含んでなる。ＣＣＤ１３は、原稿の画像を読み取り、読み取った画像の画像信号（原稿画像信号）を画像処理部１７へ出力するイメージセンサである。プリンタコントローラ１５は、通信線を介して接続されたホストから印字データを受領し、受領した印字データを展開処理してプリント画像信号を生成する。そして、生成したプリント画像信号を画像処理部１７へ出力する。

画像処理部１７は、ＣＣＤ１３およびプリンタコントローラ１５からの画像信号を受けて画像処理を行い、レーザー変調用画像信号を生成する。そして、生成したレーザー変調用画像信号をレーザー制御部１９へ出力する。レーザー制御部１９は、画像処理部１７から受けたレーザー変調用画像データに基づいて、レーザービーム変調用の変調信号を生成する。プリンタエンジン２１は、レーザー素子２９、感光体３１を有する電子写真プロセス部３３、記録媒体搬送部３５を含んでなる。プリンタエンジン２１は、レーザー制御部１９から受信した変調信号を用いてレーザー素子２９から照射されるレーザービームのオンならびにオフと照度とを制御（変調）する。さらに、レーザー素子２９から照射されるレーザービームで感光体３１の表面を走査し、感光体３１上に画像データに対応する静電潜像を形成する。さらに、形成された静電潜像をトナーで現像し、現像されたトナーを記録媒体上に転写して出力する。

出力された記録媒体上には、読み取られた原稿または受信された印字データに基づく画像が形成されている。画像記憶ＲＡＭ２３は、画像を画像データとして記憶するとともに、画像処理ＣＰＵ２７のワークエリアを提供する。レーザー制御ＣＰＵ２５は、レーザー制御部１９が受ける画像信号に応じた領域設定をおこなうほか、各ブロックの動作および処理を制御する。画像処理ＣＰＵ２７は、画像処理部１７が受ける画像信号に応じた領域設定をおこなうほか、各ブロックの動作の処理を制御する。

ここで、レーザー制御部１９および画像処理部１７は、請求項にいう画像信号処理装置にそれぞれ対応する。

レーザー制御部１９について、その詳細をさらに説明する。図２に示すように、レーザー制御部１９は、プリンタエンジン２１から基準パルス信号としてＸＢＤ信号を受けるＸＢＤ＿ＩＦ部３７を有する。レーザー制御部１９を画像信号処理装置としてみるとき、ＸＢＤ＿ＩＦ部３７は、請求項にいう基準パルス信号受領部に相当する部分を含む。さらに、ＸＢＤ＿ＩＦ部３７は、請求項にいうノイズ除去部および／またはパルス間隔記憶部を含んでいてもよい。ＸＢＤ信号は、感光体３１を走査するレーザービームの各ライン走査前に出力されるパルス状の信号である。プリンタエンジン２１には、走査開始前のレーザービームを検知するビーム検知センサ３９が配置されている。ＸＢＤ信号は、ビーム検知センサ３９から出力される信号である。

また、レーザー制御部１９は、画像処理部１７からレーザー変調用画像信号を受領するＤＡＴＡ＿ＩＦ部４１を有する。ＤＡＴＡ＿ＩＦ部４１は、請求項にいう画像信号受領部に相当する部分と遅延時間記憶部に相当する部分とを含む。

レーザー制御部１９は、その他にレーザー制御用領域制御部４３、書込み制御部４５、バッファＲＡＭ４７、読出し制御部４９、ＬＤ＿ＩＦ部５１を含む。レーザー制御用領域制御部４３は、レーザー制御ＣＰＵ２５による設定に応じて、変調信号の主走査方向および副走査方向の画像領域（画像の端の位置と画像の幅）を制御するためのブロックである。また、レーザー制御用領域制御部４３は、ＸＢＤ信号に基づいてＸＨＳＹＮＣ＿ＯＵＴ信号およびＸＶＳＹＮＣ＿ＯＵＴ信号を生成し、画像処理部１７へ出力する。この出力部分は、請求項にいう基準パルス信号供給部に相当する。

画像処理部１７は、ＸＨＳＹＮＣ＿ＯＵＴ信号およびＸＶＳＹＮＣ＿ＯＵＴ信号に応答して、レーザー変調用画像信号を出力する。レーザー変調用画像信号は、主走査同期信号のＸＨＳＹＮＣ＿ＩＮおよび副走査同期信号のＸＶＳＹＮＣ＿ＩＮに同期して画像処理部１７から出力される。バッファＲＡＭ４７は、レーザー変調用画像信号の入力と変調信号の出力とが完全に同期しなくてもいいように画像信号のバッファとして機能するブロックである。バッファＲＡＭ４７への書き込みは書込み制御部４５、バッファＲＡＭ４７からの読み出しは読出し制御部４９により、非同期に実行される。ＬＤ＿ＩＦ部５１は、変調信号を生成してプリンタエンジン２１へ出力するブロックである。

次に、画像処理部１７について、その詳細をさらに説明する。図２に示すように、画像処理部１７は、レーザー制御部１９から基準パルス信号としてＸＨＳＹＮＣ＿ＯＵＴ信号およびＸＶＳＹＮＣ＿ＯＵＴ信号を受けるＸＳＹＮＣ＿ＩＦ部５３を有する。

画像処理部１７を画像信号処理装置としてみるとき、ＸＳＹＮＣ＿ＩＦ部５３は、請求項にいう基準パルス信号受領部に相当する部分を含む。さらに、ＸＢＤ＿ＩＦ部３７は、請求項にいうパルス間隔記憶部を含んでいてもよい。

また、画像処理部１７は、ＣＣＤ１３から原稿画像信号を受領するＳＣＮ＿ＩＦ部５５を有する。ＳＣＮ＿ＩＦ部５５は、請求項にいう画像信号受領部に相当する部分と遅延時間記憶部に相当する部分とを含む。さらに、画像処理部１７は、プリンタコントローラ１５からプリント画像信号を受領するＰＲＮ＿ＩＦ部５７を有する。従って、ＰＲＮ＿ＩＦ部５７は、請求項にいう画像信号受領部に相当する部分と遅延時間記憶部に相当する部分とを含む。従って、ＳＣＮ＿ＩＦ部５５とＰＲＮ＿ＩＦ部５７のいずれか一方または両方を画像信号受領部とみることができる。遅延時間記憶部についても同様である。

画像処理部１７は、その他に画像処理用領域制御部５９および画像処理部１７を含む。画像処理用領域制御部５９は、画像処理ＣＰＵ２７による設定に応じて、レーザー変調用画像信号の主走査方向および副走査方向の画像領域（画像の端の位置と画像の幅）を制御するためのブロックである。また、画像処理用領域制御部５９は、ＸＨＳＹＮＣ＿ＯＵＴ信号およびＸＶＳＹＮＣ＿ＯＵＴ信号に基づいてＸＣＨＳＹＮＣ＿ＯＵＴ信号ならびにＸＣＶＳＹＮＣ＿ＯＵＴ信号を生成し、ＣＣＤ１３へ出力する。あるいは、画像処理部１７は、ＸＨＳＹＮＣ＿ＯＵＴ信号およびＸＶＳＹＮＣ＿ＯＵＴ信号に基づいてＸＰＨＳＹＮＣ＿ＯＵＴ信号ならびにＸＰＶＳＹＮＣ＿ＯＵＴ信号を生成し、プリンタコントローラ１５へ出力する。これらの出力部分は、請求項にいう基準パルス信号供給部に相当する。

ＣＣＤ１３は、ＸＣＨＳＹＮＣ＿ＯＵＴ信号およびＸＣＶＳＹＮＣ＿ＯＵＴ信号に応答して、原稿画像信号を出力する。原稿画像信号は、主走査同期信号のＸＣＨＳＹＮＣ＿ＩＮに同期してＣＣＤ１３から出力される。また、プリンタコントローラ１５は、ＸＰＨＳＹＮＣ＿ＯＵＴ信号およびＸＰＶＳＹＮＣ＿ＯＵＴ信号に応答して、プリント画像信号を出力する。プリント画像信号は、主走査同期信号のＸＰＨＳＹＮＣ＿ＩＮおよび副走査同期信号のＸＰＶＳＹＮＣ＿ＩＮに同期してプリンタコントローラ１５から出力される。

図２の画像形成装置１１における印字ズレについて説明する。例えば、エンジンからのＸＢＤ信号にノイズが混入すると、レーザー制御部１９は、同期位置を誤認識する。図１０は、この発明に係る印字ズレを説明する波形図であって、正常時と、ＸＢＤへのノイズ混入によって印字位置がずれた場合の様子を示す波形図である。図１０に示すように、レーザー制御部１９は、ＸＢＤにノイズが混入すると、間違ったタイミングでプリンタエンジン２１へ印字データを送信する。これによって、印字ズレが発生する。

また、レーザー制御部１９から画像処理部１７への基準パルス信号ＸＨＳＹＮＣ＿ＯＵＴおよび／または画像処理部１７からの主走査同期信号ＸＨＳＹＮＣ＿ＩＮノイズが混入すると、レーザー制御部１９が画像処理部１７からの画像信号を取り込むタイミングを誤ってしまう。間違って取り込まれた画像信号をエンジンで印字すると、印字ずれが発生する可能性がある。

同様に、ＣＣＤ１３と画像処理部１７との間の基準パルス信号ＸＣＨＳＹＮＣ＿ＯＵＴと主走査同期信号ＸＣＨＳＹＮＣ＿ＩＮのいずれかにノイズか混入すると、画像処理部１７は、ＣＣＤ１３からの画像信号の取り込みタイミングを誤り、印字ずれが発生する可能性がある。図１１は、この発明に係る印字ズレを説明する波形図であって、正常時と、ＸＣＨＳＹＮＣ＿ＩＮへのノイズ混入によってレーザー制御部１９が画像信号の取り込みタイミングを誤った場合の様子を示す波形図である。ノイズが混入する機会を減らすために、主走査同期信号の周期性に基づくノイズマスク期間が設けられるが、前述した用に、全ての期間に渡ってノイズをマスクすることはできない。

続いて、遅延時間記憶部およびノイズ除去部の詳細な構成を説明する。図１は、この発明に係る基準パルス信号受領部と、遅延時間記憶部の回路構成の例を示すブロック図である。図１は、レーザー制御部１９を対象とした図である。画像処理部１７を対象とした場合も、回路構成は同様である。この場合、図１のＸＢＤに代えてＸＨＳＹＮＣ＿ＯＵＴとし、ＸＨＳＹＮＣ＿ＩＮに代えてＸＣＨＳＹＮＣ＿ＩＮもしくはＸＰＨＳＹＮＣ＿ＩＮとすればよい。

図１で、ＸＢＤ信号が入力されるＯＲゲート以下の下段の回路は、ＸＢＤ信号にノイズマスク処理を行うノイズ除去部の機能を実現する。ノイズ除去部は、同期信号タイミング検知回路Ａ、比較器ＡおよびＯＲゲートで構成される。ＯＲゲートの出力信号ＸＢＤ＿ＩＮは、ノイズが除去された信号である。ＸＢＤ＿ＩＮ信号は、レーザー制御用領域制御部４３へ出力される。他の部分（上段の部分）、即ち、同期信号タイミング検知回路Ｂ、比較器Ｂ、書き込みレジスタ制御部およびレジスタ１〜Ｘで構成されるレジスタ群は、遅延時間記憶部の機能を実現する。

図３は、図１の同期信号タイミング検知回路Ａの詳細な構成を示すブロック図である。図３に示すように、同期信号タイミング検知回路Ａは、ＸＢＤ＿ＩＮの立下りエッジでワンショットのパルスを発生する立下り検知部、カウンタＡおよびカウンタＡの出力が予め設定された「カウンタ最大値」に等しくなるとカウンタを停止させる比較ロジック部から構成される。

図４は、図１の下段の回路の動作を説明する波形図である。図４（ａ）に示すように、ノイズ除去部は、ＸＢＤ信号に対して、時刻Ｔ１からＴ２の期間アサートされるノイズマスク信号を生成する。生成したノイズマスク信号とＸＢＤ信号とのＯＲ出力であるＸＢＤ＿ＩＮは、ノイズマスク信号のアサート期間中、ＸＢＤがＬＯＷステートになってもＨＩＧＨステートを維持する。図４（ｂ）は、ノイズマスク信号を時刻Ｔ１でアサートし、時刻Ｔ２でネゲートするロジックを示す波形図である。ＸＢＤの立下りに応答して、図３の立下り検知部がワンショットパルスを発生する。このワンショットパルスによってカウンタＡがリセットされ、ゼロから図示しない一定周期のクロックでカウントが行われる。カウンタＡの出力（カウント値）は、図１および図３の「ＸＢＤ検知タイミング」である。

図１の比較器Ａは、「ＸＢＤ検知タイミング」と予め設定された「ノイズマスク開始タイミング」ならびに「ノイズマスク終了タイミング」とを比較する。図４（ｂ）で、「ノイズマスク開始タイミング」の値はＸに設定されており、「ノイズマスク終了タイミング」の値はＹに設定されている。これらの値は、レーザー制御ＣＰＵ２５が設定してもよい。時刻Ｔ１で、「ＸＢＤ検知タイミング」と「ノイズマスク開始タイミング」が等しくなると、比較器Ａは、ノイズマスク信号をＬＯＷステートからＨＩＧＨステートに変化させる。その後も、カウンタＡのカウント動作は継続する。やがて、「ＸＢＤ検知タイミング」と「ノイズマスク終了タイミング」が等しくなると、比較器Ａは、ノイズマスク信号をＨＩＧＨステートからＬＯＷステートに変化させる。カウンタＡは、その後もカウントを継続するが、「カウンタ最大値」に達するとカウントを停止して最大値を保持する。ノイズマスク信号はＨＩＧＨステートを維持する。次のＸＢＤ信号の立下りが検知されると、以上の動作を繰り返す。以上が、ノイズ除去部の動作の説明である。

次に、図１の上段の遅延時間記憶部の動作を説明する。レーザー制御部１９の主走査同期信号ＸＨＳＹＮＣ＿ＩＮは、１ページの画像内では、基準パルス信号ＸＢＤからの遅延時間は一定である。図５は、図２のレーザー制御部１９において、ＸＢＤ信号に対するＸＨＳＹＮＣ＿ＩＮ信号のタイミングを示す波形図である。ＸＨＳＹＮＣ＿ＩＮ信号の立下りは、ＸＢＤ信号の立下りからＴ３だけ遅延している。遅延時間Ｔ３は、少なくとも同一ページ内では一定である。解像度や、モノクロとカラーの印字モードなどの条件が切り替わると、Ｔ３は変わる。逆に、これらの条件が不変であれば、複数ページに渡ってＴ３は一定である。

同期信号タイミング検知回路Ｂは、ＸＢＤ信号に対するＸＨＳＹＮＣ＿ＩＮ信号の遅延タイミングを検知して「ＸＨＳＹＮＣ＿ＩＮ入力タイミング」として保持する。さらに、同期信号タイミング検知回路Ｂは、ＸＨＳＹＮＣ＿ＩＮ信号の立下りを「ＸＨＳＹＮＣ＿ＩＮ立下り信号」として出力する。

比較器Ｂは、「ＸＨＳＹＮＣ＿ＩＮ入力タイミング」を「入力タイミング期待値」およびレジスタ１〜ＸのＸ個のレジスタに保持されている値と比較し、いずれの値とも一致しない場合に「ノイズ検知信号」をアサートする。「入力タイミング期待値」は、解像度や、モノクロとカラーの印字モードなどの条件に応じて予め定められる値である。図７に示すように、「入力タイミング期待値」は、最小値から最大値まで一定の範囲を有する値であってもよい。その値は、レーザー制御ＣＰＵ２５が前記条件に基づいて決定する。レジスタ１〜Ｘは、レーザー制御ＣＰＵ２５によって読み書き可能なレジスタである。各レジスタには、初期値として、例えば、「入力タイミング期待値」と同値が設定されている。比較器Ｂへの入力「レジスタＥＮ」は、その状態に応じて各レジスタとの比較を有効あるいは無効にする信号である。

ＸＨＳＹＮＣ＿ＩＮ信号が検知されたとき、比較器Ｂは、「ＸＨＳＹＮＣ＿ＩＮ入力タイミング」が「入力タイミング期待値」と異なる場合、比較器Ｂは、「ノイズ検知信号」をアサートする。書込みレジスタ制御部は、ノイズ検知信号のアサートに応じて、空いているレジスタ、即ち、初期値を保持したままのレジスタのいずれかに、そのときの「ＸＨＳＹＮＣ＿ＩＮ入力タイミング」の値を記憶する。例えば、初回は、レジスタ１にその値を記憶する。なお、比較器Ｂは、「ＸＨＳＹＮＣ＿ＩＮ入力タイミング」の値の全ｂｉｔを比較するのでなく、上位Ｎｂｉｔのみを比較することにより、幅を持たせるように構成されてもよい。

次のＸＨＳＹＮＣ＿ＩＮが検知されたとき、比較器Ｂは、「ＸＨＳＹＮＣ＿ＩＮ入力タイミング」が「入力タイミング期待値」と異なり、かつ、レジスタ１に記憶された値とも異なる場合に「ノイズ検知信号」をアサートする。それに応答して、書き込みレジスタ制御部は、そのときの「ＸＨＳＹＮＣ＿ＩＮ入力タイミング」の値をレジスタ２に記憶する。以下、レジスタ１〜Ｘには、「入力タイミング期待値」から外れたタイミングで検知されたＸＨＳＹＮＣ＿ＩＮの検知タイミングが記憶される。

なお、この実施形態では、レジスタ１〜Ｘには互いに異なる値が記憶されるが、同値であっても記憶するようにしてもよい。あるいは、ＸＨＳＹＮＣ＿ＩＮの検知タイミングが既に保持された各レジスタの値と重複する場合、重複の回数をカウントするカウンタを各レジスタに対応して用意してもよい。

図６は、図１の同期タイミング検知回路Ｂの詳細な構成を示すブロック図である。図６に示すように、同期タイミング検知回路Ｂは、ＸＨＳＹＮＣ＿ＩＮ信号の立下りを検知する立下り検知部、カウンタＢ、ラッチＢ、カウンタＢが最大値に達したらカウントを停止するためのロジック部から構成される。カウンタＢは、ＸＢＤの立下りでリセットされ、図示しない一定周期のクロックによってカウントを行う。その後、ＸＨＳＹＮＣ＿ＩＮの立下りで、立下り検知部がワンショットパルスの「ＸＨＳＹＮＣ＿ＩＮ立下り信号」を出力する。この信号のタイミングで、ラッチＢは、カウンタＢのカウント値をラッチする。ラッチされた値は、「ＸＨＳＹＮＣ＿ＩＮ入力タイミング」として出力される。「ＸＨＳＹＮＣ＿ＩＮ入力タイミング」は、ＸＢＤの立下りからＸＨＳＹＮＣ＿ＩＮの立下りに至るまでの時刻、即ち、遅延時間に対応する値である。

図７は、図１の比較器Ｂの詳細な構成を示すブロック図である。図７に示すように、比較器Ｂは、フリップフロップ（ＦＦ）、比較器０〜ＸのＸ＋１個の比較器、ＡＮＤおよびＯＲゲートの組み合わせで構成される。ＦＦは、ＸＨＳＹＮＣ＿ＩＮ立下り信号と、ＸＨＳＹＮＣ＿ＩＮ入力タイミングの位相調整用に配置されている。比較器０の出力は、ＸＨＳＹＮＣ＿ＩＮ入力タイミングの値が、入力タイミング期待値の最小値（ＭＩＮ）から最大値（ＭＡＸ）までの範囲外のときにアサートされる。比較器１〜Ｘの出力は、対応するレジスタに保存された値（ノイズ入力タイミング）とＸＨＳＹＮＣ＿ＩＮ入力タイミングの値とが不一致かつそのレジスタがイネーブルの場合にアサートされる。比較器１〜Ｘの各出力は、各レジスタを有効／無効とするために書き込みレジスタ制御部から出力されるレジスタＥＮ信号とそれぞれＡＮＤがとられた後、書き込みレジスタ制御部から出力される「レジスタ１〜Ｘ全無効」とともにＯＲが取られる。ノイズ検知信号を出力する最終段のＡＮＤゲートは、ＸＨＳＹＮＣ＿ＩＮ入力タイミングが入力タイミング期待値の範囲外であり、かつ、レジスタ１〜Ｘが有効かつその記憶値がいずれもＸＨＳＹＮＣ＿ＩＮ入力タイミングと不一致の場合にアサートされる。さらに、ＸＨＳＹＮＣ＿ＩＮ入力タイミングが入力タイミング期待値の範囲外であり、かつ、レジスタ１〜Ｘが全て無効の場合もアサートされる。

また、図８は、図１の書込みレジスタ制御部の詳細な構成を示すブロック図である。図８に示すように、書込みレジスタ制御部は、カウンタＣ、比較器、デコーダＡ、デコーダＢ、フリップフロップ（ＦＦ）、ＯＲゲートから構成される。図８で、ＥＲＲＯＲ判定数は、予め定められた値である。

カウンタＣは、比較器Ｂがノイズ検知信号をアサートする毎に、カウントアップするカウンタである。ただし、カウントが最大値まで進むと、カウントを停止してその値を保持する。比較器は、カウンタＣのカウント値が予め定められたＥＲＲＯＲ判定数を超えたときにＥＲＲＯＲ信号をアサートする。デコーダＡは、期待値の範囲外のＸＨＳＹＮＣ＿ＩＮ信号が検知されたタイミングが保持されたレジスタのデータイネーブル信号をアサートする。デコーダＢは、次に、期待値の範囲外のＸＨＳＹＮＣ＿ＩＮ信号が検知されたとき、どのレジスタにその値を書き込むかを示す書込み選択信号を生成する。ＦＦは、デコーダＢが書込み選択信号を生成するタイミングと、レジスタへの書き込みタイミングを調整する為のものである。

なお、図示していないが、レーザー制御ＣＰＵ２５からの制御によって、カウンタＣがリセット可能であり、レジスタ１〜Ｘのクリアが可能であるように構成することが好ましい。

以上の説明は、画像処理部１７を対象とした場合についても同様に適用できることは前述のとおりである。即ち、図２の画像形成装置１１において、ＸＨＳＹＮＣ＿ＩＮ信号の遅延時間を記憶する遅延時間記憶部がＸＢＤ＿ＩＦ部３７に配置されるほか、ＸＣＨＳＹＮＣ＿ＩＮ信号の遅延時間を記憶する遅延時間記憶部がＳＣＮ＿ＩＦ部５５に配置され、ＸＰＨＳＹＮＣ＿ＩＮの遅延時間を記憶する遅延時間記憶部がＰＲＮ＿ＩＮ部に配置されていてもよい。

それぞれの遅延時間記憶部は、期待した範囲外のタイミングで主走査同期信号（ＸＨＳＹＮＣ＿ＩＮ信号、ＸＣＨＳＹＮＣ＿ＩＮ信号あるいはＸＰＨＳＹＮＣ＿ＩＮ信号）が検知されたとき、その検知タイミングをレジスタに記憶しておく。印字ズレが発生した場合、レーザー制御ＣＰＵ２５あるいは画像処理ＣＰＵ２７は、各レジスタに記憶された値の有無をしらべ、記憶された値があればそれを読み出す。読み出した結果は、図示しない通信Ｉ／Ｆを介して外部の機器へ送信し、解析に用いるようにしてもよい。あるいは、画像形成装置１１１に設けられた図示しない操作パネルの表示部に表示し、当事者に知らせるようにしてもよい。当事者は、読み出された値に基づいて、あるいは、レジスタに記憶された値がないという事実に基づいて、どの主走査同期信号にノイズが混入したかを推定することが容易になる。あるいは、いずれのレジスタにも値が記憶されていない場合、印字ズレの原因は、主走査同期信号へのノイズ混入が原因でなく、他の要因であろうことが推論できる。ここで、当事者とは、画像形成装置１１の開発段階においては設計者である。また、実使用下においては、サービスエンジニアである。

図９は、この発明の異なる態様として、基準パルス信号の間隔が期待値と異なる場合に、その間隔を記憶するパルス間隔記憶部の回路構成の例を示すブロック図である。図９は、レーザー制御部１９を対象とした場合を示している。パルス間隔記憶部は、ＸＢＤ＿ＩＦ部３７に配置される。レジスタ１〜Ｘは、基準パルス信号としてのＸＢＤ信号の時間間隔を記憶する。画像処理部１７を対照とする場合、パルス間隔記憶部は、図９と同様の構成を有する回路がＸＳＹＮＣ＿ＩＦ部５３に配置され、レジスタ１〜Ｘは、基準パルスであるＸＨＳＹＮＣ＿ＯＵＴ信号の時間間隔を記憶する。

図９の回路は、図１に示す回路と類似しているので、主に図１の回路と異なる点について説明する。図１の回路と異なるのは、同期信号タイミング検知回路Ａに代えてラッチＡが配置される。比較器Ｂには、「ＸＨＸＹＮＣ＿ＩＮ入力タイミング」信号に代えて「ＸＢＤ周期タイミング」信号、「入力タイミング期待値（ＸＨＳＹＮＣ＿ＩＮ）」信号に代えて「周期期待値（ＸＢＤ）」信号、「ＸＨＳＹＮＣ＿ＩＮ立ち下がり」信号に代えて「ＸＢＤ立下り信号」がそれぞれ入力される。ラッチＡは、ＸＢＤ信号の立下りから、次のＸＢＤ信号の立下りの時間間隔に対応する値をラッチする。

また、この発明の異なる態様として、図１および／または図９のＥＲＲＯＲ信号にのアサート基づいて、当事者にエラーを報知するように構成することもできる。図１２は、この発明に係るエラー判定処理の手順を示すフローチャートである。即ち、ＣＰＵ（レーザー制御ＣＰＵ２５もしくは画像処理ＣＰＵ２７）が、ＥＲＲＯＲ信号をモニタすることによって、期待値を外れた主走査同期信号もしくは基準パルス信号をＭ回以上検知した場合にエラーと判定する場合の処理の手順を示すフローチャートである。図１２に示すように、ＣＰＵは、印字開始を待って（ステップＳ１１）、解像度やモノクロとカラーの印字モードなどの印字の条件に基づいて、領域設定を行う（ステップＳ１３）。そして、レーザー素子２９からのレーザービームを偏向する多面鏡（ポリゴンミラー）を回転駆動する図示しないポリゴンモータのサーボロックを待つ（ステップＳ１５）。サーボロックが完了し、ポリゴンミラーが一定速度で回転する状態になると、ビーム検知センサ３９から出力されるＸＢＤ信号は、一定周期の信号になる。ＣＰＵは、サーボロック後、印字が終了するまでの間（ステップＳ１９）、ＥＲＲＯＲ信号の状態をモニタする（ステップＳ１７）。ＥＲＲＯＲ信号がアサートされた場合は、エラー処理のルーチン（ステップＳ２１）を実行する。ＥＲＲＯＲ信号がアサートされずにが印字終了すると、ルーチンはＳ１１へ戻り、次の印字開始を待つ。

図１３は、図１２に示すエラー処理ルーチンの詳細を示すフローチャートである。図１３に示すように、ＣＰＵは、ＥＲＲＯＲ信号のアサートを検出すると、まず画像形成装置１１の全体の動作を制御するシステム制御部にエラーの発生を通知する（ステップＳ３１）。ここで、システム制御部は、例えば、画像処理ＣＰＵ２７であってもよい。この場合、画像処理ＣＰＵ２７は、画像処理部１７の制御と並行して画像形成装置１１の全体の動作を制御する最上位の制御を担っている。あるいは、図２の画像処理ＣＰＵ２７あるいはレーザー制御ＣＰＵ２５と異なる図示しないＣＰＵがシステム制御部として機能してもよい。ＥＲＲＯＲ信号のアサートを検出したＣＰＵは、システム制御部にエラーの発生を通知するための通信手段あるいは信号出力手段を有する。システム制御部は、その通知に応答して、システムの動作を停止したり、表示部にエラーを表示したりする処理を行ってもよい。

フローチャートの説明を続ける。ＣＰＵは、読み出し対象として、まずレジスタ１を選択する（ステップＳ３３）。そして、読み出し対象のレジスタに、初期値以外の値、即ち期待値から外れた信号を検出したタイミングが記憶されているか否かを判断する（ステップＳ３５）。期待値から外れたタイミングが記憶されていると判断した場合に限って、読み出した値を出力キューに入れる（ステップＳ３７）。出力キューは、レジスタ値送信用に用意されたＦＩＦＯ構造のデータキューである。続いて、読み出し対象のレジスタが最後のレジスタ、即ち、レジスタＸか否かを判断する（ステップＳ３９）。最後のレジスタでなければ、ＣＰＵは、次のレジスタを読み出し対象として選択する（ステップＳ４１）。その後、ルーチンは、ステップＳ３５へ進み、レジスタの読み出しを繰り返す。

そして、最後のレジスタまで判定を終えたら、出力キューの内容をシステム制御部に送信する。そして、送信した値を報知するように要求する（ステップＳ４３）。
以上が、エラー処理ルーチンの詳細である。

図１４は、この発明に係るエラー判定処理の異なる態様を示すフローチャートである。図１２に係る処理は、ポリゴンモータがロックしてから印字が終了するまでの間、ＣＰＵは、ＥＲＲＯＲ信号のモニタを継続する。これに対して、図１４に係る処理では、ＣＰＵは、印字終了後にＥＲＲＯＲ信号がアサートされているかどうかを調べる。従って、ＣＰＵの負担は図１２の処理に比べて軽い。しかし、エラーの発生と同時に、その事実を報知することはできない。図１４のステップＳ５１、Ｓ５３は、図１２のステップＳ１１、１３にそれぞれ対応する。ステップＳ５５で、ＣＰＵは、印字の終了を待つ。印字終了後、ＣＰＵは、ＥＲＲＯＲ信号がアサートされたか否かの判定を行う（ステップＳ５７）。ＥＲＲＯＲ信号がアサートされた場合、ＣＰＵは、エラー処理を実行する（ステップＳ５９）。エラー処理は、図１３のフローチャートに示すとおりである。一方、ＥＲＲＯＲ信号がアサートされていない場合、ルーチンはステップＳ５１へ進み、次の印字開始を待つ。

なお、前述の実施の形態において、プリンタエンジン２１は電子写真方式を前提に説明したが、この発明に係るプリンタエンジン２１は、電子写真方式のものに限定されない。例えば、インクジェット方式のものでもよい。この場合、ＸＢＤ信号は、ビーム検知センサ３９に変えて、キャリッジが端から移動を開始するタイミングで発生する信号であってもよい。

印字ズレが発生した場合、その原因を究明する過程において、この発明に係る遅延時間記憶部および／またはパルス間隔記憶部によって得られる情報が、判断の重要な材料を提供する。遅延時間記憶部を設けることにより、開発段階において効率的な開発が可能になる。また、実使用環境下においても、想定された以上の劣悪な環境下で再現性の乏しい不具合事象が発生した場合、速やかに原因を絞り込んで、妥当な対処を決定することが可能になる。例えば、プリンタエンジン２１のモータに起動電流が流れ、その誘導によってノイズが混入し、ノイズによって印字ズレが生じたとする。この場合、印字ズレ発生後に各レジスタの値を読み出すと、まず、ＸＢＤ＿ＩＦ部３７のパルス間隔記憶部のレジスタにノイズが混入したタイミングが記憶されている。他のブロックに設けられたレジスタ、即ち、ＤＡＴＡ＿ＩＦ部４１、ＳＣＮ＿ＩＦ部５５、ＰＲＮ＿ＩＦ部５７の遅延時間記憶部の各レジスタおよびＸＳＹＮＣ＿ＩＦ部５３のパルス間隔記憶部のレジスタに何も履歴が残っていない。その結果、印字ズレの原因はＸＢＤ信号へのノイズ混入であると推定され、ＸＢＤ信号に対象を絞って原因の究明がなされるであろう。

異なるケースとして、ＣＣＤ１３の主走査同期信号と所定の位相を有する制御信号からの誘導ノイズがＸＣＨＸＹＮＣ＿ＩＮ信号に混入した結果、印字ズレが生じた場合を想定する。この場合、ＳＣＮ＿ＩＦ部５５のレジスタにノイズの入力されたタイミングが記憶される。その結果、印字ズレの原因はＸＣＨＸＹＮＣ＿ＩＮ信号へのノイズ混入であると推定され、さらに、記憶されたタイミングから、誘導源となった制御信号が容易に特定されるであろう。このように、この発明は、印字ズレの原因の究明を効率的に行うための有用な手段を提供する。

最後に、前述した実施の形態の他にも、この発明について種々の変形例があり得ることは明らかである。そのような変形例は、この発明の特徴及び範囲に属さないと解されるべきものではない。本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更とが含まれることが意図される。

この発明に係る基準パルス信号受領部と、遅延時間記憶部の回路構成の例を示すブロック図である。 この発明に係る画像形成装置において、画像信号に関する回路構成の例を示すブロック図である。 図１の同期信号タイミング検知回路Ａの詳細な構成を示すブロック図である。 図１の下段の回路の動作を説明する波形図である。 図２のレーザー制御部において、ＸＢＤ信号に対するＸＨＳＹＮＣ＿ＩＮ信号のタイミングを示す波形図である。 図１の同期タイミング検知回路Ｂの詳細な構成を示すブロック図である。 図１の比較器Ｂの詳細な構成を示すブロック図である。 図１の書込みレジスタ制御部の詳細な構成を示すブロック図である。 基準パルス信号の間隔が期待値と異なる場合に、その間隔を記憶するパルス間隔記憶部の回路構成の例を示すブロック図である。 この発明に係る印字ズレを説明する波形図であって、正常時と、ＸＢＤへのノイズ混入によって印字位置がずれた場合の様子を示す波形図である。 この発明に係る印字ズレを説明する波形図であって、正常時と、ＸＣＨＳＹＮＣ＿ＩＮへのノイズ混入によってレーザー制御部が画像信号の取り込みタイミングを誤った場合の様子を示す波形図である。 この発明に係るエラー判定処理の手順を示すフローチャートである。 図１２に示すエラー処理ルーチンの詳細を示すフローチャートである。 この発明に係るエラー判定処理の異なる態様を示すフローチャートである。

符号の説明

１１・・・画像形成装置
１３・・・ＣＣＤ
１５・・・プリンタコントローラ
１７・・・画像処理部
１９・・・レーザー制御部
２１・・・プリンタエンジン
２３・・・画像記憶ＲＡＭ
２５・・・レーザー制御ＣＰＵ
２７・・・画像処理ＣＰＵ
２９・・・レーザー素子
３１・・・感光体
３３・・・電子写真プロセス部
３５・・・記録媒体搬送部
３７・・・ＸＢＤ＿ＩＦ部
３９・・・ビーム検知センサ
４１・・・ＤＡＴＡ＿ＩＦ部
４３・・・レーザー制御用領域制御部
４５・・・書込み制御部
４７・・・バッファＲＡＭ
４９・・・読出し制御部
５１・・・ＬＤ＿ＩＦ部
５３・・・ＸＳＹＮＣ＿ＩＦ部
５５・・・ＳＣＮ＿ＩＦ部
５７・・・ＰＲＮ＿ＩＦ部
５９・・・画像処理用領域制御部

Claims (11)

1. 予め定められた周期の基準パルス信号を外部から受ける基準パルス信号受領部と、
   前記基準パルス信号に対して遅延し得る同期信号と前記同期信号に同期した画像信号とを外部のユニットから受ける画像信号受領部と、
   受領した画像信号を処理する画像信号処理部と、
   前記同期信号が前記基準パルス信号に対して予め定められた第１範囲にない場合にその遅延時間を記憶する遅延時間記憶部とを備えることを特徴とする画像信号処理装置。
2. 前記基準パルス信号の前後のパルスの間隔が予め定められた第２範囲にない場合にその間隔を記憶するパルス間隔記憶部をさらに備える請求項１記載の画像信号処理装置。
3. 前記基準パルス信号の前後のパルスの間隔が予め定められた第３範囲にない場合にそのパルス信号を除去するノイズ除去部と、
   ノイズ除去部で処理された基準パルス信号を前記外部のユニットへ供給する基準パルス信号供給部とをさらに備える請求項１記載の画像信号処理装置。
4. 前記遅延時間記憶部は、複数の遅延時間を記憶し得るように構成されてなる請求項１記載の画像信号処理装置。
5. 前記遅延時間記憶部は、記憶されている遅延時間と異なる遅延時間のみを新たに記憶し得るように構成される請求項４記載の画像信号処理装置。
6. 前記画像信号は、主走査方向に１ラインを構成する複数画素を前記同期信号の１周期ごとに表し、所定数のラインで１ページの画像を表す信号である請求項１記載の画像信号処理装置。
7. 請求項１〜６のいずれか一つに記載の画像信号処理装置を備えてなり、画像信号に応じた画像を形成する画像形成装置。
8. 前記基準パルス信号は、画像形成装置が主走査方向に１ラインの画像を形成する周期に対応する信号である請求項７記載の画像形成装置。
9. 前記画像形成装置は、電子写真方式の装置であり、
   前記画像信号処理装置は、画像信号に応じて電子写真感光体を露光する露光制御部である請求項７記載の画像形成装置。
10. 前記画像形成装置は、原稿画像を読み取る原稿読取部を備えてなり、
    前記画像信号処理装置は、原稿読取部から原稿画像の信号を受領し、受領した画像信号を処理する画像処理部である請求項７記載の画像形成装置。
11. 前記画像形成装置は、通信線を介して外部の機器から印字データを受信し、受信した印字データを印字するプリンタであり、
    前記画像信号処理装置は、外部のホストから受信した印字データを展開処理するプリンタコントローラ部から画像信号を受領し、受領した画像信号を処理する画像処理部である請求項７記載の画像形成装置。

Images