JP2008048537A - 交流−交流電力変換装置 - Google Patents
交流−交流電力変換装置 Download PDFInfo
- Publication number
- JP2008048537A JP2008048537A JP2006222175A JP2006222175A JP2008048537A JP 2008048537 A JP2008048537 A JP 2008048537A JP 2006222175 A JP2006222175 A JP 2006222175A JP 2006222175 A JP2006222175 A JP 2006222175A JP 2008048537 A JP2008048537 A JP 2008048537A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- input
- output
- pulse pattern
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
- Rectifiers (AREA)
Abstract
【課題】非平滑直流母線を持つ交流−交流電力変換装置においても出力相が3レベル変化するPWMパルス発生方法を得る。
【解決手段】複数のスイッチ4a〜4f,5a〜5fの開閉によって多相交流電源を任意の振幅および周波数の交流出力に直接変換し、かつ双方向に電流を流すことができる交流−交流電力変換装置であって、出力相の電位が3レベル以上の階段状に変化し、かつ出力相に同時に接続する入力相が二相以下となるように上記スイッチ4a〜4f,5a〜5fの開閉タイミングを調整する手段6〜11を設けている。
【選択図】図1
【解決手段】複数のスイッチ4a〜4f,5a〜5fの開閉によって多相交流電源を任意の振幅および周波数の交流出力に直接変換し、かつ双方向に電流を流すことができる交流−交流電力変換装置であって、出力相の電位が3レベル以上の階段状に変化し、かつ出力相に同時に接続する入力相が二相以下となるように上記スイッチ4a〜4f,5a〜5fの開閉タイミングを調整する手段6〜11を設けている。
【選択図】図1
Description
この発明は、交流−交流電力変換装置に関する。
交流−交流電力変換装置は、電解コンデンサ等の大容量エネルギー蓄積手段をもたずに交流入力から任意の周波数と振幅を持つ出力を発生させることができる。このように、交流−交流電力変換装置は、エネルギー蓄積手段を持たないことから、実質的に入力と出力が直接に接続されるため、従来より多様なスイッチング制御方法が存在する。
すなわち、従来の交流−交流電力変換装置には、非平滑直流母線を介して入出力を接続する方式を採用したものも提案されている。例えば、下記の特許文献1によれば、入力電流を高力率に制御する機能を持つ仮想的な整流器と仮想的なインバータの働きをするように9個の双方向スイッチを制御している。また、下記の特許文献2では、同様の考え方で別のPWM制御方法が示されており、さらに非平滑直流母線が仮想的なものであっても実際に主回路上にあってもよいと示されている。
この場合、非平滑直流母線は2線しか存在しないので、出力相に同時に接続できる入力相は二相以下に限定される。すなわち、出力相は非平滑直流母線のどちらかに接続され、かつ入力相の切替えは出力相に接続されていない非平滑直流母線でしか行われないため、出力相は中間電位を介さず最小電位と最大電位との間で変化し、このため出力相の電位は2レベルの変化をする。また、この場合、電源から非平滑の直流を発生させるPWM整流器と、非平滑の直流から交流出力を発生させるPWMインバータとの二つの部分に分割してパルスパターンを決定する。
このように、主回路上存在する非平滑直流母線を介して入出力を接続する従来方式の交流−交流電力変換装置は、2レベルの変化しかしないものの、大容量のエネルギー蓄積手段を有する通常のインバータと類似した構成を採用することができ、制御部の構築が容易であるという利点がある。
一方、他の従来の交流−交流電力変換装置には、9個の双方向スイッチを設け、出力相の電位を階段状に3レベル変化させるスイッチング制御方式を採用したものも提案されている。例えば、下記の非特許文献1では、中間の入力電流指令値の極性によって基準となる電圧を変更し、残りの電圧はその相の入力電流指令値の比によって接続割合を決め、さらに出力線間電圧指令を元に出力相の電位を3レベル変化させている。また、下記の特許文献3では、仮想整流器と仮想インバータが仮想直流母線を介して接続されているとみなしてPWMパルスを発生させた後、出力相の電位が3レベル変化するようにパルスの順序を並び替えるようにしている。
このように、出力相の電位を階段状に3レベル変化させるスイッチング制御方法を採用した従来の交流−交流電力変換装置は、スイッチング時に半導体スイッチに印加される電圧を抑制できるため、スイッチング損失やノイズが低減できる利点がある。
上記の特許文献2に記載されているような非平滑直流母線を介して入出力を接続する交流−交流電力変換装置は、主回路が整流器部とインバータ部とからなるために構成が容易で、また、直流回路を持つので、保護回路の構成が容易となる利点があるものの、従来の制御においては、前述のように出力相に同時に接続できる入力相は二相に以下に限定され、したがって、出力相が2レベルであるため、スイッチング損失やノイズを有効に低減することができない。
一方、非特許文献1や特許文献3に記載されているような9つの双方向スイッチで出力相が3レベルとなるPWM発生方法を採用した従来の交流−交流電力変換装置は、三相の入力相が各々三相の出力相に接続される期間が存在することになるため、非平滑直流母線を有する方式には適用し難いという不具合がある。
この発明は、上記のような課題を解決するためになされたもので、非平滑直流母線を持ちながらも出力相が3レベル変化するPWMパルス制御が行えるようにして、主回路や保護回路や制御部の構築が容易で、かつ、スイッチング損失やノイズを低減することが可能な交流−交流電力変換装置を提供することを目的とする。
第1の発明に係る交流−交流電力変換装置は、非平滑直流母線に出力相が接続されている期間にその非平滑直流母線に接続する入力相を切替えることによって、出力相の電位が3レベル以上の階段状に変化するように上記スイッチの開閉タイミングを調整する手段を備えている。
第2の発明に係る交流−交流電力変換装置は、二相以上の出力相について、単位時間当たりの各入力相の接続時間が一定の割合となり、その接続順序が入力電圧値が最大→中間→最小または最小→中間→最大の順になるようなパルスパターンを発生するパルスパターン発生手段と、単位時間あたりで非平滑直流母線の一方を入力線間電圧絶対値が最大である相に全期間接続し、非平滑直流母線のもう一方を入力相電圧絶対値が中間である相に所定の期間接続し、残りの期間は入力相電圧絶対値が最小である相に接続し、かつ単位時間あたりの出力相電位の平均値を変えることなく、各出力相の非平滑直流母線の正側と負側への接続時間割合を調整するパルスパターン調整手段と、を備えている。
第3の発明に係る交流−交流電力変換装置は、出力相の電位が3レベル以上の階段状に変化し、かつ出力相に同時に接続する入力相が二相以下となるように上記スイッチの開閉タイミングを調整する手段を備えている。
第4の発明に係る交流−交流電力変換装置は、二相以上の出力相について、単位時間当たりの各入力相の接続時間が一定の割合となり、その接続順序が入力電圧値が最大→中間→最小または最小→中間→最大の順になるようなパルスパターンを発生するパルスパターン発生手段と、上記パルスパターン発生手段で得られた各出力相のパルスパターンを単位時間あたりの出力相電位の平均値を変えることなく、入力相電圧絶対値が中間である相から最小である相または最小である相から中間である相に切り替わるタイミングが各出力相で同時となるように接続時間を調整するパルスパターン調整手段と、を備えている。
上記第1〜第4の発明によれば、主回路や保護回路の構成が容易な非平滑直流母線を有する交流−交流電力変換装置においても、出力相の電位を3レベル以上の階段状に変化させることができるPWMパルス制御が可能となり、これにより、PWMパルス制御を行う制御部が比較的簡単な構成でありながらも、スイッチング時に素子に加わる電圧を小さくすることができて、スイッチング損失と漏れ電流とノイズを低減することができる。その結果、マイクロサージを緩和できるといった従来にない顕著な効果を奏する。特に、第2,第4の発明では制御周期あたりの1素子のスイッチング回数を低減できるため、高周波化し易くなる利点が得られる。
実施の形態1.
図1は本発明の実施の形態1に説明する交流−交流電力変換装置の構成図である。
三相交流電源1から入力フィルタ3を介して交流−交流電力変換装置の入力部R’、S’、T’に三相交流が入力される。なお、入力フィルタの前後では、高周波成分を除けばほぼ同じ電圧値を示す。
図1は本発明の実施の形態1に説明する交流−交流電力変換装置の構成図である。
三相交流電源1から入力フィルタ3を介して交流−交流電力変換装置の入力部R’、S’、T’に三相交流が入力される。なお、入力フィルタの前後では、高周波成分を除けばほぼ同じ電圧値を示す。
交流−交流電力変換装置は、電圧型インバータのように大容量のコンデンサ等の電力蓄積手段を持っておらず、R’、S’、T’何れかの相が2つの非平滑直流母線P、Nを介して直接出力部U、V、W相に接続される。また、ここでは負荷として交流電動機2が接続されている。
双方向スイッチ4a〜4fのオン、オフによって、非平滑直流母線P、NにR’、S’、T’何れかの相を接続して非平滑の直流電圧Vdc(>0)を得る。この場合、双方向スイッチ4a〜4fは、図中上段側のスイッチ4a,4c,4eの内の一つがオンしたときには、図中下段側のスイッチ4b,4d,4fの内の一つがオンする。ただし、互いに直列接続されているスイッチ4aと4b、4cと4d、4eと4fが同時にオンされることはない。
上記の双方向スイッチ4a〜4fは、例えば図2(a)のように、逆阻止絶縁ゲート形バイポーラトランジスタを逆並列に接続したものである。その他、図2(b)、図2(c)のように双方向に電圧を阻止かつ電流を導通できるスイッチであればよい。
一方、絶縁ゲート形バイポーラトランジスタとダイオードを逆並列に接続したスイッチ5a〜5fは電圧型インバータと同様の構成となっている。なお、これらのスイッチ5a〜5fは、絶縁ゲート形バイポーラトランジスタの代わりに、MOSFETなどの電力変換素子を用いて構成してもよい。このように、入力側は2つの非平滑直流母線P、Nを介して出力側と接続されているので、同時に出力相に接続されている入力相は二相以下に限定される。
入力電圧検出部6では系統の相電圧が検出される。本例では、系統の線間電圧検出値から演算によって相電圧を求める。いま、系統の相電圧を大きい順にVimax、Vimid、Viminとする。出力電圧指令発生部7では、U、V、W相の電圧指令を作成する。この電圧指令はモータ制御方式に応じて適切な方法で作成される。
パルスパターン発生部8では、1/2制御周期Tc/2内でP、N相にR’、S’、T’相を接続する時間の割合と順序を計算する。さらに、U、V、W相にP、N相を接続する割合と順序を計算する。
パルスパターン発生部8で作成されたパルスパターンは、パルスパターン調整部9において、意図した出力相電圧が発生できるように接続する割合と順序を調整する。調整後のパルスパターンからゲート信号発生部10においてスイッチ4a〜4fと5a〜5fのゲート信号が作成され、ゲートドライバ11へ入力される。
パルスパターン発生部8の構成および動作を図3と図4を用いて説明する。
図3はパルスパターン発生部8の構成図である。ここに、入力比率計算部12は、入力相のP、N相への接続比率Dimax、Dimid、Diminと、その結果得られる直流母線電圧Vdc値であるVdc*を計算する。ここで、R’、S’、T’において力率1となるように制御する。
図3はパルスパターン発生部8の構成図である。ここに、入力比率計算部12は、入力相のP、N相への接続比率Dimax、Dimid、Diminと、その結果得られる直流母線電圧Vdc値であるVdc*を計算する。ここで、R’、S’、T’において力率1となるように制御する。
いま、|Vimax|<|Vimin|のときは、図4のように、N相電圧Vn1をViminに固定する。P相電圧Vp1にはVimaxとVimidをDimaxとDimidの割合で接続する。このとき、入力比率とVdc*は式(1)〜式(4)のようになる。
Dimax=Vimax/(Vimax+Vimid) (1)
Dimid=Vimid/(Vimax+Vimid) (2)
Dimin=1 (3)
Vdc*=(Dimax・Vimax+Dimid・Vimid)−Vimin (4)
Dimid=Vimid/(Vimax+Vimid) (2)
Dimin=1 (3)
Vdc*=(Dimax・Vimax+Dimid・Vimid)−Vimin (4)
また、|Vimax|>|Vimin|のときは同様に、P相電圧Vp1はVimaxに固定する。N相電圧Vn1にはVimidとViminをそれぞれDimidとDiminの割合で接続する。このとき、入力比率とVdc*は式(5)〜式(8)のようになる。
Dimax=1 (5)
Dimid=Vimid/(Vimid+Vimin) (6)
Dimin=Vimin/(Vimid+Vimin) (7)
Vdc*=Dimax−(Dimid・Vimid+Dimin・Vimin) (8)
Dimid=Vimid/(Vimid+Vimin) (6)
Dimin=Vimin/(Vimid+Vimin) (7)
Vdc*=Dimax−(Dimid・Vimid+Dimin・Vimin) (8)
電圧指令補正部13には入力比率、直流母線電圧値Vdc*、電圧指令値が入力される。電圧指令値はU、V、Wの各出力相の出力電圧目標値となるものであり、ここでは入力された電圧指令値を大きい順にVomaxo*、Vomido*、Vomino*とする。Vdc*を考慮して、−1〜1の間に変換した指令値をそれぞれVomax*、Vomid*、Vomin*とする。ここで、|Vimax|<|Vimin|のときはVomin*=−1、|Vimax|>|Vimin|のときはVomax*=1となるように零相成分を加算しておく。
また、スイッチング素子のオン電圧補正やデッドタイム補正を行うこともできる。図4に示すように、変形三角波とVomax*、Vomid*、Vomin*を比較して、指令値が三角波よりも大きく出力相がP相に接続される時間比率を計算し、電圧指令比率Domax、Domid、Dominとして出力する。
パルスパターン計算部14では、最初にVp1、Vn1の電圧パターンおよび出力相の電圧Vomax1、Vomid1、Vomin1の電圧パターンを作成する。
上記のように、|Vimax|<|Vimin|の場合、図4に示すように、Vp1はVimax→Vimid→Vimid→Vimaxのように変化する。ここで、Timax=Dimax・(Tc/2)、Timid=Dimid・(Tc/2)である。Vn1はViminで変化しない。出力電圧Vox1(xはmax、mid、minのいずれか)はVimax→Vimin→Vimid→Vimid→Vimin→Vimaxと変化する。ここで、Vox*の電圧指令比率をDoxとすると、Tox1=Dimax・Dox・(Tc/2)、Tox2=Dimid・Dox・(Tc/2)、Tox3=(1−Dox)・(Tc/2)である。この内、VominはDomin=0のため、Viminに接続されたままである。
一方、|Vimax|>|Vimin|の場合、Vp1はVimaxで変化しない。Vn1はVimin→Vimid→Vimid→Viminのように変化する。ここで、Timin=Dimin・(Tc/2)、Timid=Dimid・(Tc/2)である。出力電圧Vox1はVimin→Vimax→Vimid→Vimid→Vimax→Viminと変化する。ここで、Tox1=Dimin・(1−Dox)・(Tc/2)、Tox2=Dimid・(1−Dox)・(Tc/2)、Tox3=Dox・(Tc/2)である。このうちVomaxはDomax=1のため、Vimaxに接続されたままである。
次に、Vox1の接続順を変更してVimaxとViminの間にVimidを挟んで変化する出力電圧Vox2を作成する。したがって、Vox2のパルスパターンは3レベルの階段状に変化するものとなる。
続いて、パルスパターン調整部9の動作について、図5を用いて説明する。
Vox2のパルスパターンでは、Vomax2=Vimax、Vomid2=Vimid、Vomin2=Viminとなるタイミングが存在する。図1に示した回路においては、入力相は一度に2つ以下の相しか出力に接続できないため、Vox2から得られるTc/2期間中の出力電圧平均値を維持しながらこのモードが発生しないようにパターンを調整したVp、Vn、Vox(Vomax、Vomid、Vomin)を作成する。
Vox2のパルスパターンでは、Vomax2=Vimax、Vomid2=Vimid、Vomin2=Viminとなるタイミングが存在する。図1に示した回路においては、入力相は一度に2つ以下の相しか出力に接続できないため、Vox2から得られるTc/2期間中の出力電圧平均値を維持しながらこのモードが発生しないようにパターンを調整したVp、Vn、Vox(Vomax、Vomid、Vomin)を作成する。
いま、|Vimax|<|Vimin|の場合、図5に示すように、Vn=Vn1、Vomid=Vomid2、Vomin=Vomin2とする。VpについてはVimaxの期間をTomid1、Vimidの期間を(Tc/2)−Tomid1とする。VomaxについてはVimaxとなる期間をTomid1、Vimidとなる期間をTomax2’、Viminとなる期間をTomax3’とする。Vomax2のパターンに示した斜線部分の面積が等しくなる条件は次式(9)の通りである。
(Vimax−Vimid)・(Tomax1−Tomid1)
=(Vimid−Vimin)・(Tomax3−Tomax3’) (9)
=(Vimid−Vimin)・(Tomax3−Tomax3’) (9)
この条件を満たすTomax2’とTomax3’は式(10)、式(11)のようになる。
Tomax2’=(Tc/2)−Tomid1−Tomax3’ (10)
Tomax3’=Tomax3−{(Vimax−Vimid)/(Vimid−Vimin)}・(Tomax1−Tomid1) (11)
Tomax2’=(Tc/2)−Tomid1−Tomax3’ (10)
Tomax3’=Tomax3−{(Vimax−Vimid)/(Vimid−Vimin)}・(Tomax1−Tomid1) (11)
一方、|Vimax|>|Vimin|の場合、同様に、Vp=Vp1、Vomax=Vomax2、Vomid=Vomid2とする。VnについてはViminの期間をTomid1、Vimidの期間を(Tc/2)−Tomid1とする。VominについてはViminとなる期間をTomid1、Vimidとなる期間をTomin2’、Vimaxとなる期間をTomin3’とする。Vomin2のパターンに示した斜線部分の面積が等しくなる条件は式(12)の通りである。
(Vimid−Vimin)・(Tomin1−Tomid1)
=(Vimax−Vimid)・(Tomin3−Tomin3’) (12)
(Vimid−Vimin)・(Tomin1−Tomid1)
=(Vimax−Vimid)・(Tomin3−Tomin3’) (12)
この条件を満たすTomin2’とTomin3’は式(13)、式(14)のようになる。
Tomin2’=(Tc/2)−Tomid1−Tomin3’ (13)
Tomin3’=Tomin3−{(Vimid−Vimin)/(Vimax−Vimid)}・(Tomin1−Tomid1) (14)
Tomin2’=(Tc/2)−Tomid1−Tomin3’ (13)
Tomin3’=Tomin3−{(Vimid−Vimin)/(Vimax−Vimid)}・(Tomin1−Tomid1) (14)
R、S、TがVimax、Vimid、Viminに対応し、U、V、WがVomax、Vomid、Vominに対応する場合のスイッチング素子のゲート信号を図6に示す。なお、転流時のデッドタイムやオン重なり時間は省略している。各スイッチング素子は制御周期Tc間に最大でオンオフ1回ずつになり、Tcを短くする場合に有利である。
線間電圧と入力電流の一例を図7、図8に示す。なお、このときの入出力電圧位相は図6と同じである。図7は従来の場合、図8はこの実施の形態1の場合である。図8に示すこの実施の形態1の線間電圧vuvは、図7に示す従来の場合よりも振幅が小さくパルス幅が広いため、ノイズを低減することができ、マイクロサージが緩和される。なお、図8の入力電流値ir‘、is’、it‘は図7と等しくはないが、その差は小さく入力電流波形に与える影響は軽微である。
なお、図4〜図8では制御周期Tc毎に入力電圧検出値と出力電圧指令値を更新する例を示したが、1/2制御周期Tc/2毎、あるいはTc/2の整数倍で更新することも可能である。
以上のように、この実施の形態1によれば、出力相の電位を階段状に3レベルで変化させることができ、スイッチング時にスイッチング損失とモータ漏れ電流とノイズを低減でき、マイクロサージを緩和することができる。
実施の形態2.
図1に示すパルスパターン調整部9において、実施の形態1の制御動作に代えて、図9に示すような制御動作を行うようにすることも可能である。
図1に示すパルスパターン調整部9において、実施の形態1の制御動作に代えて、図9に示すような制御動作を行うようにすることも可能である。
すなわち、|Vimax|<|Vimin|の場合、VpをTomax1’の間Vimax、(Tc/2)−Tomax1’の間Vimidに接続する。VomaxとVomidについて、Tomax1’は次式(15)の様にTomax1とTomid1の差の中間に決定する。さらに、4つの斜線部の面積を等しくする条件は次式(16)のようになる。
Tomax1’=Tomax1−(Tomax1−Tomid1)/2
=Tomid1+(Tomax1−Tomid1)/2 (15)
(Vmax−Vimid)・(Tomax1−Tomax1’)
=(Vimid−Vimin)・(Tomax3−Tomax3’)
=(Vimid−Vimin)・(Tomid3’−Tomid3) (16)
=Tomid1+(Tomax1−Tomid1)/2 (15)
(Vmax−Vimid)・(Tomax1−Tomax1’)
=(Vimid−Vimin)・(Tomax3−Tomax3’)
=(Vimid−Vimin)・(Tomid3’−Tomid3) (16)
上記の式(15)、式(16)を満たすようなTomax2’、Tomid2’、Tomax3’、Tomid3’は次式(17)〜(20)のようになる。
Tomax2’=Tomax2+{(Vimax−Vimin)/(Vimid−Vimin)}・(Tomax1−Tomid1)/2 (17)
Tomid2’=Tomid2−{(Vimax−Vimin)/(Vimid−Vimin)}・(Tomax1−Tomid1)/2 (18)
Tomax3’=Tomax−{(Vimax−Vimid)/(Vimid−Vimin)}・(Tomax1−Tomid1)/2 (19)
Tomid3’=Tomid3+{(Vimax−Vimid)/(Vimid−Vimin)}・(Tomax1−Tomid1)/2 (20)
Tomax2’=Tomax2+{(Vimax−Vimin)/(Vimid−Vimin)}・(Tomax1−Tomid1)/2 (17)
Tomid2’=Tomid2−{(Vimax−Vimin)/(Vimid−Vimin)}・(Tomax1−Tomid1)/2 (18)
Tomax3’=Tomax−{(Vimax−Vimid)/(Vimid−Vimin)}・(Tomax1−Tomid1)/2 (19)
Tomid3’=Tomid3+{(Vimax−Vimid)/(Vimid−Vimin)}・(Tomax1−Tomid1)/2 (20)
R、S、TがVimax、Vimid、Viminに対応し、U、V、WがVomax、Vomid、Vominに対応する場合のスイッチング素子のゲート信号を図10に示す。転流時のデッドタイムやオン重なり時間は省略している。各スイッチング素子は制御周期Tc間に最大でオンオフ1回ずつになり、Tcを短くする場合に有利である。
|Vimax|>|Vimin|の場合も、同様にして、VomidとVominのパルスパターンを調整することができ、同様の効果が得られる。
図9、図10では制御周期Tc毎に入力電圧検出値と出力電圧指令値を更新する例を示したが、1/2制御周期Tc/2毎、あるいはTc/2の整数倍で更新することができるのはいうまでもない。
また、Tomax1’を上記の式(15)を満たす値に限定せず、Tomid1<Tomax1’<Tomax1の範囲で任意に決定することもできる。この場合は、Vomax2の2つの斜線部の面積が等しくなるようにTomax2’とTomax3’を決定し、かつVomid2の2つの斜線部の面積が等しくなるようにTomid2’とTomid3’を決定する。
以上のように、この実施の形態2では、出力相の電位を階段状に3レベルで変化させることができ、スイッチング損失とモータ漏れ電流とノイズを低減でき、マイクロサージが緩和される。また、入力電流が両極性に変化しない。加えて、2つの相でパルスパターンを調整しなければならないが、調整前後のスイッチングタイミングの差は小さく抑えることができ、さらに、実施の形態1よりも成立する条件の幅が広くなるという利点がある。
実施の形態3.
図1に示すパルスパターン調整部9において、実施の形態1の制御動作に代えて、図11に示すような制御動作を行うようにすることも可能である。
図1に示すパルスパターン調整部9において、実施の形態1の制御動作に代えて、図11に示すような制御動作を行うようにすることも可能である。
すなわち、|Vimax|<|Vimin|の場合、Vomax=Vomax2として、Vomid2を調整する。VpをTomax1の間Vimax、(Tc/2)−Tomax1の間Vimidに接続する。VomidについてはVimaxとなる期間をTomax1、Vimidとなる期間をTomid2’、Viminとなる期間をTomid3’とする。Vomid2のパターンに示した斜線部分の面積が等しくなる条件は次式(21)の通りである。
(Vimax−Vimid)・(Tomax1−Tomid1)
=(Vimid−Vimin)・(Tomid3’−Tomid3) (21)
(Vimax−Vimid)・(Tomax1−Tomid1)
=(Vimid−Vimin)・(Tomid3’−Tomid3) (21)
この条件を満たすTomid2’とTomid3’は次式(22)、(23)のようになる。
Tomid2’=(Tc/2)−Tomax1−Tomid3’ (22)
Tomid3’=Tomid3+{(Vimax−Vimid)/(Vimid−Vimin)}・(Tomax1−Tomid1) (23)
Tomid2’=(Tc/2)−Tomax1−Tomid3’ (22)
Tomid3’=Tomid3+{(Vimax−Vimid)/(Vimid−Vimin)}・(Tomax1−Tomid1) (23)
R、S、TがVimax、Vimid、Viminに対応し、U、V、WがVomax、Vomid、Vominに対応する場合のスイッチング素子のゲート信号を図12に示す。転流時のデッドタイムやオン重なり時間は省略している。各スイッチング素子は制御周期Tc間に最大でオンオフ1回ずつになり、Tcを短くする場合に有利である。
|Vimax|>|Vimin|の場合も、同様にして、Vomidのパルスパターンを調整することができ、同様の効果が得られる。
図11、図12では制御周期Tc毎に入力電圧検出値と出力電圧指令値を更新する例を示したが、1/2制御周期Tc/2毎、あるいはTc/2の整数倍で更新することができるのはいうまでもない。
以上のように、この実施の形態3によれば、出力相の電位を階段状に3レベルで変化させることができ、スイッチング損失とモータ漏れ電流とノイズを低減でき、マイクロサージを緩和する。また、入力電流が両極性に変化しない。
実施の形態4.
図1に示すパルスパターン調整部9において、実施の形態1の制御動作に代えて、図13に示すような制御動作を行うことも可能である。
図1に示すパルスパターン調整部9において、実施の形態1の制御動作に代えて、図13に示すような制御動作を行うことも可能である。
すなわち、|Vimax|<|Vimin|の場合にDomid<<Domaxであると、実施の形態1〜実施の形態3のようなパルスパターン調整が難しくなる。このとき、Vomax=Vomax2として、Vomid2を調整する。VpをTomax1の間Vimax、その後(Tc/2)−Tomax1の間Vimidに接続する。VomidはTomid1’の間Vimax、その後Tomid3’=(Tc/2)−Tomid1’の間Viminに接続する。斜線部の面積が等しくなる条件は次式(24)の通りである。
(Vimax−Vimid)・(Tomid1’−Tomid1)
=(Vimid−Vimin)・{Tomid2−(Tomid1’−Tomid1)} (24)
(Vimax−Vimid)・(Tomid1’−Tomid1)
=(Vimid−Vimin)・{Tomid2−(Tomid1’−Tomid1)} (24)
上記の式(24)の条件を満たすTomid1’は次式(25)のようになる。
Tomid1’=Tomid1+{(Vimid−Vimin)/(Vimax−Vimin)}・Tomid2 (25)
Tomid1’=Tomid1+{(Vimid−Vimin)/(Vimax−Vimin)}・Tomid2 (25)
R、S、TがVimax、Vimid、Viminに対応し、U、V、WがVomax、Vomid、Vominに対応する場合のスイッチング素子のゲート信号を図14に示す。転流時のデッドタイムやオン重なり時間は省略している。各スイッチング素子は制御周期Tc間に最大でオンオフ1回ずつになり、Tcを短くする場合に有利である。
|Vimax|>|Vimin|の場合も、同様にして、Vomidのパルスパターンを調整することができ、同様の効果が得られる。
図13、図14では制御周期Tc毎に入力電圧検出値と出力電圧指令値を更新する例を示したが、1/2制御周期Tc/2毎、あるいはTc/2の整数倍で更新することができるのはいうまでもない。
以上のように、この実施の形態4では、Domid<<Domaxとなる条件においても、出力電圧中間相は2レベルとなるが、最大出力相の電位を階段状に3レベルで変化させることができ、スイッチング損失とモータ漏れ電流とノイズを低減でき、マイクロサージを緩和する。また、入力電流が両極性に変化しない。
実施の形態5.
上記の実施の形態1〜4において、式(2)の入力比率Dimidが“0”に近づくと、出力相がVimidに接続される時間が極めて短くなる。このときパルスパターン調整が困難になる可能性がある。
上記の実施の形態1〜4において、式(2)の入力比率Dimidが“0”に近づくと、出力相がVimidに接続される時間が極めて短くなる。このときパルスパターン調整が困難になる可能性がある。
そこで、通常は実施の形態1〜実施の形態4でパルスパターン調整をしておき、Dimidが所定値以下になると、以下に示すような調整を行う。
すなわち、Dimax=1、Dimid=0とする。このとき、Vox1はTox1=Dox・(Tc/2)、Tox2=0、Tox3=(1−Dox)・(Tc/2)となる。Vp=Vimax、Vn=Viminに固定されているため、Vox1=Vox2=Voxとすることができる。出力相の電位は2レベルの変化となるが、細いパルスが出ないため、Tcを短くする場合に有利である。
実施の形態6.
前述の実施の形態1〜実施の形態5を入出力比率の条件に応じて適宜複数組み合わせることも可能である。
前述の実施の形態1〜実施の形態5を入出力比率の条件に応じて適宜複数組み合わせることも可能である。
これによって、同時に2つ以下の入力相しか出力相に接続できないという制約がありながらも、最大限出力相の電位を階段状に3レベルで変化させる期間を長くすることができる。これにより、スイッチング損失とモータ漏れ電流とノイズを低減でき、マイクロサージを緩和できる。また、入力電流が両極性に変化しない。さらに、各スイッチング素子は制御周期Tc間に最大でオンオフ1回ずつになるため、キャリア周波数を高くすることができる。その結果入力フィルタの共振周波数を高く設定でき、小型化を図ることができる。
実施の形態7.
入力相の接続比率は、R’、S’、T’において力率1でない電流位相をとるように設定することも可能である。例えば、図15はある入力電流位相指令をもつ場合の構成を示している。基本的には実施の形態1の図1と同じであるので、異なるところのみ説明する。
入力相の接続比率は、R’、S’、T’において力率1でない電流位相をとるように設定することも可能である。例えば、図15はある入力電流位相指令をもつ場合の構成を示している。基本的には実施の形態1の図1と同じであるので、異なるところのみ説明する。
図15の入力電流位相発生部15において、R’、S’、T’における入力電流の位相を決定する。例えば、入力フィルタの影響を考慮して系統電流が力率1となるように入力電流位相を決定する。この際、適宜入力相電圧検出値や負荷電流指令値などを用いて計算を行うことができる。入力電流位相指令は振幅1の正弦波として得ることとする。ここで、Vimax、Vimid、Viminに対応する電流位相指令をIimax*、Iimid*、Iimin*とする。
このとき、取り得る位相は常に次に示す2つの条件(1),(2)のどちらかを満たす範囲に限定される。
(1)Iimin*<0で、かつ、|Iimax*|、|Iimid*|、|Iimin*|の内、|Iimin*|が最大である。
(2)Iimax*>0で、かつ、|Iimax*|、|Iimid*|、|Iimin*|の内、|Iimax*|が最大である。
また、力率が低くなってくると、力率1の場合よりも出力可能な線間電圧が小さくなってしまうことに注意が必要である。
(1)Iimin*<0で、かつ、|Iimax*|、|Iimid*|、|Iimin*|の内、|Iimin*|が最大である。
(2)Iimax*>0で、かつ、|Iimax*|、|Iimid*|、|Iimin*|の内、|Iimax*|が最大である。
また、力率が低くなってくると、力率1の場合よりも出力可能な線間電圧が小さくなってしまうことに注意が必要である。
図16はパルスパターン発生部8の構成図である。入力比率計算部12には入力電流位相指令も入力される。
上記の条件(1)の場合、すなわちIimin*<0で、かつ、|Iimax*|、|Iimid*|、|Iimin*|の内、|Iimin*|が最大である場合、入力比率を式(26)〜式(28)のように決めると、Vdc*は式(29)のようになる。
Dimax=Iimax*/(Iimax*+Iimid*) (26)
Dimid=Iimid*/(Iimax*+Iimid*) (27)
Dimin=1 (28)
Vdc*=(Dimax・Vimax+Dimid・Vimid)−Vimin
(29)
Dimid=Iimid*/(Iimax*+Iimid*) (27)
Dimin=1 (28)
Vdc*=(Dimax・Vimax+Dimid・Vimid)−Vimin
(29)
また、上記の条件(2)の場合、すなわちIimax*>0で、かつ|Iimax*|、|Iimid*|、|Iimin*|の内、|Iimax*|が最大である場合、入力比率を式(30)〜式(32)のように決めると、Vdc*は式(33)のようになる。
Dimax=1 (30)
Dimid=Iimid*/(Iimid*+Iimin*) (31)
Dimin=Iimin*/(Iimid*+Iimin*) (32)
Vdc*=Vimax−(Dimid・Vimid+Dimin・Vimin)
(33)
Dimid=Iimid*/(Iimid*+Iimin*) (31)
Dimin=Iimin*/(Iimid*+Iimin*) (32)
Vdc*=Vimax−(Dimid・Vimid+Dimin・Vimin)
(33)
電圧指令補正部7、パルスパターン計算部14、パルスパターン調整部9、ゲート信号発生部10に関しては、実施の形態1〜実施の形態6までに示した方法を取ることができる。なお、その際、|Vimax|<|Vimin|の場合をIimin*<0かつ|Iimax*|、|Iimid*|、|Iimin*|のうち|Iimin*|が最大である場合に、|Vimax|>|Vimin|の場合をIimax*>0かつ|Iimax*|、|Iimid*|、|Iimin*|のうち|Iimax*|が最大である場合に置き換える。
以上のように、この実施の形態7によれば、交流−交流変換装置の入力力率を調節した上で、上記実施の形態1〜実施の形態6に示した効果を得ることができる。
実施の形態8.
上記の実施の形態1〜7に示した他にも、以下のような方法を採用することができる。 すなわち、出力側は必ずしも一相を固定する必要はなく、三相とも変調を行うことができる。また、パルスパターン計算部では、他の方法で直接的、間接的に出力電圧が3レベル変化するパターンを作成することができる。入力側の電源相数が三相より多い場合にも、順番に二相以下を出力側に接続し、出力電圧を3レベル以上の階段状に変化させることができる。また、非平滑直流母線P、Nを持たない構造の回路であっても適用することができ、出力電圧を3レベルで変化させ、かつ入力電流が両極性の変化をしないようにすることができる。
上記の実施の形態1〜7に示した他にも、以下のような方法を採用することができる。 すなわち、出力側は必ずしも一相を固定する必要はなく、三相とも変調を行うことができる。また、パルスパターン計算部では、他の方法で直接的、間接的に出力電圧が3レベル変化するパターンを作成することができる。入力側の電源相数が三相より多い場合にも、順番に二相以下を出力側に接続し、出力電圧を3レベル以上の階段状に変化させることができる。また、非平滑直流母線P、Nを持たない構造の回路であっても適用することができ、出力電圧を3レベルで変化させ、かつ入力電流が両極性の変化をしないようにすることができる。
1 系統電源、2 交流電動機、3 入力フィルタ、4a〜4f 双方向スイッチ、
5a〜5f スイッチ、6 入力電圧検出部、7 出力電圧指令発生部、
8 パルスパターン発生部、9 パルスパターン調整部、10 ゲート信号発生部、
11 ゲートドライバ、12 入力比率計算部、13 電圧指令補正部、
14 パルスパターン計算部、15 入力電流位相発生部。
5a〜5f スイッチ、6 入力電圧検出部、7 出力電圧指令発生部、
8 パルスパターン発生部、9 パルスパターン調整部、10 ゲート信号発生部、
11 ゲートドライバ、12 入力比率計算部、13 電圧指令補正部、
14 パルスパターン計算部、15 入力電流位相発生部。
Claims (7)
- 複数のスイッチの開閉によって多相交流電源からの入力を任意の振幅および周波数の交流出力に直接変換する非平滑直流回路を有する交流−交流電力変換装置において、出力相の電位が3レベル以上の階段状に変化するように上記スイッチの開閉タイミングを調整する手段を備えることを特徴とする交流−交流電力変換装置。
- 上記スイッチの開閉タイミングを調整する手段は、上記スイッチの内、入力−直流回路間のスイッチの開閉と、直流回路−出力間のスイッチの開閉の両方を利用して、出力相の電位が3レベル以上の階段状に変化するように上記スイッチの開閉タイミングを調整するものであることを特徴とする請求項1記載の交流−交流電力変換装置。
- 複数のスイッチの開閉によって多相交流電源からの入力を任意の振幅および周波数の交流出力に直接変換する非平滑直流回路を有する交流−交流電力変換装置において、二相以上の出力相について、単位時間当たりの各入力相の接続時間が一定の割合となり、その接続順序が入力電圧値が最大→中間→最小または最小→中間→最大の順になるようなパルスパターンを発生するパルスパターン発生手段と、単位時間当たりで非平滑直流母線の一方を入力線間電圧絶対値が最大である相に全期間接続し、非平滑直流母線のもう一方を入力相電圧絶対値が中間である相に所定の期間接続し、残りの期間は入力相電圧絶対値が最小である相に接続し、かつ単位時間あたりの出力相電位の平均値を変えることなく、各出力相の非平滑直流母線の正側と負側への接続時間割合を調整するパルスパターン調整手段と、を備えることを特徴とする交流−交流電力変換装置。
- 単位時間当たりの各入力相の接続時間は、入力電圧検出値と出力電圧指令値から決定される割合であることを特徴とする請求項3記載の交流−交流電力変換装置。
- 複数のスイッチの開閉によって多相交流電源からの入力を任意の振幅および周波数の交流出力に直接変換することができる交流−交流電力変換装置において、出力相の電位が3レベル以上の階段状に変化し、かつ、出力相に同時に接続する入力相が二相以下となるように上記スイッチの開閉タイミングを調整する手段を備えることを特徴とする交流−交流電力変換装置。
- 複数のスイッチの開閉によって多相交流電源からの入力を任意の振幅および周波数の交流出力に直接変換することができる交流−交流電力変換装置において、二相以上の出力相について、単位時間当たりの各入力相の接続時間が一定の割合となり、その接続順序が入力電圧値が最大→中間→最小または最小→中間→最大の順になるようなパルスパターンを発生するパルスパターン発生手段と、上記パルスパターン発生手段で得られた各出力相のパルスパターンを単位時間あたりの出力相電位の平均値を変えることなく、入力相電圧絶対値が中間である相から最小である相または最小である相から中間である相に切り替わるタイミングが各出力相で同時となるように接続時間を調整するパルスパターン調整手段と、を備えることを特徴とする交流−交流電力変換装置。
- 単位時間当たりの各入力相の接続時間は、入力電圧検出値と出力電圧指令値から決定される割合であることを特徴とする請求項6記載の交流−交流電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006222175A JP2008048537A (ja) | 2006-08-17 | 2006-08-17 | 交流−交流電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006222175A JP2008048537A (ja) | 2006-08-17 | 2006-08-17 | 交流−交流電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008048537A true JP2008048537A (ja) | 2008-02-28 |
Family
ID=39181722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006222175A Pending JP2008048537A (ja) | 2006-08-17 | 2006-08-17 | 交流−交流電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008048537A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2462355A (en) * | 2008-08-04 | 2010-02-10 | Gen Electric | Gating control signal for power converter |
WO2014064996A1 (ja) * | 2012-10-23 | 2014-05-01 | 三菱電機株式会社 | 電力変換装置 |
JP2014132826A (ja) * | 2009-07-29 | 2014-07-17 | Panasonic Corp | 電力変換装置 |
JP2018019539A (ja) * | 2016-07-29 | 2018-02-01 | トヨタ自動車株式会社 | 駆動装置 |
CN108631326A (zh) * | 2018-04-26 | 2018-10-09 | 南京理工大学 | 基于Buck型三电平交交变换器的无功和谐波补偿装置 |
-
2006
- 2006-08-17 JP JP2006222175A patent/JP2008048537A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8050063B2 (en) | 2007-05-31 | 2011-11-01 | General Electric Company | Systems and methods for controlling a converter for powering a load |
GB2462355A (en) * | 2008-08-04 | 2010-02-10 | Gen Electric | Gating control signal for power converter |
GB2462355B (en) * | 2008-08-04 | 2012-06-06 | Gen Electric | Systems and methods for controlling a converter for powering a load |
JP2014132826A (ja) * | 2009-07-29 | 2014-07-17 | Panasonic Corp | 電力変換装置 |
JP2014132825A (ja) * | 2009-07-29 | 2014-07-17 | Panasonic Corp | 電力変換装置 |
WO2014064996A1 (ja) * | 2012-10-23 | 2014-05-01 | 三菱電機株式会社 | 電力変換装置 |
US9362840B2 (en) | 2012-10-23 | 2016-06-07 | Mitsubishi Electric Corporation | Power conversion device |
JP2018019539A (ja) * | 2016-07-29 | 2018-02-01 | トヨタ自動車株式会社 | 駆動装置 |
CN108631326A (zh) * | 2018-04-26 | 2018-10-09 | 南京理工大学 | 基于Buck型三电平交交变换器的无功和谐波补偿装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8817499B2 (en) | Control method and system for reducing the common-mode current in a power converter | |
JP6206502B2 (ja) | 電力変換装置及び電力変換方法 | |
US20150194902A1 (en) | Multilevel converter systems and methods with reduced common mode voltage | |
JP5477408B2 (ja) | 電力変換装置 | |
JP5045137B2 (ja) | 電力変換装置 | |
JP4626722B1 (ja) | 電力変換装置、及びその制御方法 | |
JPWO2008108147A1 (ja) | 電力変換装置 | |
TWI660566B (zh) | 電力變換裝置 | |
TW200924366A (en) | Matrix converter | |
WO2014073247A1 (ja) | 電力変換装置 | |
Lee et al. | An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter | |
CN111656664B (zh) | 电力转换装置 | |
JP2008048537A (ja) | 交流−交流電力変換装置 | |
JP2004120979A (ja) | 電力変換装置 | |
US11581820B1 (en) | Multi-level inverter with mixed device types | |
WO2019167244A1 (ja) | 電力変換装置および電動機システム | |
Di Gioia et al. | Silicon and hybrid Si-SiC tandem inverter analytical loss characterization and comparison to PWM-modulated voltage source inverter | |
JP7494321B2 (ja) | 三相3レベルインバータの駆動制御装置および駆動制御方法 | |
JP2004222338A (ja) | 電力変換装置 | |
JP4876600B2 (ja) | 交流直接変換器の制御方法 | |
JP7051600B2 (ja) | 多段変換器の制御装置 | |
JP5849632B2 (ja) | 電力変換装置 | |
JP6775118B2 (ja) | 電力変換回路 | |
JP4448294B2 (ja) | 電力変換装置 | |
CN113302831A (zh) | 电力变换装置 |