JP2008047889A - Semiconductor package and manufacturing method thereof - Google Patents

Semiconductor package and manufacturing method thereof Download PDF

Info

Publication number
JP2008047889A
JP2008047889A JP2007188241A JP2007188241A JP2008047889A JP 2008047889 A JP2008047889 A JP 2008047889A JP 2007188241 A JP2007188241 A JP 2007188241A JP 2007188241 A JP2007188241 A JP 2007188241A JP 2008047889 A JP2008047889 A JP 2008047889A
Authority
JP
Japan
Prior art keywords
space
semiconductor package
wall portion
workpiece
cover member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007188241A
Other languages
Japanese (ja)
Inventor
Sayaka Hirafune
さやか 平船
Tatsuo Suemasu
龍夫 末益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2007188241A priority Critical patent/JP2008047889A/en
Priority to KR1020097026197A priority patent/KR20100032857A/en
Priority to TW97101993A priority patent/TW200905817A/en
Priority to EP08703434A priority patent/EP2172970A4/en
Priority to CN200880024605A priority patent/CN101689534A/en
Priority to PCT/JP2008/050584 priority patent/WO2009011140A1/en
Publication of JP2008047889A publication Critical patent/JP2008047889A/en
Priority to US12/688,563 priority patent/US20100117220A1/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor package with a simple structure capable of easily avoiding condensation inside the package, and the manufacturing method thereof. <P>SOLUTION: The semiconductor package 10 of the present invention at least comprises a work 11 equipped with a device 12, a wall 13 arranged along the perimeter of the device in an estranged manner, a cover member 14 supported by the work through the wall that is arranged at the upper part of the device so that a first space 15 may be formed. The first space has at least one or more second spaces 16 connected to external space. This semiconductor package 10 is configured to have the wall along the perimeter of the device arranged on the work in an estranged manner, the second space formed on the wall connected to an inner region surrounded by the wall and its outer region, and further the cover member supported through the wall that is arranged so that it may form the first space connected to external space by the second space. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体パッケージとその製造方法に係り、詳しくは、デバイスを保護するためにカバー部材を備えた半導体パッケージにおいて、その内部に結露が生じることを解消するようにした半導体パッケージとその製造方法に関する。   The present invention relates to a semiconductor package and a method of manufacturing the same, and more particularly, to a semiconductor package provided with a cover member for protecting a device and a method of manufacturing the semiconductor package that eliminates the occurrence of condensation inside the semiconductor package. About.

デバイスが形成されているワークにおいては、該デバイスを保護するためにカバー部材が設けられているパッケージが多い。たとえば、ＣＣＤなどのイメージセンサを備えたデバイスをパッケージする際には、イメージエリア上にあるマイクロレンズを工程環境や使用環境から保護するために、デバイス上に一定の空間をなすように接着層を介して、保護部材としてのカバーガラスが設けられることがある。   In a workpiece in which a device is formed, there are many packages in which a cover member is provided to protect the device. For example, when packaging a device equipped with an image sensor such as a CCD, an adhesive layer is formed so as to form a certain space on the device in order to protect the microlenses on the image area from the process environment and the use environment. Thus, a cover glass as a protective member may be provided.

しかしながら、このようなパッケージ構造にすると、接着層が樹脂の場合は、接着層の内側の領域と外側の領域とが完全にシールされているわけではないので、外側の僅かな水分等が樹脂からなる接着層を通して内側の空間内に入り込んで結露の原因となり、結果として、画像不良となることがある。また、接着層の内側の領域（すなわち、空間）を完全に不活性ガス雰囲気に置換することは困難であり、工程中に発生した僅かなガス成分が内側の領域にとどまり、結露等不良の原因となることもある。   However, with such a package structure, when the adhesive layer is a resin, the inner region and the outer region of the adhesive layer are not completely sealed, so that a slight amount of moisture on the outer side is not removed from the resin. Intrusion into the inner space through the adhesive layer may cause condensation, resulting in image defects. In addition, it is difficult to completely replace the inner region (that is, the space) of the adhesive layer with an inert gas atmosphere, and a slight gas component generated during the process stays in the inner region, causing defects such as condensation. Sometimes it becomes.

そこで、パッケージ内に結露が生じることを解消するようにした手段として、絶縁性基板上に形成された半導体素子の周囲を囲繞するようにして補強リングを配し、前記半導体素子と前記絶縁性基板との間に樹脂を注入し、かつ、前記半導体素子及び前記補強リングの上部にキャップを搭載した構造の半導体装置において、前記補強リング、あるいは前記キャップと前記補強リングとの境界、あるいは前記絶縁性基板と前記補強リングとの間に通気孔を形成することにより、パッケージ外部との通気を確保するようにした方法が提案されている（特許文献１参照）。   Accordingly, as means for eliminating the occurrence of condensation in the package, a reinforcing ring is disposed so as to surround the periphery of the semiconductor element formed on the insulating substrate, and the semiconductor element and the insulating substrate are arranged. In a semiconductor device having a structure in which a resin is injected between and a cap is mounted on the semiconductor element and the reinforcing ring, the reinforcing ring, a boundary between the cap and the reinforcing ring, or the insulating property A method has been proposed in which ventilation is formed between the substrate and the reinforcing ring to ensure ventilation between the outside of the package (see Patent Document 1).

ところが、このような手段の場合、パッケージ外部との通気を図るための通気孔を、キャップや補強リング、絶縁性基板に溝等を設けて形成しなければならず、構造的に複雑であると共に、製造的にも非常に手間が掛かる煩わしいものである。しかも、補強リングを要することから大きさが固定され、設計上の自由度が得られず、パッケージの薄型化に不利であった。
特開平１１−１２６８３５号公報 However, in the case of such means, the ventilation holes for venting the outside of the package must be formed by providing grooves, etc. on the cap, the reinforcing ring, and the insulating substrate, which is structurally complicated. In addition, it is troublesome and very time-consuming to manufacture. In addition, since a reinforcing ring is required, the size is fixed, the degree of freedom in design cannot be obtained, and it is disadvantageous for making the package thinner.
Japanese Patent Laid-Open No. 11-126835

本発明は、上記事情に鑑みてなされたものであり、構造が簡単で、パッケージ内に結露が生じ難い構造を備えた半導体パッケージを提供することを目的とする。
また、本発明は、パッケージ内に結露が生じ難くするための製造上の手間を減少させた半導体パッケージの製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor package having a simple structure and a structure in which condensation does not easily occur in the package.
Another object of the present invention is to provide a method for manufacturing a semiconductor package that reduces the manufacturing effort for making it difficult for condensation to occur in the package.

本発明の請求項１に係る半導体パッケージは、少なくとも一方の面にデバイスを備えるワークと、前記デバイスの外周に沿って離間して設けられた壁部と、前記デバイス上方に第一空間をなすように配され、前記壁部を介して前記ワークに支持されたカバー部材と、を少なくとも備え、前記第一空間は、外部空間と連通する第二空間を少なくとも１以上備えていることを特徴とする。   A semiconductor package according to claim 1 of the present invention forms a first space above the device, with a work having a device on at least one surface, a wall portion spaced apart along the outer periphery of the device, and the device. And a cover member supported by the workpiece via the wall portion, and the first space includes at least one second space communicating with an external space. .

また、本発明の請求項２に係る半導体パッケージは、請求項１に係る半導体パッケージにおいて、前記壁部は、樹脂からなり、前記第二空間を形成していることを特徴とする。   A semiconductor package according to a second aspect of the present invention is the semiconductor package according to the first aspect, wherein the wall portion is made of resin and forms the second space.

また、本発明の請求項３に係る半導体パッケージは、請求項１又は２に係る半導体パッケージにおいて、前記第二空間は、非ストレート部を備えることを特徴とする。   According to a third aspect of the present invention, in the semiconductor package according to the first or second aspect, the second space includes a non-straight portion.

また、本発明の請求項４に係る半導体パッケージの製造方法は、少なくとも一方の面にデバイスを備えるワークと、前記デバイスの外周に沿って離間して設けられた壁部と、前記デバイス上方に第一空間をなすように配され、前記壁部を介して前記ワークに支持されたカバー部材と、を少なくとも備え、前記第一空間は、外部空間と連通する第二空間を少なくとも１以上備えている半導体パッケージの製造方法であって、前記ワーク上に備えられたデバイスの外周に沿って離間して壁部を設ける工程と、前記壁部に、該壁部によって囲まれた内側領域とその外側領域とを連通する第二空間を形成する工程と、前記ワーク上に、前記第二空間によって外部空間と連通する第一空間をなすように、前記壁部を介して支持されるカバー部材を配する工程と、を備えることを特徴とする。   According to a fourth aspect of the present invention, there is provided a semiconductor package manufacturing method comprising: a workpiece including a device on at least one surface; a wall portion spaced apart along an outer periphery of the device; A cover member arranged to form a space and supported by the workpiece via the wall, and the first space includes at least one second space communicating with an external space. A method for manufacturing a semiconductor package, comprising: a step of providing a wall portion spaced apart along an outer periphery of a device provided on the workpiece; an inner region surrounded by the wall portion and an outer region of the wall portion; And a cover member supported via the wall so as to form a first space communicating with the external space by the second space on the workpiece. Characterized in that it comprises a degree, the.

本発明の請求項１に係る半導体パッケージは、ワークに備えられたデバイスの外周に沿って離間して設けられた壁部を介して、前記ワークに支持されるようにカバー部材を配すことで形成された第一空間が、外部空間と連通する第二空間を少なくとも１以上備えている。ゆえに、第二空間によって、第一空間内にガス等が滞留することが無いようにガス等の出入りに自由度を持たせることができる。したがって、構造が簡単で、パッケージ内にガス等が滞留することを解消し、結露が生じ難い構造を備えた半導体パッケージとすることができる。   The semiconductor package according to claim 1 of the present invention is such that a cover member is disposed so as to be supported by the workpiece via a wall portion that is provided separately along the outer periphery of the device provided in the workpiece. The formed first space includes at least one second space communicating with the external space. Therefore, the second space can provide a degree of freedom in entering and exiting the gas so that the gas does not stay in the first space. Therefore, it is possible to obtain a semiconductor package having a structure that is simple, eliminates the retention of gas or the like in the package, and has a structure in which condensation is unlikely to occur.

また、本発明の請求項４に係る半導体パッケージの製造方法は、ワーク上に備えられたデバイスの外周に沿って離間して壁部を設ける。次いで、前記壁部に、該壁部によって囲まれた内側領域とその外側領域とを連通する第二空間を形成する。さらに、前記ワーク上に、前記第二空間によって外部空間と連通する第一空間をなすように、前記壁部を介して支持されるカバー部材を配する。ゆえに、第一空間内にガス等が滞留することが無いようにガス等の出入りに自由度を持たせることができる第二空間を非常に容易に設けることができる。したがって、パッケージ内に結露が生じ難くするための製造上の手間を減少させた半導体パッケージの製造を可能とすることができる。   According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor package, wherein the wall portion is provided so as to be separated along the outer periphery of the device provided on the workpiece. Next, a second space is formed in the wall portion to communicate the inner region surrounded by the wall portion with the outer region. Furthermore, a cover member supported via the wall portion is disposed on the work so as to form a first space communicating with an external space by the second space. Therefore, it is possible to provide a second space that can give a degree of freedom in entering and exiting the gas so that the gas does not stay in the first space. Therefore, it is possible to manufacture a semiconductor package with reduced manufacturing effort for making it difficult for condensation to occur in the package.

以下、最良の形態に基づき、図面を参照して本発明を説明する。
図１は、本発明に係る半導体パッケージの一例を模式的に示す断面図（ａ）と、平面図（ｂ）であり、図１（ａ）は図１（ｂ）に示すＡ−Ａ線に沿った断面を表している。なお、後述する他の実施形態においては、本実施形態と同様の構成部分については同じ符合を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。 The present invention will be described below with reference to the drawings based on the best mode.
FIG. 1A is a cross-sectional view schematically showing an example of a semiconductor package according to the present invention, and FIG. 1B is a plan view. FIG. 1A is a cross-sectional view taken along line AA shown in FIG. The cross section along is shown. In other embodiments to be described later, the same reference numerals are used for the same components as in the present embodiment, and the description thereof will be omitted.

本実施形態における半導体パッケージ１０は、図１に示すとおり、少なくとも一方の面にデバイス１２を備えるワーク１１と、前記デバイス１２上方に配されたカバー部材１４と、前記ワーク１１上に前記カバー部材１４を支持する壁部１３と、を少なくとも備えている。   As shown in FIG. 1, the semiconductor package 10 according to the present embodiment includes a workpiece 11 having a device 12 on at least one surface, a cover member 14 disposed above the device 12, and the cover member 14 on the workpiece 11. And at least a wall portion 13 for supporting the.

ワーク１１は、少なくとも一方の面にデバイス１２を備える基材であり、たとえばシリコン（Ｓｉ）などの半導体ウエハや、ガラス等からなる基板を挙げることができる。また、デバイス１２としては、たとえばＣＣＤ等のイメージセンサが挙げられる。   The workpiece 11 is a base material including the device 12 on at least one surface, and examples thereof include a semiconductor wafer such as silicon (Si) and a substrate made of glass. Examples of the device 12 include an image sensor such as a CCD.

壁部１３は、たとえば、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、エポキシ・アクリレート樹脂などの樹脂からなり、保護したいデバイス１２の外周に沿って離間して設けられている。この壁部１３は、完全なリング状ではなく、該壁部１３によって囲まれた内側領域とその外側領域とを連通する第二空間１６を少なくとも１以上備えている。
壁部１３は、樹脂により構成することで、第二空間１６の形成がし易くなる。しかも、壁部１３を接着材等の樹脂により構成することにより、その場で高さの調整が簡単に行え、設計上の自由度が高い、パッケージの薄型化が実現できる。
また、壁部１３の形成方法は、たとえばＵＶ硬化樹脂等の感光性樹脂を用いてパターニングを行なっても良いし、印刷等で形成しても良い。さらに、均一な膜厚の樹脂シートとし、これをワーク１１に貼り付けた後、周知のフォトリソグラフィ技術を用いてパターン形成（パターニング）を行うことにより、第二空間１６を形成するものであっても良い。 The wall portion 13 is made of, for example, a resin such as an epoxy resin, an acrylic resin, a silicone resin, or an epoxy / acrylate resin, and is provided separately along the outer periphery of the device 12 to be protected. The wall portion 13 is not a complete ring shape, and includes at least one second space 16 that communicates the inner region surrounded by the wall portion 13 with the outer region.
By forming the wall portion 13 from resin, the second space 16 can be easily formed. In addition, by configuring the wall portion 13 with a resin such as an adhesive, the height can be easily adjusted on the spot, and the package can be thinned with a high degree of design freedom.
The wall 13 may be formed by patterning using a photosensitive resin such as a UV curable resin, or by printing or the like. Further, the second space 16 is formed by forming a resin sheet having a uniform film thickness, pasting the resin sheet on the work 11, and performing pattern formation (patterning) using a well-known photolithography technique. Also good.

第二空間１６は、結露を生じさせる原因となるガス等が、パッケージ内（すなわち、後述する第一空間１５を構成することとなる、該壁部１３によって囲まれた内側領域）に滞留することが無いように、ガス等の出入りに自由度を持たせる流路であり、図示例では形成が容易でガス等の流れが生じ易いストレート状に構成されている。
この第二空間１６は、少なくとも１以上備えていれば良く、たとえば１つの第二空間１６内に仕切りを設け、入口と出口とを隣接して備える構成としたり、入口用及び出口用の第二空間１６をそれぞれ備える構成としたりしても良い。なお、第二空間１６を２つ以上配置する場合、パッケージ内に満遍なく効率良く流れが生じるように、たとえばパッケージ内の対角線上にそれぞれ第二空間１６を備えるように構成すると望ましい。 In the second space 16, gas or the like that causes condensation is accumulated in the package (that is, the inner region surrounded by the wall portion 13 that constitutes the first space 15 described later). In the illustrated example, the flow path has a degree of freedom for gas and the like, and is formed in a straight shape that is easy to form and easily flows.
The second space 16 may be provided with at least one or more. For example, a partition is provided in one second space 16 and an inlet and an outlet are provided adjacent to each other. Alternatively, the space 16 may be provided. In the case where two or more second spaces 16 are arranged, it is desirable that the second spaces 16 are provided on the diagonal lines in the package, for example, so that a flow can be generated uniformly and efficiently in the package.

カバー部材１４は、ワーク１１に備えられたデバイス１２を保護するための部材であり、前記壁部１３を介して前記ワーク１１に支持され、前記デバイス１２上方に第一空間１５をなすように配されている。すなわち、第一空間１５は、ワーク１１と壁部１３とカバー部材１４によって囲まれた領域である。したがって、第一空間１５は、上述したように、外部空間と連通する第二空間１６を備えている。なお、カバー部材１４は、ワーク１１に備えられたデバイス１２がイメージセンサであれば、ガラス等光を透過させるものが望ましいし、逆に光を遮断する必要があるデバイス１２であれば、光を透過させない材質を用いることが望ましい。   The cover member 14 is a member for protecting the device 12 provided in the workpiece 11, is supported by the workpiece 11 through the wall portion 13, and is arranged so as to form a first space 15 above the device 12. Has been. That is, the first space 15 is an area surrounded by the work 11, the wall portion 13, and the cover member 14. Accordingly, as described above, the first space 15 includes the second space 16 that communicates with the external space. The cover member 14 is preferably glass or other light-transmitting device if the device 12 provided on the workpiece 11 is an image sensor. Conversely, if the device 12 is required to block light, the cover member 14 transmits light. It is desirable to use a material that does not transmit light.

次に、本発明における第一の構造の半導体パッケージの製造方法の一例について説明する。
図２乃至図５は、その製造工程の一例を順次示す図である。
まず、図２に示すように、少なくとも一方の面にデバイス１２を備える、縦５ｍｍ×横５ｍｍ×厚さ０．２ｍｍの大きさをしたワーク１１を用意する。 Next, an example of the manufacturing method of the semiconductor package having the first structure in the present invention will be described.
2 to 5 are diagrams sequentially showing an example of the manufacturing process.
First, as shown in FIG. 2, a work 11 having a device 12 on at least one surface and having a size of 5 mm long × 5 mm wide × 0.2 mm thick is prepared.

次いで、図３に示すように、前記ワーク１１上に備えられたデバイス１２の外周に沿って離間して、高さ０．０５ｍｍをした壁部１３を設ける。壁部１３は、感光性エポキシ樹脂を用い、スピンコート法によって形成する。   Next, as shown in FIG. 3, a wall portion 13 having a height of 0.05 mm is provided so as to be separated along the outer periphery of the device 12 provided on the workpiece 11. The wall portion 13 is formed by a spin coating method using a photosensitive epoxy resin.

さらに、図４に示すように、前記壁部１３に、該壁部１３によって囲まれた内側領域とその外側領域とを連通する、幅０．０５ｍｍをした第二空間１６を形成する。第二空間１６は、フォトリソグラフィ法によって形成し、図示例のように、パッケージ内の対角線上（左上と右下それぞれ１つずつ計二つ）に設ける。   Further, as shown in FIG. 4, a second space 16 having a width of 0.05 mm is formed in the wall portion 13 to communicate the inner region surrounded by the wall portion 13 with the outer region. The second space 16 is formed by a photolithography method, and is provided on a diagonal line in the package (one in each of the upper left and the lower right, two in total) as shown in the drawing.

そして、図５に示すように、前記ワーク１１上に、前記壁部１３を介して支持されるカバー部材１４を配すことで、第二空間１６によって外部空間と連通する第一空間１５をなす、図１に示す半導体パッケージ１０とすることができる。
なお、本説明では、ワーク１１側に壁部１３を形成するものとしているが、本発明はこれに限らず、カバー部材１４に壁部１３を形成するものとし、壁部１３が形成された後、ワーク１１側に接合するものとしても良い。 Then, as shown in FIG. 5, the first space 15 communicating with the external space is formed by the second space 16 by arranging the cover member 14 supported via the wall portion 13 on the work 11. The semiconductor package 10 shown in FIG. 1 can be obtained.
In the present description, the wall portion 13 is formed on the workpiece 11 side. However, the present invention is not limited to this, and the wall portion 13 is formed on the cover member 14 and the wall portion 13 is formed. It is good also as what joins to the workpiece | work 11 side.

したがって、第一の構造の半導体パッケージ１０では、第二空間によって第一空間内にガス等が滞留することが無く、たとえば、ＣＣＤのマイクロレンズに結露が発生し、撮像が出来なくなってしまう不具合を解消することができると共に、デバイスが結露によって劣化してしまう虞も解消することができる。しかも、結露を生じ難くするための工程が簡略で、パッケージの生産効率を向上させることができる。   Therefore, in the semiconductor package 10 having the first structure, gas or the like does not stay in the first space due to the second space, and, for example, dew condensation occurs on the micro lens of the CCD, and imaging cannot be performed. It is possible to eliminate the possibility that the device is deteriorated due to condensation. In addition, the process for making it difficult for condensation to occur is simple, and the production efficiency of the package can be improved.

また、本発明は、第二空間がストレート状に形成された半導体パッケージに限らず、図６及び図７に示すように、第二空間が非ストレート部を備える半導体パッケージとすることもできる。
図６は、本発明に係る半導体パッケージの第二の構造を模式的に示す平面図である。
本実施形態における半導体パッケージ２０は、図６に示すとおり、少なくとも一方の面にデバイス１２を備えるワーク１１と、前記デバイス１２の外周に沿って離間して設けられた壁部１３と、前記デバイス１２上方に第一空間１５をなすように配され、前記壁部１３を介して前記ワーク１１に支持されたカバー部材１４と、を少なくとも備え、前記第一空間１５が、外部空間と連通するクランク状の第二空間２６を少なくとも１以上備えた構成をしている。
なお、図示例では、第二空間２６が平面的にクランク状となっているが、本発明はこれに限らず、立体的（高さ方向に）クランク状となっていても良い。 In addition, the present invention is not limited to a semiconductor package in which the second space is formed in a straight shape, but may be a semiconductor package in which the second space includes a non-straight portion as shown in FIGS. 6 and 7.
FIG. 6 is a plan view schematically showing a second structure of the semiconductor package according to the present invention.
As shown in FIG. 6, the semiconductor package 20 according to the present embodiment includes a workpiece 11 including a device 12 on at least one surface, a wall portion 13 provided separately along the outer periphery of the device 12, and the device 12. A cover member 14 arranged at the top so as to form a first space 15 and supported by the workpiece 11 via the wall portion 13, wherein the first space 15 communicates with an external space. The second space 26 is provided with at least one.
In the illustrated example, the second space 26 has a crank shape in plan, but the present invention is not limited to this, and may be a three-dimensional (in the height direction) crank shape.

このように、第二空間が非ストレート部を備えたクランク状に構成されているので、ゴミ等の異物が壁部１５の内側の第一空間１５内に侵入するには蛇行して移動しなければならず、工程中の異物等が該第一空間１５内に侵入する防止効果をより高めることができる。   As described above, since the second space is formed in a crank shape having a non-straight portion, foreign matter such as dust must meander to move into the first space 15 inside the wall portion 15. Therefore, it is possible to further enhance the effect of preventing foreign matters and the like in the process from entering the first space 15.

また、図７は、本発明に係る半導体パッケージの第三の構造を模式的に示す平面図である。
本実施形態における半導体パッケージ３０は、図７に示すとおり、少なくとも一方の面にデバイス１２を備えるワーク１１と、前記デバイス１２の外周に沿って離間して設けられた壁部１３と、前記デバイス１２上方に第一空間１５をなすように配され、前記壁部１３を介して前記ワーク１１に支持されたカバー部材１４と、を少なくとも備え、前記第一空間１５が、外部空間と連通する曲線状の第二空間３６を少なくとも１以上備えた構成をしている。
なお、図示例では、第二空間３６が平面的に曲線状となっているが、本発明はこれに限らず、立体的（高さ方向に）曲線状となっていても良い。 FIG. 7 is a plan view schematically showing a third structure of the semiconductor package according to the present invention.
As shown in FIG. 7, the semiconductor package 30 according to the present embodiment includes a work 11 including the device 12 on at least one surface, a wall portion 13 provided along the outer periphery of the device 12, and the device 12. A cover member 14 disposed at the top to form the first space 15 and supported by the workpiece 11 via the wall portion 13, wherein the first space 15 communicates with the external space. The second space 36 is provided with at least one.
In the illustrated example, the second space 36 is planarly curved, but the present invention is not limited to this, and may be three-dimensionally (in the height direction) curved.

このように、第二空間が非ストレート部を備えた曲線状に構成されているので、やはりゴミ等の異物が壁部１５の内側の第一空間１５内に侵入するには蛇行して移動しなければならず、工程中の異物等が該第一空間１５内に侵入する防止効果をより高めることができると共に、非ストレート部によってガス等の流れが妨げられる虞の少ないものとすることができる。   As described above, since the second space is configured in a curved shape having a non-straight portion, foreign matter such as dust also meanders and moves to enter the first space 15 inside the wall portion 15. It is possible to further enhance the effect of preventing foreign matters or the like in the process from entering the first space 15 and to reduce the possibility that the flow of gas or the like is hindered by the non-straight portion. .

また、本発明は、１つの第二空間に対し、外部空間と連通する開口部と、第一空間と連通する開口部とを複数設けた半導体パッケージとすることもできる。
図８は、本発明に係る半導体パッケージの第四構造を模式的に示す平面図である。
本実施形態における半導体パッケージ４０は、図８に示すとおり、少なくとも一方の面にデバイス１２を備えるワーク１１と、前記デバイス１２の外周に沿って離間して設けられた壁部１３と、前記デバイス１２上方に第一空間１５をなすように配され、前記壁部１３を介して前記ワーク１１に支持されたカバー部材１４と、を少なくとも備え、第二空間４６は、前記第一空間１５及び／または外部空間と連通する開口部を複数備えた構成をしている。
なお、図示例では、第二空間４６が平面的に直線状となっているが、本発明はこれに限らず、曲線状でもよく、立体的（高さ方向に）に直線状、あるいは曲線状となっていてもよい。 The present invention can also be a semiconductor package in which a plurality of openings communicating with the external space and a plurality of openings communicating with the first space are provided for one second space.
FIG. 8 is a plan view schematically showing a fourth structure of the semiconductor package according to the present invention.
As shown in FIG. 8, the semiconductor package 40 according to the present embodiment includes a workpiece 11 including the device 12 on at least one surface, a wall portion 13 provided separately along the outer periphery of the device 12, and the device 12. At least a cover member 14 that is disposed so as to form a first space 15 and supported by the work 11 via the wall portion 13, and the second space 46 includes the first space 15 and / or A plurality of openings that communicate with the external space are provided.
In the illustrated example, the second space 46 is planarly linear, but the present invention is not limited to this, and may be curved, three-dimensionally (in the height direction), or curved. It may be.

このように、第一空間１５と連通する第二空間４６の開口部を１箇所とし、パーティクル等の影響を受けやすい外部空間と連通する第二空間４６の開口部を２箇所以上とすることにより、第二空間４６の一部に作製不良、あるいは、パーティクル等による影響があったとしても、残りの第二空間４６の経路がバックアップとなって働くため、結露などに対して安定した半導体パッケージ４０を得ることが可能である。また、複数のクランク部分を持つため、パーティクル等の侵入をより効果的に抑制することができる。
また、逆に第一空間１５と連通する第二空間４６の開口部を多くすることもできる。この場合においては、より循環効率の高い通気路として第二空間４６を得ることができる。特に、第二空間４６を平面的でなく、カバー部材１４とワーク１１との近傍にそれぞれ立体的に設けることで、カバー部材１４の結露を防ぐのと同時にデバイス１２の冷却作用としての働きを加えることも出来る。 In this way, by setting the opening of the second space 46 communicating with the first space 15 as one location and providing the opening of the second space 46 communicating with the external space susceptible to the influence of particles or the like as two or more locations. Even if a part of the second space 46 is defective in production or affected by particles or the like, the path of the remaining second space 46 works as a backup, and thus the semiconductor package 40 stable against dew condensation or the like. It is possible to obtain In addition, since it has a plurality of crank portions, it is possible to more effectively suppress the entry of particles and the like.
Conversely, the number of openings in the second space 46 communicating with the first space 15 can be increased. In this case, the second space 46 can be obtained as a ventilation path with higher circulation efficiency. In particular, the second space 46 is not planar but is three-dimensionally provided in the vicinity of the cover member 14 and the work 11, thereby preventing condensation of the cover member 14 and at the same time acting as a cooling action for the device 12. You can also

本発明は、デバイスを保護するためにカバー部材を備える半導体パッケージに適用できる。   The present invention can be applied to a semiconductor package including a cover member for protecting a device.

本発明に係る半導体パッケージの一例を示す図である。It is a figure which shows an example of the semiconductor package which concerns on this invention. 図１に示す半導体パッケージを製造する第一工程の一例を示す図である。It is a figure which shows an example of the 1st process of manufacturing the semiconductor package shown in FIG. 図１に示す半導体パッケージを製造する第二工程の一例を示す図である。It is a figure which shows an example of the 2nd process of manufacturing the semiconductor package shown in FIG. 図１に示す半導体パッケージを製造する第三工程の一例を示す図である。It is a figure which shows an example of the 3rd process of manufacturing the semiconductor package shown in FIG. 図１に示す半導体パッケージを製造する第四工程の一例を示す図である。It is a figure which shows an example of the 4th process of manufacturing the semiconductor package shown in FIG. 本発明に係る半導体パッケージの他の例を示す図である。It is a figure which shows the other example of the semiconductor package which concerns on this invention. 本発明に係る半導体パッケージの他の例を示す図である。It is a figure which shows the other example of the semiconductor package which concerns on this invention. 本発明に係る半導体パッケージの他の例を示す図である。It is a figure which shows the other example of the semiconductor package which concerns on this invention.

符号の説明Explanation of symbols

１０，２０，３０，４０ 半導体パッケージ、１１ ワーク、１２ デバイス、１３ 壁部、１４ カバー部材、１５ 第一空間、１６，２６，３６，４６ 第二空間。   10, 20, 30, 40 Semiconductor package, 11 Workpiece, 12 Device, 13 Wall part, 14 Cover member, 15 First space, 16, 26, 36, 46 Second space.

Claims (4)

少なくとも一方の面にデバイスを備えるワークと、
前記デバイスの外周に沿って離間して設けられた壁部と、
前記デバイス上方に第一空間をなすように配され、前記壁部を介して前記ワークに支持されたカバー部材と、を少なくとも備え、
前記第一空間は、外部空間と連通する第二空間を少なくとも１以上備えていることを特徴とする半導体パッケージ。 A workpiece having a device on at least one surface;
A wall portion spaced apart along the outer periphery of the device;
A cover member arranged to form a first space above the device and supported by the workpiece via the wall,
The semiconductor package according to claim 1, wherein the first space includes at least one second space communicating with an external space. 前記壁部は、樹脂からなり、前記第二空間を形成していることを特徴とする請求項１に記載の半導体パッケージ。   The semiconductor package according to claim 1, wherein the wall portion is made of resin and forms the second space. 前記第二空間は、非ストレート部を備えることを特徴とする請求項１又は２に記載の半導体パッケージ。   The semiconductor package according to claim 1, wherein the second space includes a non-straight portion. 少なくとも一方の面にデバイスを備えるワークと、前記デバイスの外周に沿って離間して設けられた壁部と、前記デバイス上方に第一空間をなすように配され、前記壁部を介して前記ワークに支持されたカバー部材と、を少なくとも備え、前記第一空間は、外部空間と連通する第二空間を少なくとも１以上備えている半導体パッケージの製造方法であって、
前記ワーク上に備えられたデバイスの外周に沿って離間して壁部を設ける工程と、
前記壁部に、該壁部によって囲まれた内側領域とその外側領域とを連通する第二空間を形成する工程と、
前記ワーク上に、前記第二空間によって外部空間と連通する第一空間をなすように、前記壁部を介して支持されるカバー部材を配する工程と、を備えることを特徴とする半導体パッケージの製造方法。 A workpiece provided with a device on at least one surface; a wall portion spaced apart along an outer periphery of the device; and a first space above the device so as to form a first space. And a cover member supported by the semiconductor package, wherein the first space includes at least one or more second spaces communicating with the external space,
Providing a wall portion spaced along the outer periphery of the device provided on the workpiece;
Forming a second space in the wall portion that communicates the inner region surrounded by the wall portion and the outer region;
Disposing a cover member supported via the wall so as to form a first space communicating with an external space by the second space on the workpiece. Production method.
JP2007188241A 2006-07-20 2007-07-19 Semiconductor package and manufacturing method thereof Pending JP2008047889A (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007188241A JP2008047889A (en) 2006-07-20 2007-07-19 Semiconductor package and manufacturing method thereof
KR1020097026197A KR20100032857A (en) 2007-07-19 2008-01-18 Semiconductor package and its manufacturing method
TW97101993A TW200905817A (en) 2006-07-20 2008-01-18 Semiconductor package and manufacturing method of the same
EP08703434A EP2172970A4 (en) 2007-07-19 2008-01-18 Semiconductor package and its manufacturing method
CN200880024605A CN101689534A (en) 2007-07-19 2008-01-18 Semiconductor package and its manufacturing method
PCT/JP2008/050584 WO2009011140A1 (en) 2007-07-19 2008-01-18 Semiconductor package and its manufacturing method
US12/688,563 US20100117220A1 (en) 2007-07-19 2010-01-15 Semiconductor package and manufacturing method for the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006198433 2006-07-20
JP2007188241A JP2008047889A (en) 2006-07-20 2007-07-19 Semiconductor package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2008047889A true JP2008047889A (en) 2008-02-28

Family

ID=39181279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007188241A Pending JP2008047889A (en) 2006-07-20 2007-07-19 Semiconductor package and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP2008047889A (en)
TW (1) TW200905817A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013044560A (en) * 2011-08-22 2013-03-04 Nec Tokin Corp Infrared sensor and manufacturing method of the same
JP2014017334A (en) * 2012-07-06 2014-01-30 Canon Inc Semiconductor device and manufacturing method of the same, and camera
WO2015016270A1 (en) * 2013-07-30 2015-02-05 京セラ株式会社 Substrate for mounting imaging element, and imaging device
JP2018525827A (en) * 2015-08-18 2018-09-06 蘇州晶方半導体科技股▲分▼有限公司Ｃｈｉｎａ Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｓｐ Ｃｏ．， Ｌｔｄ． Semiconductor chip package structure and packaging method therefor
JP2019050267A (en) * 2017-09-08 2019-03-28 エムテックスマツムラ株式会社 Hollow package container and semiconductor element package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189794A (en) * 1996-12-26 1998-07-21 Citizen Electron Co Ltd Transparent cover adhering part structure for solid state image sensor device
JP2002076154A (en) * 2000-08-23 2002-03-15 Kyocera Corp Semiconductor device
JP2004342992A (en) * 2003-05-19 2004-12-02 Seiko Epson Corp Optical device, its manufacturing method, optical module, and electronic equipment
JP2005020687A (en) * 2003-05-30 2005-01-20 Matsushita Electric Ind Co Ltd Imaging device and its manufacturing method
JP2006147864A (en) * 2004-11-19 2006-06-08 Fujikura Ltd Semiconductor package and its manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189794A (en) * 1996-12-26 1998-07-21 Citizen Electron Co Ltd Transparent cover adhering part structure for solid state image sensor device
JP2002076154A (en) * 2000-08-23 2002-03-15 Kyocera Corp Semiconductor device
JP2004342992A (en) * 2003-05-19 2004-12-02 Seiko Epson Corp Optical device, its manufacturing method, optical module, and electronic equipment
JP2005020687A (en) * 2003-05-30 2005-01-20 Matsushita Electric Ind Co Ltd Imaging device and its manufacturing method
JP2006147864A (en) * 2004-11-19 2006-06-08 Fujikura Ltd Semiconductor package and its manufacturing method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013044560A (en) * 2011-08-22 2013-03-04 Nec Tokin Corp Infrared sensor and manufacturing method of the same
JP2014017334A (en) * 2012-07-06 2014-01-30 Canon Inc Semiconductor device and manufacturing method of the same, and camera
WO2015016270A1 (en) * 2013-07-30 2015-02-05 京セラ株式会社 Substrate for mounting imaging element, and imaging device
JP6085028B2 (en) * 2013-07-30 2017-02-22 京セラ株式会社 Imaging device mounting substrate and imaging device
JP2018525827A (en) * 2015-08-18 2018-09-06 蘇州晶方半導体科技股▲分▼有限公司Ｃｈｉｎａ Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｓｐ Ｃｏ．， Ｌｔｄ． Semiconductor chip package structure and packaging method therefor
US10418296B2 (en) 2015-08-18 2019-09-17 China Wafer Level Csp Co., Ltd. Semiconductor chip package structure and packaging method therefor
JP2019050267A (en) * 2017-09-08 2019-03-28 エムテックスマツムラ株式会社 Hollow package container and semiconductor element package
JP7025153B2 (en) 2017-09-08 2022-02-24 エムテックスマツムラ株式会社 Hollow package container, semiconductor device package and its manufacturing method

Also Published As

Publication number Publication date
TW200905817A (en) 2009-02-01

Similar Documents

Publication Publication Date Title
US20100117220A1 (en) Semiconductor package and manufacturing method for the same
US20160380024A1 (en) Image sensor chip package and fabricating method thereof
US9075182B2 (en) Camera module and spacer of a lens structure in the camera module
KR100817060B1 (en) Camera module and method of fabricating the same
JP2008047889A (en) Semiconductor package and manufacturing method thereof
US8575712B2 (en) Manufacturing of a camera module
TW201519651A (en) Compact camera module arrangements that facilitate dam-and-fill and similar encapsulation techniques
US20090273589A1 (en) El Device
US11276616B2 (en) Semiconductor device package and a method of manufacturing the same
KR20100087755A (en) Encapsulated lens stack
JP2009252983A5 (en)
CN104377217A (en) Image sensor package and image sensor packaging method
KR20110106707A (en) Method for wafer level package and semiconductor device used the same
JP4787866B2 (en) Method for forming patterned photoresist layer
JP6740628B2 (en) Solid-state image sensor and manufacturing method thereof
US8309433B2 (en) Method of manufacturing optical sensor
US20080061425A1 (en) Chip package structure and fabricating method thereof
JP2007150266A (en) Solid state imaging device and its manufacturing method
JP2006019575A (en) Method and apparatus for developing photoresist
JP5061579B2 (en) Solid-state imaging device and manufacturing method thereof
JP2008117919A (en) Solid-state imaging device and manufacturing method thereof
JP2006269598A (en) Solid-state imaging device and manufacturing method thereof
JP2007235276A (en) Imaging device
JP4909848B2 (en) Manufacturing method of semiconductor package
US6900508B2 (en) Embedded flat film molding

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

A02 Decision of refusal

Effective date: 20130122

Free format text: JAPANESE INTERMEDIATE CODE: A02