JP2008043002A - Serial storage cell apparatus - Google Patents

Serial storage cell apparatus Download PDF

Info

Publication number
JP2008043002A
JP2008043002A JP2006211469A JP2006211469A JP2008043002A JP 2008043002 A JP2008043002 A JP 2008043002A JP 2006211469 A JP2006211469 A JP 2006211469A JP 2006211469 A JP2006211469 A JP 2006211469A JP 2008043002 A JP2008043002 A JP 2008043002A
Authority
JP
Japan
Prior art keywords
series
cells
storage cell
voltage
balance correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006211469A
Other languages
Japanese (ja)
Other versions
JP5046582B2 (en
Inventor
Fumiaki Nakao
文昭 中尾
Yasuyuki Katsube
恭行 勝部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2006211469A priority Critical patent/JP5046582B2/en
Priority to PCT/JP2007/062478 priority patent/WO2007148745A1/en
Priority to US12/305,518 priority patent/US8692515B2/en
Publication of JP2008043002A publication Critical patent/JP2008043002A/en
Application granted granted Critical
Publication of JP5046582B2 publication Critical patent/JP5046582B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a serial storage cell apparatus having both a voltage balance correcting function between cells and a cell protective function in overcharge without causing an increase in the number of components and in cost or difficulty in mounting. <P>SOLUTION: The multiple series storage cell apparatus has a voltage balance correcting circuit 31 having a plurality of storage cells B1, B2 connected in series and employing semiconductor switching elements S1, S2 to equalize a voltage between the cells. In the cell apparatus, a current bypass circuit for protecting the storage cells in overcharge is formed using the switching elements S1, S2 of the voltage balance correcting circuit 31. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、複数の蓄電セルが直列接続されるとともに、セル間の電圧を均等化させる電圧バランス補正回路が設置された直列蓄電セル装置に関する。   The present invention relates to a series storage cell device in which a plurality of storage cells are connected in series and a voltage balance correction circuit for equalizing the voltage between the cells is installed.

二次電池やキャパシタなどの蓄電セルは多数を直列に接続して使用する場合が多い。たとえば電気自動車の動力電源あるいや負荷平準化用の蓄電システムなどでは、数十〜数百のセルを直列接続して使用する場合が多い。   In many cases, a large number of storage cells such as secondary batteries and capacitors are connected in series. For example, in motive power sources for electric vehicles or power storage systems for load leveling, tens to hundreds of cells are often connected in series.

このような場合、セル間に電圧バラツキが生じると、特定のセルに電圧が集中することによりセルの寿命が短くなってしまうという問題が生じる。たのため、蓄電セルを直列接続して使用する場合は、セル間の電圧を均等化させる電圧バランス補正回路が設置される（特許文献１参照）。   In such a case, when voltage variation occurs between cells, there is a problem that the life of the cell is shortened due to the concentration of voltage in a specific cell. Therefore, when the storage cells are connected in series, a voltage balance correction circuit for equalizing the voltage between the cells is installed (see Patent Document 1).

図３は、電圧バランス補正回路３１が設置された直列蓄電セル装置の概略を示す。同図に示す直列蓄電セル装置では、直列接続された２つの蓄電セルＢ１，Ｂ２に対して、スイッチング素子Ｓ１，Ｓ２とインダクタＬｃを用いたインダクタ結合式の電圧バランス補正回路３１が設置されている。   FIG. 3 schematically shows a series storage cell device in which the voltage balance correction circuit 31 is installed. In the series storage cell device shown in the figure, an inductor-coupled voltage balance correction circuit 31 using switching elements S1 and S2 and an inductor Lc is installed for two storage cells B1 and B2 connected in series. .

この電圧バランス補正回路３１は、同図の（ａ）（ｂ）（ｃ）に動作状態別に示すように、直列接続されている２つの蓄電セルＢ１，Ｂ２の両端に、直列接続されて交互にオンさせられる２つのスイッチング素子Ｓ１，Ｓ２の両端が並列に接続されるとともに、セルＢ１，Ｂ２の中間接続点とスイッチング素子Ｓ１，Ｓ２の中間接続点間にインダクタＬｃが架橋接続されることにより構成される。   This voltage balance correction circuit 31 is alternately connected in series at both ends of two storage cells B1, B2 connected in series, as shown by operation states in (a), (b), and (c) of FIG. Both ends of the two switching elements S1 and S2 to be turned on are connected in parallel, and the inductor Lc is bridge-connected between the intermediate connection point of the cells B1 and B2 and the intermediate connection point of the switching elements S1 and S2. Is done.

スイッチング素子Ｓ１，Ｓ２にはパワーＭＯＳ−ＦＥＴが使用されている。各スイッチング素子Ｓ１，Ｓ２にはそれぞれ、蓄電セルＢ１，Ｂ２に対して逆方向となるダイオードが並列接続されているが、このダイオードは、ＦＥＴのソース・ドレイン間に等価的に形成される寄生ダイオード（ボディダイオード）である。   Power MOS-FETs are used for the switching elements S1 and S2. Each switching element S1, S2 is connected in parallel with a diode in the opposite direction to the storage cells B1, B2. This diode is a parasitic diode formed equivalently between the source and drain of the FET. (Body diode).

２つのスイッチング素子Ｓ１，Ｓ２は、制御回路（図示省略）から与えられる２相パルスの制御信号で交互にオンさせられることにより、セルＢ１，Ｂ２の間の電圧を均等化させる。   The two switching elements S1 and S2 are alternately turned on by a two-phase pulse control signal supplied from a control circuit (not shown), thereby equalizing the voltage between the cells B1 and B2.

すなわち、（ａ）に示すように、一方のスイッチング素子Ｓ１がオンのときには、このＳ１を介して一方のセルＢ１からインダクタＬｃにインダクタ電流が充電される。また、（ｂ）に示すように、Ｓ２がオンのときには、このＳ２を介して他方のセルＢ２からインダクタＬｃにインダクタ電流が充電される。   That is, as shown in (a), when one switching element S1 is on, an inductor current is charged from one cell B1 to the inductor Lc via this S1. As shown in (b), when S2 is on, the inductor current is charged from the other cell B2 to the inductor Lc via S2.

一方のセルＢ１によって充電されたインダクタ電流は、他方のスイッチング素子Ｓ２がオンになったときに、このＳ２を介して他方のセルＢ２を充電しながら放電される。また、他方のセルＢ２によって充電されたインダクタ電流は、一方のスイッチング素子Ｓ１がオンになったときに、このＳ１を介して一方のセルＢ２を充電しながら放電される。   The inductor current charged by one cell B1 is discharged while charging the other cell B2 via S2 when the other switching element S2 is turned on. Further, the inductor current charged by the other cell B2 is discharged while charging one cell B2 through this S1 when one switching element S1 is turned on.

このように、両セルＢ１，Ｂ２がインダクタＬｃを介して間接的に結合されることにより、両セルＢ１，Ｂ２の電圧を互いに同電圧に均等化させるバランス補正が行われる。これにより、特定のセルに電圧が集中することによるセルの劣化を防止することができる。
特開２００１−１８５２２９ As described above, the cells B1 and B2 are indirectly coupled via the inductor Lc, so that balance correction is performed to equalize the voltages of the cells B1 and B2 to the same voltage. Thereby, it is possible to prevent the deterioration of the cell due to the voltage concentration on the specific cell.
JP 2001-185229 A

上述した直列蓄電セル装置は、電圧バランス補正回路３１の設置により、特定のセルに電圧が集中することによるセルの劣化を防止することができる。しかし、この電圧バランス補正だけでは、蓄電セルの劣化や破損を確実に防止することはできない。   The series storage cell device described above can prevent the deterioration of the cell due to the voltage concentration on a specific cell by installing the voltage balance correction circuit 31. However, it is not possible to reliably prevent the storage cell from being deteriorated or damaged only by this voltage balance correction.

直列接続された蓄電セルＢ１，Ｂ２には外部から充電電流Ｉｃが通電されるが、特定のセルＢ１またはＢ２が過充電状態になった場合、そのセルＢ１またはＢ２への通電を選択的に遮断または低減させる必要がある。   Charging current Ic is supplied from the outside to storage cells B1 and B2 connected in series, but when a specific cell B1 or B2 is overcharged, the supply to that cell B1 or B2 is selectively cut off. Or it needs to be reduced.

このためには、直列セル列内の各セルにそれぞれ、過充電時だけ動作して充電電流を迂回させる電流バイパス回路を設けるとよい。この電流バイパス回路は、パワーＭＯＳ−ＦＥＴなどのスイッチング素子を用いて構成することができる。   For this purpose, each cell in the series cell row may be provided with a current bypass circuit that operates only during overcharging and bypasses the charging current. This current bypass circuit can be configured using a switching element such as a power MOS-FET.

しかしながら、直列接続されている多数の蓄電セルに対し、上記電圧バランス補正回路と上記電流バイパス回路の両方を設置しようとすると、部品数およびコストの増大、実装の困難化といった問題が生じる。   However, if it is attempted to install both the voltage balance correction circuit and the current bypass circuit for a large number of storage cells connected in series, problems such as an increase in the number of parts, cost, and difficulty in mounting occur.

本発明は、以上のような問題を鑑みたものであって、その目的は、部品数およびコストの増大あるいは実装の困難化をともなうことなく、セル間の電圧バランス補正機能と、過充電時のセル保護機能とを共に備えた直列蓄電セル装置を提供することにある。   The present invention has been made in view of the above problems, and its purpose is to provide a voltage balance correction function between cells without increasing the number of parts and cost or making mounting difficult, and overcharging. An object of the present invention is to provide a series storage cell device having both a cell protection function.

本発明の上記以外の目的および構成については、本明細書の記述および添付図面にてあきらかにする。   Other objects and configurations of the present invention will be clarified in the description of the present specification and the accompanying drawings.

本発明が提供する解決手段は以下のとおりである。   The solution provided by the present invention is as follows.

（１）複数の蓄電セルが直列接続されるとともに、セル間の電圧を均等化させるために、半導体スイッチング素子を用いた電圧バランス補正回路が設置された直列蓄電セル装置において、過充電時に上記蓄電セルを保護するための電流バイパス回路を、上記電圧バランス補正回路のスイッチング素子を用いて形成するようにしたことを特徴とする直列蓄電セル装置。   (1) In a series storage cell device in which a plurality of storage cells are connected in series and a voltage balance correction circuit using a semiconductor switching element is installed to equalize the voltage between the cells, A series storage cell device, wherein a current bypass circuit for protecting a cell is formed by using a switching element of the voltage balance correction circuit.

（２）上記手段（１）において、電圧バランス補正回路は、直列接続順で隣接する２つの蓄電セルの両端に、直列接続されて交互にオンさせられる２つのスイッチング素子の両端を並列に接続するとともに、上記２つの蓄電セルの中間接続点と上記２つのスイッチング素子の中間接続点間にインダクタを架橋接続することにより構成されることを特徴とする直列蓄電セル装置。   (2) In the above means (1), the voltage balance correction circuit connects both ends of two switching elements connected in series and alternately turned on in parallel to both ends of two storage cells adjacent in series connection order. In addition, the series storage cell device is configured by bridging an inductor between the intermediate connection point of the two storage cells and the intermediate connection point of the two switching elements.

（３）上記手段（１）または（２）において、電流バイパス回路は、オンされていないときのスイッチング素子を抵抗素子として動作させることにより形成されることを特徴とする直列蓄電セル装置。   (3) In the above means (1) or (2), the current bypass circuit is formed by operating a switching element when not turned on as a resistance element.

（４）上記手段（１）〜（３）のいずれかにおいて、電圧バランス補正回路のスイッチング素子としてＭＯＳ−ＦＥＴを使用するとともに、このＭＯＳ−ＦＥＴをオン・オフ制御する２値制御信号のオフ設定レベルを、そのＦＥＴに所定の抵抗値を設定するレベルに変換するレベル変換回路を設けたことを特徴とする直列蓄電セル装置。   (4) In any one of the above means (1) to (3), a MOS-FET is used as a switching element of the voltage balance correction circuit, and a binary control signal for turning on / off the MOS-FET is set off. A series storage cell device comprising a level conversion circuit for converting a level to a level for setting a predetermined resistance value in the FET.

部品数およびコストの増大あるいは実装の困難化をともなうことなく、セル間の電圧バランス補正機能と、過充電時のセル保護機能とを共に備えた直列蓄電セル装置を提供することができる。   A series storage cell device having both a voltage balance correction function between cells and a cell protection function at the time of overcharge can be provided without increasing the number of parts and cost or making mounting difficult.

上記以外の作用／効果については、本明細書の記述および添付図面にてあきらかにする。   The operations / effects other than the above will be clarified in the description of the present specification and the accompanying drawings.

図１は、本発明の一実施形態をなす直列蓄電セル装置の要部を示す。図１において、（ａ）は構成の要部を示す回路図、（ｂ）は動作の要部を示す波形図である。また、図２は、本発明の一実施形態をなす直列蓄電セル装置の動作を状態別の等価回路図で示す。図２において、（ａ）〜（ｃ）は、正常状態における電圧バランス補正の動作を状態別に示し、（ｄ）〜（ｆ）は過充電状態が生じたときに動作を状態別に示す。   FIG. 1 shows a main part of a series storage cell device according to an embodiment of the present invention. 1A is a circuit diagram showing the main part of the configuration, and FIG. 1B is a waveform diagram showing the main part of the operation. Moreover, FIG. 2 shows the operation | movement of the series electrical storage cell apparatus which makes one Embodiment of this invention with the equivalent circuit diagram according to a state. 2, (a) to (c) show voltage balance correction operations in a normal state for each state, and (d) to (f) show operations for each state when an overcharge state occurs.

この実施形態の直列蓄電セル装置は、図１の（ａ）に示すように、直列接続された蓄電セルＢ１，Ｂ２の主要な付加装置として、電圧バランス補正回路３１と過充電検出回路５１が設けられている。   As shown in FIG. 1A, the series storage cell device of this embodiment includes a voltage balance correction circuit 31 and an overcharge detection circuit 51 as main additional devices of the storage cells B1 and B2 connected in series. It has been.

電圧バランス補正回路３１は、直列接続順で隣接する２つの蓄電セルＢ１，Ｂ２の両端に、直列接続されて交互にオンさせられる２つのスイッチング素子Ｓ１，Ｓ２の両端が並列に接続されるとともに、セルＢ１，Ｂ２の中間接続点とスイッチング素子Ｓ１，Ｓ２の中間接続点間にインダクタＬｃが架橋接続されることにより構成される。   In the voltage balance correction circuit 31, both ends of two switching elements S1 and S2 connected in series and alternately turned on are connected in parallel to both ends of two storage cells B1 and B2 adjacent in series connection order, An inductor Lc is bridge-connected between the intermediate connection point of the cells B1 and B2 and the intermediate connection point of the switching elements S1 and S2.

スイッチング素子Ｓ１，Ｓ２にはパワーＭＯＳ−ＦＥＴが使用されている。各スイッチング素子Ｓ１，Ｓ２にはそれぞれ、蓄電セルＢ１，Ｂ２に対して逆方向となるダイオードが並列接続されているが、このダイオードは、ＦＥＴのソース・ドレイン間に等価的に形成される寄生ダイオード（ボディダイオード）である。   Power MOS-FETs are used for the switching elements S1 and S2. Each switching element S1, S2 is connected in parallel with a diode in the opposite direction to the storage cells B1, B2, and this diode is a parasitic diode formed equivalently between the source and drain of the FET. (Body diode).

上記電圧バランス補正回路３１は、２つのスイッチング素子Ｓ１，Ｓ２が、制御回路６１からレベル変換回路６２を介して与えられる２相パルスの制御信号Φ１，Φ２で交互にオンさせられることにより、セルＢ１，Ｂ２の間の電圧を均等化させる。   In the voltage balance correction circuit 31, the two switching elements S1 and S2 are alternately turned on by the two-phase pulse control signals Φ1 and Φ2 given from the control circuit 61 through the level conversion circuit 62, whereby the cell B1 , B2 are equalized.

図２の（ａ）に示すように、一方のスイッチング素子Ｓ１がオンのときには、このＳ１を介して一方のセルＢ１からインダクタＬｃにインダクタ電流が充電される。また、同図の（ｂ）に示すように、Ｓ２がオンのときには、このＳ２を介して他方のセルＢ２からインダクタＬｃにインダクタ電流が充電される。   As shown in FIG. 2A, when one switching element S1 is on, an inductor current is charged from one cell B1 to the inductor Lc via this S1. Further, as shown in FIG. 5B, when S2 is on, the inductor current is charged from the other cell B2 to the inductor Lc via S2.

一方のセルＢ１によって充電されたインダクタ電流は、他方のスイッチング素子Ｓ２がオンになったときに、このＳ２を介して他方のセルＢ２を充電しながら放電される。また、他方のセルＢ２によって充電されたインダクタ電流は、一方のスイッチング素子Ｓ１がオンになったときに、このＳ１を介して一方のセルＢ１を充電しながら放電される。   The inductor current charged by one cell B1 is discharged while charging the other cell B2 via S2 when the other switching element S2 is turned on. Further, the inductor current charged by the other cell B2 is discharged while charging one cell B1 through this S1 when one switching element S1 is turned on.

このように、両セルＢ１，Ｂ２がインダクタＬｃを介して間接的に結合されることにより、両セルＢ１，Ｂ２の電圧が互いに同電圧に均等化されるバランス補正が行われる。これにより、特定のセルに電圧が集中することによるセルの劣化を防止することができる。   As described above, the cells B1 and B2 are indirectly coupled via the inductor Lc, so that the balance correction is performed in which the voltages of the cells B1 and B2 are equalized with each other. Thereby, it is possible to prevent the deterioration of the cell due to the voltage concentration on the specific cell.

さらに、この実施形態の直列蓄電セル装置では、図１の（ａ）に示すように、上記スイッチング素子Ｓ１，Ｓ２の制御信号Φ１，Φ２が、レベル変換回路６２を介して与えられるようになっている。レベル変換回路６２は、バイアス電圧Ｖｂ、ダイオードＤ６１，Ｄ６２、抵抗Ｒ６１，６２を用いて構成されている。   Furthermore, in the series storage cell device of this embodiment, as shown in FIG. 1A, the control signals Φ1 and Φ2 of the switching elements S1 and S2 are supplied via the level conversion circuit 62. Yes. The level conversion circuit 62 is configured using a bias voltage Vb, diodes D61 and D62, and resistors R61 and R62.

このレベル変換回路６２は、過充電検出回路５１がセルＢ１，Ｂ２のいずれかの過充電状態を検出したときだけ動作して、制御信号Φ１，Φ２のレベル変換を行うが、それ以外の正常時には御信号Φ１，Φ２に干渉しない非動作状態にある。   This level conversion circuit 62 operates only when the overcharge detection circuit 51 detects the overcharge state of either one of the cells B1 and B2 and performs level conversion of the control signals Φ1 and Φ2. It is in a non-operating state that does not interfere with the control signals Φ1 and Φ2.

過充電検出回路５１は、電圧検出器３５と論理和回路３８を用いて構成されている。電圧検出器３５はセルＢ１，Ｂ２ごとに設置され、セルＢ１，Ｂ２の電圧が所定の過充電判定基準電圧Ｖｍを越えたか否かをアナログ比較して検出する。この検出結果は２値論理信号で出力される。論理和回路３８は、各電圧検出器３５の検出出力の論理和を過充電検出信号ｘ１として出力する。この過充電検出信号ｘ１は、レベル変換回路６２に動作制御信号として与えられる。   The overcharge detection circuit 51 is configured using a voltage detector 35 and a logical sum circuit 38. The voltage detector 35 is installed for each of the cells B1 and B2, and detects whether or not the voltage of the cells B1 and B2 exceeds a predetermined overcharge determination reference voltage Vm by analog comparison. The detection result is output as a binary logic signal. The logical sum circuit 38 outputs the logical sum of the detection outputs of the voltage detectors 35 as an overcharge detection signal x1. This overcharge detection signal x1 is given to the level conversion circuit 62 as an operation control signal.

レベル変換回路６２は、過充電検出信号ｘ１によって動作し、図１の（ｂ）に示すように、スイッチング素子Ｓ１，Ｓ２の制御信号Φ１，Φ２のオフ設定レベルであるロウレベルを、所定のバイアス電圧Ｖｂにシフトさせる。バイアス電圧Ｖｂは、スイッチング素子Ｓ１，Ｓ２をなすＭＯＳ−ＦＥＴを、所定の抵抗値を持つ抵抗素子（Ｒ１，Ｒ２）として動作させるような電圧（ゲート制御電圧）に、あらかじめ設定されている。   The level conversion circuit 62 operates in response to the overcharge detection signal x1, and, as shown in FIG. 1B, the low level that is the off setting level of the control signals Φ1 and Φ2 of the switching elements S1 and S2 is set to a predetermined bias voltage. Shift to Vb. The bias voltage Vb is set in advance to a voltage (gate control voltage) that causes the MOS-FETs forming the switching elements S1, S2 to operate as resistance elements (R1, R2) having a predetermined resistance value.

すなわち、正常時には、制御信号Φ１，Φ２が、オン設定レベルであるハイレベルＶｏｎと、オフ設定レベルであるロウレベルＶｏｆｆの間で変化する。この場合、スイッチング素子Ｓ１，Ｓ２は完全なオン状態と完全なオフ状態のいずれかに切換設定される。   That is, at the normal time, the control signals Φ1 and Φ2 change between the high level Von that is the on setting level and the low level Voff that is the off setting level. In this case, the switching elements S1 and S2 are switched between a complete on state and a complete off state.

一方、過充電時には、制御信号Φ１，Φ２が、オン設定レベルであるハイレベルＶｏｎと、バイアス電圧Ｖｂの間で変化する。この場合、スイッチング素子Ｓ１，Ｓ２は完全なオン状態と、所定抵抗値の抵抗素子（Ｒ１，Ｒ２）として動作する状態のいずれかに切換設定される。   On the other hand, at the time of overcharge, the control signals Φ1 and Φ2 change between the high level Von that is the on setting level and the bias voltage Vb. In this case, the switching elements S1 and S2 are switched between a complete ON state and a state where the switching elements S1 and S2 operate as resistance elements (R1 and R2) having a predetermined resistance value.

上記により、セルＢ１，Ｂ２のいずれかが過充電状態となると、図２の（ｄ）〜（ｆ）に示すように、正常時にはオンまたはオフのいずれかの状態しかとらないスイッチング素子Ｓ１，Ｓ２が、そのオフとなるべき期間で所定抵抗値の抵抗素子（Ｒ１，Ｒ２）として動作し、充電電流ＩｃをセルＢ１，Ｂ２から迂回させる電流バイパス回路を形成する。図中の矢印ｉｐは、その電流バイパス回路によって流されるバイパス電流を示す。   As described above, when one of the cells B1 and B2 is in an overcharged state, as shown in FIGS. 2D to 2F, the switching elements S1 and S2 that can only be turned on or off in the normal state. However, it operates as a resistance element (R1, R2) having a predetermined resistance value in the period to be turned off, thereby forming a current bypass circuit for bypassing the charging current Ic from the cells B1, B2. An arrow ip in the figure indicates a bypass current that is caused to flow by the current bypass circuit.

上述した実施形態の直列蓄電セル装置は、過充電時に蓄電セルを保護するための電流バイパス回路を、電圧バランス補正回路のスイッチング素子を用いて形成させるという構成により、部品数およびコストの増大あるいは実装の困難化をともなうことなく、セル間の電圧バランス補正機能と、過充電時のセル保護機能とを共に備えることができる。   In the series storage cell device of the above-described embodiment, the current bypass circuit for protecting the storage cell during overcharge is formed by using the switching element of the voltage balance correction circuit, thereby increasing the number of components and the cost or mounting. Thus, both the voltage balance correction function between cells and the cell protection function during overcharge can be provided.

また、上述した実施形態の直列蓄電セル装置は、スイッチング素子とインダクタを用いたインダクタ結合方式の電圧バランス補正回路を備えているが、この方式のバランス補正回路は、上述した過充電時のセル保護機能を形成する上でとくに好適である。   In addition, the series storage cell device of the above-described embodiment includes an inductor coupling type voltage balance correction circuit using a switching element and an inductor. This type of balance correction circuit provides the above-described cell protection during overcharge. It is particularly suitable for forming a function.

過充電時のセル保護機能は電流バイパス回路によって形成されるが、この電流バイパス回路は、オンされていないときのスイッチング素子を抵抗素子として動作させることにより形成されるようにした構成が、とくに好適である。   The cell protection function at the time of overcharge is formed by a current bypass circuit, and this current bypass circuit is particularly suitable to be formed by operating the switching element as a resistance element when not turned on. It is.

スイッチング素子を抵抗素子として動作させる構成としては、上述した実施形態のように、スイッチング素子としてＭＯＳ−ＦＥＴを使用するとともに、このＭＯＳ−ＦＥＴをオン・オフ制御する２値制御信号のオフ設定レベルを、そのＦＥＴに所定の抵抗値を設定するレベルに変換するレベル変換回路を設けるという構成が、最適である。   As a configuration for operating the switching element as a resistance element, a MOS-FET is used as the switching element as in the above-described embodiment, and an off setting level of a binary control signal for controlling on / off of the MOS-FET is set. A configuration in which a level conversion circuit for converting the FET to a level for setting a predetermined resistance value is optimal.

以上、本発明をその代表的な実施例に基づいて説明したが、本発明は、上述した以外にも種々の態様が可能である。たとえば、本発明は、２本のセルを単独で使っているが、セルバランスの入った直列電池をＢ１，Ｂ２にそれぞれ使うことで、４本以上の多数の蓄電セルが直列接続された多直列蓄電セル装置にも好適に適用することができる。   As described above, the present invention has been described based on the typical embodiments. However, the present invention can have various modes other than those described above. For example, in the present invention, two cells are used singly, but by using series batteries with cell balance for B1 and B2, respectively, a multi-series in which a large number of four or more storage cells are connected in series. The present invention can also be suitably applied to a storage cell device.

部品数およびコストの増大あるいは実装の困難化をともなうことなく、セル間の電圧バランス補正機能と、過充電時のセル保護機能とを共に備えた直列蓄電セル装置を提供することができる。   A series storage cell device having both a voltage balance correction function between cells and a cell protection function at the time of overcharge can be provided without increasing the number of parts and cost or making mounting difficult.

本発明による直列蓄電セル装置の一実施形態をその要部に着目して示す回路図および波形図である。It is the circuit diagram and waveform diagram which show one Embodiment of the serial electrical storage cell apparatus by this invention paying attention to the principal part. 本発明の一実施形態による蓄電セルを動作状態別に示す等価回路図である。It is an equivalent circuit diagram which shows the electrical storage cell by one Embodiment of this invention according to the operation state. 従来の蓄電セルを動作状態別に示す等価回路図である。It is an equivalent circuit diagram which shows the conventional electrical storage cell according to an operation state.

符号の説明Explanation of symbols

３１ 電圧バランス補正回路 ３５ 電圧検出器
３８ 論理和回路 ５１ 過充電検出回路
６１ 制御回路 ６２ レベル変換回路
Ｂ１，Ｂ２ 蓄電セル Ｄ６１，Ｄ６２ ダイオード
Ｉｃ 充電電流 ｉｐ パイバス電流
Ｌｃ インダクタ Ｒ６１，６２ 抵抗
Ｓ１，Ｓ２ スイッチング素子 Ｖｂ バイアス電圧
Φ１，Φ２ 制御信号 31 Voltage balance correction circuit 35 Voltage detector 38 OR circuit 51 Overcharge detection circuit 61 Control circuit 62 Level conversion circuit B1, B2 Storage cell D61, D62 Diode Ic Charging current ip Pibus current Lc Inductor R61, 62 Resistance S1, S2 Switching Element Vb Bias voltage Φ1, Φ2 Control signal

Claims (4)

複数の蓄電セルが直列接続されるとともに、セル間の電圧を均等化させるために、半導体スイッチング素子を用いた電圧バランス補正回路が設置された直列蓄電セル装置において、過充電時に上記蓄電セルを保護するための電流バイパス回路を、上記電圧バランス補正回路のスイッチング素子を用いて形成するようにしたことを特徴とする直列蓄電セル装置。   In a series storage cell device in which a plurality of storage cells are connected in series and a voltage balance correction circuit using a semiconductor switching element is installed to equalize the voltage between the cells, the storage cells are protected during overcharge A series storage cell device, characterized in that a current bypass circuit for performing the operation is formed using a switching element of the voltage balance correction circuit. 請求項１において、電圧バランス補正回路は、直列接続順で隣接する２つの蓄電セルの両端に、直列接続されて交互にオンさせられる２つのスイッチング素子の両端を並列に接続するとともに、上記２つの蓄電セルの中間接続点と上記２つのスイッチング素子の中間接続点間にインダクタを架橋接続することにより構成されることを特徴とする直列蓄電セル装置。   The voltage balance correction circuit according to claim 1, wherein both ends of two switching elements that are connected in series and alternately turned on are connected in parallel to both ends of two storage cells adjacent in series connection order, and the two A series storage cell device comprising an inductor and a bridge connected between an intermediate connection point of the storage cell and an intermediate connection point of the two switching elements. 請求項１または２において、電流バイパス回路は、オンされていないときのスイッチング素子を抵抗素子として動作させることにより形成されることを特徴とする直列蓄電セル装置。   3. The series storage cell device according to claim 1, wherein the current bypass circuit is formed by operating the switching element when not turned on as a resistance element. 請求項１〜３のいずれかにおいて、電圧バランス補正回路のスイッチング素子としてＭＯＳ−ＦＥＴを使用するとともに、このＭＯＳ−ＦＥＴをオン・オフ制御する２値制御信号のオフ設定レベルを、そのＦＥＴに所定の抵抗値を設定するレベルに変換するレベル変換回路を設けたことを特徴とする直列蓄電セル装置。

4. A MOS-FET is used as a switching element of a voltage balance correction circuit according to claim 1, and an off setting level of a binary control signal for controlling on / off of the MOS-FET is predetermined for the FET. A series storage cell device characterized in that a level conversion circuit for converting the resistance value to a level to be set is provided.

JP2006211469A 2006-06-22 2006-08-02 Series storage cell device Active JP5046582B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006211469A JP5046582B2 (en) 2006-08-02 2006-08-02 Series storage cell device
PCT/JP2007/062478 WO2007148745A1 (en) 2006-06-22 2007-06-21 Multi-series accumulation cell, series accumulation cell device, and series cell voltage balance correction circuit
US12/305,518 US8692515B2 (en) 2006-06-22 2007-06-21 Series-connected rechargeable cells, series-connected rechargeable cell device, voltage-balance correcting circuit for series-connected cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006211469A JP5046582B2 (en) 2006-08-02 2006-08-02 Series storage cell device

Publications (2)

Publication Number Publication Date
JP2008043002A true JP2008043002A (en) 2008-02-21
JP5046582B2 JP5046582B2 (en) 2012-10-10

Family

ID=39177416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006211469A Active JP5046582B2 (en) 2006-06-22 2006-08-02 Series storage cell device

Country Status (1)

Country Link
JP (1) JP5046582B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10257683A (en) * 1997-03-07 1998-09-25 Japan Storage Battery Co Ltd Charging-discharging circuit for combined batteries
JP3764633B2 (en) * 2000-06-26 2006-04-12 Ｎｅｃトーキン株式会社 Electric energy storage device, cell energy amount adjusting device, and cell energy amount adjusting method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10257683A (en) * 1997-03-07 1998-09-25 Japan Storage Battery Co Ltd Charging-discharging circuit for combined batteries
JP3764633B2 (en) * 2000-06-26 2006-04-12 Ｎｅｃトーキン株式会社 Electric energy storage device, cell energy amount adjusting device, and cell energy amount adjusting method

Also Published As

Publication number Publication date
JP5046582B2 (en) 2012-10-10

Similar Documents

Publication Publication Date Title
US8649141B2 (en) By-pass diode structure for strings of series connected cells of a photovoltaic panel
US9373953B2 (en) Battery protecting circuit, battery protecting device, and battery pack
US6992463B2 (en) Battery protection circuit
JP5439800B2 (en) Secondary battery protection integrated circuit device, secondary battery protection module using the same, and battery pack
US8054605B2 (en) Power supply controller
JP5718478B2 (en) Lithium battery protection circuit
WO2007148745A1 (en) Multi-series accumulation cell, series accumulation cell device, and series cell voltage balance correction circuit
US7852047B2 (en) Disconnection detection device of assembled battery system and disconnection detection method of same
JP2005318736A (en) Battery protector, battery protection system using it, and battery protection method
JP2008206332A (en) Charging/discharging control circuit and rechargeable power supply
JP2007195303A (en) Charge/discharge controlling circuit and charging power supply
US10530250B2 (en) Multiphase converter
JP2008042970A (en) Multiple serial storage cell
JP2006340450A (en) Battery protective circuit
JP2003087987A (en) Charging and discharging circuit for group of series- connected batteries
JP5605143B2 (en) Current control circuit
JP6799269B2 (en) Rechargeable battery protection circuit and battery pack
JP2005241463A (en) Current detection circuit and protection circuit
JP2011250609A (en) Semiconductor device
JP2004120901A (en) Boosting power supply unit
JP5989532B2 (en) Semiconductor device provided with charging system
JP5046582B2 (en) Series storage cell device
JPH08103027A (en) Detector for battery pack state
JP5048458B2 (en) Battery charger
JP7052326B2 (en) Power supply and communication equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120717

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5046582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R255 Notification that request for automated payment was rejected

Free format text: JAPANESE INTERMEDIATE CODE: R2525

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R255 Notification that request for automated payment was rejected

Free format text: JAPANESE INTERMEDIATE CODE: R2525

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250