JP2008042573A - 撮像装置及びその制御方法、撮像システム並びにプログラム - Google Patents

Abstract

【課題】光電変換素子の出力信号に入るノイズを除去する。
【解決手段】撮像装置は、光を電荷に光電変換する光電変換素子１０２と、光電変換素子１０２に蓄積された電荷を一時的に蓄える蓄積部１０４と、蓄積部１０４に蓄積された電荷を除去するリセット部１０７と、光電変換素子１０２から蓄積部１０４に転送された電荷を電圧に変換して出力する出力部１０５、１０６とを有する画素１０１が、二次元に配列された撮像部と、光電変換素子１０２において光電変換時に蓄積される時間的に変化するノイズをキャンセルするキャンセル手段１１５とを備える。
【選択図】図２

Description

本発明は、光電変換素子を有する撮像装置及びその制御方法、撮像システム並びにプログラムに関し、特にＣＭＯＳイメージセンサを用いた撮像装置及びその制御方法、撮像システム並びにプログラムに関する。

従来、固体撮像素子として、ＣＣＤイメージセンサ及びＣＭＯＳイメージセンサが広く用いられている。ＣＭＯＳイメージセンサは、ＬＳＩ製造プロセスを応用することにより大量生産が可能である点において、ＣＣＤイメージセンサよりも有利である。また、ＣＭＯＳイメージセンサは、システムオンチップ化が容易である点や消費電力を低く抑えられる点などの利点があり、近年、デジタルカメラ等における固体撮像素子として、脚光を浴びている（特許文献１及び特許文献２参照）。

図５は、ＣＭＯＳイメージセンサの構成を示す回路図である。１０２は光を電荷に変換するフォトダイオード（以下「ＰＤ」という。）である。ＰＤ１０２では、露光量に応じて光電変換された信号電荷を蓄積する。１０３はＰＤ１０２に蓄積した信号電荷を次段に転送する転送ゲート（以下「ＴＸ」という。）である。１０４はＴＸ１０３により転送された信号電荷を電圧に変換するのフローティングディフュージョン（以下「ＦＤ」という。）である。１０５はソースフォロアとして機能する増幅ＭＯＳアンプであり、１０６は増幅ＭＯＳアンプ１０５で増幅して出力された信号を読み出す選択ゲート（以下「ＳＥＬ」という。）である。１０７はＦＤ１０４及びＰＤ１０２をリセットするリセットゲート（以下「ＲＳ」という。）である。１０１は１０２〜１０７の素子が集合体として構成された画素である。画素１０１は二次元に配列され、図６の撮像部４０が構成される。撮像部４０には、例えば６００万画素のＣＭＯＳイメージセンサでは、６００万セットもの画素１０１のブロックが存在する。

図５に示すＣＭＯＳイメージセンサの動作を次に説明する。まず、蓄積動作の開始前にＰＤ１０２及びＦＤ１０４を一度リセットする。ＰＤ１０２のリセット動作は、ＴＸ１０３をオンすることにより行われる。ＦＤ１０４のリセット動作は、ＲＳ１０７をオンすることにより行われる。次いで、ＴＸ１０３及びＲＳ１０７をオフにすることによりＰＤ１０２における蓄積動作が開始する。このとき、ＦＤ１０４の電荷はゼロになっており、この状態の信号をＳＥＬ１０６をオンすることにより垂直出力線１０に読み出す。そして、図６のＳ−ｎ回路ブロック及び水平選択線（図６では、「Ｓ−ｎ回路ブロック＋水平選択線」と表記）４２に列数だけ存在する回路モジュール８のキャパシタ（ＣＴＮ）１７にスイッチ１６を介してリセットノイズレベルを記憶する。

所定時間が経過すると、ＰＤ１０２に蓄積された信号電荷を、ＰＴＸによりオンされた転送ゲートＴＸ１０３を通してＦＤ１０４に転送する。そして、読み出しまでの待機時間が経過した後、ＳＥＬ１０６をオンして蓄積電荷に対応した信号レベルの出力信号を垂直出力線（Ｖ出力線）１０に読み出し、スイッチ１１を介してキャパシタ（ＣＴＳ）１２に記憶する。キャパシタ（ＣＴＳ）１２及びキャパシタ（ＣＴＮ）１７には、それぞれ信号レベルとリセットノイズレベルとが記憶されている。そのため、読み出しスイッチ１３、１８をオンして差動アンプ（ＭａｉｎＡＭＰ）１５に接続することにより、両者の差分がとられ、リセットノイズを除去した蓄積信号が得られる。これは、リセットノイズをキャンセルする際にＣＣＤでよく用いられる相関２重サンプリング（ＣＤＳ）と同様に、ＣＭＯＳの重要な技術の１つである。ＣＨＳ１４及びＣＨＮ１９は、入力線が長く配置されたことによる差動アンプ１５の配線浮遊容量を示す。

図７を参照してＣＭＯＳイメージセンサの動作を説明する。図７（ａ）は、横軸が時間経過を示し、縦軸が各パルスの変化を示すタイミングチャートである。ＰＲＥＳは、図５のＲＳ１０７を駆動するパルスであり、ＦＤ１０４のリセットを行う。ＰＤ１０２とＦＤ１０４をリセットした後、ＦＤ１０４へＰＤ１０２の信号電荷を転送する直前にＦＤ１０４だけをリセットすることにより、蓄積時間中のＦＤ１０４の暗電流成分をキャンセルすることができる。次いで、スイッチ１６を駆動するパルスＰＴＮ１によりスイッチ１６をオンして、リセットノイズレベルＶｒｅｓをｔ１のタイミングでＣＴＮ１７に記憶する。図７（ｂ）は、横軸が図７（ａ）のタイミングに同期した時間経過を示し、縦軸が電圧を示す。ＰＴＸは、ＴＸ１０３を駆動するパルスであり、ＴＸ１０３がオンすることによりＰＤ１０２の電荷をＦＤ１０４に転送する。次いで、パルスＰＴＳ１によりスイッチ１１を駆動し、ＣＴＳ１２に信号レベルＶｒｅｓ＋Ｓが記憶される。ＣＴＳ１２に記憶された信号レベルＶｒｅｓ＋Ｓと、ＣＴＮ１７に記憶されたリセットノイズレベルＶｒｅｓとを、差動アンプ１５で減算して出力することにより、Ｖｒｅｓ＋Ｓ−Ｖｒｅｓ＝Ｓが出力される。

図６の撮像部４０には、画素１０１のモジュールが６００万個配置されているとする。画素数の縦横比率が１３５フィルム比率であるとすると、横３０００画素、縦２０００画素となり、回路モジュール８は３０００モジュール存在することになる。また、水平出力部９は１個存在することになる。図６を用いて説明すると、Ｓ−ｎ回路ブロック＋水平選択線４２と出力アンプ４３とを合わせた３０００個の回路モジュール８と、１個のモジュール９とで構成されている。垂直シフトレジスタ４１は、各行に選択信号φＳＥＬを与え、ＳＥＬ１０６を順次オンしていくことにより、縦方向に読み出し走査を行うことができる。
特開２０００−２０１３００号公報 特開２００２−２０９１４４号公報

一方、ＣＣＤイメージセンサでは、入射光で発生した信号電荷を各画素で増幅することなく、イメージセンサ内を電荷として転送し、最後の出力段で電圧に変換している。外来ノイズがあっても、電荷量にほとんど影響しないため、センサ自体が外来ノイズに強いといえる。

これに対し、ＣＭＯＳイメージセンサでは、入射光で発生した信号電荷を各画素で電圧に変換して、電圧をセンサ内の配線を介して読み出す。特に、デジタル一眼レフカメラのＣＭＯＳイメージセンサは、大判でチップサイズが大きく、チップ上の配線はアンテナとして外来ノイズを受けやすい。横方向の配線に供給される信号には、例えば、ＴＸに供給される転送パルス、ＲＳに供給されるリセットパルス、ＳＥＬに供給される選択パルス等がある。また、縦方向の配線に供給される信号には、垂直読み出し線や電源等に供給される信号がある。

ＣＭＯＳイメージセンサにおいて、ノイズが発生する現象を図７を用いて説明する。理想的には、画素からの電圧出力は、図７（ｂ）のような波形となる。しかしながら、各種電源の電圧が変動すると、図７（ｃ）に示すように、時間で変動するノイズＶｎ（ｔ）が画素からの電圧出力に加算される。すなわち、実際には画素からの電圧出力は、図７（ｄ）に示すような波形になる。その結果、ＣＴＮ１７にはＶｒｅｓ＋Ｖｎ（ｔ１）が記憶され、ＣＴＳ１２にはＶｒｅｓ＋Ｓ＋Ｖｎ（ｔ２）が記憶される。これらを差動アンプ１５で減算しても、Ｓ＋Ｖｎ（ｔ１）−Ｖｎ（ｔ２）＝Ｓ＋ΔＶｎ（ｔ２、ｔ１）のように、ｔ１からｔ２の時間に発生したノイズＶｎ（ｔ）が除去されない。

一般に、信号線を平行に用意し、差分をとることで外来ノイズを除去できる。しかしながら、このような構成を周辺回路には実装できたとしても、イメージセンサ内にこのような構成を設けることは現実的ではない。イメージセンサの開口率を大きくするためには、配線を極力減らすことが重要であるからである。

また、一ラインごとに信号を周辺の回路に転送することにより、高速性とＳ／Ｎの改善を実現しようとしても、信号レベルとリセットレベルのサンプリングに時間差が発生するため、外来ノイズを微分して保持してしまう。

さらに、各ラインで一様にノイズを一次元でサンプリングすることになり、画像において横縞として観測されやすい。一般的に、二次元のランダムなノイズに比べて、一次元のパターンノイズは目立ちやすい。

本発明は、上記の課題に鑑みてなされたものであり、光電変換素子の出力信号に入るノイズを除去することを目的とする。

本発明の第１の側面は、撮像装置に係り、光を電荷に光電変換する光電変換素子と、前記光電変換素子に蓄積された電荷を一時的に蓄える蓄積部と、前記蓄積部に蓄積された電荷を除去するリセット部と、前記光電変換素子から前記蓄積部に転送された電荷を電圧に変換して出力する出力部とを有する画素が、二次元に配列された撮像部と、前記出力部の蓄積される時間的に変化するノイズをキャンセルするキャンセル手段と、を備えることを特徴とする。

本発明の第２の側面は、撮像システムに係り、光学系と、上記の撮像装置と、を備える。

本発明の第３の側面は、光を電荷に光電変換する光電変換素子と、前記光電変換素子に蓄積された電荷を一時的に蓄える蓄積部と、前記蓄積部に蓄積された電荷を除去するリセット部と、前記光電変換素子から前記蓄積部に転送された電荷を電圧に変換して出力する出力部とを有する画素が、二次元に配列された撮像部と、を備える撮像装置の制御方法に係り、前記出力部の時間的に変化するノイズをキャンセルする工程を含むことを特徴とする。

本発明の第４の側面は、プログラムに係り、上記の制御方法をコンピュータに実行させる。

本発明によれば、光電変換素子の出力信号に入るノイズを除去することができる。

本発明は、外来ノイズの周波数に対して、Ｓ−ｎ回路ブロックで記憶する周期が十分に短いことに着目し、Ｓ−ｎ回路ブロックで記憶された外来ノイズと等価の外来ノイズ成分を記憶する手段を備えてキャンセルできるようにしたものである。以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。

（第１の実施形態）
本実施形態に係る撮像素子の駆動方法をデジタルカメラなどの撮像装置に適用した場合の一例について図１を用いて詳述する。

図１において、２０１は被写体像を撮像部２０５に結像させるレンズ部である。レンズ部２０１は、レンズ駆動部２０２によってズーム、フォーカス、絞り等が駆動制御される。２０３は遮光部材であるシャッタで、所謂一眼レフカメラに使用されるフォーカルプレーン型のシャッタの後幕に相当する幕のみを有するシャッタ機構である。シャッタ２０３は、シャッタ駆動部２０４によって駆動制御される。２０５はレンズ部２０１で結像された被写体を画像信号として取り込むための図２に示す構成を有する撮像部である。２０６は撮像部２０５より出力される画像信号に各処理を行う撮像信号処理回路である。撮像信号処理回路２０６では、画像信号の増幅、アナログ信号からデジタル信号への変換を行うＡ／Ｄ変換、Ａ／Ｄ変換後の画像データに各種の補正、画像データの圧縮等を行う。

２０７は、撮像部２０５、撮像信号処理回路２０６に各種タイミング信号を出力するタイミング発生部、２０９は撮像装置全体の制御と各種演算を行う全体制御演算部、２０８は画像データを一時的に記憶する為のメモリ部である。２１０は記録媒体に画像データの記録または読み出しを行う為の記録媒体制御インターフェース部、２１１は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。２１２は外部コンピュータ等と通信する為の外部インターフェース部、２１３は被写体の明るさ情報を検出する測光部、２１４は被写体までの距離情報を検出する測距部である。

次に、上記構成を有するデジタルカメラにおける撮影時の動作について説明する。

メイン電源がオンされると、各制御系の電源がオンし、撮像信号処理回路２０４等の撮像系回路の電源がオンされる。不図示のレリーズボタンが押されると、露光量を制御する為、全体制御演算部２０９は測光部２１３で測光を行い被写体の明るさを判断し、その結果に応じてレンズ駆動部２０２はレンズ部２０１の絞りを制御する。次に、測距部２１４から出力された信号を基に、高周波成分を取り出して被写体像の合焦判定の演算を全体制御演算部２０９で行う。合焦していないと判断した時は、レンズ駆動部２０２によりレンズ部２０１を駆動し、再度、合焦か否かを判断するこの動作を繰り返し、合焦が確認された後に撮影動作が開始する。

図２は、本発明の好適な実施の形態に係る撮像部の構成を示したものである。図２において、１０１は単位画素である。なお、図２では図の簡略化のために、画素１０１を４行×４列で配列した場合を一例として示したが、画素数はこれに限定されない。１０２は光を電荷に変換するフォトダイオード（ＰＤ）などの光電変換素子であり、１０３は転送パルスφＴＸによってＰＤ１０２で発生した電荷を後述する蓄積部（フローティングディフュージョン：ＦＤ）に転送する転送スイッチである。また、１０４は電荷を一時的に蓄積しておく蓄積部（ＦＤ）である。また、１０５はソースフォロアとして機能する増幅ＭＯＳアンプであり、１０６は選択パルスφＳＥＬによって画素を選択する選択スイッチである。増幅ＭＯＳアンプ１０５と選択スイッチ１０６とでＦＤ１０４に転送された電荷を電圧に変換して出力する出力部を構成している。１０７はリセットパルスφＲＥＳによってＦＤ１０４に蓄積された電荷を除去するリセット部としてのリセットスイッチである。ＦＤ１０４、増幅ＭＯＳアンプ１０５、及び後述する定電流源１０９でフローティングディフュージョンアンプが構成され、選択スイッチ１０６で選択された画素の信号電荷が電圧に変換され、信号出力線１０８を経て読み出し回路１１３に出力される。１０９は増幅ＭＯＳアンプ１０５の負荷となる定電流源である。１１０は読み出し回路１１３から出力信号を選択する選択スイッチであり、水平走査回路１１４によって駆動される。１５は信号を撮像部外部に出力するための出力アンプである。また、１１２はスイッチ１０３、１０６、１０７を選択するための垂直走査回路である。

なお、パルス信号φＴＸ、φＲＥＳ、φＳＥＬそれぞれについて、垂直走査回路１１２によって走査選択された、例えばｎ番目の走査ラインに印加するパルス信号をφＴＸｎ、φＲＥＳｎ、φＳＥＬｎと記述する。また、各走査ラインごとに垂直出力線１０を介して後述する図３の回路モジュール１１５が配置されている。さらに、これらの回路モジュール１１５はモジュール９と接続され、光電変換時に蓄積される時間的に変化するノイズをキャンセルするキャンセル手段を構成している。

図３は、本発明の好適な実施の形態に係るＣＭＯＳイメージセンサの回路図である。本実施形態に係るＣＭＯＳイメージセンサは、回路モジュール１１５の構成が図５に示す従来の回路モジュール８の構成と相違している。図５に示すようにＣＴＳとＣＴＮを備えるだけでは、図７（ｄ）に示すノイズΔＶｎ（ｔ３、ｔ２）が存在する。これに対し、本実施形態では、ＣＴＳ２とＣＴＮ２とをさらに備える。具体的には、キャパシタＣＴＳ１２とキャパシタＣＴＮ１７のペアに、２１のキャパシタＣＴＳ２と２４のキャパシタＣＴＮ２のペアを追加し、それに応じてスイッチ２０、２２、２３、２５を追加している。このような構成による動作を図４を使って説明する。

図４は、本実施形態に係るＣＭＯＳイメージセンサの動作とタイミングを示す図である。図４（ａ）は、横軸が時間経過を示し、縦軸が各パルスの変化を示すタイミングチャートである。図４（ｂ）は、横軸が図４（ａ）のタイミングに同期した時間経過を示し、縦軸が電圧を示す。本実施形態では、少なくともＰＴＮ２及びＰＴＳ２のパルス及びｔ１〜ｔ３のタイミングを用いる点で、図７（ａ）に示す従来のＣＭＯＳイメージセンサの動作とタイミングと相違している。図７と同様の構成については、その説明を省略する。

まず、ＰＲＥＳパルスによりＦＤ１０４をリセットした後に、ｔ１のタイミングでＰＴＳ２パルスによりスイッチ２０を駆動する。そして、リセットレベルＶｒｅｓ及びノイズＶｎ（ｔ１）（図４（ｂ）では「Ｖｒｅｓ＋Ｖｎ（ｔ１）」と表記）を２１のキャパシタＣＴＳ２に記憶する。次に、所定時間後のｔ２のタイミングでＰＴＮ１パルスとＰＴＮ２パルスによりそれぞれスイッチ１６と２３とを駆動する。そして、リセットレベルＶｒｅｓ及びノイズＶｎ（ｔ２）（図４（ｂ）では「Ｖｒｅｓ＋Ｖｎ（ｔ２）」と表記）を２４のキャパシタＣＴＮ２と１７のキャパシタＣＴＮに記憶する。次に、ＰＴＸパルスによりＰＤ１０２の電荷をＦＤ１０４に転送した後に、ｔ３のタイミングでＰＴＳ１パルスによりスイッチ１１を駆動する。そして、ＣＴＳに信号Ｓ及びノイズＶｎ（ｔ３）（図４（ｂ）では「Ｖｒｅｓ＋Ｓ＋Ｖｎ（ｔ３）」と表記）を１２のキャパシタＣＴＳに記憶する。ｔ２からｔ３までの時間は、ｔ１からｔ２までの時間と等しい。

ＣＴＳ、ＣＴＳ２に記憶された値はそれぞれスイッチ１３、２２を介して１４のＣＨＳに、ＣＴＮとＣＴＮ２に記憶された値はそれぞれスイッチ１８、２５を介して１９のＣＨＮに容量配分される。これらは、差動アンプ１５で差分がとられて出力される。１４と１９は、入力線が長く配置されたときのことによる差動アンプ１５の配線浮遊容量を示す。

これを数式で表すと、以下のようになる。
Ｖ（ＣＴＳ−ＣＴＮ＋ＣＴＳ２−ＣＴＮ２）
＝Ｖｒｅｓ＋Ｓ＋Ｖｎ（ｔ３）−｛Ｖｒｅｓ＋Ｖｎ（ｔ２）｝＋Ｖｒｅｓ＋Ｖｎ（ｔ１）−｛Ｖｒｅｓ＋Ｖｎ（ｔ２）｝
＝Ｓ＋Ｖｎ（ｔ３）−Ｖｎ（ｔ２）＋Ｖｎ（ｔ１）−Ｖｎ（ｔ２）
＝Ｓ＋ΔＶｎ（ｔ３、ｔ２）−ΔＶｎ（ｔ２、ｔ１）
ここでｔ１、ｔ２、ｔ３の間隔はノイズの周波数に対して十分に短いため、ノイズは線形に変化していると近似できる。従って、ΔＶｎ（ｔ３、ｔ２）とΔＶｎ（ｔ２、ｔ１）は等しいとみなされ、ノイズがキャンセルされる。

以上のように、本実施形態によれば、フォトダイオードから周辺回路に記憶するまでに乗る外来ノイズ成分だけを記憶できるような構成にすることにより、出力時に外来ノイズの除去が可能となる。その結果、例えば、横縞ノイズとして目立った従来の画像のノイズを除去することができる。

本実施形態に係る撮像素子の駆動方法を撮像装置に適用した場合の一例を示す図である。 本実施形態に係る撮像部の構成を示す回路図である。 本発明の好適な実施の形態に係るＣＭＯＳイメージセンサの回路図である。 本実施形態に係るＣＭＯＳイメージセンサの動作とタイミングを示す図である。 従来のＣＭＯＳイメージセンサの構成を示す回路図である。 従来の撮像部の構成を示す図である。 従来のＣＭＯＳイメージセンサの動作を説明する図である。

符号の説明

１０１ 画素
１０２ 光電変換素子
１０４ 蓄積部
１０５、１０６ 出力部
１０７ リセット部
１１５、１１９ キャンセル手段

Claims (8)

1. 光を電荷に光電変換する光電変換素子と、前記光電変換素子に蓄積された電荷を一時的に蓄える蓄積部と、前記蓄積部に蓄積された電荷を除去するリセット部と、前記光電変換素子から前記蓄積部に転送された電荷を電圧に変換して出力する出力部とを有する画素が、二次元に配列された撮像部と、
   前記出力部の時間的に変化するノイズをキャンセルするキャンセル手段と、
   を備えることを特徴とする撮像装置。
2. 前記キャンセル手段は、
   前記蓄積部のリセット後でかつ前記転送前の第１のタイミングで前記出力部から出力される第１の電圧を保持する第１の保持部と、前記蓄積部のリセット後でかつ前記転送前の第１のタイミング後の第２のタイミングで前記出力部から出力される第２の電圧を保持する第２の保持部と、
   を備えることを特徴とする請求項１に記載の撮像装置。
3. 前記キャンセル手段は、
   前記第２の電圧と前記光電変換素子に蓄積された電荷を転送した前記出力部で電圧に変換した第３の電圧との第１の差分から、前記第２の電圧と前記第１の電圧との第２の差分を減算することを特徴とする請求項２に記載の撮像装置。
4. 前記ノイズは、時間に対して線形的に変化するノイズであることを特徴とする請求項３に記載の撮像装置。
5. 前記光電変換素子に蓄積された電荷を転送し前記出力部で電圧に変換するタイミングと前記第２のタイミングとの間隔は、前記第１のタイミングと前記第２のタイミングとの間隔と同じであることを特徴とする請求項４に記載の撮像装置。
6. 光学系と、
   請求項１乃至請求項５のいずれか１項に記載の撮像装置と、
   を備える撮像システム。
7. 光を電荷に光電変換する光電変換素子と、前記光電変換素子に蓄積された電荷を一時的に蓄える蓄積部と、前記蓄積部に蓄積された電荷を除去するリセット部と、前記光電変換素子から前記蓄積部に転送された電荷を電圧に変換して出力する出力部とを有する画素が、二次元に配列された撮像部と、を備える撮像装置の制御方法であって、
   前記出力部の時間的に変化するノイズをキャンセルする工程を含むことを特徴とする撮像装置の制御方法。
8. 請求項７に記載の制御方法をコンピュータに実行させるためのプログラム。

Images