JP2008040756A - 電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体、電磁界回路連携解析装置および電磁界回路連携解析方法 - Google Patents
電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体、電磁界回路連携解析装置および電磁界回路連携解析方法 Download PDFInfo
- Publication number
- JP2008040756A JP2008040756A JP2006213642A JP2006213642A JP2008040756A JP 2008040756 A JP2008040756 A JP 2008040756A JP 2006213642 A JP2006213642 A JP 2006213642A JP 2006213642 A JP2006213642 A JP 2006213642A JP 2008040756 A JP2008040756 A JP 2008040756A
- Authority
- JP
- Japan
- Prior art keywords
- analysis
- circuit
- value
- cell
- electromagnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】複数のセルに分割された解析対象となる領域において、複数のセルのうち、回路素子が挿入された回路セル以外のセルの電界について第1の電磁界解析を行なうステップ(S802)と、回路セルにおいて、現在の時刻を含む所定の期間における回路セルの電流値による補間式および電磁界解析における関係式を用いて現在の時刻での電流源の値を更新させながら、回路解析を行なうステップ(S804)と、第1の電磁界解析を行なうステップおよび回路解析を行なうステップの結果に基づき、セルの磁界について第2の電磁界解析を行なうステップ(S806)と、第1の電磁界解析を行なうステップと、回路解析を行なうステップと、第2の電磁界解析を行なうステップとを、所定の条件が満たされるまで繰り返すステップ(S810)とを備える、解析処理をコンピュータに実行させるための電磁界回路連携解析プログラムを提供する。
【選択図】図8
Description
図1は、本発明に係る電磁界回路連携解析プログラムを実行するコンピュータ100の一例を示す概念図である。
図2を参照して、CPU120の機能的構成を説明する。
(2.1)では、非特許文献1で示されているような、電磁界回路連携解析の方法について説明する。次いで、(2.2)において、本発明に係る連携解析方法について説明する。
まず、電磁界解析を行なう手法の一つであるFDTD法について説明し、次いで連携解析するのに用いられる解析手法の例として電流源法について説明する。
式(1)はnタイムステップの電界E(ベクトル)、式(2)は(n+1/2)タイムステップの磁界H(ベクトル)についての関係式である。ただし、Δtem,μ,ε,σは、それぞれ、タイムステップ、透磁率、誘電率、導電率とする。
タイムステップΔtemが式(3)を満たさない場合は、算出された値が発散されてしまうことが一般に知られている。
図4を参照して、回路解析とFDTD法との間のデータの受け渡しについて説明する。なお、図4では、時刻(n−1)Δtemにおける電界強度En-1(ベクトル)および時刻(n−3/2)Δtemにおける磁界強度Hn-3/2(ベクトル)が既知であるとする。
上述したように、非特許文献1で開示されている方法では、時刻nΔtemの回路セルの電界を導出するのに、時刻(n−1/2)Δtemまでの電流値に基づいて一定値をとる電流源を定めていた。本発明では、時刻(n−1/2)Δtemから(n+1/2)Δtemまでの電流源関数in(t)を、FDTD法において、時刻(n−1/2)Δtemの磁界値より算出された電流値In-1/2と、時刻(n+1/2)Δtemの磁界値により算出される電流値In+1/2とを用いた補間式により表わす。ここでは、例として次の式(6)のような線形関数として定義する。
ここで、In-1/2に関しては、時刻nΔtemにおいて、すでにFDTD法で計算済みの磁界値から求められる値であるが、In+1/2に関しては、計算中の時刻nΔtemよりもさらに1/2Δtemだけ進んだ時刻における磁界値から求める値である。このため、In+1/2の値を定めることはできない。そこで、FDTD法の計算式からIn+1/2の満たすべき関係式を求める。以下では、具体例を挙げて説明する。
また、電界値Ey n(i,j,k)の位置での電流源法により定式化した回路方程式はFDTD法から見ると、次の式(8)のような内部状態を持つブラックボックスな関数として表わすことができる。
図5に示すように、電流値Iy n+1/2(i,j,k)は、回路セルの近傍の磁界値を用いて以下のアンペアの式(9)で表わすことができる。
図6および式(14)に示すように、電流値Iy n+1/2(i,j,k)は、近傍の電界値とIy n-1/2(i,j,k)によって決定される。
以上の発明に係る電磁界回路連携解析は、以下の手続きによってコンピュータソフトウェアとして実装できる。
図8は、本発明に係る電磁界回路連携解析の処理を示したフローチャートである。
まず、ステップS800において、CPU120は、ハードディスク124に格納されている回路基板データ134から、解析の設定を記述した解析条件、回路情報等のデータを読み込み、次の1から7に挙げる初期化処理を行なう。
図9は、埋め込み回路解析処理を示したフローチャートである。
ここで、収束条件を満たさないと判断した場合(ステップS908において、NO)、ステップS916において、CPU120は、Iy n+1/2(i,j,k)_estにステップS906で求めたIy n+1/2(i,j,k)の値を代入して更新する。
上述したように、本発明によれば、連続な電源関数を設定して回路解析を行なう。これにより、精度の高い解析を行なうことができる。特に、非線形の回路において回路解析の安定性、連携解析の精度を向上させることができる。
Claims (6)
- 演算処理部を有するコンピュータに、電磁界回路連携解析を実行させるためのプログラムであって、
前記演算処理部が、複数のセルに分割された解析対象となる領域において、前記複数のセルのうち、回路素子が挿入された回路セル以外のセルの電界または磁界の一方について第1の電磁界解析を行なうステップと、
前記演算処理部が、前記回路セルにおいて、現在の時刻を含む所定の期間における前記回路セルの電流値または電圧値の一方による補間式および電磁界解析における関係式を用いて現在の時刻での電源値を更新させながら、回路解析を行なうステップと、
前記演算処理部が、前記第1の電磁界解析を行なうステップおよび前記回路解析を行なうステップの結果に基づき、前記セルの磁界または電界の他方について第2の電磁界解析を行なうステップと、
前記演算処理部が、前記第1の電磁界解析を行なうステップと、前記回路解析を行なうステップと、前記第2の電磁界解析を行なうステップとを、所定の条件が満たされるまで繰り返すステップとを備える、解析処理をコンピュータに実行させるための電磁界回路連携解析プログラム。 - 前記電源値は電流源値であり、
前記演算処理部が、複数のセルに分割された解析対象となる領域において、時刻t−1/2Δtまでの電界値および磁界値を求めるステップをさらに備え、
前記第1の電磁界解析を行なうステップは、前記演算処理部が、前記複数のセルのうち、回路素子が挿入された回路セル以外のセルの時刻tでの電界値を求め、
前記回路解析を行なうステップは、
前記演算処理部が、前記回路セルにおいて、時刻t+1/2Δtでの電流値の推定値を初期化するステップと、
前記演算処理部が、前記回路セルの電界値を求めるステップと、
前記演算処理部が、前記回路セルの電流値を求めるステップとを含み、
前記回路セルの電界値を求めるステップは、
前記演算処理部が、前記回路セルにおいて、前記時刻t−1/2Δtでの前記磁界値から算出した電流値と前記推定値との前記補間式により、前記時刻tでの電流源の値を設定するステップと、
前記演算処理部が、前記回路セルにおいて、前記設定された電流源の値に基づき回路解析を行なうことで、前記時刻tでの前記回路セルの電圧値を求めるステップと、
前記演算処理部が、前記回路セルの電圧値から、前記時刻tにおける前記回路セルの電界値を求めるステップとを有し、
前記回路セルの電流値を求めるステップは、前記時刻tでの前記電界値を前記回路セルと前記回路セルの近傍のセルとの間で成立する電磁界解析における前記関係式に代入して、前記回路セルにおける前記時刻t+1/2Δtでの電流値を求め、
前記回路解析を行なうステップは、
前記演算処理部が、前記回路セルの電流値を求めるステップで求めた前記電流値と前記推定値との差が所定の値より小さくなるまで、前記推定値を更新しながら、前記回路セルの電界値を求めるステップと前記回路セルの電流値を求めるステップとを繰り返すステップと、
前記演算処理部が、前記推定値を更新しながら、前記回路セルの電界値を求めるステップと前記回路セルの電流値を求めるステップとを繰り返すステップの結果に基づき、前記時刻tでの前記回路セルの電界値を出力するステップとをさらに含み、
前記第2の電磁界解析を行なうステップは、前記演算処理部が、前記時刻t+1/2Δtにおける前記セルの磁界値を求め、
前記演算処理部が、前記時刻tをt+Δtに更新するステップをさらに備える、請求項1記載の解析処理をコンピュータに実行させるための電磁界回路連携解析プログラム。 - 前記初期化するステップは、前記演算処理部が、前記時刻t−1/2Δtまでの磁界値から算出した電流値を用いて前記推定値の初期値を設定し、
前記推定値を更新しながら、前記回路セルの電界値を求めるステップと前記回路セルの電流値を求めるステップとを繰り返すステップは、前記演算処理部が、前記回路セルの電流値を求めるステップにより求められた電流値を前記推定値として更新する、請求項2記載の電磁界回路連携解析プログラム。 - 請求項1記載の電磁界回路連携解析プログラムを格納したコンピュータ読み取り可能な記録媒体。
- 電磁界解析と回路解析との連携解析を行なう電磁界回路連携解析装置であって、
回路解析を行なう回路解析部を備え、
前記回路解析部は、複数のセルに分割された解析対象となる領域において、前記複数のセルのうち、回路素子が挿入された回路セルにおいて、現在の時刻を含む所定の期間における前記回路セルの電流値または電圧値の一方による補間式および電磁界解析における関係式を用いて現在の時刻での電源値を更新させながら、回路解析を行なう手段を含み、
前記電磁界解析を行なう電磁界解析部をさらに備え、
前記電磁界解析部は、
前記複数のセルのうち、前記回路セル以外のセルの電界または磁界の一方について第1の電磁界解析を行ない、前記第1の電磁界解析の結果を前記回路解析部に与える第1の手段と、
前記第1の手段および前記回路解析部の結果に基づき、前記セルの磁界または電界の他方について第2の電磁界解析を行なう手段とを含み、
前記第1の手段と、前記回路解析を行なう手段と、前記第2の電磁界解析を行なう手段とを、所定の条件が満たされるまで繰り返す解析制御部とをさらに備える、電磁界回路連携解析装置。 - 電磁界解析と回路解析との連携解析を行なう電磁界回路連携解析方法であって、
複数のセルに分割された解析対象となる領域において、前記複数のセルのうち、回路素子が挿入された回路セル以外のセルの電界または磁界の一方について第1の電磁界解析を行なうステップと、
前記回路セルにおいて、現在の時刻を含む所定の期間における前記回路セルの電流値または電圧値の一方による補間式および電磁界解析における関係式を用いて現在の時刻での電源値を更新させながら、回路解析を行なうステップと、
前記第1の電磁界解析を行なうステップおよび前記回路解析を行なうステップの結果に基づき、前記セルの磁界または電界の他方について第2の電磁界解析を行なうステップと、
前記第1の電磁界解析を行なうステップと、前記回路解析を行なうステップと、前記第2の電磁界解析を行なうステップとを、所定の条件が満たされるまで繰り返すステップとをさらに備える、電磁界回路連携解析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006213642A JP4637799B2 (ja) | 2006-08-04 | 2006-08-04 | 電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体、および電磁界回路連携解析装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006213642A JP4637799B2 (ja) | 2006-08-04 | 2006-08-04 | 電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体、および電磁界回路連携解析装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008040756A true JP2008040756A (ja) | 2008-02-21 |
JP4637799B2 JP4637799B2 (ja) | 2011-02-23 |
Family
ID=39175688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006213642A Expired - Fee Related JP4637799B2 (ja) | 2006-08-04 | 2006-08-04 | 電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体、および電磁界回路連携解析装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4637799B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103258119A (zh) * | 2013-04-19 | 2013-08-21 | 东北电力大学 | 一种高压变电站工频电场的评估方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11153634A (ja) * | 1997-11-19 | 1999-06-08 | Fujitsu Ltd | シミュレーション装置及びシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
-
2006
- 2006-08-04 JP JP2006213642A patent/JP4637799B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11153634A (ja) * | 1997-11-19 | 1999-06-08 | Fujitsu Ltd | シミュレーション装置及びシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103258119A (zh) * | 2013-04-19 | 2013-08-21 | 东北电力大学 | 一种高压变电站工频电场的评估方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4637799B2 (ja) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4484914B2 (ja) | シミュレーション装置、シミュレーションプログラム、およびシミュレーションプログラムが格納された記録媒体 | |
EP1907956B1 (en) | Accelerated analog and/or rf simulation | |
JP5039890B2 (ja) | セル特性の解析のための電流源ドライバ・モデルの合成 | |
EP1923804B1 (en) | Incremental solver for modeling an integrated circuit | |
US11636238B2 (en) | Estimating noise characteristics in physical system simulations | |
JP2006053908A (ja) | シミュレーション手法 | |
Zhang et al. | Simulation and automated modeling of microwave circuits: State-of-the-art and emerging trends | |
JP5935544B2 (ja) | 論理セルのアナログモデルを生成する方法、製品及びコンピュータシステム | |
TWI421703B (zh) | 模擬技術(一) | |
US20150199460A1 (en) | Custom circuit power analysis | |
US7539961B2 (en) | Library-based solver for modeling an integrated circuit | |
De Jonghe et al. | Characterization of analog circuits using transfer function trajectories | |
Koziel et al. | Theoretical justification of space-mapping-based modeling utilizing a database and on-demand parameter extraction | |
US9317638B1 (en) | Polymorphic circuit simulation system | |
JP4233513B2 (ja) | 解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体 | |
JP5071081B2 (ja) | 半導体装置に対する同時動作信号ノイズ見積り方法における同時動作信号ノイズ基礎特性取得方法、及びプログラム | |
JP4637799B2 (ja) | 電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体、および電磁界回路連携解析装置 | |
JP2002304434A (ja) | Emiシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム | |
JP4684188B2 (ja) | 回路モデル作成プログラム、回路モデル作成プログラムを格納したコンピュータ読み取り可能な記録媒体および回路モデル作成装置 | |
US20020144220A1 (en) | Method for modelling of inductance | |
JP4931643B2 (ja) | 電磁界回路連携解析装置、電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体および電磁界回路連携解析方法 | |
US9607118B1 (en) | Evaluating on-chip voltage regulation | |
JP2007183878A (ja) | 電磁界回路連携解析プログラム、記録媒体、解析方法、および解析装置 | |
US7299164B2 (en) | Mixed-signal finite state machine models ensuring analog continuity | |
JP2011237989A (ja) | 半導体集積回路の設計装置、その設計方法、及びその設計プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |