JP2008034488A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2008034488A
JP2008034488A JP2006203964A JP2006203964A JP2008034488A JP 2008034488 A JP2008034488 A JP 2008034488A JP 2006203964 A JP2006203964 A JP 2006203964A JP 2006203964 A JP2006203964 A JP 2006203964A JP 2008034488 A JP2008034488 A JP 2008034488A
Authority
JP
Japan
Prior art keywords
led chip
substrate
light
wiring
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006203964A
Other languages
English (en)
Other versions
JP5010199B2 (ja
Inventor
Masao Kirihara
昌男 桐原
Masao Kubo
雅男 久保
Yoshiharu Sanagawa
佳治 佐名川
Kenichiro Tanaka
健一郎 田中
Masanao Kamakura
將有 鎌倉
Kazuji Yoshida
和司 吉田
Takeshi Nakasuji
威 中筋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2006203964A priority Critical patent/JP5010199B2/ja
Publication of JP2008034488A publication Critical patent/JP2008034488A/ja
Application granted granted Critical
Publication of JP5010199B2 publication Critical patent/JP5010199B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】薄型化および小型化が可能で且つ信頼性が高い発光装置を提供する。
【解決手段】LEDチップ1と、LEDチップ1が搭載されるベース基板部たるLED搭載用基板20およびLEDチップ1を囲む形でLED搭載用基板20から突設された壁部2bを有する実装基板2とを備え、LEDチップ1の両電極12a,12bのうちの一方の電極12aがLEDチップ1におけるLED搭載用基板20側とは反対の一表面側に設けられている。実装基板2は、壁部2bの先端部から内方へLEDチップ1の上記一表面側に設けられた電極12aであるパッドと重なる位置まで張り出した梁状片2cを有し、当該梁状片2cにパッド12aと接合されて電気的に接続される配線45が設けられている。
【選択図】図1

Description

本発明は、発光装置に関するものである。
従来から、表面実装型の発光装置として、1ないし複数のLEDチップを収納する収納凹所が一表面に設けられLEDチップが収納凹所の内底面に実装された実装基板と、収納凹所内でLEDチップおよびLEDチップに接続されたボンディングワイヤを封止した封止樹脂からなる封止部とを備えた発光装置が各所で研究開発されている(例えば、特許文献1,2,3)。
ここにおいて、上記特許文献1に開示された発光装置では、LEDチップから放射される光と封止部に添加されている蛍光体から放射される光の混色光として白色光を得ることができる。また、上記特許文献2,3に開示された発光装置では、発光色の互いに異なる複数のLEDチップを備えているので、各発光色のLEDチップから放射される光の混色光あるいは各LEDチップから放射される光と封止部に添加されている蛍光体から放射される光との混色光として白色光を得ることができる。
また、従来から、互いに発光色の異なる複数のLEDチップを備えた発光装置において、各発光色ごとのLEDチップの温度特性や寿命特性の違いによらず所望の光色や色温度の混色光(例えば、白色光)を得る目的で、各LEDチップからの光の一部を光電変換する光センサを実装基板の適宜位置に配置した構成のものも提案されている(例えば、特許文献4参照)。
特開2003−249691号公報 特開2005−317873号公報 特開2005−123484号公報 特開平10−49074号公報
ところで、上記特許文献1〜3に開示された発光装置は、実装基板が、LEDチップが実装されるベース基板部およびLEDチップを囲む形でベース基板部から突設された壁部を有しているが、LEDチップのパッドと実装基板の配線とがボンディングワイヤを介して電気的に接続され封止部により封止されているので、壁部の高さ寸法がボンディングワイヤに起因して大きくなり、実装基板の薄型化が難しかった。また、上記特許文献1〜3に開示された発光装置では、ベース基板部上(つまり、収納凹所の内底面上)にボンディングワイヤが接続される配線を設ける必要があり、実装基板の平面サイズが比較的大きくなってしまい、プリント基板などの回路基板への実装面積が大きくなるので、より一層の小型化が望まれていた。また、上記特許文献1〜3に開示された発光装置では、実装基板の配線とLEDチップのパッドとを電気的に接続しているボンディングワイヤが外部からの衝撃や応力に起因して断線してしまう恐れがあった。
本発明は上記事由に鑑みて為されたものであり、その目的は、薄型化および小型化が可能で且つ信頼性が高い発光装置を提供することにある。
請求項1の発明は、LEDチップと、LEDチップが搭載されるベース基板部およびLEDチップを囲む形でベース基板部から突設された壁部を有する実装基板とを備え、LEDチップの両電極のうちの少なくとも一方の電極がLEDチップにおけるベース基板部側とは反対の一表面側に設けられた発光装置であって、実装基板は、壁部の先端部から内方へ少なくともLEDチップの前記一表面側に設けられた電極であるパッドと重なる位置まで張り出した梁状片を有し、当該梁状片にパッドと接合されて電気的に接続される配線が設けられてなることを特徴とする。
この発明によれば、実装基板が、壁部の先端部から内方へ少なくともLEDチップの前記一表面側に設けられた電極であるパッドと重なる位置まで張り出した梁状片を有し、当該梁状片にパッドと接合されて電気的に接続される配線が設けられているので、LEDチップのパッドと実装基板の配線とをボンディングワイヤを介して電気的に接続する場合に比べて、薄型化および小型化が可能となり、且つ、信頼性を高めることが可能となる。
請求項2の発明は、請求項1の発明において、前記配線と前記パッドとがバンプを介して接合されてなることを特徴とする。
この発明によれば、前記配線と前記パッドとの接続信頼性を高めることができる。
請求項3の発明は、請求項1または請求項2の発明において、前記梁状片における前記ベース基板部側に前記LEDチップから放射された光の一部を光電変換する光センサが設けられてなることを特徴とする。
この発明によれば、光センサを配置するためのスペースを前記梁状片とは別に確保する必要がないので、光センサを設けたことによる外部への光取出し効率の低下を防止することができる。
請求項1の発明では、LEDチップのパッドと実装基板の配線とをボンディングワイヤを介して電気的に接続する場合に比べて、薄型化および小型化が可能となり、且つ、信頼性を高めることが可能となるという効果がある。
以下、本実施形態の発光装置について図1〜図8を参照しながら説明する。
本実施形態の発光装置は、可視光(例えば、赤色光、緑色光、青色光など)を放射する1つのLEDチップ1と、LEDチップ1を収納する収納凹所2a(図3参照)が一表面に形成され収納凹所2aの内底面にLEDチップ1が実装された実装基板2と、実装基板2の上記一表面側において収納凹所2aを閉塞する形で実装基板2に固着された透光性部材3と、実装基板2の収納凹所2aに充填された透光性の封止樹脂(例えば、シリコーン樹脂、アクリル樹脂など)からなりLEDチップ1を封止した封止部5と備えており、実装基板2と透光性部材3とでパッケージを構成している。なお、透光性部材3は、必ずしも設けなくてもよく、必要に応じて適宜設ければよい。
実装基板2は、図1〜図3に示すように、LEDチップ1が一表面側に搭載される矩形板状のLED搭載用基板20と、LED搭載用基板20の上記一表面側に対向配置され円形状の光取出窓41が形成された配線用基板40と、LED搭載用基板20と配線用基板40との間に介在し光取出窓41に連通する矩形状の開口窓31が形成された中間層基板30とで構成されており、LED搭載用基板20と中間層基板30と配線用基板40とで囲まれた空間が上記収納凹所2aを構成している。ここにおいて、LED搭載用基板20および中間層基板30および配線用基板40の外周形状は矩形状であり、中間層基板30および配線用基板40はLED搭載用基板20と同じ外形寸法に形成されている。
本実施形態では、LED搭載用基板20が、LEDチップ1が搭載されるベース基板部を構成し、中間層基板30と配線用基板40とで、LEDチップ1を囲む形でベース基板部から突設された壁部2bを構成している。また、配線用基板40において光取出窓41の内側面から内方へLEDチップ1の一表面側に設けられた電極(パッド)12aと重なる位置まで張り出した張出部44が、壁部2bの先端部から内方へ張り出した梁状片2cを構成しており、当該梁状片2cに、LEDチップ1の電極12aと電気的に接続される配線45およびLEDチップ1から放射された光の一部を光電変換する光センサ4が設けられている。ここにおいて、配線用基板40は、梁状片2cが厚み方向に弾性を有するように薄型化されており、中間層基板30に比べて薄くなっている。
上述のLED搭載用基板20、中間層基板30、配線用基板40は、それぞれ、導電形がn形で主表面が(100)面のシリコン基板20a,30a,40aを用いて形成してあり、中間層基板30の内側面が、アルカリ系溶液(例えば、TMAH溶液、KOH溶液など)を用いた異方性エッチングにより形成された(111)面により構成されており、LEDチップ1から放射された光を前方へ反射するミラー2dを構成している。要するに、本実施形態では、中間層基板30がLEDチップ1から側方へ放射された光を前方へ反射させる枠状のリフレクタを兼ねている。
LED搭載用基板20は、図4および図5に示すように、シリコン基板20aの一表面側(図4(c)における左面側)に、LEDチップ1の他表面側の電極12bと電気的に接続される導体パターン25bが形成されるとともに、中間層基板30に形成された貫通孔配線34aを介して上記配線45と電気的に接続される導体パターン25a、中間層基板30に形成された別の2つの貫通孔配線34c,34cを介して光センサ4と電気的に接続される2つの導体パターン25c,25cが形成されており、各導体パターン25a,25b,25c,25cとシリコン基板20aの他表面側(図4(c)における右面側)に形成された4つの外部接続用電極27a,27b,27c,27cとがそれぞれ貫通孔配線24を介して電気的に接続されている。ここにおいて、LED搭載用基板20の上記一表面側においてLEDチップ1の電極12bと電気的に接続される導体パターン25bは、LEDチップ1がダイボンディングされる矩形状のダイパッド部25baと、ダイパッド部25baに連続一体に形成され貫通孔配線24との接続部位となる引き出し配線部25bbとで構成してある。また、LED搭載用基板20は、シリコン基板20aの上記一表面側に、中間層基板30と接合するための接合用金属層29も形成されている。
また、LED搭載用基板20は、シリコン基板20aの上記他表面側に、シリコン基板20aよりも熱伝導率の高い金属材料からなる矩形状の放熱用パッド部28が形成され、ダイパッド部25baと放熱用パッド部28とがシリコン基板20aよりも熱伝導率の高い金属材料(例えば、Cuなど)からなる複数(本実施形態では、9つ)の円柱状のサーマルビア26を介して熱的に結合されており、LEDチップ1で発生した熱が各サーマルビア26および放熱用パッド部28を介して放熱されるようになっている。
ところで、LED搭載用基板20は、シリコン基板20aに、上述の4つの貫通孔配線24それぞれが内側に形成される4つの貫通孔22aと、上述の9つのサーマルビア26それぞれが内側に形成される9つの貫通孔22bとが厚み方向に貫設され、シリコン基板20aの上記一表面および上記他表面と各貫通孔22a,22bの内面とに跨って熱酸化膜(シリコン酸化膜)からなる絶縁膜23が形成されており、各導体パターン25a,25b,25c,25c、接合用金属層29、各外部接続用電極27a,27b,27c,27c、放熱用パッド部28、各貫通孔配線24および各サーマルビア26がシリコン基板20aと電気的に絶縁されている。
ここにおいて、各導体パターン25a,25b,25c,25c、接合用金属層29、各外部接続用電極27a,27b,27c,27c、放熱用パッド部28は、絶縁膜23上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されており、同時に形成してある。なお、本実施形態では、絶縁膜23上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。また、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、貫通孔配線24およびサーマルビア26の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。
中間層基板30は、図6および図7に示すように、シリコン基板30aの一表面側(図6(c)における右面側)に、LED搭載用基板20の3つの導体パターン25a,25c,25cと接合されて電気的に接続される3つの導体パターン35a,35c,35cが形成されるとともに、LED搭載用基板20の接合用金属層29と接合される接合用金属層36が形成されている。また、中間層基板30は、シリコン基板30aの他表面側(図6(c)における左面側)に、各導体パターン35a,35c,35cと貫通孔配線34a,34c,34cを介して電気的に接続される導体パターン37a,37c,37cが形成されるとともに、配線用基板40と接合するための接合用金属層38が形成されている。
また、中間層基板30は、シリコン基板30aに、上述の3つの貫通孔配線34a,34c,34cが内側に形成される3つの貫通孔32が厚み方向に貫設され、シリコン基板30aの上記一表面および上記他表面と各貫通孔32の内面とに跨って熱酸化膜(シリコン酸化膜)からなる絶縁膜33が形成されており、各導体パターン35a,35c,35c,37a,37c,37cおよび各接合用金属層36,38および各貫通孔配線34a,34c,34cがシリコン基板30aと電気的に絶縁されている。ここにおいて、各導体パターン35a,35c,35c,37a,37c,37cおよび各接合用金属層36,38は、絶縁膜33上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されており、同時に形成してある。なお、本実施形態では、絶縁膜33上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と絶縁膜33との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、各貫通孔配線34a,34c,34cの材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。
配線用基板40は、図8に示すように、シリコン基板40aの一表面側(図8(b)における下面側)に、中間層基板30の導体パターン37a,37c,37cと接合されて電気的に接続される3つの導体パターン47a,47c,47c、上記配線45が形成されるとともに、中間層基板30の接合用金属層38と接合される接合用金属層48が形成されている。ここにおいて、上記配線45は導体パターン47aと電気的に接続されている。また、配線用基板40に形成された光センサ4は、フォトダイオードであり、当該フォトダイオードのp形領域4aおよびn形領域4b(本実施形態では、シリコン基板40a)それぞれと導体パターン47c,47cとが電気的に接続されている。
また、配線用基板40は、シリコン基板40aの上記一表面側にシリコン酸化膜からなる絶縁膜43が形成されており、当該絶縁膜43がフォトダイオードの反射防止膜を兼ねている。また、各導体パターン47a,47c,47cおよび配線45および接合用金属層48は、絶縁膜43上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されており、同時に形成してある。なお、本実施形態では、絶縁膜43上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と絶縁膜43との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
上述の実装基板2の形成にあたっては、光センサ4、各導体パターン47a,47c,47c、上記配線45および接合用金属層48が形成されたシリコン基板40aと中間層基板30とを低温での直接接合が可能な常温接合法などにより接合する第1の接合工程を行った後、シリコン基板40aを所望の厚みまで研磨する研磨工程を行い、その後、誘導結合プラズマ(ICP)型のドライエッチング装置などを用いてシリコン基板40aに光取出窓41および梁状片2cを形成する光取出窓形成工程を行うことで配線用基板40を完成させてから、LEDチップ1が搭載されLEDチップ1の電極12a上にバンプ14が形成されたLED搭載用基板20と中間層基板30とを常温接合法などにより接合するのと同時に配線用基板40の上記配線45とバンプ14とを接合する第2の接合工程を行うようにすればよい。なお、常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する。
上述の第1の接合工程では、シリコン基板40aの接合用金属層48と中間層基板30の接合用金属層38とが接合されるとともに、シリコン基板40aの導体パターン47a,47c,47cと中間層基板30の導体パターン37a,37c,37cとが接合され電気的に接続される。ここで、導体パターン47a,47c,47cと導体パターン37a37c,37cとの接合部位は、貫通孔配線34a,34c,34cに重なる領域からずらしてあるので、導体パターン47a,47c,47cと導体パターン37a,37c,37cとの互いの接合面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、第2の接合工程では、LED搭載用基板20の接合用金属層29と中間層基板30の接合用金属層36とが接合されるとともに、LED搭載用基板20の導体パターン25a,25c,25cと中間層基板30の導体パターン35a,35c,35cとが接合され電気的に接続され、また、LEDチップ1の電極12aと梁状片2cに設けられている配線45とがバンプ14を介して接合されて電気的に接続される。ここで、導体パターン25a,25c,25cと導体パターン35a,35c,35cとの接合部位は、貫通孔配線24,24,24に重なる領域および貫通孔配線34a,34c,34cに重なる領域からずらしてあるので、導体パターン25a,25c,25cと導体パターン35a,35c,35cとの互いの接合面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。
また、上述の透光性部材3は、透光性材料(例えば、シリコーン、アクリル樹脂、ガラスなど)からなる透光性基板を用いて形成してある。ここで、透光性部材3は、実装基板2と同じ外周形状の矩形板状に形成されており、実装基板2側とは反対の光取り出し面に、LEDチップ1から放射された光の全反射を抑制する微細凹凸構造が形成されている。ここにおいて、透光性部材3の光取り出し面に形成する微細凹凸構造は、多数の微細な凹部が2次元周期構造を有するように形成されている。なお、上述の微細凹凸構造は、例えば、レーザ加工技術やエッチング技術やインプリントリソグラフィ技術などを利用して形成すればよい。また、微細凹凸構造の周期は、LEDチップ1の発光ピーク波長の1/4〜100倍程度の範囲で適宜設定すればよい。
本実施形態の発光装置の製造にあたっては、上述の各シリコン基板20a,30a,40aとして、それぞれLED搭載用基板20、中間層基板30、配線用基板40を多数形成可能なシリコンウェハを用いるとともに、上述の透光性基板として透光性部材3を多数形成可能なウェハ状のもの(透光性ウェハ)を用い、上述の第1の接合工程、研磨工程、第2の接合工程、光取出窓形成工程、第2の接合工程、実装基板2の収納凹所2aに封止樹脂を充填して封止部5を形成する封止部形成工程、封止部形成工程の後で実装基板2と透光性部材3とを接合する第3の接合工程などの各工程をウェハレベルで行うことでウェハレベルパッケージ構造体を形成してから、ダイシング工程により実装基板2のサイズに分割するようにすれば、LED搭載用基板20と中間層基板30と配線用基板40と透光性部材3とが同じ外形サイズとなり、小型のパッケージを実現できるとともに、製造が容易になる。
以上説明した本実施形態の発光装置では、実装基板2が、壁部2bの先端部から内方へ少なくともLEDチップ1の上記一表面側に設けられた電極12aと重なる位置まで張り出した梁状片2cを有し、当該梁状片2cに電極12aと接合されて電気的に接続される配線45が設けられているので、従来のようにLEDチップの電極と実装基板の配線とをボンディングワイヤを介して電気的に接続する場合に比べて、薄型化および小型化が可能となり、且つ、信頼性を高めることが可能となる。また、本実施形態では、配線45と電極12aとがバンプ14を介して接合されているので、配線45と電極12aとの接信頼性を高めることができる。また、本実施形態では、梁状片2cにおけるLED搭載用基板20側にLEDチップ1ら放射された光の一部を光電変換する光センサ4が設けられているので、光センサ4を配置するためのスペースを梁状片2cとは別に確保する必要がなく、光センサ4を設けたことによる外部への光取出し効率の低下を防止することができる。また、光センサ4をパッケージの外側に配置する場合に比べて光センサ4の受光効率が高くなるので、光センサ4の受光面積を小さくすることができる。
なお、本実施形態の発光装置では、梁状片2cが片持ち梁構造となっているが、梁状片2cは、図9に示すような両持ち梁構造としてもよいし、図10に示すようにL字状梁構造としてもよく、図9や図10の梁状片2cでは、LEDチップ1の電極12aに接続される配線45と光センサ4に接続される配線(図示せず)とを並行して配設する必要がないので、梁状片2cの幅寸法をより狭くすることが可能になる。
また、本実施形態の発光装置では、透光性部材3の光取り出し面に、LEDチップ1から放射された光の全反射を抑制する微細凹凸構造が形成されているので、透光性部材3における実装基板2側とは反対に存在する媒質(空気)と透光性部材3との屈折率差に起因した光の全反射を抑制することができ、光取り出し効率を高めることができる。
また、本実施形態では、実装基板2の形成にあたって上述の各接合工程において、低温での直接接合が可能な常温接合法を採用しているので、各接合工程でLEDチップ1のジャンクション温度が最大ジャンクション温度を超えるのを防止することができる。
なお、上述の実施形態では、LEDチップ1の一表面側にパッドとなる電極12aが形成され他表面側に電極12bが形成されているが、LEDチップ1の一表面側にそれぞれパッドとなる電極12a,12bが形成されたものを採用してもよい。
また、上述の実施形態の構成において、中間層基板30の内側面に、LEDチップ1から放射された光を反射する金属材料(例えば、Au、Ag、Ni、Cr、Al、Al−Siなど)からなる金属膜を形成するようにすれば、当該金属膜の材料をLEDチップ1の発光波長に応じて適宜選択する(つまり、LEDチップ1の発光波長域における反射率の高い材料を選択する)ことにより反射効率を高めることができるので、光センサ4への集光効率を高めることができ、光センサ4の出力のS/N比を更に高めることができる。
ところで、上述の実施形態の発光装置は、LEDチップ1から放射された光の一部を光電変換する光センサ4を備えているので、例えば、LEDチップ1として赤色光を放射する赤色LEDチップを用いた発光装置と、LEDチップ1として緑色光を放射する緑色LEDチップを用いた発光装置と、LEDチップ1として青色光を放射する青色LEDチップを用いた発光装置とを同一の回路基板上に実装するとともに、当該回路基板に各発光装置のLEDチップ1へ駆動電流を供給する駆動回路部と、各光センサ4の出力が目標値に保たれるように駆動回路部から各発光装置へ供給する駆動電流を制御する制御回路部とを設けた照明装置を構成すれば、各発光色ごとのLEDチップ1の温度特性や寿命特性の違いによらず所望の光色や色温度の白色光を得ることが可能となる。
また、上述の実施形態では、1つの実装基板2に1つのLEDチップ1を実装してあるが、1つの実装基板2に発光色が同じ複数のLEDチップ1を実装するようにしてもよい。また、1つの実装基板2に互いに発光色の異なる複数種のLEDチップ1を実装するとともに、配線用基板40に各発光色のLEDチップ1それぞれからの光を光電変換する複数種の光センサ4を設けて各発光色のLEDチップ1の光を同時かつ且つ各別に検出するようにし、各光センサ4それぞれの出力が目標値に近づくように制御回路部が駆動回路部を制御するようにしてもよい。この場合の光センサ4は、例えば、可視光域全域に分光感度を有するフォトダイオードとLEDチップ1の発光色の波長域の光を選択的に透過させるフィルタとで構成するようにすればよい。なお、この種のフィルタとしては、例えば、屈折率が互いに異なる2種類の誘電体膜(例えば、TiO膜とSiO膜)が周期的に積層された構造を採用すればよい。また、発光色が異なる複数種のLEDチップ1に対して光センサ4を1つだけ設け、各発光色のLEDチップ1をサイクリックに点灯するように制御回路部が駆動回路部を制御するようにすれば、発光色の異なる複数種のLEDチップ1の光を1つの光センサ4により各別に検出することもできる。
実施形態1の発光装置の概略断面図である。 同上の発光装置の概略分解斜視図である。 同上における実装基板を示し、(a)は概略平面図、(b)は(a)のA−A’概略断面図、(c)は(a)のB−B’概略断面図である。 同上におけるLED搭載用基板を示し、(a)は概略平面図、(b)は(a)のA−A’概略断面図、(c)は(a)のB−B’概略断面図である。 同上におけるLED搭載用基板の概略下面図である。 同上における中間層基板を示し、(a)は概略平面図、(b)は(a)のA−A’概略断面図、(c)は(a)のB−B’概略断面図である。 同上における中間層基板の概略下面図である。 同上における配線用基板を示し、(a)は概略平面図、(b)は(a)のA−A’概略断面図、(c)は(a)のB−B’概略断面図である。 同上の他の構成例を示す要部概略平面図である。 同上の別の構成例を示す要部概略平面図である。
符号の説明
1 LEDチップ
2 実装基板
2b 壁部
2c 梁状片
4 光センサ
5 封止部
12a 電極(パッド)
12b 電極
14 バンプ
20 LED搭載用基板(ベース基板部)
30 中間層基板
40 配線用基板
44 張出部
45 配線

Claims (3)

  1. LEDチップと、LEDチップが搭載されるベース基板部およびLEDチップを囲む形でベース基板部から突設された壁部を有する実装基板とを備え、LEDチップの両電極のうちの少なくとも一方の電極がLEDチップにおけるベース基板部側とは反対の一表面側に設けられた発光装置であって、実装基板は、壁部の先端部から内方へ少なくともLEDチップの前記一表面側に設けられた電極であるパッドと重なる位置まで張り出した梁状片を有し、当該梁状片にパッドと接合されて電気的に接続される配線が設けられてなることを特徴とする発光装置。
  2. 前記配線と前記パッドとがバンプを介して接合されてなることを特徴とする請求項1記載の発光装置。
  3. 前記梁状片における前記ベース基板部側に前記LEDチップから放射された光の一部を光電変換する光センサが設けられてなることを特徴とする請求項1または請求項2記載の発光装置。
JP2006203964A 2006-07-26 2006-07-26 発光装置 Active JP5010199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006203964A JP5010199B2 (ja) 2006-07-26 2006-07-26 発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006203964A JP5010199B2 (ja) 2006-07-26 2006-07-26 発光装置

Publications (2)

Publication Number Publication Date
JP2008034488A true JP2008034488A (ja) 2008-02-14
JP5010199B2 JP5010199B2 (ja) 2012-08-29

Family

ID=39123627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006203964A Active JP5010199B2 (ja) 2006-07-26 2006-07-26 発光装置

Country Status (1)

Country Link
JP (1) JP5010199B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027088A (ja) * 2007-07-23 2009-02-05 Fuji Xerox Co Ltd 半導体発光装置
CN102185090A (zh) * 2011-03-29 2011-09-14 晶科电子(广州)有限公司 一种采用cob封装的发光器件及其制造方法
KR101246220B1 (ko) 2011-10-05 2013-03-21 한국과학기술원 표면 내장형 발광 소자 패키지
WO2018105448A1 (ja) * 2016-12-05 2018-06-14 シチズン電子株式会社 発光装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1049074A (ja) * 1996-08-02 1998-02-20 Shichizun Denshi:Kk カラー表示装置
JPH10275938A (ja) * 1997-03-31 1998-10-13 Omron Corp 光源装置,電気部品の実装構造および方法,ならびにそれに用いる基板
JPH11161197A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd 画像表示装置
JP2003266791A (ja) * 2001-12-26 2003-09-24 Xerox Corp Ledプリントバーのための照射検出方法
JP2006135317A (ja) * 2004-11-01 2006-05-25 Agilent Technol Inc 強度モニタリングシステムを有するled照明システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1049074A (ja) * 1996-08-02 1998-02-20 Shichizun Denshi:Kk カラー表示装置
JPH10275938A (ja) * 1997-03-31 1998-10-13 Omron Corp 光源装置,電気部品の実装構造および方法,ならびにそれに用いる基板
JPH11161197A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd 画像表示装置
JP2003266791A (ja) * 2001-12-26 2003-09-24 Xerox Corp Ledプリントバーのための照射検出方法
JP2006135317A (ja) * 2004-11-01 2006-05-25 Agilent Technol Inc 強度モニタリングシステムを有するled照明システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027088A (ja) * 2007-07-23 2009-02-05 Fuji Xerox Co Ltd 半導体発光装置
CN102185090A (zh) * 2011-03-29 2011-09-14 晶科电子(广州)有限公司 一种采用cob封装的发光器件及其制造方法
CN102185090B (zh) * 2011-03-29 2013-08-21 晶科电子(广州)有限公司 一种采用cob封装的发光器件及其制造方法
KR101246220B1 (ko) 2011-10-05 2013-03-21 한국과학기술원 표면 내장형 발광 소자 패키지
WO2018105448A1 (ja) * 2016-12-05 2018-06-14 シチズン電子株式会社 発光装置

Also Published As

Publication number Publication date
JP5010199B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5192666B2 (ja) 発光装置
JP5243806B2 (ja) 紫外光発光装置
JP5010203B2 (ja) 発光装置
JP2013115116A (ja) Ledモジュール
JP5010366B2 (ja) 発光装置
JP5010198B2 (ja) 発光装置
JP5010199B2 (ja) 発光装置
JP4877239B2 (ja) 発光装置の製造方法
JP5939977B2 (ja) Ledモジュール
JP5102652B2 (ja) 発光装置
JP5390938B2 (ja) 発光装置
JP5351624B2 (ja) Ledモジュール
JP2009177095A (ja) 発光装置
JP5192667B2 (ja) 発光装置
JP5536980B2 (ja) 実装方法
JP5314269B2 (ja) 実装方法およびダイボンド装置
JP5351620B2 (ja) 発光装置
JP2009177099A (ja) 発光装置
JP5102605B2 (ja) 発光装置およびその製造方法
JP5554900B2 (ja) チップの実装方法
JP5475954B2 (ja) 発光装置
JP2009158506A (ja) 発光装置
JP5809440B2 (ja) Ledモジュール
JP2009177101A (ja) 発光装置
JP2009206216A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R150 Certificate of patent or registration of utility model

Ref document number: 5010199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3