JP2008033915A - Operation panel and electronic apparatus having the same - Google Patents

Operation panel and electronic apparatus having the same Download PDF

Info

Publication number
JP2008033915A
JP2008033915A JP2007169354A JP2007169354A JP2008033915A JP 2008033915 A JP2008033915 A JP 2008033915A JP 2007169354 A JP2007169354 A JP 2007169354A JP 2007169354 A JP2007169354 A JP 2007169354A JP 2008033915 A JP2008033915 A JP 2008033915A
Authority
JP
Japan
Prior art keywords
signal
output
display
terminal
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007169354A
Other languages
Japanese (ja)
Other versions
JP4845820B2 (en
Inventor
Yuichi Naoi
裕一 直井
Yasushi Ogasawara
靖史 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007169354A priority Critical patent/JP4845820B2/en
Publication of JP2008033915A publication Critical patent/JP2008033915A/en
Application granted granted Critical
Publication of JP4845820B2 publication Critical patent/JP4845820B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the number of output terminals, input terminals and signal lines of a control circuit for controlling an operation panel having a key matrix and a display unit. <P>SOLUTION: The signal lines for use in the key matrix and the signal lines for use in the display unit are provided in common. The key input timing and the display signal output timing are made in time division. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、装置を操作する操作部と装置の状態を表示する表示部とを備える操作パネル、この操作パネルを備える電子機器に関するものである。   The present invention relates to an operation panel including an operation unit that operates an apparatus and a display unit that displays a state of the apparatus, and an electronic device including the operation panel.

電子機器には、ユーザが機器を操作する情報を入力する操作部と、機器の状態（動作状態）をユーザに知らせる表示部を備える操作パネルを有している。操作パネルのキーマトリクスをマイクロコンピュータで制御するために、マイクロコンピュータの入力ポートにキーマトリクスから信号を入力する（特許文献１）。
特開平７−１５２４６８号公報 The electronic device has an operation panel including an operation unit for inputting information for operating the device by the user and a display unit for notifying the user of the state (operation state) of the device. In order to control the key matrix of the operation panel with the microcomputer, a signal is input from the key matrix to the input port of the microcomputer (Patent Document 1).
Japanese Patent Laid-Open No. 7-152468

しかしながら、マイクロコンピュータ（ＣＰＵ）やＡＳＩＣなどの制御部は、キーマトリクス以外にも、ＬＥＤやＬＣＤなどの表示デバイスの制御を行う。   However, control units such as a microcomputer (CPU) and an ASIC control display devices such as LEDs and LCDs in addition to the key matrix.

例えば、電子機器の操作状況や機器の動作状態をわかりやすく表示するためにＬＣＤを用い、機器のエラー状態などはＬＥＤを用いる。操作パネルにおいては、上述したように表示部の他に操作スイッチを備える。従って、ＬＣＤやＬＥＤに割り当てる出力端子（ポート）やスイッチに割り当てる入力端子（ポート）が数多く必要となる。このような端子の数の増加は端子を結ぶ信号線の数の増加につながる。   For example, an LCD is used to display the operation status of the electronic device and the operation status of the device in an easy-to-understand manner, and an LED is used for an error status of the device. As described above, the operation panel includes an operation switch in addition to the display unit. Accordingly, a large number of output terminals (ports) assigned to LCDs and LEDs and input terminals (ports) assigned to switches are required. Such an increase in the number of terminals leads to an increase in the number of signal lines connecting the terminals.

本発明の目的は、操作部や表示部を制御するＣＰＵやＡＳＩＣ等の制御部の端子（ポート）の数、信号線の数の増加を抑制する回路構成、制御回路を提供することである。   An object of the present invention is to provide a circuit configuration and a control circuit that suppress an increase in the number of terminals (ports) and the number of signal lines of a control unit such as a CPU or ASIC that controls an operation unit or a display unit.

上記の課題を鑑みて、本発明の操作パネルの制御装置は、１つのスイッチについて一方の端子に第１信号線の接続するとともに他方の端子に第２信号線を接続し、かつ複数のスイッチが接続されている第１信号線及び第２信号線をそれぞれ複数備えているキーマトリクスと、第１表示部と、複数の表示素子で含む第２表示部とを備えた操作パネルの制御装置であって、前記第１信号線に信号を出力する端子と前記第２信号線の信号を入力する端子を複数のスイッチに対応してそれぞれ備える第１制御手段と、前記第１制御手段のそれぞれの出力端子に対応する第１信号線を介して前記出力端子から出力されるデータを入力する第１入力端子と、前記第１信号線のデータの入力を指示する指示信号を入力する第２入力端子とを備え、前記表示データに基づき第１表示部の表示の制御を行う第２制御手段と、前記第１信号線のぞれぞれと前記第２表示部のそれぞれの表示素子とを接続する第３信号線とを備え、前記第１制御手段は、前記第２表示部の表示データに対応する論理レベルの信号を各第１信号線に出力し、かつそれぞれの各第１信号線に出力されている論理レベルと逆の論理レベルのパルス信号を予め定めた時間間隔で前記表示素子毎に順に出力する第１処理と、各第２信号線のそれぞれの信号レベルを前記パルス信号に同期して評価する第２処理と、外部から指示があった場合、前記パルス信号に同期して前記第１表示部の表示データに対応する論理レベルの信号の出力を行う第３処理とを行う。   In view of the above problems, the control device for an operation panel according to the present invention connects a first signal line to one terminal of one switch, connects a second signal line to the other terminal, and a plurality of switches A control device for an operation panel including a key matrix including a plurality of connected first signal lines and second signal lines, a first display unit, and a second display unit including a plurality of display elements. A first control means having a terminal for outputting a signal to the first signal line and a terminal for inputting a signal of the second signal line corresponding to a plurality of switches, respectively, and outputs of each of the first control means A first input terminal for inputting data output from the output terminal via a first signal line corresponding to the terminal; a second input terminal for inputting an instruction signal for instructing input of data on the first signal line; The display device Second control means for controlling the display of the first display section based on the data, and a third signal line for connecting each of the first signal lines and the respective display elements of the second display section. The first control means outputs a logic level signal corresponding to the display data of the second display section to each first signal line, and outputs the logic level output to each first signal line; A first process for sequentially outputting a pulse signal having a reverse logic level for each display element at a predetermined time interval, and a second process for evaluating each signal level of each second signal line in synchronization with the pulse signal When there is an instruction from the outside, a third process is performed in which a signal of a logic level corresponding to the display data of the first display unit is output in synchronization with the pulse signal.

また、本発明の電子機器は、１つのスイッチについて一方の端子に第１信号線の接続するとともに他方の端子に第２信号線を接続し、かつ複数のスイッチが接続されている第１信号線及び第２信号線をそれぞれ複数備えているキーマトリクスと、第１表示部と、複数の表示素子で含む第２表示部とを含む操作パネルにより動作を行う電子機器であって、前記第１信号線に信号を出力する端子と前記第２信号線の信号を入力する端子を複数のスイッチに対応してそれぞれ備える第１制御手段と、前記第１制御手段のそれぞれの出力端子に対応する第１信号線を介して前記出力端子から出力されるデータを入力する第１入力端子と、前記第１信号線のデータの入力を指示する指示信号を入力する第２入力端子とを備え、前記表示データに基づき第１表示部の表示の制御を行う第２制御手段と、前記第１信号線のぞれぞれと前記第２表示部のそれぞれの表示素子とを接続する第３信号線と、前記電子機器の動作を制御する第３制御手段とを備え、前記第１制御手段は、前記第２表示部の表示データに対応する論理レベルの信号を各第１信号線に出力し、かつそれぞれの各第１信号線に出力されている論理レベルと逆の論理レベルのパルス信号を予め定めた時間間隔で前記表示素子毎に順に出力する第１処理と、各第２信号線のそれぞれの信号レベルを前記パルス信号に同期して評価する第２処理と、前記第３制御手段から指示があった場合、前記パルス信号に同期して前記第１表示部の表示データに対応する論理レベルの信号の出力を行う第３処理とを行う。   The electronic device according to the present invention has a first signal line in which a first signal line is connected to one terminal of a switch, a second signal line is connected to the other terminal, and a plurality of switches are connected. And an operation device including an operation panel including a key matrix having a plurality of second signal lines, a first display unit, and a second display unit including a plurality of display elements, wherein the first signal A first control unit having a terminal for outputting a signal to the line and a terminal for inputting a signal of the second signal line corresponding to a plurality of switches, and a first control unit corresponding to each output terminal of the first control unit. A first input terminal for inputting data output from the output terminal via a signal line; and a second input terminal for inputting an instruction signal for instructing input of data on the first signal line, the display data Based on the number Second control means for controlling display on the display unit, third signal lines for connecting each of the first signal lines and the respective display elements of the second display unit, and operation of the electronic device And a first control means for outputting a signal of a logic level corresponding to the display data of the second display section to each first signal line, and each first signal. A first process for sequentially outputting a pulse signal having a logic level opposite to the logic level output to the line for each of the display elements at a predetermined time interval; and a signal level of each second signal line for the pulse signal. A second process for evaluating in synchronism with the output signal, and outputting a signal of a logic level corresponding to the display data of the first display unit in synchronism with the pulse signal when instructed by the third control means. 3 processes are performed.

以上説明したように、本発明によれば、操作パネルの制御のための端子の数や信号線の数の増加を抑制することができる。これにより操作パネルや電子機器の制御回路について規模の増大を抑制することができる。   As described above, according to the present invention, an increase in the number of terminals and the number of signal lines for controlling the operation panel can be suppressed. Thereby, an increase in the scale of the control panel of the operation panel or the electronic device can be suppressed.

以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。   Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.

なお、以下に電子機器の操作パネルについて説明する。電子機器として記録装置を例として説明する。   The operation panel of the electronic device will be described below. A recording apparatus will be described as an example of electronic equipment.

＜第１の実施形態＞
本実施形態の操作パネルは、ＬＣＤ、ＬＥＤを表示部として備えている。電子機器のユーザーがキー操作を行うために、ＳＷ００からＳＷ３３までの１６個のキーを備えている。ＬＥＤ表示部は、複数（４つ）の表示素子（ＬＥＤ０からＬＥＤ３）で構成される。これらのキーは、一方の端子を行線に、他方の端子を列線に接続されている。そして、１つの列線（例えば１１０）に複数のキー（ＳＷ００、ＳＷ０１、ＳＷ０２、ＳＷ０３）の端子が接続されている。また、１つの行線（例えば１００）に複数のキー（ＳＷ００、ＳＷ１０、ＳＷ２０、ＳＷ３０）の端子が接続されている。このように１６個のキーが、４本の列線と４本の行線のそれぞれの線の交差する位置に接続されている。 <First Embodiment>
The operation panel of this embodiment includes an LCD and an LED as a display unit. For the user of the electronic device to perform key operations, 16 keys from SW00 to SW33 are provided. The LED display unit includes a plurality (four) of display elements (LED0 to LED3). These keys have one terminal connected to the row line and the other terminal connected to the column line. The terminals of a plurality of keys (SW00, SW01, SW02, SW03) are connected to one column line (for example, 110). Further, terminals of a plurality of keys (SW00, SW10, SW20, SW30) are connected to one row line (for example, 100). In this way, 16 keys are connected to positions where the four column lines and the four row lines intersect each other.

操作パネルを制御するコントローラ１は、図１に示すようにＬＣＤコントローラ２、ＬＥＤ０からＬＥＤ３、ＳＷ００からＳＷ３３と接続されている。ＳＷ００からＳＷ３３は、図１に示すようなキーマトリクスを構成している。   As shown in FIG. 1, the controller 1 that controls the operation panel is connected to the LCD controller 2, LEDs 0 to LED3, and SW00 to SW33. SW00 to SW33 constitute a key matrix as shown in FIG.

キーマトリクスは、ＫＯ０，ＫＯ１，ＫＯ２，ＫＯ３の出力端子（ポート）、ＫＩ０，ＫＩ１，ＫＩ２，ＫＩ３の入力端子（ポート）と接続されている。
なお、ＫＩ０，ＫＩ１，ＫＩ２，ＫＩ３の入力端子（ポート）は図に示すように、抵抗によるプルダウンされている。 The key matrix is connected to the output terminals (ports) of KO0, KO1, KO2, and KO3 and the input terminals (ports) of KI0, KI1, KI2, and KI3.
Note that the input terminals (ports) of KI0, KI1, KI2, and KI3 are pulled down by resistors as shown in the figure.

また、ＫＯ０，ＫＯ１，ＫＯ２，ＫＯ３の出力ポートは、ＬＣＤコントローラ２のＬＣＤ＿ＤＡＴＡ０，ＬＣＤ＿ＤＡＴＡ１，ＬＣＤ＿ＤＡＴＡ２，ＬＣＤ＿ＤＡＴＡ３と接続されている。   The output ports of KO0, KO1, KO2, and KO3 are connected to LCD_DATA0, LCD_DATA1, LCD_DATA2, and LCD_DATA3 of the LCD controller 2.

さらに、端子ＫＯ０と端子ＬＣＤ＿ＤＡＴＡ０と接続されているライン１００にＬＥＤ０が接続されている。同様に、ＫＯ１とＬＣＤ＿ＤＡＴＡ１と接続されているライン１０１にＬＥＤ１（表示素子）が接続されている。ＬＥＤ２、ＬＥＤ３も同様に接続されている。なお、ＬＥＤ０からＬＥＤ３のそれぞれは予め定められた電圧でプルアップされている。   Further, the LED 0 is connected to a line 100 connected to the terminal KO0 and the terminal LCD_DATA0. Similarly, LED1 (display element) is connected to a line 101 connected to KO1 and LCD_DATA1. LED2 and LED3 are similarly connected. Each of LED0 to LED3 is pulled up with a predetermined voltage.

コントローラ１は、ＬＣＤ＿ＣＳとＬＣＤ＿ＷＥの端子を備えている。ＬＣＤ＿ＣＳはＬＣＤコントローラ２のＣＳ端子とライン１０４で接続されている。ＬＣＤ＿ＷＥはＬＣＤコントローラ２のＷＥ端子とライン１０５で接続されている。   The controller 1 includes LCD_CS and LCD_WE terminals. LCD_CS is connected to the CS terminal of the LCD controller 2 via a line 104. LCD_WE is connected to the WE terminal of the LCD controller 2 via a line 105.

図２は、上述した信号の状態を説明する図である。ＬＥＤ０とＬＥＤ３は点灯状態、ＬＥＤ１とＬＥＤ２は消灯状態である。ＬＥＤ０が点灯状態にするために、コントローラ１のＫＯ０からロウレベル（Ｌ）信号１００が出力される。ただし、△ｔの期間だけハイレベルになるようにパルス２１Ａが出力される。つまり、△ｔの期間だけ逆論理のレベルとなるパルス２１Ａが出力される。この△ｔの長さは、３３６ｎＳ（ナノ秒）である。   FIG. 2 is a diagram for explaining the state of the signal described above. LED0 and LED3 are turned on, and LED1 and LED2 are turned off. In order to turn on the LED 0, a low level (L) signal 100 is output from the KO 0 of the controller 1. However, the pulse 21A is output so as to be high only during the period of Δt. That is, the pulse 21A having an inverse logic level is output for the period of Δt. The length of Δt is 336 nS (nanoseconds).

またＬＥＤ１が消灯状態にするために、コントローラ１のＫＯ１からハイレベル（Ｈ）信号１０１が出力される。ただし、ＫＯ０と同様に、逆論理のレベルのパルス２１Ｂが出力され、△ｔの期間ロウレベルになる。コントローラ１はこのような信号の出力制御を行う。   Further, a high level (H) signal 101 is output from KO1 of the controller 1 to turn off the LED1. However, as in KO0, a pulse 21B having an inverse logic level is output and becomes a low level for the period Δt. The controller 1 performs output control of such signals.

この信号の状態は、期間ｔ１（４ミリ秒）を周期として繰り返される。即ち、パルス信号は図２に示すように２１Ａ、２１Ｂ、２１Ｃ、２１Ｄの順に出力され、このようなデータの転送状態をＳＥＱ１と呼ぶ。その後、パルス信号は更に２２Ａ、２２Ｂ、２２Ｃ、２２Ｄと出力される。なお、図２に示すようにコントローラ１のＫＯ０、ＫＯ１，ＫＯ２，ＫＯ３のパルス出力の間隔はｔ２となるように、コントローラ１は制御を行う。例えば、このｔ２の長さは、１ｍＳ（ミリ秒）である。補足すると、ｔ１、ｔ２は予め定められた時間間隔である。   This signal state is repeated with a period t1 (4 milliseconds) as a cycle. That is, the pulse signals are output in the order of 21A, 21B, 21C, and 21D as shown in FIG. 2, and such a data transfer state is called SEQ1. Thereafter, the pulse signals are further output as 22A, 22B, 22C, and 22D. As shown in FIG. 2, the controller 1 performs control so that the pulse output intervals of KO0, KO1, KO2, and KO3 of the controller 1 are t2. For example, the length of t2 is 1 mS (millisecond). Supplementally, t1 and t2 are predetermined time intervals.

次に、ＳＷ２２が押下された場合について、図３を用いて説明する。タイミングＴ３１からタイミングＴ３２までＳＷ２２が押下されていることを示す（この図３は、人間が操作するには非常に短い期間であるが、説明を簡単にするための図である）。このＳＷ２２をユーザーが押下されると、図のように信号１１２のレベルが変化する。ここで、信号１０２がロウの状態２３Ｃのタイミングでは、信号１１２もロウの状態２３Ｅとなる。これはＳＷ２２が押下されることで、１０２と１１２が接続されるからである。このようなデータの転送状態をＳＥＱ２と呼ぶ。   Next, a case where the SW 22 is pressed will be described with reference to FIG. It shows that the SW 22 is pressed from the timing T31 to the timing T32 (this FIG. 3 is a very short period for human operation, but is a diagram for simplifying the explanation). When the user presses this SW22, the level of the signal 112 changes as shown in the figure. Here, at the timing when the signal 102 is in the low state 23C, the signal 112 is also in the low state 23E. This is because 102 and 112 are connected by pressing SW22. Such a data transfer state is called SEQ2.

図４は、図３の信号１０２と信号１１２について更に詳細に説明する図である。コントローラ１は、信号１１２（入力端子ＫＩ２）の状態の変化の有無を期間ｔ４で評価する（判定する）。このｔ４の長さ、例えば６００ｎＳ（ナノ秒）である。具体的にはタイミングＴ４１とタイミングＴ４２にてそれぞれ信号レベル（論理レベル）を評価する。この図では、タイミングＴ４１でロウレベル、タイミングＴ４２でハイレベルと認識できる。なお、入力端子の状態の判定は、他の信号線についても同様に行われる。   FIG. 4 is a diagram for explaining the signal 102 and the signal 112 in FIG. 3 in more detail. The controller 1 evaluates (determines) the presence or absence of a change in the state of the signal 112 (input terminal KI2) in the period t4. The length of t4 is, for example, 600 nS (nanoseconds). Specifically, the signal level (logic level) is evaluated at each of timings T41 and T42. In this figure, it can be recognized as low level at timing T41 and high level at timing T42. The determination of the state of the input terminal is similarly performed for the other signal lines.

コントローラ１は、図４のパルス２３Ｃの出力を制御しているので、パルス２３Ｃの立下りエッジＴ４Ｓのタイミング、パルス２３Ｃの立上がりエッジＴ４Ｅのタイミング、ロウレベルの期間の長さは予め知っている。パルス２３Ｅの出力タイミングはパルス２３Ｃの出力タイミングと同じであるので、タイミングＴ４１でとタイミングＴ４２で信号の論理レベルを判定できるのである。   Since the controller 1 controls the output of the pulse 23C in FIG. 4, the timing of the falling edge T4S of the pulse 23C, the timing of the rising edge T4E of the pulse 23C, and the length of the low level period are known in advance. Since the output timing of the pulse 23E is the same as the output timing of the pulse 23C, the logic level of the signal can be determined at the timing T41 and at the timing T42.

図５は、コントローラ１からＬＣＤコントローラ２に対して表示データを出力する様子を説明する図である。例えば、タイミングＴ５１において、ＬＣＤ＿ＤＡＴＡ０＝Ｈ、ＬＣＤ＿ＤＡＴＡ１＝Ｈ、ＬＣＤ＿ＤＡＴＡ２＝Ｈ、ＬＣＤ＿ＤＡＴＡ３＝Ｈに対応する信号が出力される。従って、タイミングＴ５１において、信号１００において、パルス波形５１Ａが現れる。同様に、信号１０３もパルス５１Ｄが現れる。これは、信号１００の信号レベルはロウレベルであり、信号１０３の信号レベルもロウレベルであるからである。信号信号１０１と信号１０２はハイレベルであるので、タイミングＴ５１において、波形の変化は見られない。   FIG. 5 is a diagram for explaining how display data is output from the controller 1 to the LCD controller 2. For example, at timing T51, signals corresponding to LCD_DATA0 = H, LCD_DATA1 = H, LCD_DATA2 = H, and LCD_DATA3 = H are output. Accordingly, the pulse waveform 51A appears in the signal 100 at the timing T51. Similarly, a pulse 51D appears in the signal 103. This is because the signal level of the signal 100 is low and the signal level of the signal 103 is also low. Since the signal signals 101 and 102 are at a high level, no change in waveform is observed at the timing T51.

また、タイミングＴ５１において、ＬＣＤコントローラ２に対して入力（書込み）を指示するタイミング信号として、信号線１０４にはチップセレクト（ＣＳ）のパルス信号が出力され、信号線１０５にはライトイネーブル（ＷＥ）のパルス信号が出力されている。   At timing T 51, a chip select (CS) pulse signal is output to the signal line 104 as a timing signal for instructing the LCD controller 2 to input (write), and a write enable (WE) signal is output to the signal line 105. The pulse signal is output.

これらの信号は、後述するＣＰＵ３からコントローラ１へ、パルスＣＭＤ５１が出力されると、信号線１００から１０３までのいずれかのパルス信号の後に（パルス信号に同期して）出力される。この図５に示すように、パルス２４Ｂの出力タイミングとパルス２４Ｃの出力タイミングとの間のタイミングＴ５１において、５１ＣＳと５１ＷＥが出力されている。このタイミングＴ５１では、パルス信号５１Ａ、パルス信号５１Ｄも出力される。このようなパルスＣＭＤ５１の出力からタイミングＴ５１の出力を含むデータの転送期間（転送状態）をＳＥＱ３で表している。   When a pulse CMD51 is output from the CPU 3 to be described later to the controller 1, these signals are output after one of the pulse signals from the signal lines 100 to 103 (in synchronization with the pulse signal). As shown in FIG. 5, 51CS and 51WE are output at timing T51 between the output timing of the pulse 24B and the output timing of the pulse 24C. At this timing T51, a pulse signal 51A and a pulse signal 51D are also output. A data transfer period (transfer state) including the output of the timing T51 from the output of the pulse CMD51 is represented by SEQ3.

また、例えば、パルス２４Ｄの出力タイミングとパルス２５Ａの出力タイミングの間にあるタイミングＴ５２において、タイミングＴ５１と同様の信号が出力される。このタイミングＴ５２では、ＬＣＤ＿ＤＡＴＡ０＝Ｌ、ＬＣＤ＿ＤＡＴＡ１＝Ｌ、ＬＣＤ＿ＤＡＴＡ２＝Ｌ、ＬＣＤ＿ＤＡＴＡ３＝Ｌに対応する信号が出力される。従って、タイミングＴ５２において、信号１０１において、パルス波形５２Ｂが現れる。同様に、信号１０２もパルス５２Ｃが現れる。   In addition, for example, at the timing T52 between the output timing of the pulse 24D and the output timing of the pulse 25A, a signal similar to the timing T51 is output. At timing T52, signals corresponding to LCD_DATA0 = L, LCD_DATA1 = L, LCD_DATA2 = L, and LCD_DATA3 = L are output. Accordingly, the pulse waveform 52B appears in the signal 101 at the timing T52. Similarly, a pulse 52C appears in the signal 102.

なお、図２において説明したが、パルス信号２４Ａと２４Ｂとの間隔、２４Ｂと２４Ｃの間隔、パルス信号２４Ｃと２４Ｄとの間隔、２４Ｄと２５Ａの間隔はいずれもｔ２である。更に、補足すると、この信号ＣＭＤは、少なくとも期間ｔ２以上の間隔をもって出力されるように制御されている。   As described with reference to FIG. 2, the interval between the pulse signals 24A and 24B, the interval between 24B and 24C, the interval between the pulse signals 24C and 24D, and the interval between 24D and 25A are all t2. Furthermore, supplementally, this signal CMD is controlled so as to be output at an interval of at least the period t2.

このように、つまり、ＬＥＤの表示のための駆動データに、キースキャンのための信号、ＬＣＤのための信号を重畳させている。そのために、キースキャンの処理タイミング、ＬＥＤ用のデータの処理タイミングとＬＣＤ用のデータの処理タイミングを分ける制御を行う。   In this way, that is, the signal for key scan and the signal for LCD are superimposed on the drive data for LED display. For this purpose, control is performed to divide the key scan processing timing, the LED data processing timing, and the LCD data processing timing.

これにより、例えば、一方（ＬＥＤ用のデータ）が他方のデータ（ＬＣＤ用のデータ）を上書きしたり、壊したりすることを防止することができる。このように、ＬＥＤ用のデータとＬＣＤ用のデータの転送を同じ信号線（バス）を用いて行うことができ、信号線を共用することができる。   Thereby, for example, one (LED data) can be prevented from overwriting or destroying the other data (LCD data). In this way, the LED data and the LCD data can be transferred using the same signal line (bus), and the signal line can be shared.

以上、図２から図５を用いて、操作パネル内部の信号線（バス）の状態を説明した。上述したＳＥＱ１、ＳＥＱ２、ＳＥＱ３を個別に説明したが、これらの状態は、ＬＣＤの表示の指示の有無やＳＷの操作の有無により、状態遷移（制御の遷移）が変わる。   The state of the signal line (bus) inside the operation panel has been described above with reference to FIGS. Although the above-described SEQ1, SEQ2, and SEQ3 have been described individually, the state transition (control transition) of these states changes depending on whether or not an LCD display instruction or SW operation is performed.

図６は、状態遷移の移り変わりの例である。図の左から右へ時間が経過する。
ＬＥＤデータの転送、キーデータの入力、ＬＣＤデータの転送を時分割（期間分割）で行っていることを示す。
（Ａ）は、ＬＣＤの表示の指示やＳＷの操作がない場合である。この場合には、信号線には、ＬＥＤの表示データのみ出力されている。
（Ｂ）は、ＳＷの操作が行われた場合である。タイミングｔ６１からｔ６２までキー操作が行われ、タイミングｔ６１にてＳＥＱ１からＳＥＱ２へ移行し、タイミングｔ６２にてＳＥＱ２からＳＥＱ１へ移行している。
（Ｃ）は、ＬＣＤの表示の指示があった場合である。タイミングｔ６３にて指示があり、タイミングｔ６２にてＳＥＱ１からＳＥＱ３へ移行する。また、タイミングｔ６４にてＳＷの操作も行われている。 FIG. 6 is an example of the transition of state transition. Time passes from left to right in the figure.
This indicates that LED data transfer, key data input, and LCD data transfer are performed in a time division (period division) manner.
(A) is a case where there is no instruction for display on the LCD or SW operation. In this case, only LED display data is output to the signal line.
(B) is a case where SW operation is performed. A key operation is performed from timing t61 to t62, the sequence is shifted from SEQ1 to SEQ2 at timing t61, and the sequence is shifted from SEQ2 to SEQ1 at timing t62.
(C) is a case where there is an instruction to display on the LCD. There is an instruction at timing t63, and the sequence shifts from SEQ1 to SEQ3 at timing t62. The SW is also operated at timing t64.

このように、キー操作の検知処理とＬＥＤの表示処理、あるいはキー操作の検知処理とＬＥＤの表示処理さらにＬＣＤの表示処理を並行して行うことが可能である。   In this way, key operation detection processing and LED display processing, or key operation detection processing, LED display processing, and LCD display processing can be performed in parallel.

以上、説明したように、ＬＥＤの表示のための駆動データを出力する一方で、キースキャンのための処理や、ＬＣＤ表示のための処理を行うために、短い期間ではあるが、信号レベルが変化する。例えば、図１の信号１００を例にとると、ＬＥＤの表示のための信号レベルはロウ状態であるが、図３のパルス２３Ａや図５のパルス２４Ａ等のようにハイ状態のタイミングがある。しかし、このハイ状態の時間は短いので、ＬＥＤの表示のちらつきはユーザーは気にならない。   As described above, while driving data for LED display is output, the signal level changes for a short period of time to perform key scan processing and LCD display processing. To do. For example, taking the signal 100 in FIG. 1 as an example, the signal level for LED display is in the low state, but there is a high state timing such as the pulse 23A in FIG. 3 and the pulse 24A in FIG. However, since the high state time is short, the user does not care about the flickering of the LED display.

＜第２の実施形態＞
上述した第１の実施形態では、コントローラ１の入力ポートの状態のレベル変化を検出して、キー入力が合ったことを判定（認識）したが、別の形態を説明する。第１の実施形態と共通の部分については説明を省き、第１の実施形態と異なる部分について説明する。 <Second Embodiment>
In the first embodiment described above, the level change of the state of the input port of the controller 1 is detected and it is determined (recognized) that the key input is correct. However, another embodiment will be described. Description of parts common to the first embodiment will be omitted, and parts different from the first embodiment will be described.

図８は、スイッチ８０から８３により、各ＫＩ入力端子（ＫＩ０、ＫＩ１、ＫＩ２、ＫＩ３）をプルアップ、プルダウンのいずれかに切替える（選択する）ことができる。この切替の制御をコントローラ１が行う。   In FIG. 8, each KI input terminal (KI0, KI1, KI2, KI3) can be switched (selected) to either pull-up or pull-down by switches 80 to 83. The controller 1 performs this switching control.

このコントローラ１により、入力ポートのプルアップ、プルダウンの切替を行うことで、信号線のレベルを変更することができる。   The controller 1 can change the level of the signal line by switching between pull-up and pull-down of the input port.

図９に示すように、期間ｔ５においてスイッチ８０をプルアップすると、信号線１１０はハイレベルになる。この図９では、スイッチ８０から８３まで同じタイミングでプルアップしている。このような状態でＳＷ２２が押下されると２５Ｅのようなパルスが発生する。一方、コントローラはタイミングｔ９１、ｔ９２、ｔ９３、ｔ９４で各入力ポートのレベルをチェックする。   As shown in FIG. 9, when the switch 80 is pulled up in the period t5, the signal line 110 becomes high level. In FIG. 9, the switches 80 to 83 are pulled up at the same timing. When SW22 is pressed in such a state, a pulse such as 25E is generated. On the other hand, the controller checks the level of each input port at timings t91, t92, t93, and t94.

この場合、ｔ９３でポートＫＩ２（信号線１１２）がロウレベルであるので、ＳＷ２２が押下されたことを判定することができる。   In this case, since the port KI2 (signal line 112) is at the low level at t93, it can be determined that the SW 22 is pressed.

＜第３の実施形態＞
図１０は、第３の実施形態の操作パネルの制御部を説明する図である。第１の実施形態と同じ構成の説明は省く。キーマトリクスはコントローラ１の出力ポートと入出力ポートと接続されている。例えば、ＳＷ００の端子は出力ポートＫＯ０と入出力ポートＩ／Ｏ０と接続されている。この入出力ポートの出力機能と入力機能の切替えを行って、ＬＥＤの点灯／消灯の制御、キー入力の制御を行う。 <Third Embodiment>
FIG. 10 is a diagram illustrating a control unit of the operation panel according to the third embodiment. A description of the same configuration as in the first embodiment is omitted. The key matrix is connected to the output port and input / output port of the controller 1. For example, the terminal of SW00 is connected to the output port KO0 and the input / output port I / O0. The output function and input function of the input / output port are switched to control the lighting / extinguishing of the LED and the key input.

図１１は、図１０の信号の状態を説明する図である。ここでは、ＬＥＤ０とＬＥＤ３は点灯状態である。ＬＥＤ１とＬＥＤ２は消灯状態である。例えば、ＬＥＤ０を点灯状態にするために、入出力ポートＩ／Ｏ０から列ライン１１０へロウ（Ｌ）レベルの信号が出力される。一方、ＬＥＤ１を消灯状態にするために、入出力ポートＩ／Ｏ１から列ライン１１１へハイ（Ｈ）レベルの信号が出力される。   FIG. 11 is a diagram illustrating the state of the signal in FIG. Here, LED0 and LED3 are in a lighting state. LED1 and LED2 are off. For example, a low (L) level signal is output from the input / output port I / O 0 to the column line 110 to turn on the LED 0. On the other hand, a high (H) level signal is output from the input / output port I / O1 to the column line 111 to turn off the LED1.

また、出力ポートＫＯ０から行線１００に、期間Δｔのパルス２１Ａが出力される。この期間は例えば３３６ナノ秒である。この期間Δｔの間に、キーの状態を判別する。同様に、他の出力ポートからも出力される。図１１に示すように、各出力ポートからパルス２１Ａ、２１Ｂ、２１Ｃ、２１Ｄがｔ２の時間間隔で順に出力される。この出力シーケンスが図２と同様に周期ｔ１（例えば４ミリ秒）で行われる。   Further, the pulse 21A of the period Δt is output from the output port KO0 to the row line 100. This period is, for example, 336 nanoseconds. During this period Δt, the state of the key is determined. Similarly, it is output from other output ports. As shown in FIG. 11, pulses 21A, 21B, 21C, and 21D are sequentially output from each output port at a time interval of t2. This output sequence is performed at a period t1 (for example, 4 milliseconds) as in FIG.

入出力ポートのキー入力について説明する。例えば各入出力ポートＩ／Ｏ０は、パルス２１Ａの出力されている間、入力ポートの働きをする。他の各入出力ポートも同様である。   The key input of the input / output port will be described. For example, each input / output port I / O0 functions as an input port while the pulse 21A is being output. The same applies to the other input / output ports.

図１２は、Ｉ／Ｏポートの構成と信号レベルの説明図である。図１２（Ａ）は、端子Ｉ／Ｏ１を例にして説明する。この端子Ｉ／Ｏ１には、コントローラ１に入力バッファ１２０１と出力バッファ１２０２が接続されている。   FIG. 12 is an explanatory diagram of the configuration and signal level of the I / O port. FIG. 12A illustrates the terminal I / O1 as an example. An input buffer 1201 and an output buffer 1202 are connected to the controller 1 at the terminal I / O1.

信号Ｏ＿ＥＮＡがイネーブル状態（Ｈレベル）では、端子Ｉ／Ｏ１は出力端子となる。この場合、信号Ｏ＿ＳＩＧのレベルが端子Ｉ／Ｏ１に出力される。信号Ｏ＿ＥＮＡがディスイネーブル状態（Ｌレベル、期間Δｔ）では、端子Ｉ／Ｏ１は入力端子となる。この場合、端子Ｉ／Ｏ１の信号レベルが信号Ｉ＿ＳＩＧに入力される。   When the signal O_ENA is enabled (H level), the terminal I / O1 is an output terminal. In this case, the level of the signal O_SIG is output to the terminal I / O1. When the signal O_ENA is disabled (L level, period Δt), the terminal I / O1 becomes an input terminal. In this case, the signal level of the terminal I / O1 is input to the signal I_SIG.

図１２（Ｂ）と（Ｃ）は、端子Ｉ／Ｏ１の信号の状態を説明する。期間Δｔ以外信号のＯ＿ＥＮＡがイネーブル状態では、信号Ｏ＿ＳＩＧが端子から出力される。一方、信号Ｏ＿ＥＮＡがディスイネーブル状態（期間Δｔ）では、端子１１０１は入力端子（ハイ・インピーダンス状態）となる。   12B and 12C illustrate the state of the signal at the terminal I / O1. When the signal O_ENA other than the period Δt is enabled, the signal O_SIG is output from the terminal. On the other hand, when the signal O_ENA is disabled (period Δt), the terminal 1101 becomes an input terminal (high impedance state).

ＳＷが押されていない状態では、図１２（Ｂ）に示すように、期間Δｔにおいて、Ｉ／Ｏ１はＬレベルになる。一方、ＳＷが押されていれば、図１２（Ｃ）に示すように、期間Δｔにおいて、Ｉ／Ｏ１はＨレベルになる。   In a state where the SW is not pressed, as shown in FIG. 12B, I / O1 is at the L level in the period Δt. On the other hand, if SW is pressed, I / O1 becomes H level in the period Δt as shown in FIG.

例えば、図１１を用いて説明すると、ＫＯ０がＨレベル状態の場合（２１Ａ）に、ＳＷ１０が押されれば、Ｉ／Ｏ１はＨレベルになる。従って、パルス２１Ａの立上りエッジから期間ｔ６の期間にＩ／Ｏ１のレベルを評価することで、ＳＷ１０が押されたか否か判定できる。   For example, referring to FIG. 11, when SW10 is pressed when KO0 is in the H level state (21A), I / O1 becomes the H level. Therefore, by evaluating the level of I / O1 during the period t6 from the rising edge of the pulse 21A, it can be determined whether or not the SW10 is pressed.

以上のように、Ｉ／Ｏ１を例にして、説明したが、他の入出力端子Ｉ／Ｏ０，Ｉ／Ｏ２、Ｉ／Ｏ３についても、同様である。   As described above, I / O1 has been described as an example, but the same applies to the other input / output terminals I / O0, I / O2, and I / O3.

なお、入出力端子Ｉ／Ｏ０，Ｉ／Ｏ２、Ｉ／Ｏ３からの信号の出力シーケンスは、第１の実施形態と同様である。即ち、ＳＥＱ１においてＬＥＤの表示データが出力され、ＳＥＱ３においてＬＣＤの表示データが出力される。   The signal output sequence from the input / output terminals I / O0, I / O2, and I / O3 is the same as that in the first embodiment. That is, LED display data is output in SEQ1, and LCD display data is output in SEQ3.

＜電子機器の説明＞
上述した第１、第２の実施形態に適用する電子機器の制御構成について説明する。 <Description of electronic equipment>
A control configuration of the electronic device applied to the above-described first and second embodiments will be described.

図７は、電子機器を制御するＣＰＵ３と操作パネル７について説明する図である。ＰＣＢ１は電子機器のメイン回路基板である。ＰＣＢ２は操作パネルの回路基板である。   FIG. 7 is a diagram illustrating the CPU 3 and the operation panel 7 that control the electronic device. PCB1 is a main circuit board of the electronic device. PCB2 is a circuit board of the operation panel.

ＰＣＢ１について説明する。ＲＯＭ８に格納されているプログラムやデータに基づきＣＰＵ３は電子機器の制御を行う。ＲＡＭ９は、ＣＰＵ３が実行する作業用のメモリである。ＡＳＩＣ７はＣＰＵ３とデータやコマンドのやり取りを行いながら不図示の負荷を制御する。   The PCB1 will be described. Based on the programs and data stored in the ROM 8, the CPU 3 controls the electronic device. The RAM 9 is a working memory executed by the CPU 3. The ASIC 7 controls a load (not shown) while exchanging data and commands with the CPU 3.

次にＰＣＢ２について説明する。コントローラ１はＣＰＵ３とシリアルインターフェース１０を介して通信を行い、操作パネルの制御を行う。上述したＣＭＤに相当するコマンドや、ＬＥＤ５を表示するデータなどが、ＣＰＵ３からコントローラ１に転送される。   Next, PCB2 will be described. The controller 1 communicates with the CPU 3 via the serial interface 10 to control the operation panel. Commands corresponding to the above-described CMD, data for displaying the LED 5, and the like are transferred from the CPU 3 to the controller 1.

ＳＷ４は図１のＳＷ００からＳＷ３３までの１６個のキーに対応する。ＬＥＤ５は図１のＬＥＤ０からＬＥＤ３に対応する。ＬＣＤ６はＬＣＤコントローラ２から信号を受けて表示を行う。シリアルインターフェースで通信は、いわゆるＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ）を利用して行う。   SW4 corresponds to 16 keys from SW00 to SW33 in FIG. LED5 corresponds to LED0 to LED3 in FIG. The LCD 6 receives a signal from the LCD controller 2 and performs display. Communication using the serial interface is performed using a so-called UART (Universal Asynchronous Receiver Transmitter).

以上が、本発明の電子機器の構成である。   The above is the configuration of the electronic device of the invention.

図１０は、本実施の形態における電子機器の例としてインクジェットプリンタ１０００の斜視図である。   FIG. 10 is a perspective view of an ink jet printer 1000 as an example of the electronic apparatus in the present embodiment.

ユーザーにより給紙部１００５に記録用紙をセットし、ホスト装置からデータやコマンドを送ると、プリンタは記録用紙を給紙して、記録ヘッドから吐出されるインクにより記録を行い、排紙部１００４に排出する。   When a user sets a recording sheet on the sheet feeding unit 1005 and sends data or a command from the host device, the printer feeds the recording sheet, performs recording with ink ejected from the recording head, and outputs it to the sheet discharging unit 1004. Discharge.

この記録装置１０００には、液晶表示部１００６や各種キースイッチなどを備える操作パネル１０１０が設けられている。１００９はカードスロットで、ここにメモリカードを装着する。このメモリカードとしては、例えばコンパクトフラッシュ（登録商標）メモリ、スマートメディア、メモリスティックなどがある。   The recording apparatus 1000 is provided with an operation panel 1010 including a liquid crystal display unit 1006 and various key switches. Reference numeral 1009 denotes a card slot into which a memory card is inserted. Examples of the memory card include a compact flash (registered trademark) memory, smart media, and a memory stick.

１０１１はこの装置に着脱可能なビューワであり、メモリカードに記憶されている画像データの表示を行う。   Reference numeral 1011 denotes a viewer that can be attached to and detached from the apparatus, and displays image data stored in the memory card.

この装置はいわゆるシリアルタイプのプリンタである。このプリンタは、記録ヘッドを用紙に対して往復移動を行い記録用紙に記録を行う。記録ヘッドがキャリッジに搭載され記録用紙に対して走査を行う。記録用紙の搬送量は、１回の走査で記録される幅に対応する。   This apparatus is a so-called serial type printer. This printer performs recording on a recording sheet by reciprocating the recording head with respect to the sheet. A recording head is mounted on the carriage and scans the recording paper. The conveyance amount of the recording paper corresponds to the width recorded in one scan.

図７で説明したＣＰＵ３とＡＳＩＣ７は、記録ヘッドの走査の制御や記録用紙の搬送の制御、記録ヘッドの駆動の制御を行う。   The CPU 3 and the ASIC 7 described with reference to FIG. 7 perform scanning control of the recording head, control of conveyance of the recording paper, and control of driving of the recording head.

以上、実施形態について説明したが、上述した数値に限定するものではない。例えば、スイッチの数は１６個であったが、他の数であっても構わない。また、ＬＥＤの素子の数も４個に限定するものではない。ＬＣＤのデータ線についても４本に限定するものではなく、例えば８本あるいは１６本であっても構わない。   Although the embodiment has been described above, the present invention is not limited to the numerical values described above. For example, although the number of switches is 16, other numbers may be used. Also, the number of LED elements is not limited to four. The number of data lines of the LCD is not limited to four, and may be eight or sixteen, for example.

本発明の電子機器についても、記録装置に限らずスキャナーや、複写機、ファクシミリ装置、あるいはこれらの複合機能を備えた機器であっても構わない。あるいは、デジタルカメラやビデオカメラや、パーソナルコンピュータなどに適用しても構わない。   The electronic apparatus of the present invention is not limited to the recording apparatus, and may be a scanner, a copying machine, a facsimile apparatus, or an apparatus having a composite function thereof. Or you may apply to a digital camera, a video camera, a personal computer, etc.

操作パネルの制御部の説明図Explanatory drawing of the control part of the operation panel 操作パネルの制御部における信号線の状態を説明する図The figure explaining the state of the signal wire | line in the control part of an operation panel 操作パネルの制御部における信号線の状態を説明する図The figure explaining the state of the signal wire | line in the control part of an operation panel 操作パネルの制御部における信号線の状態を説明する図The figure explaining the state of the signal wire | line in the control part of an operation panel 操作パネルの制御部における信号線の状態を説明する図The figure explaining the state of the signal wire | line in the control part of an operation panel 操作パネルの制御部における信号線の状態を説明する図The figure explaining the state of the signal wire | line in the control part of an operation panel 電子機器の制御ブロック図Control block diagram of electronic equipment 第２の実施形態に関する操作パネルの制御部の説明図Explanatory drawing of the control part of the operation panel regarding 2nd Embodiment 第２の実施形態に関する操作パネルの制御部における信号線の状態を説明する図The figure explaining the state of the signal wire | line in the control part of the operation panel regarding 2nd Embodiment 第３の実施形態に関する操作パネルの制御部の説明図Explanatory drawing of the control part of the operation panel regarding 3rd Embodiment 第３の実施形態に関する操作パネルの制御部における信号線の状態を説明する図The figure explaining the state of the signal wire | line in the control part of the operation panel regarding 3rd Embodiment 第３の実施形態に関する操作パネルの入出力ポートの信号の説明図Explanatory drawing of the signal of the input / output port of the operation panel regarding 3rd Embodiment 記録装置の斜視図Perspective view of recording apparatus

Claims (6)

１つのスイッチについて一方の端子に第１信号線の接続するとともに他方の端子に第２信号線を接続し、かつ前記スイッチを複数備えているキーマトリクスと、第１表示部と、前記第１信号線にそれぞれ接続されている表示素子を複数有する第２表示部とを備えた操作パネルの制御装置であって、
前記第１信号線に信号を出力する端子と前記第２信号線の信号を入力する端子を複数のスイッチに対応してそれぞれ備える第１制御手段と、
前記第１制御手段のそれぞれの出力端子に対応する第１信号線を介して前記出力端子から出力されるデータを入力する第１入力端子と、前記第１信号線のデータの入力を指示する指示信号を入力する第２入力端子とを備え、前記表示データに基づき第１表示部の表示の制御を行う第２制御手段と、
前記第１制御手段は、
前記第２表示部の表示に基づくレベル信号を各第１信号線に出力し、かつ各第１信号線に出力されているレベルと逆論理のパルス信号を予め定めた時間間隔で前記表示素子毎に順に出力する第１処理と、
各第２信号線のそれぞれの信号レベルを前記パルス信号に同期して評価する第２処理と、
外部から指示があった場合、前記パルス信号に周期内で前記第１表示部の表示に基づくパルス信号の出力を行う第３処理とを行うことを特徴とする操作パネルの制御装置。 A key matrix having one switch connected to the first signal line to one terminal and the second signal line connected to the other terminal, and a plurality of the switches, a first display unit, and the first signal A control device for an operation panel including a second display unit having a plurality of display elements each connected to a line,
First control means comprising a terminal for outputting a signal to the first signal line and a terminal for inputting a signal of the second signal line corresponding to a plurality of switches, respectively;
A first input terminal for inputting data output from the output terminal via a first signal line corresponding to each output terminal of the first control means, and an instruction for instructing input of data on the first signal line A second input terminal for inputting a signal, and second control means for controlling display of the first display unit based on the display data;
The first control means includes
A level signal based on the display of the second display unit is output to each first signal line, and a pulse signal having a logic opposite to the level output to each first signal line is output for each display element at a predetermined time interval. A first process for sequentially outputting to
A second process for evaluating each signal level of each second signal line in synchronization with the pulse signal;
When there is an instruction from the outside, a control device for an operation panel, which performs a third process for outputting a pulse signal based on the display of the first display unit within a period of the pulse signal. 前記第２処理は、前記パルス信号の出力タイミングを含む予め定めた期間において、前記信号のレベル変化の有無を評価することを特徴とする請求項１に記載の操作パネルの制御装置。   2. The control device for an operation panel according to claim 1, wherein the second process evaluates whether or not the level of the signal has changed in a predetermined period including an output timing of the pulse signal. 前記第２制御手段は、前記指示信号に同期して、前記第１信号線の信号を入力することを特徴とする請求項１に記載の操作パネルの制御装置。   2. The control device for an operation panel according to claim 1, wherein the second control unit inputs a signal of the first signal line in synchronization with the instruction signal. １つのスイッチについて一方の端子に第１信号線の接続するとともに他方の端子に第２信号線を接続し、かつ前記スイッチを複数備えているキーマトリクスと、第１表示部と、前記第１信号線にそれぞれ接続されている表示素子を複数有する第２表示部とを備えた操作パネルの制御装置であって、
前記第１信号線に信号を出力する端子と前記第２信号線の信号を入力する端子を複数のスイッチに対応してそれぞれ備える第１制御手段と、
前記第１制御手段のそれぞれの出力端子に対応する第１信号線を介して前記出力端子から出力されるデータを入力する第１入力端子と、前記第１信号線のデータの入力を指示する指示信号を入力する第２入力端子とを備え、前記表示データに基づき第１表示部の表示の制御を行う第２制御手段と、
前記第１制御手段は、
前記第２表示部の表示に基づくレベル信号と、前記レベルと逆論理のパルス信号を重畳させ、かつ前記パルス信号の出力タイミングは予め定めた時間間隔である第１出力処理と、
前記レベル信号に対し、更に前記パルス信号の周期内で前記第１表示部の表示に基づくパルス信号を重畳させる第２出力処理を行うことを特徴とする操作パネルの制御装置。 A key matrix having one switch connected to the first signal line to one terminal and the second signal line connected to the other terminal, and a plurality of the switches, a first display unit, and the first signal A control device for an operation panel including a second display unit having a plurality of display elements each connected to a line,
First control means comprising a terminal for outputting a signal to the first signal line and a terminal for inputting a signal of the second signal line corresponding to a plurality of switches, respectively;
A first input terminal for inputting data output from the output terminal via a first signal line corresponding to each output terminal of the first control means, and an instruction for instructing input of data on the first signal line A second input terminal for inputting a signal, and second control means for controlling display of the first display unit based on the display data;
The first control means includes
A first output process in which a level signal based on the display of the second display unit and a pulse signal having an inverse logic to the level are superimposed, and the output timing of the pulse signal is a predetermined time interval;
A control device for an operation panel, wherein a second output process for superimposing a pulse signal based on the display of the first display section on the level signal is further performed within the period of the pulse signal. １つのスイッチについて一方の端子に第１信号線の接続するとともに他方の端子に第２信号線を接続し、かつ前記スイッチを複数備えているキーマトリクスと、第１表示部と、前記第１信号線にそれぞれ接続されている表示素子を複数有する第２表示部とを備えた操作パネルの入力に基づき動作を行う電子機器であって、
前記第１信号線に信号を出力する端子と前記第２信号線の信号を入力する端子を複数のスイッチに対応してそれぞれ備える第１制御手段と、
前記第１制御手段のそれぞれの出力端子に対応する第１信号線を介して前記出力端子から出力されるデータを入力する第１入力端子と、前記第１信号線のデータの入力を指示する指示信号を入力する第２入力端子とを備え、前記表示データに基づき第１表示部の表示の制御を行う第２制御手段と、
前記第１制御手段は、
前記第２表示部の表示に基づくレベル信号を各第１信号線に出力し、かつ各第１信号線に出力されているレベルと逆論理のパルス信号を予め定めた時間間隔で前記表示素子毎に順に出力する第１処理と、
各第２信号線のそれぞれの信号レベルを前記パルス信号に同期して評価する第２処理と、
外部から指示があった場合、前記パルス信号に周期内で前記第１表示部の表示に基づくパルス信号の出力を行う第３処理とを行うことを特徴とする電子機器。 A key matrix having one switch connected to the first signal line to one terminal and the second signal line connected to the other terminal, and a plurality of the switches, a first display unit, and the first signal An electronic device that operates based on an input of an operation panel including a second display unit having a plurality of display elements each connected to a line,
First control means comprising a terminal for outputting a signal to the first signal line and a terminal for inputting a signal of the second signal line corresponding to a plurality of switches, respectively;
A first input terminal for inputting data output from the output terminal via a first signal line corresponding to each output terminal of the first control means, and an instruction for instructing input of data on the first signal line A second input terminal for inputting a signal, and second control means for controlling display of the first display unit based on the display data;
The first control means includes
A level signal based on the display of the second display unit is output to each first signal line, and a pulse signal having a logic opposite to the level output to each first signal line is output for each display element at a predetermined time interval. A first process for sequentially outputting to
A second process for evaluating each signal level of each second signal line in synchronization with the pulse signal;
An electronic apparatus characterized by performing a third process of outputting a pulse signal based on the display of the first display unit within a cycle of the pulse signal when instructed from outside. １つのスイッチについて一方の端子に第１信号線の接続するとともに他方の端子に第２信号線を接続し、かつ前記スイッチを複数備えているキーマトリクスと、第１表示部と、前記第１信号線にそれぞれ接続されている表示素子を複数有する第２表示部とを備えた操作パネルの入力に基づき動作を行う電子機器であって、
前記第１信号線に信号を出力する端子と前記第２信号線の信号を入力する端子を複数のスイッチに対応してそれぞれ備える第１制御手段と、
前記第１制御手段のそれぞれの出力端子に対応する第１信号線を介して前記出力端子から出力されるデータを入力する第１入力端子と、前記第１信号線のデータの入力を指示する指示信号を入力する第２入力端子とを備え、前記表示データに基づき第１表示部の表示の制御を行う第２制御手段と、
前記第１制御手段は、
前記第２表示部の表示に基づくレベル信号と、前記レベルと逆論理のパルス信号を重畳させ、かつ前記パルス信号の出力タイミングは予め定めた時間間隔である第１出力処理と、
前記レベル信号に対し、更に前記パルス信号の周期内で前記第１表示部の表示に基づくパルス信号を重畳させる第２出力処理を行うことを特徴とする電子機器。 A key matrix having one switch connected to the first signal line to one terminal and the second signal line connected to the other terminal, and a plurality of the switches, a first display unit, and the first signal An electronic device that operates based on an input of an operation panel including a second display unit having a plurality of display elements each connected to a line,
First control means comprising a terminal for outputting a signal to the first signal line and a terminal for inputting a signal of the second signal line corresponding to a plurality of switches, respectively;
A first input terminal for inputting data output from the output terminal via a first signal line corresponding to each output terminal of the first control means, and an instruction for instructing input of data on the first signal line A second input terminal for inputting a signal, and second control means for controlling display of the first display unit based on the display data;
The first control means includes
A first output process in which a level signal based on the display of the second display unit and a pulse signal having an inverse logic to the level are superimposed, and the output timing of the pulse signal is a predetermined time interval;
An electronic apparatus, wherein a second output process for superimposing a pulse signal based on the display of the first display section on the level signal is further performed within a period of the pulse signal.
JP2007169354A 2006-06-30 2007-06-27 Operation panel and electronic device including the panel Active JP4845820B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007169354A JP4845820B2 (en) 2006-06-30 2007-06-27 Operation panel and electronic device including the panel

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006181893 2006-06-30
JP2006181893 2006-06-30
JP2007169354A JP4845820B2 (en) 2006-06-30 2007-06-27 Operation panel and electronic device including the panel

Publications (2)

Publication Number Publication Date
JP2008033915A true JP2008033915A (en) 2008-02-14
JP4845820B2 JP4845820B2 (en) 2011-12-28

Family

ID=39123207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007169354A Active JP4845820B2 (en) 2006-06-30 2007-06-27 Operation panel and electronic device including the panel

Country Status (1)

Country Link
JP (1) JP4845820B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029483A (en) * 2012-06-29 2014-02-13 Canon Inc Electronic device, and recorder using the electronic device
KR20190087325A (en) * 2018-01-15 2019-07-24 캐논 가부시끼가이샤 Electronic apparatus, method for controlling same, and storage medium

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5394826A (en) * 1977-01-31 1978-08-19 Sharp Corp Control device for input/output signal
JPS59185389A (en) * 1983-04-05 1984-10-20 株式会社大興電機製作所 System of controlling display and key input circuit
JPS6255720A (en) * 1985-09-04 1987-03-11 Meisei Electric Co Ltd Key scan system
JPH01251153A (en) * 1988-03-31 1989-10-06 Toshiba Corp Electronic equipment
JPH05325720A (en) * 1992-05-22 1993-12-10 Fujitsu Ltd Drive device for light emitting diode
JPH1185368A (en) * 1997-09-05 1999-03-30 Sharp Corp One-chip microcomputer system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5394826A (en) * 1977-01-31 1978-08-19 Sharp Corp Control device for input/output signal
JPS59185389A (en) * 1983-04-05 1984-10-20 株式会社大興電機製作所 System of controlling display and key input circuit
JPS6255720A (en) * 1985-09-04 1987-03-11 Meisei Electric Co Ltd Key scan system
JPH01251153A (en) * 1988-03-31 1989-10-06 Toshiba Corp Electronic equipment
JPH05325720A (en) * 1992-05-22 1993-12-10 Fujitsu Ltd Drive device for light emitting diode
JPH1185368A (en) * 1997-09-05 1999-03-30 Sharp Corp One-chip microcomputer system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029483A (en) * 2012-06-29 2014-02-13 Canon Inc Electronic device, and recorder using the electronic device
US9216601B2 (en) 2012-06-29 2015-12-22 Canon Kabushiki Kaisha Electric device and printing apparatus using the same
KR20190087325A (en) * 2018-01-15 2019-07-24 캐논 가부시끼가이샤 Electronic apparatus, method for controlling same, and storage medium
KR102450809B1 (en) * 2018-01-15 2022-10-05 캐논 가부시끼가이샤 Electronic apparatus, method for controlling same, and storage medium

Also Published As

Publication number Publication date
JP4845820B2 (en) 2011-12-28

Similar Documents

Publication Publication Date Title
US10265950B2 (en) Inkjet head control apparatus and inkjet printer
JP5027664B2 (en) Print system architecture
EP0774358A1 (en) Thermal Printer
EP2642480A1 (en) Data forwarding circuit, data forwarding method, display device, host-side device, and electronic apparatus
CN104808862A (en) Array substrate, touch display panel and driving method for array substrate
KR20060096294A (en) Driving method of display panel and driving device of the same
EP1864813B1 (en) Ink-jet recording apparatus and data transfer apparatus
JP2008012909A (en) Inkjet recording apparatus
EP3296111B1 (en) Ink jet printer and ink jet head
JP4845820B2 (en) Operation panel and electronic device including the panel
US10264141B2 (en) Abnormality notification apparatus, image forming apparatus and abnormality notification method
US8031179B2 (en) Control apparatus for operation panel and electronic apparatus
JP2005301423A (en) Serial data transfer method, electronic apparatus, and recording device
US20090315398A1 (en) Output circuit
JP2007160815A (en) Printer, printing method, printing system and program
JP6122344B2 (en) Electronic apparatus and recording apparatus using the electronic apparatus
JP5202394B2 (en) Droplet discharge head and droplet discharge apparatus
CN101104333A (en) Image forming apparatus and method thereof
JP2006175680A (en) Liquid ejection device, computer program, liquid ejection system and liquid ejection method
JP2007030253A (en) Inkjet recording apparatus
JP3928411B2 (en) Print head drive device
JP2021181220A (en) Method for transmitting printing data and printer
JP4561590B2 (en) Information processing device
JP5333855B2 (en) Electronic device control apparatus and image forming apparatus
JP2016033702A (en) Electronic apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100625

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4845820

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3