JP2008021805A - テスト結果予測装置、テスト結果予測方法、半導体テスト装置、半導体テスト方法、システム、プログラム、および記録媒体 - Google Patents
テスト結果予測装置、テスト結果予測方法、半導体テスト装置、半導体テスト方法、システム、プログラム、および記録媒体 Download PDFInfo
- Publication number
- JP2008021805A JP2008021805A JP2006192117A JP2006192117A JP2008021805A JP 2008021805 A JP2008021805 A JP 2008021805A JP 2006192117 A JP2006192117 A JP 2006192117A JP 2006192117 A JP2006192117 A JP 2006192117A JP 2008021805 A JP2008021805 A JP 2008021805A
- Authority
- JP
- Japan
- Prior art keywords
- test result
- test
- semiconductor
- result prediction
- prediction model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】半導体装置のテスト結果をより精度良く予測する。
【解決手段】第１の完成ウエハの電気的特性データ、および、当該第１の完成ウエハのテスト結果データが、予測モデル構築部１０に入力される。予測モデル構築部１０は、入力されたデータを用いることによって、ニューラルネットワークとして構成されるテスト結果予測モデルを構築する。テスト結果予測部１１は、構築されたテスト結果予測モデルに、第２の完成ウエハの電気的特性データを入力することによって、第２の半導体ウエハのテスト結果を予測する。
【選択図】図１
【解決手段】第１の完成ウエハの電気的特性データ、および、当該第１の完成ウエハのテスト結果データが、予測モデル構築部１０に入力される。予測モデル構築部１０は、入力されたデータを用いることによって、ニューラルネットワークとして構成されるテスト結果予測モデルを構築する。テスト結果予測部１１は、構築されたテスト結果予測モデルに、第２の完成ウエハの電気的特性データを入力することによって、第２の半導体ウエハのテスト結果を予測する。
【選択図】図１
Description
本発明は、半導体ウエハのテスト結果を予測するテスト結果予測装置、テスト結果予測方法、プログラム、および記録媒体に関する。また、テスト結果予測装置を含んでいるシステムに関する。また、半導体ウエハをテストする半導体テスト装置および半導体テスト方法に関する。
大規模集積回路（ＬＳＩ）や集積回路（ＩＣ）などの半導体装置のウエハ歩留まりは、ウエハをテストすることによって判明する。ウエハテストとは、半導体装置を多数搭載した半導体ウエハの製造後に、ウエハ上の半導体装置を所定の半導体テスト装置（テスタ）を用いて半導体装置ごとに電気的なテストを実施することである。
ウエハテストにおいて歩留まりが低いことは、ウエハごとの半導体装置の良品数が少ないことを意味する。このとき半導体装置の製造コストが高くなり、半導体メーカや半導体装置の顧客にとって好ましくない。
また、ウエハテストにおいて歩留まりが低いことは、目標とする性能からずれてしまった半導体装置の割合が高いことも意味する。この場合、信頼性を含めた製品性能面からも好ましくない。
そこで、ウエハ歩留まりを予測する従来の技術の一つが、特許文献１に開示されている。この従来装置について、図１４および図１５を参照して以下に説明する。図１４は、従来技術に係る歩留まり予測装置を示す図である。図１５は、従来装置が実行する、歩留まり予測処理の流れを示すフローチャートである。
図１４に示す欠陥検査装置１４１および１４２によって、製造途中のウエハ内の欠陥を検出する（ステップＳ１５１）。この欠陥を含む画像をドット化して欠陥の特徴を検出する（ステップＳ１５２）。この欠陥特徴において同じパターンが繰り返し形成される領域は重ね合わせ、欠陥のドットマップを作製する（ステップＳ１５３）。また、完成ウエハの欠陥から製品特性の良否を測定し、フェイルマップを作製する（ステップＳ１５４）。その後、ドットマップとフェイルマップを用いて、ウエハの製品特性の良否を調査し、欠陥の予測するニューラルネットワークモデルを構築する（ステップＳ１５５〜Ｓ１５７）。
このモデル等により、半導体製品の歩留まりを予測する（ステップＳ１５９）。また、欠陥不良を招く重要工程を抽出する（ステップＳ１６０）。
特開２００４−１９３９２５号公報（２００４年０７月０８日公開）
馬場則夫・小島史男・小澤誠一、ニューラルネットの基礎と応用、共立出版、１９９４年９月出版
ニューラルネットワーク、ｈｔｔｐ：／／ｗｗｗ．ｍｓ．ｔ．ｋａｎａｚａｗａ−ｕ．ａｃ．ｊｐ／~ｄｅｓｉｇｎ／ｃｏｎｔｅｎｔｓ／ｒｅｓｅａｒｃｈ／ｓｅｎｓｏｒ／ｎ_ｎｅｔｗｏｒｋ．ｈｔｍｌ、２００６年６月８日確認
しかし、従来の装置は、光学的欠陥検査装置によって検出された情報を元にして、半導体装置の歩留まり予測や、欠陥不良を及ぼす重要工程の抽出をしている。そのため、ウエハ上に構成されるトランジスタの耐圧や閾値など電気的特性の欠陥に起因して低歩留まりが発生した場合には、光学的欠陥検出装置では電気的特性の欠陥を検出できないので、従来の方法ではこれらの欠陥が検出されない。すなわち半導体装置の歩留まりを精度良く予測することは困難であり、また、欠陥不良を及ぼす重要工程も抽出できない。
本発明は上記の課題を解決するためになされたものであり、その目的は、半導体装置のテスト結果をより精度良く予測できるテスト結果予測装置、テスト結果予測方法、プログラム、および記録媒体を提供することにある。また、テスト結果予測装置を含んでいるシステムに関する。また、半導体装置ごとに最適なテストプログラムを用いてテストできる半導体テスト装置および半導体テスト方法に関する。
本発明に係るテスト結果予測装置は、上記の課題を解決するために、
半導体ウエハのテスト結果を予測するテスト結果予測装置であって、
第１の半導体ウエハの電気的特性データ、および、当該第１の半導体ウエハのテスト結果データを用いることによって、ニューラルネットワークとして構成されるテスト結果予測モデルを構築する予測モデル構築手段と、
上記構築されたテスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測するテスト結果予測手段とを備えていることを特徴としている。
半導体ウエハのテスト結果を予測するテスト結果予測装置であって、
第１の半導体ウエハの電気的特性データ、および、当該第１の半導体ウエハのテスト結果データを用いることによって、ニューラルネットワークとして構成されるテスト結果予測モデルを構築する予測モデル構築手段と、
上記構築されたテスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測するテスト結果予測手段とを備えていることを特徴としている。
上記の構成によれば、テスト結果予測装置は、半導体ウエハ（半導体装置）のテスト結果を予測する装置である。ここでいう半導体装置とは、たとえばウエハ上に製造されたトランジスタである。テスト結果とは、半導体装置の性能をテストした結果のことをいう。たとえばトランジスタの閾値やゲート耐圧などである。
テスト結果予測装置において、予測モデル構築手段は、ニューラルネットワークとして構成されるテスト結果予測モデルを構築する。このとき、第１の半導体ウエハの電気的特性データ、および、当該第１の半導体ウエハのテスト結果データを用いる。ここでいう電気的特性データとは、電気的特性測定装置によって測定された、第１の半導体製品の電気的特性を表すデータである。一方、テスト結果データとは、半導体テスタが第１の半導体製品をテストすることによって得た、テスト結果を表すデータである。
このように予測モデル構築手段は、既知の電気的特性を表すデータと、既知のテスト結果を表すデータとを用いることによって、テスト結果予測モデルを生成する。このテスト結果予測モデルはニューラルネットワークとして構成され、第２の半導体ウエハのテスト結果を予測するモデルである。
テスト結果予測手段は、構築されたテスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力する。これにより、第２の半導体ウエハのテスト結果を予測する。たとえば、第２の半導体ウエハを半導体テスタによってテストした場合に得られる、半導体装置の歩留まりや良品数を予測する。
このように、テスト結果予測装置は、光学的欠陥として認識できない電気的特性の欠陥を予測に反映したテスト結果予測モデルを構築する。そして、構築したテスト結果予測モデルを用いることによって、半導体製品のテスト結果を予測する。したがって、半導体装置のテスト結果をより精度良く予測できる効果を奏する。
本発明に係るテスト結果予測方法は、上記の課題を解決するために、
半導体ウエハのテスト結果を予測するテスト結果予測方法であって、
第１の半導体ウエハの電気的特性データ、および、当該第１の半導体ウエハのテスト結果データを用いることによって、ニューラルネットワークとして構成されるテスト結果予測モデルを構築する予測モデル構築ステップと、
上記テスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測するテスト結果予測ステップとを備えていることを特徴としている。
半導体ウエハのテスト結果を予測するテスト結果予測方法であって、
第１の半導体ウエハの電気的特性データ、および、当該第１の半導体ウエハのテスト結果データを用いることによって、ニューラルネットワークとして構成されるテスト結果予測モデルを構築する予測モデル構築ステップと、
上記テスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測するテスト結果予測ステップとを備えていることを特徴としている。
上記の構成によれば、本発明に係るテスト結果予測装置と同時の作用、効果を奏する。
また、本発明に係るテスト結果予測装置では、さらに、
上記予測モデル構築手段は、あらかじめ定められている数の複数の上記テスト結果予測モデルを構築するとともに、構築した上記テスト結果予測モデルごとに、当該テスト結果予測モデルに上記第１の半導体製品の電気的特性データを入力した場合に得られる予測テスト結果と、上記第１の半導体製品のテスト結果との相関係数を算出し、
上記テスト結果予測手段は、上記構築された複数のテスト結果予測モデルのうち、あらかじめ定められている基準値以上の相関係数に対応するテスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測することが好ましい。
上記予測モデル構築手段は、あらかじめ定められている数の複数の上記テスト結果予測モデルを構築するとともに、構築した上記テスト結果予測モデルごとに、当該テスト結果予測モデルに上記第１の半導体製品の電気的特性データを入力した場合に得られる予測テスト結果と、上記第１の半導体製品のテスト結果との相関係数を算出し、
上記テスト結果予測手段は、上記構築された複数のテスト結果予測モデルのうち、あらかじめ定められている基準値以上の相関係数に対応するテスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測することが好ましい。
上記の構成によれば、予測モデル構築手段は、あらかじめ定められている数の複数のテスト結果予測モデルを構築する。このときたとえば、１つのテスト結果予測モデルを生成するごとに、当該テスト結果予測モデルの出力を用いて、異なるテスト結果予測モデルを生成することができる。
予測モデル構築手段は、さらに、構築したテスト結果予測モデルごとに、当該モデルに第１の半導体製品の電気的特性データを入力した場合に得られる予測テスト結果と、第１の半導体製品のテスト結果との相関係数を算出する。相関係数は、構築したモデルが予測するテスト結果の精度を表す。すなわち、相関係数が高いほど、予測の精度は高い。
そこでテスト結果予測手段は、構築された複数のテスト結果予測モデルのうち、あらかじめ定められている基準値以上の相関係数に対応するテスト結果予測モデルを用いることによって、第２の半導体ウエハのテスト結果を予測する。
このように、一定の精度を持つモデルだけを用いるため、テスト結果予測装置は、テスト結果の予測精度をより高めることができる。
また、本発明に係るテスト結果予測装置では、さらに、
上記予測モデル構築手段は、上記テスト結果予測モデルの構築をあらかじめ定められている時間だけ繰り返すことによって、複数の上記テスト結果予測モデルを構築するとともに、構築した上記テスト結果予測モデルごとに、当該テスト結果予測モデルに上記第１の半導体製品の電気的特性データを入力した場合に得られる予測テスト結果と、上記第１の半導体製品のテスト結果との相関係数を算出し、
上記テスト結果予測手段は、上記構築された複数のテスト結果予測モデルのうち、あらかじめ定められている基準値以上の相関係数に対応するテスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測することが好ましい。
上記予測モデル構築手段は、上記テスト結果予測モデルの構築をあらかじめ定められている時間だけ繰り返すことによって、複数の上記テスト結果予測モデルを構築するとともに、構築した上記テスト結果予測モデルごとに、当該テスト結果予測モデルに上記第１の半導体製品の電気的特性データを入力した場合に得られる予測テスト結果と、上記第１の半導体製品のテスト結果との相関係数を算出し、
上記テスト結果予測手段は、上記構築された複数のテスト結果予測モデルのうち、あらかじめ定められている基準値以上の相関係数に対応するテスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測することが好ましい。
上記の構成によれば、予測モデル構築手段は、テスト結果予測モデルの構築をあらかじめ定められている時間だけ繰り返すことによって、複数のテスト結果予測モデルを構築する。このときたとえば、１つのテスト結果予測モデルを生成するごとに、当該テスト結果予測モデルの出力を用いて、異なるテスト結果予測モデルを新たに構築することができる。
予測モデル構築手段は、さらに、構築したテスト結果予測モデルごとに、当該モデルに第１の半導体製品の電気的特性データを入力した場合に得られる予測テスト結果と、第１の半導体製品のテスト結果との相関係数を算出する。相関係数は、構築したモデルが予測するテスト結果の精度を表す。すなわち、相関係数が高いほど、予測の精度は高い。
そこでテスト結果予測手段は、構築された複数のテスト結果予測モデルのうち、あらかじめ定められている基準値以上の相関係数に対応するテスト結果予測モデルを用いることによって、第２の半導体ウエハのテスト結果を予測する。
このように、一定の精度を持つモデルだけを用いるため、テスト結果予測装置は、テスト結果の予測精度をより高めることができる。
本発明に係るテスト結果予測装置は、上記の課題を解決するために、
半導体ウエハのテスト結果を予測するテスト結果予測装置であって、
第１の半導体ウエハの電気的特性データ、および、当該第１の半導体ウエハのテスト結果データを用いることによって、ニューラルネットワークとしてのテスト結果予測モデルを構築する予測モデル構築手段と、
上記テスト結果予測モデルに上記第１の半導体製品の電気的特性データを入力したときに得られる予測テスト結果と、上記第１の半導体製品のテスト結果との相関係数が、あらかじめ定められている基準値以上である場合に、当該テスト結果予測モデルに第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測するテスト結果予測手段とを備えていることを特徴としている。
半導体ウエハのテスト結果を予測するテスト結果予測装置であって、
第１の半導体ウエハの電気的特性データ、および、当該第１の半導体ウエハのテスト結果データを用いることによって、ニューラルネットワークとしてのテスト結果予測モデルを構築する予測モデル構築手段と、
上記テスト結果予測モデルに上記第１の半導体製品の電気的特性データを入力したときに得られる予測テスト結果と、上記第１の半導体製品のテスト結果との相関係数が、あらかじめ定められている基準値以上である場合に、当該テスト結果予測モデルに第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測するテスト結果予測手段とを備えていることを特徴としている。
上記の構成によれば、テスト結果予測装置は、半導体ウエハ（半導体装置）のテスト結果を予測する装置である。ここでいう半導体装置とは、たとえばウエハ上に製造されたトランジスタである。テスト結果とは、半導体装置の性能をテストした結果のことをいう。たとえばトランジスタの閾値やゲート耐圧などである。
テスト結果予測装置において、予測モデル構築手段は、ニューラルネットワークとして構成されるテスト結果予測モデルを構築する。このとき、第１の半導体ウエハの電気的特性データ、および、当該第１の半導体ウエハのテスト結果データを用いる。ここでいう電気的特性データとは、電気的特性測定装置によって測定された、第１の半導体製品の電気的特性を表すデータである。一方、テスト結果データとは、半導体テスタが第１の半導体製品をテストすることによって得た、テスト結果を表すデータである。
このように予測モデル構築手段は、既知の電気的特性を表すデータと、既知のテスト結果を表すデータとを用いることによって、テスト結果予測モデルを生成する。このテスト結果予測モデルはニューラルネットワークとして構成され、第２の半導体ウエハのテスト結果を予測するモデルである。
テスト結果予測手段は、構築されたテスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力する。このとき、構築されたテスト結果予測モデルを無条件に用いるのではなく、上記テスト結果予測モデルに第１の半導体製品の電気的特性データを入力したときに得られる予測テスト結果と、第１の半導体製品のテスト結果との相関係数に基づき、テスト結果予測モデルを用いるかどうかを決定する。すなわち、相関係数があらかじめ定められている基準値以上である場合に、テスト結果予測モデルを用いることになる。
テスト結果予測手段は、使用を決定されたテスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力することによって、第２の半導体ウエハのテスト結果を予測する。たとえば、第２の半導体ウエハを半導体テスタによってテストした場合に得られる、半導体装置の歩留まりや良品数を予測する。
このように、テスト結果予測装置は、光学的欠陥として認識できない電気的特性の欠陥を予測に反映したテスト結果予測モデルを構築する。そして、構築したテスト結果予測モデルを用いることによって、半導体製品のテスト結果を予測する。また、相関係数が一定値以上のテスト結果予測モデルだけを予測に用いる。
したがってテスト結果予測装置は、半導体ウエハのテスト結果をより精度良く予測できる効果を奏する。
また、本発明に係るテスト結果予測装置では、さらに、
上記あらかじめ定められている基準値は、０．７５以上かつ１．００未満であることが好ましい。
上記あらかじめ定められている基準値は、０．７５以上かつ１．００未満であることが好ましい。
上記の構成によれば、相関係数の基準値は０．７５以上かつ１．００未満である。この範囲内の値であれば、実用上、問題なくテスト結果を予測できるテスト結果予測モデルであることが保証される。したがってテスト結果予測装置は、半導体ウエハのテスト結果をより精度良く予測することを、より確実に実行できる効果を奏する。
また、本発明に係るテスト結果予測装置では、さらに、
上記テスト結果は、上記半導体ウエハに製造された半導体装置の歩留まりであることが好ましい。
上記テスト結果は、上記半導体ウエハに製造された半導体装置の歩留まりであることが好ましい。
上記の構成によれば、上記半導体ウエハに製造された半導体装置の歩留まりをより精度良く予測するテスト結果予測装置を提供できる効果を奏する。
また、本発明に係るテスト結果予測装置では、さらに、
上記テスト結果は、半導体ウエハに製造された半導体装置の良品数であることが好ましい。
上記テスト結果は、半導体ウエハに製造された半導体装置の良品数であることが好ましい。
上記の構成によれば、ウエハに製造された半導体装置の良品数をより精度良く予測するテスト結果予測装置を提供できる効果を奏する。
本発明に係る半導体テスト装置は、上記の課題を解決するために、
半導体ウエハをテストする半導体テスト装置であって、
複数のテストプログラムのうち、上記したいずれかのテスト結果予測装置によって予測されたテスト結果に応じたテストプログラムを選択するテストプログラム選択手段と、
上記テストプログラム選択手段によって選択された上記テストプログラムを用いることによって、上記半導体ウエハをテストするテスト実行手段を備えていることを特徴としている。
半導体ウエハをテストする半導体テスト装置であって、
複数のテストプログラムのうち、上記したいずれかのテスト結果予測装置によって予測されたテスト結果に応じたテストプログラムを選択するテストプログラム選択手段と、
上記テストプログラム選択手段によって選択された上記テストプログラムを用いることによって、上記半導体ウエハをテストするテスト実行手段を備えていることを特徴としている。
上記の構成によれば、テストプログラム選択手段は、複数のテストプログラムのうち、上述したいずれかのテスト結果予測装置によって予測されたテスト結果に応じたテストプログラムを選択する。たとえば、予測テスト結果とテストプログラムとの対応表に基づき、最適なテストプログラムを１つ、選択する。
テスト実行手段は、テストプログラム選択手段によって選択されたテストプログラムを用いることによって、半導体ウエハをテストする。すなわち、予測テスト結果に応じたテストプログラムを用いる。
以上のように半導体テスト装置は、個々の半導体ウエハの電気的特性に応じた最適なテストを実行することができる効果を奏する。
本発明に係る半導体テスト方法は、上記の課題を解決するために、
半導体ウエハをテストする半導体テスト方法であって、
複数のテストプログラムのうち、上記したいずれかのテスト結果予測装置によって予測されたテスト結果に応じたテストプログラムを選択するテストプログラム選択ステップと、
上記テストプログラム選択ステップにおいて選択された上記テストプログラムを用いることによって、上記半導体ウエハをテストするテスト実行ステップを備えていることを特徴としている。
半導体ウエハをテストする半導体テスト方法であって、
複数のテストプログラムのうち、上記したいずれかのテスト結果予測装置によって予測されたテスト結果に応じたテストプログラムを選択するテストプログラム選択ステップと、
上記テストプログラム選択ステップにおいて選択された上記テストプログラムを用いることによって、上記半導体ウエハをテストするテスト実行ステップを備えていることを特徴としている。
上記の構成によれば、本発明に係る半導体テスト装置と同様の作用、効果を奏する。
また、本発明に係る半導体テスト装置では、さらに、
上記テストプログラム選択手段は、上記予測されたテスト結果がより良好であるほど、より検査基準の緩いテストプログラムを選択することが好ましい。
上記テストプログラム選択手段は、上記予測されたテスト結果がより良好であるほど、より検査基準の緩いテストプログラムを選択することが好ましい。
上記の構成によれば、テストプログラム選択手段は、予測されたテスト結果がより良好であるほど、より検査基準の緩いテストプログラムを選択する。すなわち、予測テスト結果が良好であれば、検査項目がより少なかったり、印加電圧がより低かったりするテストプログラムを、テスト実行用に選択する。したがってテスト実行手段は、より短時間で実行できるテストプログラムを用いることができる。
このようにテスト結果予測装置は、予測テスト結果の良好な半導体ウエハに対して無駄に詳しいテストを行わずに済む効果を奏する。
本発明に係るシステムは、上記の課題を解決するために、
上述したいずれかの結果予測装置と、上記テスト結果予測装置が予測したテスト結果を受信するサーバ装置とを含んでいることを特徴としている。
上述したいずれかの結果予測装置と、上記テスト結果予測装置が予測したテスト結果を受信するサーバ装置とを含んでいることを特徴としている。
上記の構成によれば、サーバ装置は、テスト結果予測装置が予測したテスト結果を受信する。したがってサーバ装置は、受信したテスト結果（歩留まり、良品数）を元に所定の演算を行うことによって、たとえば後半工程の部材の発注や納期計算を行うことができる。
なお、上記テスト結果予測装置は、コンピュータによって実現してもよい。この場合、コンピュータを上記各手段として動作させることにより上記テスト結果予測装置をコンピュータにおいて実現するプログラム、およびそのプログラムを記録したコンピュータ読み取り可能な記録媒体も、本発明の範疇に入る。
また、上記半導体テスト装置は、コンピュータによって実現してもよい。この場合、コンピュータを上記各手段として動作させることにより上記半導体テスト装置をコンピュータにおいて実現するプログラム、およびそのプログラムを記録したコンピュータ読み取り可能な記録媒体も、本発明の範疇に入る。
以上のように、本発明に係るテスト結果予測装置は、第１の半導体ウエハの電気的特性データに基づき構築されたテスト結果予測モデルを用いて、第２の半導体ウエハのテスト結果を予測するテスト結果予測手段を備えているため、半導体ウエハのテスト結果をより精度良く予測できる効果を奏する。
本発明の実施形態について、図１〜図１３を参照して以下に説明する。
本発明に係るテスト結果予測装置は、第１および第２の完成ウエハから得られるデータを用いた情報処理を行う装置である。具体的には、第１の完成ウエハから得られるデータを用いて、半導体ウエハに製造された半導体装置のテスト結果を予測するためのモデル（テスト結果予測モデル）を構築する。さらに、構築したテスト結果予測モデルに、第２の完成ウエハから得られるデータを入力することによって、第２の完成ウエハを対象にしたテスト結果を予測する。
なお、以下では、テスト結果として主に、ウエハに製造された半導体装置の歩留まりを予測する構成のテスト結果予測装置を説明する。しかし本発明のテスト結果予測装置は、歩留まりに限らず、半導体装置を対象にした他のテスト結果なら、どのようなものであっても同様に予測できる。
〔実施形態１〕
本発明に係る第１の実施形態について、図１〜図６を参照して以下に説明する。本実施形態のテスト結果予測装置１は、第１の完成ウエハ（第１の半導体ウエハ）に製造された半導体装置の電気的特性を表すデータ、および、当該半導体装置をテストした結果を表すテスト結果データを用いることによって、テスト結果予測モデルを構築する。さらに、構築したモデルに、テスト前における第２の完成ウエハ（第２の半導体ウエハ）に製造された半導体装置の電気的特性データを入力することによって、第２の完成ウエハに製造された半導体装置を対象にしたテストの結果を予測する。
本発明に係る第１の実施形態について、図１〜図６を参照して以下に説明する。本実施形態のテスト結果予測装置１は、第１の完成ウエハ（第１の半導体ウエハ）に製造された半導体装置の電気的特性を表すデータ、および、当該半導体装置をテストした結果を表すテスト結果データを用いることによって、テスト結果予測モデルを構築する。さらに、構築したモデルに、テスト前における第２の完成ウエハ（第２の半導体ウエハ）に製造された半導体装置の電気的特性データを入力することによって、第２の完成ウエハに製造された半導体装置を対象にしたテストの結果を予測する。
（テスト結果予測装置１）
本実施形態に係るテスト結果予測装置１の構成について、図１を参照にして以下に説明する。図１は、本発明の一実施形態に係るテスト結果予測装置１の要部構成を示すブロック図である。この図に示すように、テスト結果予測装置１は、予測モデル構築部１０（予測モデル構築手段）およびテスト結果予測部１１（テスト結果予測手段）を備えている。また、テスト結果予測装置１は、電気的特性測定装置２、半導体テスタ３、および電気的特性測定装置４と接続されている。
本実施形態に係るテスト結果予測装置１の構成について、図１を参照にして以下に説明する。図１は、本発明の一実施形態に係るテスト結果予測装置１の要部構成を示すブロック図である。この図に示すように、テスト結果予測装置１は、予測モデル構築部１０（予測モデル構築手段）およびテスト結果予測部１１（テスト結果予測手段）を備えている。また、テスト結果予測装置１は、電気的特性測定装置２、半導体テスタ３、および電気的特性測定装置４と接続されている。
（予測モデル構築部１０）
予測モデル構築部１０は、半導体装置のテスト結果を予測するテスト結果予測モデルを構築する。
予測モデル構築部１０は、半導体装置のテスト結果を予測するテスト結果予測モデルを構築する。
（テスト結果予測部１１）
テスト結果予測部１１は、構築されたテスト結果予測モデルを用いて、第２の完成ウエハの電気的特性データを基に、第２の完成ウエハのテスト結果を予測する。
テスト結果予測部１１は、構築されたテスト結果予測モデルを用いて、第２の完成ウエハの電気的特性データを基に、第２の完成ウエハのテスト結果を予測する。
（電気的特性測定装置２）
電気的特性測定装置２は、第１の完成ウエハの特性を電気的に測定する周知の装置である。電気的特性測定装置２は、最終工程まで製造された第１の完成ウエハ、すなわち、完成された第１の完成ウエハの電気的特性を測定する。より具体的には、第１の完成ウエハに製造された半導体装置の電気的特性を測定する。これにより、測定された電気的特性を表すデータ（電気的特性データ）を生成する。
電気的特性測定装置２は、第１の完成ウエハの特性を電気的に測定する周知の装置である。電気的特性測定装置２は、最終工程まで製造された第１の完成ウエハ、すなわち、完成された第１の完成ウエハの電気的特性を測定する。より具体的には、第１の完成ウエハに製造された半導体装置の電気的特性を測定する。これにより、測定された電気的特性を表すデータ（電気的特性データ）を生成する。
電気的特性測定装置２は、たとえば、アジレント社製のＨＰ４０６２などとして実現される。
（半導体テスタ３）
半導体テスタ３は、第１の完成ウエハをテストする周知のテスト装置である。半導体テスタ３は、第１の完成ウエハに製造された半導体装置の良否などをテストする。すなわち、第１の完成ウエハにおける半導体装置ごとの良否、半導体装置の電気的特性たとえば、消費電流値を測定する。
半導体テスタ３は、第１の完成ウエハをテストする周知のテスト装置である。半導体テスタ３は、第１の完成ウエハに製造された半導体装置の良否などをテストする。すなわち、第１の完成ウエハにおける半導体装置ごとの良否、半導体装置の電気的特性たとえば、消費電流値を測定する。
半導体テスタ３は、たとえば、アドバンテスト社製Ｔ６５７７などとして実現される。
（電気的特性測定装置４）
電気的特性測定装置４は、第２の完成ウエハの特性を電気的に測定する周知の装置である。電気的特性測定装置４は、最終工程まで製造された第２の完成ウエハ、すなわち、完成された第２の完成ウエハの電気的特性を測定する。より具体的には、第２の完成ウエハに製造された半導体装置の電気的特性を測定する。これにより、測定された電気的特性を表すデータ（電気的特性データ）を生成する。
電気的特性測定装置４は、第２の完成ウエハの特性を電気的に測定する周知の装置である。電気的特性測定装置４は、最終工程まで製造された第２の完成ウエハ、すなわち、完成された第２の完成ウエハの電気的特性を測定する。より具体的には、第２の完成ウエハに製造された半導体装置の電気的特性を測定する。これにより、測定された電気的特性を表すデータ（電気的特性データ）を生成する。
電気的特性測定装置４は、たとえば、アジレント社製のＨＰ４０６４などとして実現される。
（ニューラルネットワーク）
テスト結果予測装置１は、階層型のニューラルネットワークを採用したテスト結果予測モデルを構築する。そこで、階層型ニューラルネットワークについて、図２および図３を参照して以下に説明する
図２は、階層型ニューラルネットワークを構成する１つのニューロンを模式的に示す図である。図３は、複数のニューロンが階層状に接続されることによって構築される階層型ニューラルネットワークを示す図である。
テスト結果予測装置１は、階層型のニューラルネットワークを採用したテスト結果予測モデルを構築する。そこで、階層型ニューラルネットワークについて、図２および図３を参照して以下に説明する
図２は、階層型ニューラルネットワークを構成する１つのニューロンを模式的に示す図である。図３は、複数のニューロンが階層状に接続されることによって構築される階層型ニューラルネットワークを示す図である。
図２に示すように、１つのニューロン２１には、複数の入力線２２が結合加重２３を介して入力される。また、少なくとも１つの出力線２４を有している。ニューロン２１、入力線２２、結合加重２３、および出力線２４によって、１つのユニット２０が構成される。
図３に示すように、階層型ニューラルネットワーク３０は、層状に並べられた複数のユニット２０によって構成される。信号は、前の層におけるユニット２０から、次の層におけるユニット２０へと、一方向にのみ伝わる。このネットワークでは、ユニット２０が入力層、中間層、および出力層のそれぞれ独立な層に分かれて配置されている。
本実施形態のテスト結果予測装置１は、ニューラルネットワークの出力である予測テスト結果を１つに限定する。たとえば、歩留まり、またはウエハごとの良品数を、予測テスト結果として任意に選択する。これにより半導体装置のテストの予測に要する時間を、予測テスト結果を複数にした場合に比べてより短くできる。
なおテスト結果予測装置１は、階層型のニューラルネットワーク以外の、たとえば中間層にフィードバックを有するニューラルネットワークによって構成されるテスト結果予測モデルを構築することもできる。すなわち、ニューラルネットワークであれば、どのようなネットワークであっても、テスト結果予測モデルの構築に利用できる。
（テスト結果予測処理）
テスト結果予測装置１が、テスト結果予測モデルを構築し、構築したテスト結果予測モデルを用いて、第２の完成ウエハを対象にしたテスト結果を予測するときの処理について、図１および図４を参照して以下に説明する。図４は、テスト結果予測装置１が、テスト結果予測モデルを構築し、当該構築したテスト結果予測モデルを用いて、第２の完成ウエハを対象にしたテスト結果を予測するときの処理の流れを示すフローチャートである。
テスト結果予測装置１が、テスト結果予測モデルを構築し、構築したテスト結果予測モデルを用いて、第２の完成ウエハを対象にしたテスト結果を予測するときの処理について、図１および図４を参照して以下に説明する。図４は、テスト結果予測装置１が、テスト結果予測モデルを構築し、当該構築したテスト結果予測モデルを用いて、第２の完成ウエハを対象にしたテスト結果を予測するときの処理の流れを示すフローチャートである。
（電気的特性の測定）
この図に示すように、まず、電気的特性測定装置２が、第１の完成ウエハについての電気的特性を測定する（ステップＳ４１）。電気的特性として、第１の完成ウエハに製造されたトランジスタの特性、拡散領域のシート抵抗、およびコンタクト部を含むメタル配線の抵抗などを対象にする。また、トランジスタの特性としては、閾値、ゲート耐圧、電流ドライブ能力、およびオフ時耐圧などを対象にする。
この図に示すように、まず、電気的特性測定装置２が、第１の完成ウエハについての電気的特性を測定する（ステップＳ４１）。電気的特性として、第１の完成ウエハに製造されたトランジスタの特性、拡散領域のシート抵抗、およびコンタクト部を含むメタル配線の抵抗などを対象にする。また、トランジスタの特性としては、閾値、ゲート耐圧、電流ドライブ能力、およびオフ時耐圧などを対象にする。
第１の完成ウエハ上には、閾値、ゲート耐圧、電流ドライブ能力、オフ時耐圧など、特性の互いに異なる複数種類のトランジスタが作りこまれている。そこで電気的特性測定装置２は、それぞれに対して前述した電気的特性を測定する。
電気的特性測定装置２が測定する電気的特性の項目数は、２００から３００個程度である。電気的特性測定装置２は、測定した電気的特性を表すデータを生成し、必要に応じて、第１の完成ウエハを識別するための識別番号に関連付けて、電気的特性測定装置２内部のメモリに一時的に記憶する。また、測定したデータを、さらに、上位のコンピュータや不揮発性の記憶媒体に記録する。
（第１の完成ウエハのテスト）
つぎに、半導体テスタ３が、第１の完成ウエハに製造された個々の半導体装置個々をテストする（ステップＳ４２）。このとき、半導体装置のテスト歩留まり、半導体装置の良品数、各テスト項目の不良数（以下カテゴリデータ）等のテスト結果を得ることができる。測定されたテスト結果を表すテスト結果データは、ウエハ一枚ごとに集計され、第１の完成ウエハを識別する識別番号に関連付けて、半導体テスタ３の内部にあるメモリに記憶される。
つぎに、半導体テスタ３が、第１の完成ウエハに製造された個々の半導体装置個々をテストする（ステップＳ４２）。このとき、半導体装置のテスト歩留まり、半導体装置の良品数、各テスト項目の不良数（以下カテゴリデータ）等のテスト結果を得ることができる。測定されたテスト結果を表すテスト結果データは、ウエハ一枚ごとに集計され、第１の完成ウエハを識別する識別番号に関連付けて、半導体テスタ３の内部にあるメモリに記憶される。
つぎに、第１の完成ウエハの電気的特性データ、および、テスト結果データを、テスト結果予測装置１の予測モデル構築部１０に入力する（ステップＳ４３）。
つぎに、予測モデル構築部１０は、データ入力の対象となった第１の完成ウエハの枚数が、あらかじめ定められている基準枚数に達したかどうかを判定する（ステップＳ４４）。
ステップＳ４４における判定の結果が「偽」であるとき（ＮＯ）、図４に示す処理はステップＳ４１に戻る。このとき電気的特性測定装置２は、他の第１の完成ウエハの電気的特性を測定する。このようにして、ステップＳに示す処理において「真」の結果を得るまで、ステップＳ４１からステップＳ４３の処理が繰り返される。
（テスト結果予測モデルの構築）
ステップＳ４４における判定の結果が「真」であるとき（ＹＥＳ）、予測モデル構築部１０は、テスト結果予測モデルを構築する（ステップＳ４５）。具体的には、入力された電気的特性データおよび予測すべき所定のテスト結果データを同時にニューラルネットワークに入力することによって、半導体装置の歩留まりなどの所定のテスト結果を予測するテスト結果予測モデルを構築する。予測モデル構築部１０は、生成したテスト結果予測モデルをテスト結果予測部１１に出力する。
ステップＳ４４における判定の結果が「真」であるとき（ＹＥＳ）、予測モデル構築部１０は、テスト結果予測モデルを構築する（ステップＳ４５）。具体的には、入力された電気的特性データおよび予測すべき所定のテスト結果データを同時にニューラルネットワークに入力することによって、半導体装置の歩留まりなどの所定のテスト結果を予測するテスト結果予測モデルを構築する。予測モデル構築部１０は、生成したテスト結果予測モデルをテスト結果予測部１１に出力する。
なお、歩留まりデータ以外のデータ、たとえば所定テスト項目のカテゴリデータが入力されると、予測モデル構築部１０は、所定テスト項目のカテゴリデータを予測するテスト結果予測モデルを構築できる。
（テスト結果の予測）
つぎに、電気的特性測定装置４は、第２の完成ウエハについての電気的特性を測定する（ステップＳ４６）。このとき、電気的特性測定装置２が第１の完成ウエハを対象に測定したのと同じ項目の電気的特性を測定する。そして、測定した電気的特性を表す電気的特性データを生成し、テスト結果予測部１１に入力する（ステップＳ４７）。
つぎに、電気的特性測定装置４は、第２の完成ウエハについての電気的特性を測定する（ステップＳ４６）。このとき、電気的特性測定装置２が第１の完成ウエハを対象に測定したのと同じ項目の電気的特性を測定する。そして、測定した電気的特性を表す電気的特性データを生成し、テスト結果予測部１１に入力する（ステップＳ４７）。
この時点で、テスト結果予測部１１には、予測モデル構築部１０によって構築されたテスト結果予測モデルが入力されている。そこでテスト結果予測部１１は、入力されたテスト結果予測モデルに、第２の完成ウエハを対象にした電気的特性データを入力することによって、第２の完成ウエハのテスト結果を予測する（ステップＳ４８）。
図４の例では、テスト結果予測部１１は、第２の完成ウエハの歩留まりを予測する。すなわち、テスト歩留まりを表す予測データを生成する。また、生成した予測データを、第２の完成ウエハを識別する識別番号に関連付けて、所定の外部装置たとえば表示装置またはプリンタなどに出力する。あるいは、必要に応じて、第２の完成ウエハの識別番号に関連付けて、記憶媒体や上位のコンピュータに記憶する。
（作用、効果）
このように、テスト結果予測装置１は、光学的欠陥として認識できない電気的特性の欠陥を、テスト結果の予測値に反映させることができる。一方、従来技術ではこのようなことはできない。したがってテスト結果予測装置１は、半導体装置のテスト結果をより精度良く予測できる。
このように、テスト結果予測装置１は、光学的欠陥として認識できない電気的特性の欠陥を、テスト結果の予測値に反映させることができる。一方、従来技術ではこのようなことはできない。したがってテスト結果予測装置１は、半導体装置のテスト結果をより精度良く予測できる。
なお、テスト結果予測装置１が予測できるテスト結果には、ウエハの歩留まり、および各ウエハの良品チップ数などがある。また、必要に応じて、テストカテゴリデータの各カテゴリの値も予測できる。
このように、テスト結果予測装置１は、第２の完成ウエハに製造された半導体装置の歩留まりを、第２の完成ウエハをテストする前に予測できる。したがって、予測値に応じたウエハテストプログラムを適用したり、あるいは低温テスト、高温テスト、バーンインテストなどのテスト工程を選択したりできる。
また、第２の完成ウエハに製造された半導体装置の良品数を、第２の完成ウエハをテストする前に予測できる。これにより、半導体装置の後半工程に必要な部材を従来より早い段階で手配できる。また、早い段階で不足半導体装置数を補うためのウエハの投入も可能になる。したがって、納期の遅れを回避できる。
（テスト結果予測システム５０）
本実施形態のテスト結果予測装置１は、他の装置に組み込んだり、あるいは他の装置と協同して動作したりすることもできる。このときテスト結果予測装置１は、所定のテスト結果予測システム５０を構成する。
本実施形態のテスト結果予測装置１は、他の装置に組み込んだり、あるいは他の装置と協同して動作したりすることもできる。このときテスト結果予測装置１は、所定のテスト結果予測システム５０を構成する。
そこで、本実施形態に係るテスト結果予測システム５０について、図５を参照して以下に説明する。
図５は、テスト結果予測装置１が組み込まれたテスト結果予測システム５０を示す図である。また、通信回線を経由してサーバ６０および半導体テスタ３などの外部装置と双方向に通信可能なシステムの全体図を示す図でもある。
テスト結果予測システム５０において、テスト結果予測装置１は、予測したウエハの良品数を、通信路接続部５４を経由してサーバ６０に送信する。サーバ６０は、受信した良品数を元にサーバ内データベース６１に記憶された所定の演算を行って、後半工程の部材の発注や納期計算などを行うことができる。
（相関係数を利用した処理）
なお、テスト結果予測装置１は、構築したテスト結果予測モデルが、所定の条件を満たす場合にのみ、実際にテスト結果に利用するモデルとして設定することもできる。
なお、テスト結果予測装置１は、構築したテスト結果予測モデルが、所定の条件を満たす場合にのみ、実際にテスト結果に利用するモデルとして設定することもできる。
このとき、テスト結果予測部１１は、第１の完成ウエハの電気的特性データおよびテスト結果を用いて、ウエハテスト結果予測モデルの候補を構築する。つまりこの候補を、第１の完成ウエハを対象にしたテスト結果の予測に利用するかどうかは、いったん、保留しておく。つぎに、候補として構築したテスト結果予測モデルに、第１の半導体製品の電気的特性データを入力したときに得られる予測テスト結果と、第１の半導体製品のテスト結果との相関係数を算出する。そして、算出した相関係数に基づき、候補として構築したモデルを、正式なテスト結果予測モデルとして採用するかどうかを定める。
すなわち、相関係数があらかじめ定められている基準値以上である場合に、その相関係数に対応するテスト結果予測モデルを用いることになる。
ここでいう相関係数とは、テスト結果予測モデル候補が予測するテスト結果と、実測するテスト結果との相関関係を示す値である。テスト結果予測部１１は、この値を、第１の完成ウエハの既知テスト結果、すなわち、テスト結果予測部１１に入力された既知のテスト結果と、テスト結果予測モデル候補が予測するテスト結果との相関関係から算出する。
予測モデル構築部１０は、算出した相関係数が基準値以上であるか否かを判定する。算出した相関係数が基準値以上である場合、対応するテスト結果予測モデル候補を、正式なテスト結果予測モデルとして採用する。一方、基準値以上でない場合、モデル候補の出力（予測テスト結果データ）を利用することによって、他の新しいテスト結果予測モデルを構築する。
こうして、相関係数が基準値以上となるテスト結果予測モデルを構築できるまで、モデル候補の構築、相関係数の算出、およびモデル候補の出力結果を利用した新しいモデル候補の構築を繰り返す。すなわち、第２の完成ウエハのテスト結果予測に適したテスト結果予測モデルを構築できるまで繰り返す。
なお、ニューラルネットワークの隠れ層の数を変更することによっても、同じ入力データを用いて異なるテスト結果予測モデルを構築することができる。
（テスト結果の予測処理）
以上の処理について、図６を参照して以下に説明する。図６は、テスト結果予測装置１が、相関係数が基準値以上となるテスト結果予測モデルを構築し、当該構築したテスト結果予測モデルを用いて第２の完成ウエハのテスト結果を予測するときの処理の流れを示すフローチャートである。
以上の処理について、図６を参照して以下に説明する。図６は、テスト結果予測装置１が、相関係数が基準値以上となるテスト結果予測モデルを構築し、当該構築したテスト結果予測モデルを用いて第２の完成ウエハのテスト結果を予測するときの処理の流れを示すフローチャートである。
この図に示すように、第１の完成ウエハを対象とした電気的特性データ、およびテスト結果データが、予測モデル構築部１０に入力される（ステップＳ６１）。この処理は、図２に示すステップＳ４１からＳ４４に相当する。
つぎに、予測モデル構築部１０が、テスト結果予測モデルの候補を構築する（ステップＳ６２）。さらに、構築したテスト結果予測モデル候補に第１の完成ウエハのテスト結果データを入力したときに得られる予測テスト結果と、第１の完成ウエハのテスト結果との相関係数を算出する（ステップＳ６３）。
つぎに、予測モデル構築部１０は、算出した相関係数が、テスト結果予測装置１においてあらかじめ定められている基準値以上か否かを判定する（ステップＳ６４）。
ステップＳ６４における判定の結果が「偽」であるとき（ＮＯ）、図６に示す処理はステップＳ６２に戻る。このとき予測モデル構築部１０は、構築したモデル候補の出力（予測テスト結果）を用いることによって、新たに別のテスト結果予測モデルを構築する（ステップＳ６２）。すなわちテスト結果予測部１１は、ステップＳ６４に示す処理において「真」の結果を得るまで、テスト結果予測モデルの構築を繰り返し実行する。
一方、ステップＳ６４における判定の結果が「真」であるとき（ＹＥＳ）、予測モデル構築部１０は、構築したテスト結果予測モデルを、第２の完成ウエハのテスト結果を予測するモデルとして選択する（ステップＳ６５）。すなわち、構築したテスト結果予測モデルを予測モデル構築部１０に出力する。
ステップＳ６６〜ステップＳ６８に示す処理は、図２に示すステップＳ４６からステップＳ４８と同じ処理なので、詳細を省略する。
（相関係数の値の例）
なお、相関係数が０．７５以上であれば、実用上問題ない。したがって、基準値は０．７５以上であることが望ましい。
なお、相関係数が０．７５以上であれば、実用上問題ない。したがって、基準値は０．７５以上であることが望ましい。
納入数や製品数を正確に見積もる必要がある場合は、必要に応じて、相関係数の基準値を０．７５よりも高く設定すればよい。
良品の半導体装置を実装する後半工程の製造部材などのコストが高い場合など、たとえば、半導体装置が光センサーデバイスで、当該デバイスを用いてカメラモジュールを製造する場合は、ガラスリッドやカメラ用のレンズなど汎用品でない部材が必要になる。そこで、ウエハのテスト前にテスト結果予測装置１によって良品数すなわちテスト結果を高精度に予測すれば、従来より早い段階において、より正確に必要数を手配できる。
〔実施形態２〕
本発明に係る第２の実施形態について、図７〜図１０を参照して以下に説明する。
本発明に係る第２の実施形態について、図７〜図１０を参照して以下に説明する。
まず、本実施形態に係るテスト結果予測装置１ａの概要について、図７を参照して説明する。テスト結果予測装置１ａは、第１の実施形態に係るテスト結果予測装置１とは異なり、まず、複数のテスト結果予測モデル候補を構築する。さらに、モデル候補ごとに上述した相関係数を算出することによって、構築した複数のモデル候補の中から、一定の条件を満たす相関係数のモデル候補を、実際に用いるテスト結果予測モデルとして選択する。
本実施形態に係るテスト結果予測装置１ａの構成について、図７を参照にして以下に説明する。図７は、本発明の一実施形態に係るテスト結果予測装置１ａの要部構成を示すブロック図である。この図に示すように、テスト結果予測装置１ａは、予測モデル構築部１０（予測モデル構築手段）、テスト結果予測部１１（テスト結果予測手段）、予測モデル候補格納１２、および予測モデル選択部１３を備えている。また、テスト結果予測装置１ａは、電気的特性測定装置２、半導体テスタ３（半導体テスト装置）、および電気的特性測定装置４と接続されている。
予測モデル構築部１０、テスト結果予測部１１、電気的特性測定装置２、半導体テスタ３、および電気的特性測定装置４は、それぞれ、実施形態１のものと同様であるため、説明を省略する。
（予測モデル候補格納部１２）
予測モデル候補格納部１２は、構築されたテスト結果予測モデル候補を一時的に格納するためのメモリである。
予測モデル候補格納部１２は、構築されたテスト結果予測モデル候補を一時的に格納するためのメモリである。
（予測モデル選択部１３）
予測モデル選択部１３は、予測モデル候補格納部１２に格納されている複数のモデル候補のうち、あらかじめ定められている基準値以上のテスト結果予測モデル候補を、実際にテスト結果予測に用いるテスト結果予測モデルとして選択する。
予測モデル選択部１３は、予測モデル候補格納部１２に格納されている複数のモデル候補のうち、あらかじめ定められている基準値以上のテスト結果予測モデル候補を、実際にテスト結果予測に用いるテスト結果予測モデルとして選択する。
（テスト結果予測処理）
本実施形態のテスト結果予測装置１ａが実行するテスト結果予測処理について、図８を参照して以下に説明する。図８は、テスト結果予測装置１ａが実行するテスト結果予測処理の流れを示すフローチャートである。
本実施形態のテスト結果予測装置１ａが実行するテスト結果予測処理について、図８を参照して以下に説明する。図８は、テスト結果予測装置１ａが実行するテスト結果予測処理の流れを示すフローチャートである。
図８に示すステップＳ８１の処理は、図６に示すステップＳ６１と同様であるため、説明を省略する。
各データが入力されると、予測モデル構築部１０は、入力されたデータすなわち、第１の完成ウエハを対象にした電気的特性データと、第１の完成ウエハのテスト結果データとを用いることによって、テスト結果予測モデルの候補を構築する（ステップＳ８２）。つぎに、構築したテスト結果予測モデル候補に対応する相関係数を算出する。相関係数の算出方法は、実施形態１と同様である。予測モデル構築部１０は、構築したテスト結果予測モデル候補に、算出した相関係数を関連付けて、予測モデル候補格納部１２に保存する（ステップＳ８４）。
つぎに予測モデル構築部１０は、モデル候補の構築数が、あらかじめ定められている基準値以上か否かを判定する（ステップＳ８５）。ステップＳ８５に示す処理において「真」の結果を得るまで、すなわち、構築したモデル候補の数が基準値以上になるまで、予測モデル構築部１０は、テスト結果予測モデルの構築を繰り返し実行する。このようにして、最終的に、複数のテスト結果予測モデル候補を構築し、それぞれに対応する相関係数に関連付けて、予測モデル候補格納部１２に保存する。
一方、ステップＳ８４における判定の結果が「真」であるとき（ＹＥＳ）、予測モデル選択部１３は、予測モデル候補格納部１２に格納されているモデル候補のうち、対応する相関係数が、あらかじめ定められている基準値以上のものを選択する。このとき該当するモデル候補が複数あるなら、そのうち最大の相関係数に対応するモデル候補を選択する（ステップＳ８６）。
こうして予測モデル選択部１３は、選択したモデル候補を、実際に用いるテスト結果予測モデルとして、テスト結果予測部１１に出力する。これによりテスト結果予測部１１は、入力されたテスト結果予測モデルを用いて、第２の完成ウエハのテスト結果を予測する。すなわちステップＳ８７〜ステップＳ８９に示す処理は、図２に示すステップＳ４６〜ステップＳ４８と同じ処理なので、詳細を省略する。
（テスト結果予測処理の他の例）
なお、テスト結果予測装置１ａは、一定の時間が経過するまで、テスト結果予測モデル候補の構築を繰り返すことによっても、複数のモデル候補を構築することができる。そこで、この例について、図９を参照して以下に説明する。
なお、テスト結果予測装置１ａは、一定の時間が経過するまで、テスト結果予測モデル候補の構築を繰り返すことによっても、複数のモデル候補を構築することができる。そこで、この例について、図９を参照して以下に説明する。
図９は、テスト結果予測装置１ａが実行するテスト結果予測処理の流れを示すフローチャートである。図８との相違点だけに着目して説明する。
すなわち図９の例では、予測モデル構築部１０は、１つモデル候補を構築して予測モデル候補格納部１２に保存したあと、最初のモデル候補の構築を開始してからの経過時間が、あらかじめ定められている基準値（基準時間）以上になったか否かを判定する（ステップＳ９５）。テスト結果予測部１１は、ステップＳ９５に示す処理において「真」の結果を得るまで、すなわち、経過時間が基準時間以上になるまで、テスト結果予測モデルの構築を繰り返し実行する。このようにして、最終的に、複数のテスト結果予測モデル候補を構築し、それぞれに対応する相関係数に関連付けて、予測モデル候補格納部１２に保存する。
ステップＳ９６以降の処理は、図８に示すステップＳ８５以降の処理と同様である。すなわち予測モデル選択部１３は、構築した複数のモデル候補の中から、相関係数が最大のものを選択して、テスト結果予測部１１に出力する。テスト結果予測部１１は、入力されたテスト結果予測モデルを用いることによって、第２の完成ウエハのテスト結果を予測する。
（結果の一例）
図１０は、テスト結果の実測値と、テスト結果の予測値との関係を示す図である。図１０の例では、テスト結果予測装置１ａは、モデル候補の構築を開始してから７２時間が経過するまで、モデル候補の構築を繰り返している。そして、構築したモデル候補のうち、相関係数が最大のものを選択して、テスト結果予測モデルとして利用した。また、１００枚の第２の完成ウエハを対象にして、テスト結果を予測した。
図１０は、テスト結果の実測値と、テスト結果の予測値との関係を示す図である。図１０の例では、テスト結果予測装置１ａは、モデル候補の構築を開始してから７２時間が経過するまで、モデル候補の構築を繰り返している。そして、構築したモデル候補のうち、相関係数が最大のものを選択して、テスト結果予測モデルとして利用した。また、１００枚の第２の完成ウエハを対象にして、テスト結果を予測した。
図１０において、縦軸はテスト結果予測モデルを用いて得た予想テスト結果、すなわち、歩留まりを示す。横軸は、半導体テスタ３によるテスト結果、すなわち、歩留まりの実測データである。相関係数は０．９６程度だった。
（作用、効果）
以上のように、テスト結果予測装置１ａは、所定数のテスト結果予測モデル候補のうち最大の相関係数の選択してテスト結果予測モデルとするので、予測精度をより高めることができる。
以上のように、テスト結果予測装置１ａは、所定数のテスト結果予測モデル候補のうち最大の相関係数の選択してテスト結果予測モデルとするので、予測精度をより高めることができる。
〔実施形態３〕
本発明に係る第３の実施形態について、図１１〜図１３を参照して以下に説明する。
本発明に係る第３の実施形態について、図１１〜図１３を参照して以下に説明する。
（半導体テスタ７）
まず、本実施形態に係る半導体テスタ７の構成について、図１１を参照にして以下に説明する。
まず、本実施形態に係る半導体テスタ７の構成について、図１１を参照にして以下に説明する。
図１１は、本発明の一実施形態に係る半導体テスタ７の要部構成を示すブロック図である。この図に示すように、半導体テスタ７は、予測テスト結果データ記憶部７１、テスト実行部７２（テスト実行手段）、テストプログラム候補記憶部７３、テストプログラム選択部７４（テストプログラム選択手段）、テスト情報記憶部７５、およびインターフェース部７７を備えている。また、半導体テスタ７は、テスト結果予測装置１、ウエハプローバ５、およびテスタ周辺装置６に接続されている。なお、これらの各部は、名部データバス７８を経由して、制御手段７９によって制御されている。
（各部の説明）
予測テスト結果データ記憶部７１は、テストの対象となるウエハ個々の予測テスト結果データを記憶する。テストプログラム候補記憶部７３は、テスト実行部７２が実行するテストプログラムの候補を複数記憶する。テストプログラム選択部７４は、複数のテストプログラム候補から、ウエハ個々の予測テスト結果データに応じた最適なテストプログラムを選択し記憶する。テスト実行部７２は、テストプログラム選択部７４に記憶されている前記テストプログラムの指示に従い、テストを実行する。具体的には、半導体装置に対してテスト信号を発生して電圧を印加するとともに、半導体装置の出力を判定する。
予測テスト結果データ記憶部７１は、テストの対象となるウエハ個々の予測テスト結果データを記憶する。テストプログラム候補記憶部７３は、テスト実行部７２が実行するテストプログラムの候補を複数記憶する。テストプログラム選択部７４は、複数のテストプログラム候補から、ウエハ個々の予測テスト結果データに応じた最適なテストプログラムを選択し記憶する。テスト実行部７２は、テストプログラム選択部７４に記憶されている前記テストプログラムの指示に従い、テストを実行する。具体的には、半導体装置に対してテスト信号を発生して電圧を印加するとともに、半導体装置の出力を判定する。
インターフェース部７７は、半導体テスタ７に接続されているテスタ周辺装置６との間で情報のやり取りを行う。テスタ周辺装置６は、たとえば、キーボード、マウス、コンピュータ、テストモードスイッチ、記憶媒体、インターネット回線などである。
出力部７６は、半導体テスタ７の情報を外部に出力する。具体的には、表示情報、印刷情報、回線への送信情報、外付け記憶媒体への書き込みデータなどを出力する。テスト情報記憶部７５は、過去のテスト結果など、テストプログラム以外の情報を記憶する。
（ウエハテスト処理の流れ）
半導体テスタ７がウエハをテストするときの処理について、図１２を参照して以下に説明する。図１２は、半導体テスタ７がウエハをテストのときの処理の流れを示すフローチャートである。
半導体テスタ７がウエハをテストするときの処理について、図１２を参照して以下に説明する。図１２は、半導体テスタ７がウエハをテストのときの処理の流れを示すフローチャートである。
まず、テスト結果予測装置１が、ウエハごとの予測テスト結果データを、ウエハの識別番号に関連付けて、半導体テスタ７の予測テスト結果データ記憶部７１に入力する（ステップＳ１２１）。
つぎに、ウエハプローバ５が、テスト対象のウエハの識別番号を、テストプログラム選択部７４に入力する（ステップＳ１２２）。
テストプログラム選択部７４は、入力された識別番号に対応する予測テスト結果データを、予測テスト結果データ記憶部７１から読み出す。テストプログラム候補記憶部７３には、事前に、複数のテストプログラム候補が、それぞれ、対応する予測テスト結果データに関連付けられて格納されている。より具体的には、複数の予測テスト歩留まりと、複数のテストプログラム候補が、それぞれ個別に関連付けられて格納されている。
そこでテストプログラム選択部７４は、予測テスト結果データとテストプログラム候補との対応関係を定義した関係表を参照することによって、読み出した予測テスト結果データに対応するテストプログラム候補を、テストプログラム候補記憶部７３から読み出す。これにより、読み出したテストプログラム候補を、実際に使用するテストプログラムとして選択し記憶する（ステップＳ１２３）。テストプログラム選択部７４は、選択したテストプログラムをテスト実行部７２に出力する。
テスト実行部７２は、入力されたテストプログラムにしたがい、ウエハをテストする（ステップＳ１２４）。つぎに、所定枚数のウエハ、たとえば、あらかじめ定められている基準枚数のウエハをテストし終えたか否かを判定する（ステップＳ１２５）
ステップＳ１２５における判定の結果が「偽」であるとき（ＮＯ）、テスト結果予測装置１は、所定枚数のウエハのテストが完了するまで、ウエハのテストを繰り返す。一方、ステップＳ１２５における判定の結果が「真」であるとき（ＹＥＳ）、図１２に示す処理は終了する。
ステップＳ１２５における判定の結果が「偽」であるとき（ＮＯ）、テスト結果予測装置１は、所定枚数のウエハのテストが完了するまで、ウエハのテストを繰り返す。一方、ステップＳ１２５における判定の結果が「真」であるとき（ＹＥＳ）、図１２に示す処理は終了する。
このようにして半導体テスタ７は、予測テスト結果に応じて、ウエハ個々に対応する最適なテストプログラムを用いて、ウエハテストを実行する。すなわち、ウエハのテスト予測結果に応じてウエハごとにテスト条件を最適化することが可能な半導体テスタ７を提供できる。
（テストプログラムの一例）
予測テスト結果と、テストプログラムとの対応関係の一例について、図１３を参照して以下に説明する。図１３は、予測テスト結果と、テストプログラムとの対応関係の一例を示す図である。
予測テスト結果と、テストプログラムとの対応関係の一例について、図１３を参照して以下に説明する。図１３は、予測テスト結果と、テストプログラムとの対応関係の一例を示す図である。
この図に示すように、半導体テスタ７は、対応表１３１を用いることによって、テストプログラムを選択することができる。この表において、９０％以上の歩留まりのウエハにはテストプログラム１が対応付けられている。一方、９０％未満８５％以上の歩留まりのウエハには、テストプログラム２が対応付けられている。また、８５％未満の歩留まりのウエハにはテストプログラ３を適用した場合の対応表を示す。
ここで、テストプログラム１は、基本のテストプログラムである。すなわち、もっともテスト基準の穏やかなテストプログラムである。テスト基準の穏やかであるとは、たとえば、テスト項目がより少なかったり、テストの際に印加する電圧の値がより低かったりすることを意味する。テストプログラムの番号が大きくなるほど、テスト基準は厳しくなる。たとえば、テスト項目がより増える。
なお、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。
（その他の構成）
なお、本発明を、以下の構成としても実現できる。
なお、本発明を、以下の構成としても実現できる。
（第１構成）
ウエハ特性測定装置によって、第１の完成ウエハの電気的特性を測定する第１の完成ウエハ特性測定工程と、
第１の完成ウエハ内の半導体製品のテストする第１の完成ウエハテスト工程と、
第１の完成ウエハ特性測定工程で得られる第１の完成ウエハの電気的特性データと、第１の完成ウエハテスト工程により得られる第１の完成ウエハテストデータとをニューラルネットワークに供給する第１の測定データ供給工程と、
複数の第１の完成ウエハに対応する複数の既知ウエハデータを元に、ニューラルネットワークを用いて、テスト結果の予測モデルを構築するテスト結果予測モデル構築工程と、
ウエハ特性測定装置によって、第２の完成ウエハの電気的特性を測定する第２の電気的特性測定工程と、
予測モデル構築工程で構築されたテスト結果予測モデルに第２の完成ウエハ特性測定工程で得られる第２の完成ウエハの電気的特性データをテスト結果予測モデルに供給する第２の測定結果供給工程と、
ウエハ特性測定工程で得られる第２の完成ウエハの電気的特性データを元に第２の完成ウエハの予測ウエハテスト結果を生成するウエハテスト結果予測データ生成工程と、
からなることを特徴とする半導体装置の半導体歩留まり予測方法。
ウエハ特性測定装置によって、第１の完成ウエハの電気的特性を測定する第１の完成ウエハ特性測定工程と、
第１の完成ウエハ内の半導体製品のテストする第１の完成ウエハテスト工程と、
第１の完成ウエハ特性測定工程で得られる第１の完成ウエハの電気的特性データと、第１の完成ウエハテスト工程により得られる第１の完成ウエハテストデータとをニューラルネットワークに供給する第１の測定データ供給工程と、
複数の第１の完成ウエハに対応する複数の既知ウエハデータを元に、ニューラルネットワークを用いて、テスト結果の予測モデルを構築するテスト結果予測モデル構築工程と、
ウエハ特性測定装置によって、第２の完成ウエハの電気的特性を測定する第２の電気的特性測定工程と、
予測モデル構築工程で構築されたテスト結果予測モデルに第２の完成ウエハ特性測定工程で得られる第２の完成ウエハの電気的特性データをテスト結果予測モデルに供給する第２の測定結果供給工程と、
ウエハ特性測定工程で得られる第２の完成ウエハの電気的特性データを元に第２の完成ウエハの予測ウエハテスト結果を生成するウエハテスト結果予測データ生成工程と、
からなることを特徴とする半導体装置の半導体歩留まり予測方法。
（第２構成）
予測モデル構築工程において、複数の予測モデルを生成し、複数の予測モデルの個々に対応するテスト結果の予測結果と実測結果の相関係数とを生成することを特徴とする半導体装置の検査方法。
予測モデル構築工程において、複数の予測モデルを生成し、複数の予測モデルの個々に対応するテスト結果の予測結果と実測結果の相関係数とを生成することを特徴とする半導体装置の検査方法。
（第３構成）
複数の予測モデルに対応する複数の相関係数の中から所定基準を満たす予測モデルを抽出し、第２の完成ウエハのウエハテスト結果を予測することを特徴とする上記第２の構成に係る半導体装置の検査方法。
複数の予測モデルに対応する複数の相関係数の中から所定基準を満たす予測モデルを抽出し、第２の完成ウエハのウエハテスト結果を予測することを特徴とする上記第２の構成に係る半導体装置の検査方法。
（第４構成）
予測モデルを抽出する為の相関係数の所定基準を０．７５以上に設定して、予測モデルを抽出して、第２の完成ウエハのウエハテスト結果を予測することを特徴とする上記第３の構成に係る半導体装置の検査方法。
予測モデルを抽出する為の相関係数の所定基準を０．７５以上に設定して、予測モデルを抽出して、第２の完成ウエハのウエハテスト結果を予測することを特徴とする上記第３の構成に係る半導体装置の検査方法。
（第５構成）
予測モデルにより予測するウエハテスト結果はウエハ歩留まりであることを特徴とする上記第１〜３のいずれかに係る半導体装置の検査方法。
予測モデルにより予測するウエハテスト結果はウエハ歩留まりであることを特徴とする上記第１〜３のいずれかに係る半導体装置の検査方法。
（第６構成）
予測モデルにより予測するウエハテスト結果はウエハごとの良品数であることを特徴とする上記第１〜３のいずれかに係る半導体装置の検査方法。
予測モデルにより予測するウエハテスト結果はウエハごとの良品数であることを特徴とする上記第１〜３のいずれかに係る半導体装置の検査方法。
（第７構成）
半導体製品をテストする半導体テスト方法であって、
上記第１〜第５のいずれかの構成に係る予測モデルにより予測したウエハテスト結果を入力する予測テスト結果入力工程と、
複数のテストプログラムを記憶するテストプログラム記憶工程と、
予測テスト結果を参照して複数のテストプログラムの中から第２の完成ウエハテスト工程で実行するテスト工程を選択するテスト工程選択工程とを
備えたことを特徴とする半導体テスト方法。
半導体製品をテストする半導体テスト方法であって、
上記第１〜第５のいずれかの構成に係る予測モデルにより予測したウエハテスト結果を入力する予測テスト結果入力工程と、
複数のテストプログラムを記憶するテストプログラム記憶工程と、
予測テスト結果を参照して複数のテストプログラムの中から第２の完成ウエハテスト工程で実行するテスト工程を選択するテスト工程選択工程とを
備えたことを特徴とする半導体テスト方法。
（第８構成）
テスト工程選択工程は、テストプログラムを選択するテストプログラム選択工程であることを特徴とする半導体テスト方法。
テスト工程選択工程は、テストプログラムを選択するテストプログラム選択工程であることを特徴とする半導体テスト方法。
（第９構成）
テスト工程選択工程は、テストプログラム実行の分岐先を選択するテストプログラム実行の分岐先選択工程であることを特徴とする半導体テスト方法。
テスト工程選択工程は、テストプログラム実行の分岐先を選択するテストプログラム実行の分岐先選択工程であることを特徴とする半導体テスト方法。
（第１０構成）
半導体製品をテストする半導体テスト装置であって、
上記第１〜第５のいずれかの構成に係る予測モデルにより予測したウエハ個々の予測テストデータを記憶する予測テストデータ記憶手段と、
半導体テスト装置が実行するテストプログラムの候補を複数記憶するテストプログラム候補記憶手段と、
複数のテストプログラム候補からウエハ個々の予測テストデータに応じて最適なテストプログラムを選択するテストプログラム選択手段と、
テストプログラムを記憶するテストプログラム選択手段が選択したテストプログラム候補をテストプログラムとして記憶するプログラム記憶手段と、
テストプログラムの指示に従いテストを実行する手段であって、半導体デバイスに対してテスト信号を発生して印加するとともに半導体デバイスの出力を判定する手段と
テスト信号発生および判定手段と、を備えたことを特徴とする半導体テスト装置。
半導体製品をテストする半導体テスト装置であって、
上記第１〜第５のいずれかの構成に係る予測モデルにより予測したウエハ個々の予測テストデータを記憶する予測テストデータ記憶手段と、
半導体テスト装置が実行するテストプログラムの候補を複数記憶するテストプログラム候補記憶手段と、
複数のテストプログラム候補からウエハ個々の予測テストデータに応じて最適なテストプログラムを選択するテストプログラム選択手段と、
テストプログラムを記憶するテストプログラム選択手段が選択したテストプログラム候補をテストプログラムとして記憶するプログラム記憶手段と、
テストプログラムの指示に従いテストを実行する手段であって、半導体デバイスに対してテスト信号を発生して印加するとともに半導体デバイスの出力を判定する手段と
テスト信号発生および判定手段と、を備えたことを特徴とする半導体テスト装置。
また、本発明は、ＩＣやＬＳＩ等の半導体歩留まり予測システム、半導体歩留まり予測アルゴリズム、半導体歩留まり予測装置、半導体歩留まり予測方法に関するものだともいえる。特に、ウエハ特性測定装置によって得られたウエハの電気的特性データから、製品特性の良否をテストするウエハテスト工程で得られるテスト結果たとえば歩留まりを予測する半導体装置の半導体歩留まり予測システム、半導体歩留まり予測アルゴリズム、半導体歩留まり予測装置、半導体歩留まり予測方法に関するものだともいえる。
（プログラムおよび記録媒体）
最後に、テスト結果予測装置１に含まれている各ブロックは、ハードウェアロジックによって構成すればよい。または、次のように、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を用いてソフトウェアによって実現してもよい。
最後に、テスト結果予測装置１に含まれている各ブロックは、ハードウェアロジックによって構成すればよい。または、次のように、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を用いてソフトウェアによって実現してもよい。
すなわちテスト結果予測装置１は、各機能を実現する制御プログラムの命令を実行するＣＰＵ、この制御プログラムを格納したＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、上記制御プログラムを実行可能な形式に展開するＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、および、上記制御プログラムおよび各種データを格納するメモリ等の記憶装置（記録媒体）を備えている。
この構成により、本発明の目的は、所定の記録媒体によっても達成できる。この記録媒体は、上述した機能を実現するソフトウェアであるテスト結果予測装置１の制御プログラムのプログラムコード（実行形式プログラム、中間コードプログラム、ソースプログラム）をコンピュータで読み取り可能に記録していればよい。テスト結果予測装置１にこの記録媒体を供給する。これにより、コンピュータとしてのテスト結果予測装置１（またはＣＰＵやＭＰＵ）が、供給された記録媒体に記録されているプログラムコードを読み出し、実行すればよい。
プログラムコードをテスト結果予測装置１に供給する記録媒体は、特定の構造または種類のものに限定されない。すなわちこの記録媒体は、たとえば、磁気テープやカセットテープ等のテープ系、フロッピー（登録商標）ディスク／ハードディスク等の磁気ディスクやＣＤ−ＲＯＭ／ＭＯ／ＭＤ／ＤＶＤ／ＣＤ−Ｒ等の光ディスクを含むディスク系、ＩＣカード（メモリカードを含む）／光カード等のカード系、あるいはマスクＲＯＭ／ＥＰＲＯＭ／ＥＥＰＲＯＭ／フラッシュＲＯＭ等の半導体メモリ系などとすることができる。
またテスト結果予測装置１は、通信ネットワークと接続可能に構成しても、本発明の目的を達成できる。この場合、上記のプログラムコードを、通信ネットワークを介してテスト結果予測装置１に供給する。この通信ネットワークは、テスト結果予測装置１にプログラムコードを供給できるものであればよく、特定の種類または形態に限定されない。たとえば、インターネット、イントラネット、エキストラネット、ＬＡＮ、ＩＳＤＮ、ＶＡＮ、ＣＡＴＶ通信網、仮想専用網（Ｖｉｒｔｕａｌ Ｐｒｉｖａｔｅ Ｎｅｔｗｏｒｋ）、電話回線網、移動体通信網、衛星通信網等であればよい。
この通信ネットワークを構成する伝送媒体も、プログラムコードを伝送可能な任意の媒体であればよく、特定の構成または種類のものに限定されない。たとえば、ＩＥＥＥ１３９４、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、電力線搬送、ケーブルＴＶ回線、電話線、ＡＤＳＬ（Ａｓｙｍｍｅｔｒｉｃ Ｄｉｇｉｔａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｌｉｎｅ）回線等の有線でも、ＩｒＤＡやリモコンのような赤外線、Ｂｌｕｅｔｏｏｔｈ（登録商標）、８０２．１１無線、ＨＤＲ、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。
以上のことは、テスト結果予測装置１ａについても同様に当てはまる。
本発明は、半導体ウエハや半導体装置のテスト結果を事前に予測できるテスト結果予測装置として、幅広く利用できる。また、半導体ウエハや半導体装置を精度良くテストできる半導体テスト装置としても、幅広く利用できる。
１ テスト結果予測装置
２ 電気的特性測定装置
３ 半導体テスタ
４ 電気的特性測定装置
５ ウエハプローバ
６ テスタ周辺装置
７ 半導体テスタ（半導体テスト装置）
１ａ テスト結果予測装置
１０ 予測モデル構築部（予測モデル構築手段）
１１ テスト結果予測部（テスト結果予測手段）
１２ 予測モデル候補格納部
１３ 予測モデル選択部
７１ 予測テストデータ記憶部
７２ テスト実行部（テスト実行手段）
７３ テストプログラム候補記憶部
７４ テストプログラム選択部（テストプログラム選択手段）
７５ テスト情報記憶部
７６ 出力部
７７ インターフェース部
７８ 内部データバス
７９ 制御部
２ 電気的特性測定装置
３ 半導体テスタ
４ 電気的特性測定装置
５ ウエハプローバ
６ テスタ周辺装置
７ 半導体テスタ（半導体テスト装置）
１ａ テスト結果予測装置
１０ 予測モデル構築部（予測モデル構築手段）
１１ テスト結果予測部（テスト結果予測手段）
１２ 予測モデル候補格納部
１３ 予測モデル選択部
７１ 予測テストデータ記憶部
７２ テスト実行部（テスト実行手段）
７３ テストプログラム候補記憶部
７４ テストプログラム選択部（テストプログラム選択手段）
７５ テスト情報記憶部
７６ 出力部
７７ インターフェース部
７８ 内部データバス
７９ 制御部
Claims (15)
- 半導体ウエハのテスト結果を予測するテスト結果予測装置であって、
第１の半導体ウエハの電気的特性データ、および、当該第１の半導体ウエハのテスト結果データを用いることによって、ニューラルネットワークとして構成されるテスト結果予測モデルを構築する予測モデル構築手段と、
上記構築されたテスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測するテスト結果予測手段とを備えていることを特徴とするテスト結果予測装置。 - 上記予測モデル構築手段は、あらかじめ定められている数の複数の上記テスト結果予測モデルを構築するとともに、構築した上記テスト結果予測モデルごとに、当該テスト結果予測モデルに上記第１の半導体製品の電気的特性データを入力した場合に得られる予測テスト結果と、上記第１の半導体製品のテスト結果との相関係数を算出し、
上記テスト結果予測手段は、上記構築された複数のテスト結果予測モデルのうち、あらかじめ定められている基準値以上の相関係数に対応するテスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測することを特徴とする請求項１に記載のテスト結果予測装置。 - 上記予測モデル構築手段は、上記テスト結果予測モデルの構築をあらかじめ定められている時間だけ繰り返すことによって、複数の上記テスト結果予測モデルを構築するとともに、構築した上記テスト結果予測モデルごとに、当該テスト結果予測モデルに上記第１の半導体製品の電気的特性データを入力した場合に得られる予測テスト結果と、上記第１の半導体製品のテスト結果との相関係数を算出し、
上記テスト結果予測手段は、上記構築された複数のテスト結果予測モデルのうち、あらかじめ定められている基準値以上の相関係数に対応するテスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測することを特徴とする請求項１に記載のテスト結果予測装置。 - 半導体ウエハのテスト結果を予測するテスト結果予測装置であって、
第１の半導体ウエハの電気的特性データ、および、当該第１の半導体ウエハのテスト結果データを用いることによって、ニューラルネットワークとしてのテスト結果予測モデルを構築する予測モデル構築手段と、
上記テスト結果予測モデルに上記第１の半導体製品の電気的特性データを入力したときに得られる予測テスト結果と、上記第１の半導体製品のテスト結果との相関係数が、あらかじめ定められている基準値以上である場合に、当該テスト結果予測モデルに第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測するテスト結果予測手段とを備えていることを特徴とするテスト結果予測装置。 - 上記あらかじめ定められている基準値は、０．７５以上かつ１．００未満であることを特徴とする請求項２から４のいずれか１項に記載のテスト結果予測装置。
- 上記テスト結果は、上記半導体ウエハに製造された半導体装置の歩留まりであることを特徴とする請求項１または４に記載のテスト結果予測装置。
- 上記テスト結果は、上記半導体ウエハに製造された半導体装置の良品数であることを特徴とする請求項１または４に記載のテスト結果予測装置。
- 半導体ウエハのテスト結果を予測するテスト結果予測方法であって、
第１の半導体ウエハの電気的特性データ、および、当該第１の半導体ウエハのテスト結果データを用いることによって、ニューラルネットワークとして構成されるテスト結果予測モデルを構築する予測モデル構築ステップと、
上記テスト結果予測モデルに、第２の半導体ウエハの電気的特性データを入力することによって、当該第２の半導体ウエハのテスト結果を予測するテスト結果予測ステップとを含んでいることを特徴とするテスト結果予測方法。 - 半導体ウエハをテストする半導体テスト装置であって、
複数のテストプログラムのうち、請求項１から７のいずれかに記載のテスト結果予測装置によって予測されたテスト結果に応じたテストプログラムを選択するテストプログラム選択手段と、
上記テストプログラム選択手段によって選択された上記テストプログラムを用いることによって、上記半導体ウエハをテストするテスト実行手段を備えていることを特徴とする半導体テスト装置。 - 上記テストプログラム選択手段は、上記予測されたテスト結果がより良好であるほど、よりテスト基準の緩いテストプログラムを選択することを特徴とする請求項９に記載の半導体テスト装置。
- 半導体ウエハをテストする半導体テスト方法であって、
複数のテストプログラムのうち、請求項１から７のいずれかに記載のテスト結果予測装置によって予測されたテスト結果に応じたテストプログラムを選択するテストプログラム選択ステップと、
上記テストプログラム選択ステップにおいて選択された上記テストプログラムを用いることによって、上記半導体ウエハをテストするテスト実行ステップを備えていることを特徴とする半導体テスト方法。 - 請求項１から７のいずれか１項に記載のテスト結果予測装置と、
上記テスト結果予測装置が予測したテスト結果を受信するサーバ装置とを含んでいることを特徴とするシステム。 - 請求項１から７のいずれか１項に記載のテスト結果予測装置を動作させるプログラムであって、コンピュータを上記の各手段として機能させるためのプログラム。
- 請求項９および１０のいずれか１項に記載の半導体テスト装置を動作させるプログラムであって、コンピュータを上記の各手段として機能させるためのプログラム。
- 請求項１４に記載のプログラムを記録しているコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006192117A JP2008021805A (ja) | 2006-07-12 | 2006-07-12 | テスト結果予測装置、テスト結果予測方法、半導体テスト装置、半導体テスト方法、システム、プログラム、および記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006192117A JP2008021805A (ja) | 2006-07-12 | 2006-07-12 | テスト結果予測装置、テスト結果予測方法、半導体テスト装置、半導体テスト方法、システム、プログラム、および記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008021805A true JP2008021805A (ja) | 2008-01-31 |
Family
ID=39077565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006192117A Pending JP2008021805A (ja) | 2006-07-12 | 2006-07-12 | テスト結果予測装置、テスト結果予測方法、半導体テスト装置、半導体テスト方法、システム、プログラム、および記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008021805A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106777620A (zh) * | 2016-12-05 | 2017-05-31 | 天津工业大学 | 一种用于功率晶体管的神经网络空间映射建模方法 |
| JP2018092614A (ja) * | 2016-12-01 | 2018-06-14 | 富士通株式会社 | データベースのための畳み込みニューラルネットワークモデルの決定装置及び決定方法 |
| JP2018092615A (ja) * | 2016-12-01 | 2018-06-14 | 富士通株式会社 | 畳み込みニューラルネットワークモデルの決定装置及び決定方法 |
| CN108549767A (zh) * | 2018-04-13 | 2018-09-18 | 天津工业大学 | 一种用于大信号功率晶体管的神经网络空间映射建模方法 |
| US10614186B2 (en) | 2017-08-30 | 2020-04-07 | Samsung Electronics Co., Ltd. | Apparatus for predicting yield of semiconductor integrated circuit and method for manufacturing semiconductor device using the same |
| WO2020234685A1 (ja) * | 2019-05-23 | 2020-11-26 | 株式会社半導体エネルギー研究所 | 半導体素子の電気特性予測方法 |
| WO2021094881A1 (ja) * | 2019-11-15 | 2021-05-20 | 株式会社半導体エネルギー研究所 | 半導体素子の特性予測システム |
| CN112834906A (zh) * | 2020-12-31 | 2021-05-25 | 杭州广立微电子股份有限公司 | 一种进行自动匹配的测试方法 |
-
2006
- 2006-07-12 JP JP2006192117A patent/JP2008021805A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018092614A (ja) * | 2016-12-01 | 2018-06-14 | 富士通株式会社 | データベースのための畳み込みニューラルネットワークモデルの決定装置及び決定方法 |
| JP2018092615A (ja) * | 2016-12-01 | 2018-06-14 | 富士通株式会社 | 畳み込みニューラルネットワークモデルの決定装置及び決定方法 |
| CN106777620A (zh) * | 2016-12-05 | 2017-05-31 | 天津工业大学 | 一种用于功率晶体管的神经网络空间映射建模方法 |
| US10614186B2 (en) | 2017-08-30 | 2020-04-07 | Samsung Electronics Co., Ltd. | Apparatus for predicting yield of semiconductor integrated circuit and method for manufacturing semiconductor device using the same |
| CN108549767A (zh) * | 2018-04-13 | 2018-09-18 | 天津工业大学 | 一种用于大信号功率晶体管的神经网络空间映射建模方法 |
| CN108549767B (zh) * | 2018-04-13 | 2020-06-16 | 天津工业大学 | 一种用于大信号功率晶体管的神经网络空间映射建模方法 |
| WO2020234685A1 (ja) * | 2019-05-23 | 2020-11-26 | 株式会社半導体エネルギー研究所 | 半導体素子の電気特性予測方法 |
| WO2021094881A1 (ja) * | 2019-11-15 | 2021-05-20 | 株式会社半導体エネルギー研究所 | 半導体素子の特性予測システム |
| CN112834906A (zh) * | 2020-12-31 | 2021-05-25 | 杭州广立微电子股份有限公司 | 一种进行自动匹配的测试方法 |
| CN112834906B (zh) * | 2020-12-31 | 2024-05-24 | 杭州广立测试设备有限公司 | 一种进行自动匹配的测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008021805A (ja) | テスト結果予測装置、テスト結果予測方法、半導体テスト装置、半導体テスト方法、システム、プログラム、および記録媒体 | |
| JP5005814B2 (ja) | バッテリーの長期特性予測システム及び方法 | |
| US20080231307A1 (en) | Testing method using a scalable parametric measurement macro | |
| JP5090521B2 (ja) | プロセス・カバレッジ評価によるｉｃチップの機能性速度でのテスト法 | |
| JP5313250B2 (ja) | バッテリーの長期特性予測システム及び方法 | |
| US8555236B2 (en) | Non-invasive leakage power device characterization of integrated circuits using device grouping and compressive sensing | |
| JP5328093B2 (ja) | 半導体製品に対するテスト歩留まりを推定する方法及び方法を実行するためのプログラム（ライブラリから作製される半導体製品に対するテスト歩留まりの推定） | |
| JP3940718B2 (ja) | 試験装置、良否判定基準設定装置、試験方法及び試験プログラム | |
| US7162674B2 (en) | Apparatus for selecting test patterns for logic circuit, computer implemented method for selecting test patterns, and computer program product for controlling a computer system so as to select test patterns | |
| Zhao et al. | A genetic algorithm based remaining lifetime prediction for a VLIW processor employing path delay and IDDX testing | |
| Chen et al. | Test cost minimization through adaptive test development | |
| US9117045B2 (en) | System and method to predict chip IDDQ and control leakage components | |
| US6876207B2 (en) | System and method for testing devices | |
| KR20180097282A (ko) | 반도체 gp 예측 방법 및 시스템 | |
| CN110991124A (zh) | 集成电路修补方法及装置、存储介质、电子设备 | |
| JP2009047645A (ja) | 故障検査装置及び方法 | |
| US8959001B2 (en) | Test pattern generation for semiconductor integrated circuit | |
| US8726100B2 (en) | Non-transitory computer-readable recording medium in which a failure analyzing program is recorded, failure analyzing apparatus, and method for analyzing failure | |
| Kim et al. | AI-guided reliability diagnosis for 5, 7nm automotive process | |
| JP2005063208A (ja) | ソフトウェア信頼度成長モデル選択方法、ソフトウェア信頼度成長モデル選択装置、ソフトウェア信頼度成長モデル選択プログラム、およびプログラム記録媒体 | |
| JP2014186702A (ja) | 物理故障解析プログラム、物理故障解析方法および物理故障解析装置 | |
| JPH08320296A (ja) | 電子部品の余寿命推定方法及び装置 | |
| Yin et al. | Domain-specific machine learning based minimum operating voltage prediction using on-chip monitor data | |
| JP6749515B1 (ja) | 劣化予測情報蓄積装置、劣化予測装置、及び劣化予測プログラム | |
| JP2023077615A (ja) | 分析装置、分析方法、及び分析プログラム |