JP2008021711A - 半導体モジュールならびにその製造方法 - Google Patents

半導体モジュールならびにその製造方法 Download PDF

Info

Publication number
JP2008021711A
JP2008021711A JP2006190239A JP2006190239A JP2008021711A JP 2008021711 A JP2008021711 A JP 2008021711A JP 2006190239 A JP2006190239 A JP 2006190239A JP 2006190239 A JP2006190239 A JP 2006190239A JP 2008021711 A JP2008021711 A JP 2008021711A
Authority
JP
Japan
Prior art keywords
chip
interposer
passive component
semiconductor module
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006190239A
Other languages
English (en)
Inventor
Yoshihide Nishiyama
佳秀 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006190239A priority Critical patent/JP2008021711A/ja
Publication of JP2008021711A publication Critical patent/JP2008021711A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】優れた信頼性を持ってICチップを実装でき、インターポーザー上の省スペース化及び半導体モジュールの小型化を可能にするとともに生産性の向上を実現する半導体モジュールの実装方法ならびにその製造方法を提供する。
【解決手段】インターポーザー10上に、能動面12aをインターポーザー10側に向けて実装されたICチップ12を搭載した半導体モジュール1において、裏面12b側に受動部品14’を搭載したICチップ12と、主面10a側にボンディングパッド21が形成されたインターポーザー10と、ICチップ12の裏面12b全体に形成され、受動部品14’を封止する樹脂封止材6とを有して構成され、樹脂封止材6は、受動部品14’の電極14a,14aを露出させて設けられ、露出した受動部品14’の電極14a,14aとボンディングパッド21とがボンディングワイヤ25によって電気的に接続されている。
【選択図】図2

Description

本発明は、半導体モジュールならびにその製造方法に関するものである。
従来の半導体モジュールは、インターポーザー上にICチップ、抵抗、コンデンサ及びコイル等の受動部品を平面的に配置した構成となっている。また、ICチップに至っては、複数のICチップを積層構造とすることにより小型化が図られており、ICチップとインターポーザーとの電気的な接続方法として、ワイヤーボンディングもしくは貫通電極により行なうことが一般的に用いられる方法であった。
特許文献1には、モジュール基材上にベアチップ半導体とボンディング対応の電極を有する受動部品を実装し、これらのチップの電極上に設けたバンプによってマザーボー
ドに接続する方法が開示されている。
特許文献2には、ハンダバンプをキャリア上に設けることで各ICチップを各接続パッドでキャリアに接合できるような構成が開示されている。
特許文献3には、半導体装置と該半導体装置を実装する配線基板との電気的な接続を、配線基板に形成された貫通電極により行なうことが開示されている。
特開平11−220089号公報 特開平5−206379号公報 特開2002−359341号公報
しかしながら、上述した従来技術には、以下のような問題が存在する。
近年、ICチップ及び受動部品の高集積化に伴いICチップ等の外部接続端子が狭小化、狭ピッチ化される傾向にあり、それに従いインターポーザー上に形成される配線パターンも狭ピッチ化される傾向にある。このような構成では、半導体モジュールとしての小型化を図ることは困難であるとともに、配線間の短絡の虞もあることから品質信頼性の問題があった。
ICチップを高密度実装することを目的として、複数のICチップを一つのICパッケージに3次元的に納めるシステムインパッケージ(System in Package;SiP)の実用化が進められてきている。このSIP技術は、超小型化を必須とする携帯電話やデジタルカメラなどのモバイル製品を中心に急速に広まってきており、異機種チップの混載や大容量メモリの搭載等を可能とすることにより、機器の小型軽量化を図ることができるというものである。
最近においては、SIP技術を応用してICチップ上に複数の受動部品を搭載した形態が提案され始めている。この構成では、搭載した受動部品の電極とインターポーザーの電極とがワイヤーボンディングにより接続されている。ICチップは、ウェハの状態において配線等を一括形成した後に分割することによって形成されるが、個々のICチップに個片化する前にウェハ上に受動部品を搭載しておく。ウェハ上に一括して受動部品を搭載しておくことによって、受動部品の実装が容易であり、実装精度も良好となる。しかしながら、ICチップをインターポーザー上へ搭載した後に受動部品を搭載しようとすると、インターポーザー上に搭載されたICチップの受動部品搭載箇所に受動部品を位置合わせしなければならないため、位置精度を向上させることが困難となる。そのため、受動部品を搭載したICチップを予め形成しておくことが好ましい。
受動部品を搭載したICチップは、搭載された受動部品がパッケージ化されていない剥き出しの状態、所謂、ベアチップ状態となっている。このようなベアチップの状態でインターポーザー上へ直接実装すれば、製造工程が簡略化されるので低コスト化を図ることができる。
ベアチップ状態のICチップをインターポーザーへとフリップチップ実装する際には、実装装置等の吸引ノズルで吸引しながらインターポーザー上へと配置される方法がとられる。しかしながら、ICチップがベアチップ状態だと受動部品間の隙間によってうまく吸引することができない。そのため、強力な吸引力を必要とし、実装精度の向上も困難となる場合があった。
このようなことから、品質の信頼性を確保しつつ半導体モジュールの製造容易性を図ることが課題となっていた。
本発明は、上記課題に鑑みてなされたものであり、その目的は、優れた信頼性を持ってICチップを実装でき、インターポーザー上の省スペース化及び半導体モジュールの小型化を可能にするとともに生産性の向上を実現する半導体モジュールの実装方法ならびにその製造方法を提供することにある。
本発明の半導体モジュールは、上記課題を解決するために、インターポーザー上に、能動面がインターポーザー側を向くように実装されたICチップを搭載してなる半導体モジュールにおいて、ICチップと、ICチップの裏面に搭載された受動部品と、表面側に導電接続部が形成されたインターポーザーと、ICチップの裏面に形成され、受動部品を封止する封止材と、を有して構成され、封止材は、受動部品の電極を露出させて設けられ、封止材より露出している受動部品の電極と導電接続部とがボンディングワイヤによって電気的に接続されていることを特徴とする。
このような構造によれば、ICチップ上に搭載される受動部品が封止材によって封止されているので、ICチップをインターポーザーへとフリップチップ実装する際に、吸引ノズルで吸引しやすくなり、ICチップをインターポーザーの所定の位置へと迅速且つ正確に配置させることができる。これにより、吸引ノズルの強力な吸引力を必要とせず取り扱いも容易となることから、コスト削減が図れるとともに作業精度が向上する。
また、ICチップ上に受動部品を搭載した構成となっているので、インターポーザー上の省スペース化に伴う半導体モジュールの小型化を図ることができる。
さらに、受動部品とインターポーザーとはワイヤーボンディングによる接続であることから、貫通電極を用いることなく電気的に接続することができる。よって、貫通電極用の孔をICチップに形成する必要がなく、作業工程数が削減されるとともに低コスト化を図ることができる。以上のことから、インターポーザーの配線設計の自由度が増すのでデザイン対応力を向上させることが可能となる。
また、受動部品は、その電極の表面に金めっきが施されていることも好ましい。
このような構成によれば、受動部品の表面に金めっきが施されていることから、金、アルミからなるワイヤーボンディングの接合を良好にすることができる。これにより、安定した電気的接続を確保することができる。
また、ICチップ上に搭載される受動部品は、絶縁性を有する第1接着材を介してICチップ上に搭載されることも好ましい。
このような構造によれば、受動部品が絶縁性を有する第1接着材を介してICチップ上に搭載されることから、受動部品とICチップとを機械的に固定することができる。
また、封止材は、樹脂またはドライフィルムからなることも好ましい。
このような構造によれば、封止材の形成に樹脂又はドライフィルムを用いることによって、簡単且つ確実に受動部品を封止することができる。
また、ICチップは、能動面に電極端子が設けられ、該電極端子は金バンプ或いははんだバンプにより構成され、電極端子がインターポーザー側のICチップ接続用電極に対して接続されるように、インターポーザー上にICチップをフリップチップ実装することも好ましい。
このような構造によれば、フリップチップ実装技術により、小型化が図れるとともに実装容易性が向上する。また、ベアチップ(ICチップ)をそのまま実装するため、短時間で生産でき、ローコスト化への対応力に優れたものとすることができる。
また、ICチップとインターポーザーとが、異方性導電性フィルム、異方性導電性ペースト、非導電性ペースト、のうちのいずれかからなる接合材により接合されたことも好ましい。
このような構造によれば、ICチップがインターポーザーにフリップチップ実装されているため、これら樹脂系接合材(ACF、ACP、NCP)からなる第1接合材を介してICチップがインターポーザー上に密着固定される。したがって、ICチップのインターポーザーに対する接合強度を向上させることができる。導電性粒子を含むACF、ACPにより、フリップチップ実装時に熱圧着することで、圧着部分、つまり、ICチップとインターポーザーとの接続部分における接続方向に対しては導電性を示す一方、接続部分に直交する方向に対しては絶縁性という電気的異方性を示すことになる。電気的異方性は、ICチップ及びインターポーザーの電極端子間に少なくとも一つの導電性粒子が存在することによって可能となる。これらのことから、対向するICチップ及びインターポーザーの電極端子同士を電気的に導通させるだけでなく、接続部分を機械的に固定することができる。一方、NCPは非導電性であるので、接続してはいけないインターポーザーの電極とICチップの電極端子との絶縁保護を図ることができる。
また、ICチップとインターポーザーとの間に、アンダーフィル材からなる第1接合材が充填されたことも好ましい。
このような構造によれば、ICチップとインターポーザーとの接合にアンダーフィル材からなる第1接合材を用いることにより、ICチップ及びインターポーザー間に生じる熱膨張係数の相違により生じる応力を吸収することができる。これにより、ヒートサイクル等の熱的応力に対する接続信頼性の向上、及び衝撃や折り曲げ等の物理的応力に対する接続信頼性の向上を図ることができる。
また、ボンディングワイヤは、金又はアルミからなることも好ましい。
このような構造によれば、電気抵抗が非常に小さく、加工も施し易い。
また、インターポーザーには、その表面に接続パッドが形成され、該接続パッド上に供給されるはんだ或いは導通性接着剤からなる第2接着材を介して受動部品が搭載されていることも好ましい。
このような構造によれば、受動部品がはんだ或いは導通性接着剤からなる第2接着材を介して電極パッド上に搭載されることから、受動部品と電極パッドとを電気的に接続することができるとともに、受動部品をインターポーザー上へと機械的に固定することができる。
また、受動部品を搭載したICチップは、モールド材により封止された形態であることも好ましい。
このような構造によれば、受動部品を搭載したICチップをモールド材によって封止することでパッケージ化されることから、ICチップに対する機械的又は化学的な保護が得られるとともに、取り扱いも容易となる。
本発明によれば、インターポーザー上にICチップを搭載してなる半導体モジュールの製造方法において、ICウェハに受動部品を搭載する工程と、受動部品をICウェハの表面に形成される封止材によって封止する工程と、受動部品の電極上に付着した封止材を除去して電極を露出させる工程と、ICウェハをダイシングして複数のICチップを形成する工程と、受動部品を搭載したICチップをインターポーザーシート上に搭載する工程と、ICチップに設けられた受動部品の電極とインターポーザーシートの導電接続部とをワイヤーボンディングする工程と、ICチップ及び受動部品をモールド材によって封止する工程と、インターポーザーシートをダイシングしてICチップが搭載された複数のインターポーザーを形成する工程と、を備えたことを特徴とする。
このような製造方法によれば、ICチップの実装が容易となるので半導体モジュールの製造効率を向上させることができる。
また、受動部品を封止材によって封止する工程において、樹脂をスピンコートにより成膜することで封止材を形成することも好ましい。
このような製造方法によれば、受動部品を容易に封止することができる。
また、ICチップ上に搭載される受動部品をICウェハの表面に形成される封止材によって封止する工程において、ドライフィルムを用いて封止材を形成することも好ましい。
このような製造方法によれば、スピンコート法によって封止することのできない大きさの受動部品であっても確実に封止することができる。
また、ICウェハに受動部品を搭載する工程において、受動部品を、印刷法、若しくは定量吐出法を用いて供給される導電性を有する第2接着材上に搭載させることも好ましい。
このような製造方法によれば、受動部品の搭載箇所に確実に導電性を有する第2接着剤を供給することができる。また、受動部品とICチップとは、電気的且つ、強度的にも安定した接続を得ることができる。
また、インターポーザー上にICチップ及び受動部品を搭載する工程において、受動部品を、インターポーザー上に予め設けられたはんだ或いは導電性樹脂上に搭載することも好ましい。
このような製造方法によれば、受動部品の搭載箇所に確実にはんだ或いは導電性樹脂を供給することができるので、実装精度を向上させることができる。また、受動部品とICチップとは、電気的且つ、強度的にも安定した接続を得ることができる。
以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下の図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
図1は、本実施の形態における半導体モジュールの構成を示す斜視図であって、図2は、半導体モジュールの概略構成を示す側断面図である。また、図3は、ワイヤーボンディングの態様を示す拡大平面図である。
本実施形態の半導体モジュール1は、図1に示すように、インターポーザー10と、インターポーザー10に搭載されるICチップ12及び受動部品14と、ICチップ12上に搭載される受動部品14’と、該受動部品14’を封止する樹脂封止材6と、ICチップ12、受動部品14、樹脂封止材6をモールドするモールド材16とからなるシステムインパッケージ(SiP)の構成をなすものである。
このとき、ICチップ12は、能動面12aをインターポーザー10の主面10aに対向させた状態で搭載されている。樹脂封止材6は、ICチップ12上に搭載される受動部品14’を埋め込むようにしてICチップ12の裏面12b全体に形成されている。また、モールド材16は、ICチップ12、受動部品14、樹脂封止材6を埋め込むようにして、インターポーザー10の主面10a全体に形成されたものである。そして、ICチップ12上に搭載される受動部品14’とインターポーザー10とは、ワイヤーボンディング方式により電気的に接続されている。
平面視矩形状を呈するインターポーザー10には、主面10aの略中央に、インターポーザー10の長辺より短い長辺を有する平面視矩形状のICチップ12が搭載されている。ICチップ12は、その長辺をインターポーザー10の長辺に沿わせた方向で搭載されている。また、上述したように、ICチップ12はその能動面12aをインターポーザー10の主面10aと対向させた状態でフリップチップ実装されており、能動面12a及び主面10a間に介在する接合材15によってインターポーザー10上へと固定されている。
ここで、受動部品14,14’は、例えば、プルダウン抵抗やプルアップ抵抗等の抵抗、カップリングコンデンサ等のコンデンサ、コイル、インダクタであって、これら受動部品14,14’は、図1に示すように一対の電極14a,14aを有したものである。特に、受動部品14’における各電極14aの表面には、Auめっきが施されており、これによって後述するボンディングワイヤ25との接合性を向上させている。
インターポーザー10の主面10aには、ICチップ12の他にも上記した受動部品14が複数搭載されている。これら受動部品14は、ICチップ12の周辺部に配置されるとともにインターポーザー10の各辺に沿って配列されている。さらに、ICチップ12及び受動部品14とは干渉しない位置に、水晶振動子等の発振素子24が搭載されている。このような発振素子24を用いた発振回路を形成することで、半導体モジュール1の発振動作が安定化される。
また、ICチップ12の裏面12b上には、複数の受動部品14’が搭載されている。この受動部品14’は、ICチップ12の二つの長辺に沿って配置され、裏面12b全体に形成される樹脂封止材6によって略全体が覆われた状態となっている。しかしながら、受動部品14’の各電極14a,14aの上部は樹脂封止材6の上面6aから露出している。受動部品14’は、露出した各電極14a,14aそれぞれに接合されるボンディングワイヤ25を介してインターポーザー10側と電気的な接続が得られる構成となっている。
次に、図1〜3に基づいて半導体モジュールの構成についてより詳しく説明する。
インターポーザー10は、例えばガラス繊維を含んだエポキシ樹脂(ガラス・エポキシ樹脂)のような汎用樹脂を主体として構成された配線基板であって、各種電子機器のマザーボードに実装する際の中継基板として機能するものである。
図2に示すように、インターポーザー10の裏面10b側には、後述の主面10a側に設けられる所定の接続パッド部19及びボンディングパッド21に接続された電極27が形成されている。インターポーザー10は、このような電極27上にバンプボール等を接続することで構成される電極端子26を複数有したものとなっている。このインターポーザー10の電極端子26が、半導体モジュール1の外部接続端子として機能することになる。
インターポーザー10の主面10a(上面)には、配線(図示略)及びICチップ接続用電極22が形成されている。さらに、このICチップ接続用電極22を避けるようにして、受動部品14を搭載するための接続パッド部19(接続パッド)と、ワイヤーボンディングによりICチップ12との電気的な接続を得るためのボンディングパッド21(導電接続部)とが形成されている。
接続パッド部19は、図1に示すように、搭載すべき受動部品14の数に応じて主面10aの周縁に配列されている。接続パッド部19は、Al(アルミニウム)やAu(金)等より平面視矩形状に形成される一対の電極パッド19a,19aにより構成されている。そして、各電極パッド19a,19aは、互いの配置方向をインターポーザー10の各辺に沿わせた状態で所定間隔をおいて配置されている。この接続パッド部19の構成材料については、接続パッド部19に必要とされる電気的特性及び物理的特性に応じて適宜変更が可能である。さらに、ボンディングワイヤ25の材質によっても適宜変更可能となっている。
このような接続パッド部19上に受動部品14が搭載されるのであるが、このとき、受動部品14は、その各電極14a,14aが一対の電極パッド19a,19aにそれぞれ接続するような方向で配置される。そのため、電極パッド19a,19aの配置間隔を受動部品14の電極14a,14aの位置に合わせて適宜設定されるようにする。
図2に示すように、受動部品14はICチップ側接続パッド部19上に供給される接着材5(第2接着材)を介して搭載されている。接着材5としては、無鉛はんだや導電性を有する樹脂等が用いられ、印刷法、ディスペンス法(定量吐出法)及びインクジェット法のいずれかにてICチップ側接続パッド部19上に供給される。このような材料を用いることにより、受動部品14の各電極14a,14aが、各ICチップ側接続パッド部19の電極パッド19a,19aとそれぞれ電気的に接続されるとともに、ICチップ12に対して受動部品14が機械的に固定されることになる。なお、接着材5に関して、環境に配慮する意味では無鉛はんだが好ましい。
ボンディングパッド21は、図1,2に示すように、Al又はAu等から例えば平面視矩形状に形成されている。そして、インターポーザー10の主面10aの二つの長辺に沿うとともに少なくとも接続パッド部19よりも内方側(ICチップ12の近傍)に配置されている。本実施形態におけるボンディングパッド21は、後述のボンディングワイヤ25と同様の材料(Au、Al等)であることが好ましい。
そして、インターポーザー10には、これらICチップ接続用電極22、接続パッド部19及びボンディングパッド21を露出させるようにして主面10a全体を覆う絶縁層2が設けられている。本実施形態における絶縁層2は、SiO2等により0.1μm〜1.0μm程度の厚さで形成されている。
このような構成をなすインターポーザー10の主面10a上にICチップ12が搭載される。
ICチップ12は、図1、2に示すように、シリコンにより所定の厚さを有して平面視矩形状に形成され、その能動面12a側にトランジスタやメモリ部、その他の電子部品からなる集積回路(不図示)が形成されてなるものである。また、能動面12aには複数の電極端子13が形成されている。電極端子13は、能動面12aに形成された不図示の電極上の所定箇所に、金バンプ若しくはハンダバンプ等が形成されることにより構成され、断面視において円形状又は正方形状を呈している。そして、これら電極端子13の下方には集積回路が形成されないようになっている。
一方、ICチップ12の能動面12aとは反対側の面(裏面12b)には、受動部品搭載箇所に供給される絶縁性接着材35(第1接着材)を介して受動部品14’が搭載されている。このとき、受動部品14の各電極14a,14aの配置方向がICチップ12の長辺に沿った状態で配置されている。絶縁性接着材35は、印刷法、ディスペンス法(定量吐出法)等にて裏面12b上に供給される。絶縁性を有する接着材を用いることにより、図3に示すような受動部品14’の各電極14a,14aと、ICチップ12との絶縁性が確保されるとともに、ICチップ12に対して受動部品14’が機械的に固定されることになる。
また、図1,2に示すように、ICチップ12の裏面12b上には、受動部品14’を埋め込むようにして樹脂封止材6が設けられている。樹脂封止材6は、所定の粒径のシリカを分散させた熱硬化型エポキシ系のモールド樹脂からなるもので、裏面12b上にスピンコート法によって成膜させてもよいし、既存のドライフィルム等を用いるとしてもよい。このように、樹脂封止材6によって受動部品14’を封止することによって受動部品14’間の隙間をなくすことができる。ここで、受動部品14’の各電極14a,14aが樹脂封止材6の上面6aから露出するように構成されている。そして、樹脂封止材6から露出する受動部品14の各電極14a,14a上にワイヤーボンディングが施されることになる。また、樹脂封止材6の上面6aが平坦化されていることが好ましい。これにより、ICチップ12が吸引ノズルに吸着し易くなる。しかしながら、吸引ノズルの吸引方法によっては、樹脂封止材6の上面6aが必ずしも平坦となっていなくても良い。
このようなICチップ12は、電極端子13がインターポーザー側のICチップ接続用電極22に対して接続されるようにインターポーザー10上に実装されている。ICチップ12は、能動面12a側に形成された電極端子13とインターポーザー10側のICチップ接続用電極22とが接続することによって、インターポーザー10側との電気的な導通を得ている。そして、ICチップ12は、ICチップ12の能動面12aとインターポーザー10の主面10aとの隙間に充填される接合材15(接合材)を介してインターポーザー10へと固定された構成となっている。
接合材15には、異方性導電フィルム(ACF:Anisotropic Conductive Film)、異方性導電ペースト(ACP:Anisotropic Conductive Paste)及び非導電性ペースト(NCP:Non-Conductive Paste)、アンダーフィル材のうちのいずれかが用いられている。
ここで、ACF、ACPを用いる場合には、含まれる導電性粒子により、ICチップ12の電極端子13とインターポーザー10のICチップ接続用電極22との接続部分における接続方向に対しては導電性を示す一方、接続部分に直交する方向に対しては絶縁性という電気的異方性を示すことになる。電気的異方性は、ICチップ12の電極端子13とインターポーザー10のICチップ接続用電極22との間に少なくとも一つの導電性粒子が存在することによって可能となることから、対向する電極端子13及びICチップ接続用電極22同士を電気的に導通させるだけでなく、接続部分が機械的に固定される。
接合材15としてNCP及びアンダーフィル材を用いる場合には、電極端子13及びICチップ接続用電極22との接続を保持した状態で、ICチップ12及びインターポーザー10を固定させることができる。また、NCP及びアンダーフィル材は非導電性であるので、接続されてはならないインターポーザー10側の電極とICチップ12側の電極との絶縁保護を図ることができる。
このようにして、ICチップ12がインターポーザー10に対してフリップチップ実装されることによって、ICチップ12の能動面12aがインターポーザー10側と電気的に接続されている。
そして、図2,3に示すように、受動部品14’とインターポーザー10とは、受動部品14’の各電極14a,14aと、これら電極14a,14aにそれぞれ対応するボンディングパッド21との間を繋ぐボンディングワイヤ25によって電気的に接続されている。ボンディングワイヤ25としては、Al(アルミニウム)やAu(金)等の金属材料を用いて、例えば、5.0μm程度で構成されたものを使用する。AlやAuは、電気抵抗が非常に小さく、加工も施し易い。上述したように、受動部品14’の電極14a,14aの表面には金めっきが施されていることから、上記材料からなるボンディングワイヤ25との接合性が良い。さらに、ボンディングパッド21においても、ボンディングワイヤ25を構成する材料(Al又はAu等)と同じ材料により形成されていることから、ボンディングパッド21とボンディングワイヤ25と接合性が良い。これにより、安定した接続を確保することができる。
このように、受動部品14’の電極14a,14aに金めっきを施すとともにボンディングパッド21をボンディングワイヤ25と同じ材料により構成することによって、電極14a,14a及びボンディングパッド21に対するボンディングワイヤ25の接合性が良好なものとなる。そのため、ワイヤーボンディングの接続信頼性を向上させることができる。
モールド材16は、ICチップ12、樹脂封止材6、受動部品14及び発振素子24の全てを埋め込むようにしてインターポーザー10の主面10a上に形成されている。モールド材16としては、所定の粒径のシリカを分散させた熱硬化型エポキシ系樹脂からなるものを使用する。このように、モールド材16によって、ICチップ12、樹脂封止材6、受動部品14及び発振素子24を封止することにより、これらICチップ12、樹脂封止材6、受動部品14及び発振素子24を機械的又は化学的に保護することができる。
このような構成の半導体モジュール1は、インターポーザー10に接続される電極端子26を介して各種電子機器のマザーボードに実装されることになる。
なお、ICチップ接続用電極22及び電極27は、主面10a及び裏面10bの周辺部にそれぞれ形成される電極素子から引き廻された再配置配線の一部が電極として機能するものである。本実施形態においては、電極素子及び再配置配線についての説明は省略してあるがこれは従来公知の構成である。
次に、本実施形態の半導体モジュールの製造方法について説明する。
図4は、ICチップの基体となるシリコンICウェハ及びインターポーザーの基体となる配線基板を示す斜視図である。また、図5は、本実施の形態におけるICチップの製造手順を示す工程図であって、図6は、本実施の形態における半導体モジュールの製造手順を示す工程図である。
半導体モジュール1を製造するには、まず、ICチップ12を製造する必要がある。そのため、まず最初にICチップ12の製造方法について、図4,5に基づいて説明し、適宜図2を参照する。
ICチップ12は、ウェハの状態において一括して配線、バンプ等の形成を行ってから個々のICチップに分離する、W−CSP(Wafer level Chip Scale Package)技術を利用して形成される。
ICチップ12を製造するにあたっては、まず、図4に示すような単結晶シリコンからなるシリコンICウェハ4(ICチップ12に対応)を用意する。そして、その主面4a(ICチップ12の能動面12aに対応)に集積回路及び電極を形成し、その後、集積回路、電極を覆うようにしてシリコンICウェハ4上にパッシベーション膜を一面に形成する。このシリコンICウェハ4は、ダイシングラインLによって区画される複数のICチップ形成領域3を有してなるもので、図5(a)に示すように、裏面4bにおけるICチップ形成領域3毎に所定数の電極端子13が存在するように構成される。なお、図4において、集積回路、電極、パッシベーション膜の図示は省略するものとする。
そして、図2,4に示すように、電極端子13は、主面4aの各ICチップ形成領域3の周辺部に位置する不図示の電極上に、金バンプ若しくはハンダバンプ等を公知の方法で所定高さに一括形成されることで構成される。また、その高さは適宜設定されるものとするが、全てのバンプの高さを均一として所定パターンで形成する。
次に、図5(b)に示すように、シリコンICウェハ4の裏面4b(ICチップ12の裏面12bに対応)側における受動部品搭載箇所に、印刷法若しくは定量吐出法(ディスペンス法)により絶縁性接着材35を供給し、続いて、絶縁性接着材35の上に受動部品14を搭載する。そして、絶縁性接着材35を加熱硬化させることによって裏面4b上に受動部品14を固定させる。
その後、図5(c)に示すように、複数の受動部品14’を搭載した裏面4b全体に、これら受動部品14’を埋め込むようにして、モールド樹脂をスピンコート法によって成膜する。その後、モールド樹脂によって覆われた受動部品14’の各電極14a,14aをモールド樹脂から露出させるべく、各電極14a,14a上に付着したモールド樹脂を除去する作業を行なうことによって樹脂封止材6を形成する。除去作業には、プラズマ処理や研磨処理等が用いられ、受動部品14の各電極14a,14aの上部を露出させるのと同時に、樹脂封止材6の上面6aを平坦化させる。
なお、樹脂封止材6の形成は、ドライフィルムを用いることによっても可能である。例えば、ドライフィルムをICチップ12の裏面12bを覆うようにして、受動部品14’上に貼り付けた後、加熱硬化させることによってドライフィルムが受動部品14’を封止することになる。ドライフィルムは、スピンコート法による成膜では覆うことができない大きさの受動部品14’を封止する場合に特に有効である。ドライフィルムを用いれば、簡単且つ確実に受動部品14’を封止することができる。
次に、図5(d)に示すように、受動部品’14の各電極14a,14aを樹脂封止材6の上面から露出させた後、シリコンICウェハ4をダイシングラインL(図4も参照)に沿ってダイシング(切断)する。すると、図5(e)に示すようなICチップ12が複数形成される。
次に、半導体モジュール1を製造するには、上記したICチップ12、複数の受動部品14を揃え、図4に示すような複数のインターポーザー10を多面取り可能な配線基板30(インターポーザーシート)を用意する。
配線基板30は、ダイシングラインLによって区画される複数のインターポーザー領域31を有してなるもので、その主面30aには、インターポーザー領域31毎に所定数のボンディングパッド、インターポーザー側接続パッド部が形成されている。一方、裏面30bにはインターポーザー領域31毎に所定数の電極端子が既に形成されているものとする。図4において、電極端子、ボンディングパッド、インターポーザー側接続パッド部の図示は省略する。
以下の説明において、半導体モジュール1の製造工程の説明をより分かり易くするために、図4とともに図6,7を参照し、配線基板30上における1つのインターポーザー領域31における構成に着目して述べることにする。
まず、図4及び図6(a)に示すように、配線基板30の主面30aにおける各インターポーザー領域31の所定箇所にフリップチップ方式でICチップ12を実装して、ICチップ12の電極端子13と配線基板30のICチップ接続用電極22とを接合する。このようにして、電極端子13とICチップ接続用電極22とを直接接続することで導通を得ている。その後、図6(b)に示すように、本実施形態においてはICチップ12と配線基板30との隙間に、アンダーフィル樹脂(アンダーフィル材)からなる接合材15を充填する。そして、接合材15を加熱及び硬化させることでICチップ12と配線基板30とが平行姿勢で固定される。このようにして、ICチップ12の電極端子13と配線基板30のICチップ接続用電極22との接合状態を保持する。接合材15としてアンダーフィル樹脂を用いることにより、熱的応力、物理的応力に対して接続信頼性を保持することができる。また、低温且つ短時間で硬化させることができるので、他の電子部品へ与える影響を低く抑えることが可能となる。
また、電極端子13とICチップ接続用電極22との接続は、配線基板30上に異方性導電性樹脂又は非導電性樹脂等からなる接合材を予め塗布しておき、この接合材を加熱或いは溶融させることによっても可能となる。このとき、加熱加圧及び超音波振動を印加することにより、ICチップ12の電極端子13が配線基板30の所定のICチップ接続用電極22上にある接合材を排除し、電極端子13がICチップ接続用電極22と接合または接触することにより導通が得られる。
この場合は、アンダーフィル樹脂による接合材15を充填する工程が不要となる。
次に、図6(c)に示すように、配線基板30の接続パッド部19上に接着材5を供給する。接着材5の供給方法としては、上記した印刷法、ディスペンス法(定量吐出法)及びインクジェット法のいずれかにて接続パッド部19上に供給するものとする。そして、図7(a)に示すように、前工程において塗布された接着材5の上に受動部品14,14’をそれぞれ搭載し固定することによって、受動部品14及び接続パッド部19を接着材5を介して電気的に接続させる。
なお、受動部品14,14’の搭載には、既存のSMT(Surface Mounting Technology)マウンターやダイボンダーを用いることができる。
その後、図7(b)に示すように、ICチップ12に搭載された受動部品14’の各電極14a,14aと配線基板30のボンディングパッド21とをボンディングワイヤ25により結線する。ボンディングワイヤ25のボンディングは、例えば超音波振動と熱圧着とを併用したワイヤボンダを使用して行うものとする。
また、ボンディングワイヤ25を形成する前に、プラズマ処理を行ってもよい。これにより、ICチップ12に搭載された受動部品14’の各電極14a,14a及び配線基板30のボンディングパッド21が清浄化される。なお、ここでは図示していないが、受動部品14’と他の受動部品14’とをボンディングワイヤ25を介して接続する構成とすることもできる。
次に、配線基板30をモールド金型(図示略)に装着して、図7(c)に示すように、ICチップ12、受動部品14及び発振素子24を埋め込むようにして、配線基板30の主面30a上をモールド材16で封止する。モールド金型へモールド材16を注入させる方法は、サイドゲートとよばれる通路から溶融しながら流し込むトランスファモールド方式が一般的である。本実施形態においては、このような方式を用いてICチップ12、受動部品14及び発振素子24をモールド材16で封止してパッケージ化する。モールド材16としては、所定の粒径のシリカを分散させた熱硬化型エポキシ系樹脂からなるものを使用する。
モールド材16の形成方法としては、上記したモールド金型によるものではなく、スピンコートによる成膜やドライフィルム等を貼着することによっても可能である。
その後、配線基板30をダイシングラインLに沿ってダイシングする。具体的には、ダイヤモンドブレード40を用いて切断するものとしており、ダイシングにより配線基板30を個片化することによって、図1,2に示すような半導体モジュール1が複数得られる。
なお、配線基板30をダイシングした後にモールド材16による封止を行っても良い。
これにより、ICチップ12上に搭載される受動部品14’が樹脂封止材6によって封止されているので、ICチップ12をインターポーザー10へとフリップチップ実装する際に、吸引ノズルで吸引しやすくなり、ICチップ12をインターポーザー10の所定の位置へと迅速且つ正確に配置させることができる。これにより、吸引ノズルの強力な吸引力を必要とせず、取り扱いも容易となることから、コスト削減が図れるとともに作業精度が向上する。また、ICチップ12上に受動部品14’を搭載した構成となっているので、インターポーザー10上の省スペース化に伴う半導体モジュール1の小型化を図ることができる。
さらに、ICチップ12とインターポーザー10とはワイヤーボンディングによる接続であることから、貫通電極を用いることなく電気的に接続することができる。よって、貫通電極用の孔をICチップ12に形成する必要がなく、作業工程数が削減されるとともに低コスト化を図ることができる。以上のことから、インターポーザー10の配線設計の自由度が増すのでデザイン対応力を向上させることが可能となる。
なお、受動部品14は、ICチップ12の動作および電気的接続の妨げにならない限り、インターポーザー10のどの位置に配置してもよい。また、図8に示すように、受動部品14の底面に接着層50を予め形成しておいてもよく、この場合には、受動部品14の底面全体に接着層50が形成されている。これは受動部品14’にも応用することができる。接着層50の形成は、受動部品14が個片化される前に、複数の受動部品14の集合体の裏面に導電性を有する接着材を塗布するか、或いはフィルム状の接着テープ等を貼着することにより行なわれ、これらをダイシングすることにより接着層50を有した受動部品14が複数得られる。また、接着層50は受動部品14の裏面の大きさと略同一の大きさに形成されるので、ICチップ12上で、受動部品14が搭載される領域以外には接着層50が設けられないことから作業性が良い。
また、図8に示すように、受動部品14’の電極14a,14aのトップのみにAuめっきを施してAuめっき層51を形成することとしてもよい。樹脂封止材6から露出する部分のみにAuめっきを施すことによって、製造効率が向上するとともにコスト削減を図ることができる。
さらに、受動部品14’の電極14a,14aのトップ部分が樹脂封止材6から露出させた例を述べたがこれに限ったことではなく、ボンディングワイヤー25を良好に接合できる箇所であれば電極14a,14aの他の部分を露出させるようにしても良い。
本実施形態に係る半導体モジュールの概略構成を示す斜視図である。 図1のA−A’断面図である。 本実施形態に係る半導体モジュールのワイヤボンディングを示す要部拡大図である。 本実施形態に係るシリコンICウェハ及び配線基板を示す斜視図である。 本実施形態に係るICチップの製造工程図である。 本実施形態に係る半導体モジュールの製造工程図である。 本実施形態に係る半導体モジュールの製造工程図である。 本実施形態に係る受動部品の他の実施形態を示す説明図である。
符号の説明
1…半導体モジュール、2…絶縁層、3…ICチップ形成領域、4…シリコンICウェハ、4a…主面、4b…裏面、5…接着材(第2接着材)、6…樹脂封止材、6a…上面、L…ダイシングライン、10…インターポーザー、10a…主面、10b…裏面、12…ICチップ、12a…能動面、12b…裏面、13…電極端子、14…受動部品、14a…電極、15…接合材(接合材)、16…モールド材、19…接続パッド部(接続パッド)、19a…電極パッド、21…ボンディングパッド(導電接続部)、22…ICチップ接続用電極、24…発振素子、25…ボンディングワイヤ、26…電極端子、27…電極、30…配線基板、30a…主面、30b…裏面、31…インターポーザー領域、35…絶縁性接着材(第1接着材)、40…ダイヤモンドブレード、50…接着層、51…めっき層

Claims (15)

  1. インターポーザー上に、能動面が前記インターポーザー側を向くように実装されたICチップを搭載してなる半導体モジュールにおいて、
    前記ICチップと、
    前記ICチップの裏面に搭載された受動部品と、
    表面側に導電接続部が形成された前記インターポーザーと、
    前記ICチップの前記裏面に形成され、前記受動部品を封止する封止材と、を有して構成され、
    前記封止材は、前記受動部品の電極を露出させて設けられ、
    前記封止材より露出している前記受動部品の前記電極と前記導電接続部とがボンディングワイヤによって電気的に接続されていることを特徴とする半導体モジュール。
  2. 前記受動部品は、前記電極の表面に金めっきが施されていることを特徴とする請求項1記載の半導体モジュール。
  3. 前記受動部品は、絶縁性を有する第1接着材を介して前記ICチップの前記裏面上に搭載されることを特徴とする請求項1又は2記載の半導体モジュール。
  4. 前記封止材は、樹脂またはドライフィルムからなることを特徴とする請求項1記載の半導体モジュール。
  5. 前記ICチップは、能動面に電極端子が設けられ、該電極端子は金バンプ或いははんだバンプにより構成され、前記電極端子が前記インターポーザー側のICチップ接続用電極に対して接続されるように、前記インターポーザー上に前記ICチップをフリップチップ実装することを特徴とする請求項1記載の半導体モジュール。
  6. 前記ICチップ及び前記インターポーザーとが、導電性フィルム、導電性ペースト、非導電性ペーストのいずれかからなる接合材により接合されることを特徴とする請求項1記載の半導体モジュール。
  7. 前記ICチップと前記インターポーザーとの間に、アンダーフィル材からなる接合材が充填されたことを特徴とする請求項1記載の半導体モジュール。
  8. 前記ボンディングワイヤは、金又はアルミからなることを特徴とする請求項1記載の半導体モジュール。
  9. 前記インターポーザーには、その表面に接続パッドが形成され、
    該接続パッド上に供給されるはんだ或いは導通性接着剤からなる第2接着材を介して前記受動部品が搭載されていることを特徴とする請求項1記載の半導体モジュール。
  10. 前記受動部品を搭載した前記ICチップは、モールド材により封止された形態であることを特徴とする請求項1乃至9のいずれか一項に記載の半導体モジュール。
  11. インターポーザー上にICチップを搭載してなる半導体モジュールの製造方法において、
    ICウェハに受動部品を搭載する工程と、
    前記受動部品を前記ICウェハの表面に形成される封止材によって封止する工程と、
    前記受動部品の電極上に付着した前記封止材を除去して前記電極を露出させる工程と、
    前記ICウェハをダイシングして複数のICチップを形成する工程と、
    前記受動部品を搭載した前記ICチップを前記インターポーザーシート上に搭載する工程と、
    前記ICチップに設けられた前記受動部品の前記電極と前記インターポーザーシートの導電接続部とをワイヤーボンディングする工程と、
    前記ICチップ及び前記受動部品をモールド材によって封止する工程と、
    前記インターポーザーシートをダイシングして前記ICチップが搭載された複数のインターポーザーを形成する工程と、を備えたことを特徴とする半導体モジュールの製造方法。
  12. 受動部品を封止材によって封止する工程において、
    樹脂をスピンコートにより成膜することで前記封止材を形成することを特徴とする請求項11記載の半導体モジュールの製造方法。
  13. 前記ICチップ上に搭載される前記受動部品を前記ICウェハの表面に形成される封止材によって封止する工程において、
    ドライフィルムを用いて前記封止材を形成することを特徴とする請求項11記載の半導体モジュールの製造方法。
  14. 前記ICウェハに受動部品を搭載する工程において、
    前記受動部品を、印刷法、若しくは定量吐出法を用いて供給される絶縁性を有する第1接着材上に搭載することを特徴とする請求項11記載の半導体モジュールの製造方法。
  15. 前記インターポーザー上に前記ICチップ及び前記受動部品を搭載する工程において、
    前記受動部品を、前記インターポーザー上に予め設けられた第2接着材上に搭載することを特徴とする請求項11記載の半導体モジュールの製造方法。

JP2006190239A 2006-07-11 2006-07-11 半導体モジュールならびにその製造方法 Withdrawn JP2008021711A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006190239A JP2008021711A (ja) 2006-07-11 2006-07-11 半導体モジュールならびにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006190239A JP2008021711A (ja) 2006-07-11 2006-07-11 半導体モジュールならびにその製造方法

Publications (1)

Publication Number Publication Date
JP2008021711A true JP2008021711A (ja) 2008-01-31

Family

ID=39077488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006190239A Withdrawn JP2008021711A (ja) 2006-07-11 2006-07-11 半導体モジュールならびにその製造方法

Country Status (1)

Country Link
JP (1) JP2008021711A (ja)

Similar Documents

Publication Publication Date Title
TWI277187B (en) Semiconductor device and manufacturing method for the same
JP5420505B2 (ja) 半導体装置の製造方法
JP6408986B2 (ja) Bvaインタポーザ
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3813797B2 (ja) 半導体装置の製造方法
US7420814B2 (en) Package stack and manufacturing method thereof
US20070184583A1 (en) Method for fabricating semiconductor package
JP2011040602A (ja) 電子装置およびその製造方法
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP2008159955A (ja) 電子部品内蔵基板
US6841884B2 (en) Semiconductor device
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000082722A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
JP3559554B2 (ja) 半導体装置およびその製造方法
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008021710A (ja) 半導体モジュールならびにその製造方法
JP2008021711A (ja) 半導体モジュールならびにその製造方法
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JP2008311347A (ja) 半導体モジュール及びその製造方法
JP2008103395A (ja) 半導体モジュール及びその製造方法
JP2002261192A (ja) ウエハレベルcsp
JP2008153699A (ja) 半導体装置及びその製造方法
JP2003297977A (ja) 電子部品の製造方法
JP2004281899A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091006