JP2008016606A - Semiconductor device, and its manufacturing method - Google Patents

Semiconductor device, and its manufacturing method Download PDF

Info

Publication number
JP2008016606A
JP2008016606A JP2006185711A JP2006185711A JP2008016606A JP 2008016606 A JP2008016606 A JP 2008016606A JP 2006185711 A JP2006185711 A JP 2006185711A JP 2006185711 A JP2006185711 A JP 2006185711A JP 2008016606 A JP2008016606 A JP 2008016606A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
base
protective layer
semiconductor
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006185711A
Other languages
Japanese (ja)
Inventor
Hitoshi Nishimura
仁 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2006185711A priority Critical patent/JP2008016606A/en
Publication of JP2008016606A publication Critical patent/JP2008016606A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of protecting and reinforcing the rear surface and the side surface of a discretely divided semiconductor substrate, and preventing an exfoliation and a crack of the protection material when discretely divided. <P>SOLUTION: The semiconductor device 1 has an electrode on one surface 3 of the discretely divided semiconductor substrate 2, and a protective layer 6 comprising an identical member formed on the other surface 4 and the side surface 5 of the semiconductor substrate 2. The protective layer 6 like this can be manufactured by applying a material 16 comprising the protective layer so as to cover the discretely divided semiconductor substrate 2, and then by press processing the semiconductor substrate 2 between bases 11 so that the semiconductor substrate 2 on the base 11 is entered into a concave part 18 with the use of a press mold 17 having the concave part 18 corresponding to the discretely divided semiconductor substrate 2. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は半導体基板を備える半導体装置に関し、特に基板の裏面及び側面の保護に関するものである。   The present invention relates to a semiconductor device including a semiconductor substrate, and more particularly to protection of the back surface and side surface of the substrate.

従来、基板にフリップチップ実装された半導体チップの裏面の保護や補強等を目的として、半導体チップの裏面に保護材を形成することがある。例えば、非特許文献１には、フリップチップ実装される半導体チップの裏面を保護・補強すると同時に、光を遮断することで回路面へのダメージを低減する粘着テープが記載されている。また、非特許文献１には、粘着テープをダイシング前にウエハ裏面にラミネートすることによって、ダイシング時のウエハのチッピング（割れ）防止にも役立つとも記載されている。
特許文献１には、絶縁基板上に形成した高分子層に金型を用いたインプリントで凹部を形成し、この凹部に金属材質を満たして回路パターンを形成する半導体チップ搭載用基板の製造方法が記載されている。
特許文献２には、基板上に形成された層間絶縁材を軟化させ、これにモールドを圧入して溝を形成し、この溝に導電材料を充填して配線等を形成する多層プリント配線板の製造方法が記載されている。
特許文献３には、半導体素子の両面に封止樹脂が形成されたパッケージ構造の半導体装置の製造方法に関し、半導体基板の裏面を研磨して厚さの薄い半導体素子を製造する方法が記載されている。
“半導体チップ裏面保護テープ”、［ｏｎｌｉｎｅ］、リンテック株式会社、ニュースリリース、平成１５年１２月１日、［平成１８年６月９日検索］、インターネット＜ＵＲＬ： ｈｔｔｐ：／／ｗｗｗ．ｌｉｎｔｅｃ．ｃｏ．ｊｐ／ｎｅｗｓ／２００３１２０１．ｈｔｍｌ＞ 特開２００５−００５７２１号公報 特開２００５−１０８９２４号公報 特開２００２−０１６０９２号公報 Conventionally, a protective material is sometimes formed on the back surface of the semiconductor chip for the purpose of protecting or reinforcing the back surface of the semiconductor chip flip-chip mounted on the substrate. For example, Non-Patent Document 1 describes an adhesive tape that protects and reinforces the back surface of a semiconductor chip to be flip-chip mounted, and reduces damage to the circuit surface by blocking light. Non-Patent Document 1 also describes that laminating an adhesive tape on the back surface of a wafer before dicing helps to prevent chipping (breaking) of the wafer during dicing.
Patent Document 1 discloses a method of manufacturing a substrate for mounting a semiconductor chip, in which a recess is formed by imprinting using a mold in a polymer layer formed on an insulating substrate, and a circuit pattern is formed by filling the recess with a metal material. Is described.
Patent Document 2 discloses a multilayer printed wiring board that softens an interlayer insulating material formed on a substrate, presses a mold into the interlayer insulating material, forms a groove, and fills the groove with a conductive material to form a wiring or the like. A manufacturing method is described.
Patent Document 3 relates to a method for manufacturing a semiconductor device having a package structure in which a sealing resin is formed on both sides of a semiconductor element, and describes a method for manufacturing a thin semiconductor element by polishing the back surface of a semiconductor substrate. Yes.
“Semiconductor chip back surface protection tape”, [online], Lintec Corporation, News Release, December 1, 2003, [Search June 9, 2006], Internet <URL: http: // www. lintec. co. jp / news / 20031201. html> JP-A-2005-005721 JP 2005-108924 A JP 2002-016092 A

しかしながら、図６に示すように、裏面保護材２２を形成した半導体チップ２１をはんだバンプ２３を介して実装基板２４上に実装したとき、裏面保護材２２は、半導体チップ２１の裏面に対しては保護・補強や遮光の効果があるが、光その他の悪影響を与える要因２５が半導体チップ２１の側面に働くときには保護・補強等の効果がない。
また、図７に示すように、半導体ウエハ３１をダイシングテープ３２の上に貼り付けダイシングブレード３３でダイシング（個片化）するときのチッピング３４（図７（ａ）を参照。）を防止する目的で半導体ウエハ３１の裏面に裏面保護材３５（図７（ｂ）を参照。）を設けた場合であっても、図７（ｃ）に示すように、裏面保護材３５自体に、はがれや欠け等３６が生じるおそれがある。 However, as shown in FIG. 6, when the semiconductor chip 21 on which the back surface protection material 22 is formed is mounted on the mounting substrate 24 via the solder bumps 23, the back surface protection material 22 is not applied to the back surface of the semiconductor chip 21. Although there is an effect of protection / reinforcement or light shielding, there is no effect of protection / reinforcement or the like when the factor 25 that causes light or other adverse effects acts on the side surface of the semiconductor chip 21.
Further, as shown in FIG. 7, the purpose of preventing chipping 34 (see FIG. 7A) when the semiconductor wafer 31 is affixed on the dicing tape 32 and is diced (divided into pieces) by the dicing blade 33. Even when the back surface protective material 35 (see FIG. 7B) is provided on the back surface of the semiconductor wafer 31, as shown in FIG. 7C, the back surface protective material 35 itself is peeled or chipped. Etc. 36 may occur.

本発明は、上記事情に鑑みてなされたものであり、個片化された半導体基板の裏面と側面を保護・補強できるとともに、個片化の際に保護材のはがれや欠けが生じることがない半導体装置及びその製造方法を提供することを課題とする。   The present invention has been made in view of the above circumstances, and can protect and reinforce the back and side surfaces of a semiconductor substrate that has been singulated, and the protective material will not peel off or chip during singulation. It is an object to provide a semiconductor device and a manufacturing method thereof.

前記課題を解決するため、本発明は、個片化された半導体基板の一方の面に電極を備え、前記半導体基板の他方の面及び側面には、同一部材からなる保護層が形成されていることを特徴とする半導体装置を提供する。
本発明の半導体装置において、前記保護層は遮光性の材料からなることが好ましい。 In order to solve the above-mentioned problem, the present invention includes an electrode on one surface of a semiconductor substrate that is singulated, and a protective layer made of the same member is formed on the other surface and side surface of the semiconductor substrate. A semiconductor device is provided.
In the semiconductor device of the present invention, the protective layer is preferably made of a light shielding material.

また、本発明は、一方の面に電極を備えかつ個片化された半導体基板の電極面と基台とが対向するように基台上に載置された半導体基板を準備する工程と、前記個片化された半導体基板を覆うように、保護層を構成する材料を塗布する工程と、個片化された半導体基板に対応した凹部を有するプレス型を、前記基台上の半導体基板が凹部内に入るように前記基台に対してプレスし、前記半導体基板の他方の面及び側面に同一部材からなる保護層を成形する工程とを備えることを特徴とする半導体装置の製造方法を提供する。
また、本発明は、一方の面に電極を備えたウエハ状の半導体基板を個片化する工程と、前記個片化された半導体基板の電極面と基台とが対向するように前記半導体基板を基台上に載置する工程と、載置後に前記個片化された半導体基板を覆うように、保護層を構成する材料を塗布する工程と、個片化された半導体基板に対応した凹部を有するプレス型を、前記基台上の半導体基板が凹部内に入るように前記基台に対してプレスし、前記半導体基板の他方の面及び側面に同一部材からなる保護層を成形する工程とを備えることを特徴とする半導体装置の製造方法を提供する。
また、本発明は、一方の面に電極を備えたウエハ状の半導体基板を、電極面と基台とが対向するように基台上に載置する工程と、前記基台上の半導体基板を個片化する工程と、前記個片化された半導体基板を覆うように、保護層を構成する材料を塗布する工程と、個片化された半導体基板に対応した凹部を有するプレス型を、前記基台上の半導体基板が凹部内に入るように前記基台に対向させてプレス加工し、前記半導体基板の他方の面及び側面に同一部材からなる保護層を成形する工程とを備えることを特徴とする半導体装置の製造方法を提供する。
上述の半導体装置の製造方法において、前記プレス加工と同時に前記保護層の硬化を行うことが好ましい。 The present invention also includes a step of preparing a semiconductor substrate mounted on a base so that the electrode surface of the semiconductor substrate provided with an electrode on one surface and the base is opposed to the base, A step of applying a material constituting the protective layer so as to cover the separated semiconductor substrate, and a press die having a recess corresponding to the separated semiconductor substrate, the semiconductor substrate on the base is recessed A method of manufacturing a semiconductor device, comprising: pressing the base so as to enter the inside, and forming a protective layer made of the same member on the other surface and side surface of the semiconductor substrate. .
Further, the present invention provides a process for separating a wafer-like semiconductor substrate having electrodes on one surface, and the semiconductor substrate so that an electrode surface and a base of the separated semiconductor substrate face each other. , A step of applying a material constituting the protective layer so as to cover the separated semiconductor substrate after placement, and a recess corresponding to the separated semiconductor substrate Pressing the press die against the base so that the semiconductor substrate on the base enters the recess, and forming a protective layer made of the same member on the other surface and side surface of the semiconductor substrate; A method for manufacturing a semiconductor device is provided.
The present invention also includes a step of placing a wafer-like semiconductor substrate having an electrode on one surface on a base so that the electrode surface and the base face each other, and a semiconductor substrate on the base. A step of separating, a step of applying a material constituting a protective layer so as to cover the separated semiconductor substrate, and a press die having a recess corresponding to the separated semiconductor substrate, Pressing the semiconductor substrate on the base so that the semiconductor substrate enters the recess, and pressing the second base to form the protective layer made of the same member on the other surface and side surface of the semiconductor substrate. A method for manufacturing a semiconductor device is provided.
In the semiconductor device manufacturing method described above, it is preferable that the protective layer is cured simultaneously with the pressing.

本発明によれば、半導体基板を個片化した状態で保護材を形成しているので、個片化された半導体基板の裏面と側面を保護・補強できるとともに、従来技術における個片化での保護材のはがれや欠けの問題を解決することができる。   According to the present invention, since the protective material is formed in a state where the semiconductor substrate is singulated, the back surface and the side surface of the singulated semiconductor substrate can be protected and reinforced, and in the singulation in the prior art The problem of peeling or chipping of the protective material can be solved.

以下、最良の形態に基づき、図面を参照して本発明を説明する。
本発明の半導体装置は、図１（ｈ）や図５（ｅ）等に模式図を示すように、個片化された半導体基板２の一方の面３に電極（図示略）を備えるとともに、該半導体基板２の他方の面４及び側面５には、同一部材からなる保護層６が形成されていることを特徴とする。 The present invention will be described below with reference to the drawings based on the best mode.
The semiconductor device of the present invention includes an electrode (not shown) on one surface 3 of a semiconductor substrate 2 singulated, as schematically shown in FIG. 1 (h), FIG. 5 (e), and the like. A protective layer 6 made of the same member is formed on the other surface 4 and side surface 5 of the semiconductor substrate 2.

ここで、個片化された半導体基板２としては、例えばシリコンウェハ等のウエハ状半導体基板（半導体ウエハ）をダイシング（個片化）してなる半導体チップを用いることができる。半導体チップには、集積回路（ＩＣ）や誘導素子（インダクタ）等の素子を設けることができ、このような素子を外部と電気的に接続するために、一方の面３に電極が設けられる。また、半導体基板２として、半導体ウエハ自体の厚さよりも薄い半導体チップ、すなわち基板の裏面を研磨して厚さを低減したものを用いても良い。   Here, as the separated semiconductor substrate 2, for example, a semiconductor chip formed by dicing (separating) a wafer-like semiconductor substrate (semiconductor wafer) such as a silicon wafer can be used. An element such as an integrated circuit (IC) or an induction element (inductor) can be provided on the semiconductor chip, and an electrode is provided on one surface 3 in order to electrically connect such an element to the outside. The semiconductor substrate 2 may be a semiconductor chip thinner than the thickness of the semiconductor wafer itself, that is, a semiconductor chip whose thickness is reduced by polishing the back surface of the substrate.

個片化された半導体基板（以下、半導体チップともいう。）２の裏面や側面が外部に露呈していると、外部からの汚染等の悪影響を受けやすい。そこで、本発明では、電極を備える一方の面（以下、電極面ともいう。）３とは反対側の面（以下、裏面ともいう。）４及び側面５に、同一部材からなる保護層６を形成したものとする。これにより、半導体チップ２が外部からの影響を受け難くし、裏面４及び側面５が保護・補強された構造とすることができる。   If the back surface or side surface of the separated semiconductor substrate (hereinafter also referred to as a semiconductor chip) 2 is exposed to the outside, it is likely to be adversely affected by external contamination or the like. Therefore, in the present invention, a protective layer 6 made of the same member is provided on a surface 4 (hereinafter also referred to as a back surface) 4 and a side surface 5 opposite to one surface (hereinafter also referred to as an electrode surface) 3 provided with electrodes. It shall be formed. Thereby, the semiconductor chip 2 is hardly affected by the outside, and the back surface 4 and the side surface 5 can be protected and reinforced.

保護層６を構成する材料は、その目的に適したものを適宜選択して用いることができるが、例えば、光硬化性樹脂や熱硬化性樹脂などの硬化性樹脂、熱可塑性樹脂などの樹脂が挙げられる。なかでも、紫外線硬化性樹脂や熱硬化性樹脂は、それぞれ紫外線（ＵＶ）や加熱キュアなどによって硬化させることができ、成形が容易であるので、好ましい。
さらに光による影響やダメージを抑制するため、保護層６は遮光性の材料からなることが好ましい。遮光性の材料は、樹脂自体が遮光性を有するものであれば、それを用いても良く、また、保護材に遮光性を付与するため、着色剤、光吸収剤などを添加した材料を用いることもできる。保護層６は遮光性の材料からなる場合、基板の裏面のみならず、側面についても遮光の効果が得られる。 The material constituting the protective layer 6 can be appropriately selected and used according to the purpose. For example, a curable resin such as a photo-curable resin or a thermosetting resin, or a resin such as a thermoplastic resin may be used. Can be mentioned. Among these, an ultraviolet curable resin and a thermosetting resin are preferable because they can be cured by ultraviolet rays (UV) or heat curing, respectively, and can be easily molded.
Furthermore, in order to suppress the influence and damage by light, it is preferable that the protective layer 6 is made of a light shielding material. The light-shielding material may be used as long as the resin itself has a light-shielding property, and a material added with a colorant, a light absorbing agent, or the like is used to impart light-shielding properties to the protective material. You can also. When the protective layer 6 is made of a light shielding material, the light shielding effect can be obtained not only on the back surface of the substrate but also on the side surfaces.

以下、図１〜図５を参照して、本発明の半導体装置の製造方法を説明する。
同一部材からなる保護層６を、個片化された半導体基板２の裏面４及び側面５に形成する方法としては、図５に示すように、半導体基板を基台１１上に載置して保護層６を成形する方法がある。 Hereinafter, a method for manufacturing a semiconductor device of the present invention will be described with reference to FIGS.
As a method of forming the protective layer 6 made of the same member on the back surface 4 and the side surface 5 of the separated semiconductor substrate 2, as shown in FIG. 5, the semiconductor substrate is placed on a base 11 for protection. There is a method of forming the layer 6.

まず、図５（ａ）に示すように、電極面となる一方の面３に電極を備えかつ個片化された半導体基板２の電極面３と基台１１とが対向するように基台１１上に載置された半導体基板２を準備する。詳しくは後述するが、半導体基板の個片化は基台１１の上で行うこともでき、あるいは、個片化済みの半導体チップを基台１１に載置して図５（ａ）の状態としても良い。基台１１としては、表面に粘着性を有し、その上に載置された半導体チップ２に対して付着力が生じるものが好ましい。具体的には、粘着テープ、感圧テープなどが挙げられる。保護層６を成形した後の半導体装置１を基台１１から取り外す作業を容易にするため、当初は半導体基板２に対して十分な粘着力を有し、後で紫外線照射をすると粘着力が低下して容易に剥離可能となるＵＶテープを用いることもできる。   First, as shown in FIG. 5A, the base 11 is provided so that the base 11 is opposed to the electrode surface 3 of the semiconductor substrate 2 that is provided with electrodes on one surface 3 serving as an electrode surface and is singulated. A semiconductor substrate 2 placed thereon is prepared. As will be described in detail later, the semiconductor substrate can be singulated on the base 11, or the singulated semiconductor chip is placed on the base 11 to obtain the state shown in FIG. Also good. As the base 11, what has adhesiveness on the surface and produces adhesive force with respect to the semiconductor chip 2 mounted on it is preferable. Specifically, an adhesive tape, a pressure sensitive tape, etc. are mentioned. In order to facilitate the work of removing the semiconductor device 1 after forming the protective layer 6 from the base 11, it initially has a sufficient adhesive force to the semiconductor substrate 2, and the adhesive force decreases when irradiated with ultraviolet rays later. Thus, a UV tape that can be easily peeled can be used.

次に、図５（ｂ）に示すように、基台１１上に載置された半導体チップ２を覆うように、保護層を構成する材料１６を塗布する。材料１６の塗布は、スピンコート、スキージ、スプレーコート、ディスペンス等、種々の手法によって行うことができる。保護層６を硬化性樹脂で構成する場合、ここで塗布する材料１６として液状（未硬化）の樹脂を用い、成形後に硬化する方法とすることもできる。   Next, as shown in FIG. 5B, a material 16 constituting a protective layer is applied so as to cover the semiconductor chip 2 placed on the base 11. The material 16 can be applied by various methods such as spin coating, squeegee, spray coating, and dispensing. When the protective layer 6 is made of a curable resin, a liquid (uncured) resin may be used as the material 16 to be applied here, and the method may be cured after molding.

次に、図５（ｃ）に示すように、半導体チップ２に対応した凹部１８を有するプレス型１７を基台１１に対してプレスし、基台１１上の半導体チップ２が凹部１８内に入るようにすることで、プレス型１７の凹部１８と基台１１との間で保護層６を成形する。これにより、半導体チップ２の裏面４及び側面５に、同一部材からなる保護層６を成形することができる。このプレス加工の工程において、プレス型１７をプレスしている最中に、凹部１８内で保護層を構成する材料１６の硬化を行うようにすると、保護層６の形状が凹部１８の内面による形状をより忠実に再現することができ、所望の形状に保護層を確実に成形することができる。
プレス型１７を構成する材質は、目的が達成できる限り特に限定されないが、例えば石英ガラス、金属等が挙げられる。保護層を紫外線硬化性樹脂から構成する場合は、紫外線を透過する材質のプレス型１７を用いると、プレス型１７をプレスしたまま紫外線を照射して凹部１８内で保護層６を硬化させることができるので、好ましい。 Next, as shown in FIG. 5C, a press die 17 having a recess 18 corresponding to the semiconductor chip 2 is pressed against the base 11, and the semiconductor chip 2 on the base 11 enters the recess 18. By doing so, the protective layer 6 is formed between the concave portion 18 of the press die 17 and the base 11. Thereby, the protective layer 6 made of the same member can be formed on the back surface 4 and the side surface 5 of the semiconductor chip 2. In the step of pressing, if the material 16 constituting the protective layer is cured in the recess 18 while the press die 17 is being pressed, the shape of the protective layer 6 is the shape of the inner surface of the recess 18. Can be reproduced more faithfully, and the protective layer can be reliably formed into a desired shape.
Although the material which comprises the press die 17 is not specifically limited as long as the objective can be achieved, For example, quartz glass, a metal, etc. are mentioned. When the protective layer is made of an ultraviolet curable resin, if the press die 17 made of a material that transmits ultraviolet rays is used, the protective layer 6 can be cured in the recess 18 by irradiating the ultraviolet ray while the press die 17 is pressed. This is preferable because it is possible.

保護層６の成形後、図５（ｄ）に示すように、プレス型１７を離型することで、基台１１の上に、基板の裏面４及び側面５に同一部材からなる保護層６が設けられた半導体装置１が完成する。得られた半導体装置１は、必要なときに、図５（ｅ）に示すように基台１１から剥離して用いることができる。   After forming the protective layer 6, as shown in FIG. 5 (d), the protective layer 6 made of the same member is formed on the back surface 4 and the side surface 5 of the substrate on the base 11 by releasing the press die 17. The provided semiconductor device 1 is completed. The obtained semiconductor device 1 can be peeled off from the base 11 as shown in FIG.

本形態例では、半導体基板を個片化した半導体チップ２の状態で保護層６を形成しているので、半導体チップ２からのはがれや欠けのない保護層６を容易に形成でき、保護・補強等の機能を向上することができる。すなわち、従来技術における個片化（チップと一緒に裏面保護材もダイシングされる。）での裏面保護材のはがれや欠けの問題を解決することができる。   In this embodiment, since the protective layer 6 is formed in the state of the semiconductor chip 2 in which the semiconductor substrate is divided into pieces, the protective layer 6 free from peeling or chipping from the semiconductor chip 2 can be easily formed, and is protected and reinforced. Etc. can be improved. That is, it is possible to solve the problem of peeling and chipping of the back surface protective material in the conventional singulation (the back surface protective material is diced together with the chip).

また、本発明の半導体装置の製造方法では、１つの半導体ウエハから個片化された複数の半導体チップについて、保護層６を一括して形成することも可能である。
例えば、１つの半導体ウエハから個片化された複数の半導体チップを一度に基台上に載置する方法の一例として、図１に示す方法を用いることができる。この製造方法では、まず、図１（ａ）に示すように、一方の面１３に電極（図示略）を備えた半導体ウエハ１２を用意し、該ウエハの他方の面（裏面）１４が個片化用の基台１０とが対向するように、半導体ウエハ１２を個片化用基台１０上に載置し、図１（ｂ）に示すように、個片化用基台１０上で不図示のダイシングブレード等を用いて半導体ウエハ１２を複数の半導体チップ２に個片化する。ここで、個片化用基台１０としては、例えばＵＶテープや感圧テープ等、ダイシングテープとして用いられるテープ類を用いることができる。 Further, in the method for manufacturing a semiconductor device of the present invention, the protective layer 6 can be collectively formed for a plurality of semiconductor chips separated from one semiconductor wafer.
For example, the method shown in FIG. 1 can be used as an example of a method of placing a plurality of semiconductor chips separated from one semiconductor wafer on a base at a time. In this manufacturing method, first, as shown in FIG. 1A, a semiconductor wafer 12 having electrodes (not shown) on one side 13 is prepared, and the other side (back side) 14 of the wafer is an individual piece. The semiconductor wafer 12 is placed on the singulation base 10 so as to oppose the singulation base 10, and as shown in FIG. The semiconductor wafer 12 is divided into a plurality of semiconductor chips 2 by using the illustrated dicing blade or the like. Here, as the singulation base 10, for example, a tape used as a dicing tape such as a UV tape or a pressure sensitive tape can be used.

半導体ウエハ１２を例えばダイシングブレードで個片化した場合、個片化後の半導体チップ２の側面５の間隔はダイシングブレードの厚さと同程度となる。本形態例の製造方法では各半導体チップ２の側面５に保護層６を設けるので、互いに隣接する半導体チップ２の側面５同士の間隔として、各半導体チップ２の側面５に設けられる保護層６の厚さと、該保護層６を成形するプレス型１７が入るための隙間との和が必要となる。個片化した半導体チップ２の側面５の間隔が、保護層６を成形する工程で必要な分より小さい場合、必要な間隔が確保されるように各半導体チップ２を並べ直す方法、個片化用基台１０から１つおきに半導体チップ２を取り外す方法なども可能であるが、図１（ｃ）に示すように、個片化用基台１０を引き伸ばす手法（エキスパンド）を採用すると、半導体チップ２を無駄にすることなく簡単に半導体チップ２の間隔を拡大することができるので好ましい。   When the semiconductor wafer 12 is separated into pieces by, for example, a dicing blade, the distance between the side surfaces 5 of the semiconductor chip 2 after the separation is about the same as the thickness of the dicing blade. In the manufacturing method of the present embodiment, the protective layer 6 is provided on the side surface 5 of each semiconductor chip 2, so that the interval between the side surfaces 5 of the semiconductor chips 2 adjacent to each other is the distance between the protective layers 6 provided on the side surface 5 of each semiconductor chip 2. The sum of the thickness and the gap for receiving the press die 17 for forming the protective layer 6 is required. When the interval between the side surfaces 5 of the separated semiconductor chips 2 is smaller than necessary in the process of forming the protective layer 6, a method of rearranging the semiconductor chips 2 so as to ensure the necessary intervals, A method of removing every other semiconductor chip 2 from the base 10 is also possible, but as shown in FIG. 1C, if a method (expanding) is used to expand the singulation base 10, This is preferable because the interval between the semiconductor chips 2 can be easily increased without wasting the chips 2.

次に、図１（ｄ）に示すように、個片化された半導体チップ２の電極面３と基台１１とが対向するように半導体チップ２を基台１１上に載置する。個片化用基台１０上の複数の半導体チップ２を一度に基台１１に載置するには、個片化用基台１０上の複数の半導体チップ２の電極面３を基台１１に付着させたのち、該個片化用基台１０を剥離する方法を用いることができる。   Next, as shown in FIG. 1D, the semiconductor chip 2 is placed on the base 11 so that the electrode surface 3 of the singulated semiconductor chip 2 and the base 11 face each other. In order to place the plurality of semiconductor chips 2 on the singulation base 10 on the base 11 at a time, the electrode surfaces 3 of the plurality of semiconductor chips 2 on the singulation base 10 are used as the base 11. After the attachment, a method of peeling the singulation base 10 can be used.

次に、図１（ｅ）に示すように、基台１１上に載置された半導体チップ２を覆うように、保護層を構成する材料１６を塗布する。材料の塗布は、スピンコート、スキージ、スプレーコート、ディスペンス等、種々の手法によって行うことができる。保護層６を硬化性樹脂で構成する場合、ここで塗布する材料１６として液状（未硬化）の樹脂を用い、成形時に硬化する方法とすることもできる。   Next, as shown in FIG. 1E, a material 16 constituting a protective layer is applied so as to cover the semiconductor chip 2 placed on the base 11. The material can be applied by various methods such as spin coating, squeegee, spray coating, and dispensing. When the protective layer 6 is made of a curable resin, a liquid (uncured) resin may be used as the material 16 to be applied here, and the method may be cured at the time of molding.

次に、図１（ｆ）に示すように、半導体チップ２に対応した凹部１８を有するプレス型１７を基台１１に対してプレスし、基台１１上の半導体チップ２が凹部１８内に入るようにすることで、プレス型１７の凹部１８と基台１１との間で保護層６を成形する。これにより、半導体チップ２の裏面４及び側面５に、同一部材からなる保護層６を成形することができる。このプレス加工の工程において、プレス型１７をプレスしている最中に、凹部１８内で保護層を構成する材料１６の硬化を行うようにすると、保護層６の形状が凹部１８の内面による形状をより忠実に再現することができ、所望の形状に保護層を確実に成形することができる。ここでは、基台１１上の複数の半導体チップ２に対応した複数の凹部１８を有するプレス型１７を用いており、複数の半導体チップ２に対して保護層６の成形を一度に行うことができる。   Next, as shown in FIG. 1 (f), a press die 17 having a recess 18 corresponding to the semiconductor chip 2 is pressed against the base 11, and the semiconductor chip 2 on the base 11 enters the recess 18. By doing so, the protective layer 6 is formed between the concave portion 18 of the press die 17 and the base 11. Thereby, the protective layer 6 made of the same member can be formed on the back surface 4 and the side surface 5 of the semiconductor chip 2. In the step of pressing, if the material 16 constituting the protective layer is cured in the recess 18 while the press die 17 is being pressed, the shape of the protective layer 6 is the shape of the inner surface of the recess 18. Can be reproduced more faithfully, and the protective layer can be reliably formed into a desired shape. Here, a press die 17 having a plurality of recesses 18 corresponding to the plurality of semiconductor chips 2 on the base 11 is used, and the protective layer 6 can be formed on the plurality of semiconductor chips 2 at a time. .

保護層６の成形後、図１（ｇ）に示すように、プレス型１７を離型することで、基板の裏面４及び側面５に同一部材からなる保護層６が設けられた半導体装置１が完成する。得られた半導体装置１は、必要なときに、図１（ｈ）に示すように基台１１から剥離して用いることができる。   After forming the protective layer 6, as shown in FIG. 1G, the semiconductor device 1 in which the protective layer 6 made of the same member is provided on the back surface 4 and the side surface 5 of the substrate by releasing the press die 17. Complete. The obtained semiconductor device 1 can be peeled off from the base 11 as shown in FIG.

以上のように、１つの半導体ウエハ１２から個片化された複数の半導体チップ２，２，…を一度に基台１１上に載置したのち、各半導体チップ２に保護層６を成形する方法によると、該保護層６が設けられた半導体装置１を多数同時に製造することができ、生産性に優れた方法となる。また、個片化に用いる基台１０と成形に用いる基台１１を別々のものとして、個片化した半導体チップ２を成形の前に個片化用基台１０から成形用基台１１へと転写することにより、個片化に適した基台と成形に適した基台をそれぞれ独立して選択することができ、基台の選択が容易になる。   As described above, a method of forming the protective layer 6 on each semiconductor chip 2 after placing a plurality of semiconductor chips 2, 2,... Separated from one semiconductor wafer 12 on the base 11 at once. According to this, a large number of semiconductor devices 1 provided with the protective layer 6 can be manufactured at the same time, which is a method with excellent productivity. Further, the base 10 used for singulation and the base 11 used for molding are separated, and the singulated semiconductor chip 2 is transferred from the singulation base 10 to the molding base 11 before molding. By transferring, a base suitable for singulation and a base suitable for molding can be independently selected, and the base can be easily selected.

本形態例に係る半導体装置の製造方法において、個片化用基台１０の上に載置される半導体ウエハとしては、図２に示すように、半導体ウエハ１２（図２（ａ）を参照。）の電極面１３とは反対側の面である裏面１４を研磨して薄くした半導体ウエハ１２Ａ（図２（ｂ）を参照。）を用いることも可能である。裏面１４が研磨された半導体ウエハ１２Ａを図２（ｃ）に示すように個片化用基台１０の上に載置したのち、図２（ｄ）に示すように個片化することにより、裏面４を研磨した半導体チップ２Ａが多数、基台１０上に載置された状態を得ることができる。これらの半導体チップ２Ａの裏面４及び側面５に保護層６を形成するには、上述した図１に示すのと同様な方法によって行うことができる。裏面を研磨して厚さを低減した半導体基板を用いることにより、より薄型の半導体装置を製造することができる。   In the method for manufacturing a semiconductor device according to this embodiment, as a semiconductor wafer placed on the singulation base 10, as shown in FIG. 2, the semiconductor wafer 12 (see FIG. 2A). It is also possible to use a semiconductor wafer 12A (see FIG. 2B) in which the back surface 14 which is the surface opposite to the electrode surface 13 of FIG. After placing the semiconductor wafer 12A with the back surface 14 polished on the singulation base 10 as shown in FIG. 2 (c), it is singulated as shown in FIG. 2 (d). It is possible to obtain a state in which a large number of semiconductor chips 2 </ b> A whose back surface 4 is polished are mounted on the base 10. The protective layer 6 can be formed on the back surface 4 and the side surface 5 of these semiconductor chips 2A by the same method as shown in FIG. By using a semiconductor substrate whose thickness is reduced by polishing the back surface, a thinner semiconductor device can be manufactured.

また、本発明の半導体装置の製造方法において、１つの半導体ウエハから個片化された複数の半導体チップについて保護層を一括して形成するとき、例えば図３に示すように、基台の上で保護層を成形する前に、同じ基台の上で半導体ウエハの個片化を行う方法を用いることも可能である。この場合は、半導体ウエハ１２を個片化用基台１０の上に載置するとき、図３（ａ）に示すように、電極（図示略）を備えた一方の面１３が個片化用の基台１０と対向するように載置する。   Further, in the method of manufacturing a semiconductor device according to the present invention, when a protective layer is collectively formed on a plurality of semiconductor chips separated from one semiconductor wafer, for example, as shown in FIG. It is also possible to use a method of dividing a semiconductor wafer on the same base before forming the protective layer. In this case, when the semiconductor wafer 12 is placed on the singulation base 10, as shown in FIG. 3 (a), one surface 13 provided with electrodes (not shown) is used for singulation. It mounts so that the base 10 may be opposed.

載置後、図３（ｂ）に示すように、個片化用基台１０上で不図示のダイシングブレード等を用いて半導体ウエハ１２を複数の半導体チップ２に個片化する。上述したように、個片化用基台１０上で個片化した半導体チップ２の側面５の間隔が、保護層６を成形する工程で必要な分より小さい場合には、図３（ｃ）に示すように個片化用基台１０を引き伸ばすなどの方法によって、半導体チップ２の間に必要な間隔を確保する。   After the mounting, as shown in FIG. 3B, the semiconductor wafer 12 is divided into a plurality of semiconductor chips 2 using a dicing blade (not shown) on the singulation base 10. As described above, when the interval between the side surfaces 5 of the semiconductor chip 2 singulated on the singulation base 10 is smaller than necessary for the step of forming the protective layer 6, FIG. As shown in FIG. 5, a necessary interval is secured between the semiconductor chips 2 by a method such as stretching the singulation base 10.

次に、図３（ｄ）に示すように、基台１０上に載置された半導体チップ２を覆うように、保護層を構成する材料１６を塗布する。材料の塗布は、スピンコート、スキージ、スプレーコート、ディスペンス等、種々の手法によって行うことができる。保護層６を硬化性樹脂で構成する場合、ここで塗布する材料１６として液状（未硬化）の樹脂を用い、成形後に硬化する方法とすることもできる。   Next, as shown in FIG. 3D, a material 16 constituting a protective layer is applied so as to cover the semiconductor chip 2 placed on the base 10. The material can be applied by various methods such as spin coating, squeegee, spray coating, and dispensing. When the protective layer 6 is made of a curable resin, a liquid (uncured) resin may be used as the material 16 to be applied here, and the method may be cured after molding.

次に、図３（ｅ）に示すように、半導体チップ２に対応した凹部１８を有するプレス型１７を基台１０に対してプレスし、基台１０上の半導体チップ２が凹部１８内に入るようにすることで、プレス型１７の凹部１８と基台１０との間で保護層６を成形する。これにより、半導体チップ２の裏面４及び側面５に、同一部材からなる保護層６を成形することができる。このプレス加工の工程において、プレス型１７をプレスしている最中に、凹部１８内で保護層を構成する材料１６の硬化を行うようにすると、保護層６の形状が凹部１８の内面による形状をより忠実に再現することができ、所望の形状に保護層を確実に成形することができる。ここでは、基台１０上の複数の半導体チップ２に対応した複数の凹部１８を有するプレス型１７を用いており、複数の半導体チップ２に対して保護層６の成形を一度に行うことができる。   Next, as shown in FIG. 3 (e), a press die 17 having a recess 18 corresponding to the semiconductor chip 2 is pressed against the base 10, and the semiconductor chip 2 on the base 10 enters the recess 18. By doing so, the protective layer 6 is formed between the recess 18 of the press die 17 and the base 10. Thereby, the protective layer 6 made of the same member can be formed on the back surface 4 and the side surface 5 of the semiconductor chip 2. In the step of pressing, if the material 16 constituting the protective layer is cured in the recess 18 while the press die 17 is being pressed, the shape of the protective layer 6 is the shape of the inner surface of the recess 18. Can be reproduced more faithfully, and the protective layer can be reliably formed into a desired shape. Here, the press die 17 having a plurality of recesses 18 corresponding to the plurality of semiconductor chips 2 on the base 10 is used, and the protective layer 6 can be formed on the plurality of semiconductor chips 2 at a time. .

保護層６の成形後、図３（ｆ）に示すように、プレス型１７を離型することで、基板の裏面４及び側面５に同一部材からなる保護層６が設けられた半導体装置１が完成する。得られた半導体装置１は、必要なときに基台１０から剥離して（図３（ｇ）を参照。）用いることができる。   After forming the protective layer 6, as shown in FIG. 3F, the semiconductor device 1 in which the protective layer 6 made of the same member is provided on the back surface 4 and the side surface 5 of the substrate by releasing the press die 17. Complete. The obtained semiconductor device 1 can be peeled off from the base 10 when necessary (see FIG. 3G).

以上のように、基台１０上に半導体ウエハ１２を載置して個片化により複数の半導体チップ２，２，…を形成したのち、各半導体チップ２に保護層６を成形する方法によると、該保護層６が設けられた半導体装置１を多数同時に製造することができ、生産性に優れた方法となる。また、個片化に用いる基台と成形に用いる基台を共通のものとすることにより、基台からべつの基台へと半導体チップを転写する工程を省いて工数の削減を図ることができる。   As described above, according to the method of placing the semiconductor wafer 12 on the base 10 and forming the plurality of semiconductor chips 2, 2... By singulation, the protective layer 6 is formed on each semiconductor chip 2. A large number of semiconductor devices 1 provided with the protective layer 6 can be manufactured at the same time, and the method is excellent in productivity. In addition, by making the base used for singulation and the base used for molding common, it is possible to reduce the number of steps by omitting the process of transferring the semiconductor chip from the base to another base. .

本形態例に係る半導体装置の製造方法において、基台１０の上に載置される半導体ウエハとしては、半導体ウエハ１２の電極面１３とは反対側の面である裏面１４を研磨して薄くした半導体ウエハ１２Ａ（図２（ｂ）を参照。）を用い、研磨後に基台１０上に載置する手順とすることも可能である。   In the semiconductor device manufacturing method according to this embodiment, the semiconductor wafer placed on the base 10 is thinned by polishing the back surface 14, which is the surface opposite to the electrode surface 13 of the semiconductor wafer 12. It is also possible to use a semiconductor wafer 12A (see FIG. 2B) and place it on the base 10 after polishing.

また、図４（ｂ）に示すように、個片化する位置に電極面１３側からハーフカット溝１５を設けた半導体ウエハ１２を用い、図４（ｃ）に示すように電極面１３が基台１０と対向するように載置したのち、図４（ｄ）に示すように該基台１０上で、研磨面がハーフカット溝１５に到達するまで半導体ウエハ１２の裏面１４を研磨することにより、裏面４を研磨した半導体チップ２Ａが多数、基台１０上に載置された状態を得ることができる。これらの半導体チップ２Ａの裏面４及び側面５に保護層６を形成するには、上述した図３に示すのと同様な方法によって行うことができる。裏面を研磨して厚さを低減した半導体基板を用いることにより、より薄型の半導体装置を製造することができる。ハーフカット溝１５は、例えばダイシングブレード等を用いて深さを制御しながら加工することにより形成することができる。この方法によれば、基台１０上で基台１０に向けてダイシングブレードを使用することがなく、また、裏面１４の研磨のときにハーフカット溝１５の底部が除去されるので、よりチッピングを低減させた状態で保護層６を形成することができる。   Further, as shown in FIG. 4B, a semiconductor wafer 12 having a half-cut groove 15 provided from the electrode surface 13 side at a position to be singulated is used, and the electrode surface 13 is based on the base as shown in FIG. After mounting so as to face the table 10, the back surface 14 of the semiconductor wafer 12 is polished on the base 10 until the polishing surface reaches the half-cut groove 15 as shown in FIG. A state in which a large number of semiconductor chips 2A whose back surface 4 has been polished is placed on the base 10 can be obtained. The protective layer 6 can be formed on the back surface 4 and the side surface 5 of these semiconductor chips 2A by the same method as shown in FIG. By using a semiconductor substrate whose thickness is reduced by polishing the back surface, a thinner semiconductor device can be manufactured. The half-cut groove 15 can be formed by processing while controlling the depth using, for example, a dicing blade or the like. According to this method, a dicing blade is not used on the base 10 toward the base 10 and the bottom of the half-cut groove 15 is removed when the back surface 14 is polished. The protective layer 6 can be formed in a reduced state.

以上説明したように、本発明によれば、半導体基板を個片化した状態で裏面及び側面に同一部材からなる保護層を形成しているので、電極を有する面を除いては保護層によって隙間無く保護・補強することができ、外部からの汚染や悪影響を防ぐことができる。
保護層が遮光性を有する材料からなる場合には、基板の裏面のみならず側面についても、光による影響を防ぐことができる。
本発明は、裏面が研磨された半導体基板にも適用が可能であり、薄型の半導体装置の製造にも利用することができる。
本発明は、先にダイシングを行った半導体チップにも適用が可能であり、少数の生産にも利用することができる。 As described above, according to the present invention, since the protective layer made of the same member is formed on the back surface and the side surface in a state where the semiconductor substrate is singulated, a gap is formed by the protective layer except for the surface having the electrodes. It can be protected and reinforced without any external contamination and adverse effects.
When the protective layer is made of a light-shielding material, the influence of light can be prevented not only on the back surface but also on the side surface of the substrate.
The present invention can be applied to a semiconductor substrate whose back surface is polished, and can also be used for manufacturing a thin semiconductor device.
The present invention can also be applied to semiconductor chips that have been diced earlier, and can be used for a small number of productions.

本発明は、基板にフリップチップ実装されるウエハレベルパッケージ（ＷＬＰ）やその他の半導体装置及びその製造方法として利用することができる。   The present invention can be used as a wafer level package (WLP) flip-chip mounted on a substrate, other semiconductor devices, and a manufacturing method thereof.

（ａ）〜（ｈ）は本発明の半導体装置の製造方法の一形態例を工程順に示す説明図である。(A)-(h) is explanatory drawing which shows the one example of the manufacturing method of the semiconductor device of this invention to process order. （ａ）〜（ｄ）は裏面を研磨して厚さを低減した半導体基板を用いる方法の一例を説明する図面である。(A)-(d) is drawing explaining an example of the method of using the semiconductor substrate which polished the back surface and reduced thickness. （ａ）〜（ｇ）は本発明の半導体装置の製造方法の他の形態例を工程順に示す説明図である。(A)-(g) is explanatory drawing which shows the other example of a manufacturing method of the semiconductor device of this invention in order of a process. （ａ）〜（ｅ）は基板の裏面を研磨して厚さを低減する方法の他の形態例を説明する図面である。(A)-(e) is drawing explaining the other example of the method of grind | polishing the back surface of a board | substrate and reducing thickness. （ａ）〜（ｅ）は本発明の半導体装置の製造方法のさらに他の形態例を工程順に示す説明図である。(A)-(e) is explanatory drawing which shows the further another example of the manufacturing method of the semiconductor device of this invention in order of a process. 従来技術を説明する図であって、（ａ）は裏面保護材を設けた基板の裏面に光等が作用する場合を、また（ｂ）は裏面保護材を設けた基板の側面に光等が作用する場合を示す概念図である。It is a figure explaining a prior art, Comprising: (a) is a case where light etc. act on the back surface of the board | substrate which provided the back surface protection material, (b) is light etc. on the side surface of the board | substrate which provided the back surface protection material. It is a conceptual diagram which shows the case where it acts. （ａ）は裏面保護材を設けずにダイシングしてチッピングが生じた場合を説明する説明図であり、（ｂ）は裏面保護材を設けてチッピングを低減することを説明する説明図であり、（ｃ）はダイシング時に裏面保護材のはがれなどが生じた場合を説明する説明図である。(A) is an explanatory view for explaining the case where chipping occurs by dicing without providing a back surface protective material, (b) is an explanatory view for explaining the reduction of chipping by providing a back surface protective material, (C) is explanatory drawing explaining the case where peeling of a back surface protective material etc. arises at the time of dicing.

符号の説明Explanation of symbols

１…半導体装置、２…個片化された半導体基板（半導体チップ）、２Ａ…裏面が研磨された半導体基板（半導体チップ）、３…一方の面（電極面）、４…他方の面（裏面）、５…側面、６…保護層、１０…基台（ダイシングテープ）、１１…基台（転写テープ）、１２…ウエハ状の半導体基板（半導体ウエハ）、１２Ａ…裏面が研磨された半導体基板（半導体ウエハ）、１３…一方の面（電極面）、１４…他方の面（裏面）、１５…ハーフカット溝、１６…保護層を構成する材料、１７…プレス型、１８…凹部。 DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Divided semiconductor substrate (semiconductor chip), 2A ... Semiconductor substrate (semiconductor chip) where the back surface was polished, 3 ... One side (electrode surface), 4 ... The other side (back side) ) 5... Side surface 6. Protective layer 10. Base (dicing tape) 11. Base (transfer tape) 12. Wafer-like semiconductor substrate (semiconductor wafer) 12 A. Semiconductor substrate with polished back surface (Semiconductor wafer), 13... One surface (electrode surface), 14... The other surface (back surface), 15... Half-cut groove, 16.

Claims (6)

個片化された半導体基板の一方の面に電極を備え、前記半導体基板の他方の面及び側面には、同一部材からなる保護層が形成されていることを特徴とする半導体装置。   A semiconductor device comprising an electrode on one surface of an individual semiconductor substrate, and a protective layer made of the same member formed on the other surface and side surface of the semiconductor substrate. 前記保護層は遮光性の材料からなることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the protective layer is made of a light shielding material. 一方の面に電極を備えかつ個片化された半導体基板の電極面と基台とが対向するように基台上に載置された半導体基板を準備する工程と、
前記個片化された半導体基板を覆うように、保護層を構成する材料を塗布する工程と、
個片化された半導体基板に対応した凹部を有するプレス型を、前記基台上の半導体基板が凹部内に入るように前記基台に対してプレスし、前記半導体基板の他方の面及び側面に同一部材からなる保護層を成形する工程とを備えることを特徴とする半導体装置の製造方法。 Preparing a semiconductor substrate placed on the base so that the electrode surface of the semiconductor substrate provided with an electrode on one side and the base are opposed to the base;
Applying a material constituting a protective layer so as to cover the separated semiconductor substrate;
A press die having a recess corresponding to the separated semiconductor substrate is pressed against the base so that the semiconductor substrate on the base enters the recess, and the other surface and side surface of the semiconductor substrate are pressed. And a step of molding a protective layer made of the same member. 一方の面に電極を備えたウエハ状の半導体基板を個片化する工程と、
前記個片化された半導体基板の電極面と基台とが対向するように前記半導体基板を基台上に載置する工程と、
載置後に前記個片化された半導体基板を覆うように、保護層を構成する材料を塗布する工程と、
個片化された半導体基板に対応した凹部を有するプレス型を、前記基台上の半導体基板が凹部内に入るように前記基台に対してプレスし、前記半導体基板の他方の面及び側面に同一部材からなる保護層を成形する工程とを備えることを特徴とする半導体装置の製造方法。 A step of separating a wafer-like semiconductor substrate provided with electrodes on one surface;
Placing the semiconductor substrate on the base so that the electrode surface of the singulated semiconductor substrate and the base face each other; and
A step of applying a material constituting a protective layer so as to cover the separated semiconductor substrate after placement;
A press die having a recess corresponding to the separated semiconductor substrate is pressed against the base so that the semiconductor substrate on the base enters the recess, and the other surface and side surface of the semiconductor substrate are pressed. And a step of molding a protective layer made of the same member. 一方の面に電極を備えたウエハ状の半導体基板を、電極面と基台とが対向するように基台上に載置する工程と、
前記基台上の半導体基板を個片化する工程と、
前記個片化された半導体基板を覆うように、保護層を構成する材料を塗布する工程と、
個片化された半導体基板に対応した凹部を有するプレス型を、前記基台上の半導体基板が凹部内に入るように前記基台に対向させてプレス加工し、前記半導体基板の他方の面及び側面に同一部材からなる保護層を成形する工程とを備えることを特徴とする半導体装置の製造方法。 Placing a wafer-like semiconductor substrate having an electrode on one surface on a base such that the electrode surface and the base are opposed to each other;
Separating the semiconductor substrate on the base;
Applying a material constituting a protective layer so as to cover the separated semiconductor substrate;
A press die having a recess corresponding to the separated semiconductor substrate is pressed against the base so that the semiconductor substrate on the base enters the recess, and the other surface of the semiconductor substrate and And a step of forming a protective layer made of the same member on the side surface. 前記プレス加工と同時に前記保護層の硬化を行うことを特徴とする請求項３〜５のいずれかに記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 3, wherein the protective layer is cured simultaneously with the pressing.
JP2006185711A 2006-07-05 2006-07-05 Semiconductor device, and its manufacturing method Withdrawn JP2008016606A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006185711A JP2008016606A (en) 2006-07-05 2006-07-05 Semiconductor device, and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006185711A JP2008016606A (en) 2006-07-05 2006-07-05 Semiconductor device, and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2008016606A true JP2008016606A (en) 2008-01-24

Family

ID=39073353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006185711A Withdrawn JP2008016606A (en) 2006-07-05 2006-07-05 Semiconductor device, and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2008016606A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017038030A (en) * 2015-08-14 2017-02-16 株式会社ディスコ Wafer processing method and electronic device
KR20170048013A (en) * 2015-10-26 2017-05-08 한국기계연구원 Method of forming fine wiring
JP2018170333A (en) * 2017-03-29 2018-11-01 株式会社東芝 Semiconductor device and method of manufacturing the same
WO2020059572A1 (en) * 2018-09-20 2020-03-26 三井化学東セロ株式会社 Method for manufacturing electronic device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017038030A (en) * 2015-08-14 2017-02-16 株式会社ディスコ Wafer processing method and electronic device
KR20170048013A (en) * 2015-10-26 2017-05-08 한국기계연구원 Method of forming fine wiring
KR102423275B1 (en) * 2015-10-26 2022-07-21 한국재료연구원 Method of forming fine wiring
JP2018170333A (en) * 2017-03-29 2018-11-01 株式会社東芝 Semiconductor device and method of manufacturing the same
US10573603B2 (en) 2017-03-29 2020-02-25 Kabushiki Kaisha Toshiba Semiconductor device having a three-sided textured substrate
WO2020059572A1 (en) * 2018-09-20 2020-03-26 三井化学東セロ株式会社 Method for manufacturing electronic device
JPWO2020059572A1 (en) * 2018-09-20 2021-05-13 三井化学東セロ株式会社 Manufacturing method of electronic device
JP7146931B2 (en) 2018-09-20 2022-10-04 三井化学東セロ株式会社 Electronic device manufacturing method

Similar Documents

Publication Publication Date Title
TWI697959B (en) Semiconductor packages and methods of packaging semiconductor devices
US8293583B2 (en) Method for manufacturing semiconductor device
CN105514038B (en) Method for cutting semiconductor wafer
US6555417B2 (en) Method and device for protecting micro electromechanical system structures during dicing of a wafer
KR102105114B1 (en) Method of processing wafer
KR102311579B1 (en) Method of processing a wafer having protrusions on the back side
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
TWI733049B (en) Semiconductor package and manufacturing method thereof
US8173488B2 (en) Electronic device and method of manufacturing same
JP2010118373A (en) Method of manufacturing semiconductor device
JP2004207306A (en) Semiconductor device and its manufacturing method
JPH11204551A (en) Manufacture of semiconductor device
US8828803B2 (en) Resin sealing method for semiconductor chips
JP2006332078A (en) Process for manufacturing semiconductor chip
WO2013179767A1 (en) Method of manufacturing image pickup device and method of manufacturing semiconductor device
TW201530668A (en) Semiconductor device and manufacturing method thereof
CN101752272A (en) Method of manufacturing semiconductor device
JP7317187B2 (en) Semiconductor device manufacturing method
TW201705414A (en) Removable substrate for controlling warpage of an integrated circuit package
JP4725639B2 (en) Manufacturing method of semiconductor device
JP2005050914A (en) Method for manufacturing semiconductor device
JP2008016606A (en) Semiconductor device, and its manufacturing method
JP2009152493A (en) Manufacturing method of semiconductor device
JP2002110736A (en) Semiconductor device and its manufacturing method
US7465368B2 (en) Die molding for flip chip molded matrix array package using UV curable tape

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091006