JP2008009779A - ポート制御装置およびデータ処理装置 - Google Patents
ポート制御装置およびデータ処理装置 Download PDFInfo
- Publication number
- JP2008009779A JP2008009779A JP2006180443A JP2006180443A JP2008009779A JP 2008009779 A JP2008009779 A JP 2008009779A JP 2006180443 A JP2006180443 A JP 2006180443A JP 2006180443 A JP2006180443 A JP 2006180443A JP 2008009779 A JP2008009779 A JP 2008009779A
- Authority
- JP
- Japan
- Prior art keywords
- external expansion
- port
- selection signal
- register
- speed serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Image Processing (AREA)
- Information Transfer Systems (AREA)
- Facsimiles In General (AREA)
Abstract
【解決手段】ファクシミリ装置100のスキャナ基板300は、高速シリアルインタフェース304と、複数の外部拡張ポート(400、402、404)との間でデータ転送を行う外部拡張ポートインタフェース310と、複数の外部拡張ポート(400、402、404)を選択する選択信号を書き込むために割り当てられた外部拡張ポート用領域を含む外部拡張ポート用レジスタ308と、本体基板200の主制御部202から高速シリアルインタフェース304を介して外部拡張ポート用レジスタ308に選択信号が書き込まれると、当該選択信号に基づき、外部拡張ポートインタフェース310を介したデータ転送を行う対象の外部拡張ポート(400、402、404)を選択するための選択信号を生成するポート制御部312とを含む。
【選択図】図1
Description
高速シリアル転送を行うための高速シリアルインタフェースと、
複数の外部拡張ポートとの間でデータ転送を行うための外部拡張ポートインタフェースと、
前記データ転送を行う対象の前記外部拡張ポートを選択および制御するために、前記複数の外部拡張ポートそれぞれに対応して設けられたレジスタと、
外部のホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記レジスタがアクセスされると、当該レジスタに対応する前記外部拡張ポートを前記データ転送を行う対象として選択するための選択信号および制御信号を生成するポート制御部と、
を含むポート制御装置が提供される。
ホストコントローラおよび前記ホストコントローラに、高速シリアルバスを介して接続されたポート制御装置とを含むデータ処理装置であって、
前記ポート制御装置は、
高速シリアル転送を行うための高速シリアルインタフェースと、
複数の外部拡張ポートとの間でデータ転送を行うための外部拡張ポートインタフェースと、
前記データ転送を行う対象の前記外部拡張ポートを選択および制御するために、前記複数の外部拡張ポートそれぞれに対応して設けられたレジスタと、
前記ホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記レジスタがアクセスされると、当該レジスタに対応する前記外部拡張ポートを前記データ転送を行う対象として選択するための選択信号および制御信号を生成するポート制御部と、
を有し、
前記ホストコントローラは、
高速シリアル転送を行うための高速シリアルインタフェースと、
前記複数の外部拡張ポートと、各前記複数の外部拡張ポートに前記データ転送を行うためにアクセスすべき前記レジスタのアドレス情報とを対応付けて記憶するポート情報記憶部と、
前記ポート情報記憶部に記憶された情報に基づき、所望の前記レジスタにアクセスしてデータを転送する制御部と、
を有するデータ処理装置が提供される。
図1は、本発明の実施の形態に係るファクシミリ装置100の構成を示すブロック図である。
本実施の形態において、ファクシミリ装置100は、装置本体を制御するホストコントローラと、たとえば、通信コントローラ、プリンタコントローラ、スキャナコントローラ等の複数のデバイス装置とを含むことができる。本実施の形態において、ホストコントローラが本体基板(MAIN)200に設けられ、スキャナコントローラがスキャナ(SCANNER)基板300に設けられた構成を例として示す。ここではスキャナコントローラを例として示すが、ファクシミリ装置100は、通信コントローラやプリンタコントローラが設けられたオプション基板をさらに含むことができる。
主制御部202は、第1の外部拡張ポート400を制御するための信号を生成する。次いで、主制御部202は、ポート情報記憶部205に記憶されたDevice0内の外部拡張ポート用レジスタ308のアドレスに基づき、高速シリアルインタフェース204を介して外部拡張ポート用レジスタ308に生成した信号を書き込む。ここで、主制御部202は、図2に示した外部拡張ポート用レジスタ308のCS0用領域308aに制御信号(データ)を書き込む。
図3は、本発明の実施の形態に係るファクシミリ装置100の構成を示すブロック図である。
本実施の形態において、スキャナ基板300にエンコーダ360およびアドレスデコーダ350が設けられ、ポート制御部312に接続された第1のチャネル選択信号線CS0、第2のチャネル選択信号線CS1、および第3のチャネル選択信号線CS2(第1の選択信号線)は、アドレスデコーダ350に入力される点で第1の実施の形態と異なる。エンコーダ360は、外部拡張ポート用レジスタ308とポート制御部312との間に設けられる。アドレスデコーダ350は、ポート制御部312と複数の外部拡張ポートとの間に設けられる。
200 本体基板
202 主制御部
204 高速シリアルインタフェース
205 ポート情報記憶部
206 高速シリアルバス
300 スキャナ基板
302 デバイス装置
304 高速シリアルインタフェース
305 制御部
306 デバイス用レジスタ
308 外部拡張ポート用レジスタ
308a CS0用領域
308b CS1用領域
308c CS2用領域
310 外部拡張ポートインタフェース
312 ポート制御部
340 データバス
350 アドレスデコーダ
360 エンコーダ
400 第1の外部拡張ポート
402 第2の外部拡張ポート
404 第3の外部拡張ポート
CS0 第1のチャネル選択信号線
CS1 第2のチャネル選択信号線
CS2 第3のチャネル選択信号線
RD リード線
WR ライト線
Claims (4)
- 高速シリアル転送を行うための高速シリアルインタフェースと、
複数の外部拡張ポートとの間でデータ転送を行うための外部拡張ポートインタフェースと、
前記データ転送を行う対象の前記外部拡張ポートを選択および制御するために、前記複数の外部拡張ポートそれぞれに対応して設けられたレジスタと、
外部のホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記レジスタがアクセスされると、当該レジスタに対応する前記外部拡張ポートを前記データ転送を行う対象として選択するための選択信号および制御信号を生成するポート制御部と、
を含むポート制御装置。 - 請求項1に記載のポート制御装置において、
前記複数の外部拡張ポートにそれぞれ対応して設けられるとともに接続された複数の選択信号線をさらに含み、
前記ポート制御部は、前記外部のホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記レジスタがアクセスされると、当該レジスタに対応する前記外部拡張ポートに接続された前記選択信号線に前記選択信号を出力するポート制御装置。 - 請求項1に記載のポート制御装置において、
前記ポート制御部に接続して設けられたn本の第1の選択信号線と、
前記レジスタと前記ポート制御部との間に設けられ、前記外部のホストコントローラからの前記レジスタへのアクセスに基づき、エンコードするエンコーダと、
前記複数の外部拡張ポートに対応して設けられるとともに、それぞれ対応する前記外部拡張ポートに接続して設けられる、2n本の第2の選択信号線と、
前記ポート制御部と前記複数の外部拡張ポートとの間に設けられ、前記複数の第1の選択信号線および前記複数の第2の選択信号線に接続されるとともに、前記複数の第1の選択信号線から入力される前記選択信号の組合せに基づき、前記第2の選択信号線のいずれかを選択し、選択した前記第2の選択信号線に、前記選択信号を出力するアドレスデコーダと、
をさらに含むポート制御装置。 - ホストコントローラおよび前記ホストコントローラに、高速シリアルバスを介して接続されたポート制御装置とを含むデータ処理装置であって、
前記ポート制御装置は、
高速シリアル転送を行うための高速シリアルインタフェースと、
複数の外部拡張ポートとの間でデータ転送を行うための外部拡張ポートインタフェースと、
前記データ転送を行う対象の前記外部拡張ポートを選択および制御するために、前記複数の外部拡張ポートそれぞれに対応して設けられたレジスタと、
前記ホストコントローラから前記高速シリアルインタフェースを介して、いずれかの前記レジスタがアクセスされると、当該レジスタに対応する前記外部拡張ポートを前記データ転送を行う対象として選択するための選択信号および制御信号を生成するポート制御部と、
を有し、
前記ホストコントローラは、
高速シリアル転送を行うための高速シリアルインタフェースと、
前記複数の外部拡張ポートと、各前記複数の外部拡張ポートに前記データ転送を行うためにアクセスすべき前記レジスタのアドレス情報とを対応付けて記憶するポート情報記憶部と、
前記ポート情報記憶部に記憶された情報に基づき、所望の前記レジスタにアクセスしてデータを転送する制御部と、
を有するデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006180443A JP4640272B2 (ja) | 2006-06-29 | 2006-06-29 | ポート制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006180443A JP4640272B2 (ja) | 2006-06-29 | 2006-06-29 | ポート制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008009779A true JP2008009779A (ja) | 2008-01-17 |
JP4640272B2 JP4640272B2 (ja) | 2011-03-02 |
Family
ID=39067919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006180443A Expired - Fee Related JP4640272B2 (ja) | 2006-06-29 | 2006-06-29 | ポート制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4640272B2 (ja) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63219288A (ja) * | 1987-03-09 | 1988-09-12 | Matsushita Electric Ind Co Ltd | 端末制御装置 |
JPH05265979A (ja) * | 1992-03-19 | 1993-10-15 | Hitachi Ltd | 並列プロセッサシステムおよびそのためのスイッチ回路 |
JPH06150022A (ja) * | 1992-11-09 | 1994-05-31 | Mitsubishi Electric Corp | メモリチップ選択コントロール回路 |
JPH10186479A (ja) * | 1996-12-27 | 1998-07-14 | Canon Inc | 光学機器 |
JPH10289044A (ja) * | 1995-03-06 | 1998-10-27 | Masahiko Kuno | I/o拡張装置,i/o拡張回路,これを用いた外部記憶装置,この外部記憶装置へのアクセス方法及びこれを用いたコンピュータ |
JPH1114891A (ja) * | 1997-06-26 | 1999-01-22 | Canon Inc | 制御装置およびこれを備えた装置 |
JPH1134394A (ja) * | 1997-07-23 | 1999-02-09 | Oki Data:Kk | プリンタ装置 |
JP2000307978A (ja) * | 1999-04-16 | 2000-11-02 | Sony Corp | データ記録再生装置及び可変速再生方法 |
JP2001015229A (ja) * | 1999-06-30 | 2001-01-19 | Matsushita Electric Ind Co Ltd | 集線装置 |
JP2002539519A (ja) * | 1999-03-12 | 2002-11-19 | ボプス インコーポレイテッド | Vliwプロセッサにおけるレジスタ・アドレッシングの間接制御を提供するためのレジスタファイル索引付け方法及び装置 |
JP2005222217A (ja) * | 2004-02-04 | 2005-08-18 | Konica Minolta Business Technologies Inc | I/oポート制御システム |
JP2005260361A (ja) * | 2004-03-09 | 2005-09-22 | Seiko Epson Corp | データ転送制御装置、電子機器及びデータ転送制御方法 |
JP2005260368A (ja) * | 2004-03-09 | 2005-09-22 | Seiko Epson Corp | データ転送制御装置及び電子機器 |
JP2005321921A (ja) * | 2004-05-07 | 2005-11-17 | Ricoh Co Ltd | シリアルデータ転送装置、画像出力装置、画像入力装置及び画像形成装置 |
-
2006
- 2006-06-29 JP JP2006180443A patent/JP4640272B2/ja not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63219288A (ja) * | 1987-03-09 | 1988-09-12 | Matsushita Electric Ind Co Ltd | 端末制御装置 |
JPH05265979A (ja) * | 1992-03-19 | 1993-10-15 | Hitachi Ltd | 並列プロセッサシステムおよびそのためのスイッチ回路 |
JPH06150022A (ja) * | 1992-11-09 | 1994-05-31 | Mitsubishi Electric Corp | メモリチップ選択コントロール回路 |
JPH10289044A (ja) * | 1995-03-06 | 1998-10-27 | Masahiko Kuno | I/o拡張装置,i/o拡張回路,これを用いた外部記憶装置,この外部記憶装置へのアクセス方法及びこれを用いたコンピュータ |
JPH10186479A (ja) * | 1996-12-27 | 1998-07-14 | Canon Inc | 光学機器 |
JPH1114891A (ja) * | 1997-06-26 | 1999-01-22 | Canon Inc | 制御装置およびこれを備えた装置 |
JPH1134394A (ja) * | 1997-07-23 | 1999-02-09 | Oki Data:Kk | プリンタ装置 |
JP2002539519A (ja) * | 1999-03-12 | 2002-11-19 | ボプス インコーポレイテッド | Vliwプロセッサにおけるレジスタ・アドレッシングの間接制御を提供するためのレジスタファイル索引付け方法及び装置 |
JP2000307978A (ja) * | 1999-04-16 | 2000-11-02 | Sony Corp | データ記録再生装置及び可変速再生方法 |
JP2001015229A (ja) * | 1999-06-30 | 2001-01-19 | Matsushita Electric Ind Co Ltd | 集線装置 |
JP2005222217A (ja) * | 2004-02-04 | 2005-08-18 | Konica Minolta Business Technologies Inc | I/oポート制御システム |
JP2005260361A (ja) * | 2004-03-09 | 2005-09-22 | Seiko Epson Corp | データ転送制御装置、電子機器及びデータ転送制御方法 |
JP2005260368A (ja) * | 2004-03-09 | 2005-09-22 | Seiko Epson Corp | データ転送制御装置及び電子機器 |
JP2005321921A (ja) * | 2004-05-07 | 2005-11-17 | Ricoh Co Ltd | シリアルデータ転送装置、画像出力装置、画像入力装置及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4640272B2 (ja) | 2011-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4852692B2 (ja) | 複数アドレス、データ及びコマンドバスを有するメモリデバイス及び方法 | |
US7966444B2 (en) | Reconfigurable memory module and method | |
KR101162739B1 (ko) | Slc 및 mlc 플래시 메모리를 이용한 휴대용 데이터저장 장치 및 방법 | |
US20050066136A1 (en) | Memory hub with integrated non-volatile memory | |
KR950015138A (ko) | 데이타 직교 변환용 회전 레지스터 | |
JP5108578B2 (ja) | 画像処理コントローラ及び画像形成装置 | |
JP4616586B2 (ja) | メモリ初期化制御装置 | |
JP2006268766A (ja) | ドライブ制御装置、ドライブ制御方法およびドライブ制御プログラム | |
JP4868298B2 (ja) | メモリアクセス制御装置、メモリアクセス制御方法、データ格納方法及びメモリアクセス制御プログラム | |
WO2017010127A1 (ja) | 情報処理装置、方法及びプログラム | |
JP4640272B2 (ja) | ポート制御装置 | |
US11797440B2 (en) | Method and NMP DIMM for managing address map | |
JP2008140078A (ja) | バスブリッジ装置、情報処理装置、およびデータ転送制御方法 | |
JP2008011273A (ja) | デバイス制御装置およびデータ処理装置 | |
JP5913737B2 (ja) | 信号伝送システム及びストレージシステム | |
JPWO2009081551A1 (ja) | メモリ装置及びその制御方法 | |
JP4723334B2 (ja) | Dma転送システム | |
JP2014106604A (ja) | 半導体装置およびメモリアクセス方法 | |
JP2005107873A (ja) | 半導体集積回路 | |
JP2008065575A (ja) | 拡張メモリ装置、及びメモリ拡張システム | |
JPS63282870A (ja) | メモリユニットのアドレス指定方式 | |
JP2011023089A (ja) | 記録再生装置 | |
JP2007018403A (ja) | 異種インタフェース対応レジスタ | |
JP2005070995A (ja) | 二重書込機能を有する装置およびストレージ制御装置 | |
JP2011048691A (ja) | 情報処理装置および制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100804 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4640272 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |