JP2008004578A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2008004578A JP2008004578A JP2006169560A JP2006169560A JP2008004578A JP 2008004578 A JP2008004578 A JP 2008004578A JP 2006169560 A JP2006169560 A JP 2006169560A JP 2006169560 A JP2006169560 A JP 2006169560A JP 2008004578 A JP2008004578 A JP 2008004578A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode layer
- semiconductor device
- gate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 238000010030 laminating Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 129
- 239000011229 interlayer Substances 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 3
- 238000001947 vapour-phase growth Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052735 hafnium Inorganic materials 0.000 description 6
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- -1 hafnium nitride Chemical class 0.000 description 1
- KUVFGOLWQIXGBP-UHFFFAOYSA-N hafnium(4+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Hf+4] KUVFGOLWQIXGBP-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
- H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ＣＶＤ法により上部電極を成膜する際の下地層へのダメージを防止する半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体基板１１上の層間絶縁膜１６に設けられた凹部１７の内壁を覆う状態で、層間絶縁膜１６上にゲート絶縁膜１８を形成する工程と、ゲート絶縁膜１８上に、仕事関数を制御する第１ゲート電極層１９ａを形成する第１工程と、第１ゲート電極層１９ａ上に、下地層へのバリア性を有する第２ゲート電極層１９ｂを形成する第２工程と、第２ゲート電極層１９ｂが設けられた凹部１７を埋め込む状態で、第２ゲート電極層１９ｂ上に、化学的気相成長法により、第１ゲート電極層１９ａよりも抵抗の低い第３ゲート電極層１９ｃを形成する第３工程とを行うことを特徴とする半導体装置の製造方法と半導体装置である。
【選択図】図２
【解決手段】半導体基板１１上の層間絶縁膜１６に設けられた凹部１７の内壁を覆う状態で、層間絶縁膜１６上にゲート絶縁膜１８を形成する工程と、ゲート絶縁膜１８上に、仕事関数を制御する第１ゲート電極層１９ａを形成する第１工程と、第１ゲート電極層１９ａ上に、下地層へのバリア性を有する第２ゲート電極層１９ｂを形成する第２工程と、第２ゲート電極層１９ｂが設けられた凹部１７を埋め込む状態で、第２ゲート電極層１９ｂ上に、化学的気相成長法により、第１ゲート電極層１９ａよりも抵抗の低い第３ゲート電極層１９ｃを形成する第３工程とを行うことを特徴とする半導体装置の製造方法と半導体装置である。
【選択図】図２
Description
本発明は、半導体装置の製造方法および半導体装置に関し、さらに詳しくは、メタルゲート電極を有する半導体装置の製造方法および半導体装置に関する。
メタルゲート電極は、従来の多結晶シリコン（Ｐｏｌｙ−Ｓｉ）ゲート電極に代わる技術として研究が進められている。メタルゲート電極をインテグレーションする場合、ＮチャネルＭＯＳ型電界効果トランジスタ（ＮＭＯＳＦＥＴ）とＰチャネルＭＯＳ型電界効果トランジスタ（ＰＭＯＳＦＥＴ）とで適正な閾値電圧を得るために、それぞれのゲート電極に適正な仕事関数を有する仕事関数制御金属を用いる必要がある。しかし、仕事関数制御金属は、必ずしも低抵抗な材料であるとは限らないため、仕事関数制御金属のみでゲート電極を構成すると、ゲート抵抗の高抵抗化に伴い、トランジスタの閾値電圧まで達する時間が長くなり、トランジスタのスピードが劣化することが予想される。
この問題を避けるため、基板上にゲート絶縁膜を介して仕事関数制御金属を薄く成膜した後、タングステン（Ｗ）やルテニウム（Ｒｕ）等の低抵抗な金属を上部電極として厚く成膜し、ゲート電極全体のゲート抵抗を下げる方法が考えられている（例えば、非特許文献１参照）。
Y.Akasaka,et.al「Impact of Electrode-side Chemical Structure on Electron Mobility in Metal/HfO2 MISFETs with sub-1nm EOT」Symposium on VLSI Technology Digest of Technical Papers，（米），2005年，p.228
しかし、上述したように、半導体基板上にゲート絶縁膜を介して仕事関数制御金属を薄く成膜した後、上部電極として例えば化学的気相成長（Chemical Vapor Deposition（ＣＶＤ））法によりＷを積層させる場合、成膜ガスとして用いるフッ化タングステン（ＷＦ6）が、下地となる仕事関数制御金属と反応したり、フッ素がゲート絶縁膜まで入り込む等のダメージを与え、半導体装置の歩留まりを著しく損ねることが、我々の検討の結果明らかになった。
そこで、本発明は、ＣＶＤ法により上部電極を成膜する際の下地層へのダメージを防止する半導体装置の製造方法および半導体装置を提供することを目的としている。
上述したような目的を達成するために、本発明の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を介して金属を含むゲート電極を形成する工程を有する半導体装置の製造方法であって、ゲート電極を形成する工程では、次のような工程を順次行うことを特徴としている。まず、第１工程では、上記ゲート絶縁膜上に、ゲート電極の仕事関数を規定する第１ゲート電極層を形成する。次に、第２工程では、第１ゲート電極層上に、下地層へのバリア性を有する第２ゲート電極層を形成する。次いで、第３工程では、化学的気相成長（ＣＶＤ）法により、第２ゲート電極層上に、第１ゲート電極層よりも抵抗の低い第３ゲート電極層を形成する。
このような半導体装置の製造方法によれば、第２工程において、第１ゲート電極層上に、下地層へのバリア性を有する第２ゲート電極層を形成することから、第３工程において、第２ゲート電極層上に、ＣＶＤ法により、第３ゲート電極層を形成する際に、ＣＶＤ法に用いる成膜ガスによる第１ゲート電極層やゲート絶縁膜へのダメージが抑制される。また、第１ゲート電極層よりも抵抗の低い第３ゲート電極層を形成することで、ゲート電極が低抵抗化されるため、トランジスタの閾値電圧まで達する時間が短くなり、トランジスタのスピードが向上するだけでなく、消費電力が低減される。
また、本発明の半導体装置は、基板上にゲート絶縁膜を介して金属を含むゲート電極が設けられた半導体装置であって、ゲート電極は、このゲート電極の仕事関数を規定する第１ゲート電極層と、下地層へのバリア性を有する第２ゲート電極層と、第１ゲート電極層よりも抵抗の低い第３ゲート電極層を順次積層してなることを特徴としている。
このような半導体装置によれば、第１ゲート電極層よりも抵抗の低い第３ゲート電極層が形成されることで、トランジスタの閾値電圧まで達する時間が短くなり、スピードが向上するだけでなく、消費電力が低減される。
以上、説明したように、本発明の半導体装置の製造方法および半導体装置によれば、第３ゲート電極層を形成する際に、ＣＶＤ法に用いる成膜ガスによる第１ゲート電極層やゲート絶縁膜へのダメージが防止されることから、半導体装置の歩留まりを向上させることができる。また、トランジスタのスピードが向上するだけでなく、消費電力が低減されるため、トランジスタの高性能化と低消費電力化が図れる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、各実施形態においては、半導体装置の構成を製造工程順に説明する。
（第１実施形態）
本発明の半導体装置の製造方法に係わる実施の形態の一例を、ＰＭＯＳＦＥＴの製造方法を例にとり、図１〜図２の製造工程断面図によって説明する。本実施形態においては、ゲート電極を埋め込み形成する例について説明する。
本発明の半導体装置の製造方法に係わる実施の形態の一例を、ＰＭＯＳＦＥＴの製造方法を例にとり、図１〜図２の製造工程断面図によって説明する。本実施形態においては、ゲート電極を埋め込み形成する例について説明する。
図１（ａ）に示すように、通常のＰＭＯＳＦＥＴの製造方法と同様の方法で、例えば、素子分離領域（図示省略）が形成されたシリコン基板からなる半導体基板１１上に、酸化シリコンからなるゲート絶縁膜１２を介して、Ｐｏｌｙ−Ｓｉからなるダミー電極１３を形成する。次いで、例えばイオン注入法により、ダミー電極１３をマスクとして、ダミー電極１３の両側の半導体基板１１にｐ型不純物を導入し、熱処理により不純物を活性化させることで、ソース・ドレイン領域１４、１５を形成する。その後、上記ダミー電極１３を覆う状態で、半導体基板１１上に、例えば酸化シリコン（ＳｉＯ2）単層膜またはＳｉＯ2／窒化シリコン（ＳｉＮ）積層膜からなる層間絶縁膜１６を形成する。
なお、ここでは、ダミー電極１３の両側の半導体基板１１にソース・ドレイン領域１４，１５を形成する例について説明するが、ダミー電極１３の両側の半導体基板１１にＬＤＤ（Lightly Doped Drain）領域（図示省略）を介してソース・ドレイン領域１４、１５を形成してもよい。この場合には、ダミー電極１３の両側の半導体基板１１に低濃度のｐ型不純物を導入してＬＤＤ領域を形成する。その後、ダミー電極１３の両脇にサイドウォール（図示省略）を形成し、ダミー電極１３とサイドウォールをマスクとして、高濃度のｐ型不純物を導入することで、ソース・ドレイン領域１４、１５を形成する。
次に、図１（ｂ）に示すように、化学的機械的研磨（Chemical Mechanical Polishing（ＣＭＰ））法により、ダミー電極１３の表面が露出するまで、層間絶縁膜１６を除去する。
次いで、図１（ｃ）に示すように、エッチングガスとして例えば六フッ化硫黄（ＳＦ6）、塩素（Ｃｌ2）、酸素（Ｏ2）の混合ガスを用いたドライエッチング法により、ダミー電極１３を除去した後、希フッ酸（Diluted Hydrofluoric Acid（ＤＨＦ））を用いたウェットエッチングにより、ゲート絶縁膜１２を除去することで、半導体基板１１に達する凹部１７を形成する。ここで、凹部１７内には、後述するようにゲート電極が形成されることから、ダミー電極１３の幅で規定されるこの凹部１７の幅が、ゲート長Ｌｇとなる。ここでは、凹部１７の幅が例えば５０ｎｍであることとする。
続いて、図２（ｄ）に示すように、凹部１７の内壁を覆う状態で、層間絶縁膜１６上に、例えば酸化ハフニウム（ＨｆＯ2）からなるゲート絶縁膜１８を例えば３ｎｍの膜厚で形成する。ここでは、ゲート絶縁膜１８として、ＨｆＯ2を用いることとするが、ゲート絶縁膜１８としては、ＨｆＯ2の他にも酸化シリコン（ＳｉＯ2）、酸窒化シリコン（ＳｉＯＮ）、ハフニウムシリケート（ＨｆＳｉＯ）、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）、酸窒化ハフニウム（ＨｆＯＮ）、酸化チタンハフニウム（ＨｆＴｉＯ）等が用いられる。
その後、凹部１７に上記ゲート絶縁膜１８を介してゲート電極を埋め込み形成する。ここで、ゲート電極は、後述するように、第１ゲート電極層、第２ゲート電極層、第３ゲート電極層を順次積層してなる。
具体的には、上記ゲート絶縁膜１８が設けられた凹部１７の内壁を覆う状態で、第２ゲート絶縁膜１８上に、ゲート電極の仕事関数を規定する第１ゲート電極層１９ａを形成する。この第１ゲート電極層１９ａは、ＰＭＯＳＦＥＴにおける適正な閾値電圧を得るために、適正な仕事関数（例えば４．８ｅＶ〜５．２ｅＶ）を有する金属含有材料で構成される。ここでは、例えば物理的気相成長（Physical Vapor Deposition（ＰＶＤ））法、ＣＶＤ法、原子層蒸着（Atomic Layer Deposition（ＡＬＤ））法などにより、Ｒｕからなる第１ゲート電極層１９ａを５ｎｍの膜厚で形成する。
なお、上記第１ゲート電極層１９ａとしては、上記Ｒｕ以外に、白金（Ｐｔ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）、Ｗ、レニウム（Ｒｅ）などの純金属およびそれらの合金、シリサイド、窒化物、酸化物などを用いてもよい。
次に、図２（ｅ）に示すように、第１ゲート電極層１９ａが設けられた凹部１７の内壁を覆う状態で、第１ゲート電極層１９ａ上に下地層へのバリア性を有する第２ゲート電極層１９ｂを形成する。ここでは、後工程で、例えば成膜ガスにＷＦ6を用いたＣＶＤ法により、Ｗからなる第３ゲート電極層を形成することから、ＷＦ6に対してバリア性を有する材質で第２ゲート電極層１９ｂを形成する。これにより、ＷＦ6が下地の第１ゲート電極層１９ａと反応したり、Ｆがゲート絶縁膜１８に入り込んでダメージを与えることが防止される。ここで、第２ゲート電極層１９ｂの膜厚は、第３ゲート電極層を凹部１７に埋め込む際の埋め込み特性を悪化を防ぐため、下地層へのバリア性が発揮できる範囲で、できるだけ薄い方が好ましい。
ここでは、例えばスパッタリング法からなる物理的気相成長（Physical Vapor Deposition（ＰＶＤ））法により、例えばＷからなる第２ゲート電極層１９ｂを５ｎｍの膜厚で形成する。この成膜条件の一例としては、例えばＷターゲットが設置された指向性のマグネトロンスパッタリング装置を用いて、ＤＣパワーを２０００Ｗ、アルゴン（Ａｒ）ガスをガス流量８０ｍｌ／ｍｉｎに設定する。ただし、ガス流量は、標準状態における体積流量を示すこととする。
なお、第２ゲート電極層１９ｂとしては、上述したＰＶＤ法によるＷ以外に、Ｗ、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、モリブデン（Ｍｏ）を含む合金膜またはこれらの窒化膜を形成してもよく、成膜方法も上記ＰＶＤ法に限らず、ＣＶＤ法やその他の方法であってもよい。ただし、Ｗ等、ＣＶＤ法による成膜の際にＦを含む成膜ガスを用いる場合には、Ｆが下地層にダメージを与えることから、ＣＶＤ法以外の方法で形成する必要がある。
さらに、上記第１ゲート電極層１９ａの表面を窒化することで、下地層へのバリア性を有する第２ゲート電極層１９ｂを形成してもよい。この場合には、第１ゲート電極層１９ａがゲート絶縁膜１８との界面付近まで窒化されると、仕事関数が変動するため、第１ゲート電極層１９ａの表面側のみを窒化して、改質層を形成する。そして、この改質層が第２のゲート電極層１９ｂとなる。ここで、表面窒化処理方法としては、第１ゲート電極層１９ａの表面に、プラズマ窒化処理または熱窒化処理を行うこととする。プラズマ窒化処理の処理条件の一例としては、窒素（Ｎ2）ガスを用い、処理雰囲気の圧力を２．６７Ｐａ、ソース電源のパワーを３００Ｗに設定して行う。また、熱窒化処理の一例としては、アンモニア（ＮＨ3）ガスを用い、７００℃で半導体基板１１を加熱する。
次いで、図２（ｆ）に示すように、ＣＶＤ法により、第２ゲート電極層１９ｂが設けられた凹部１７を埋め込む状態で、第２ゲート電極層１９ｂ上に、第１ゲート電極層１９ａよりも抵抗の低い第３ゲート電極層１９ｃを形成する。これにより、凹部１７が第１ゲート電極層１９ａ、第２ゲート電極層１９ｂおよび第３ゲート電極層１９ｃで埋め込まれた状態となる。ここでは、第３ゲート電極層１９ｃが、例えばＷで形成されることとする。ここで、ＣＶＤ法によるＷの成膜は、埋め込み特性に優れているため、ボイドを生じさせることなく上記凹部１７を第３ゲート電極層１９ｃで埋め込むことが可能となる。
第１ゲート電極層１９ａよりも抵抗の低い上記第３ゲート電極層１９ｃとしては、Ｗに限定されるものではなく、第１ゲート電極層１９ａよりも抵抗が低い金属含有材料であれば、Ｒｕ等の他の金属含有材料を用いることが可能である。
ここで、ＣＶＤ法によるＷの成膜条件としては、成膜ガスとして、ＷＦ6、Ｎ2、水素（Ｈ2）、Ａｒを用い、ガス流量をＷＦ6／Ｎ2／Ｈ2／Ａｒ＝７５／３００／５００／２２００（ｍｌ／ｍｉｎ）、成膜温度を４５０℃に設定して行う。ただし、ガス流量は、標準状態における体積流量を示すこととする。
その後、図２（ｇ）に示すように、例えばＣＭＰ法により、層間絶縁膜１６の表面が露出されるまで、凹部１７以外の、第３ゲート電極層１９ｃ、第２ゲート電極層１９ｂ、第１ゲート電極層１９ａ、ゲート絶縁膜１８を除去する。これにより、凹部１７内に、第２ゲート絶縁膜１８を介して、第１ゲート電極層１９ａ、第２ゲート電極層１９ｂ、第３ゲート電極層１９ｃを順次積層してなるゲート電極１９が形成される。なお、ここでは、層間絶縁膜１６上のゲート絶縁膜１８を除去したが、ゲート絶縁膜１８は残存させてもよい。ただし、ゲート絶縁膜１８が高誘電率（Ｈｉｇｈ−ｋ）膜で形成される場合には、容量が高くなるため、除去することが好ましい。
この後の工程は、通常のＰＭＯＳＦＥＴの製造方法と同様に、ゲート電極１９上および層間絶縁膜１６上に上層となる層間絶縁膜を形成し、配線形成等を行う。
このような半導体装置の製造方法および半導体装置によれば、第１ゲート電極層１９ａ上に、下地層へのバリア性を有する第２ゲート電極層１９ｂを形成することから、第２ゲート電極層１９ｂ上に、ＣＶＤ法により、Ｗからなる第３ゲート電極層１９ｃを形成する際に、成膜ガスとして用いるＷＦ6による第１ゲート電極層１９ａやゲート絶縁膜１８へのダメージが防止される。したがって、半導体装置の歩留まりを向上させることができる。
また、第１ゲート電極層１９ａよりも抵抗の低い第３ゲート電極層１９ｃを形成することで、ゲート電極１９が低抵抗化され、トランジスタの閾値電圧まで達する時間が短くなり、スピードが向上するだけでなく、消費電力が低減される。したがって、トランジスタの高性能化と低消費電力化が図れる。
さらに、本実施形態によれば、ＣＶＤ法により、第２ゲート電極層１９ｂが設けられた凹部１７に、Ｗからなる第３ゲート電極層１９ｃを埋め込むことで、ボイドなく凹部１７を埋め込むことが可能となる。これにより、ボイドによるゲート抵抗の上昇およびトランジスタ特性の不良を防止することができる。
さらに、本実施形態によれば、ダミー電極１３が除去された凹部１７に、ゲート電極１９を埋め込み形成するため、ソース・ドレイン領域１４、１５を形成した後に、ゲート絶縁膜１８とゲート電極１９が形成されることから、不純物の活性化の際の熱処理によるゲート絶縁膜１８およびゲート電極１９へのダメージを防止することができる。
ここで、図３は、第１実施形態と同様の方法で、ゲート電極１９を形成した場合の第２ゲート電極層１９ｂの膜厚による半導体装置の歩留まりの変化を示すグラフである。ここでは、凹部１７を７０ｎｍ〜８０ｎｍの幅で形成し、ＨｆＯ2からなるゲート絶縁膜１８を３ｎｍ、Ｒｕからなる第１ゲート電極層１９ａを５ｎｍ、ＰＶＤ法によるＷからなる第２ゲート電極層を１５ｎｍと１００ｎｍでそれぞれ形成した。続いて、ＣＶＤ法により、第２ゲート電極層１９ｂが設けられた凹部１７を埋め込む状態で、Ｗからなる第３ゲート電極層１９ｃを形成した。その後、ＣＭＰ法により、層間絶縁膜１６の表面が露出するまで、第３ゲート電極層１９ｃ、第２ゲート電極層１９ｂ、第１ゲート電極層１９ａ、ゲート絶縁膜１８を除去し、凹部１７内にゲート電極１９を形成した。
このグラフに示すように、第２ゲート電極層１９ｂを形成せずに、第１ゲート電極層１９ａ上に直接第３ゲート電極層１９ｃを形成した場合の歩留まりは０％であった。これに対し、本発明の製造方法が適用された場合には、第２ゲート電極層２３ｂの膜厚が１５ｎｍである場合に歩留まりは８０％まで上昇し、第２ゲート電極層２３ｂの膜厚が１００ｎｍである場合に歩留まりは１００％と、歩留まりが顕著に向上することが確認された。
（第２実施形態）
上記第１実施形態においては、ゲート電極を埋め込み形成する例について説明したが、本発明は、半導体基板上にゲート絶縁膜を介してゲート電極をパターン形成する場合であっても、適用可能である。ここで、本実施形態の製造方法について、図４の製造工程断面図を用いて説明する。なお、各構成要素に用いることが可能な材料等は、上記第１実施形態と同様であるため、一例のみを記載する。
上記第１実施形態においては、ゲート電極を埋め込み形成する例について説明したが、本発明は、半導体基板上にゲート絶縁膜を介してゲート電極をパターン形成する場合であっても、適用可能である。ここで、本実施形態の製造方法について、図４の製造工程断面図を用いて説明する。なお、各構成要素に用いることが可能な材料等は、上記第１実施形態と同様であるため、一例のみを記載する。
まず、図４（ａ）に示すように、半導体基板２１上に、例えばＨｆＯ2からなるゲート絶縁膜２２を形成する。その後、図４（ｂ）に示すように、ゲート絶縁膜２２上に、ゲート電極の仕事関数を規定する例えばＲｕからなる第１ゲート電極層２３ａを形成する。次いで、図４（ｃ）に示すように、第１ゲート電極層２３ａ上に、例えばＰＶＤ法により、Ｗを成膜することで、下地層へのバリア性を有する第２ゲート電極層２３ｂを形成する。その後、図４（ｄ）に示すように、第２ゲート電極層２３ｂ上に、ＣＶＤ法により、例えばＷからなる第３ゲート電極層２３ｃを形成する。その後、第３ゲート電極層２３ｃ上にレジストパターン（図示省略）を形成し、このレジストパターンをマスクに用いてパターンニングすることで、第１ゲート電極層２３ａ、第２ゲート電極層２３ｂ、第３ゲート電極層２３ｃを順次積層してなる、ゲート電極２３をパターン形成する。その後、ゲート電極２３の両側の半導体基板２１に、ｐ型不純物を導入し、熱処理により不純物を活性化させて、ソース・ドレイン領域２４、２５を形成する。
この後の工程は、通常のＰＭＯＳＦＥＴの製造方法と同様に行う。
このような半導体装置の製造方法および半導体装置であっても、第１ゲート電極層２３ａ上に、下地層へのバリア性を有する第２ゲート電極層２３ｂを形成した後、ＣＶＤ法により、第２ゲート電極層２３ｂ上に、第３ゲート電極層２３ｃを形成することから、第１実施形態と同様に、半導体装置の歩留まりを向上させることができるとともに、トランジスタの高性能化と低消費電力化が図れる。
なお、上述した第１実施形態および第２実施形態においては、ＰＭＯＳＦＥＴの製造方法の例を用いて説明したが、本発明はＮＭＯＳＦＥＴでも適用可能である。この場合には、ＮＭＯＳＦＥＴにおける適正な閾値電圧を得るために、適正な仕事関数（３．９ｅＶ〜４．３ｅＶ）を有する第１ゲート電極層１９ａ（２３ａ）として、ＨｆまたはＴａを含む金属含有材料が用いられる。Ｈｆ含有材料としては、Ｈｆの他に、ハフニウムシリコン（ＨｆＳｉ）、窒化ハフニウムシリコン（ＨｆＳｉＮ）、窒化ハフニウム（ＨｆＮ）を用いることが可能である。また、Ｔａ含有材料としては、Ｔａの他に、タンタルシリコン（ＴａＳｉ）、窒化タンタルシリコン（ＴａＳｉＮ）、窒化タンタル（ＴａＮ）を用いることが可能である。
さらに、本発明は、ＰＭＯＳＦＥＴとＮＭＯＳＦＥＴが同一半導体基板上に搭載されたＣＭＯＳ（Complementary Metal Oxide Semiconductor)ＦＥＴに好適に用いることが可能である。この場合には、半導体基板上にゲート絶縁膜を介してＰＭＯＳＦＥＴに用いられる例えばＲｕからなる第１ゲート電極層を形成した後、ＮＭＯＳ領域のＲｕ膜を除去し、ＮＭＯＳ領域の半導体基板上にＮＭＯＳＦＥＴに用いられる例えばＨｆからなる第１ゲート電極層を形成する。その後、ＮＭＯＳ領域およびＰＭＯＳ領域とで異なる第１ゲート電極層上に、ＮＭＯＳ領域およびＰＭＯＳ領域で共通となる第２ゲート電極層と第３ゲート電極層を順次積層し、ゲート電極を形成する。
１１，２１…半導体基板、１７…凹部、１８，２２…ゲート絶縁膜、１９，２３…ゲート電極、１９ａ，２３ａ…第１ゲート電極層、１９ｂ，２３ｂ…第２ゲート電極層、１９ｃ，２３ｃ…第３ゲート電極層
Claims (5)
- 半導体基板上にゲート絶縁膜を介して金属を含むゲート電極を形成する工程を有する半導体装置の製造方法であって、
前記ゲート電極を形成する工程では、
前記ゲート絶縁膜上に、前記ゲート電極の仕事関数を規定する第１ゲート電極層を形成する第１工程と、
前記第１ゲート電極層上に、下地層へのバリア性を有する第２ゲート電極層を形成する第２工程と、
化学的気相成長法により、前記第２ゲート電極層上に、前記第１ゲート電極層よりも抵抗の低い第３ゲート電極層を形成する第３工程とを行う
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記半導体基板上の絶縁膜に設けられた当該半導体基板に達する状態の凹部に、当該凹部の内壁を覆う状態で設けられた前記ゲート絶縁膜を介して前記ゲート電極を埋め込み形成する
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第２工程では、前記第３工程の化学的気相成長法に用いる成膜ガスに対してバリア性を有する前記第２ゲート電極層を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第３ゲート電極層はタングステンで形成されている
ことを特徴とする半導体装置の製造方法。 - 半導体基板上にゲート絶縁膜を介して金属を含むゲート電極を備えた電界効果トランジスタからなる半導体装置であって、
前記ゲート電極は、当該ゲート電極の仕事関数を規定する第１ゲート電極層と、下地層へのバリア性を有する第２ゲート電極層と、前記第１ゲート電極層よりも抵抗の低い第３ゲート電極層とを順次積層してなる
ことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006169560A JP4492589B2 (ja) | 2006-06-20 | 2006-06-20 | 半導体装置の製造方法 |
| US11/764,501 US8847292B2 (en) | 2006-06-20 | 2007-06-18 | Method for manufacturing semiconductor device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006169560A JP4492589B2 (ja) | 2006-06-20 | 2006-06-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008004578A true JP2008004578A (ja) | 2008-01-10 |
| JP4492589B2 JP4492589B2 (ja) | 2010-06-30 |
Family
ID=39008757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006169560A Expired - Fee Related JP4492589B2 (ja) | 2006-06-20 | 2006-06-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8847292B2 (ja) |
| JP (1) | JP4492589B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012160509A (ja) * | 2011-01-31 | 2012-08-23 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2015050396A (ja) * | 2013-09-03 | 2015-03-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2022074075A (ja) * | 2020-10-30 | 2022-05-17 | 台湾ナノカーボンテクノロジー股▲ふん▼有限公司 | 三次元半導体ダイオードデバイスの製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100939777B1 (ko) * | 2007-11-30 | 2010-01-29 | 주식회사 하이닉스반도체 | 텅스텐막 형성방법 및 이를 이용한 반도체 소자의 배선형성방법 |
| US7911028B2 (en) * | 2008-07-31 | 2011-03-22 | Nanya Technology Corp. | Semiconductor device and method of manufacturing the same |
| US9076817B2 (en) | 2011-08-04 | 2015-07-07 | International Business Machines Corporation | Epitaxial extension CMOS transistor |
| US20150076624A1 (en) * | 2013-09-19 | 2015-03-19 | GlobalFoundries, Inc. | Integrated circuits having smooth metal gates and methods for fabricating same |
| KR102055333B1 (ko) * | 2014-01-29 | 2020-01-22 | 에스케이하이닉스 주식회사 | 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246378A (ja) * | 1996-03-08 | 1997-09-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH10177971A (ja) * | 1996-12-18 | 1998-06-30 | Tokyo Electron Ltd | ＣＶＤ−ＴｉＮ膜の成膜方法および半導体装置の製造方法 |
| JPH11195621A (ja) * | 1997-11-05 | 1999-07-21 | Tokyo Electron Ltd | バリアメタル、その形成方法、ゲート電極及びその形成方法 |
| JP2001118804A (ja) * | 1999-10-22 | 2001-04-27 | Matsushita Electronics Industry Corp | 半導体装置の製造方法および半導体装置 |
| JP2001284466A (ja) * | 2000-03-29 | 2001-10-12 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2002208695A (ja) * | 2001-01-11 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2003258084A (ja) * | 2002-02-27 | 2003-09-12 | Seiko Instruments Inc | 半導体装置の多層配線構造の形成方法 |
| WO2005024906A2 (en) * | 2003-09-09 | 2005-03-17 | International Business Machines Corporation | Structure and method for metal replacement gate of high performance device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4856297B2 (ja) * | 1997-12-02 | 2012-01-18 | 公益財団法人国際科学振興財団 | 半導体装置の製造方法 |
| JP3851752B2 (ja) * | 2000-03-27 | 2006-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
| US6436840B1 (en) * | 2000-10-19 | 2002-08-20 | Advanced Micro Devices, Inc. | Metal gate with CVD amorphous silicon layer and a barrier layer for CMOS devices and method of making with a replacement gate process |
| US6642131B2 (en) * | 2001-06-21 | 2003-11-04 | Matsushita Electric Industrial Co., Ltd. | Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film |
| US7126199B2 (en) * | 2004-09-27 | 2006-10-24 | Intel Corporation | Multilayer metal gate electrode |
-
2006
- 2006-06-20 JP JP2006169560A patent/JP4492589B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-18 US US11/764,501 patent/US8847292B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246378A (ja) * | 1996-03-08 | 1997-09-19 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH10177971A (ja) * | 1996-12-18 | 1998-06-30 | Tokyo Electron Ltd | ＣＶＤ−ＴｉＮ膜の成膜方法および半導体装置の製造方法 |
| JPH11195621A (ja) * | 1997-11-05 | 1999-07-21 | Tokyo Electron Ltd | バリアメタル、その形成方法、ゲート電極及びその形成方法 |
| JP2001118804A (ja) * | 1999-10-22 | 2001-04-27 | Matsushita Electronics Industry Corp | 半導体装置の製造方法および半導体装置 |
| JP2001284466A (ja) * | 2000-03-29 | 2001-10-12 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2002208695A (ja) * | 2001-01-11 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2003258084A (ja) * | 2002-02-27 | 2003-09-12 | Seiko Instruments Inc | 半導体装置の多層配線構造の形成方法 |
| WO2005024906A2 (en) * | 2003-09-09 | 2005-03-17 | International Business Machines Corporation | Structure and method for metal replacement gate of high performance device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012160509A (ja) * | 2011-01-31 | 2012-08-23 | Renesas Electronics Corp | 半導体装置の製造方法 |
| KR101928577B1 (ko) * | 2011-01-31 | 2018-12-12 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2015050396A (ja) * | 2013-09-03 | 2015-03-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2022074075A (ja) * | 2020-10-30 | 2022-05-17 | 台湾ナノカーボンテクノロジー股▲ふん▼有限公司 | 三次元半導体ダイオードデバイスの製造方法 |
| JP7261281B2 (ja) | 2020-10-30 | 2023-04-19 | 台湾ナノカーボンテクノロジー股▲ふん▼有限公司 | ダイオードに用いられる三次元半導体デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8847292B2 (en) | 2014-09-30 |
| JP4492589B2 (ja) | 2010-06-30 |
| US20080111167A1 (en) | 2008-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8034678B2 (en) | Complementary metal oxide semiconductor device fabrication method | |
| JP5270086B2 (ja) | ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法 | |
| US7495298B2 (en) | Insulating buffer film and high dielectric constant semiconductor device and method for fabricating the same | |
| US8889505B2 (en) | Method for manufacturing semiconductor device | |
| JP5569173B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4492589B2 (ja) | 半導体装置の製造方法 | |
| US8728908B2 (en) | Methods of forming a dielectric cap layer on a metal gate structure | |
| JP2008060538A (ja) | 半導体装置およびその製造方法 | |
| JP2009111235A (ja) | 半導体装置およびその製造方法 | |
| JP2009194352A (ja) | 半導体装置の製造方法 | |
| JP2007288096A (ja) | 半導体装置及びその製造方法 | |
| JP2009026997A (ja) | 半導体装置およびその製造方法 | |
| JP2011187478A (ja) | 半導体装置およびその製造方法 | |
| JP2009033032A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2010232426A (ja) | 半導体装置およびその製造方法 | |
| TW201738967A (zh) | 半導體裝置的製造方法、高介電常數介電結構及其製造方法 | |
| JP2008084970A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2008103613A (ja) | 半導体装置及びその製造方法 | |
| JP2008130797A (ja) | 半導体装置及びその製造方法 | |
| JP5387173B2 (ja) | 半導体装置及びその製造方法 | |
| US20110175172A1 (en) | Manufacturing a semiconductor device | |
| JP5374947B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008218876A (ja) | Ｍｉｓ型半導体装置の製造方法およびｍｉｓ型半導体装置 | |
| TWI509702B (zh) | 具有金屬閘極之電晶體及其製作方法 | |
| JP2010040710A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091001 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4492589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |